JP3473004B2 - Ｐｌｌ回路 - Google Patents
Ｐｌｌ回路Info
- Publication number
- JP3473004B2 JP3473004B2 JP09795296A JP9795296A JP3473004B2 JP 3473004 B2 JP3473004 B2 JP 3473004B2 JP 09795296 A JP09795296 A JP 09795296A JP 9795296 A JP9795296 A JP 9795296A JP 3473004 B2 JP3473004 B2 JP 3473004B2
- Authority
- JP
- Japan
- Prior art keywords
- parameter
- pll
- synchronized
- frequency
- clock generator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Transforming Electric Information Into Light Information (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronizing For Television (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ＰＤＰ等にテレビ
映像等を表示するときなどに使用する基準周波数が切り
替わった時に、迅速に安定した発振周波数に同期するＰ
ＬＬ回路に関する。
映像等を表示するときなどに使用する基準周波数が切り
替わった時に、迅速に安定した発振周波数に同期するＰ
ＬＬ回路に関する。
【０００２】
【従来の技術】例えばＰＤＰやＬＣＤ等のドットマトリ
クス型の表示デバイスにテレビ映像等を表示するときに
は、入力映像信号の水平周波数に同期したクロック信号
が必要となる。同クロック信号を得るためには、一般に
ＰＬＬ回路が使用されているが、入力映像信号の水平同
期信号は入力する信号源によって異なるため、従来のＶ
ＣＯにより発信周波数の変化のみではカバーしきれな
い。また、信号源を切り換えた後の同期するまでの時間
が長く掛かるという問題もあった。
クス型の表示デバイスにテレビ映像等を表示するときに
は、入力映像信号の水平周波数に同期したクロック信号
が必要となる。同クロック信号を得るためには、一般に
ＰＬＬ回路が使用されているが、入力映像信号の水平同
期信号は入力する信号源によって異なるため、従来のＶ
ＣＯにより発信周波数の変化のみではカバーしきれな
い。また、信号源を切り換えた後の同期するまでの時間
が長く掛かるという問題もあった。
【０００３】
【発明が解決しようとする課題】本発明は上記問題点に
鑑みなされたもので、基準周波数が切り替わった場合
に、迅速に、かつ、安定に同期するＰＬＬ回路を提供す
ることを目的とする。
鑑みなされたもので、基準周波数が切り替わった場合
に、迅速に、かつ、安定に同期するＰＬＬ回路を提供す
ることを目的とする。
【０００４】
【課題を解決するための手段】ＰＬＬ回路に位相差監視
回路とクロックジェネレータを設けて、基準信号と参照
信号との位相差に応じて、予めＲＯＭ上に設定したＰＬ
Ｌが同期する周波数が重なり合うように選択したパラメ
ータのパラメータテーブルから下記のように適宜パラメ
ータを選択してクロックジェネレータに設定して同期し
たＰＬＬ出力周波数を得る。すなわち、パラメータテー
ブルの最小のＰＬＬ出力周波数が得られるパラメータの
番号をＰｎとし、最大のＰＬＬ出力周波数が得られるパ
ラメータの番号をＰｘとして、パラメータの初期値とし
て前記パラメータテーブルの中から任意に選んだパラメ
ータの番号Ｐｉで示されるものを前記クロックジェネレ
ータに設定して、位相差監視回路から得られる位相差に
より基準信号に対する参照信号の位相差が遅れのときは
ＰｎをＰｉとし、同位相差が進みのときはＰｘをＰｉと
して、（Ｐｎ＋Ｐｘ）／２を新たなＰｉとして前記クロ
ックジェネレータに設定して、前記処理を繰り返してＰ
ＬＬを基準信号に同期させる。このようにして、設定パ
ラメータでのＰＬＬ出力周波数をＶＣＯの発振周波数の
中心付近として安定に同期したＰＬＬ出力周波数を得る
とともに、同期までの時間を短縮する。また、同ＰＬＬ
回路をテレビ表示等に使用するときは、入力映像信号の
種類の数だけ前記パラメータテーブルの組を設けて、広
い範囲のＰＬＬ出力周波数の切り換えに対処する。
回路とクロックジェネレータを設けて、基準信号と参照
信号との位相差に応じて、予めＲＯＭ上に設定したＰＬ
Ｌが同期する周波数が重なり合うように選択したパラメ
ータのパラメータテーブルから下記のように適宜パラメ
ータを選択してクロックジェネレータに設定して同期し
たＰＬＬ出力周波数を得る。すなわち、パラメータテー
ブルの最小のＰＬＬ出力周波数が得られるパラメータの
番号をＰｎとし、最大のＰＬＬ出力周波数が得られるパ
ラメータの番号をＰｘとして、パラメータの初期値とし
て前記パラメータテーブルの中から任意に選んだパラメ
ータの番号Ｐｉで示されるものを前記クロックジェネレ
ータに設定して、位相差監視回路から得られる位相差に
より基準信号に対する参照信号の位相差が遅れのときは
ＰｎをＰｉとし、同位相差が進みのときはＰｘをＰｉと
して、（Ｐｎ＋Ｐｘ）／２を新たなＰｉとして前記クロ
ックジェネレータに設定して、前記処理を繰り返してＰ
ＬＬを基準信号に同期させる。このようにして、設定パ
ラメータでのＰＬＬ出力周波数をＶＣＯの発振周波数の
中心付近として安定に同期したＰＬＬ出力周波数を得る
とともに、同期までの時間を短縮する。また、同ＰＬＬ
回路をテレビ表示等に使用するときは、入力映像信号の
種類の数だけ前記パラメータテーブルの組を設けて、広
い範囲のＰＬＬ出力周波数の切り換えに対処する。
【０００５】
【発明の実施の形態】テレビ映像信号の水平同期信号な
どからなる基準信号とＰＬＬ回路で作る参照信号を位相
比較器で比較し、出力される位相差に比例するパルス幅
の出力電圧をＬＰＦで直流電圧としてＶＣＯを駆動す
る。前記位相差に応じた周波数の同ＶＣＯの出力信号を
クロックジェネレータを通してＰＬＬ出力信号を出力す
るとともに、分周器に入力して所定の周波数に分周して
前記参照信号を得る。一方、基準信号と参照信号を位相
差監視回路に入力して出力される両信号間の位相差に比
例したパルス数をＭＰＵに取り込む。同ＭＰＵでは、前
記位相差に応じたパラメータを選択してクロックジェネ
レータに設定する。クロックジェネレータでは入力信号
周波数に前記設定されたパラメータに従った一定の係数
を乗じて出力するため、ＰＬＬ回路の出力となるクロッ
クジェネレータの出力周波数を細かく制御することがで
きる。
どからなる基準信号とＰＬＬ回路で作る参照信号を位相
比較器で比較し、出力される位相差に比例するパルス幅
の出力電圧をＬＰＦで直流電圧としてＶＣＯを駆動す
る。前記位相差に応じた周波数の同ＶＣＯの出力信号を
クロックジェネレータを通してＰＬＬ出力信号を出力す
るとともに、分周器に入力して所定の周波数に分周して
前記参照信号を得る。一方、基準信号と参照信号を位相
差監視回路に入力して出力される両信号間の位相差に比
例したパルス数をＭＰＵに取り込む。同ＭＰＵでは、前
記位相差に応じたパラメータを選択してクロックジェネ
レータに設定する。クロックジェネレータでは入力信号
周波数に前記設定されたパラメータに従った一定の係数
を乗じて出力するため、ＰＬＬ回路の出力となるクロッ
クジェネレータの出力周波数を細かく制御することがで
きる。
【０００６】
【実施例】図１は、本発明によるＰＬＬ回路の１実施例
のブロック図である。例えばテレビやパソコン等の映像
信号の水平同期信号からなる基準信号Ｓ１とＰＬＬ回路
で作る参照信号Ｓ２を位相比較器１で比較し、出力され
る位相差に比例するパルス幅の出力電圧をＬＰＦ２で直
流電圧としてＶＣＯ３を駆動する。駆動電圧に応じた周
波数の同ＶＣＯ３の出力信号をクロックジェネレータ４
を通してＰＬＬ出力信号Ｓ３を出力するとともに、同信
号を分周器５に入力して所定の周波数に分周して参照信
号Ｓ２を得る。一方、基準信号Ｓ１と参照信号Ｓ２を位
相差監視回路６に入力して出力される両信号間の位相差
に比例したパルス数をＭＰＵ７に取り込む。ＭＰＵ７で
は、パラメータの選択設定制御部８の手順に従って、前
記位相差に応じたパラメータをパラメータテーブル９か
ら選択して、クロックジェネレータ４に設定する。クロ
ックジェネレータ４は入力信号周波数に前記設定された
パラメータに従った一定の係数を乗じて出力するため、
ＰＬＬ回路の出力となるクロックジェネレータ４の出力
周波数を細かく制御することができる。
のブロック図である。例えばテレビやパソコン等の映像
信号の水平同期信号からなる基準信号Ｓ１とＰＬＬ回路
で作る参照信号Ｓ２を位相比較器１で比較し、出力され
る位相差に比例するパルス幅の出力電圧をＬＰＦ２で直
流電圧としてＶＣＯ３を駆動する。駆動電圧に応じた周
波数の同ＶＣＯ３の出力信号をクロックジェネレータ４
を通してＰＬＬ出力信号Ｓ３を出力するとともに、同信
号を分周器５に入力して所定の周波数に分周して参照信
号Ｓ２を得る。一方、基準信号Ｓ１と参照信号Ｓ２を位
相差監視回路６に入力して出力される両信号間の位相差
に比例したパルス数をＭＰＵ７に取り込む。ＭＰＵ７で
は、パラメータの選択設定制御部８の手順に従って、前
記位相差に応じたパラメータをパラメータテーブル９か
ら選択して、クロックジェネレータ４に設定する。クロ
ックジェネレータ４は入力信号周波数に前記設定された
パラメータに従った一定の係数を乗じて出力するため、
ＰＬＬ回路の出力となるクロックジェネレータ４の出力
周波数を細かく制御することができる。
【０００７】図２は本発明によるＰＬＬ回路のクロック
ジェネレータの設定パラメータとＰＬＬ出力周波数の関
係を示す模式図である。例えばパラメータ番号Ｐ１で示
されるパラメータをクロックジェネレータ４に設定する
と、ＰＬＬの出力周波数Ｆの同期する範囲はＶＣＯの発
振周波数の範囲に対応して出力周波数範囲Ｆ１となる。
発信周波数の範囲の広いＶＣＯを選択すると広い出力周
波数の範囲をカバーできるが、発信周波数の安定度が低
下する。逆に発信周波数が狭いと発信周波数の安定度が
良くなるが、基準信号への同期が困難となる。テレビ等
の映像信号を表示するためのクロック信号を作るための
ＰＬＬ回路としては、ＶＣＯの発信周波数の範囲は中心
周波数に対して略±０．２％程度が適当となる。また、
パラメータの数は多いほど略ＶＣＯの中心発信周波数で
使用でき発信周波数が安定となるが、最適なパラメータ
を選択するための時間が長くなる。パラメータの数が少
ないとその逆の結果となる。映像信号表示用のクロック
信号の発生には、前記のＶＣＯを使用するとき、同一の
ＰＬＬ出力周波数Ｆが得られるパラメータの数は略８箇
が適当である。
ジェネレータの設定パラメータとＰＬＬ出力周波数の関
係を示す模式図である。例えばパラメータ番号Ｐ１で示
されるパラメータをクロックジェネレータ４に設定する
と、ＰＬＬの出力周波数Ｆの同期する範囲はＶＣＯの発
振周波数の範囲に対応して出力周波数範囲Ｆ１となる。
発信周波数の範囲の広いＶＣＯを選択すると広い出力周
波数の範囲をカバーできるが、発信周波数の安定度が低
下する。逆に発信周波数が狭いと発信周波数の安定度が
良くなるが、基準信号への同期が困難となる。テレビ等
の映像信号を表示するためのクロック信号を作るための
ＰＬＬ回路としては、ＶＣＯの発信周波数の範囲は中心
周波数に対して略±０．２％程度が適当となる。また、
パラメータの数は多いほど略ＶＣＯの中心発信周波数で
使用でき発信周波数が安定となるが、最適なパラメータ
を選択するための時間が長くなる。パラメータの数が少
ないとその逆の結果となる。映像信号表示用のクロック
信号の発生には、前記のＶＣＯを使用するとき、同一の
ＰＬＬ出力周波数Ｆが得られるパラメータの数は略８箇
が適当である。
【０００８】１群のパラメータテーブルの組に入るパラ
メータの数は、多いほど広いＰＬＬ出力周波数がカバー
できるが、最適なパラメータの選択のための時間が長く
なる。そこで、基準信号の切り替わりにはパラメータの
組を切り換えて対応するのが適当である。映像信号表示
用のクロック信号の発生のためのＰＬＬ回路としては、
上記の条件で１群のパラメータの組に入るパラメータの
数として略４０箇程度が最適となる。このとき、ＰＬＬ
の出力周波数の範囲は中心周波数に対して略±４％とな
り、同一種類の映像信号源の水平周波数にＰＬＬを同期
させるために必要にして十分な範囲となる。
メータの数は、多いほど広いＰＬＬ出力周波数がカバー
できるが、最適なパラメータの選択のための時間が長く
なる。そこで、基準信号の切り替わりにはパラメータの
組を切り換えて対応するのが適当である。映像信号表示
用のクロック信号の発生のためのＰＬＬ回路としては、
上記の条件で１群のパラメータの組に入るパラメータの
数として略４０箇程度が最適となる。このとき、ＰＬＬ
の出力周波数の範囲は中心周波数に対して略±４％とな
り、同一種類の映像信号源の水平周波数にＰＬＬを同期
させるために必要にして十分な範囲となる。
【０００９】上記のような各映像信号入力に対応したパ
ラメータの組をパラメータテーブル９としてＲＯＭ上に
作成する。入力映像信号が切り換えられた時のＰＬＬの
同期の仕方の１例は以下のようになる。先ず、ＭＰＵ７
は、選択設定制御部８の手順に従って入力映像信号に対
応したパラメータの組を選び、初期値としてその中の任
意の番号Ｐｉのパラメータを選択してクロックジェネレ
ータ４に設定する。いま、パラメータテーブルの最小の
ＰＬＬ出力周波数が得られるパラメータの番号をＰｎと
し、最大のＰＬＬ出力周波数が得られるパラメータの番
号をＰｘとする。ＭＰＵ７では、位相差監視回路６の出
力により基準信号Ｓ１と参照信号Ｓ２との位相差を検出
して、参照信号に位相遅れがあるときは新たなＰｎとし
てＰｉの値をとり、位相進みがあるときは新たなＰｘと
してＰｉの値をとり、（Ｐｎ＋Ｐｘ）／２を新たなＰｉ
としてクロックジェネレータ４に再設定する。以下、位
相が一致するまで前記処理を繰り返えすことで、基準信
号に同期したＰＬＬ出力周波数が得られる。なお、上記
のパラメータ番号の初期値Ｐｉとしては、ＰＬＬ回路の
中心出力周波数となるパラメータテーブルの中心の番号
すなわち初期のＰｎとＰｘに対して（Ｐｎ＋Ｐｘ）／２
を選ぶのが妥当である。
ラメータの組をパラメータテーブル９としてＲＯＭ上に
作成する。入力映像信号が切り換えられた時のＰＬＬの
同期の仕方の１例は以下のようになる。先ず、ＭＰＵ７
は、選択設定制御部８の手順に従って入力映像信号に対
応したパラメータの組を選び、初期値としてその中の任
意の番号Ｐｉのパラメータを選択してクロックジェネレ
ータ４に設定する。いま、パラメータテーブルの最小の
ＰＬＬ出力周波数が得られるパラメータの番号をＰｎと
し、最大のＰＬＬ出力周波数が得られるパラメータの番
号をＰｘとする。ＭＰＵ７では、位相差監視回路６の出
力により基準信号Ｓ１と参照信号Ｓ２との位相差を検出
して、参照信号に位相遅れがあるときは新たなＰｎとし
てＰｉの値をとり、位相進みがあるときは新たなＰｘと
してＰｉの値をとり、（Ｐｎ＋Ｐｘ）／２を新たなＰｉ
としてクロックジェネレータ４に再設定する。以下、位
相が一致するまで前記処理を繰り返えすことで、基準信
号に同期したＰＬＬ出力周波数が得られる。なお、上記
のパラメータ番号の初期値Ｐｉとしては、ＰＬＬ回路の
中心出力周波数となるパラメータテーブルの中心の番号
すなわち初期のＰｎとＰｘに対して（Ｐｎ＋Ｐｘ）／２
を選ぶのが妥当である。
【００１０】ＰＬＬの同期の仕方の別の例としては、以
下のものがある。上記のようにしてＰＬＬが基準信号に
同期するパラメータが得られたら、同パラメータの番号
に、ＰＬＬが同期する周波数が重なり合うパラメータの
数Ｎの１／２を加算した番号及び減算した番号（パラメ
ータテーブルのパラメータ番号の最小値又は最大値を越
えるときはその値）を各々クロックジェネレータ４に設
定して、位相差監視回路６とＭＰＵ７により同期状況を
検出する。その結果、双方のパラメータでＰＬＬが同期
するときは、その同期が得られたパラメータを最終設定
パラメータとして同期作業を終了する。一方のパラメー
タでＰＬＬが同期しないときは、同パラメータの番号を
１づつ他方のパラメータの番号の方に動かして同番号の
パラメータをクロックジェネレータに設定して、最初に
ＰＬＬが同期したパラメータの番号にさらに同方向にＮ
／２を加減して、同番号のパラメータを最終設定値とす
る。
下のものがある。上記のようにしてＰＬＬが基準信号に
同期するパラメータが得られたら、同パラメータの番号
に、ＰＬＬが同期する周波数が重なり合うパラメータの
数Ｎの１／２を加算した番号及び減算した番号（パラメ
ータテーブルのパラメータ番号の最小値又は最大値を越
えるときはその値）を各々クロックジェネレータ４に設
定して、位相差監視回路６とＭＰＵ７により同期状況を
検出する。その結果、双方のパラメータでＰＬＬが同期
するときは、その同期が得られたパラメータを最終設定
パラメータとして同期作業を終了する。一方のパラメー
タでＰＬＬが同期しないときは、同パラメータの番号を
１づつ他方のパラメータの番号の方に動かして同番号の
パラメータをクロックジェネレータに設定して、最初に
ＰＬＬが同期したパラメータの番号にさらに同方向にＮ
／２を加減して、同番号のパラメータを最終設定値とす
る。
【００１１】ＰＬＬの同期の仕方のさらに別の例として
は、以下のものがある。上記のようにして一方のパラメ
ータでＰＬＬが同期しないときは、同期する他方のパラ
メータの番号を前記一方のパラメータの番号より大きい
ときＰｘとし小さいときはＰｎとし、一方のパラメータ
の番号を１づつ加減して他方のパラメータの番号の方に
動かしつつ同番号のパラメータをクロックジェネレータ
４に設定して前記位相差を調べ、最初にＰＬＬが同期し
たパラメータの番号をＰｎ又はＰｘとし、（Ｐｎ＋Ｐ
ｘ）／２で表される番号のパラメータを最終設定値とす
る。
は、以下のものがある。上記のようにして一方のパラメ
ータでＰＬＬが同期しないときは、同期する他方のパラ
メータの番号を前記一方のパラメータの番号より大きい
ときＰｘとし小さいときはＰｎとし、一方のパラメータ
の番号を１づつ加減して他方のパラメータの番号の方に
動かしつつ同番号のパラメータをクロックジェネレータ
４に設定して前記位相差を調べ、最初にＰＬＬが同期し
たパラメータの番号をＰｎ又はＰｘとし、（Ｐｎ＋Ｐ
ｘ）／２で表される番号のパラメータを最終設定値とす
る。
【００１２】
【発明の効果】本発明は、以上説明したような形態で実
施され、以下に記載するような効果を奏する。
施され、以下に記載するような効果を奏する。
【００１３】パラメータテーブルの最小のＰＬＬ出力周
波数が得られるパラメータの番号をＰｎとし、最大のＰ
ＬＬ出力周波数が得られるパラメータの番号をＰｘと
し、パラメータの初期値としてパラメータテーブルの中
から任意に選んだパラメータの番号Ｐｉで示されるパラ
メータをクロックジェネレータに設定して、位相差監視
回路から得られる位相差により、基準信号に対する参照
信号の位相差が遅れのときはＰｉを新たなＰｎとし、同
位相差が進みのときはＰｉを新たなＰｘとして、（Ｐｎ
＋Ｐｘ）／２を新たなＰｉとしてクロックジェネレータ
に設定して、同処理を繰り返してＰＬＬを基準信号に同
期させることにより、ＰＬＬを迅速にかつ安定に基準信
号に同期させることができる。
波数が得られるパラメータの番号をＰｎとし、最大のＰ
ＬＬ出力周波数が得られるパラメータの番号をＰｘと
し、パラメータの初期値としてパラメータテーブルの中
から任意に選んだパラメータの番号Ｐｉで示されるパラ
メータをクロックジェネレータに設定して、位相差監視
回路から得られる位相差により、基準信号に対する参照
信号の位相差が遅れのときはＰｉを新たなＰｎとし、同
位相差が進みのときはＰｉを新たなＰｘとして、（Ｐｎ
＋Ｐｘ）／２を新たなＰｉとしてクロックジェネレータ
に設定して、同処理を繰り返してＰＬＬを基準信号に同
期させることにより、ＰＬＬを迅速にかつ安定に基準信
号に同期させることができる。
【００１４】初期値としてのパラメータは、前記初期の
ＰｎとＰｘとから（Ｐｎ＋Ｐｘ）／２とすることで、初
期値としてＰＬＬの出力周波数の中心周波数に設定され
ることとなり、同期合わせのためのパラメータの選択の
時間を短くできる。
ＰｎとＰｘとから（Ｐｎ＋Ｐｘ）／２とすることで、初
期値としてＰＬＬの出力周波数の中心周波数に設定され
ることとなり、同期合わせのためのパラメータの選択の
時間を短くできる。
【００１５】パラメータテーブルにおけるＰＬＬが同期
する周波数が重なり合うパラメータの数をＮとして、上
記と同様にして最初にＰＬＬが同期したときのパラメー
タの番号ＰｉにＮ／２を加算した番号及び減算した番号
（初期のＰｎ又はＰｘを越えるときは同番号をＰｎ又は
Ｐｘとする）のパラメータをクロックジェネレータに設
定し、双方のパラメータでＰＬＬが同期することきは同
Ｐｉの番号のパラメータを最終設定値とし、一方のパラ
メータでＰＬＬが同期しないときは、同パラメータの番
号を１づつ他方のパラメータの番号の方に動かしつつ同
番号のパラメータをクロックジェネレータに設定して、
最初にＰＬＬが同期したパラメータの番号に同方向にＮ
／２を加減して、同番号のパラメータを最終設定値とす
ることでＶＣＯの略中心発振周波数でＰＬＬが同期する
こととなり、出力周波数がより安定となる。
する周波数が重なり合うパラメータの数をＮとして、上
記と同様にして最初にＰＬＬが同期したときのパラメー
タの番号ＰｉにＮ／２を加算した番号及び減算した番号
（初期のＰｎ又はＰｘを越えるときは同番号をＰｎ又は
Ｐｘとする）のパラメータをクロックジェネレータに設
定し、双方のパラメータでＰＬＬが同期することきは同
Ｐｉの番号のパラメータを最終設定値とし、一方のパラ
メータでＰＬＬが同期しないときは、同パラメータの番
号を１づつ他方のパラメータの番号の方に動かしつつ同
番号のパラメータをクロックジェネレータに設定して、
最初にＰＬＬが同期したパラメータの番号に同方向にＮ
／２を加減して、同番号のパラメータを最終設定値とす
ることでＶＣＯの略中心発振周波数でＰＬＬが同期する
こととなり、出力周波数がより安定となる。
【００１６】ＰＬＬが同期する周波数が重なり合うパラ
メータの数をＮとして、上記と同様の処理により、一方
のパラメータでＰＬＬが同期しないときは、同期する他
方のパラメータの番号を前記一方のパラメータの番号よ
り大きいときＰｘとし小さいときはＰｎとし、一方のパ
ラメータの番号を１づつ加減して他方のパラメータの番
号の方に動かしつつ同番号のパラメータをクロックジェ
ネレータに設定して前記位相差を調べ、最初にＰＬＬが
同期したパラメータの番号をＰｎ又はＰｘとし、（Ｐｎ
＋Ｐｘ）／２で表される番号のパラメータを最終設定値
とすることで、パラメータテーブルの端でもＶＣＯの略
中心発振周波数でＰＬＬが同期することとなり出力周波
数が安定する。
メータの数をＮとして、上記と同様の処理により、一方
のパラメータでＰＬＬが同期しないときは、同期する他
方のパラメータの番号を前記一方のパラメータの番号よ
り大きいときＰｘとし小さいときはＰｎとし、一方のパ
ラメータの番号を１づつ加減して他方のパラメータの番
号の方に動かしつつ同番号のパラメータをクロックジェ
ネレータに設定して前記位相差を調べ、最初にＰＬＬが
同期したパラメータの番号をＰｎ又はＰｘとし、（Ｐｎ
＋Ｐｘ）／２で表される番号のパラメータを最終設定値
とすることで、パラメータテーブルの端でもＶＣＯの略
中心発振周波数でＰＬＬが同期することとなり出力周波
数が安定する。
【００１７】テレビ映像信号やパソコン映像信号をサン
プリングしてＰＤＰ等に表示する表示装置に使用するＰ
ＬＬ回路において、前記ＶＣＯの発振周波数範囲を中心
発信周波数に対して略±０．２％とし、前記パラメータ
テーブルの互いに重なり合うパラメータの数は略８とす
ることで、映像信号表示用として最適なＰＬＬ回路が得
られる。
プリングしてＰＤＰ等に表示する表示装置に使用するＰ
ＬＬ回路において、前記ＶＣＯの発振周波数範囲を中心
発信周波数に対して略±０．２％とし、前記パラメータ
テーブルの互いに重なり合うパラメータの数は略８とす
ることで、映像信号表示用として最適なＰＬＬ回路が得
られる。
【００１８】互いに重なり合うパラメータデーブルの組
を入力する映像信号の水平周波数の種類の数だけ設ける
ことで、水平周波数がテレビの約１６ｋＨｚ、パソコン
の約２４ｋＨｚや３１ｋＨｚなどの大きく異なる映像信
号を切り換えて入力しても、安定で迅速に同期するＰＬ
Ｌ回路が得られる。
を入力する映像信号の水平周波数の種類の数だけ設ける
ことで、水平周波数がテレビの約１６ｋＨｚ、パソコン
の約２４ｋＨｚや３１ｋＨｚなどの大きく異なる映像信
号を切り換えて入力しても、安定で迅速に同期するＰＬ
Ｌ回路が得られる。
【００１９】パラメータテーブルの１組は略４０のパラ
メータからなるものとすることで、１つの映像信号源に
対する同期範囲をカバーでき、かつ、迅速な同期を行う
ことができる。
メータからなるものとすることで、１つの映像信号源に
対する同期範囲をカバーでき、かつ、迅速な同期を行う
ことができる。
【図１】本発明によるＰＬＬ回路の１実施例のブロック
図である。
図である。
【図２】本発明によるＰＬＬ回路のクロックジェネレー
タの設定パラメータとＰＬＬ出力周波数の関係を示す模
式図である。
タの設定パラメータとＰＬＬ出力周波数の関係を示す模
式図である。
１ 位相比較器
２ ＬＰＦ
３ ＶＣＯ
４ クロックジェネレータ
５ 分周器
６ 位相差監視回路
７ ＭＰＵ
８ 選択設定制御部
９ パラメータテーブル
Ｐ パラメータ番号
Ｆ ＰＬＬ出力周波数
Claims (7)
- 【請求項１】 基準信号と参照信号の位相差に応じた電
圧を出力する位相比較器と、同出力を積分して直流電圧
とするＬＰＦと、同直流電圧の制御で発信周波数を変化
させるＶＣＯと、同ＶＣＯの出力周波数を入力して外部
から設定されるパラメータに従った係数を乗じて出力す
るクロックジェネレータと、同クロックジェネレータの
出力周波数を分周して参照周波数を作る分周器を備えた
ＰＬＬ回路において、 前記基準信号と参照信号との位相差に対応した信号を出
力する位相差監視回路と、同出力信号を取り込んで同位
相差に対応したパラメータを前記クロックジェネレータ
に設定するＭＰＵと、複数の前記パラメータからなるパ
ラメータテーブル並びに同テーブル値の選択及び設定手
順を記憶するＲＯＭを設け、 前記ＲＯＭ上に、予め基準信号の周波数の変化範囲でＰ
ＬＬが同期し、かつ、ＰＬＬが同期する周波数が重なり
合うように選択したパラメータからなるパラメータテー
ブルを作成し、 同パラメータテーブルの最小のＰＬＬ出力周波数が得ら
れるパラメータの番号をＰｎとし、最大のＰＬＬ出力周
波数が得られるパラメータの番号をＰｘとし、パラメー
タの初期値として前記パラメータテーブルの中から任意
に選んだパラメータの番号Ｐｉで示されるものを前記ク
ロックジェネレータに設定して、前記位相差監視回路か
ら得られる位相差により、基準信号に対する参照信号の
位相差が遅れのときはＰｉを新たなＰｎとし、同位相差
が進みのときはＰｉを新たなＰｘとして、（Ｐｎ＋Ｐ
ｘ）／２を新たなＰｉとして前記クロックジェネレータ
に再設定して、前記処理を繰り返してＰＬＬを基準信号
に同期させることを特徴としたＰＬＬ回路。 - 【請求項２】 前記初期値としてのパラメータの番号Ｐ
ｉは、前記初期のＰｎとＰｘとから（Ｐｎ＋Ｐｘ）／２
とすることを特徴とした請求項１記載のＰＬＬ回路。 - 【請求項３】 前記パラメータテーブルにおけるＰＬＬ
が同期する周波数が重なり合うパラメータの数をＮとし
て、前記処理により最初にＰＬＬが同期したときのパラ
メータの番号ＰｉにＮ／２を加算した番号及び減算した
番号（初期のＰｎ又はＰｘを越えるときは同番号をＰｎ
又はＰｘとする）のパラメータをクロックジェネレータ
に設定し、双方のパラメータでＰＬＬが同期することき
は前記Ｐｉの番号のパラメータを最終設定値とし、一方
のパラメータでＰＬＬが同期しないときは、同パラメー
タの番号を１づつ他方のパラメータの番号の方に動かし
つつ順次同番号のパラメータをクロックジェネレータに
設定して、最初にＰＬＬが同期したパラメータの番号に
同方向にＮ／２を加算若しくは減減算して、同番号のパ
ラメータを最終設定値とすることを特徴とした請求項１
記載のＰＬＬ回路。 - 【請求項４】 ＰＬＬが同期する周波数が重なり合うパ
ラメータの数をＮとして、前記処理により最初にＰＬＬ
が同期したときのパラメータの番号ＰｉにＮ／２を加算
した番号及び減算した番号（初期のＰｎ又はＰｘを越え
るときは同番号をＰｎ又はＰｘとする）のパラメータを
クロックジェネレータに設定し、双方のパラメータでＰ
ＬＬが同期することきは前記Ｐｉで示されるパラメータ
を最終設定値とし、一方のパラメータでＰＬＬが同期し
ないときは、同期する他方のパラメータの番号を前記一
方のパラメータの番号より大きいときＰｘとし小さいと
きはＰｎとし、一方のパラメータの番号を１づつ加減し
て他方のパラメータの番号の方に動かしつつ順次同番号
のパラメータをクロックジェネレータに設定して、最初
にＰＬＬが同期したパラメータの番号をＰｎ若しくはＰ
ｘとし、（Ｐｎ＋Ｐｘ）／２で表される番号のパラメー
タを最終設定値とすることを特徴とした請求項１記載の
ＰＬＬ回路。 - 【請求項５】 テレビ映像信号やパソコン映像信号をサ
ンプリングしてＰＤＰ等に表示する表示装置に使用する
ＰＬＬ回路において、前記ＶＣＯの発振周波数範囲は中
心発信周波数に対して略±０．２％とし、前記パラメー
タテーブルの互いに重なり合うパラメータの数は略８と
することを特徴とした請求項１記載のＰＬＬ回路。 - 【請求項６】 前記互いに重なり合うパラメータデーブ
ルの組を入力する映像信号の水平周波数の種類の数だけ
設けることを特徴とした請求項５記載のＰＬＬ回路。 - 【請求項７】 前記パラメータテーブルの１組は略４０
のパラメータからなることを特徴とした請求項６記載の
ＰＬＬ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09795296A JP3473004B2 (ja) | 1996-04-19 | 1996-04-19 | Ｐｌｌ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09795296A JP3473004B2 (ja) | 1996-04-19 | 1996-04-19 | Ｐｌｌ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09284681A JPH09284681A (ja) | 1997-10-31 |
| JP3473004B2 true JP3473004B2 (ja) | 2003-12-02 |
Family
ID=14206014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09795296A Expired - Fee Related JP3473004B2 (ja) | 1996-04-19 | 1996-04-19 | Ｐｌｌ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3473004B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108599257A (zh) * | 2018-05-30 | 2018-09-28 | 电子科技大学 | 一种适用于高锁相环带宽的电流控制方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100379394B1 (ko) * | 2000-08-18 | 2003-04-10 | 엘지전자 주식회사 | 디지털 방송 수신기의 락 검출 장치 및 방법 |
| KR100487332B1 (ko) * | 2002-10-31 | 2005-05-03 | 엘지전자 주식회사 | 디지털 ｔｖ의 락 검출 장치 |
| JP4288425B2 (ja) * | 2004-03-29 | 2009-07-01 | 日本電気株式会社 | Ｐｌｌ回路 |
| EP1865603B1 (en) * | 2005-03-31 | 2011-10-12 | Fujitsu Ltd. | Clock selecting circuit and synthesizer |
| JP5506180B2 (ja) * | 2007-11-21 | 2014-05-28 | 富士通テン株式会社 | 映像信号処理装置 |
-
1996
- 1996-04-19 JP JP09795296A patent/JP3473004B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108599257A (zh) * | 2018-05-30 | 2018-09-28 | 电子科技大学 | 一种适用于高锁相环带宽的电流控制方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09284681A (ja) | 1997-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6277770A (ja) | ビデオ信号のサンプリングクロツク発生回路 | |
| KR19990072636A (ko) | 디지털ｐｌｌ회로및클록생성방법 | |
| JP3395818B2 (ja) | Ｐｌｌ回路とそれを用いた信号処理装置 | |
| KR200204617Y1 (ko) | Lcd모니터의 수직화면 제어장치 | |
| JP2007129404A (ja) | カメラシステム | |
| JP2000165905A (ja) | クロック発生回路 | |
| JP3473004B2 (ja) | Ｐｌｌ回路 | |
| US5977836A (en) | Method and apparatus for controlling an output frequency of a phase locked loop | |
| KR100662219B1 (ko) | 클록 생성 회로, 화상 표시 장치 및 방법 | |
| JPH08279927A (ja) | 同期回路 | |
| JPH084323B2 (ja) | ビデオ装置用同期回路 | |
| JPH05207327A (ja) | 水平同期回路 | |
| KR100677202B1 (ko) | 고화질 디지털 티브이의 적응형 클럭 발생장치 | |
| EP0773671A2 (en) | Video display apparatus and method for synchronising a clock signal with the horizontal frequency of an input signal | |
| JPH06291644A (ja) | Ｐｌｌ回路 | |
| KR100713391B1 (ko) | 흑백 카메라 라인-락에서의 동기신호 절환장치 | |
| JPH0944118A (ja) | インターフェイス回路 | |
| JP2001358969A (ja) | ディジタルテレビジョン受信機の水平同期 | |
| JPH06232741A (ja) | Ｐｌｌ回路 | |
| JPH10319933A (ja) | ドットクロック発生回路 | |
| JPH08149332A (ja) | シンク・リゼネレ−タおよびそれを用いた表示システム | |
| KR19990001545A (ko) | 영상처리 시스템에서의 동기신호 발생장치 | |
| JPH05252438A (ja) | 映像信号サンプリング制御回路 | |
| JPH07250338A (ja) | ビデオカメラの外部同期方法 | |
| JPH04188961A (ja) | 位相可変型位相同期回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |