JP3421987B2 - クロック調整回路及びそれを用いた画像表示装置 - Google Patents
クロック調整回路及びそれを用いた画像表示装置Info
- Publication number
- JP3421987B2 JP3421987B2 JP18943698A JP18943698A JP3421987B2 JP 3421987 B2 JP3421987 B2 JP 3421987B2 JP 18943698 A JP18943698 A JP 18943698A JP 18943698 A JP18943698 A JP 18943698A JP 3421987 B2 JP3421987 B2 JP 3421987B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- absolute value
- clock
- video signal
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Synchronizing For Television (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、パソコンやＥＷＳ
（Engineering Workstation)等の情報表示が可能な、例
えば、液晶、プラズマ、ＥＬ等の格子状デバイスを利用
したディスプレイ装置のクロック調整回路及びそれを用
いた画像表示装置に関する。
（Engineering Workstation)等の情報表示が可能な、例
えば、液晶、プラズマ、ＥＬ等の格子状デバイスを利用
したディスプレイ装置のクロック調整回路及びそれを用
いた画像表示装置に関する。
【０００２】
【従来の技術】パソコンやＥＷＳ等の映像信号は、水平
同期信号周期よりも短い一定の周期で信号レベルが変化
しているため、例えば液晶等の格子状デバイスを利用し
たディスプレイに表示する場合にドットクロックが必要
となる。液晶表示装置は、一般に、PLL(Phase Locked L
oop)回路を有し、装置に入力される映像信号からドット
周期を判断し、ドット周期と水平同期信号周期よりも短
い一定の周期を検出し、ドットクロック周期と水平同期
信号との周期の比をそれぞれ求めてプログラマブルデバ
イダに入力する。この入力は、１水平走査期間中のドッ
ト総数にあたり、PLL回路の逓倍をこのドット総数にし
て、ドットクロックを再生していた。
同期信号周期よりも短い一定の周期で信号レベルが変化
しているため、例えば液晶等の格子状デバイスを利用し
たディスプレイに表示する場合にドットクロックが必要
となる。液晶表示装置は、一般に、PLL(Phase Locked L
oop)回路を有し、装置に入力される映像信号からドット
周期を判断し、ドット周期と水平同期信号周期よりも短
い一定の周期を検出し、ドットクロック周期と水平同期
信号との周期の比をそれぞれ求めてプログラマブルデバ
イダに入力する。この入力は、１水平走査期間中のドッ
ト総数にあたり、PLL回路の逓倍をこのドット総数にし
て、ドットクロックを再生していた。
【０００３】液晶表示装置として、特開平４−３１４０
９４号公報に説明がなされている。図４は、該公報の液
晶表示装置の一実施例の液晶駆動回路系を示すものであ
る。
９４号公報に説明がなされている。図４は、該公報の液
晶表示装置の一実施例の液晶駆動回路系を示すものであ
る。
【０００４】図中、１１は例えばテレビジョンチューナ
ーからのコンポジット映像信号が供給される入力端子、
１２ａ、１２ｂは例えばコンピュータシステムに接続さ
れてＲＧＢ映像信号、垂直同期信号Ｖ、水平同期信号Ｈ
が供給される入力端子を示す。
ーからのコンポジット映像信号が供給される入力端子、
１２ａ、１２ｂは例えばコンピュータシステムに接続さ
れてＲＧＢ映像信号、垂直同期信号Ｖ、水平同期信号Ｈ
が供給される入力端子を示す。
【０００５】入力端子１１から入力されたコンポジット
映像信号は、ＲＧＢ信号に復調される一方、同期分離回
路１４に供給され垂直同期信号Ｖ及び水平同期信号Ｈが
抽出される。
映像信号は、ＲＧＢ信号に復調される一方、同期分離回
路１４に供給され垂直同期信号Ｖ及び水平同期信号Ｈが
抽出される。
【０００６】また、１６は極性反転回路、１７はタイミ
ングコントローラ、１８はビデオバッファ、１９は信号
ラインドライバ、２０はゲートラインドライバ、２１は
液晶パネルを示し、Ｒ信号、Ｂ信号、Ｇ信号は、液晶パ
ネル２１に直流電圧を長時間印加することによる液晶材
料の劣化を防ぐため、極性反転回路１６に供給され、タ
イミングコントローラ１７から供給される所定の極性切
換タイミング信号に基づいて極性が反転される。そし
て、ビデオバッファ１８を介して信号ラインドライバ１
９に入力される。
ングコントローラ、１８はビデオバッファ、１９は信号
ラインドライバ、２０はゲートラインドライバ、２１は
液晶パネルを示し、Ｒ信号、Ｂ信号、Ｇ信号は、液晶パ
ネル２１に直流電圧を長時間印加することによる液晶材
料の劣化を防ぐため、極性反転回路１６に供給され、タ
イミングコントローラ１７から供給される所定の極性切
換タイミング信号に基づいて極性が反転される。そし
て、ビデオバッファ１８を介して信号ラインドライバ１
９に入力される。
【０００７】信号ラインドライバ１９及びゲートライン
ドライバ２０にはタイミングコントローラ１７からの制
御信号に従って、例えば図５に示すように信号線及びゲ
ート線がマトリクス構成された液晶パネル２１に画素電
極電圧すなわち信号電圧と、水平走査電圧を印加する。
ドライバ２０にはタイミングコントローラ１７からの制
御信号に従って、例えば図５に示すように信号線及びゲ
ート線がマトリクス構成された液晶パネル２１に画素電
極電圧すなわち信号電圧と、水平走査電圧を印加する。
【０００８】すなわち、ゲート線Ｇ１からＧｍに順次、
水平走査電圧が印加されて、１水平期間の各画素の能動
素子Ｔがオンとされるとともに、信号線Ｓ１〜Ｓｎから
信号電圧が印加され、各画素において液晶ＬＣが駆動さ
れる。このように、液晶パネル２１の各画素が駆動さ
れ、図示しないバックライトからの透過光の透過率が画
素単位で制御されることにより液晶表示がなされる。
水平走査電圧が印加されて、１水平期間の各画素の能動
素子Ｔがオンとされるとともに、信号線Ｓ１〜Ｓｎから
信号電圧が印加され、各画素において液晶ＬＣが駆動さ
れる。このように、液晶パネル２１の各画素が駆動さ
れ、図示しないバックライトからの透過光の透過率が画
素単位で制御されることにより液晶表示がなされる。
【０００９】２２は位相比較器、２３は電圧制御発振
器、２４は２３の出力を１／Ｎ分周する１／Ｎ分周器で
あり、位相比較器２２には水平同期信号Ｈが入力され、
１／Ｎ分周器２４の出力信号との間で位相比較されて、
位相電圧が出力される。そして電圧制御発振器２３で
は、供給された位相差電圧に基づいて制御された発振周
波数が出力される。
器、２４は２３の出力を１／Ｎ分周する１／Ｎ分周器で
あり、位相比較器２２には水平同期信号Ｈが入力され、
１／Ｎ分周器２４の出力信号との間で位相比較されて、
位相電圧が出力される。そして電圧制御発振器２３で
は、供給された位相差電圧に基づいて制御された発振周
波数が出力される。
【００１０】つまり、１／Ｎ分周器２４におけるＮが適
正に設定されていることにより、本実施例ではいわゆる
PLLループがロックした段階で、電圧制御発振器２３の
出力として水平同期信号に同期したドットクロックを得
ることができる。
正に設定されていることにより、本実施例ではいわゆる
PLLループがロックした段階で、電圧制御発振器２３の
出力として水平同期信号に同期したドットクロックを得
ることができる。
【００１１】このように、入力された映像信号における
水平同期信号からドットクロックを生成するために位相
比較器２２、電圧制御発振器２３、１／Ｎ分周器２４、
を設けることにより、例えばＮＴＳＣ映像信号に対する
固定のドットクロック発生器等からドットクロック入力
手段を設ける必要はない。そして、映像ソースを選択可
能な液晶表示装置を実現できることになるとしている。
水平同期信号からドットクロックを生成するために位相
比較器２２、電圧制御発振器２３、１／Ｎ分周器２４、
を設けることにより、例えばＮＴＳＣ映像信号に対する
固定のドットクロック発生器等からドットクロック入力
手段を設ける必要はない。そして、映像ソースを選択可
能な液晶表示装置を実現できることになるとしている。
【００１２】
【発明が解決しようとする課題】しかしながら、ディス
プレイに画像を表示するとき、映像信号に従って画像を
表示する必要がある。そのためには、再生ドットクロッ
クの周波数を、映像信号のドットクロックの周波数に合
わせなければならない。また、映像信号のドットクロッ
クの周波数と再生ドットクロックの周波数が一致して
も、両信号の位相がズレていれば画像にちらつきが発生
する。
プレイに画像を表示するとき、映像信号に従って画像を
表示する必要がある。そのためには、再生ドットクロッ
クの周波数を、映像信号のドットクロックの周波数に合
わせなければならない。また、映像信号のドットクロッ
クの周波数と再生ドットクロックの周波数が一致して
も、両信号の位相がズレていれば画像にちらつきが発生
する。
【００１３】特に、ドットクロックを再生する場合に、
ディスプレイで知りうる情報は水平同期信号のみであ
る。したがって、PLL回路のプログラマブルデバイダの
分周比が正しく設定されるという保証がない。分周比の
設定が正しくないと、再生ドットクロックを映像信号の
ドットクロックの周波数と同等に発生させることができ
ない。すなわち、映像データを取込むためのドットクロ
ックと映像信号にズレが生じる点が発生することにな
る。
ディスプレイで知りうる情報は水平同期信号のみであ
る。したがって、PLL回路のプログラマブルデバイダの
分周比が正しく設定されるという保証がない。分周比の
設定が正しくないと、再生ドットクロックを映像信号の
ドットクロックの周波数と同等に発生させることができ
ない。すなわち、映像データを取込むためのドットクロ
ックと映像信号にズレが生じる点が発生することにな
る。
【００１４】また、PLL回路を用いるドットクロック再
生回路では、再生ドットクロックに時間軸上のゆらぎ
（ジッタ）が発生する。ジッタは、PLL回路のループフ
ィルタ等の時定数回路で決定され、一般に応答速度とト
レードオフの関係にあるためゼロにすることはできな
い。そのため、映像信号のドットクロックの周波数と同
等の周波数を持つ再生ドットクロックを発生させても位
相が正しくないと安定した画像の表示が難しい。
生回路では、再生ドットクロックに時間軸上のゆらぎ
（ジッタ）が発生する。ジッタは、PLL回路のループフ
ィルタ等の時定数回路で決定され、一般に応答速度とト
レードオフの関係にあるためゼロにすることはできな
い。そのため、映像信号のドットクロックの周波数と同
等の周波数を持つ再生ドットクロックを発生させても位
相が正しくないと安定した画像の表示が難しい。
【００１５】さらに、映像信号のドットクロックの周波
数と再生ドットクロックの周波数が不一致であると、調
整用信号としてドット毎に白黒が反転する反転信号を加
えた場合に、画面上に縦縞模様のモアレパターンが発生
する。具体的には、表示デバイスの画素数と映像信号の
ドット数が一致しないため、縦縞模様のモアレは、両者
の差の本数分発生する。すなわち、画像にちらつきが発
生するなどの弊害もあった。
数と再生ドットクロックの周波数が不一致であると、調
整用信号としてドット毎に白黒が反転する反転信号を加
えた場合に、画面上に縦縞模様のモアレパターンが発生
する。具体的には、表示デバイスの画素数と映像信号の
ドット数が一致しないため、縦縞模様のモアレは、両者
の差の本数分発生する。すなわち、画像にちらつきが発
生するなどの弊害もあった。
【００１６】（本発明の目的）上記課題を解決すべく、
本発明は、再生ドットクロックの周波数を映像信号のド
ットクロックの周波数に合わせる手段と、再生ドットク
ロックの位相を最適化する手段とを備えたクロック調整
回路を提供することを目的とする。
本発明は、再生ドットクロックの周波数を映像信号のド
ットクロックの周波数に合わせる手段と、再生ドットク
ロックの位相を最適化する手段とを備えたクロック調整
回路を提供することを目的とする。
【００１７】
【課題を解決するための手段】本発明のクロック調整回
路は、第１の画素と該第１の画素の１フレーム前の第２
の画素とのフレーム差分を取るフレーム差分回路と、前
記フレーム差分回路から出力されるフレーム差分データ
を絶対値化する絶対値回路と、前記絶対値回路から出力
される絶対値化データを数フレーム間巡回加算して積分
する積分回路と、前記積分回路で得られる積分データを
格納するレジスタと、前記レジスタに格納されている積
分データに基づいて映像信号のドットクロックの周波数
と再生ドットクロックの周波数との差を演算する演算回
路と、前記演算回路から出力される演算結果に基づいて
前記各周波数差がなくなるような分周比をプログラマブ
ルデバイダに入力するPLL回路と、前記PLL回路から出力
される再生ドットクロックと前記映像信号の位相差をな
くすように調整する調整回路とを具備し、前記映像信号
のドットクロックと前記再生ドットクロックとの差分デ
ータがゼロとなるように、当該PLL回路のプログラマブ
ルデバイダに分周比を入力し直すことを特徴とする。
路は、第１の画素と該第１の画素の１フレーム前の第２
の画素とのフレーム差分を取るフレーム差分回路と、前
記フレーム差分回路から出力されるフレーム差分データ
を絶対値化する絶対値回路と、前記絶対値回路から出力
される絶対値化データを数フレーム間巡回加算して積分
する積分回路と、前記積分回路で得られる積分データを
格納するレジスタと、前記レジスタに格納されている積
分データに基づいて映像信号のドットクロックの周波数
と再生ドットクロックの周波数との差を演算する演算回
路と、前記演算回路から出力される演算結果に基づいて
前記各周波数差がなくなるような分周比をプログラマブ
ルデバイダに入力するPLL回路と、前記PLL回路から出力
される再生ドットクロックと前記映像信号の位相差をな
くすように調整する調整回路とを具備し、前記映像信号
のドットクロックと前記再生ドットクロックとの差分デ
ータがゼロとなるように、当該PLL回路のプログラマブ
ルデバイダに分周比を入力し直すことを特徴とする。
【００１８】また、本発明のクロック調整回路は、画素
の映像信号と当該画素の１フレーム前の映像信号とを差
分するフレーム差分回路と、前記フレーム差分回路の差
分結果の絶対値を求める絶対値回路と、前記絶対値回路
によって求められた絶対値を積分する積分回路と、前記
積分回路の積分結果を格納するレジスタとを、それぞれ
画素数と同数設け、さらに、前記各レジスタに格納され
ている積分結果の和を演算する演算回路と、前記演算回
路によって算出される積分結果の和がゼロになるような
分周比をプログラマブルデバイダに入力するPLL回路と
を備えることを特徴とする。
の映像信号と当該画素の１フレーム前の映像信号とを差
分するフレーム差分回路と、前記フレーム差分回路の差
分結果の絶対値を求める絶対値回路と、前記絶対値回路
によって求められた絶対値を積分する積分回路と、前記
積分回路の積分結果を格納するレジスタとを、それぞれ
画素数と同数設け、さらに、前記各レジスタに格納され
ている積分結果の和を演算する演算回路と、前記演算回
路によって算出される積分結果の和がゼロになるような
分周比をプログラマブルデバイダに入力するPLL回路と
を備えることを特徴とする。
【００１９】
【発明の実施の形態】本発明の実施形態におけるクロッ
ク調整回路について図１を用いて説明する。図１は、任
意の１水平ラインの画素列と本実施形態におけるクロッ
ク調整回路を表すブロック図である。クロック調整回路
は、任意の画素と該画素の１フレーム前の画素とのフレ
ーム差分を取るフレーム差分回路１と、フレーム差分回
路１から出力されるフレーム差分データを絶対値化する
絶対値回路２と、絶対値回路２から出力される絶対値化
データを数フレーム間巡回加算して積分する積分回路３
と、積分回路３で得られた積分データを格納するレジス
タ４と、レジスタ４から出力される格納データを入力し
入力信号のドットクロックと再生ドットクロックの周波
数の差を演算する演算回路であるＣＰＵと、ＣＰＵから
出力される検出結果を分周比としてプログラマブルデバ
イダに入力するPLL回路５と、調整後のドットクロック
と映像データとの位相差を調整する調整回路６とを具備
する。
ク調整回路について図１を用いて説明する。図１は、任
意の１水平ラインの画素列と本実施形態におけるクロッ
ク調整回路を表すブロック図である。クロック調整回路
は、任意の画素と該画素の１フレーム前の画素とのフレ
ーム差分を取るフレーム差分回路１と、フレーム差分回
路１から出力されるフレーム差分データを絶対値化する
絶対値回路２と、絶対値回路２から出力される絶対値化
データを数フレーム間巡回加算して積分する積分回路３
と、積分回路３で得られた積分データを格納するレジス
タ４と、レジスタ４から出力される格納データを入力し
入力信号のドットクロックと再生ドットクロックの周波
数の差を演算する演算回路であるＣＰＵと、ＣＰＵから
出力される検出結果を分周比としてプログラマブルデバ
イダに入力するPLL回路５と、調整後のドットクロック
と映像データとの位相差を調整する調整回路６とを具備
する。
【００２０】つぎに、本実施形態の動作について図１を
用いて説明する。まず、水平同期信号の周波数に応じた
所定の分周比Ｗを予め、PLL回路５のプログラマブルデ
バイダに設定しておく。
用いて説明する。まず、水平同期信号の周波数に応じた
所定の分周比Ｗを予め、PLL回路５のプログラマブルデ
バイダに設定しておく。
【００２１】上記の従来技術と同様に、映像データとド
ットクロックは、別々にディスプレイ上の１ラインにｎ
個の画素を持つラインに出力し、１ラインの１番目の画
素から順々にＮ番目の画素までリアルタイムに入力され
る。
ットクロックは、別々にディスプレイ上の１ラインにｎ
個の画素を持つラインに出力し、１ラインの１番目の画
素から順々にＮ番目の画素までリアルタイムに入力され
る。
【００２２】つぎに、画素ｍから出力される映像データ
と画素ｎから出力される映像データは、フレーム差分回
路１ｎに入力され、画素のフレーム間の差分が取られた
フレーム差分データが出力される。また、入力された映
像データは垂直同期パルス（Ｖパルス）の印加により、
１フレーム間ホールドされ出力される。
と画素ｎから出力される映像データは、フレーム差分回
路１ｎに入力され、画素のフレーム間の差分が取られた
フレーム差分データが出力される。また、入力された映
像データは垂直同期パルス（Ｖパルス）の印加により、
１フレーム間ホールドされ出力される。
【００２３】つぎに、フレーム差分回路１によって得ら
れたフレーム差分データは、絶対値回路２に入力され、
絶対値化された絶対値化データが出力される。絶対値化
データは、数フレーム間を巡回加算して積分する積分回
路３に入力される。さらに、積分回路３で得られたデー
タは、レジスタ４に格納される。
れたフレーム差分データは、絶対値回路２に入力され、
絶対値化された絶対値化データが出力される。絶対値化
データは、数フレーム間を巡回加算して積分する積分回
路３に入力される。さらに、積分回路３で得られたデー
タは、レジスタ４に格納される。
【００２４】各々のレジスタ４に格納された格納データ
は、シフトレジスタによって、ＣＰＵ等にシフトされ
る。ＣＰＵでは、各々の格納データを１番目からｎ番目
まで順々に演算し、１水平期間に生じる極大値の数を演
算する。
は、シフトレジスタによって、ＣＰＵ等にシフトされ
る。ＣＰＵでは、各々の格納データを１番目からｎ番目
まで順々に演算し、１水平期間に生じる極大値の数を演
算する。
【００２５】具体的には、例えば、１ラインに１０２４
画素あるディスプレイに対して、１ラインあたり１０２
４個のドットクロックが再生された場合を考える。する
と、１ライン上の任意の画素の全てとドットクロックの
関係は、図２に示す状態になる。よって、その画素の１
フレーム前の画素とのフレーム差分データはゼロとな
る。すなわち、各々のレジスタ４に格納される格納デー
タは、全てゼロである。
画素あるディスプレイに対して、１ラインあたり１０２
４個のドットクロックが再生された場合を考える。する
と、１ライン上の任意の画素の全てとドットクロックの
関係は、図２に示す状態になる。よって、その画素の１
フレーム前の画素とのフレーム差分データはゼロとな
る。すなわち、各々のレジスタ４に格納される格納デー
タは、全てゼロである。
【００２６】ここで、図２は、映像信号のドットクロッ
クの立ち上がりエッジが、映像データのほぼ中央に位置
している状態を示した図であり、斜線部は、ジッタ成分
を示している。
クの立ち上がりエッジが、映像データのほぼ中央に位置
している状態を示した図であり、斜線部は、ジッタ成分
を示している。
【００２７】一方、例えば、１ラインに１０２４画素あ
るディスプレイに対して、１ラインあたり１０２３個の
ドットクロックが再生された場合を考える。すると、１
番目の画素或いは１０２４番目の画素とドットクロック
の関係は、上記と同様に、図２に示す状態になる。した
がって、その画素の１フレーム前の画素とのフレーム差
分データはゼロとなる。すなわち、各々のレジスタ４に
格納される格納データはゼロである。また、１番目の画
素の周辺の画素或いは、１０２４番目の画素の周辺の画
素とドットクロックの関係においても図２に示す状態に
なる。
るディスプレイに対して、１ラインあたり１０２３個の
ドットクロックが再生された場合を考える。すると、１
番目の画素或いは１０２４番目の画素とドットクロック
の関係は、上記と同様に、図２に示す状態になる。した
がって、その画素の１フレーム前の画素とのフレーム差
分データはゼロとなる。すなわち、各々のレジスタ４に
格納される格納データはゼロである。また、１番目の画
素の周辺の画素或いは、１０２４番目の画素の周辺の画
素とドットクロックの関係においても図２に示す状態に
なる。
【００２８】しかし、１ライン上の中心である５１２番
目の画素及びその周辺の画素では、ドット反転した状態
になる。したがって、５１２番目の周辺の画素では、映
像データとドットクロックの関係が図３の状態になる。
図３の状態の場合には、画素のフレーム差分データが大
きな値になる。すなわち、レジスタ４に格納される格納
データも大きな値になる。
目の画素及びその周辺の画素では、ドット反転した状態
になる。したがって、５１２番目の周辺の画素では、映
像データとドットクロックの関係が図３の状態になる。
図３の状態の場合には、画素のフレーム差分データが大
きな値になる。すなわち、レジスタ４に格納される格納
データも大きな値になる。
【００２９】ここで、図３は、映像信号のドットクロッ
クの立ち上がりエッジが、映像データ間にまたがる状態
を示す図であり、斜線部は、ジッタ成分存在領域を示し
ている。
クの立ち上がりエッジが、映像データ間にまたがる状態
を示す図であり、斜線部は、ジッタ成分存在領域を示し
ている。
【００３０】すなわち、映像信号のドットクロックの周
波数と再生ドットクロックの周波数が不一致の場合に
は、図２に示す映像データと映像信号のドットクロック
の状態と図３に示す映像データと映像信号のドットクロ
ックの状態が混在して現れる。
波数と再生ドットクロックの周波数が不一致の場合に
は、図２に示す映像データと映像信号のドットクロック
の状態と図３に示す映像データと映像信号のドットクロ
ックの状態が混在して現れる。
【００３１】また、図２の状態では、各画素のフレーム
差分データは、ほぼゼロとなるため、積分回路３により
積分した結果もほぼゼロとなる。この積分結果をレジス
タ４に格納する。図３の状態では、クロックのジッタ成
分により、フレームごとにデータの読み込みができない
場合が生じる。具体的には、あるフレームではｎ番目の
データを取り込んだり、つぎのフレームではｍ＋１番目
のデータを取り込むという場合が生じる。図３の状態の
場合は、フレーム差分データは大きな値となるため、積
分回路３によりそのデータを積分して、積分結果をレジ
スタ４に格納する。
差分データは、ほぼゼロとなるため、積分回路３により
積分した結果もほぼゼロとなる。この積分結果をレジス
タ４に格納する。図３の状態では、クロックのジッタ成
分により、フレームごとにデータの読み込みができない
場合が生じる。具体的には、あるフレームではｎ番目の
データを取り込んだり、つぎのフレームではｍ＋１番目
のデータを取り込むという場合が生じる。図３の状態の
場合は、フレーム差分データは大きな値となるため、積
分回路３によりそのデータを積分して、積分結果をレジ
スタ４に格納する。
【００３２】実際に、映像信号のドットクロックの周波
数と再生ドットクロックとの周波数が不一致の場合に
は、１番目の画素からｎ番目の画素に進むにつれて、映
像データとドットクロックの関係は、図２の状態から徐
々に図３の状態へ変化し、さらには図２の状態に戻るこ
とになる。
数と再生ドットクロックとの周波数が不一致の場合に
は、１番目の画素からｎ番目の画素に進むにつれて、映
像データとドットクロックの関係は、図２の状態から徐
々に図３の状態へ変化し、さらには図２の状態に戻るこ
とになる。
【００３３】したがって、レジスタ４に格納データの値
を端から順々にＣＰＵによって調べて１水平走査期間に
現れる極大値の数を演算することによって、映像信号の
ドットクロックとPLL回路５とのプログラマブルデバイ
ダに設定した分周比、すなわち、演算結果Ｑを求めるこ
とができる。なお、上記の具体例の場合には、極大値の
数は１となる。
を端から順々にＣＰＵによって調べて１水平走査期間に
現れる極大値の数を演算することによって、映像信号の
ドットクロックとPLL回路５とのプログラマブルデバイ
ダに設定した分周比、すなわち、演算結果Ｑを求めるこ
とができる。なお、上記の具体例の場合には、極大値の
数は１となる。
【００３４】上記のように演算された演算結果、すなわ
ち、映像信号のドットクロックと再生ドットクロックの
差分データとがゼロとなるように、PLL回路５のプログ
ラマブルデバイダに上記分周比を入力し、上記プロセス
を再度実行する。たとえば、予めプログラマブルデバイ
ダに入力しておいた分周比をＷ、演算結果をＱとした場
合、Ｗ＋Ｑをプログラマブルデバイダに入力し、再度、
映像信号のドットクロックと再生ドットクロックとの差
分データを求める。
ち、映像信号のドットクロックと再生ドットクロックの
差分データとがゼロとなるように、PLL回路５のプログ
ラマブルデバイダに上記分周比を入力し、上記プロセス
を再度実行する。たとえば、予めプログラマブルデバイ
ダに入力しておいた分周比をＷ、演算結果をＱとした場
合、Ｗ＋Ｑをプログラマブルデバイダに入力し、再度、
映像信号のドットクロックと再生ドットクロックとの差
分データを求める。
【００３５】そして、２度目の演算結果がゼロであれば
映像信号のドットクロックの周波数と再生ドットクロッ
クの周波数とは一致したことになる。一方、２度目の検
出結果が１度目の検出結果よりも大きくなった場合は、
Ｗ−Ｑをプログラマブルデバイダへ入力する。
映像信号のドットクロックの周波数と再生ドットクロッ
クの周波数とは一致したことになる。一方、２度目の検
出結果が１度目の検出結果よりも大きくなった場合は、
Ｗ−Ｑをプログラマブルデバイダへ入力する。
【００３６】つぎに、調整回路６を作動させつつ、任意
の画素におけるフレーム差分データを上記のフレーム差
分データの演算と同様の演算方法により演算を行う。上
記のように、映像信号のドットクロックの周波数と再生
ドットクロックの周波数とを調整した。そのため、全て
の画素における映像信号のドットクロックと再生ドット
クロックとの位相関係は、図２の状態と図３の状態が混
在している。
の画素におけるフレーム差分データを上記のフレーム差
分データの演算と同様の演算方法により演算を行う。上
記のように、映像信号のドットクロックの周波数と再生
ドットクロックの周波数とを調整した。そのため、全て
の画素における映像信号のドットクロックと再生ドット
クロックとの位相関係は、図２の状態と図３の状態が混
在している。
【００３７】したがって、調整したドットクロックと映
像信号との位相差を変化させながら、フレーム差分デー
タを演算し、演算データが最小となる点、すなわち、図
２に示す状態になるように位相を調整する。
像信号との位相差を変化させながら、フレーム差分デー
タを演算し、演算データが最小となる点、すなわち、図
２に示す状態になるように位相を調整する。
【００３８】従って、この一連の動作によって、映像信
号のドットクロックの周波数と再生ドットクロックの周
波数とを一致させるように調整される。さらに、周波数
の調整により、再生ドットクロックの位相と映像信号の
ドットクロックの位相とを合わせることができる。
号のドットクロックの周波数と再生ドットクロックの周
波数とを一致させるように調整される。さらに、周波数
の調整により、再生ドットクロックの位相と映像信号の
ドットクロックの位相とを合わせることができる。
【００３９】また、上記クロック調整回路を用いて、液
晶ディスプレイなどの画像表示装置とともに画像表示シ
ステムを形成することもできる。画像表示システムは、
例えば、従来技術として図４に示した液晶パネル２１と
本実施形態にかかるクロック調整回路を組み合わせるこ
とによって形成できる。
晶ディスプレイなどの画像表示装置とともに画像表示シ
ステムを形成することもできる。画像表示システムは、
例えば、従来技術として図４に示した液晶パネル２１と
本実施形態にかかるクロック調整回路を組み合わせるこ
とによって形成できる。
【００４０】すなわち、本実施形態にかかるクロック調
整回路によって、ドットクロックを再生し、その再生ド
ットクロックを映像信号、同期信号Ｈ、Ｖと共に、液晶
パネル２１に入力して、所望の表示を行うこともでき
る。
整回路によって、ドットクロックを再生し、その再生ド
ットクロックを映像信号、同期信号Ｈ、Ｖと共に、液晶
パネル２１に入力して、所望の表示を行うこともでき
る。
【００４１】
【発明の効果】本発明のクロック調整回路は、水平同期
信号の周波数に応じた一般的な分周比をプログラマブル
デバイダに設定し、レジスタに格納したデータから再生
ドットクロックの周波数を設定することにより、ディス
プレイの映像信号に従って画像を表示することができ
る。
信号の周波数に応じた一般的な分周比をプログラマブル
デバイダに設定し、レジスタに格納したデータから再生
ドットクロックの周波数を設定することにより、ディス
プレイの映像信号に従って画像を表示することができ
る。
【００４２】また、本発明のクロック調整回路は、再生
ドットクロックの周波数を設定した後、任意のレジスタ
で得られる結果によって位相比較回路を変化させ、レジ
スタの値が最小になるように、再生ドットクロックの位
相比較回路を調整することによってクロックの位相を最
適化することができる。したがって、画像に発生するち
らつきを防止できる。
ドットクロックの周波数を設定した後、任意のレジスタ
で得られる結果によって位相比較回路を変化させ、レジ
スタの値が最小になるように、再生ドットクロックの位
相比較回路を調整することによってクロックの位相を最
適化することができる。したがって、画像に発生するち
らつきを防止できる。
【００４３】さらに、映像信号のドットクロックの周波
数と再生ドットクロックの周波数を一致させることがで
きるため、調整用信号としてドット毎に白黒が反転する
反転信号を加えた場合に、画面上に従来技術では生じる
可能性のあった縦縞模様のモアレパターンの発生を抑え
ることができる。
数と再生ドットクロックの周波数を一致させることがで
きるため、調整用信号としてドット毎に白黒が反転する
反転信号を加えた場合に、画面上に従来技術では生じる
可能性のあった縦縞模様のモアレパターンの発生を抑え
ることができる。
【図１】本発明の実施形態におけるクロック調整回路で
ある。
ある。
【図２】本発明の実施形態における映像データと映像信
号のドットクロックの状態を示す図である。
号のドットクロックの状態を示す図である。
【図３】本発明の実施形態における映像データと映像信
号のドットクロックの状態を示す図である。
号のドットクロックの状態を示す図である。
【図４】従来技術である液晶表示装置を示すブロック図
である。
である。
【図５】従来技術である液晶表示装置の液晶パネルの内
部構成図である。
部構成図である。
１ フレーム差分回路
２ 絶対値回路
３ 積分回路
４ レジスタ
５ PLL回路
６ 調整回路
１１ 映像信号入力端子
１２ａ、１２ｂ ＲＧＢ映像信号、垂直同期信号Ｖ、水
平同期信号Ｈの入力端子 １４ 同期分離回路 １６ 極性反転回路 １７ タイミングコントローラ １８ ビデオバッファ １９ 信号ラインドライバ ２０ ゲートラインドライバ ２１ 液晶パネル ２２ 位相比較器 ２３ 電圧制御発振器 ２４ １／Ｎ分周器
平同期信号Ｈの入力端子 １４ 同期分離回路 １６ 極性反転回路 １７ タイミングコントローラ １８ ビデオバッファ １９ 信号ラインドライバ ２０ ゲートラインドライバ ２１ 液晶パネル ２２ 位相比較器 ２３ 電圧制御発振器 ２４ １／Ｎ分周器
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
G09G 3/20
G09G 3/36
G09G 5/18
H04N 5/66
Claims (6)
- 【請求項１】 第１の画素と該第１の画素の１フレーム
前の第２の画素とのフレーム差分を取るフレーム差分回
路と、 前記フレーム差分回路から出力されるフレーム差分デー
タを絶対値化する絶対値回路と、 前記絶対値回路から出力される絶対値化データを数フレ
ーム間巡回加算して積分する積分回路と、 前記積分回路で得られる積分データを格納するレジスタ
と、 前記レジスタに格納されている積分データに基づいて映
像信号のドットクロックの周波数と再生ドットクロック
の周波数との差を演算する演算回路と、 前記演算回路から出力される演算結果に基づいて前記各
周波数差がなくなるような分周比をプログラマブルデバ
イダに入力するPLL回路と、 前記PLL回路から出力される再生ドットクロックと前記
映像信号の位相差をなくすように調整する調整回路とを
具備し、 前記映像信号のドットクロックと前記再生ドットクロッ
クとの差分データがゼロとなるように、当該PLL回路の
プログラマブルデバイダに分周比を入力し直す ことを特
徴としたクロック調整回路。 - 【請求項２】 前記フレーム差分回路は、映像信号を入
力し前記フレーム差分データを出力することを特徴とす
る請求項１記載のクロック調整回路。 - 【請求項３】 前記絶対値回路は、前記フレーム差分デ
ータを入力し、絶対値化した絶対値データを出力するこ
とを特徴とする請求項１または２記載のクロック調整回
路。 - 【請求項４】 前記積分回路は、前記絶対値データを入
力し、該絶対値化データを数フレーム間巡回加算して積
分することを特徴とする請求項１から３のうちいずれか
１項記載のクロック調整回路。 - 【請求項５】 画素の映像信号と当該画素の１フレーム
前の映像信号とを差分するフレーム差分回路と、前記フ
レーム差分回路の差分結果の絶対値を求める絶対値回路
と、前記絶対値回路によって求められた絶対値を積分す
る積分回路と、前記積分回路の積分結果を格納するレジ
スタとを、それぞれ１ラインの画素数と同数設け、 さらに、前記各レジスタに格納されている積分データに
基づいて映像信号のドットクロックの周波数と再生ドッ
トクロックの周波数との差を演算し演算結果に基づいて
前記各周波数差がなくなるような分周比をプログラマブ
ルデバイダに入力するPLL回路とを備えることを特徴と
したクロック調整回路。 - 【請求項６】 請求項１から５のうちいずれか１項記載
のクロック調整回路を具備することを特徴とした画像表
示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18943698A JP3421987B2 (ja) | 1998-07-03 | 1998-07-03 | クロック調整回路及びそれを用いた画像表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18943698A JP3421987B2 (ja) | 1998-07-03 | 1998-07-03 | クロック調整回路及びそれを用いた画像表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000020009A JP2000020009A (ja) | 2000-01-21 |
| JP3421987B2 true JP3421987B2 (ja) | 2003-06-30 |
Family
ID=16241227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18943698A Expired - Fee Related JP3421987B2 (ja) | 1998-07-03 | 1998-07-03 | クロック調整回路及びそれを用いた画像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3421987B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4182124B2 (ja) | 2006-06-30 | 2008-11-19 | Ｎｅｃディスプレイソリューションズ株式会社 | 画像表示装置、ドットクロック位相調整回路及びクロック位相調整方法 |
| JP6140933B2 (ja) * | 2012-04-04 | 2017-06-07 | キヤノン株式会社 | 表示装置及びその制御方法 |
-
1998
- 1998-07-03 JP JP18943698A patent/JP3421987B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000020009A (ja) | 2000-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5940061A (en) | Liquid-crystal display | |
| EP0782333A2 (en) | Image display apparatus | |
| JP2000152121A (ja) | クロック生成回路、画像表示装置及び方法 | |
| JP3421987B2 (ja) | クロック調整回路及びそれを用いた画像表示装置 | |
| US20010012003A1 (en) | Liquid crystal driving device | |
| JPH08331486A (ja) | 画像表示装置 | |
| KR100266164B1 (ko) | 분할된 화면 동기 구현 방법 및 장치(Method for Emboding Sync of Divided Picture and Apparatus thereof) | |
| JPH0537909A (ja) | 液晶映像表示装置 | |
| KR100226814B1 (ko) | 액정 표시장치의 구동방법 | |
| JPH08190083A (ja) | 液晶表示装置及びその駆動方法 | |
| JP3422248B2 (ja) | 液晶表示装置の駆動回路 | |
| JP3180624B2 (ja) | テレビジョンカメラ装置 | |
| JP3311632B2 (ja) | 信号波形整形回路 | |
| JPH07129125A (ja) | 画素配列表示装置 | |
| JPH04314094A (ja) | 液晶表示装置 | |
| JPH05204329A (ja) | 表示装置 | |
| JP2002359753A (ja) | 映像表示装置および映像安定化方法 | |
| JP2000032296A (ja) | 平面表示装置 | |
| JPH04351083A (ja) | マルチダウンコンバータ用同期信号発生回路 | |
| JPH0659643A (ja) | 液晶表示装置の歪補正方法 | |
| JPH08140019A (ja) | 画像表示装置 | |
| JPH09307787A (ja) | 垂直同期回路及びタイミングコントローラ | |
| JPH06118907A (ja) | 液晶表示装置 | |
| JP2000147453A (ja) | 液晶表示駆動装置 | |
| JPH0433475A (ja) | 水平位相同期回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080425 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100425 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120425 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120425 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 10 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140425 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |