KR100502932B1

KR100502932B1 - 주파수 변환 장치 및 이를 이용한 플라즈마 디스플레이패널의 구동 장치

Info

Publication number: KR100502932B1
Application number: KR10-2003-0053458A
Authority: KR
Inventors: 지용석
Original assignee: 삼성에스디아이 주식회사
Priority date: 2003-08-01
Filing date: 2003-08-01
Publication date: 2005-07-21
Also published as: KR20050015005A

Abstract

본 발명은 하나의 발진 신호로 여러 개의 주파수를 생성하고, 생성된 여러 주파수를 필요에 따라 다시 가변시킬 수 있는 주파수 변환 장치 및 이를 이용한 플라즈마 디스플레이 패널에 관한 것이다. 본 발명의 실시예에 따른 주파수 변환 장치는 기준 주파수 신호를 생성하는 기준 주파수 발진기, 인가되는 제어값에 따라 상기 생성된 기준 주파수 신호로부터 복수의 출력 주파수 신호를 생성하여 출력하는 주파수 변환부, 및 상기 기준 주파수 신호로부터 복수의 출력 주파수 신호가 생성되도록 상기 제어값을 산출하여 상기 주파수 변환부를 제어하는 변환 제어부를 포함한다. 이때, 상기 주파수 변환부는, 상기 기준 주파수 신호를 각각의 출력 주파수 신호로 변환시키는 복수의 위상 고정 루프, 상기 각각의 위상 고정 루프에 의해 변환된 상기 출력 주파수 신호를 각각 분주하는 복수의 포스트 분주기, 및 복수의 입력 포트 및 복수의 출력 포트를 포함하며, 상기 제어값에 따라 상기 복수의 입력 포트를 통해 입력된 상기 분주된 복수의 출력 주파수 신호를 상기 출력 포트를 통해 각각의 시스템으로 출력하는 스위치 매트릭스를 포함한다.

Description

주파수 변환 장치 및 이를 이용한 플라즈마 디스플레이 패널의 구동 장치{Frequency Conversion Apparatus and Apparatus for Driving Plasma Display Panel using the same}

본 발명은 주파수 변환 장치에 관한 것으로서, 보다 상세하게는 하나의 발진기를 이용하여 여러 종류의 주파수 신호를 출력하기 위한 주파수 변환 장치 및 이를 이용한 플라즈마 디스플레이 패널(Plasma Display Panel: PDP)에 관한 것이다.

PDP와 같이 서로 다른 로직 클락을 사용하는 집적 회로(IC: Integrated Circuit)를 다수 사용하는 장치는, 각각의 집적 회로에 적절한 클락 신호를 제공하기 위하여 다수의 발진기를 필요로 한다.

특히, PDP는 다수의 로직 클락을 필요로 할뿐만 아니라, 해상도 및 인치에 따라 사용되는 클락 주파수가 가변되는 특징을 갖는다. 구체적으로는, PDP에 사용되는 해상도에 따른 로직 클락의 최소 주파수[1/T]는 이하의 식과 같이 계산된다.

그러나, 대부분의 PDP는 방송 신호에 대한 충분한 마진(margin)을 확보하기 위하여 래스터(raster) 기준에서의 백 포치(back porch) 및 프론트 포치(front porch)을 크게 갖기 때문에 최소 주파수보다 높은 주파수를 클락 신호로 채택하고 있다.

예컨대, 1024 X 768의 해상도를 갖는 PDP는 약 49.19MHz의 클락 주파수를 필요로 하지만, 실제 HD급 PDP는 54MHz의 클락 주파수를 사용하고 있으며, 더 나아가 64MHz 혹은 그 이상의 높은 고주파수 100MHz를 클락 주파수로서 채택하고 있다.

또한, 1366 X 768의 해상도를 갖는 PDP는 약 62.95MHz의 클락 주파수를 필요로 하지만, 실제 HD급 PDP는 67.43MHz의 클락 주파수를 사용하고 있으며, 나아가 74MHz 혹은 그 이상의 높은 고주파수 100MHz를 클락 주파수로서 채택하여 충분한 마진을 확보하고 있다.

1920 X 1080의 해상도를 갖는 PDP도 124.5MHz의 클락 주파수를 필요로 하지만, 경우에 따라서 더 높은 주파수를 채택한다.

이와 같이, 클락 주파수를 높게 변경하면, 충분한 마진을 확보할 수 있지만, PDP 내의 하드웨어적인 변경이 요구되었다. 즉, 종래의 PDP의 경우, 여러 종류의 발진기를 포함하고, 클락 주파수의 변경 시마다 사용하는 발진기를 변경함으로써, 원하는 주파수가 출력되도록 하였다.

그러나 이러한 종래의 방법은, 높은 주파수 발진기를 사용함으로써, PDP의 주파수 특성(frequency stability)을 열화시키고, EMI(Electro Magnetic Interference)에의 노출 정도를 심화시키는 문제가 있었다.

또한, 여러 종류의 로직 클락을 사용하고 있는 PDP의 특성상, 주파수 변경을 위해서는 각종 집적 회로에 인가되는 클락들을 전부 변경시켜야 하는 문제가 있어, 주파수의 표준화가 요구되는 실정이다.

본 발명의 목적은 하드웨어 변경 없이 하나의 발진기로 여러 종류의 주파수를 출력할 수 있는 주파수 변환 장치를 제공함에 있다.

본 발명의 다른 목적은 PDP의 해상도 및/또는 인치를 변경하는 경우, 하드웨어의 변경없이 소프트웨어적인 방법으로 각종 내부 회로에 사용되는 클락 주파수를 변경할 수 있는 PDP를 제공함에 있다.

본 발명의 또 다른 목적은, 주파수 특성이 개선되고, EMI에의 노출 정도가 완화된 PDP를 제공함에 있다.

상기 과제를 달성하기 위하여, 본 발명의 하나의 특징에 따른 주파수 변환 장치는 기준 주파수 신호를 생성하는 기준 주파수 발진기, 인가되는 제어값에 따라 상기 생성된 기준 주파수 신호로부터 복수의 출력 주파수 신호를 생성하여 출력하는 주파수 변환부, 및 상기 기준 주파수 신호로부터 복수의 출력 주파수 신호가 생성되도록 상기 제어값을 산출하여 상기 주파수 변환부를 제어하는 변환 제어부를 포함한다. 이때, 상기 주파수 변환부는, 상기 기준 주파수 신호를 각각의 출력 주파수 신호로 변환시키는 복수의 위상 고정 루프, 상기 각각의 위상 고정 루프에 의해 변환된 상기 출력 주파수 신호를 각각 분주하는 복수의 포스트 분주기, 및 복수의 입력 포트 및 복수의 출력 포트를 포함하며 상기 제어값에 따라 상기 복수의 입력 포트를 통해 입력된 상기 분주된 복수의 출력 주파수 신호를 상기 출력 포트를 통해 각각의 시스템으로 출력하는 스위치 매트릭스를 포함한다.

본 발명의 하나의 특징에 따르면, 주파수 변환부는 제어값을 저장하는 레지스터를 더 포함할 수 있고, 변환 제어부는 산출된 제어값을 레지스터로 전송하여, 레지스터에 저장된 값을 가변시킨다.

본 발명의 하나의 특징에 따르면, 변환 제어부는 시리얼 통신으로 주파수 변환부의 레지스터로 제어값을 전송할 수 있다.

본 발명의 하나의 특징에 따르면, 상기 주파수 변환부의 상기 위상 고정 루프는 상기 제어값에 따라 분주비가 결정되어 상기 기준 주파수 신호를 분주하여 출력하는 분주기, 인가되는 전압에 따라 출력 주파수 신호를 변환시키는 전압 제어 발진기, 상기 전압 제어 발진기의 출력 주파수 신호를 채배하고, 상기 제어값에 따라 채배비가 결정되는 곱셈기, 및 상기 분주기의 출력 신호 및 상기 곱셈기의 출력 신호간 위상을 비교하고, 위상차에 비례하는 위상 에러 신호를 상기 전압 제어 발진기로 출력하는 위상 검출기를 포함할 수 있다.

삭제

본 발명의 하나의 특징에 따르면, 변환 제어부는 기준 주파수 신호의 주파수가 REF, 출력 주파수 신호의 주파수가 Tclock, 분주기의 분주비가 Q, 곱셈기의 채배비가 P, 포스트 분주기의 분주비가 N 인 경우, Tclock= (REF x P)/(Q x N)이 되도록 분주기의 분주비, 곱셈기의 채배비, 및 포스트 분주기의 분주비를 산출한다.

본 발명의 하나의 특징에 따르면, 변환 제어부는 주파수 변환부의 출력 주파수 신호가 인가되는 시스템에 출력 신호의 클락 정보를 전송한다.

본 발명의 하나의 특징에 따르면, 변환 제어부는 시리얼 통신으로 시스템에 출력 신호의 클락 정보를 전송하도록 제어한다.

본 발명의 다른 특징에 따른 플라즈마 디스플레이 패널의 구동 장치는 기준 클락 신호를 변환하여 복수의 서로 다른 클락 신호로 출력하는 주파수 변환 장치를 포함한다. 이때, 상기 주파수 변환 장치는 기준 클락 신호를 생성하는 발진기, 인가되는 제어값에 따라 상기 생성된 기준 클락 신호로부터 복수의 출력 클락 신호를 생성하여 출력하는 주파수 변환부, 및 상기 기준 클락 신호로부터 복수의 출력 클락 신호가 생성되도록 상기 제어값을 산출하여 상기 주파수 변환부로 출력하는 변환 제어부를 포함하되, 상기 주파수 변환부는 상기 기준 클락 신호로부터 각각의 출력 클락 신호로 변환시키는 복수의 위상 고정 루프, 상기 각각의 위상 고정 루프에 의해 변환된 상기 출력 클락 신호를 분주하는 복수의 포스트 분주기, 및 복수의 입력 포트 및 복수의 출력 포트를 포함하며, 상기 제어값에 따라 상기 복수의 입력 포토를 통해 입력된 상기 분주된 복수의 출력 클락 신호를 상기 출력 포트를 통해 각각의 시스템으로 출력하는 스위치 매트릭스를 포함한다.

삭제

본 발명의 또 다른 특징에 따른 주파수 변환 방법은 상기 기준 발진 신호의 주파수로부터 상기 복수의 출력 신호의 주파수가 되도록 제어값을 산출하는 단계, 및 상기 산출된 제어값에 따라 상기 기준 발진 신호의 주파수를 가변하여 상기 복수의 출력 신호를 생성하여 출력하는 단계를 포함하며, 상기 복수의 출력 신호를 출력하는 단계는, 상기 기준 발진 신호로부터 복수의 출력 신호로 변환시키는 단계, 상기 변환된 출력 신호를 특정값으로 각각 분주하는 단계, 및 상기 분주된 복수의 출력 신호를 상기 산출된 제어값에 따라 각각의 시스템으로 출력하는 단계를 포함한다.

이하, 본 발명의 실시예를 도면을 참조하여 설명한다.

다만, 이하에서는 본 발명에 따른 주파수 변환 장치가 PDP에 적용된 경우를 중심으로 설명한다. 그러나, 이는 본 발명이 최적으로 적용될 수 있는 장치로서 PDP를 하나의 실시예로 든 것이고, 본원 발명의 개념이 PDP에 한정되는 것은 아니다. 즉, 본원 발명의 개념은 복수의 클락 주파수를 필요로 하는 다수의 시스템에 그대로 적용될 수 있고, 이는 본 발명의 기술 분야에서 통상의 지식을 가진 자에게 자명하다.

도 1은 본 발명의 일실시예에 따른 주파수 변환 장치를 개략적으로 도시한 블록도이다.

도 1에 도시된 바와 같이, 본 발명의 일실시예에 따른 주파수 변환 장치는 기준 주파수 발진기(110), 주파수 변환부(130), 및 변환 제어부(150)를 포함한다.

기준 주파수 발진기(110)는 기준 주파수 신호를 생성하여, 주파수 변환부(130) 및 변환 제어부(150)로 출력한다.

주파수 변환부(130)는 내부 레지스터(도시되지 않음)를 포함하고 있으며, 내부 레지스터에 저장된 데이터에 의하여 기준 주파수 신호를 원하는 주파수의 신호로 출력한다.

변환 제어부(150)는 원하는 주파수 신호 Tclock1, Tclock2, … , Tclockn를 출력하기 위한 제어값 Vc1을 계산하고, 상기 제어값 Vc1을 주파수 변환부(130)의 내부 레지스터로 전송한다. 또한, 변환 제어부(150)는 상기 주파수 변환부(130)의 출력 신호가 인가되는 시스템(FPGA: Field Programable Gate Array, 170)에 클락 정보 Vc2를 알려준다.

상기 FPGA(170)은 특정의 클락 주파수를 요구하는 시스템으로서, 주파수 변환부(130)에서 출력되는 클락 신호 Tclock1 및 변환 제어부(150)에서 출력되는 클락 정보 Vc2를 바탕으로 동작하게 된다. 이 경우, FPGA(170)로 입력되는 주파수 Tclock1는 FPGA(170)의 성능이 가능한 범위 내에 있도록 제한하는 것이 바람직하다. 또한, FPGA(170)는 변환 제어부(150)로부터 입력받은 주파수 정보 Vc2를 바탕으로 FPGA(170)의 주기 카운트(COUNT)를 변경하여 변경된 주파수 Tclock1에 대응한다.

본 발명의 일실시예에 따르면, 상기 주파수 변환부(130)는 기존의 클락 발생기(clock generator)를 사용하여 구현할 수 있으며, 이 경우, 변환 제어부(150)는 상기 클락 발생기의 내부 레지스터에 저장된 값을 가변시킴으로써, 원하는 주파수의 신호가 출력되도록 할 수 있다.

또한, 본 발명의 일실시예에 따르면, 변환 제어부(150)는 주파수 변환부(130)의 내부 레지스터에 저장된 값을 변경하기 위하여, 시리얼 통신을 이용하여 제어값 Vc1을 전송할 수 있다. 마찬가지로, 본 발명의 일실시예에 따른 변환 제어부(150)는 시리얼 통신을 이용하여 상기 시스템(170)에 클락 주파수(Tclock1)에 대한 정보 Vc2를 전송할 수 있다.

도 2는 도 1에 도시된 주파수 변환부(130)의 내부 구성을 본 발명의 일실시예에 따라서 구체적으로 도시한 블록도이다.

도 2에 도시된 바와 같이, 본 발명의 일실시예에 따른 주파수 변환부(130)는 2 이상의 위상 고정 루프(PLL:Phase Locked Loop, 210a~210n), 2 이상의 포스트 분주기(divider, 230a~230n), 및 스위치 매트릭스(Switch Matrix, 250)를 포함한다.

이하, 이들 구성 요소의 동작을 설명한다.

각각의 위상 고정 루프(210a~210n)는 기준 주파수 신호를 입력받아 소정의 출력 주파수 신호를 출력한다. 본 발명의 일실시예에 따르면, 위상 고정 루프(210a~210n)에서 출력되는 신호의 주파수는 내부 레지스터의 제1 및 제2 영역에 저장된 제1 및 제2 데이터 값 DATA1, DATA2에 의하여 결정되며, 이에 대해서는 후술하기로 한다.

포스트 분주기(230a~230n)는 위상 고정 루프(210a~210n)의 출력 신호를 특정 분주비 N으로 분주한다. 본 발명의 일실시예에 따르면, 상기 포스트 분주기(230a~230n)의 분주비 N는 내부 레지스터의 제3 영역에 존재하는 데이터 값 DATA3에 의하여 결정된다.

스위치 매트릭스(250)는 복수개의 입력 포트 및 출력 포트를 포함하고, 입력 포트에 인가된 신호들을 내부 레지스터에 저장된 데이터 값에 의하여 특정 출력 포트로 스위칭한다. 따라서, 상기 포스트 분주기(230a~230n)로부터 출력된 다양한 신호들이 적절한 출력 포트로 출력되어, 해당 시스템에 인가된다.

도 3은 본 발명의 일실시예에 따른 주파수 변환 장치를 보다 구체적으로 도시한 블록도이다.

본 발명의 일실시예에 따르면, 주파수 변환부(130)에 포함되는 2 이상의 위상 고정 루프(210a~210n) 및 포스트 분주기(230a~230n)는 실질적으로 서로 동일한 형태로 구현된다. 따라서, 도 3에서는 설명의 편의를 위하여 하나의 위상 고정 루프(210a)와 포스트 분주기(230a)만을 도시하였다.

위상 고정 루프(210a)는 분주기(301a), 위상 검출기(phase detector, 302a), 전압 제어 발진기(VCO:Voltage Controlled Oscillator, 303a), 및 곱셈기(304a)를 포함하고, 기준 주파수 발진기(110)로부터 인가되는 기준 발진 신호의 주파수를 변경시켜 출력한다.

상세하게는, 분주기(301a)는 내부 레지스터(310)의 제1 영역에 존재하는 데이터 값 DATA1에 의하여 분주비 Q를 결정하고, 결정된 분주비 Q만큼 기준 발진 신호의 주파수를 분주하여 출력한다.

위상 검출기(302a)는 분주기(301a)에서 출력된 신호와 곱셈기(304a)에서 출력된 신호의 위상을 비교하고, 두 신호의 위상차에 비례하는 위상 에러 신호를 전압 제어 발진기(303a)로 출력한다.

전압 제어 발진기(303a)는 인가되는 전압에 따라 출력 신호의 주파수를 제어하는 소자로서, 위상 검출기(302a)에서 출력된 위상 에러 신호에 따라 출력 신호의 주파수를 가변시킨다.

곱셈기(304a)는 전압 제어 발진기(303a)에서 출력된 신호를 채배하여 출력한다. 이 때, 곱셈기(304a)의 채배비 P는 내부 레지스터(310)의 제2 영역에 존재하는 데이터 값 DATA2에 의하여 결정된다.

본 발명의 일실시예에 따른 주파수 변환 장치에 따르면, 위상 고정 루프(210a)의 출력 신호는 내부 레지스터(310)의 제1 및 제2 영역에 저장된 데이터 값 DATA1, DATA2에 의하여 결정된다. 구체적으로는, 위상 고정 루프(210a)의 출력 신호의 주파수 f_VCO는 다음 식과 같이 표현할 수 있다.

여기서, REF는 기준 발진 신호의 주파수, P는 곱셈기(304a)의 채배비, Q는 분주기(301a)의 분주비를 의미한다.

따라서, 변환 제어부(150)는 주파수 변환부(130)의 내부 레지스터(310)의 제1 내지 제2 영역에 저장된 데이터 값 DATA1, DATA2을 가변시킴으로써, 위상 고정 루프(210a)가 소정 주파수의 신호를 출력하도록 할 수 있다.

위상 고정 루프(210a)에서 출력된 신호는 포스트 분주기(230a)로 출력되고, 포스트 분주기(230a)는 소정의 분주비 N으로 인가되는 신호의 주파수를 분주한다. 본 발명의 일실시예에 따르면, 포스트 분주기(230a)의 분주비 N은 내부 레지스터의 제3 영역에 기록된 데이터 값 DATA3에 따라서 결정된다.

따라서, 상기 포스트 분주기(230a)의 출력 신호의 주파수는 다음 식과 같게 된다.

이로써, 스위치 매트릭스(250)에는 n 개의 신호가 인가되고, 스위치 매트릭스(250)는 인가되는 신호를 내부 레지스터(310)의 제4 영역에 기록된 데이터 값 DATA4에 따라서 특정 출력 포트로 스위칭한다.

이하, 변환 제어부(150)의 동작에 대하여 보다 상세히 설명한다. 다만, 설명의 편의를 위하여 원하는 클락 주파수가 Tclock1, Tclock2, Tclock3라고 가정한다.

변환 제어부(150)는 원하는 출력 주파수(Tclock1, Tclock2, Tclock3)을 결정하고, 원하는 주파수 신호가 출력되도록 하기 위한 제어값 Vc1을 주파수 변환부(130)의 내부 레지스터(310)로 전송한다.

예컨대, 기준 발진 신호의 주파수 REF가 12MHz 이고, 출력 주파수 Tclock1는 33.3MHz인 경우, 변환 제어부(150)는 분주기(301a)의 분주비 Q를 3, 곱셈기(304a)의 채배비 P를 25, 포스트 분주기(230a)의 분주비 N을 3으로 결정하면, 다음과 같이 원하는 출력 주파수 신호를 얻을 수 있다.

또한, 출력 신호의 주파수 Tclock2가 60MHz인 경우, 분주기(301b)의 분주비 Q를 6, 곱셈기(304b)의 채배비 P를 180, 포스트 분주기(230b)의 분주비 N을 6으로 결정하면, 다음과 같이 원하는 출력 주파수 신호를 얻을 수 있다.

나아가, 출력 신호의 주파수 Tclock3가 100MHz인 경우, 분주기(301c)의 분주비 Q를 4, 곱셈기(304c)의 채배비 P를 133, 포스트 분주기(230c)의 분주비 N을 3으로 결정하면, 다음과 같이 원하는 출력 주파수 신호를 얻을 수 있다.

이로써, 세개의 원하는 출력 신호(Tclock1, Tclock2, Tclock3)를 얻을 수 있으며, 각각의 출력 신호는 스위치 매트릭스(250)에 의하여 적절한 출력 포트로 스위칭됨으로써, 적절한 회로에 인가되게 된다.

본 발명의 일실시예에 따르면, 하나의 발진기(110)만을 사용하여 다양한 클락 신호를 출력할 수 있다. 이로써, 서로 다른 클락 신호가 요구되는 집적 회로를 복수개 포함하는 시스템은 하드웨어의 변경없이 소프트웨어적인 방법만으로 각각의 집적 회로에 원하는 클락 신호를 제공할 수 있다.

표 1은 PDP 로직 보드에 사용되는 발진 주파수의 종류를 해상도에 따라 도시한 것이다.

즉, 종래의 PDP 로직 보드에서는 852 X 480, 1024 X 768, 1366 X 768의 해상도에 사용되는 발진기는 대략 8 종 정도였으나, 본 발명의 일실시예에 따르면, 주파수 변환부(130) 및 변환 제어부(150)를 사용하여 인치 및/또는 해상도에 따른 하드웨어 변경없이 주파수 변환부(130)에 인가되는 제어값을 변환 제어부(150)에서 소프트웨어적인 변경만으로 주파수를 가변시킬 수 있다. 또한, 높은 주파수 발진기를 사용할 필요가 없으므로, 주파수 특성이 개선되고, EMI 노출 정도가 완화되게 된다.

또한, 본 발명의 일실시예에 따르면, 복수의 위상 고정 루프와 복수의 분주기를 사용함으로써, 기준 주파수의 정수배에 해당하는 주파수 신호뿐만 아니라, 다양한 주파수의 신호를 출력할 수 있다.

도 4는 모의 실험을 통한 출력 파형을 도시한 것이고, 기준 발진 신호의 주파수가 30MHz인 경우, 67.4325MHz의 주파수 신호가 출력되고 있음을 알 수 있다.

이상의 설명에서는 변환 제어부(150)가 주파수 변환부(130)와 시리얼 통신으로 제어값 Vc1을 제공하는 것을 중심으로 설명하였으나, 이는 본원 발명이 최적으로 적용된 실시예에 불과한 것이고, 본원 발명의 개념이 이에 한정되는 것은 아니다.

본 발명에 따르면, 하나의 발진기를 이용하여 하드웨어 변경없이 하나의 발진기로 여러 종류의 주파수를 출력할 수 있다.

또한, PDP의 해상도 및/또는 인치를 변경하는 경우, PDP 내부의 각종 회로에 사용되는 클락의 주파수를 소프트웨어적인 방법으로 변경할 수 있다.

나아가, PDP의 주파수 특성을 개선할 수 있고, EMI에의 노출 정도를 완화시킬 수 있다.

도 1은 본 발명의 일실시예에 따른 주파수 변환 장치를 개략적으로 도시한 블록도.

도 2는 도 1에 도시된 주파수 변환부의 내부 구성을 본 발명의 일실시예에 따라서 구체적으로 도시한 블록도.

도 3은 본 발명의 일실시예에 따른 주파수 변환 장치를 보다 구체적으로 도시한 블록도.

도 4는 모의 실험을 통한 출력 주파수 파형을 도시한 것.

<도면의 주요 부분에 대한 부호의 설명>

110: 발진기 130: 주파수 변환부

150: 변환 제어부 210a~210n: 위상 고정 루프

230a~230n: 분주기 250: 스위치 매트릭스

301a: 분주기 302a: 위상 검출기

303a: 전압 제어 발진기 304a: 곱셈기

310: 레지스터

Claims

기준 주파수 신호를 생성하는 기준 주파수 발진기,

인가되는 제어값에 따라 상기 생성된 기준 주파수 신호로부터 복수의 출력 주파수 신호를 생성하여 출력하는 주파수 변환부, 및

상기 기준 주파수 신호로부터 복수의 출력 주파수 신호가 생성되도록 상기 제어값을 산출하여 상기 주파수 변환부를 제어하는 변환 제어부를 포함하며,

상기 주파수 변환부는,

상기 기준 주파수 신호를 각각의 출력 주파수 신호로 변환시키는 복수의 위상 고정 루프,

상기 각각의 위상 고정 루프에 의해 변환된 상기 출력 주파수 신호를 각각 분주하는 복수의 포스트 분주기, 및

복수의 입력 포트 및 복수의 출력 포트를 포함하며, 상기 제어값에 따라 상기 복수의 입력 포트를 통해 입력된 상기 분주된 복수의 출력 주파수 신호를 상기 출력 포트를 통해 각각의 시스템으로 출력하는 스위치 매트릭스를 포함하는 주파수 변환 장치.
제1항에 있어서,

상기 주파수 변환부는 상기 제어값을 저장하는 레지스터를 더 포함하고, 상기 변환 제어부는 산출된 상기 제어값을 상기 레지스터로 전송하여, 상기 레지스터에 저장된 값을 가변시키는 주파수 변환 장치.
제2항에 있어서,

상기 변환 제어부는 시리얼 통신으로 상기 주파수 변환부의 상기 레지스터로 상기 제어값을 전송하는 주파수 변환 장치.
제1항에 있어서,

상기 주파수 변환부의 상기 위상 고정 루프는

상기 제어값에 따라 분주비가 결정되어 상기 기준 주파수 신호를 분주하여 출력하는 분주기,

인가되는 전압에 따라 출력 주파수 신호를 변환시키는 전압 제어 발진기,

상기 전압 제어 발진기의 출력 주파수 신호를 채배하고, 상기 제어값에 따라 채배비가 결정되는 곱셈기, 및

상기 분주기의 출력 신호 및 상기 곱셈기의 출력 신호간 위상을 비교하고, 위상차에 비례하는 위상 에러 신호를 상기 전압 제어 발진기로 출력하는 위상 검출기

를 포함하는 주파수 변환 장치.
삭제
제1항 또는 4항에 있어서,

상기 변환 제어부는 상기 기준 주파수 신호의 주파수가 REF, 상기 출력 주파수 신호의 주파수가 Tclock, 상기 분주기의 분주비가 Q, 상기 곱셈기의 채배비가 P, 상기 포스트 분주기의 분주비가 N 인 경우,

Tclock= (REF x P)/(Q x N)

이 되도록 상기 분주기의 분주비, 상기 곱셈기의 채배비, 및 상기 포스트 분주기의 분주비를 산출하는 주파수 변환 장치.
제1항에 있어서,

상기 변환 제어부는 상기 주파수 변환부의 출력 주파수 신호가 인가되는 시스템에 상기 출력 신호의 클락 정보를 전송하는 주파수 변환 장치.
제7항에 있어서,

상기 변환 제어부는 시리얼 통신으로 상기 각 시스템에 상기 출력 주파수 신호의 클락 정보를 전송되도록 제어하는 주파수 변환 장치.
기준 클락 신호를 변환하여 복수의 서로 다른 클락 신호로 출력하는 주파수 변환 장치를 포함하는 플라즈마 디스플레이 패널의 구동 장치에 있어서,

상기 주파수 변환 장치는

기준 클락 신호를 생성하는 발진기,

인가되는 제어값에 따라 상기 생성된 기준 클락 신호로부터 복수의 출력 클락 신호를 생성하여 출력하는 주파수 변환부, 및

상기 기준 클락 신호로부터 복수의 출력 클락 신호가 생성되도록 상기 제어값을 산출하여 상기 주파수 변환부로 출력하는 변환 제어부를 포함하되,

상기 주파수 변환부는

상기 기준 클락 신호로부터 각각의 출력 클락 신호로 변환시키는 복수의 위상 고정 루프,

상기 각각의 위상 고정 루프에 의해 변환된 상기 출력 클락 신호를 분주하는 복수의 포스트 분주기, 및

복수의 입력 포트 및 복수의 출력 포트를 포함하며, 상기 제어값에 따라 상기 복수의 입력 포토를 통해 입력된 상기 분주된 복수의 출력 클락 신호를 상기 출력 포트를 통해 각각의 시스템으로 출력하는 스위치 매트릭스를 포함하는 플라즈마 디스플레이 패널의 구동 장치.
제9항에 있어서,

상기 주파수 변환부는 상기 제어값을 저장하는 레지스터를 더 포함하고, 상기 변환 제어부는 산출된 상기 제어값을 상기 레지스터로 전송하여, 상기 레지스터에 저장된 값을 가변시키는 플라즈마 디스플레이 패널의 구동 장치.
제9항에 있어서,

상기 주파수 변환부의 상기 위상 고정 루프는

상기 기준 클락 신호를 분주하고, 상기 변환 제어부로부터 인가되는 상기 제어값에 따라 분주비가 결정되는 분주기,

인가되는 전압에 따라 출력 클락 신호를 변환시키는 전압 제어 발진기,

상기 전압 제어 발진기의 출력 클락 신호를 채배하고, 상기 변환 제어부로부터 인가되는 상기 제어값에 따라 채배비가 결정되는 곱셈기, 및

상기 분주기의 출력 신호 및 상기 곱셈기의 출력 신호 간 위상을 비교하고, 위상차에 비례하는 위상 에러 신호를 상기 전압 제어 발진기로 출력하는 위상 검출기

를 포함하는 플라즈마 디스플레이 패널의 구동 장치.
삭제
제9항 또는 11항에 있어서,

상기 변환 제어부는 상기 기준 클락 신호의 주파수가 REF, 상기 출력 클락 신호의 주파수가 Tclock, 상기 분주기의 분주비가 Q, 상기 곱셈기의 채배비가 P, 상기 포스트 분주기의 분주비가 N 인 경우,

Tclock= (REF x P)/(Q x N)

이 되도록 상기 분주기의 분주비, 상기 곱셈기의 채배비, 및 상기 포스트 분주기의 분주비를 결정하는 플라즈마 디스플레이 패널의 구동 장치.
제9항에 있어서,

상기 변환 제어부는 상기 주파수 변환부의 출력 클락 신호가 인가되는 시스템에 상기 출력 클락 신호의 클락 정보를 전송하는 플라즈마 디스플레이 패널의 구동 장치.
기준 발진 신호의 주파수를 변환하여 서로 다른 주파수를 갖는 복수의 출력 신호로 출력하기 위한 주파수 변환 방법에 있어서,

상기 기준 발진 신호의 주파수로부터 상기 복수의 출력 신호의 주파수가 되도록 제어값을 산출하는 단계, 및

상기 산출된 제어값에 따라 상기 기준 발진 신호의 주파수를 가변하여 상기 복수의 출력 신호를 생성하여 출력하는 단계를 포함하며,

상기 복수의 출력 신호를 출력하는 단계는,

상기 기준 발진 신호로부터 복수의 출력 신호로 변환시키는 단계,

상기 변환된 출력 신호를 특정값으로 각각 분주하는 단계, 및

상기 분주된 복수의 출력 신호를 상기 산출된 제어값에 따라 각각의 시스템으로 출력하는 단계를 포함하는 주파수 변환 방법.