JPS63104585A - ビデオ信号のスキヤンコンバ−タ装置 - Google Patents
ビデオ信号のスキヤンコンバ−タ装置Info
- Publication number
- JPS63104585A JPS63104585A JP61250592A JP25059286A JPS63104585A JP S63104585 A JPS63104585 A JP S63104585A JP 61250592 A JP61250592 A JP 61250592A JP 25059286 A JP25059286 A JP 25059286A JP S63104585 A JPS63104585 A JP S63104585A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- video signal
- frequency
- horizontal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001360 synchronised effect Effects 0.000 abstract description 5
- 238000000926 separation method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 102100030551 Protein MEMO1 Human genes 0.000 description 2
- 101710176845 Protein MEMO1 Proteins 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0105—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level using a storage device with different write and read speed
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Systems (AREA)
- Synchronizing For Television (AREA)
- Studio Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
以下の順序で本発明を・説明する。
Ａ 産業上の利用分野
Ｂ 発明の概要
Ｃ従来の技術
Ｄ 発明が解決しようとする問題点
Ｅ 問題点を解決するための手段（第１図）Ｆ 作用
Ｇ 実施例
０１メモリへの書き込みの説明
Ｇ２出力ビデオ信号ＳＶ２の水平同期信号ＨＤ２の説明
Ｇ３メモリからの読み出しの説明
Ｈ発明の効果
Ａ 産業上の利用分野
本発明は、入力ビデオ信号とは異なる水平周波数の出力
ビデオ信゛号を得るビデオ信号のスキャンコンバータ装
置に関する。
ビデオ信゛号を得るビデオ信号のスキャンコンバータ装
置に関する。
Ｂ 発明の概要
本発明は、水平周波数がｆＨｌの入力ビデオ信号を水平
周波数が実質的にｆＨ２の出力ビデオ信号に変換する装
置において、水平周波数比ｆ ８１／ ｆ Ｈ２をｎ７
ｍ （ｍ、ｎは夫々整数）に近似して入力ビデオ信号の
水平同期信号のｍ ／ ｎ倍の水平周波数信号を得、こ
の水平周波数信号に同期してメモリの読み出しを制御し
て出力ビデオ信号を得るようにしたことにより、水平周
波数ｆＨ２がｆ１４１の整数倍ではなくとも、水平周波
数がｆＨ２の出力ビデオ信号を良好に得ることができる
ようにしたものである。
周波数が実質的にｆＨ２の出力ビデオ信号に変換する装
置において、水平周波数比ｆ ８１／ ｆ Ｈ２をｎ７
ｍ （ｍ、ｎは夫々整数）に近似して入力ビデオ信号の
水平同期信号のｍ ／ ｎ倍の水平周波数信号を得、こ
の水平周波数信号に同期してメモリの読み出しを制御し
て出力ビデオ信号を得るようにしたことにより、水平周
波数ｆＨ２がｆ１４１の整数倍ではなくとも、水平周波
数がｆＨ２の出力ビデオ信号を良好に得ることができる
ようにしたものである。
Ｃ従来の技術
従来、入力ビデオ信号とは異なる水平周波数の出力ビデ
オ信号を得るスキャンコンバータ装置が提案されている
。この従来のスキャンコンバータ装置はインターレース
のビデオ信号を倍速ノンインクレースのビデオ信号に変
換するなど入力ビデオ信号を水平周波数が２倍（整数倍
）のビデオ信号に変換するのが一般的であった。
オ信号を得るスキャンコンバータ装置が提案されている
。この従来のスキャンコンバータ装置はインターレース
のビデオ信号を倍速ノンインクレースのビデオ信号に変
換するなど入力ビデオ信号を水平周波数が２倍（整数倍
）のビデオ信号に変換するのが一般的であった。
Ｄ 発明が解決しようとする問題点
ところが、各種コンピュータの出現により、ビデオ信号
の水平周波数は、例えば１５ ｋ ｌｌｚ〜６４に＋Ｉ
ｚ付近までまちまちとなっている。このような水平周波
数の異なるビデオ信号を１個のモニター受像機で再生す
るには、水平周波数が任意である入力ビデオ信号を水平
周波数がある固定値の出力ビデオ信号に変換するスキャ
ンコンバータ装置が必要となる。
の水平周波数は、例えば１５ ｋ ｌｌｚ〜６４に＋Ｉ
ｚ付近までまちまちとなっている。このような水平周波
数の異なるビデオ信号を１個のモニター受像機で再生す
るには、水平周波数が任意である入力ビデオ信号を水平
周波数がある固定値の出力ビデオ信号に変換するスキャ
ンコンバータ装置が必要となる。
しかし、出力ビデオ信号の水平周波数ｆＨ２が入力ビデ
オ信号の水平周波数ｆＨ１の整数倍でないときは、信号
の補間が困難となり、信号変換ができないという問題が
あった。
オ信号の水平周波数ｆＨ１の整数倍でないときは、信号
の補間が困難となり、信号変換ができないという問題が
あった。
本発明は斯る点に鑑み、水平周波数Ｆ８２がｒＨｌの整
数倍でなくとも、水平周波数がｆＨ２の出力ビデオ信号
を良好に得ることができるようにするものである。
数倍でなくとも、水平周波数がｆＨ２の出力ビデオ信号
を良好に得ることができるようにするものである。
Ｅ 問題点を解決するための手段（第１図）本発明は、
入力ビデオ信号ＳＶｘをその水平同期信号ＨＤ １に同
期させてメモ１月３）に書き込み、入力ビデオ信号Ｓ
Ｖ １及び出力ビデオ信号ＳＶ２の水平周波数比ｆ ｓ
ｘ／ ｆ ８２をｎ７ｍ （ｍ、ｎは夫々整数）に近似
し、入力ビデオ信号Ｓ Ｖ １の水平同期信号ＨＤ １
をＰＬＬ回路（１６）に入力してｍ／ｎ倍の水平周波数
信号ＨＤ ２を得、この水平周波数信号ＨＤ２に同期し
てメモ１月３）の読み出しを行って出力ビデオ信号ＳＶ
２を得るようにしたものである。
入力ビデオ信号ＳＶｘをその水平同期信号ＨＤ １に同
期させてメモ１月３）に書き込み、入力ビデオ信号Ｓ
Ｖ １及び出力ビデオ信号ＳＶ２の水平周波数比ｆ ｓ
ｘ／ ｆ ８２をｎ７ｍ （ｍ、ｎは夫々整数）に近似
し、入力ビデオ信号Ｓ Ｖ １の水平同期信号ＨＤ １
をＰＬＬ回路（１６）に入力してｍ／ｎ倍の水平周波数
信号ＨＤ ２を得、この水平周波数信号ＨＤ２に同期し
てメモ１月３）の読み出しを行って出力ビデオ信号ＳＶ
２を得るようにしたものである。
Ｆ 作用
上述構成において、水平周波数信号ＨＤ２の周波数はｆ
Ｈｌｘ−＃ｆＨ２（目標水平周波数）となる。
Ｈｌｘ−＃ｆＨ２（目標水平周波数）となる。
したがって、水平周波数信号ＨＤ２に同期してメモリ（
３）の読み出しを行なうのモ、水平周波数が実質的にｆ
Ｈ２の出力ビデオ信号ＳＶ２が得られる。
３）の読み出しを行なうのモ、水平周波数が実質的にｆ
Ｈ２の出力ビデオ信号ＳＶ２が得られる。
Ｇ 実施例
以下、第１図を参照しながら本発明の一実施例について
説明する。
説明する。
０１メモリへの書き込みの説明
第１図において、（１）は入力端子であり、この入力端
子（１）には、水平周波数がｆＨｌのビデオ信号ＳＶ１
が供給される。このビデオ信号ＳＶ１はＡ／Ｄ変換器（
２）を介してフレームメモリ（３）に供給される。
子（１）には、水平周波数がｆＨｌのビデオ信号ＳＶ１
が供給される。このビデオ信号ＳＶ１はＡ／Ｄ変換器（
２）を介してフレームメモリ（３）に供給される。
また、ビデオ信号Ｓ Ｖ １は同期分離回路（４）に供
給される。この同期分離回路（４）からの水平同期信号
ＨＤｓ及び垂直同期信号ＶＤは夫々切換スイッチ（５）
及び（６）のＡ側の端子に供給される。また、（７）及
び（８）は同期信号が供給される入力端子であり、これ
ら入力端子（７）及び（８）には水平同期信号ＨＤ １
及び垂直同期信号ＶＤが供給される。これら水平同期信
号ＨＤ １及び垂直同期信号ＶＤは夫々切換スイッチ（
５）及び（６）のＢ側の端子に供給される。切換ス４
ｙ チ（５） 、 （６）は、同期信号ＨＤｔ 、
Ｖ Ｄが同期分離回路（４）より得られる場合にはＡ側
に接続され、一方同期信号ＨＤｘ、ＶＤが入力端子（７
１，（８１に供給される場合にはＢ側に接続される。
給される。この同期分離回路（４）からの水平同期信号
ＨＤｓ及び垂直同期信号ＶＤは夫々切換スイッチ（５）
及び（６）のＡ側の端子に供給される。また、（７）及
び（８）は同期信号が供給される入力端子であり、これ
ら入力端子（７）及び（８）には水平同期信号ＨＤ １
及び垂直同期信号ＶＤが供給される。これら水平同期信
号ＨＤ １及び垂直同期信号ＶＤは夫々切換スイッチ（
５）及び（６）のＢ側の端子に供給される。切換ス４
ｙ チ（５） 、 （６）は、同期信号ＨＤｔ 、
Ｖ Ｄが同期分離回路（４）より得られる場合にはＡ側
に接続され、一方同期信号ＨＤｘ、ＶＤが入力端子（７
１，（８１に供給される場合にはＢ側に接続される。
切換スイッチ（５）より得られる水平同期信号ＨＤ １
はＰＬＬ回路（９）を構成する位相比較器（１０）に供
給される。この位相比較器（１０）からの比較誤差信号
はローパスフィルタ（１１）を介して電圧制御型可変周
波数発振器（以下ｒＶｃＯＪという）（１２）に制御信
号として供給される。そして、ＶＣＯ（１２） （７）
出力信号Ｓ１は分周比１／Ａの分周器（１３）を介して
位相比較器（ｌＯ）に供給される。したがって、水平同
期信号ＨＤ１の周波数がｆ、工であるとき、出力信号Ｓ
１の周波数はＡｘｆＨｌとなる。Ａの値は例えば６４０
とされる。
はＰＬＬ回路（９）を構成する位相比較器（１０）に供
給される。この位相比較器（１０）からの比較誤差信号
はローパスフィルタ（１１）を介して電圧制御型可変周
波数発振器（以下ｒＶｃＯＪという）（１２）に制御信
号として供給される。そして、ＶＣＯ（１２） （７）
出力信号Ｓ１は分周比１／Ａの分周器（１３）を介して
位相比較器（ｌＯ）に供給される。したがって、水平同
期信号ＨＤ１の周波数がｆ、工であるとき、出力信号Ｓ
１の周波数はＡｘｆＨｌとなる。Ａの値は例えば６４０
とされる。
ＶＣＯ（１２） （７）出力信号Ｓ１はＡ／Ｄ変換器（
２）にクロックとして供給されると共に、書き込み制御
回路（１４）に供給される。また、この制御回路（１４
）には切換スイッチ（６）より垂直同期信号ＶＤが供給
される。この制御回路（１４）によってメモ１月３）の
書き込みアドレスが制御され、ビデオ信号Ｓｖ１はメモ
１月３）に順次書き込まれる。
２）にクロックとして供給されると共に、書き込み制御
回路（１４）に供給される。また、この制御回路（１４
）には切換スイッチ（６）より垂直同期信号ＶＤが供給
される。この制御回路（１４）によってメモ１月３）の
書き込みアドレスが制御され、ビデオ信号Ｓｖ１はメモ
１月３）に順次書き込まれる。
Ｇ２出力ビデオ信号ＳＶ２の水平同期信号ＨＤ ２の説
明 また、切換スイッチ（５）より得られる水平同期信号Ｈ
Ｄ １は分周比１／ｎの分周器（１５）を介してＰＬＬ
回路（１６）を構成する位相比較器（１７）に供給され
る。この位相比較器（１７）からの比較誤差信号はロー
パスフィルタ（１８）を介してＶＣＯ（１９）に制御信
号として供給される。そして、ＶＣＯ（１９）の出力信
号Ｓ２は分周比１／Ａの分周器（２０）及び分周比１／
ｍの分周器（２１）の直列回路を介して位相比較器（１
７）に供給される。
明 また、切換スイッチ（５）より得られる水平同期信号Ｈ
Ｄ １は分周比１／ｎの分周器（１５）を介してＰＬＬ
回路（１６）を構成する位相比較器（１７）に供給され
る。この位相比較器（１７）からの比較誤差信号はロー
パスフィルタ（１８）を介してＶＣＯ（１９）に制御信
号として供給される。そして、ＶＣＯ（１９）の出力信
号Ｓ２は分周比１／Ａの分周器（２０）及び分周比１／
ｍの分周器（２１）の直列回路を介して位相比較器（１
７）に供給される。
したがって、出力信号Ｓ２の周波数は−ＡｘｒＨ１とな
る。
る。
ここで、ｎ、ｍの値は分周器（２０）の出力信号の周波
数−ｘ ｆ Ｈｌが出力ビデオ信号ＳＶ２の目標水平周
波数ｆＨ２と略等しくなるように自動的に設定される。
数−ｘ ｆ Ｈｌが出力ビデオ信号ＳＶ２の目標水平周
波数ｆＨ２と略等しくなるように自動的に設定される。
本例において、出力ビデオ信号ＳＶ２の目標水平周波数
は６３．３５ｋｌｌｚとされ、入力ビデオ信号ＳＶ１の
水平周波数ｆＨ１が１５．５３ｋｌｌｚ 〜６４．５５
ｋＨｚであるとき、分周器（２０）の出力信号の周波数
−ｘｒＨ□が６２、１５ｋＨｚ 〜６４ 、５５ｋＨｚ
、従ってＶＣＯ（１９）の出力信号Ｓ２の周波数が６
２．１５ Ｘ Ａ ｋＨｚ 〜６４．５５ Ｘ ＡｋＨ
ｚとなるように、ｎ、ｍの値が自動的に設定される。
は６３．３５ｋｌｌｚとされ、入力ビデオ信号ＳＶ１の
水平周波数ｆＨ１が１５．５３ｋｌｌｚ 〜６４．５５
ｋＨｚであるとき、分周器（２０）の出力信号の周波数
−ｘｒＨ□が６２、１５ｋＨｚ 〜６４ 、５５ｋＨｚ
、従ってＶＣＯ（１９）の出力信号Ｓ２の周波数が６
２．１５ Ｘ Ａ ｋＨｚ 〜６４．５５ Ｘ ＡｋＨ
ｚとなるように、ｎ、ｍの値が自動的に設定される。
即ち、ローパスフィルタ（１８）の出力信号Ｓｃは比較
器（２２）及び（２３）に供給される。比較器（２２）
及び（２３）には、夫々基準電圧■１及びＶ２が供給さ
れる。基準電圧ｖ１の値は、ＶＣＯ（１９）の出力信号
Ｓ２の周波数が６４．５５ Ｘ Ａ ｋｌｌｚのときの
ローパスフィルタ（１８）の出力信号Ｓｃの値と等しく
され、一方、基準電圧■２の値は、Ｖｃ。
器（２２）及び（２３）に供給される。比較器（２２）
及び（２３）には、夫々基準電圧■１及びＶ２が供給さ
れる。基準電圧ｖ１の値は、ＶＣＯ（１９）の出力信号
Ｓ２の周波数が６４．５５ Ｘ Ａ ｋｌｌｚのときの
ローパスフィルタ（１８）の出力信号Ｓｃの値と等しく
され、一方、基準電圧■２の値は、Ｖｃ。
（１９）の出力信号の周波数が６２．１５ Ｘ Ａ ｋ
Ｈｚのときのローパスフィルタ（１８）の出力信号Ｓｃ
の値。
Ｈｚのときのローパスフィルタ（１８）の出力信号Ｓｃ
の値。
と等しくされる。比較器（２２）からは基準電圧ｖ１よ
り出力信号Ｓｃが大きいときには高レベル“１”、その
他のときには低レベル“θ′″となる信号ＳＰ１が出力
され、一方、比較器（２３）からは基準電圧ｖ２より出
力信号Ｓｃが小さいときには高レベル“１”、その他の
ときには低レベル″Ｏ”となる信号ＳＰ２が出力される
。これら比較器（２２）及び（２３）より出力される信
号ＳＰｉ及びＳＦ３は夫々アンド回路（２４）及び（２
５）に供給される。また、アンド回路（２４）及び（２
５）には、切換スイッチ（６）より得られる垂直同期信
号ＶＤが供給される。
り出力信号Ｓｃが大きいときには高レベル“１”、その
他のときには低レベル“θ′″となる信号ＳＰ１が出力
され、一方、比較器（２３）からは基準電圧ｖ２より出
力信号Ｓｃが小さいときには高レベル“１”、その他の
ときには低レベル″Ｏ”となる信号ＳＰ２が出力される
。これら比較器（２２）及び（２３）より出力される信
号ＳＰｉ及びＳＦ３は夫々アンド回路（２４）及び（２
５）に供給される。また、アンド回路（２４）及び（２
５）には、切換スイッチ（６）より得られる垂直同期信
号ＶＤが供給される。
また、（２６）はアップダウンカウンタであり、このカ
ウンタ（２６）のアップ制御端子ＵＰにはアンド回路（
２４）の出力信号が供給されると共に、ダウン制御端子
ＤＯＷＮにはアンド回路（２５）の出力信号が供給され
る。制御端子ＵＰ及びＤＯＷＮに高レベル″１”の信号
が供給されるとき、カウンタ（２６）は夫々「１」だけ
カウントアツプ及びカウントダウンされる。尚、このカ
ウンタ（２６）にはパワーオン時リセット信号ＳＲが供
給され、カウント値は例えば「０」にリセットされる。
ウンタ（２６）のアップ制御端子ＵＰにはアンド回路（
２４）の出力信号が供給されると共に、ダウン制御端子
ＤＯＷＮにはアンド回路（２５）の出力信号が供給され
る。制御端子ＵＰ及びＤＯＷＮに高レベル″１”の信号
が供給されるとき、カウンタ（２６）は夫々「１」だけ
カウントアツプ及びカウントダウンされる。尚、このカ
ウンタ（２６）にはパワーオン時リセット信号ＳＲが供
給され、カウント値は例えば「０」にリセットされる。
このカウンタ（２６）のカウント出力は領域ナンバーＮ
ｏとして変換テーブルを構成するＲＯＭ（２７）及び（
２８）に供給される。ＲＯＭ（２７）及び（２８）の出
力信号は夫々分周器（１５）及び（２１）に制御信号と
して供給される。即ち、ＲＯＭ（２７）及び（２８）か
らは、夫々の領域ナンバーＮＯに対して、分周器（１５
）及び（２１）のｎ、ｍの値を、表−（１）に示すよう
に制御する出力信号が発生される。
ｏとして変換テーブルを構成するＲＯＭ（２７）及び（
２８）に供給される。ＲＯＭ（２７）及び（２８）の出
力信号は夫々分周器（１５）及び（２１）に制御信号と
して供給される。即ち、ＲＯＭ（２７）及び（２８）か
らは、夫々の領域ナンバーＮＯに対して、分周器（１５
）及び（２１）のｎ、ｍの値を、表−（１）に示すよう
に制御する出力信号が発生される。
また、領域ナンバーＮｏはθ〜６１であり、ＲＯＭ（２
７）からはカウンタ（２６）のカウント出力がＯ〜６１
であるときには高レベル″１′、それ以外のときには低
レベル“０”となるオーバーフロー信号ＳＯＦが出力さ
れる。この信号ｓｏｐはアンド回路（２４）及び（２５
）に供給される。
７）からはカウンタ（２６）のカウント出力がＯ〜６１
であるときには高レベル″１′、それ以外のときには低
レベル“０”となるオーバーフロー信号ＳＯＦが出力さ
れる。この信号ｓｏｐはアンド回路（２４）及び（２５
）に供給される。
また、この信号ＳＯＦは表示器（２９）に供給され、表
示器（２９）においては、信号ＳＯＦが低レベル“０”
となるとき、例えばエラー表示がなされるように構成さ
れる。
示器（２９）においては、信号ＳＯＦが低レベル“０”
となるとき、例えばエラー表示がなされるように構成さ
れる。
以上の構成において、ＶＣＯ（１９）の出力信号Ｓ２の
周波数が６４．５５ Ｘ Ａ ｋＨｚより高いときには
、ローパスフィルタ（１８）の出力信号Ｓｃの値は基準
電圧Ｖ１より大きくなり、比較器（′２２）の出力信号
ＳＰ１は高レベル″ｌ′となる。そのため、垂直同期信
号ＶＤに同期してカウンタ（２６）のアップ制御端子Ｕ
Ｐには高レベル“ｌ”の信号が供給され、カウンタ（２
６）はｒｌＪだけカウントアツプされる。そして、この
ようにカウントアツプされたカウント出力（領域ナンバ
ーＮｏ）に対応して分周器（１５） 、 （２１）の
ｎ、ｍの値が制御されて、ＶＣＯ（１９）の出力信号Ｓ
２の周波数が低くされる。このＶＣＯ（１９）の出力信
号Ｓ２の周波数が６４．５５ Ｘ Ａ ｋＨｚより高い
間は上述した動作が繰り返される。一方、ＶＣＯ（１９
）の出力信号Ｓ２の周波数が６４．５５ Ｘ Ａ ｋＨ
ｚより低くなるときには、ローパスフィルタ（１８）の
出力信号Ｓｃの値は基準電圧ｖ１より小さくなり、比較
器（２２）の出力信号ＳＰｌは低レベル“０”となり、
カウンタ（２６）のアップ制御端子ＵＰには高レベル“
１”の信号が供給されず、カウンタ（２６）はカウント
アツプされない。したがって、分周器（１５）。
周波数が６４．５５ Ｘ Ａ ｋＨｚより高いときには
、ローパスフィルタ（１８）の出力信号Ｓｃの値は基準
電圧Ｖ１より大きくなり、比較器（′２２）の出力信号
ＳＰ１は高レベル″ｌ′となる。そのため、垂直同期信
号ＶＤに同期してカウンタ（２６）のアップ制御端子Ｕ
Ｐには高レベル“ｌ”の信号が供給され、カウンタ（２
６）はｒｌＪだけカウントアツプされる。そして、この
ようにカウントアツプされたカウント出力（領域ナンバ
ーＮｏ）に対応して分周器（１５） 、 （２１）の
ｎ、ｍの値が制御されて、ＶＣＯ（１９）の出力信号Ｓ
２の周波数が低くされる。このＶＣＯ（１９）の出力信
号Ｓ２の周波数が６４．５５ Ｘ Ａ ｋＨｚより高い
間は上述した動作が繰り返される。一方、ＶＣＯ（１９
）の出力信号Ｓ２の周波数が６４．５５ Ｘ Ａ ｋＨ
ｚより低くなるときには、ローパスフィルタ（１８）の
出力信号Ｓｃの値は基準電圧ｖ１より小さくなり、比較
器（２２）の出力信号ＳＰｌは低レベル“０”となり、
カウンタ（２６）のアップ制御端子ＵＰには高レベル“
１”の信号が供給されず、カウンタ（２６）はカウント
アツプされない。したがって、分周器（１５）。
（２１）のｎ、ｍの値はそのときのカウント出力である
領域ナンバーＮｏのものに固定される。
領域ナンバーＮｏのものに固定される。
また、ＶＣＯ（１９）の出力信号Ｓ２の周波数が６２．
１５ Ｘ Ａ ｋＨｚより低いときには、ローパスフィ
ルタ（１８）の出力信号Ｓｃの値は基準電圧ｖ２より小
さくなり、比較器（２３）の出力信号ＳＰ２は高レベル
“１″となる。そのため、垂直同期信号ＶＤに同期して
カウンタ（２６）のダウン制御端子ＤＯＷＮには高レベ
ル′１″の信号が供給され、カウンタ（２６）は「１」
だけカウントダウンされる。そして、このようにカウン
トダウンされたカウント出力（領域ナンバーＮｏ）に対
応して分周器（１５）。
１５ Ｘ Ａ ｋＨｚより低いときには、ローパスフィ
ルタ（１８）の出力信号Ｓｃの値は基準電圧ｖ２より小
さくなり、比較器（２３）の出力信号ＳＰ２は高レベル
“１″となる。そのため、垂直同期信号ＶＤに同期して
カウンタ（２６）のダウン制御端子ＤＯＷＮには高レベ
ル′１″の信号が供給され、カウンタ（２６）は「１」
だけカウントダウンされる。そして、このようにカウン
トダウンされたカウント出力（領域ナンバーＮｏ）に対
応して分周器（１５）。
（２１）のｎ、ｍの値が制御されて、ＶＣＯ（１９）の
出力信号Ｓ２の周波数が高くされる。このＶＣＯ（１９
）の出力信号Ｓ２の周波数が６２．１５ ｘ Ａ ｋＨ
ｚより低い間は上述した動作が繰り返される。一方、Ｖ
ＣＯ（１９） ノ出力信号５２（７）周波数が６２．１
５ ＸＡ ｋＨｚより高くなるときには、ローパスフィ
ルタ（１８）の出力信号Ｓｃの値は基準電圧Ｖ２より大
きくなり、比較器（２３）の出力信号ＳＰ２は低レベル
″０１となり、カウンタ（２６）のダウン制御端子ＤＯ
ＷＮには高レベル“１”の信号が供給されず、カウンタ
（２６）はカウントダウンされない。したがって、分周
器（１５） 、 （２１）のｎ、ｍの値はそのときの
カウント出力である領域ナンバーＮｏのものに固定され
る。
出力信号Ｓ２の周波数が高くされる。このＶＣＯ（１９
）の出力信号Ｓ２の周波数が６２．１５ ｘ Ａ ｋＨ
ｚより低い間は上述した動作が繰り返される。一方、Ｖ
ＣＯ（１９） ノ出力信号５２（７）周波数が６２．１
５ ＸＡ ｋＨｚより高くなるときには、ローパスフィ
ルタ（１８）の出力信号Ｓｃの値は基準電圧Ｖ２より大
きくなり、比較器（２３）の出力信号ＳＰ２は低レベル
″０１となり、カウンタ（２６）のダウン制御端子ＤＯ
ＷＮには高レベル“１”の信号が供給されず、カウンタ
（２６）はカウントダウンされない。したがって、分周
器（１５） 、 （２１）のｎ、ｍの値はそのときの
カウント出力である領域ナンバーＮｏのものに固定され
る。
また、カウンタ（２６）のカウント出力がθ〜６１以外
となるときにはＲＯＭ（２７）からのオーバーフロー信
号ＳＯＦは低レベル“０″となるので、アンド回路（２
４） 、 （２５）よりカウンタ（２６）の制御端子
ＵＰ、ＤＯＷＮには高レベル″１″の信号は供給されず
、カウンタ（２６）はカウントダウンもカウントアツプ
もされず、分周器（１５） 、 （２１）のｎ、ｍの
値はそのときのカウント出力である領域ナンバーＮｏの
ものに固定される。このとき表示器（２９）にはエラー
表示がなされる。ここで、入力ビデオ信号ＳＶ１の水平
周波数ｆｏｔが１５．５３ｋｌｌｚ〜６４．５５ｋＨｚ
であるときには、表−（１）からも明らかなように、カ
ウンタ（２６）のカウント出力である領域ナンバーＮｏ
はθ〜６１であり、それ以外にはなり得ない、即ち、こ
のようにエラー表示されるのは、入力ビデオ信号Ｓ Ｖ
ｌの水平周波数ｆ、よが１５．５３ｋｌｌｚ 〜６４
．５５ｋｌｌｚ以外のときである。
となるときにはＲＯＭ（２７）からのオーバーフロー信
号ＳＯＦは低レベル“０″となるので、アンド回路（２
４） 、 （２５）よりカウンタ（２６）の制御端子
ＵＰ、ＤＯＷＮには高レベル″１″の信号は供給されず
、カウンタ（２６）はカウントダウンもカウントアツプ
もされず、分周器（１５） 、 （２１）のｎ、ｍの
値はそのときのカウント出力である領域ナンバーＮｏの
ものに固定される。このとき表示器（２９）にはエラー
表示がなされる。ここで、入力ビデオ信号ＳＶ１の水平
周波数ｆｏｔが１５．５３ｋｌｌｚ〜６４．５５ｋＨｚ
であるときには、表−（１）からも明らかなように、カ
ウンタ（２６）のカウント出力である領域ナンバーＮｏ
はθ〜６１であり、それ以外にはなり得ない、即ち、こ
のようにエラー表示されるのは、入力ビデオ信号Ｓ Ｖ
ｌの水平周波数ｆ、よが１５．５３ｋｌｌｚ 〜６４
．５５ｋｌｌｚ以外のときである。
結局、入力ビデオ信号ＳＶ１の水平周波数ｒＨ１が１５
．５３ｋｌｌｚ 〜６４．５５ｋｌｌｚであるときには
、分周器（１５） 、 （２１）のｎ、ｍの値が自動
的に設定され、ＶＣＯ（１９）の出力信号５２（Ｄ周波
数が６２．１５ ＸＡ ｋｌｌｚ 〜６４．５５ Ｘ
Ａ ｋｌｌｚとされる。
．５３ｋｌｌｚ 〜６４．５５ｋｌｌｚであるときには
、分周器（１５） 、 （２１）のｎ、ｍの値が自動
的に設定され、ＶＣＯ（１９）の出力信号５２（Ｄ周波
数が６２．１５ ＸＡ ｋｌｌｚ 〜６４．５５ Ｘ
Ａ ｋｌｌｚとされる。
尚、第２図は上述した領域ナンバーＮｏを決定するハー
ド構成部分をソフト構成で考えたものである。
ド構成部分をソフト構成で考えたものである。
まず、パワーオンされると、ステップ■で領域ナンバー
Ｎｏは「０」とされる。
Ｎｏは「０」とされる。
つぎに、ステップ■でＰＬＬ回路（１６）がロックする
までの時間より大きい一定時間が経過したか否か判断さ
れる。第１図例において垂直同期信号ＶＤをアンド回路
（２４） 、 （２５）に供給するのは、このステッ
プ■に対応している。一定時間経過すると、ステップ■
で分周器（２０）の出力信号の周波数ｆ２が６２．１５
ｋｌｌｚ 〜６４．５５ｋＨｚ内であるか否か判断され
る。
までの時間より大きい一定時間が経過したか否か判断さ
れる。第１図例において垂直同期信号ＶＤをアンド回路
（２４） 、 （２５）に供給するのは、このステッ
プ■に対応している。一定時間経過すると、ステップ■
で分周器（２０）の出力信号の周波数ｆ２が６２．１５
ｋｌｌｚ 〜６４．５５ｋＨｚ内であるか否か判断され
る。
周波数ｆ２が６２．１５ｋｌ！ｚ〜６４．５５ｋＨｚ内
でないときには、ステップ■で周波数ｒ２が６２．１５
ｋｌｌｚより高いか否か判断される。低いときには、ス
テップ■で領域ナンバーＮｏが「０」か否か判断される
。
でないときには、ステップ■で周波数ｒ２が６２．１５
ｋｌｌｚより高いか否か判断される。低いときには、ス
テップ■で領域ナンバーＮｏが「０」か否か判断される
。
領域ナンバーＮｏが「０」であるときにはステップ■で
オーバーフロー表示（第１図例ではエラー表示）される
と共に、領域ナンバーＮｏが「０」でないときにはステ
ップ■で領域ナンバーＮｏは「１」だけ小さくされ、ス
テップ■に戻される。
オーバーフロー表示（第１図例ではエラー表示）される
と共に、領域ナンバーＮｏが「０」でないときにはステ
ップ■で領域ナンバーＮｏは「１」だけ小さくされ、ス
テップ■に戻される。
また、ステップ■で、周波数ｒ２が６２．１５ ｋｌ
ｌｚより高いときには、ステップ■で領域ナンバーＮ。
ｌｚより高いときには、ステップ■で領域ナンバーＮ。
が「６１」か否か判断される。領域ナンバーＮｏが「６
１」であるときには、ステップ■でオーバーフロー表示
されると共に、領域ナンバーＮｏが「６１」でないきと
きにはステップ［相］で領域ナンバーＮＯは「１」だけ
大きくされ、ステップ■に戻される。
１」であるときには、ステップ■でオーバーフロー表示
されると共に、領域ナンバーＮｏが「６１」でないきと
きにはステップ［相］で領域ナンバーＮＯは「１」だけ
大きくされ、ステップ■に戻される。
ステップ■で周波数ｒ２が６２．１５ｋｌｌｚ〜６４．
５５ｋＨｚ内でないときには以上の動作が繰り返される
。そして、周波数ｆ２が６２．１５ｋｌｌｚ 〜６４．
５５ｋｌｌｚ内となるときには終了し、領域ナンバーＮ
ｏが決定される。
５５ｋＨｚ内でないときには以上の動作が繰り返される
。そして、周波数ｆ２が６２．１５ｋｌｌｚ 〜６４．
５５ｋｌｌｚ内となるときには終了し、領域ナンバーＮ
ｏが決定される。
また、上述したようにＶＣＯ（１９）の出力信号Ｓ２の
周波数が６２．１５ Ｘ Ａ ｋｌ（ｚ 〜６４．５５
Ｘ Ａ ｋＨｚとされるので、分周器（２０）の出力
信号の周波数ＸｆＨｌは６２．１５ｋ）ｌｚ 〜６４．
５５ｋＨｚとなる。この出力信号は出力ビデオ信号ＳＶ
２の水平同期信号ＨＤ２として出力端子（３０）に導出
される。
周波数が６２．１５ Ｘ Ａ ｋｌ（ｚ 〜６４．５５
Ｘ Ａ ｋＨｚとされるので、分周器（２０）の出力
信号の周波数ＸｆＨｌは６２．１５ｋ）ｌｚ 〜６４．
５５ｋＨｚとなる。この出力信号は出力ビデオ信号ＳＶ
２の水平同期信号ＨＤ２として出力端子（３０）に導出
される。
Ｇ３メモリからの読み出しの説明
また、切換スイッチ（５）より得られる水平同期信号Ｈ
Ｄ１はＰＬＬ回路（３１）を構成する位相比較器（３２
）に供給される。この位相比較器（３２）からの比較誤
差信号はローパスフィルタ（３３）を介してＶＣＯ（３
４）に制御信号として供給される。
Ｄ１はＰＬＬ回路（３１）を構成する位相比較器（３２
）に供給される。この位相比較器（３２）からの比較誤
差信号はローパスフィルタ（３３）を介してＶＣＯ（３
４）に制御信号として供給される。
そして、ＶＣＯ（３４）の出力信号Ｓ３はカウンタより
なる分周比１１５１２の分周器（３５）を介して位相比
較器（３２）に供給される。したがって、出力信号Ｓ３
の周波数は５１２ Ｘ ｆ Ｈｌとなる。
なる分周比１１５１２の分周器（３５）を介して位相比
較器（３２）に供給される。したがって、出力信号Ｓ３
の周波数は５１２ Ｘ ｆ Ｈｌとなる。
また、分周器（３５）からの９ビツトの２進カウント出
力のうち下位８ビツトはラッチ回路（３６）に供給され
る。このラッチ回路（３６）には分周器（２０）の出力
信号である水平同期信号ＨＤ ２がラッチパルスとして
供給されてカウント出力がラッチされる。このラッチ回
路（３６）の出力信号はＤ／Ａ変換器（３７）に供給さ
れる。そして、このＤ／Ａ変換器（３７）より出力信号
ＥＡ／Ｄ及び逆相電圧ＥＡ／Ｄが読み出し制御回路（３
８）に供給される。
力のうち下位８ビツトはラッチ回路（３６）に供給され
る。このラッチ回路（３６）には分周器（２０）の出力
信号である水平同期信号ＨＤ ２がラッチパルスとして
供給されてカウント出力がラッチされる。このラッチ回
路（３６）の出力信号はＤ／Ａ変換器（３７）に供給さ
れる。そして、このＤ／Ａ変換器（３７）より出力信号
ＥＡ／Ｄ及び逆相電圧ＥＡ／Ｄが読み出し制御回路（３
８）に供給される。
またこの制御回路（３８）にはＶＣＯ（１９）の出力信
号Ｓ２が供給されると共に、切換スイッチ（６）より垂
直同期信号ＶＤが供給される。この制御回路（３８）に
よってメモリ（３）の読み出しアドレスが制御され、こ
のメモ１月３）からは現フィールドの走査線信号１ｎと
これに隣接するｌフィールド前の走査線信号ｉｐとが水
平同期信号ＨＤ２に同期して並行して読み出される。こ
の場合、例えば端子（３ａ）には画面上で上側の走査線
信号が、端子（３ｂ）には画面上で下側の走査線信号が
出力される。そして、端子（３ａ）及び（３ｂ）に出力
される走査線信号は、Ｄ／Ａ変換器（３７）の出力信号
Ｅ八／Ｄが前より小となる時点で切換えられる。例えば
、最初、端子（３ａ）より現フィールドの走査線信号６
ｎが出力され、端子（３ｂ）より１フイールド前の走査
線信号ｆｐが出力され、Ｄ／Ａ変換器（３７）の出力信
号Ｅ＾１０が前より小となるまで同じ走査線信号が水平
同期信号Ｉ（Ｄ２に同期して繰り返し出力される。そし
て、Ｄ／Ａ変換器（３７）の出力信号ＥＡ／Ｄが前より
小となると、いままで端子（３ｂ）より出力されていた
１フイールド前の走査線信号ｉｐが端子（３ａ）より出
力され、端子（３ｂ）よりこの走査線信号Ｊｐの下側に
隣接する現フィールドの走査線信号ｌｎが出力され、Ｄ
／Ａ変換器（３７）の出力信号Ｅ＾／Ｄが前より小とな
るまで同じ走査線信号が水平同期信号１１ＩＤ２に同期
して繰り返し出力される。そして、Ｄ／Ａ変換器（３７
）の出力信号ＥＡ／Ｄが前より小となると、いままで端
子（３ｂ）より出力されていた現フィールドの走査線信
号ｊ！ｎが端子（３ａ）より出力され、端子（３ｂ）よ
りこの走査線信号ｉｎの下側に隣接する１フイールド前
の走査線信号ｉｐが出力され、Ｄ／Ａ変換器（３７）の
出力信号ＥＡ／１１１が前より小となるまで同じ走査線
信号が水平同期信号ＨＤ ２に同期して繰り返し出力さ
れる。以下、上述の読み出し動作が繰り返される。
号Ｓ２が供給されると共に、切換スイッチ（６）より垂
直同期信号ＶＤが供給される。この制御回路（３８）に
よってメモリ（３）の読み出しアドレスが制御され、こ
のメモ１月３）からは現フィールドの走査線信号１ｎと
これに隣接するｌフィールド前の走査線信号ｉｐとが水
平同期信号ＨＤ２に同期して並行して読み出される。こ
の場合、例えば端子（３ａ）には画面上で上側の走査線
信号が、端子（３ｂ）には画面上で下側の走査線信号が
出力される。そして、端子（３ａ）及び（３ｂ）に出力
される走査線信号は、Ｄ／Ａ変換器（３７）の出力信号
Ｅ八／Ｄが前より小となる時点で切換えられる。例えば
、最初、端子（３ａ）より現フィールドの走査線信号６
ｎが出力され、端子（３ｂ）より１フイールド前の走査
線信号ｆｐが出力され、Ｄ／Ａ変換器（３７）の出力信
号Ｅ＾１０が前より小となるまで同じ走査線信号が水平
同期信号Ｉ（Ｄ２に同期して繰り返し出力される。そし
て、Ｄ／Ａ変換器（３７）の出力信号ＥＡ／Ｄが前より
小となると、いままで端子（３ｂ）より出力されていた
１フイールド前の走査線信号ｉｐが端子（３ａ）より出
力され、端子（３ｂ）よりこの走査線信号Ｊｐの下側に
隣接する現フィールドの走査線信号ｌｎが出力され、Ｄ
／Ａ変換器（３７）の出力信号Ｅ＾／Ｄが前より小とな
るまで同じ走査線信号が水平同期信号１１ＩＤ２に同期
して繰り返し出力される。そして、Ｄ／Ａ変換器（３７
）の出力信号ＥＡ／Ｄが前より小となると、いままで端
子（３ｂ）より出力されていた現フィールドの走査線信
号ｊ！ｎが端子（３ａ）より出力され、端子（３ｂ）よ
りこの走査線信号ｉｎの下側に隣接する１フイールド前
の走査線信号ｉｐが出力され、Ｄ／Ａ変換器（３７）の
出力信号ＥＡ／１１１が前より小となるまで同じ走査線
信号が水平同期信号ＨＤ ２に同期して繰り返し出力さ
れる。以下、上述の読み出し動作が繰り返される。
したがって、入力ビデオ信号ＳＶｌの水平同期信号ＨＤ
１の周波数ｒｔ（ｔに対して水平同期信号ＨＤ２の周
波数は−ｆＨ１であるので、メモリ（３）の端子（３ａ
）及び（３ｂ）には、大カビデオ信号ＳＶ□Ｏｎ本の走
査線信号に対応してｍ本の走査線信号が出力される。
１の周波数ｒｔ（ｔに対して水平同期信号ＨＤ２の周
波数は−ｆＨ１であるので、メモリ（３）の端子（３ａ
）及び（３ｂ）には、大カビデオ信号ＳＶ□Ｏｎ本の走
査線信号に対応してｍ本の走査線信号が出力される。
また、メモリ（３）の端子（３ａ）及び（３ｂ）に得ら
れる走査線信号は、夫々Ｄ／Ａ変換器（３９）及び（４
０）に供給されてアナログ信号とされる。これらＤ／Ａ
変換器（３９）及び（４０）にはＶＣＯ（１９）の出力
信号Ｓ２’がクロックとして供給される。この場合、Ｄ
／Ａ変換器（３９）及び（４０）では、垂直方向の時間
軸に関連して、画面上で上側の走査線信号と下側の走査
線信号との振幅制限がなされる。即ち、制御回路（３８
）よりＤ／Ａ変換器（４０）には、Ｄ／Ａ変換器（３７
）の出力信号Ｅ＾／Ｄが基準電圧として供給されると共
に、制御回路（３８）よりＤ／Ａ変換器（３９）にはＤ
／Ａ変換器（３７）からの逆相電圧ＥＡ／Ｄが基準電圧
として供給される。
れる走査線信号は、夫々Ｄ／Ａ変換器（３９）及び（４
０）に供給されてアナログ信号とされる。これらＤ／Ａ
変換器（３９）及び（４０）にはＶＣＯ（１９）の出力
信号Ｓ２’がクロックとして供給される。この場合、Ｄ
／Ａ変換器（３９）及び（４０）では、垂直方向の時間
軸に関連して、画面上で上側の走査線信号と下側の走査
線信号との振幅制限がなされる。即ち、制御回路（３８
）よりＤ／Ａ変換器（４０）には、Ｄ／Ａ変換器（３７
）の出力信号Ｅ＾／Ｄが基準電圧として供給されると共
に、制御回路（３８）よりＤ／Ａ変換器（３９）にはＤ
／Ａ変換器（３７）からの逆相電圧ＥＡ／Ｄが基準電圧
として供給される。
これらＤ／Ａ変換器（３９）及び（４０）でアナログ信
号に変換された上側及び下側の走査線信号は、加算３
（４１）に供給されて加算される。そして、この加算信
号はローパスフィルタ（４２）を介して出力端子（４３
）に出力ビデオ信号ＳＶ２として出力される。
号に変換された上側及び下側の走査線信号は、加算３
（４１）に供給されて加算される。そして、この加算信
号はローパスフィルタ（４２）を介して出力端子（４３
）に出力ビデオ信号ＳＶ２として出力される。
オ信号ＳＶＬの水平同期信号ＨＤ ｓと出力ビデオ信号
ＳＶ２の水平同期信号ＨＤ２との関係を示したものであ
る。この場合、大力ビデオ信号ＳＶｉの３本の走査線信
号に対応して出力ビデオ信号ＳＶ２の８本の走査線信号
が形成される。入力ビデオ信号ＳＶＩの走査線構造が第
４図Ａに示すようであるとき（Ｚ１〜℃１は１フイール
ド前の走査線、ｊ’５〜β９は現フィールドの走査線）
、出カビデオ信号ＳＶ２の走査線構造は同図Ｂに示すよ
うになり、例えば１５〜２７の走査線信号に対応してに
１〜に８の走査線信号が形成される。このとき、ｋ１〜
ｋｇの走査線信号は以下に示すように、現フィールドの
走査線信号と１フイールド前の走査線信号とが垂直方向
の時間軸に関連した比で加算されたものとなる。
ＳＶ２の水平同期信号ＨＤ２との関係を示したものであ
る。この場合、大力ビデオ信号ＳＶｉの３本の走査線信
号に対応して出力ビデオ信号ＳＶ２の８本の走査線信号
が形成される。入力ビデオ信号ＳＶＩの走査線構造が第
４図Ａに示すようであるとき（Ｚ１〜℃１は１フイール
ド前の走査線、ｊ’５〜β９は現フィールドの走査線）
、出カビデオ信号ＳＶ２の走査線構造は同図Ｂに示すよ
うになり、例えば１５〜２７の走査線信号に対応してに
１〜に８の走査線信号が形成される。このとき、ｋ１〜
ｋｇの走査線信号は以下に示すように、現フィールドの
走査線信号と１フイールド前の走査線信号とが垂直方向
の時間軸に関連した比で加算されたものとなる。
このように本例においては、入力ビデオ信号Ｓ Ｖ ｘ
のｎ本の走査線信号に対して、ｍ本の走査線信号を有す
る出力ビデオ信号Ｓ Ｖ ２が得られる。
のｎ本の走査線信号に対して、ｍ本の走査線信号を有す
る出力ビデオ信号Ｓ Ｖ ２が得られる。
このビデオ信号ＳＶ２の水平周波数は−ｒＨｔとなす、
目標水平周波数ｆＨ２と略等しいものとなる。
目標水平周波数ｆＨ２と略等しいものとなる。
即ち、本例においては、入力ビデオ信号Ｓ Ｖ １の水
平周波数ｆ Ｈｌが１５．５３ｋｌｌｚ 〜６４．５５
ｋ）ｌｚであるときには、目標水平周波数ｆＨ２と略等
しい水平周波数の出力ビデオ信号ＳＶ２を得ることがで
きる。
平周波数ｆ Ｈｌが１５．５３ｋｌｌｚ 〜６４．５５
ｋ）ｌｚであるときには、目標水平周波数ｆＨ２と略等
しい水平周波数の出力ビデオ信号ＳＶ２を得ることがで
きる。
したがって、本例によれば、出力ビデオ信号ＳＶ２の目
標水平周波数Ｆ８２が入力ビデオ信号Ｓｖ１の水平周波
数ｒｏｔの整数倍でなくとも、実質的に水平周波数がｆ
Ｈ２の出力ビデオ信号ＳＶ２を良好に得ることができる
。
標水平周波数Ｆ８２が入力ビデオ信号Ｓｖ１の水平周波
数ｒｏｔの整数倍でなくとも、実質的に水平周波数がｆ
Ｈ２の出力ビデオ信号ＳＶ２を良好に得ることができる
。
尚、上述実施例においては、入力ビデオ信号Ｓ Ｖ １
の水平周波数ｆＨ１が１５．５３ｋＨｚ 〜６４．５５
ｋｌｌｚであるとき、目標水平周波数ｆＨ２が６３．３
５ｋｌｌｚの出力ビデオ信号ＳＶ２を得る例につき述べ
たものであるが、これに限定されるものではなく、その
他の場合にも同様に構成することができる。
の水平周波数ｆＨ１が１５．５３ｋＨｚ 〜６４．５５
ｋｌｌｚであるとき、目標水平周波数ｆＨ２が６３．３
５ｋｌｌｚの出力ビデオ信号ＳＶ２を得る例につき述べ
たものであるが、これに限定されるものではなく、その
他の場合にも同様に構成することができる。
Ｈ発明の効果
以上述べた実施例からも明らかなように本発明によれば
、出力ビデオ信号ＳＶ２の目標水平周波数ｆＨ２が入力
ビデオ信号Ｓ Ｖ １の水平周波数ｆ）１１の整数倍で
なくとも、実質的に水平周波数がｆＨ２の出力ビデオ信
号ＳＶ２を良好に得ることができる。
、出力ビデオ信号ＳＶ２の目標水平周波数ｆＨ２が入力
ビデオ信号Ｓ Ｖ １の水平周波数ｆ）１１の整数倍で
なくとも、実質的に水平周波数がｆＨ２の出力ビデオ信
号ＳＶ２を良好に得ることができる。
第１図は本発明の一実施例を示す構成図、第２図〜第４
図はその説明のための図である。 （１）は入力端子、（３）はフレームメモリ、（４）は
同期分離回路、（５）及び（６）は切換スイッチ、（９
１（１６）及び（３１）はＰＬＬ回路、（１３） （
１５） （２０） （２１）及び（３５）は分周器
、（１４）は書き込み制御回路、（２２）及び（２３）
は比較器、（２４）及び（２５）はアンド回路、（２６
）はアップダウンカウンタ、（２７）及び（２８）はＲ
ＯＭ、（２９）は表示器、（３６）はランチ回路、（３
７） （３９）及び（４０）はＤ／Ａ変換器、（３８
）は読み出し制御回路、（４３）は出力端子である。
図はその説明のための図である。 （１）は入力端子、（３）はフレームメモリ、（４）は
同期分離回路、（５）及び（６）は切換スイッチ、（９
１（１６）及び（３１）はＰＬＬ回路、（１３） （
１５） （２０） （２１）及び（３５）は分周器
、（１４）は書き込み制御回路、（２２）及び（２３）
は比較器、（２４）及び（２５）はアンド回路、（２６
）はアップダウンカウンタ、（２７）及び（２８）はＲ
ＯＭ、（２９）は表示器、（３６）はランチ回路、（３
７） （３９）及び（４０）はＤ／Ａ変換器、（３８
）は読み出し制御回路、（４３）は出力端子である。
Claims (1)
- 【特許請求の範囲】 水平周波数がｆ＿Ｈ＿１の入力ビデオ信号を水平周波数
が実質的にｆ＿Ｈ＿２の出力ビデオ信号に変換する装置
において、 上記入力ビデオ信号をその水平同期信号に同期させてメ
モリに書き込み、 上記入力ビデオ信号及び出力ビデオ信号の水平周波数比
ｆ＿Ｈ＿１／ｆ＿Ｈ＿２をｎ／ｍ（ｍ、ｎは夫々整数）
に近似し、上記入力ビデオ信号の水平同期信号をＰＬＬ
回路に入力してｍ／ｎ倍の水平周波数信号を得、この水
平周波数信号に同期して上記メモリの読み出しを行って
上記出力ビデオ信号を得るようにしたことを特徴とする
ビデオ信号のスキャンコンバータ装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61250592A JP2526558B2 (ja) | 1986-10-21 | 1986-10-21 | ビデオ信号のスキャンコンバ−タ装置 |
| KR1019870010792A KR950011036B1 (ko) | 1986-10-21 | 1987-09-29 | 비디오신호의 스캔콘버터장치 |
| US07/110,832 US4831441A (en) | 1986-10-21 | 1987-10-21 | Scan converter apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61250592A JP2526558B2 (ja) | 1986-10-21 | 1986-10-21 | ビデオ信号のスキャンコンバ−タ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63104585A true JPS63104585A (ja) | 1988-05-10 |
| JP2526558B2 JP2526558B2 (ja) | 1996-08-21 |
Family
ID=17210180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61250592A Expired - Lifetime JP2526558B2 (ja) | 1986-10-21 | 1986-10-21 | ビデオ信号のスキャンコンバ−タ装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4831441A (ja) |
| JP (1) | JP2526558B2 (ja) |
| KR (1) | KR950011036B1 (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6408127B1 (en) | 1988-04-27 | 2002-06-18 | Canon Kabushiki Kaisha | Image processing apparatus |
| US5325187A (en) * | 1988-04-27 | 1994-06-28 | Canon Kabushiki Kaisha | Image processing apparatus with back porch period sampling and clamping |
| JPH01293782A (ja) * | 1988-05-23 | 1989-11-27 | Toshiba Corp | 映像信号伝送装置 |
| JPH0220183A (ja) * | 1988-07-08 | 1990-01-23 | Mitsubishi Electric Corp | 走査線変換装置 |
| US4984078A (en) * | 1988-09-02 | 1991-01-08 | North American Philips Corporation | Single channel NTSC compatible EDTV system |
| US4994912A (en) * | 1989-02-23 | 1991-02-19 | International Business Machines Corporation | Audio video interactive display |
| JPH03112291A (ja) * | 1989-09-27 | 1991-05-13 | Toshiba Corp | テレビジョン方式変換器 |
| US5594467A (en) * | 1989-12-06 | 1997-01-14 | Video Logic Ltd. | Computer based display system allowing mixing and windowing of graphics and video |
| US5043813A (en) * | 1990-03-26 | 1991-08-27 | Thomson Consumer Electronics, Inc. | Display locked timing signals for video processing |
| JP2502829B2 (ja) * | 1991-03-22 | 1996-05-29 | 松下電器産業株式会社 | 画像表示装置 |
| US5369443A (en) * | 1991-04-12 | 1994-11-29 | Abekas Video Systems, Inc. | Digital video effects generator |
| US5408265A (en) * | 1992-02-07 | 1995-04-18 | Olympus Optical Co., Ltd. | Electronic endoscope system adaptable to different T.V. standards while utilizing a common light source |
| US6469741B2 (en) | 1993-07-26 | 2002-10-22 | Pixel Instruments Corp. | Apparatus and method for processing television signals |
| US5812210A (en) | 1994-02-01 | 1998-09-22 | Hitachi, Ltd. | Display apparatus |
| GB9417138D0 (en) * | 1994-08-23 | 1994-10-12 | Discovision Ass | Data rate conversion |
| JP3123358B2 (ja) * | 1994-09-02 | 2001-01-09 | 株式会社日立製作所 | ディスプレイ装置 |
| JP3823420B2 (ja) * | 1996-02-22 | 2006-09-20 | セイコーエプソン株式会社 | ドットクロック信号を調整するための方法及び装置 |
| DE69723601T2 (de) * | 1996-03-06 | 2004-02-19 | Matsushita Electric Industrial Co., Ltd., Kadoma | Bildelementumwandlungsgerät |
| JPH1028256A (ja) * | 1996-07-11 | 1998-01-27 | Matsushita Electric Ind Co Ltd | 映像信号変換装置とテレビジョン信号処理装置 |
| JPH10198309A (ja) | 1996-12-27 | 1998-07-31 | Matsushita Electric Ind Co Ltd | 水平振幅調整回路と垂直振幅調整回路とその両調整回路を備えた液晶表示装置 |
| US6177922B1 (en) * | 1997-04-15 | 2001-01-23 | Genesis Microship, Inc. | Multi-scan video timing generator for format conversion |
| US6522363B1 (en) * | 1999-07-30 | 2003-02-18 | Thomson Licensing S.A. | Display frame rate adaptation |
| JP2001175231A (ja) * | 1999-12-17 | 2001-06-29 | Sony Corp | 同期周波数の変換回路 |
| KR102660412B1 (ko) * | 2018-10-30 | 2024-04-25 | 에스케이하이닉스 주식회사 | 주파수 감지 회로 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57152279A (en) * | 1981-03-16 | 1982-09-20 | Matsushita Electric Ind Co Ltd | Television receiver |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4075656A (en) * | 1977-01-26 | 1978-02-21 | Ampex Corporation | Circuit for digitally encoding an analog television signal |
| JPS57111177A (en) * | 1980-12-26 | 1982-07-10 | Sony Corp | Television picture receiver |
| US4583113A (en) * | 1983-08-26 | 1986-04-15 | Rca Corporation | Progressive scan television display system employing interpolation in the luminance channel |
| JPS60100887A (ja) * | 1983-11-07 | 1985-06-04 | Sony Corp | テレビジヨン受像機 |
| US4673981A (en) * | 1984-03-23 | 1987-06-16 | Massachusetts Institute Of Technology | Unrecordable video signals |
| US4658293A (en) * | 1984-08-08 | 1987-04-14 | Sanyo Electric Co., Ltd. | Scanning conversion method and scan converter unit employing the conversion method |
-
1986
- 1986-10-21 JP JP61250592A patent/JP2526558B2/ja not_active Expired - Lifetime
-
1987
- 1987-09-29 KR KR1019870010792A patent/KR950011036B1/ko not_active IP Right Cessation
- 1987-10-21 US US07/110,832 patent/US4831441A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57152279A (en) * | 1981-03-16 | 1982-09-20 | Matsushita Electric Ind Co Ltd | Television receiver |
Also Published As
| Publication number | Publication date |
|---|---|
| KR950011036B1 (ko) | 1995-09-27 |
| US4831441A (en) | 1989-05-16 |
| KR880005794A (ko) | 1988-06-30 |
| JP2526558B2 (ja) | 1996-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63104585A (ja) | ビデオ信号のスキヤンコンバ−タ装置 | |
| US5134479A (en) | NTSC high resolution television converting apparatus for converting television signals of an NTSC system into high resolution television signals | |
| JPH0677823A (ja) | 周波数シンセサイザ | |
| US6201578B1 (en) | Apparatus with A/D converter for processing television signal | |
| US20020149700A1 (en) | Video signal sampling apparatus | |
| US6137326A (en) | Clock signal producing device | |
| KR950002666B1 (ko) | 문자 표시 장치 | |
| JP3407449B2 (ja) | 走査線変換回路 | |
| JP3292553B2 (ja) | デジタル移相器 | |
| JP3117046B2 (ja) | Ｐｌｌ回路 | |
| JP3338173B2 (ja) | 映像信号処理装置 | |
| JPH01270415A (ja) | ダウンコンバータ用ｐｌｌ回路 | |
| JPH0759052A (ja) | 自動周波数追従装置 | |
| JPH0379162A (ja) | 垂直発振回路 | |
| JP2514184B2 (ja) | デイジタルコンバ−ゼンス補正装置 | |
| JP4117580B2 (ja) | ビデオ信号用回路 | |
| KR0141689B1 (ko) | 고속 pll 주파수 합성회로 | |
| JPH0468669A (ja) | Ｐｌｌ回路 | |
| JPH05145904A (ja) | フイールド周波数変換回路 | |
| JPH07226860A (ja) | Ｐｌｌ回路 | |
| JPH10242852A (ja) | クロック生成用ｐｌｌ回路 | |
| JPH07226864A (ja) | 映像信号の輪郭強調装置 | |
| JPS63296569A (ja) | 水平周波数逓倍回路 | |
| JPS63200680A (ja) | テレビジヨン受像機 | |
| JPH03242088A (ja) | 同期回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |