JP2557518B2 - Ｍｕｓｅ映像信号の表示装置 - Google Patents
Ｍｕｓｅ映像信号の表示装置Info
- Publication number
- JP2557518B2 JP2557518B2 JP1016824A JP1682489A JP2557518B2 JP 2557518 B2 JP2557518 B2 JP 2557518B2 JP 1016824 A JP1016824 A JP 1016824A JP 1682489 A JP1682489 A JP 1682489A JP 2557518 B2 JP2557518 B2 JP 2557518B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- video signal
- line
- muse
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Television Systems (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、MUSE映像信号の表示装置に関するものであ
る。
る。
（従来の技術） 現在、衛星利用のハイビジョン（高品位テレビ）放送
のための伝送方式としてMUSE（Multiple Sub−nyquist
Sampling Encoding）方式が提案されている。
のための伝送方式としてMUSE（Multiple Sub−nyquist
Sampling Encoding）方式が提案されている。
MUSE方式の普及段階においては、本格的なMUSEデコー
ダを内蔵する専用のハイビジョン受像機とは別に、既存
のNTSC方式のテレビジョン受信機に付加するハイビジョ
ン表示機能が必要になる。
ダを内蔵する専用のハイビジョン受像機とは別に、既存
のNTSC方式のテレビジョン受信機に付加するハイビジョ
ン表示機能が必要になる。
MUSE方式のハイビジョン画面の縦横比は16:9で、既存
のNTSC方式のテレビジョン画面の縦横比4:3とは異なっ
ている。このため、ハイビジョン画面を既存のNTSC方式
の受信機に表示する場合、第８図（Ａ）と（Ｂ）に示す
ような２種の方式が考えられる。同図中、実線は縦横比
4:3のNTSC表示画面、点線は縦横比16:9のハイビジョン
表示画面である。（Ａ）は両画面の縦のサイズを一致さ
せる方式であり、この方式では、ハイビジョン画面の左
右両端部が欠落する。（Ｂ）は両画面の横のサイズを一
致させる方式であり、この方式ではハイビジョン画面の
全てを表示できるが、画面サイズが小さくなりまた上下
に無表示部分が出現する。
のNTSC方式のテレビジョン画面の縦横比4:3とは異なっ
ている。このため、ハイビジョン画面を既存のNTSC方式
の受信機に表示する場合、第８図（Ａ）と（Ｂ）に示す
ような２種の方式が考えられる。同図中、実線は縦横比
4:3のNTSC表示画面、点線は縦横比16:9のハイビジョン
表示画面である。（Ａ）は両画面の縦のサイズを一致さ
せる方式であり、この方式では、ハイビジョン画面の左
右両端部が欠落する。（Ｂ）は両画面の横のサイズを一
致させる方式であり、この方式ではハイビジョン画面の
全てを表示できるが、画面サイズが小さくなりまた上下
に無表示部分が出現する。
（発明が解決しようとする課題） 第８図の（Ａ）と（Ｂ）に示した２種の表示方式には
一長一短がある。すなわち、（Ａ）の方式では、画面サ
イズの縮小は生じないものの左右に25％もの大きな欠落
部分が生じる。この欠落部分は、水平方向の有効画面の
86％以内に重要情報を表示すべき旨の放送規格（BTS−5
421）や、映画番組などについての著作権上の問題も生
じさせる。（Ｂ）の方式では、画面の欠落部分は生じな
いものの画面サイズが相当縮小されると共に、表示画面
の上下に暗い無表示部分が出現し、視聴者に奇異な感じ
を与える。
一長一短がある。すなわち、（Ａ）の方式では、画面サ
イズの縮小は生じないものの左右に25％もの大きな欠落
部分が生じる。この欠落部分は、水平方向の有効画面の
86％以内に重要情報を表示すべき旨の放送規格（BTS−5
421）や、映画番組などについての著作権上の問題も生
じさせる。（Ｂ）の方式では、画面の欠落部分は生じな
いものの画面サイズが相当縮小されると共に、表示画面
の上下に暗い無表示部分が出現し、視聴者に奇異な感じ
を与える。
（課題を解決するための手段） 本発明に係わるMUSE映像信号の表示装置によれば、MU
SEテレビジョン映像信号のライン群を半分の本数に圧縮
しつつ各ラインの時間軸をほぼ２倍に伸張する走査変換
手段と、この走査変換済みのライン群から構成される縦
横比16:9の画面を左右を欠落させつつかつ上下に無表示
領域を出現させつつつNTSC表示画面内に表示する表示手
段とを備え、画面サイズの縮小率と、欠落部分の大きさ
と、無表示領域の大きさという三者の調整を図ることに
よって最適の表示画面を実現するように構成されてい
る。
SEテレビジョン映像信号のライン群を半分の本数に圧縮
しつつ各ラインの時間軸をほぼ２倍に伸張する走査変換
手段と、この走査変換済みのライン群から構成される縦
横比16:9の画面を左右を欠落させつつかつ上下に無表示
領域を出現させつつつNTSC表示画面内に表示する表示手
段とを備え、画面サイズの縮小率と、欠落部分の大きさ
と、無表示領域の大きさという三者の調整を図ることに
よって最適の表示画面を実現するように構成されてい
る。
以下、本発明の作用を実施例と共に詳細に説明する。
（実施例） 第１図は、本発明の一実施例に係わるMUSE映像信号の
表示装置であり、INはMUSE信号の入力端子、１はMUSE信
号の帯域制限用ローパスフィルタ、２はA/D変換回路、
３と４は伝送関係のノンリニア・ディエンファシス回路
と逆γ処理回路、５はプリフィルタ、６は走査変換回
路、７は時間軸伸張回路、８は線順次デコーダ、９は逆
マトリクス回路、10はD/A変換回路、11はローパスフィ
ルタである。
表示装置であり、INはMUSE信号の入力端子、１はMUSE信
号の帯域制限用ローパスフィルタ、２はA/D変換回路、
３と４は伝送関係のノンリニア・ディエンファシス回路
と逆γ処理回路、５はプリフィルタ、６は走査変換回
路、７は時間軸伸張回路、８は線順次デコーダ、９は逆
マトリクス回路、10はD/A変換回路、11はローパスフィ
ルタである。
また、12と13はMUSE系の同期信号検出回路とクロック
再生回路、14と15はNTSC系のクロック再生回路とシステ
ム制御回路、16は音声分離回路、17は分離済み音声信号
の３値/2値変換・時間軸伸張回路、18はDPCM復号回路で
ある。
再生回路、14と15はNTSC系のクロック再生回路とシステ
ム制御回路、16は音声分離回路、17は分離済み音声信号
の３値/2値変換・時間軸伸張回路、18はDPCM復号回路で
ある。
入力端子INに出現するMUSE信号は、帯域制限用のロー
パスフィルタ１を通過したのち、A/D変換回路２におい
て、16.2MHzのサンプリング周波数のもとで８ビットの
ディジタル信号に変換される。このディジタルMUSE信号
は、ノンリニア・ディエンファシス回路３と逆γ処理回
路５と、後段の処理に伴うエリアシング防止用のローパ
スフィルタ５とを経て走査変換回路６に供給される。こ
の走査変換回路６では、MUSE映像信号が半分のライン密
度で時間軸がほぼ２倍のNTSC映像信号に変換される。
パスフィルタ１を通過したのち、A/D変換回路２におい
て、16.2MHzのサンプリング周波数のもとで８ビットの
ディジタル信号に変換される。このディジタルMUSE信号
は、ノンリニア・ディエンファシス回路３と逆γ処理回
路５と、後段の処理に伴うエリアシング防止用のローパ
スフィルタ５とを経て走査変換回路６に供給される。こ
の走査変換回路６では、MUSE映像信号が半分のライン密
度で時間軸がほぼ２倍のNTSC映像信号に変換される。
この走査変換済みの輝度信号Ｙは、そのまま逆マトリ
クス回路９に供給される。一方、走査変換済みの色信号
（Ｒ−Ｙ）と（Ｂ−Ｙ）は、時間軸伸張回路７と線順次
デコーダ８とを経て逆マトリクス回路９に供給される。
逆マトリクス回路９では、輝度信号Ｙと色信号（Ｒ−
Ｙ），（Ｂ−Ｙ）とから三原色信号R,G,Bが生成され
る。このR,G,B信号はD/A変換回路10においてアナログR,
G,B信号に変換され、ローパスフィルタ11を経て出力端
子OR，OG，ORから後段のNTSC表示部に供給される。
クス回路９に供給される。一方、走査変換済みの色信号
（Ｒ−Ｙ）と（Ｂ−Ｙ）は、時間軸伸張回路７と線順次
デコーダ８とを経て逆マトリクス回路９に供給される。
逆マトリクス回路９では、輝度信号Ｙと色信号（Ｒ−
Ｙ），（Ｂ−Ｙ）とから三原色信号R,G,Bが生成され
る。このR,G,B信号はD/A変換回路10においてアナログR,
G,B信号に変換され、ローパスフィルタ11を経て出力端
子OR，OG，ORから後段のNTSC表示部に供給される。
一方、同期検出回路12においてディジタルMUSE信号に
含まれる同期信号が抽出され、この同期信号に基づきク
ロック再生回路13において16.2MHzと32.4MHzのクロック
信号が再生され、出力端子21と22とを経て内部システム
クロックとしてMUSE信号処理系内の各回路に供給され
る。また。NTSC系のクロック再生回路14では、クロック
再生回路13から出力される32.4MHzに位相ロックした5.6
7MHzのクロック信号が発生され、出力端子23に出力され
る。システム制御回路15は、上記5.67MHzのクロック信
号に基づき表示用の同期信号を含むNTSC系の各種のタイ
ミング信号を生成し、出力端子19から各部に供給する。
含まれる同期信号が抽出され、この同期信号に基づきク
ロック再生回路13において16.2MHzと32.4MHzのクロック
信号が再生され、出力端子21と22とを経て内部システム
クロックとしてMUSE信号処理系内の各回路に供給され
る。また。NTSC系のクロック再生回路14では、クロック
再生回路13から出力される32.4MHzに位相ロックした5.6
7MHzのクロック信号が発生され、出力端子23に出力され
る。システム制御回路15は、上記5.67MHzのクロック信
号に基づき表示用の同期信号を含むNTSC系の各種のタイ
ミング信号を生成し、出力端子19から各部に供給する。
第２図は、第１図中の走査変換回路６の構成の一例を
示すブロック図であり、I1はMUSE映像信号の入力端子、
31a,31bは時間軸変換用のメモリ32はアクセス制御回
路、33は１ライン遅延回路、34は２ライン遅延回路、3
5,36,37は加算回路、38はスイッチ、I2はスイッチ切り
換え指令の入力端子、Ｏは走査変換済み映像信号の出力
端子である。
示すブロック図であり、I1はMUSE映像信号の入力端子、
31a,31bは時間軸変換用のメモリ32はアクセス制御回
路、33は１ライン遅延回路、34は２ライン遅延回路、3
5,36,37は加算回路、38はスイッチ、I2はスイッチ切り
換え指令の入力端子、Ｏは走査変換済み映像信号の出力
端子である。
第２図の走査変換回路の動作を、第３図の波形図と第
４図の隣接ラインどうしの合成の様子を示す概念図を用
いて説明する。
４図の隣接ラインどうしの合成の様子を示す概念図を用
いて説明する。
第３図の波形図に示すように、入力端子I1から供給さ
れるMUSE映像信号の各ラインのうち１本おきの隣接ライ
ンLn+1，Ln+3……が一方のメモリ31aに書込まれる。一
方、遅延回路33から出力される１ライン前の１本置きの
隣接ラインLn，Ln+2……が他方のメモリ31bに書込まれ
る。すなわち、ｎを偶数とすれば、奇数番目のラインL
n+1，Ln+3……が一方のメモリ31aに書込まれると共に、
偶数番目のラインLn，Ln+2……が他方のメモリ31bに書
込まれる。第３図に示すように、メモリ31aに書込まれ
た奇数番目のラインは、その書込みの開始と同時にこの
書込み速度のほぼ半分の速度による読出しが開始され
る。また、メモリ31bに書込まれた偶数番目のライン
は、その書込みの終了と同時にこの書込み速度のほほ半
分の速度による読出しが開始される。
れるMUSE映像信号の各ラインのうち１本おきの隣接ライ
ンLn+1，Ln+3……が一方のメモリ31aに書込まれる。一
方、遅延回路33から出力される１ライン前の１本置きの
隣接ラインLn，Ln+2……が他方のメモリ31bに書込まれ
る。すなわち、ｎを偶数とすれば、奇数番目のラインL
n+1，Ln+3……が一方のメモリ31aに書込まれると共に、
偶数番目のラインLn，Ln+2……が他方のメモリ31bに書
込まれる。第３図に示すように、メモリ31aに書込まれ
た奇数番目のラインは、その書込みの開始と同時にこの
書込み速度のほぼ半分の速度による読出しが開始され
る。また、メモリ31bに書込まれた偶数番目のライン
は、その書込みの終了と同時にこの書込み速度のほほ半
分の速度による読出しが開始される。
メモリ31aから読出されたラインLn+1上の映像信号
は、２ライン遅延回路34の入力端子と、加算回路35の一
方の入力端子と、垂直38の一方の入力端子とに供給され
る。加算回路35の他方の入力端子には、２ライン遅延回
路34から出力される２ライン前のラインLn-1上の映像信
号が供給される。従って、加算回路35からは、２本のラ
インLn+1とLn-1上の映像信号の平均値（Ln+1＋Ln-1）/2
が出力され、加算回路36の一方の入力端子に供給され
る。この加算回路36の他方の入力端子には、スイッチ38
を経てラインLn+1又はLn-1上の映像信号が供給される。
従って、加算回路36からは、映像信号の合成値（３Ln+1
＋Ln-1）/4、又は、（Ln+1＋３Ln-1）/4が出力され、加
算回路37の一方の入力端子に供給される。加算回路37の
他方の入力端子には、メモリ31bから出力されるラインL
n上の映像信号が供給される。従って、加算回路37から
は、隣接ライン上のMUSE映像信号の合成値（1/2）Ln＋
（3/8）Ln+1＋（1/8）Ln-1、又は、（1/2）Ln＋（1/8）
Ln+1＋（3/8）Ln-1が出力される。
は、２ライン遅延回路34の入力端子と、加算回路35の一
方の入力端子と、垂直38の一方の入力端子とに供給され
る。加算回路35の他方の入力端子には、２ライン遅延回
路34から出力される２ライン前のラインLn-1上の映像信
号が供給される。従って、加算回路35からは、２本のラ
インLn+1とLn-1上の映像信号の平均値（Ln+1＋Ln-1）/2
が出力され、加算回路36の一方の入力端子に供給され
る。この加算回路36の他方の入力端子には、スイッチ38
を経てラインLn+1又はLn-1上の映像信号が供給される。
従って、加算回路36からは、映像信号の合成値（３Ln+1
＋Ln-1）/4、又は、（Ln+1＋３Ln-1）/4が出力され、加
算回路37の一方の入力端子に供給される。加算回路37の
他方の入力端子には、メモリ31bから出力されるラインL
n上の映像信号が供給される。従って、加算回路37から
は、隣接ライン上のMUSE映像信号の合成値（1/2）Ln＋
（3/8）Ln+1＋（1/8）Ln-1、又は、（1/2）Ln＋（1/8）
Ln+1＋（3/8）Ln-1が出力される。
ここで、第４図を参照すれば、加算回路37から出力さ
れるMUSE映像信号の合成値（1/2）Ln＋（3/8）Ln+1＋
（1/8）Ln-1は、MUSE信号の第１のフィールド内の隣接
ライン上の映像信号から合成されたNTSC表示画面内の各
ライン上の映像信号に該当している。また、加算回路37
から出力されるMUSE映像信号の合成値（1/2）Ln＋（1/
8）Ln+1＋（3/8）Ln-1は、MUSE信号の第２のフィールド
内の隣接ライン上の映像信号から合成されたNTSC表示画
面内の各ライン上の映像信号に該当している。従って、
スイッチ38はフィールド周期で交番される入力端子I2上
のフィールド指定信号によってフィールド周期で切り換
えられることになる。
れるMUSE映像信号の合成値（1/2）Ln＋（3/8）Ln+1＋
（1/8）Ln-1は、MUSE信号の第１のフィールド内の隣接
ライン上の映像信号から合成されたNTSC表示画面内の各
ライン上の映像信号に該当している。また、加算回路37
から出力されるMUSE映像信号の合成値（1/2）Ln＋（1/
8）Ln+1＋（3/8）Ln-1は、MUSE信号の第２のフィールド
内の隣接ライン上の映像信号から合成されたNTSC表示画
面内の各ライン上の映像信号に該当している。従って、
スイッチ38はフィールド周期で交番される入力端子I2上
のフィールド指定信号によってフィールド周期で切り換
えられることになる。
第４図に示すように、MUSE映像信号の（2n＋１）本の
隣接ライン群からほぼ半分の密度のｎ本の隣接ライン群
が合成される。NTSC映像信号とMUSE映像信号の１フィー
ルド当たりの走査線の有効本数はそれぞれ242本と516本
であり、両者の比率は0.469となる。従って、第２図の
走査変換回路６においてほぼ半分の表示密度のライン上
の映像信号に変換された縦横比（bM：aM＝）16:9のMUSE
映像信号を、既存のNTSC用表示部に供給し25％程度縦方
向に縮小することにより、第５図に示すように、上下に
20％程度の無表示領域と左右の14％程度の欠落部分とを
生じさせつつ縦横比（bN：aN＝）4:3の画面内に表示さ
せることができる。
隣接ライン群からほぼ半分の密度のｎ本の隣接ライン群
が合成される。NTSC映像信号とMUSE映像信号の１フィー
ルド当たりの走査線の有効本数はそれぞれ242本と516本
であり、両者の比率は0.469となる。従って、第２図の
走査変換回路６においてほぼ半分の表示密度のライン上
の映像信号に変換された縦横比（bM：aM＝）16:9のMUSE
映像信号を、既存のNTSC用表示部に供給し25％程度縦方
向に縮小することにより、第５図に示すように、上下に
20％程度の無表示領域と左右の14％程度の欠落部分とを
生じさせつつ縦横比（bN：aN＝）4:3の画面内に表示さ
せることができる。
第６図は、第１図の走査変換回路６の他の構成の一例
を示すブロック図であり、I1は走査変換対象のMUSE映像
信号の入力端子、41は１ライン遅延回路、42,43は係数
回路、４は係数制御回路、45は加算回路、46はメモリ、
47はアクセス制御回路、Ｏは走査変換後の映像信号の出
力端子である。
を示すブロック図であり、I1は走査変換対象のMUSE映像
信号の入力端子、41は１ライン遅延回路、42,43は係数
回路、４は係数制御回路、45は加算回路、46はメモリ、
47はアクセス制御回路、Ｏは走査変換後の映像信号の出
力端子である。
第７図は、第６図の走査変換回路による走査変換の一
例を説明する概念図であり、MUSE映像信号の16本のライ
ンL1乃至L16から七つの等間隔をおいて配列される８本
のラインを合成する一例を示している。最初のラインは
原ラインL1をそのまま、２番目のラインは原ラインL3と
L4のそれぞれを６対１の重み付けのもとに合成し、３番
目のラインは原ラインL5とL6のそれぞれを５対２の重み
付けのもとに合成するという具合に、原ラインとの距離
に応じた合成比率のもとで隣接した２本の原ライン上の
映像信号が合成される。
例を説明する概念図であり、MUSE映像信号の16本のライ
ンL1乃至L16から七つの等間隔をおいて配列される８本
のラインを合成する一例を示している。最初のラインは
原ラインL1をそのまま、２番目のラインは原ラインL3と
L4のそれぞれを６対１の重み付けのもとに合成し、３番
目のラインは原ラインL5とL6のそれぞれを５対２の重み
付けのもとに合成するという具合に、原ラインとの距離
に応じた合成比率のもとで隣接した２本の原ライン上の
映像信号が合成される。
第６図の入力端子I1上のMUSE映像信号は、係数回路42
に直接供給されると共に、１ライン遅延回路41を経た１
ライン前の映像信号として係数回路43に供給される。係
数制御回路44は、係数回路42と43に供給中の映像信号が
何番目のライン上の映像信号であるかに応じて、第７図
に例示した値の重み付けを実現するための係数値を各係
数回路に設定する。加算回路45から出力された合成済み
の映像信号は、メモリ46において時間軸の伸張を受けつ
つ出力端子Ｏに供給される。
に直接供給されると共に、１ライン遅延回路41を経た１
ライン前の映像信号として係数回路43に供給される。係
数制御回路44は、係数回路42と43に供給中の映像信号が
何番目のライン上の映像信号であるかに応じて、第７図
に例示した値の重み付けを実現するための係数値を各係
数回路に設定する。加算回路45から出力された合成済み
の映像信号は、メモリ46において時間軸の伸張を受けつ
つ出力端子Ｏに供給される。
（発明の効果） 以上詳細に説明したように、本発明に係わるMUSE映像
信号の表示装置は、MUSEテレビジョン映像信号のライン
群を半分の本数に圧縮しつつ各ラインの時間軸をほぼ２
倍に伸張する走査変換手段と、この走査変換済みのライ
ン群から構成される縦横比16:9の画面をNTSC表示画面内
に左右を欠落させつつかつ上下に無表示領域を出現させ
つつつ表示する表示手段とを備える構成であるから、画
面サイズの縮小率と、欠落部分の大きさと、無表示領域
の大きさという三者の調整が図られた最適の表示画面の
実現が可能になる。
信号の表示装置は、MUSEテレビジョン映像信号のライン
群を半分の本数に圧縮しつつ各ラインの時間軸をほぼ２
倍に伸張する走査変換手段と、この走査変換済みのライ
ン群から構成される縦横比16:9の画面をNTSC表示画面内
に左右を欠落させつつかつ上下に無表示領域を出現させ
つつつ表示する表示手段とを備える構成であるから、画
面サイズの縮小率と、欠落部分の大きさと、無表示領域
の大きさという三者の調整が図られた最適の表示画面の
実現が可能になる。
第１図は本発明の一実施例に係わるMUSE映像信号の表示
装置の構成を示すブロック図、第２図は第１図の走査変
換回路６の構成の一例を示すブロック図、第３図と第４
図は第２図の走査変換回路の動作を説明するための波形
図とライン間の合成の様子を示す概念図、第５図は第２
図の走査変換回路を経て表示される画面の様子を示す概
念図、第６図は第１図の走査変換回路６の他の構成の一
例を示すブロック図、第７図は第６図の走査変換回路に
よる走査変換の一例を説明するための概念図、第８図は
MUSE映像信号をNTSC方式の表示装置への表示方法を説明
するための概念図である。 １……ローパスフィルタ、２……A/D変換回路、３……
ディエンファシス回路、４……逆γ処理回路、５……プ
リフィルタ、６……走査変換回路、７……時間軸伸張回
路、８……線順次デコーダ、９……逆マトリクス回路、
10……D/A変換回路、11……ローパスフィルタ、31a,31b
……メモリ、32……アクセス制御回路、33……１ライン
遅延回路、34……３ライン遅延回路、35,36,37……加算
回路、41……１ライン遅延回路、42,43……係数回路、4
4……係数制御回路、45……加算回路、46……メモリ、4
7……アクセス制御回路。
装置の構成を示すブロック図、第２図は第１図の走査変
換回路６の構成の一例を示すブロック図、第３図と第４
図は第２図の走査変換回路の動作を説明するための波形
図とライン間の合成の様子を示す概念図、第５図は第２
図の走査変換回路を経て表示される画面の様子を示す概
念図、第６図は第１図の走査変換回路６の他の構成の一
例を示すブロック図、第７図は第６図の走査変換回路に
よる走査変換の一例を説明するための概念図、第８図は
MUSE映像信号をNTSC方式の表示装置への表示方法を説明
するための概念図である。 １……ローパスフィルタ、２……A/D変換回路、３……
ディエンファシス回路、４……逆γ処理回路、５……プ
リフィルタ、６……走査変換回路、７……時間軸伸張回
路、８……線順次デコーダ、９……逆マトリクス回路、
10……D/A変換回路、11……ローパスフィルタ、31a,31b
……メモリ、32……アクセス制御回路、33……１ライン
遅延回路、34……３ライン遅延回路、35,36,37……加算
回路、41……１ライン遅延回路、42,43……係数回路、4
4……係数制御回路、45……加算回路、46……メモリ、4
7……アクセス制御回路。
Claims (1)
- 【請求項１】MUSEテレビジョン映像信号のライン群を半
分の本数に圧縮しつつ各ラインの時間軸をほぼ２倍に伸
張する走査変換手段と、 この走査変換済みのライン群から構成される縦横比16:9
の画面を左右を欠落させつつかつ上下に無表示領域を出
現させつつつNTSC表示画面内に表示する表示手段とを備
えたことを特徴とするMUSE映像信号の表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1016824A JP2557518B2 (ja) | 1989-01-26 | 1989-01-26 | Ｍｕｓｅ映像信号の表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1016824A JP2557518B2 (ja) | 1989-01-26 | 1989-01-26 | Ｍｕｓｅ映像信号の表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02196582A JPH02196582A (ja) | 1990-08-03 |
| JP2557518B2 true JP2557518B2 (ja) | 1996-11-27 |
Family
ID=11926925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1016824A Expired - Fee Related JP2557518B2 (ja) | 1989-01-26 | 1989-01-26 | Ｍｕｓｅ映像信号の表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2557518B2 (ja) |
-
1989
- 1989-01-26 JP JP1016824A patent/JP2557518B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02196582A (ja) | 1990-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6211918B1 (en) | Video signal converter and television signal processing apparatus | |
| JP3060799B2 (ja) | 順次走査信号処理システム | |
| US4853765A (en) | Sequential scanning converter with frame comb filter and freeze frame feature | |
| JPH03239079A (ja) | Ｎｔｓｃ―ｈｄコンバータ | |
| JPS61214873A (ja) | カラ−テレビジヨン受像機 | |
| US5786863A (en) | High resolution recording and transmission technique for computer video and other non-television formatted video signals | |
| JP2557518B2 (ja) | Ｍｕｓｅ映像信号の表示装置 | |
| JPH11143441A (ja) | 画像表示制御装置および画像表示制御方法 | |
| KR0148187B1 (ko) | 더블스크린 및 픽쳐인픽쳐기능 겸용회로 | |
| JP2809738B2 (ja) | 映像信号変換装置 | |
| JP2830954B2 (ja) | テレビジョン信号処理装置 | |
| JP2870697B2 (ja) | 分割表示方式 | |
| JP2872269B2 (ja) | 標準／高品位テレビジョン受信装置 | |
| KR100219581B1 (ko) | 신호변환장치에있어서의색신호처리회로 | |
| JPS60119184A (ja) | テレビジヨン映像信号処理装置 | |
| JP2600451B2 (ja) | Ｍｕｓｅ／ｎｔｓｃダウンコンバータの時間軸変換回路 | |
| JPH0846995A (ja) | 画像記録装置及び画像再生装置 | |
| JPH02196583A (ja) | Ｍｕｓｅ映像信号の表示装置 | |
| JPS62245889A (ja) | テレビジヨン会議装置 | |
| JPH0346492A (ja) | 映像信号変換装置 | |
| JPH11164266A (ja) | 映像信号処理装置 | |
| JPH08265666A (ja) | テレビジョン信号の表示装置 | |
| JPH0385987A (ja) | 映像信号記録方式 | |
| JPH03114392A (ja) | 標準／ワイド画面テレビジョン受信機 | |
| JPH0461493A (ja) | 映像信号の記録／再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |