JPH0540618Y2 - - Google Patents

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案はテレビジヨン画像の画面合成装置に関
し、特に複数の動画像信号をデイジタル技術によ
り縮小し、複数を一画面に合成表示する複数画像
画面合成装置に関する。

〔従来の技術〕

従来この種の技術としてはテレビジヨン画像
の中に他のテレビジヨン画像を縮小し、一つをは
め込み表示するテレビインテレビ表示方式、
DVE等のテレビジヨン特殊効果装置による静止
画複数分割表示方式、等が提供されていた。

〔考案が解決しようとする問題点〕

これら従来技術を用いて、複数の非同期動画像
信号を縮小し、一台の表示器に分割、合成表示を
する場合、従来技術では以下の如き問題点があつ
た。

上述の従来技術にあつては取扱う信号数が少
ない事から、夫々の画像毎にフレームメモリーを
持たせた上で画像縮小ならびにワイプ処理をする
方式を用いていたが、入力画像ごとにフレームメ
モリーを持つ事は、入力が複数となつた場合は装
置規模が大きくなるなどの問題点がある。

さらに従来技術のDVE等のテレビジヨン特
殊効果装置を１台用いて複数の画像を縮小し分割
合成表示しようとすると、縮小されて分割合成表
示された画像は間欠的に静止画像となつてしま
う。縮小分割合成画を動画像とするためには、こ
れらDVE装置を複数台使用すれば本考案と同等
の機能は実現可能であるが、装置規模が大きくな
る等の問題点がある。

〔問題点を解決するための手段〕 本考案は、上述の欠点を除去し、独立した同期
位相を持つ複数の画像信号をリアルタイムに縮小
処理した上で一台の表示器に動画像のまま、分割
合成表示する最小規模にして高画質な表示装置を
提供することにある。

すなわち、それぞれ独立した同期位相で再生さ
れる複数の異なつた画像内容のテレビジヨン動画
像信号の画像寸法を水平方向、垂直方向とも縮小
し、一台の表示モニター装置に同時に複数の動画
像を格子状に分割合成表示する装置において、夫
夫のテレビジヨン入力信号の内から縮小用の特定
画素を時分割に選択する機能を有し、これら選択
された信号を予め決められた一画面表示用フレー
ムメモリーの表示領域に記録する場合、夫々の入
力信号のラスター表示位置を検出する機能を有
し、これら表示位置に対応するフレームメモリー
の記録アドレスに直接縮小用特定画素を記録する
機能を有し、さらにフレームメモリー記録アドレ
スを分割ブロツク単位で自由に可変する機能を有
し、合成画面上で夫々の入力信号に対応した縮小
用画像の表示位置をリアルタイムで移動表示する
機能を有し、一つの表示装置に分割合成画像を表
示することを特徴とする。複数画像画面合成装置
を提供することにある。

〔実施例〕

次に本考案について図面を参照して説明する。
第１図は本考案の一実施例の全体構成を示す。図
において映像入力端子１に供給された標準テレビ
ジヨン信号は、入力映像処理部２において、輝
度／色度分離回路３によりＹ−Ｃ分離された後、
Ａ−Ｄ変換器５により、デイジタルデーター化さ
れた後、縮小演算回路６にて、縮小画像が生成さ
れる。これら縮小に至る一連の動作は入力端子１
に供給される映像信号を同期分離回路４にて分離
生成したタイミングクロツクにて行う。本考案で
は複数の画像に対し、これら処理を行うため、入
力映像処理部１は複数設備されている様子は第１
図に示す通りである。縮小演算回路６で生成され
た縮小画像信号は、ゲート回路８により時分割に
順次選択されフレームメモリー１０に書込まれ
る。

フレームメモリー１０は記録に当つては、ゲー
ト回路８と入力画像のラスター位置を計数するア
ドレス制御回路７で決定されるアドレスにランダ
ムに記録されるが読出しに当つては、テレビジヨ
ン同期信号に合わせ、シーケンシヤルに読出され
る。

これら入力映像、ゲート回路、フレームメモリ
ーと出力画像の対応例を第２図に示す。このよう
にフレームメモリーに記録する時に縮小画像の記
録場所を決めておけば読出しに当つては順次読出
すことで、縮小画像の分割合成表示が可能とな
る。フレームメモリーの書込、読出し制御回路を
夫々、９，１１（第１図）に示す。フレームメモ
リー１０から読出されたデイジタル信号は、Ｄ−
Ａ変換器１３にてアナログコンポーネント信号に
変換され、テレビジヨンカラーエンコーダー１４
にて標準NTSC信号を生成し出力端子１６に出力
される。さらに分割合成表示された縮小画像の接
続部分をマスクするための格子状のボーダー信号
はデイジタル的に発生しＤ−Ａ変換器１３に供給
される。ボーダー信号発生器１２はメモリーの読
出しタイミングに同期して動作する。共通制御回
路１５は実施例の動作全般の制御およびタイミン
グ信号の供給を行つている。

次に第２図を参照にしながら、入力画像の時分
割抽出とフレームメモリーへの記録に当つてのア
ドレス決定方式に関し、説明する。第２図は、複
数の映像信号を縮小し分割合成表示する場合の例
として、１６の入力信号を縦・横1/4に縮小し
（面積比1/16）表示する場合の入力信号と出力画
像上の対応を示すものでフレームメモリー１０の
中に示した数字１〜16は対応する入力画像の番号
を示す。これら分割合成表示に当つての入力と出
力位置の対応は任意に選択することができ、第２
図に固定のものではない。

ひきつづき第１図、第２図を用いて説明する。
入力映像処理部２は、夫々供給される映像信号の
タイミングに追従し、縮小用画像信号を順次生成
しており、ゲート回路８にて選択されると、その
時点で生成していた縮小用画像信号とその信号の
ラスター位置情報と、フレームメモリー上の記録
領域に対応して決まる、フレームメモリーアドレ
スをゲート回路を通じフレームメモリーの書込制
御回路９に供給する。従つて、フレームメモリー
への書込みアドレスは、ゲート回路８によつて選
択された入力映像処理部で表示しているテレビジ
ヨン信号のラスター位置により決められるため、
独立同期位相で供給される複数の縮小用画像もフ
レームメモリーに記録される時点で位相の統一が
可能となる。これら縮小画像とフレームメモリー
画像を画素の単位に対応つけたものが第３図であ
る。

第３図ａは入力画像をデイジタル化した場合の
サンプリングポイントをラスター上に表現したも
のでこれを縦／横1/4（面積1/16）にする場合必
要となる画像を●印で示している。第３図ｂはａ
で縮小された画素が、フレームメモリーに記録さ
れた状態を示しており、第３図ａの画素とｂの画
素のダシユー記号付き同一番号を付した画素は入
力映像処理部から、ゲート回路−７を経由して記
録された画素で同一の信号である。従つて第３図
は画像縮小の原理と入力／出力の対応を説明して
いることになるが、入力画像は前述の如く、夫夫
独立同期で再生されているため第３図ａのPnm
点に達した時点でゲート回路が開いた場合は
Pnm点を縮小し、記録するフレームメモリーの
アドレスP′nm点に、一定の規則にもとずきアド
レスの変換を行う事で同期位相の変換と縮小記録
が可能となる。これらラスターのスキヤンニング
位置を細かに知るためには、各入力映像処理部ご
とに各種のカウンター回路を備えているが、これ
を同期分離回路から分離したラスター０番地を示
す信号を用いてリセツトし、入力映像に追従した
同期タイミングを作りフレームメモリーへの書込
アドレスの決定を行つている。

次にゲート回路８の時分割動作に関し、第４図
を用いて説明する。ここで説明を簡単にするため
入力映像処理部に供給される画像信号の同期位相
が一致している場合を例にとり説明する。第４図
も面積比1/16に圧縮した場合の説明である。第４
図ａのテレビジヨンラスター上に印したサンプリ
ングポイントの記号の１から16は、そのラスター
タイミングに達した時にゲート回路で選択される
入力映像処理部の番号を示している。即ち、第１
番目のラスターをスキヤンニングしている時はゲ
ート回路が１，２，３，４，１，２，３，４の順
に入力映像を選択し、取出した画像信号は前述の
方式に従い、入力映像のラスター位置に対応した
フレームメモリー位置に記録される。以下同様に
して、第２番目のラスター位置に同期位相が移つ
た場合には５，６，７，８番目の入力映像回路が
選択されるこの動作を第４番目のラスターまで繰
返すことで、16の入力全てがフレームメモリーに
記録され、第５番目のラスター位置のタイミング
では第１番目のラスター位置と同様の処理とな
る。以上のように、ゲート回路の選択動作を１つ
の入力映像処理部について着目すると、フレーム
メモリーに記録された時に画像が縮小されるよう
に動作する事が判る。第４図の説明は、テレビジ
ヨン信号のどちらか一方のフイールドに対し、説
明したものであるが、他の一方のフイールドに対
しても同様の動作となるが説明は省略する。これ
らゲート回路の動作は、どれか１つの入力映像処
理部で発生するタイミングを用いて動作するよう
にするが、入力信号によつてはこれと同期位相が
異なる場合がある。この場合であつても、選択さ
れた時点でのラスタータイミングによつて生成さ
れたフレームメモリーアドレスに記録されるた
め、入力信号ごとに同期位相が異なつていても何
ら不都合は生じない事は前述の通りである。

さらに、規準となる入力映像処理部がブランキ
ング期間になつた場合でも、サブキヤリアーの連
続性とラインスキヤンニングの連続性が保たれて
おれば、ゲート回路は同一の周期によつて選択さ
れ続けるため、入力映像信号相互間の位相が、全
く異なつていても何ら、支障はない。また、入力
映像回路２がゲート回路８により、選択された
時、その入力映像信号がブランキング期間中であ
る場合、フレームメモリーへの書込みを行なわな
い様に制御する。この様にする事で入力信号ごと
に、同期位相が異なつていても何ら不都合はな
く、縮小画像の記録が出来る。以上の如く、複数
の入力信号を均等に間引きし、フレームメモリー
に記録することにより、動画縮小合成表示を実現
している。

以上の動作をやや具体的に第５図を用いて説明
する。いずれの場合もデイジタル化サンプルは
4fsc、縮小分割数は16画面の場合である。第５図
ａは、第１図のゲート回路８を制御する信号を作
るための原理を示すもので4fscサンプル信号を用
いれば1H期間は910ポイントとなるため、910進
のサイクリツクカウンター１７をカウントした出
力を４進カウンター１８に供給し、計数すること
で垂直方向のラスター位置を決めることができ
る。一方、供給された4fsc信号は水平方向に４進
のサイクリツクカウンター１９で計数することで
水平方向の４分割位置を決める。以上のように垂
直、水平の位置が判れば、第４図に示した如く、
選択されるべき映像回路が決まり、具体的には、
デコーダー回路２０でこれら選択処理を行う。従
つてここで使用する4fsc信号はサブキヤリアー信
号の連絡性が保たれている限り、第４図の原理に
従い入力映像回路を均等に選択することが判る。

次に入力映像回路がゲート回路８によつて選択
された時その入力映像回路のラスターがどの位置
にあり、その信号を縮小しフレームメモリーのど
の位置に記録するかの具体的方式を第５図ｂを参
照しながら説明する。一般的に4fscサンプルの場
合、映像信号の有効表示期間は約768ポイントで
ある。また垂直方向ラスターブランキング期間を
21Hとすると、映像の有効期間はフイールド当り
約235本となる。4fscサンプルをカウントするこ
とで映像信号のラスター位置を容易に知る事がで
きる。これらカウンター回路を本考案の目的に合
うよう原理的に構成すると、第５図ｂの如くな
る。

サンプリング信号は水平ブランキング期間を計
数するための142進ストツプカウンター２２で計
数し、その期間を終了した後は、映像の1/4縮小
のための４進サイクリツクカウンター２１で計数
し、その出力をAND回路２３を経由して192進サ
イクリツクカウンター２４に供給し縮小画素の表
示位置を決めるよう動作する。この192進カウン
ター２４の計数値はフレームメモリー記録時の水
平方向1H分の絶対番地を指し示している。この
カウンター２４の出力を、４進カウンター２５で
計数し、1/4に縮小したサンプル信号を60進カウ
ンター２６で計数すると、垂直方向の縮小後の絶
対番地を知る事ができる。５進カウンター２８は
垂直ブランキング期間を計数するためのものであ
る。

以上、説明の如くサンプル信号を計数すること
で映像信号の表示位置を知る事が可能で、ここで
得た位置情報をもとにフレームメモリーに画像信
号を書込めば、第２図フレームメモリー記録状況
図の１の領域に書込むことが可能であるが、複数
の入力を縮小し分割合成表示する場合は、第２図
に示す如く、表示領域が自由に決められる必要が
ある。このため、カウンター２４と２６で得た計
数値に対し、固定アドレス情報を加算すること
で、表示領域を第２図のフレームメモリー記録状
況図で２〜16の領域に変換するための機能を実現
している。即ち、垂直方向アドレス加算機３０と
水平方向アドレス加算機３１を用い、表示領域の
移動を行う。これらアドレス加算回路へ供給する
固定アドレスは、第２図のフレームメモリー記録
状況説明図を用いて説明すると、入力映像処理部
２番の場合は、垂直方向は０（即ち加算しない）、
水平方向は192となり、また入力映像処理部７番
の場合は、垂直方向は60、水平方向は384となる。
その他の入力映像処理部に対しても同様の方式を
適用するが、数値は夫々異なり、フレームメモリ
ー上のアドレス位置により決められる。また入力
映像処理部がゲート回路８にて選択されたとき、
その映像信号が垂直ブランキングまたは水平ブラ
ンキング期間中であれば、書込禁止情報を生成
し、フレームメモリーへのアドレス信号の送出を
止め、書込禁止情報を書込制御回路９へ渡す。以
上の書込禁止回路はカウンター２２とカウンター
２６の情報をもとに書込禁止回路２９が判断し、
アドレス信号の送出をアドレスゲート回路３２に
伝え、制御している。このアドレスゲート回路３
２は夫々の入力映像処理部ごとに、設けられてい
るが、その出力信号即ちフレームメモリーアドレ
ス信号は、縮小画像信号と同様にゲート回路８で
選択され書込制御回路９に供給される。

以上、説明したように入力映像処理部の同期位
相に対応してフレームメモリーへの書込みを行う
ことで、非同期の複数画像の同期位相を合わせる
ためのフレームシンクロナイザーのような特別の
フレームメモリー装置を用いることなく、機能の
実現が可能である。また以上の説明は第４図を用
いて、16分割画面の生成につき説明したが、ゲー
ト回路のサンプリング周期を変えることで４分
割、９分割画面の生成も同様に容易に実現でき
る。さらに上述の第５図ｂで示したＶアドレスな
らびにＨアドレス加算回路３０，３１へ供給する
固定長アドレスデーターを何らかの方法で可変す
るならば、合成画像の表示位置を自由に移動させ
ることも可能で新たな演出効果が実現できる。

〔考案の効果〕

以上説明したように本考案は、独立した同期位
相で再生される複数の異なつた画像内容のテレビ
ジヨン動画信号の画像寸法を縮小し、一台の表示
モニター装置に同時に複数を分割合成表示する装
置にあつて、画像の縮小処理と入力映像信号間の
時間軸一致処理を入力画像のラスター位置情報を
基に選択・抽出し、フレームメモリーに記録する
ことにより、入力画像信号間の同期位相を合わせ
るためのフレームメモリーを必要とせずに、また
縮小画像信号を分割合成表示するための、ワイプ
またはミクシング回路を用いる必要もなく、簡易
にして高性能な複数画像画面合成装置を実現でき
る効果がある。

【図面の簡単な説明】

第１図は本考案の一実施例の全体構成図、第２
図は入力映像と出力合成画像の対応を示す図、第
３図は画像縮小原理図、第４図は複数画像を時分
割に選択し、フレームメモリーに記録する場合の
時分割動作の説明図、第５図はゲート回路ならび
にアドレス制御回路の動作説明図である。 １……映像入力端子、２……入力映像処理部、
３……Ｙ−Ｃ分離回路、４……同期分離回路、５
……Ａ−Ｄ変換器、６……縮小演算回路、７……
アドレス制御回路、８……ゲート回路、９……書
込制御回路、１０……フレームメモリー、１１…
…読出し制御回路、１２……ボーダー信号発生
器、１３……Ｄ−Ａ変換器、１４……テレビジヨ
ンカラーエンコーダー、１５……共通制御回路、
１６……映像出力端子、１７……カウンター回
路、１８……カウンター回路、１９……カウンタ
ー回路、２０……デコーダー回路、２１……カウ
ンター回路、２２……カウンター回路、２３……
AND回路、２４……カウンター回路、２５……
カウンター回路、２６……カウンター回路、２７
……AND回路、２８……カウンター回路、２９
……書込禁止制御回路、３０……Ｖアドレス加算
回路、３１……Ｈアドレス加算回路、３２……ア
ドレスゲート回路。

Claims (1)

【実用新案登録請求の範囲】
1. それぞれ独立した同期位相で再生される複数の
   異なつた画像内容のテレビジヨン動画像信号の画
   像寸法を水平方向、垂直方向とも縮小し、一台の
   表示モニター装置に同時に複数の動画像を格子状
   に分割合成表示する装置において、画像信号を格
   納するフレームメモリーと、複数のテレビジヨン
   入力信号の画像信号を間引き縮小画像信号を作る
   ゲート回路と、前記複数のテレビジヨン入力信号
   毎にこの信号のラスター表示位置を検出する手段
   と、前記複数のテレビジヨン入力信号毎に決まる
   前記フレームメモリーに対する格納位置を規定す
   る固定アドレスを設定する設定手段と、前記固定
   アドレスと前記ラスター表示位置に基づき前記ゲ
   ート回路からの複数の縮小画像信号を前記フレー
   ムメモリーに順次書込んでゆく書込み制御手段
   と、前記フレームメモリーに格納された複数の縮
   小画像信号を１枚の合成画像信号として読み出す
   読出し制御手段とを具備することを特徴とする複
   数画像画面合成装置。