JPH0318195A - 映像信号処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、例えば、動き適応型Ｙ／Ｃ分な、動き適応
型走査線補間等のディジタル信号処理を施して画質改善
を図るようにした高精細テレビジョン受倣機に適用して
好適な映像信号処理装置に間する． ［従来の技術］ ＩＤＴＶ，ＥＤＴＶ等の高精細テレビジョン受像機では
、クロス妨害（クロスルミナンス、クロスカラー）、ラ
インフリッカ等の妨害による画質劣化を改善するため、
動き適応型Ｙ／Ｃ分離、動き適応型走査線補間等のディ
ジタル信号処理が行なわれている． 第８図は、このような高精細テレビジョン受像機の信号
処理部の構成例を示すものである。

同図において、入力端子】には、例えば、ＮＴＳＣ方式
の複合カラー映ｌ信号よりアナログ処理によって分離さ
れた輝度信号Ｙがディジタル信号とされて供給される。

この輝度信号Ｙはフィールドメモリ２、３および４の直
列回路に供給ざれる。この場合、フィールドメモリ２，
３および４は、それぞれ２６２Ｈ分、２６３Ｈ分および
２６２Ｈ分の容量を持ち、それぞれ２６２Ｈ，２６３Ｈ
および２６２Ｈの遅延時間を有する遅延素子を構成して
いる。ここで、ＩＨはｌ水平間間を表している。

そして、入力端子１に供給される輝度信号Ｙおよびフィ
ールドメモリ２，３および４の出力信号はそれぞれ信号
処理回路５および動き検出回路６に供給され、フィール
ドメモリ２および４の出力信号は、それぞれＩＨの遅延
時間を有する遅延素子を構成するラインメモリ７ａおよ
び７ｂを介して信号処理回路５に供給される。

ここで、入力端子１に供給される信号をａ、フィールド
メモリ２，３および４の出力信号を、それぞれｂ，　　
ｄおよびｅ、ラインメモリ７ａおよび７ｂの出力信号を
それぞれＣおよびｆとすると、これらａｘｆの信号の走
査線位置は、第９１１ｉ！ｌに示すようになる。

また、入力端子８には、上述したＮＴＳＣ方式のカラー
映像信号よりアナログ処理によって分離復調された赤色
差信号Ｒ−Ｙおよび青色差信号Ｂ−Ｙの点順次信号（以
下『色信号Ｃ」という）がディジタル信号とされて供給
される。

この色信号Ｃはフィールドメモリ９および１０の直列回
路に供給される．この場合、フィールドメモリ９および
１０は、それぞれ２６２Ｈ分および２６３Ｈ分の容量を
持ち、それぞれ２６２Ｈおよび２６３Ｈの遅延時間を有
する遅延素子を構成している。

そして、入力端子８に供給される色信号Ｃ、フィールド
メモリ９および１０の出力信号は信号処理回路１ｌおよ
び動き検出回路６に供給され、フィールドメモリ９の出
力信号はＩＨの遅延時間を有する遅延素子を構成するラ
インメモリ１２を介して信号処理回路１ｌに洪翰される
． ここで、入力端子８に供給される信号をａ′フィールド
メモリ９および１０の出力信号を、それぞれｂ′および
ｄ′、ラインメモリｌ２の出力信号をＣ′とすると、こ
れらａ′〜ｄ′の信号の走査線位置は、第ｌＯ図に示す
ようになる。

また、動き検出回路６では、信号ａおよびｄのフレーム
間差信号と信号ｂおよびｅのフレーム間差信号から輝度
に係る動き情報が形成されると共に、信号ａ′およびｄ
′のフレーム間差信号より色に係る動き情報が形成され
、さらに、これら２つの動き情報の演算処理（加算、最
大値検出等の処理）によって輝度に係る動き情報Ｋｙ　
　（０≦Ｋｙ≦１）および色に係る動き情報Ｋｃ　　（
０≦Ｋｃ≦１〉が形成される。これら動き情報Ｋｙ．　
　Ｋｃは動き量が大きいほど大きくなる。これら動き情
報Ｋｙ．Ｋｃは、それぞれ信号処理回路５．１１に供給
される． また、信号処理回路５では、輝度信一号分離処理および
走査線補間処理が行なわれる。

すなわち、ライン間処理およびフレーム間処理によって
輝度信号が分離され、それぞれで分離される輝度信号が
動き情報Ｋｙに応じて混合されて輝度信号とされる．つ
まり、ライン間処理で分離される輝度信号の係数はＫｙ
とされ、一方、フレーム間処理で分離される輝度信号の
係数は１−Ｋｙとされて混合される。

この場合、信号Ｃが現走査線信号とされ、この信号Ｃの
他に信号ｂ．　　ｆを用いて処理が行なわれる．例えば
、ライン間処理では信号しおよびＣがそれぞれ１／２の
割合で加算され、フレーム間処理では信号Ｃおよびｆが
それぞれ１／２の割合で加算される． 次いで、フィールド内処理およびフィールド間処理によ
って補間走査線信号が形成され、それぞれで形成される
補間走査線信号が動き情報に応じて混合されて補間走査
線信号とされる。つまり、フィールド内処理で形成され
る信号の係数はＫｙとされ、一方、フィールド間処理で
形成される信号の係数は１−Ｋ）／とされる。

この場合、現走査線信号Ｃに対応する補間走査線信号Ｃ
本が信号ｂ，　　ｃおよびａ，　　ｄを用いて作成され
る。例えば、フィールド内処理では信号ｂおよびＣがそ
れぞれ１／２の割合で加算され、フィールド間処理では
信号ａおよびｄがそれぞれ１／２の割合で加算される。

この信号処理回路５より出力される現走査線信号Ｙｍお
よび補間走査線信号Ｙｉはラインメモリで構成される倍
速変換回路ｌ３に供給されて培速変換処理が行なわれる
。つまり、現走査線信号Ｙ調および補間走査線信号Ｙｉ
がそれぞれラインメモリに書き込まれると共に、Ｈ／２
の期間をもって連続して読み出される。これにより、水
平間間がＨ／２とされたノンインターレース方式の輝度
信号Ｙ′が形成され、この輝度信号Ｙ′は出力端子１４
Ｙに導出される。

また、信号処理回路１１では、色信号分離処理および走
査線補間処理が行なわれる。

すなわち、フィールド内処理およびフィールド間処理に
よって補間走査線信号が形成され、それぞれで形成され
る補間走査線信号が動き情報に応じて混合されて補間走
査線信号とされる．つまり、フィールド内処理で形成さ
れる信号の係数はＫｃとされ、一方、フィールド間処理
で形成ざれる信号の係数はｌ−Ｋｃとされる． この場合、信号Ｃ′が現走査線信号とされ、この信号Ｃ
′の池に信号ａｌ．　　ｂ１．ｄＪを用いて処理が行な
われる。例えば、フィールド内処理では信号ｂ′および
Ｃ′がそれぞれ１／２の割合で加算され、フィールド間
処理ではａ′およびｄ′がそれぞれ１／２の割合で加算
される．ここで、復調後の色信号に含まれる輝度信号の
位相は、フレーム間およびライン間で反転しているので
、上述したようにフィールド内処理およびフィールド間
処理で形成される補間走査線信号からは輝度信号が除去
される．つまり、走査線補間処理と並行して色信号分離
処理も行なわれていることになる。

この信号処理回路ｌ１より出力される補間走査線信号Ｃ
ｉは培速変換回路ｌ３に供給されて培速変換処理が行な
われる．つまり、補間走査線信号Ｃｉがラインメモリに
書き込まれると共に、Ｈ／２の朋間をもって２回連続し
て読み出される．これにより、水平期間がＨ／２とされ
たノンインターレース方式の色信号Ｃ′が形成され、こ
の色信号Ｃ′は出力端子１４Ｃに導出される．［発明が
解決しようとする課題］ ところで、このような構成において、高画質の静止画を
実現するために、各フィールドメモリの書き込みを禁止
する場合を考える．上述したように信号処理回路５．１
１では、最初のフィールドメモリ２．９の入力信号も使
用して処理を行なうが、各フィールドメモリへの書き込
みを禁止した場合には、この入力信号が得られなくなる
。

したがって、第８図例の構成で高画質の静止画を実現す
るためには、■フィールドメモリ２．９の前段に静止時
用のフィールドメモリを追加するか、■信号処理回路５
．１１の後段に静止時用のフィールドメモリを追加する
必要がある．つまり、フィールドメモリの増加を招き、
規模が大きくなると共に、高価となる不都合がある． そこで、この発明では、フィールドメモリの増加を招く
ことなく、高画質の静止画を実現できるようにすること
を目的とするものである．［！！題を解決するための手
段］ この発明は、入力映Ｉ！信号が供給される複数個のフィ
ールドメモリの直列回路と、入力映像信号および複数個
のフィールドメモリの出力信号より動き情報を検出する
動き検出回路と、この動き情報に基づいて入力映像信号
および複１個のフィールドメモリの出力信号を処理して
出力映像信号を得る信号処理回路と、この信号処理回路
の出力信号を複数個のフィールドメモリの内のーのフィ
ールドメモリに書き込み信号として供給する１１のスイ
ッチ回路と、信号処理回路の出力信号とーのフィールド
メモリの出力信号とを切り換え出力する第２のスイッチ
回路と、第１および第２のスイッチ回路の切り換えを制
御する切換制ｔＳ信号およびーのフィールドメモリの書
き込みを禁止する制御信号とを出力するタイミング発生
回路とを備えてなるものである。

［作　用］ 上述構成においては、静止モードあるいはストロボモー
ドの静止時には、１１のスイッチ回路２１，２２．２６
によって信号処理回路５．１１の出力信号を１フィール
ド分一のフィールドメモリ３．４．１０に書き込んだ後
一のフィールドメモリの書き込みを禁止し、このフィー
ルドメモリ３，４．１０より繰り返して映倣信号を読み
出し、さらに、第２のスイッチ回路２４．２６．２８に
よってこのーのフィールドメモリ３，４．１０の出力信
号を選択することにより、信号処理された同一フィール
ドの映像信号を連続して取り出し得る．つまり、上述構
、成においては、フィールドメモリの増加を招くことな
く、高画質の静止画あるいはストロボ画を実現し得る． ［実　施　例］ 以下、第１図を参照しながら、この発明の一実施例につ
いて説明する．この第１図において、第８図と対応する
部分には同一符号を付し、その詳細説明は省略する． 同図において、フィールドメモリ２および３の出力信号
は、それぞれ切換スイッチ２ｌおよび２２の八例の固定
端子に供給される．この切換スイッチ２１および２２の
ＢＩｌの固定端子には、それぞれ信号処理回路５より出
力される現走査線信号ＹＩＩ＋および補間走査線信号Ｙ
１が供給される．そして、この切換スイッチ２１および
２２の出力信号は、それぞれフィールドメモリ３および
４に洪紛される． ここで、フィールドメモリ３および４は、第８図例とは
異なり、それぞれ２６２．５Ｈ分の容量を持ち、それぞ
れ２６２．５Ｈの遅延時間を有する遅延素子を構成して
いる．そのため、フィールドメモリ３の出力信号は、Ｈ
／２の遅延時間を有する遅延整合用のラインメモリ２３
を介して信号処理回路５および動き検出回路６に供給さ
れる。

また、信号処理回路５より出力される現走査線信号Ｙｍ
および補間走査線信号Ｙｉは、それぞれ切換スイッチ２
４および２５のＡｆｌｌｌＪの固定端子に供給される．
この切換ヌイッチ２４および２５の８１１１の固定端子
には、それぞれフィールドメモリ３および４の出力信号
が供翰される．そして、この切換スイッチ２４および２
５の出力信号は、それぞれ倍速変換回路１３に供給され
る．また、フィールドメモリ９の出力信号は切換スイッ
チ２６のＡｌｌの固定端子に供給される。この切換スイ
ッチ２６のＢ（１１の固定端子には、信号処理回路１１
より出力される補間走査線信号Ｃ：が供給される，そし
て、この切換スイッチ２６の出力信号は、フィールドメ
モリ１０に供給される．ここで、フィールドメモリ１０
は、第８図例とは異なり、２６２．５Ｈ分の容量を有し
、２６２．５Ｈの遅延時間を有する遅延素子を構成して
いる．そのため、フィールドメモリ１０の出力信号は、
Ｈ／２の遅延時間を有する遅延整合用のラインメモリ２
７を介して信号処理回路ｌ１および動き検出回路６に供
給される． また、信号処理回路１１より出力される補間走査線信号
Ｃｉは切換スイッチ２日のＡ　（ＩＩ＋の固定端子に供
給される。この切換スイッチ２８のＢＩｇの固定端子に
はフィールドメモリ】Ｏの出力盾号が供給される．そし
て、この切換スイッチ２８の出力信号は倍速変換回路１
３に供給される。

また、３０は制御回路である。この制御回路３０には、
垂直同期信号ＶＤおよび水平同ＩＩ１信号ＨＤの他に、
静止指令信号ＣＭＳ、ストロボ指令信号Ｃ　Ｍ　Ｒ，　
　ストロボサイクルデータＤＡＴＡ　Ｉおよび２次限処
理期間データＤＡＴＡ２が供給される．そして、この制
御回路３０からは、切換スイッチ２１．２２および２６
の切換を制御する信号Ｓａ、切換スイッチ２４．２５お
よび２８の切換を制御する信号ｓｂ、フィールドメモリ
３，４および１０の書き込み禁止を制御する信号Ｓｃ、
動き検出回路６からの動き情報を制御する信号Ｓｄ倍速
変換回路ｌ３を構成するラインメモリの書き込みリセッ
｝　１８号Ｓｅおよび読み出しリセット信号Ｓｆが出力
される． 第２図は制御回路の具体構成を示すものである．同図に
おいて、静止指令信号ＣＭＳはラッチ回路１０１に供給
され、このラッチ回路１０１の出力信号はアンド回路１
０２に供給される．また、ストロボ指令信号ＣＭＲはラ
ッチ回路１０３に供給され、このラッチ回路１０３の出
力信号はオア回路１０４に供給されると共にインバータ
１０５を介してアンド回路１０６に供給される。

このアンド回路１０６の出力信号はカウンタ１０７にロ
ード信号として供給される。このカウンタ１０７にはス
トロボサイクルデータＤＡＴＡ　Ｉがロードデータとし
て供給される。このカウンタ１０７のＭＳＢ出力はイン
バータ１０日を介してアンド回路１０６に供給されると
共にオア回１ａ　１　０４に供給される。このオア回路
１０４の出力信号はアンド回路１０２に供給される． そして、アンド回路１０２の出力信号は信号Ｓａとして
出力される。また、アンド回路１０２の出力信号はラッ
チ回路１０９に洪給され、このラッチ回路１０９の出力
信号は１言号ｓｂとして出力される●　また、アンド回
路１０２の出力信号およびラッチ回路１０９の出力信号
はオア回路１１０に供給され、このオア回路１１０の出
力信号は信号Ｓｃとして出力される． また、アンド回路！０２の出力信号はカウンタ１１１に
ロード信号として供給される。このカウンタ１１１のＭ
ＳＢ出力はインバータ１１２を介してこの方ウンタ１１
１にカウンタイネーブル信号として供給される．このカ
ウンタ１１１にはロード解除後の２次元処理朋間のデー
タＤＡＴＡ２がロードデータとして供給される．そして
、このカウンタ１１１のＭＳＢ出力は信号Ｓｄとして出
力される。

なお、ラッチ回路１０１，１０３および１０９、カウン
タ１０７および１１１には、垂直同朋信号ＶＤがクａツ
クとして供給される． また、水平同期信号ＨＤは直接切換スイッチ１１３のＡ
９１１の固定端子に供給されると共に、Ｈ／２の遅延時
間を有する遅延素子１１４を介して切換スイッチ１１３
のＢ側の固定端子に供給される。

また、ラッチ回ＰＩｌ　０９の出力信号はインバータ１
１５を介してＤフリップフａツブ１１６にクリア信号と
して供給される．このフリップフロップ１１６には垂直
同期信号ＶＤがクロックとして供給される。このフリッ
プフロップ１１６の反転出力信号はその入力端子に供給
される。このフリップフロップ１１６の非反転出力信号
はオア回路１１７に供給され、このオア回路１１７には
ラッチ回路１０９の出力信号が供給される。このオア回
路１１７の出力信号は切換スイッチ１１３に切換制御信
号として供給される．この切換スイッチ１１３は、オア
回路１１７の出力信号がハイレベルｒＨＪであるときに
はＡｌｌｌｌに接続され、ローレペル「Ｌ」であるとき
にはＢ側に接続される。そして、この切換スイッチ１１
３の出力信号は書き込みリセッ｝ｆＮ号Ｓｅとして出力
される．また、水平同期信号ＨＤは逓倍回路１１８で２
逓倍されたのち読み出しリセット信号Ｓｆとして出力さ
れる。

１１図に戻って、制御回路３０より出力される信号Ｓａ
は切換スイッチ２１．２２および２６に供給され、これ
ら切換スイッチ２１．２２および２６は、信号Ｓａがハ
イレベル「Ｈ」であるときにはＡＩｌｍに接続され、ロ
ーレベル「Ｌ」であるときにはＢｉｌｌに接続される。

また、制御回路３０より出力される信号ｓｂは切換スイ
ッチ２４．２５および２８に供給され、これら切換スイ
ッチ２４．２５および２８は、信号ｓｂがハイレベル『
Ｈ」であるときにはＡ　ｆｉｌｌに接続され、ローレベ
ル「Ｌ」であるときにはＢＩＩｍに接続される． また、制御回路３０より出力される信号Ｓｃはフィール
ドメモリ３．４および１ｏに供給され、これらフィール
ドメモリ３．４および１ｏは、信号Ｓｃがハイレベル「
Ｈ」であるときには書き込み可能状態とされ、ローレベ
ル「Ｌ」であるときには書き込み禁止状態とざれる． また、制御回＃！ｉ３０より出力される信号Ｓｄは動き
横出回路６に供給され、この動き横出回路６より出力さ
れる動き情報Ｋｙｔ　　Ｋｃは、信号Ｓｄがハイレベル
「Ｈ」であるときには演算処理されて求められた値とさ
れ、ローレベル「Ｌ」であるときには強制的に「１」と
される。

以上の構成において、制御回路３０に、ローレベル「Ｌ
」の静止指令信号ＣＭＳあるいはストロボ指令信号ＣＭ
Ｒが供給されない場合には、制御回路３０より出力され
る信号Ｓａ〜Ｓｄはハイレベル「Ｈ」のままとなる。そ
のため、切換スイッチ２１．２２および２６と切換スイ
ッチ２４，２５および２８はＡｌｌｌｌに接続されたま
まとなる。また、フィールドメモリ３，４および１０は
書き込み可能状態のままとなる．さらに、動き検出回路
６より出力される動き情報Ｋ！／．ｒ（ｃは演算処理に
よって形成されたものとなる。

この場合、入力端子１に供給される輝度信号Ｙをａ、フ
ィールドメモリ２および４の出力信号をｂおよびｅ，ラ
インメモリ７ａおよび２３の出力信号をＣおよびｄ、ラ
インメモリ７ｂの出力１言号をｆとすると、これら信号
ａｘｆの走査線位置は、第９図に示すようになる． また、入力端子８に供給される色信号Ｃをａ′フィール
ドメモリ９の出力信号をｂ′　ラインメモリｌ２および
２７の出力信号をＣ′およびｄ′とすると、これら信号
ａ′〜ｄ′の走査線位置は、第１０図に示すようになる
． また、制御回路３０のオア回路１１７の出力信号はハイ
レベル「Ｈ」のままとなり、書き込みリセット信号Ｓｅ
の位相は各フィールドで一定となる。

したがって、この場合には、第８図例と同様の構成とな
り、同様の動作となる． つぎに、制御回路３０にローレベル「Ｌ」の静止指令信
号ＣＭＳが供給される静止モードの場合を説明する． 時点ｔｌで、ローレベル「Ｌ」の静止指令信号ＣＭＳが
供給されるとく第３図Ｂに図示〉、垂直同朋信号ＶＤ（
同図Ａに図示）に同萌して、時点ｔ２で信号Ｓ＆はロー
レベルｒＬＪとなる（同図Ｃに図示）．そのため、この
時点ｔ２で切換スイッチ２１．２２および２６はＢ　Ｉ
１に接続される。

これにより、信号処理回路５より出力される現走査線信
号ＹＩＩ＋および補間走査線慣号Ｙ１は、それぞれ切換
スイッチ２１および２２を介してフィールドメモリ３お
よび４に供給され、信号処理回路１１より出力される補
閏走査＆！信号Ｃ１は切換スイッチ２６を介してフィー
ルドメモリ１０に供給される． また、信号Ｓｃは時点ｔ２より１フィールド期間（２６
２．５Ｈ）後の時点ｔ３でローレベル「Ｌ」となる（同
図Ｅに図示）．そのため、時点ｔ３までの期間、フィー
ルドメモリ３．４および１０は書き込み可能な状態にお
かれる．したがって、これらフィールドメモリ３．４お
よび１０には、時点ｔ２から時点ｔ３までの１フィール
ド朋間それぞれ信号Ｙｍ．ＹｉおよびＣｉが１フィール
ド分書き込まれる． この場合、信号Ｓｄは時点ｔ３でローレベル『Ｌ」とな
る（同図■に図示）。そのため、時点ｔ２から時点ｔ３
までの１フィールド期間、動き検出回ｗＩ６より出力さ
れる動き情報Ｋｙ．Ｋｃは演算処理されて形成されたも
のとなる．したがって、フィールドメモリ３．４および
ｌＯに書き込まれる盾号Ｙｍ，ＹｉおよびＣｉは、それ
ぞれ信号処理回路５および１１で、ライン間処理、フィ
ールド間処理による信号とフレーム間処理、フィールド
間処理による信号とが動き情報に応じて混合された信号
（３次元処理による信号）となる。

また、信号Ｓｃは時点ｔ３でローレベル「Ｌ」となるの
で、この時点ｔ３よりフィールドメモリ３，４および１
０は書き込み禁止状態とされる。

そのため、この時点ｔ３以降の各フィールドでは、フィ
ールドメモリ３．４およびｌＯからは同一フィールドの
信号が繰り返し読み出される。

また、信号ｓｂは時点ｔ３でローレベル「Ｌ」となる（
第３図Ｄに図示）．そのため、この時点ｔ３で切換スイ
ッチ２４．２５および２８はＢ側に接続され、これら切
換スイッチ２４．２５および２８からはそれぞれフィー
ルドメモリ３，４および１０の出力信号が出力される。

また、時点ｔ４で、ローレベルｒＬＪの静止指令信号Ｃ
ＭＳの供給が解除されると（第３図Ｂに図示）、垂直同
期信号ＶＤ（同図Ａに図示）に同朋して、時点ｔ５で信
号Ｓａはハイレベル「Ｈ」となる（同図Ｃに図示）．そ
のため、この時点ｔ５で切換スイッチ２１．２２および
２６はＡ側に接続される． また、信号Ｓｃは時点ｔ５でハイレベルｒＨＪとなり（
同図Ｅに図示）、この時点ｔ５以降、フィールドメモリ
３．４および１０は書き込み状態となる． また、信号ｓｂは時点ｔ５より１フィールド期間（　２
　８　２．　　５　）後の時点ｔ６でハイレベル「Ｈ」
となる（同図Ｄに図示）。そのため、この時点ｔ６で切
換スイッチ２４．２５および２８はＢｉｌｌに接続され
、これら切換スイッチ２４．２５および２８からは信号
処理回路５．１１より出力される信号Ｙｌ＋　　Ｙ’ｌ
およびＣｉ　が出力される。

また、信号Ｓｄは、時点ｔ６より３〜４フィールド期間
（第２図において、データＤＡＴＡ２で設定される）後
の時点ｔ７でハイレベル「Ｈ」となる。これにより、時
点ｔ６から，時点ｔ７までの期間、動き検出回路６より
出力される動き情報Ｋｙ，Ｋｃは強制的に「１」とされ
、切換スイッチ２４．２５および２８より出力される信
号Ｙａｋ，ＹｉおよびＣｉは、それぞれ信号処理回路５
および１ｌでライン間処理された信号（２次元処理によ
る信号）となる。このように、時点ｔ６から時点ｔ７ま
での期間、動き検出回路６で２次元処理をする理由は、
全てのフィールドメモリ２〜４，９．１０に、入力端子
１．　　８に供給される輝度信号Ｙ、色信号Ｃが書き込
まれるまでは、信号処理回路５，１ｌで３次元処理をし
ても誤動作となるので、これを回避するためである．な
お、この２次元処理の期間は、静止指令解除後の３〜４
フィールド期間だけであり、特に問題はない．ここで、
入力端子１．　　８に供給される輝度信号Ｙ．色信号Ｃ
が、第３図Ｆに示すようである場合、信号処理回路５．
１１より出力される信号Ｙｍ，ＹｉおよびＣ１は、同図
Ｇに示すようになる。そして、切換スイッチ２４．２５
および２８の出力信号は同図Ｈに示すようになる．これ
らの図において、数字はフィールド番号を示している．
ところで、上述したようにフィールドメモリ３．４およ
び１０の容量は、２６２．５Ｈ分であり、時点ｔ３から
ｔ５までの静止時、フィールドメモリ３．４およびｌＯ
からは、それぞれ２６２．５Ｈ分の信号Ｙｍ，ｙｉおよ
びＣ１が繰り返し出力される．したがって、切換スイッ
チ２４．２５および２８より出力される信号Ｙｍ，Ｙｉ
およびＣｉの泣相は、第４図Ａに示すようにフィールド
ごとにＨ／２だけ位相シフトしたものとなる。

培速変換回路ｌ３において、このような信号Ｙｖｈ，　
　ＹｉおよびＣｉを、同図Ｂに示すような位相一定の書
き込みリセッ｝　ＩＮ号Ｓｅによってラインメモリに書
き込み、同図Ｃに示すようなＨ／２周期の読み出しリセ
ット信号Ｓｆによって読み出すように処理されるときに
は、倍速変換回路ｌ３より出力される信号ｙ’．ｃ’は
、同図Ｄに示すように、ｌフィールドおきに２ラインに
跨がった信号となる． しかし、本例においては、制御回路３０のオア回路１１
７の出力信号は、第３図Ｊに示すように、時点ｔ３から
ｔ５の静止時にはｌフィールドごとに状態が変化するた
め、書き込みリセット信号Ｓｅの位相は、第４１！ＩＥ
に示すように、ｌフィールドごとにＨ／２だけ位相シフ
トされたものとなる．これにより、倍速変換回路１３よ
り出力される信号Ｙ’．Ｃ’は、同図Ｆに示すように、
２ラインに跨がった信号となることはない． つぎに、制御回路３０にローレベルｒＬＪのストロボ指
令信号ＣＭＲが供給されるストロボモートの場合を説明
する。このストロボモードの動作は上述した静止モード
の動作の延長として考えられ、一定周期ごとに信号Ｓａ
が１フィールド期間ハイレベル「Ｈ」となることにより
達成ざれる。

時点ｔｌ’で、ローレベルｒＬＪのストロボ指令信号Ｃ
ＭＲが供給されると（第５図Ｂに図示）、垂直同期信号
ＶＤ（同図Ａに図示〉に同朋して、時点ｔ２’で信号Ｓ
ａはローレベル「Ｌ」となる（同図Ｃに図示）。そのｋ
め、この時点ｔ２’で切換スイッチ２１．２２および２
６はＢｇＩ１に接続される． これにより、信号処理回路５より出力される現走査線信
号ＹＩおよび補間走査線信号Ｙ１は、それぞれ切換スイ
ッチ２ｌおよび２２を介してフィールドメモリ３および
４に供給され、信号処理回路１ｌより出力される補間走
査線信号Ｃｉは切換スイッチ２６を介してフィールドメ
モリ１０に供給される． まｋ，信号Ｓｃは時点ｔ２’より１フィールド期間（２
Ｂ２．５Ｈ）後の時点ｔ３’でローレベル「Ｌ」となる
（同図Ｅに図示〉．そのため、時点ｔ３’までの期間、
フィールドメモリ３，４および１０は書き込み可能な状
態におかれる．したがって、これらフィールドメモリ３
，４およびｌＯには、時点ｔ２’から時点１３’までの
１フィールド期間それぞれ信号Ｙ　ｌｌ＊　　Ｙ　ｉお
よびＣｉが書き込まれる． また、信号Ｓｃは時点ｔ３’でローレベルｒＬ．Ｊとな
るので、この時点ｔ３’よりフイールトメモリ３．４お
よび１０は書き込み禁止状態とされる。

そのため、この時点ｔ３’以降の各フィールドでは、フ
ィールドメモリ３．４および１０からは同一フィールド
の信号が繰り返し読み出される．また、信号ｓｂは時点
ｔ３’でローレベルｒＬＪとなる（同図Ｄに図示）．そ
のため、この時点ｔ３で切換スイッチ２４．２５および
２８はＢ　ｌｕｌｌに接続され、これら切換スイッチ２
４．２５および２日からはそれぞれフィールドメモリ３
．４および１０の出力信号が出力される。

また、時点ｔ４’で、信号Ｓａがハイレベル「Ｈ」とな
る（第５図Ｃに図示）．そのため、この時点ｔ４’で切
換スイッチ２１．２２および２６はＢｌｌｌに接続され
る。

また、この時点ｔ４’で信号ＳｃはハイレベルｒＨＪと
なる（同図Ｅに図示）．そのため、この時点ｔ４’でフ
ィールドメモリ３，４およびｌＯは書き込み可能状態と
なる。

また、信号ｓｂは時点ｔ４’より１フィールド期間（２
６２．５）後の時点ｔ５’でハイレベル「Ｈ」となる（
同図Ｄに図示）。そのため、この時点ｔ５′で切換スイ
ッチ２４．２５および２８はＢｉｌｌに接続され、これ
ら切換スイッチ２４，２５および２８からは信号処理回
路５．１１より出力される信号Ｙｍ＋　　Ｙｉ　および
Ｃ１が出力される。

また、時点ｔ５″で、信号Ｓａがローレベル「Ｌ」とな
り（同図Ｃに図示）、以下、ストロボ指令信号ＣＭＲが
供給されている朋閏は、上述した時点ｔ３’からｔ５’
までと同様の動作が繰り返される．これにより切換スイ
ッチ２４．２５および２日からは、間欠的にサンプリン
グされたｌフィールドの信号が所定フィールド期間、本
例では４フィールド期間（第２図において、ＤＡＴＡ　
１で設定される）ずつ連続したストロボ用の信号が出力
される． 詳細説明は省略するが、ストロボ指令信号ＣＭＲの供給
が解除されるときの動作は、上述した静止モードの動作
と同様となる． また、信号Ｓｄは、時点ｔ３’よりローレベルｒＬＪと
なる（同１！ＩＦに図示〉．これにより、時点ｔ３’以
降、動き検出回路６より出力される動き情報Ｋｙ．Ｋｃ
は強制的に「１ノとされ、切換スイッチ２４．２５およ
び２Ｂより出力される信号Ｙ　ｍ　＋　　Ｙ　＋および
Ｃｉは、それぞれ信号処理回路５および１１でライン間
処理された信号（２次元処理による信号〉となる． この場合、ストロボの用途が一般に動きのあるシーンを
対象としているため、２次元処理による信号であっても
、問題はない． なお、第５図Ｃとは異なり、信号ＳａがハイレベルｒＨ
Ｊに復帰する期間を、フィールドメモリ２〜４．９．１
０の全てに、入力端子１．８より供給される輝度信号Ｙ
、色信号Ｃが溝たされるフィールド期間、例えばａ〜４
フィールド期間とすれば、フィールドメモリ３．４およ
び１０に、信号処理回路５，１ｌで３次元処理された信
号を書き込むことができ、静止時に切換スイッチ２４．
２５および２８より出力される信号Ｙｍ．ＹｉおよびＣ
ｉを３次元処理による信号とできる．なお、上述した静
止モードの場合と同様に、ストロボモードの静止時にも
、書き込みリセット信号Ｓｅの位相が１フィールドごと
にＨ／２だけ位相シフトされ、信号Ｙ’，Ｃ’が１フィ
ールドおきに２ラインに跨がるというようなことが回避
される． ここで、入力端子１，８に供給される輝度信号Ｙ，色信
号Ｃが、第５ｔ！ＩＧに示すようである場合、信号処理
回路５，ｌ１より出力される信号Ｙｎ＋，Ｙ１およびＣ
ｉは、同図Ｈに示すようになる。そして、切換スイッチ
２４．２５および２日の出力信号は同図■に示すように
なる．これらの図において、数字はフィールド番号を示
している．このように本例によれば、静止時専用のフィ
ールドメモリを増加することなく、ノンインターレース
方式の静止用およびストロボ用の映像信号を得ることが
できる。

次に、第６図は、この発明の他の実施例を示す構成図で
ある。この第６図において、第１図と対応する部分には
同一符号を付し、その詳細説明は省略する。本例は、イ
ンターレース方式の高画質の静止用およびストロボ用の
映像信号を得るようにしたものである． 同図において、切換スイッチ２４の出力信号は切換スイ
ッチ３ｌのＡｌｌｌの固定端子に供給され、切換スイッ
チ２５の出力信号はラインメモリ３２を介して切換スイ
ッチ３ｌのＢ（Ｉｌ１の固定端子に供給される．また、
切換スイッチ２日の出力信号は切換スイッチ３３のＡ側
の固定端子に供給されると共に、この切換スイッチ３３
の出力信号はラインメモリ３４を介して切換スイッチ３
３のＢｇｌＩＩの固定端子に供給される．ラインメモリ
３２．３３は、それぞれＨ／２の遅延時間を有する遅延
素子を構成している． これら切換スイッチ３１には、制御回路３０のオア回路
１１７（第２図参照）の出力信号Ｓｇが切換制御信号と
して供給される．すなわち、切換スイッチ３ｌは、１言
号Ｓｇがハイレベノレ「Ｈ」のフィールド期間はＡｌｌ
ｔｌに接続され、一方ローレベルｒＬＪのフィールド期
間はＢｇＡに接続される。

そして、これら切換スイッチ３ｌおよび３３より、それ
ぞれ出力端子１４Ｙおよび１４Ｃが導出され以上の構成
において、静止モードおよびストロボモードでない場合
には、切換スイッチ２４，２５および２８より出力され
る信号Ｙｍ．Ｙｉ　およびＣ１は水平位相の連続したも
のとなる。また、１言号ＳｇはハイレベノレｒＨＪのま
まとなる．したがって、切換スイッチ３１．３３はＡ側
に接続されたままとなり、切換スイッチ３ｌおよび３３
カ）らは、それぞれ水平位相の連続したインターレース
方式の輝度信号ｙ　ｒｒおよび色信号Ｃ＃が出力される
。

また、静止モードおよびストロボモードの静止時には、
１フィールドごとに信号ＳＨの状態が変化して切換スイ
ッチ３１．３３が切り換わるので、このときにも、出力
端子１４Ｙ，１４Ｃに導出される信号Ｙ“，Ｃ“は水平
位相の連続したものとなる． すなわち、静止時にはフィールドメモリ３，４および１
０より、それぞれ２６２．５Ｈ分の信号Ｙｍ．Ｙｉおよ
びＣｉが繰り返し出力される．そのため、切換スイッチ
２４．２５および２８より出力される信号Ｙ＋．Ｙｉお
よびＣ１の位相はフィールドごとにＨ／２だけ位相シフ
トしたものとなる．そのため、切換スイッチ３１．３３
のＡ　ＩｌｌおよびＢ　１１に供給される信号は、それ
ぞれ第７図ＡおよびＢに示すようになる．まｋ、切換ス
イッチ３１．３３に供給される信号Ｓｇは同図Ｃに示す
ようになり、切換スイッチ３１．３３はｌフィールド交
代で八側およびＢ（ＩＩに接続される。したがって、出
力端子１４Ｙ．１４Ｃに導出される信号Ｙ“，Ｃ“は、
同図Ｄに示すように水平位相の連続したものとなる。

このように本例によれば、静止時専用のフィールドメモ
リを増加することなく、インターレース方式の高画質の
静止用およびストロボ用の映像信号を得ることができる
。

なお、上述実施例は一例であり、輝度信号系に３個のフ
ィールドメモリ２〜４を備え、一方色信号系に２個のフ
ィールドメモリ９．１０を有するものであるが、この発
明は、２次元処理用の信号を得るフィールドメモリ２．
９以降に３Ｎ以上のフィールドメモリを備えるものに同
様に適用することができる。

また、上述実施例においては、輝度信号系と色信号系と
の構成が若干異なるようにされたものであるが、色信号
系を輝度信号と同様の構成とできる二とは勿論である。

〔発明の効果］ 以上説明したように、この発明によれば、フィールドメ
モリの増加を招くことなく、高画質の静止画あるいはス
トロボ画を実現することができる．

【図面の簡単な説明】

第１図はこの発明の一実施例を示す構成図、第２図は制
御回路の構成図、第３図は静止モードの動作説明図、第
４図は書き込みリセット信号の位相シフトの説明図、１
５図はストロボモードの動作説明図、第６図はこの発明
の他の実施例を示す構成図、第７図はその説明のための
図、第８図は従来例の構成図、第９図および第１０図は
その説明のための図である． １．８・●・入力端子 ２〜４．９，１０●・●ラインメモリ ６，ｌ１●・・信号処理回路 ６・・・動き検出回路 ？．　　１２．　　２３．　　２７，　　３２，　　３
４●●●ラインメモリ ｌ３・・・倍速変換回路 １４Ｙ．１４Ｃ・・◆出力端子 ２１．　　２２．　　２４．　　２５．　　２６．　　
２Ｂ，３ ３　３

Claims (1)

【特許請求の範囲】
1. （１）入力映像信号が供給される複数個のフィールドメ
   モリの直列回路と、 上記入力映像信号および複数個のフィールドメモリの出
   力信号より動き情報を検出する動き検出回路と、 上記動き情報に基づいて上記入力映像信号および複数個
   のフィールドメモリの出力信号を処理して出力映像信号
   を得る信号処理回路と、 この信号処理回路の出力信号を上記複数個のフィールド
   メモリの内の一のフィールドメモリに書き込み信号とし
   て供給する第１のスイッチ回路と、上記信号処理回路の
   出力信号と上記一のフィールドメモリの出力信号とを切
   り換え出力する第２のスイッチ回路と、 上記第１および第２のスイッチ回路の切り換えを制御す
   る切換制御信号および一のフィールドメモリの書き込み
   を禁止する制御信号とを出力するタイミング発生回路と
   を備えてなる映像信号処理装置。