JPH01136475A - マルチ画面用映像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、連続したｌ−１枚の画面の静止画を含む１
分割画面の映像信号を形成して出力するマルチ画面用映
像処理装置に関する。

〔従来の技術〕

従来、ビデオテープレコーダ、テレビジョン受像機など
の映像機器には、連続した６−１枚の画面の静止画を含
む１枚の画面の同時表示を行なわせるため、フィールド
あるいはフレーム画面からなる１画面の容量の画像メモ
リを用いたマルチ画面用映像処理装置を備えたものがあ
る。

そして、この種マルチ画面用映像処理装置は前記画像メ
モリの書込みと読出しの速度制御、アドレス制御などに
もとづき、映像信号をデジタル的に時間圧縮し、画像メ
モリを１分割して形成された４個の画面領域それぞれに
時間圧縮された１枚の画面の映像信号を記憶するととも
に、毎フィールド毎るいは毎フレームに画像メモリを読
出し、ｅ枚の画面が時分割多重された１分割画面の映像
信号、すなわちマルチ画面の映像信号を形成して出力す
る。

ところで、前記１個の画面領域のうちの所定のｇ−１個
の領域は、前記１−１枚の画面の静止画の書込み、読出
しに割当てられ、指定されたタイミングからの連続する
４枚の画面の映像信号それぞれが時間圧縮されて書込ま
れるとともに、つぎのタイミング指定までくり返し読出
される。

また、前記１個の画面領域のうちの残りの１個の領域は
、たとえば特開昭６１−２５８５７８号、　２５８５８
４号公報（ＨＯ４Ｎ　　５／４５）にも記載されている
ように。

通常、動画の書込み、読出しに割当てられ、再生中ある
いは受信中の動画の映像信号がフィールド毎あるいはフ
レーム毎に書換えられて読出される。

そのため、たとえばｌ＝９の９分割に設定され、前記画
像メモリが表示画面にしたがって第４図に示す９個の画
面領域■、■、・・・、■、■に分割され、かつ、画面
領域■〜■に連続する８枚の静止画（静止画１．・・・
、８）が記憶された場合、残りの画面領域■に動画が記
憶されるため、映像処理装置から出力される９分割画面
の映像信号、すなわち９分割のマルチ画面の映像信号は
、各１画面の期間（たとえばフィールド毎）に、画面領
域■〜■に対応する部分に８枚の静止画を有し、残りの
画面領域■に対応する部分に動画を有する信号となって
いる。

〔発明が解決しようとする問題点〕

ところで、前記マルチ画面の映像信号にもとづいて表示
されるマルチ画面は、スポーツの動作解析などに利用さ
れることが多い。

しかし、従来のマルチ画面用映像処理装置の場合、その
マルチ画面の映像信号を画面表示すると、第４図のよう
に連続した（ｌ！−１＝）８枚の静止画が画面の異なる
部分、すなわち画面領域■〜■それぞれに対応する部分
に表示されるとともに、残りの部分、すなわち画面領域
■に対応する部分に前記静止画と別個の動画が表示され
るため、動作解析などを行なう際には１画面領域■〜■
の部分に順に視点を変えて観察し、状態遷移を把握する
とともに、前、後の画面領域、たとえば画面領域■。

■あるいは■、■の部分を何度も見比べて各画面領域■
〜■それぞれに対応する部分に表示された静止画間の差
を判別しなければならず、とくに各静止画間の差が分か
りに＜＜、容易に解析が行なえない問題点がある。

この発明は、前記の点に留意してなされたものであり、
動作解析などが容易に行なえるようにすることを技術的
課題とする。

〔問題点を解決するための手段〕

この発明は１画面の容量の画像メモリの記憶領域を１個
の画面領域に分割し、連続した１ｌ−１枚の画面の映像
信号を時間圧縮して前記メモリの所定のｌ！−１個の前
記画面領域それぞれに記憶するとともに１画面の周期で
前記メモリをく９返し読出し、ｇ−１枚の静止画を有す
る１分割画面の映像信号を出力するマルチ画面用映像処
理装置において。

各１画面の期間に前記４個の画面領域の順次読出し用の
読出しアドレスを形成して出力するアドレス生成用主カ
ウンタ手段と、 Ｎ画面の周期で前記１−１個の画面領域それぞれの先頭
アドレスに切換わる静止画選択用のプリセットアドレス
を形成して出力する静止画選択手段と、 各１画面の期間の残りの１個の前記画面領域の読出し開
始前に前記プリセットアドレスを取込み。

前記残りの１個の画面領域の読出しタイミングで前記１
−１個の画面領域それぞれの読出しアドレスを選択的に
形成して出力するアドレス生成用副カウンタ手段と、 前記主カウンタ手段の出力アドレスにもとづくアドレス
切換えにより、各１画面の期間の前記残りの１個の画面
領域の読出しアドレスとして前記主カウンタ手段の出力
アドレスの代わシに前記副カウンタ手段の出力アドレス
を前記メモリに供給する読出しアドレス出力手段と を備えるという技術的手段を講じている。

〔作　用〕

したがって、この発明によると、画像メモリを読出す際
は、各１画面の期間、たとえばフィールド毎に、静止画
を記憶しだｌ−１個の画面領域が順に読出されるととも
に、残りの１個の画面領域の読出しタイミングのときに
、前記６−１個の画面領域がＮフィールド周期で順次に
読出され、このとき、画像メモリをくり返し読出して形
成されるｅ分割画面の映像信号は、前記残りの１個の画
面領域の部分にｌ−１個の静止画がＮフィールド周期で
切換わすながら順次に位置する信号となる。

そのため、ｅ分割画面の映像信号を画面表示すると、表
示画面の前記残りの１個の画面領域の部分に、前記ｌ−
１個の画面領域の静止画が一定時間間隔で順次に表示さ
れ、動作解析などが容易に行なえ、技術的課題が解決さ
れる。

〔実施例〕

つぎに、この発明を、そのＩ実施例を示しだ第１図ない
し第３図とともに詳細に説明する。

第２図はｌ＝９の９分割マルチ画面のカラー映像信号を
形成して出力する場合の全体構成を示し、たとえばビデ
オテープから再生されたＮＴＳＣ方式のカラー映像信号
は映像入力端子（１）を介してローパスフィルタ（以下
ＬＰＦと称する）（２）およびクロマデコーダ（３）に
入力され、Ｌ　Ｐ　Ｆ　（２）からアナログ／デジタル
変換器（以下Ａ／Ｄ変換器と称する）（４）に輝度信号
Ｙが出方され、デコーダ（３）から折り返しノイズ除去
用の２個のＬ　Ｐ　Ｆ　（５）　、　（６）を介してＡ
／Ｄ変換器（７）　、　（８）に２種の色差信号Ｒ−Ｙ
　、　Ｂ　−Ｙそれぞれが出力される。

そして、Ａ／Ｄ変換器（４）　、　（７）　、　（８）
にょシ、入力された映像信号は輝度信号Ｙ１色差信号Ｂ
−Ｙ。

Ｒ−Ｙに分離されて量子化され、カラーサブキャリアの
周波数ｆｓｃ　＝　１５８　ＭＨｚでデジタルデータに
変換される。

さらに、Ａ／Ｄ変換器（４）　、　（７）　、　（８）
の出力データハｙ＋ｐｉ面、すなわち１フィールドのカ
ラー映像信号の記憶容量の画像メモリ（９）に設けられ
たｌフィールドの容量のＹメモリＱＯ，Ｂ−Ｙメモリα
υ、Ｒ−Ｙメモリ＠にそれぞれ転送され、メモリαＯ−
＠それぞれの表示位置に対応するアドレス領域に書込ま
れて記憶される。

ところで、９マルチ画面表示によって連続する８フイー
ルドの静止画を表示するため、Ａ／Ｄ変換器（４）　、
　（７）　、　（８）の変換は３水平走査ライン（以下
水平走査ラインをＨと称する）毎にＩＨだけ行なわれ、
書込み／読出し制御回路α免の書込み制御にもとづき、
指定されたフィールドからの連続する８フイールドにお
いて、メモ’）　Ｑ（）〜＠はＡ／Ｄ変換器（４）　、
　（７）　、　（８）の変換が行なわれる各ＩＨに、読
出し速度の１／３の速度で入力されたデータを書込み、
各１フイールドの映像信号を水平、垂直方向それぞれに
１／３に時間圧縮してデジタル記憶する。

また、ＮＴＳＣ方式のＩＨの走査周波数が１５．７５詣
であシ、かつ、１フイールドの走査周波数が６０Ｈｚで
あるため、時間圧縮された映像信号の１フィールド当り
のデータ数は、（３，５８ＸＩ０６）　　÷（＋　５．
７５　Ｘ　１０３’）÷３中７０　、　（１５，７５ｘ
　１０３）÷６０÷３中８０の式と実際の表示有効画面
の大きさとにもとづき、７０Ｘ８０（水平方向×垂直方
向）個になる。

そのだめ、メモリ００〜αつは水平方向に０〜２１９の
列アドレスが順に割付けられるとともに垂直方向に０〜
２３９の行アドレスが順に割付けられ、がっ、第３図に
示すように、（列アビレフ１行アトｖヌ）＝　（０，０
）、（７０，０）、（１４０，０）、−。

（０，８０）、・・・、（０，１６０）、・・・　の９
アドレス位置それぞれを時間圧縮された１フイールドの
映像信号の記憶の先頭アドレスとする９個の画面領域。

すなわち第４図と同一配列の画面領域■、・・・、■に
分割されている。

そして、第４図の場合と同様に画面領域■、・・・。

■が８フイ一〃ド分の静止画の記憶領域に設定され、変
換器（４）　、　（７）　、　（８）から出力された８
フイールドそれぞれの時間圧縮された映像信号の輝度信
号Ｙおよび色差信号Ｂ−Ｙ、Ｒ−Ｙのデータ、すなわち
静止画１．・・・、８のデータは、制御回路α１の書込
み制御にもとづき、従来と同様にしてメモリＱＯ〜（６
）の画面領域■、・・・、■に順次に書込まれる。

なお、変換器（４）　、　（７）　、　（８）の変換お
よびメモリ０１〜（２）の書込みは、入力端子（１）の
映像信号の垂直。

水平同期信号を基準にして行なわれる。

また、メモリ００〜（２）の残りの画面領域■、すなわ
ち従来は動画のデータの記憶に用いられていた画面領域
■は後述の読出しのときにアクセスされず１画面領域■
のデータが特に必要でないため、たとえば従来と同一の
書込み制御が行なわれるときは、画面領域■に動画のデ
ータが書込まれる。

一方、メモリα０−（６）の読出しは、制御回路側に設
けられた第１図の構成の読出しアドレス作成回路Ｑ３’
の列アドレス、行アドレスにもとづくメモリα０〜Ｖｔ
の読出しアクセスによって行なわれる。

そして、作成回路（１３’には、入力端子（１）の映像
信号に同期して同期信号作成回路（図示せず）およびク
ロック発生回路（図示せず）から出力された垂直、水平
同期信号Ｓｖ　、　Ｓｈおよびカラーサブキャリアの周
波数ｆｓｃのクロック信号Ｓｓｃが、制御回路α枠の入
力端子Ｑ４１　、　Ｑ９およびａＱそれぞれを介して入
力される。

なお、同期信号Ｓｖ　、　Ｓｈおよびクロック信号Ｓｓ
ｃは、前述の書込み制御にも利用される。

そして、毎フィールドにメモリＱＯ〜＠の全画面領域■
〜■を順次に読出しアクセスする順次読出し用の８ビツ
トの読出しアドレスを形成するため、作成回路Ｑ３’に
列アドレス用の８ビツトの第１カウンタＱ力と行アドレ
ス用の８ビツトの第２カウンタ（７）とからなるアドレ
ス生成用主カウンタ手段が設けられ、カウンタＱ７）の
リセット端子（ｒｓｔ）　、クロック端子（Ｃｋ）に入
力端子αＱの同期信号Ｓｈ、入カ入子端子のクロック信
号Ｓｓｃが入力されるとともに、カウンタ（至）のリセ
ット端子（ｒｓｔ）　、クロック端子（Ｃｋ）に入力端
子Ｈの同期信号Ｓｖ、入力端子ｕつの同期信号ｓｈが入
力される。

このとき、カウンタαηは毎フィールドの各ｌＨの始端
でリセットされるとともに、入力端子ＱＱのクロック信
号Ｓｓｃを計数し、各ＩＨに周波数ｆｓｃで０から順に
変化する８ビツトの列アドレスＡｈｏ　。

Ａｈ＋　、・・・を形成して出力し、カウンタＱａは毎
フィールドの始端でリセットされるとともに、入力端子
ａＱの同期信号ｓｈを計数し、ＩＨ毎にＯから順に変化
する８ビツトの行アドレスＡｖｏ　、　Ａｖ＋　、・・
・を形成して出力する。

さらに、カウンタａηの列アドレスが列アドレスＡｈｏ
　、　Ａｈ＋４ｏそれぞれのタイミング検出用のデコー
ダＯ優、（１）に入力され、列アドレスがｒ　ＯＪ　（
＝Ａｈｏ）およびｒ１４０Ｊ　（＝Ａｉｔ４ｏ）それぞ
れになるときにデコーダθ傷、翰それぞれからハイレベ
ルの信号が出力される。

また、カウンタ（至）の行アドレスが行アドレスＡｖｏ
。

Ａｖ１６０それぞれのタイミング検出用のデコーダＱカ
。

（財）に入力され１列アドレスがｒＯＪ（＝Ａｖｏ）お
よび「１６０コ（＝ＡＶ１６０）それぞれになるときに
デコーダＱυ、（財）それぞれからハイレベルの信号が
出力される。

そして、デコーダ（Ｊ場、善の出力信号が、列アドレス
側切換タイミング信号発生器として設けられたＳ−Ｒ型
のフリップフロップ（以下ＦＦと称する）翰のリセット
端子（ｒ）、セット端子（Ｓ）それぞれに入力され、こ
のとき、列アドレスが「０」になる画面領域■、■、■
の先頭アドレスのタイミングでＦＦ［かリセットされ、
かつ１列アドレスがｒ１４０Ｊになる画面領域■、■、
■の先頭アドレスのタイミングでＦＦ翰がセットされる
ため、ＦＦ四のＱ出力端子（ｑ）の出力信号はカウンタ
ａη、（至）の列アドレス、行アドレスが毎フィールド
の画面領域■、■、■のアドレスになるときにのみハイ
レベルになる。

同様に、デコーダＱυ、＠の出力信号が、行アドレス側
切換タイミング信号発生器として設けられたＳ−Ｒ型の
、ＦＦ（財）のリセット端子（ｒ）、セット端子（Ｓ）
それぞれに入力され、このとき、行アドレスが「０」に
なる画面領域■、■、■の先頭アドレスのタイミングで
ＦＦ（ハ）がリセットされ、かつ、行アドレスがｒ１６
０Ｊになる画面領域■、■、■の先頭アドレスのタイミ
ングでＦＦＣ２＜１がセットされるため、ＦＦ（ハ）の
Ｑ出力端子（ｑ）の出力信号はカウンタＱη、（至）の
列アドレス、行アドレスが毎フィールドの画面領域■、
■、■のアドレスになるときにのみハイレベルになる。

そして、ＦＦ（至）、（財）のＱ出力端子（ｑ）の出力
信号がアンドゲート（ハ）に入力され、アンドゲート（
ハ）から読出しアドレス出力手段を形成するセレクタス
イッチ（ホ）に、カウンタα力、ｘの列アドレス、行ア
ドレスが画面領域■のアドレスになるときのみハイレベ
ルになるアドレス切換信号が出力される。

ところで、スイッチ翰は列アドレス用のスイッチ（２６
ｈ）および行アドレス用のスイッチ（２６Ｖ）を有し、
アンドゲート（７）の出力信号がローレベルに保持され
る毎フィールドの画面領域■〜■のときには、両スイッ
チ（２６ｈ）　、　（２６ｖ）がカウンタαη、（至）
それぞれに接続された接点（ａ）に保持され、このとき
、カウンタα力、　ＱｌｌｆｌＯ列アドレス、行アドレ
スが１、メモリ００〜０諸の各画面領域■〜■の順次読
出し用の読出しアドレスとして、スイッチ（ホ）から制
御回路ａ東の書込み／読出しアドレス切換回路（図示せ
ず）を介してメモリＣ１□−（２）に供給される。

一方、入力端子α荀の同期信号ＳｖはＮ分周用の分局器
（イ）に入力され、分周器（財）から３ビツトの第３カ
ウンタ（ハ）のクロック端子（ｃｋ）に、Ｎフィールド
周期の分局信号が出力される。

そして、カウンタ＠の３ビツトの出力信号の内容がＮフ
ィールド周期で「１」、・・・、「８」に順に変化する
とともに、カウンタ（ホ）の出力信号が列アドレス側先
頭アドレス選択用の３個のデコーダ翰。

（１）、６υおよび行アドレス側先頭アドレス選択用の
３個のデコーダｔ３２１　、　＋３３１　、　＋３４１
に入力される。

ところで、デコーダ翰がカウンタ（イ）の出力信号のｒ
ｌＪ　、　Ｆ４Ｊ　、　ｒ７」それぞれを検出するとと
もに。

デコーダ（至）がカウンタ（ハ）の出力信号のｒ２Ｊ　
、　ｒ５Ｊ　。

「８」それぞれを検出し、デコーダ０υがカウンタ（至
）の出力信号のｒ８Ｊ　、　ｒ６Ｊそれぞれを検出する
。

まだ、デコーダｔ３Ｚがカウンタ（ハ）の出力信号のｒ
ｌＪ　、　ｒ２Ｊ　、　ｒ３Ｊそれぞれを検出するとと
もに、デコーダ３３）がカウンタ（ハ）の出力信号のｒ
４Ｊ　、　ｒ５Ｊ。

「６」それぞれを検出し、デコーダ罎）がカウンタに）
の出力信号のｒ７Ｊ　、　ｒ８Ｊそれぞれを検出する。

そして、各デコーダ翰〜Ｇ４）はカウンタ（ハ）の出力
信号の検出にもとづき、カウンタの検出信号の内容がつ
ぎの値に変化するまでのＮフィールドの間、出力信号が
ハイレベルになる。

そのため、たとえばカウンタ（支）の出力信号が「１」
になるＮフィールドには、デコーダｍ　、１３１５の出
力信号がハイレベルになシ、同様に、カウンタ（ハ）の
出力信号が「８」になるＮフィールドには、デコーダ（
７）、（３４の出力信号がハイレベルになる。

そして、デコーダ四〜０ηの出力信号は選択ゲート信号
として列アドレス側先頭アドレス選択用の３個の選択ゲ
ーＺａ５１．（ト）、　＋３７１それぞれに入力され、
同様に、デコーダ（３２１−□□□の出力信号は選択ゲ
ート信号として行アドレス側先頭アドレス選択用の３個
の選択ゲート１３８＋　、（至）９１　、１４０１それ
ぞれに入力される。

ところで１画面領域■〜■の先頭アドレス中の列アドレ
スがｒｏｊ　、　ｒ７０Ｊ　、　ｒ１４０Ｊのいずれか
になり、同様に、画面領域■〜■の先頭アドレス中の行
アドレスがｒＯＪ　、　ｒ８０Ｊ　、’ｒ１６０Ｊのい
ずれかになる。

そして、列アドレス側の選択ゲー１−　ｆ３５１−　Ｇ
ｅｌから出力される列アドレスと、行アドレス側の選択
ゲートμｓ〜顛から出力される行アドレスとの組合せに
より、Ｎフィールド周期で画面領域■〜■を１順次に選
択するプリセットアドレスを形成するため、列アドレス
ｒＯＪ　（＝Ａｈｏ）　、　ｒ７０Ｊ　（＝Ａｈ７ｏ）
　、　ｒ１４ｏＪ（＝Ａｈ＋４ｏ）および行アドレスｒ
ＯＪ　（＝Ａｖｏ）　、　ｒ８０Ｊ（＝Ａｖｓｏ）　、
　ｒ１６０Ｊ　（＝Ａｖ＋ｓｏ）それぞれの８ビツトデ
ータを出力する固定アドレス発生器（図示せず）から入
力端子ｔ４１１　、　ｎ２１　、　＋４３！　、　＋４
４’　、　＋４５１　、１４ｅそれぞれを介して選択ゲ
ートｆ３５１〜（４０１に、Ａｈｏ　、Ａｈ７ｏ　、　
Ａｈｕｏ　。

Ａｖｏ　、　Ａｖｇｏ　、　Ａｖ＋ｇｏそれぞれの８ビ
７トデ−１１が供給され、デコーダ翰〜（３４）の出力
信号がハイレベルになるときにのみ１選択ゲー）　＋３
５１〜（４０１それぞれがオンして８ビツトデータを出
力する。

さらに１選択ゲー）　Ｇ５１−　（３７１の出力データ
がプリセットアドレスの列アドレスとしてオアゲートけ
ηから出力され、選択ゲート１３１Ｗ〜顛の出力データ
がプリセットアドレスの行アドレスとしてオアゲート（
侶から出力される。

すなわち、分周器（ロ）、カウンタ（財）およびデコー
ダ四〜−１１選択ゲート（９）〜顛、オアゲート４η、
（侶により１画面領域■〜■の静止画選択手段が形成さ
れ、分局器匈によって設定されたＮフィールド周期でオ
アゲート（４７１の列アドレスがｒＯＪ　、　ｒ７０Ｊ
。

ｒ１４０Ｊ　、　ｒＯＪ　、　ｒ７０ｊ　、　ｒ、１４
０Ｊ　、　ｒＯＪ　、　「７０」に順に変化するととも
に、オアゲートＩ４８１の行アドレスがｒＯＪ　、　ｒ
８０Ｊ　、　ｒ１６０Ｊ　、　ｒＯＪ　、　ｒ８０Ｊ　
、　ｒ１６０Ｊ。

ｒＯＪ　、　ｒ８０Ｊに順に変化し、Ｎフィールド周期
で画面領域■〜■の先頭アドレス（０，０）、・・・、
　（７０゜１６０）に順に切換わるプリセットアドレス
が形成される。

そして、オアゲートｔ４７１　、　ｔ４８１の列アドレ
ス、行アドレスが、アドレス生成用副カウンタ手段を形
成するプリセット端子付きの８ビツトの第４．第５カウ
ンタ（４９１、（５０）それぞれのプリセット端子（ｐ
ｓｅｔ）に入力される。

ところで：カウンタｆ４９１　、　（５０１はロード端
子（４ｄ）に、カウンタａη、（至）の列アドレス、行
アドレスがｒ１４０Ｊ　、　ｒ１６０Ｊそれぞれになっ
たときのデコーダ（ホ）、（イ）の出力信号それぞれが
入力され、毎フィールドのカウンタ（１７）の列アドレ
スがｒ１４０Ｊになるタイミングでカウンタ（４９）に
オアゲート（４ηの列アドレスが取込まれてプリセット
され、毎フィールドのカウンタ（至）の行アドレスがｒ
１６０Ｊになるタイミングでカウンターにオアゲート（
４８１の行アドレスが取込まれてプリセットされる。

そして、カウンタ四のクロック端子（ｃｋ）にクロック
信号Ｓｓｃが入力されるとともに、カウンタ（５１Ｊｌ
のクロック端子（Ｃｋ）に同期信号ｓｈが入力されるた
め、カウンタ（４９１、ｍｌの列アドレス、行１ドレス
は、カウンタ（４’ｔ）　、　Ｏ８の列アドレス、行ア
ドレスが画面領域■の続出しアドレスになるときに、Ｎ
フィールド周期で画面領域■〜■のアドレスになる。

すなわち、カウンタｆ４９１　、　（５０）は１画面領
域■の代わシに画面領域■〜■をＮフィールド周期で順
次に読出すために設けられ、カウンタαη、α樟の列ア
ドレス、行アドレスからなる順次読出し用の読出しアド
レスが画面領域■の読出しアドレスになるときに１画面
領域■〜■それぞれの読出しアドレスの列アドレス、行
アドレスを選択的にスイッチ（２６ｈ）、（２６ｖ）Ｏ
接点（ｂ）ニ出力する。

そして、毎フィールドの画面領域■の続出しアドレスの
タイミングでアンドゲート（ハ）のアドレス切換信号が
ハイレベルになり、このとき、スイッチ（２６ｈ）、（
２６ｖ）が接点（ｂ）　Ｋ切換わるため、カウンタａη
、（ｌの列アドレス、行アドレスの代わシにカウンタｆ
４９１　、　Ｆｉｌｌの列アドレス、行アドレスが読出
しアドレスとしてメモリαＱ−（ロ）に供給される。

したがって、メモリＱＯ〜ａ２は１画面領域■を除く画
面領域■〜■、すなわち静止画を記憶した画面領域■〜
■が毎フィールドに順次に読出されるとともに、残りの
画面領域■の続出しタイミング　−のときに、Ｎフィー
ルド毎に切換わりながら画面領域■〜■が順次に読出さ
れる。

なお、第１図の（１）、（３）、（８）はビット数を示
し、カウンタαη、（財）の列アドレス、行アドレスは
水平、垂直方向の表示位置のアドレスにも用いられる。

また、スイッチ（ホ）から出力される読出しアドレスが
同期信号Ｓｖ　、　Ｓｈに同期して周波数ｆｓｃで変化
するため、メモリＱＯ−（２）の読出しは、後述のマル
チ画面の映像信号に同期した１フイ一ルド周期で行なわ
れる。

そして、メモリＱｌ）−（６）から読出された毎フィー
ルドの輝度信号Ｙ２色差信号Ｂ−Ｙ、Ｒ−Ｙのデータは
、第２図に示すように３個のデジタル／アナログ変換器
（以下Ｄ／Ａ変換器と称する）＠υ、６４゜輪それぞれ
に入力され１周波数ｆｓｃのレートでアナログ変換され
、輝度信号Ｙ９色差信号Ｂ−Ｙ　。

Ｒ−Ｙに戻される。

さらに、Ｄ／Ａ変換器１５］）〜輪の輝度信号Ｙ２色差
信号Ｂ−Ｙ、Ｒ−Ｙがノイズ低減用の３個のＬＰＦｈ、
ｗ、ｗそれぞれに入力されるとともに、ＬＰＦ岐、−を
介した色差信号Ｂ−Ｙ、Ｒ−Ｙがクロマエンコーダーに
入力される。

ソシて、エンコーダ６ηによって色差信号Ｂ−Ｙ。

Ｒ−Ｙが色信号Ｃに復調されるとともに、ＬＰＦ（ロ）
を介した輝度信号Ｙとエンコーダ６ηの色信号Ｃとが混
合回路−で混合され、９分割画面の映像信号。

すなわち９分割マルチ画面の映像信号が形成され、該映
像信号が映像出力端子−から出力される。

なお、混合回路錦によって同期信号Ｓｖ　、　Ｓｈも付
加され、出力端子−から出力されるマルチ画面の映像信
号はコンポジット形式の映像信号になる。

そして、出力端子−のマルチ画面の映像信号を画面再生
すると、毎フィールドの再生画面は第４図の従来の場合
と同様に９分割され、画面領域■〜■に対応する部分に
連続する８フイールドの静止画が表示されるとともに２
画面領域（Ｖに対応する部分に、Ｎフィールド周期で画
面領域■〜■の静止画が順次に表示される。

そのため、従来は動画が表示されていた画面領域■の部
分に、画面領域■〜■の静止画が一定時間間隔でくシ返
し表示され、この場合、画面領域■の部分を見るのみで
、状態遷移の把握が行なえるとともに、残像効果にもと
づき、各画面領域■〜■の静止画間の差を容易に知るこ
とができ、スポーツの動作解析などが容易に行なえる。

ところで、前記実施例ではＪ＝９の９分割としたが、任
意の分割数に設定してよいのは勿論である。

また、白黒の映像信号の場合、およびＮＴＳＣ方式以外
のカラーあるいは白黒の映像信号の場合に適用できるの
は勿論である。

さらに、前記画面領域■に相当する画面領域を１画面の
任意の位置に設定できるのは勿論であり、たとえば画像
メモリ（９）としてフレームメモリを設け、フレーム画
面を単位として処理を行なってもよい。

〔発明の効果〕

以上のように、この発明のマルチ画面用映像処理装置に
よると、画像メモリを読出す際に、各１画面の期間、た
とえばフィールド毎に１画像メモリのｅ個の分割画面領
域のうち、静止画を記憶したｇ−］個の画面領域を順次
に読出すとともに、残りの１個の画面領域の代わりにＮ
フィールド周期で前記１−１個の画面領域を順次に読出
したことにより、画像メモリのくり返し読出しによって
形成された４分割画面の映像信号の前記残りの１個の画
面領域に対応する部分が、前記ｌ−１個の画面領域の６
−１枚の静止画に一定時間間隔でくり返し変化し、４分
割画面の映像信号の表示画面によってスポーツの動作解
析などが容易に行なえるものである。

【図面の簡単な説明】

第１図ないし第３図はこの発明のマルチ画面用映像処理
装置の１実施例を示し、第１図は要部のブロック図、第
２図は全体のブロック図、第３図は画面領域説明用のメ
モリマツプ、第４図は従来のマルチ画面用映像処理装置
の説明用のメモリマツプである。 （９）・・・画像メモリ、α３・・・書込み／読出し制
御回路、α葎・・・読出しアドレス作成回路、Ｑ７）　
、　Ｄａ　、（支）、　１４９１　。 β０）・・・カウンタ、０１〜（イ）、翰〜（３４）・
・・デコーダ、翰。 （財）・・・ＦＦ、（イ）・・・アンドゲート、（ハ）
・・・セレクタスイッチ、＠・・・分周器、・３１５１
〜ｒ４ｏ＋・・・選択ゲート、　＋４７．　、　＋４８
１・・・オアゲート。

Claims (1)

【特許請求の範囲】
1. （１）１画面の容量の画像メモリの記憶領域をｌ個の画
   面領域に分割し、連続したｌ−１枚の画面の映像信号を
   時間圧縮して前記メモリの所定のｌ−１個の前記画面領
   域それぞれに記憶するとともに１画面の周期で前記メモ
   リをくり返し読出し、ｌ−１枚の静止画を有するｌ分割
   画面の映像信号を出力するマルチ画面用映像処理装置に
   おいて、各１画面の期間に前記ｌ個の画面領域の順次読
   出し用の読出しアドレスを形成して出力するアドレス生
   成用主カウンタ手段と、 Ｎ画面の周期で前記ｌ−１個の画面領域それぞれの先頭
   アドレスに切換わる静止画選択用のプリセットアドレス
   を形成して出力する静止画選択手段と、 各１画面の期間の残りの１個の前記画面領域の読出し開
   始前に前記プリセットアドレスを取込み、前記残りの１
   個の画面領域の読出しタイミングで前記ｌ−１個の画面
   領域それぞれの読出しアドレスを選択的に形成して出力
   するアドレス生成用副カウンタ手段と、 前記主カウンタ手段の出力アドレスにもとづくアドレス
   切換えにより、各１画面の期間の前記残りの１個の画面
   領域の読出しアドレスとして前記主カウンタ手段の出力
   アドレスの代わりに前記副カウンタ手段の出力アドレス
   を前記メモリに供給する読出しアドレス出力手段と を備えたことを特徴とするマルチ画面用映像処理装置。