JP2957808B2 - 映像信号処理装置 - Google Patents
映像信号処理装置Info
- Publication number
- JP2957808B2 JP2957808B2 JP17293292A JP17293292A JP2957808B2 JP 2957808 B2 JP2957808 B2 JP 2957808B2 JP 17293292 A JP17293292 A JP 17293292A JP 17293292 A JP17293292 A JP 17293292A JP 2957808 B2 JP2957808 B2 JP 2957808B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- field
- pedestal level
- field memory
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は映像信号処理装置に関
し、特にたとえばテレビジョン方式を変換するためにメ
モリを用いて信号を加工する映像装置に用いられ、マク
ロビジョン信号を含む映像信号をメモリに書き込み、こ
のメモリに書き込まれた映像信号を元通りに読み出すよ
うにする、映像信号処理装置に関する。
し、特にたとえばテレビジョン方式を変換するためにメ
モリを用いて信号を加工する映像装置に用いられ、マク
ロビジョン信号を含む映像信号をメモリに書き込み、こ
のメモリに書き込まれた映像信号を元通りに読み出すよ
うにする、映像信号処理装置に関する。
【０００２】
【従来の技術】マクロビジョン信号が付加された映像信
号が入力された際に、映像信号のペデスタルレベル以上
の部分とペデスタルレベル以下の部分とを別々にメモリ
に書き込み、メモリから読み出したときに合成する方法
が、本願出願人の特願平３−２１３８６１号において提
案されている。この従来技術により、ディジタル変換出
力の垂直方向の分解能が向上し、また同期信号部分の波
形歪みも解決できる。
号が入力された際に、映像信号のペデスタルレベル以上
の部分とペデスタルレベル以下の部分とを別々にメモリ
に書き込み、メモリから読み出したときに合成する方法
が、本願出願人の特願平３−２１３８６１号において提
案されている。この従来技術により、ディジタル変換出
力の垂直方向の分解能が向上し、また同期信号部分の波
形歪みも解決できる。
【０００３】
【発明が解決しようとする課題】この従来技術では、輝
度信号処理系に１つのフィールドメモリを用いているの
で、たとえばＰＡＬ方式とＮＴＳＣ方式とを切り換える
場合に以下のような弊害が生じる。たとえば毎秒２５枚
の画像を表示するＰＡＬ方式を毎秒３０枚の画像を表示
するＮＴＳＣ方式に変換するには、単純にはＰＡＬ方式
によって表示される毎秒２５枚の画像の中から５枚の画
像を選択して、２５枚の画像に加算し合計毎秒３０枚と
すればよい。しかし、この場合同じ数画像が連続するた
め、動きが不自然となってしまう。逆に、ＮＴＳＣ方式
からＰＡＬ方式に切り換える場合には、毎秒５枚の画像
を間引けばよいが、動きが飛んでしまい先程と同様に画
面の動きが不自然になってしまう。
度信号処理系に１つのフィールドメモリを用いているの
で、たとえばＰＡＬ方式とＮＴＳＣ方式とを切り換える
場合に以下のような弊害が生じる。たとえば毎秒２５枚
の画像を表示するＰＡＬ方式を毎秒３０枚の画像を表示
するＮＴＳＣ方式に変換するには、単純にはＰＡＬ方式
によって表示される毎秒２５枚の画像の中から５枚の画
像を選択して、２５枚の画像に加算し合計毎秒３０枚と
すればよい。しかし、この場合同じ数画像が連続するた
め、動きが不自然となってしまう。逆に、ＮＴＳＣ方式
からＰＡＬ方式に切り換える場合には、毎秒５枚の画像
を間引けばよいが、動きが飛んでしまい先程と同様に画
面の動きが不自然になってしまう。
【０００４】そこで、連続する２つのフィールドの画像
の重み付けを変化させていき（３０：７０などに重み付
けする）、これらの画像から新たな画像を合成すると上
述のような動きの不自然さが解消できる。すなわち、輝
度信号処理系に複数のフィールドメモリを用いて映像信
号のフィールド合成を行う技術が提案されている。しか
しこの技術では、図７（Ａ）および（Ｂ）に示す入力信
号のように、奇数フィールドと偶数フィールドとで、水
平同期信号（Hsync ）からのマクロビジョン信号の位置
が異なるような場合、たとえば奇数フィールドのペデス
タルレベル以下のマクロビジョン信号と偶数フィールド
のペデスタルレベル以上のマクロビジョン信号とを合成
したり、偶数フィールドのペデスタルレベル以下のマク
ロビジョンと奇数フィールドのペデスタルレベル以上の
マクロビジョン信号とを合成したりすれば、それぞれ図
７（Ｃ）および（Ｄ）の映像信号が出力されるが、図６
（Ａ）および（Ｂ）に示す正規のマクロビジョン信号を
再生できなくなるという問題点があった。
の重み付けを変化させていき（３０：７０などに重み付
けする）、これらの画像から新たな画像を合成すると上
述のような動きの不自然さが解消できる。すなわち、輝
度信号処理系に複数のフィールドメモリを用いて映像信
号のフィールド合成を行う技術が提案されている。しか
しこの技術では、図７（Ａ）および（Ｂ）に示す入力信
号のように、奇数フィールドと偶数フィールドとで、水
平同期信号（Hsync ）からのマクロビジョン信号の位置
が異なるような場合、たとえば奇数フィールドのペデス
タルレベル以下のマクロビジョン信号と偶数フィールド
のペデスタルレベル以上のマクロビジョン信号とを合成
したり、偶数フィールドのペデスタルレベル以下のマク
ロビジョンと奇数フィールドのペデスタルレベル以上の
マクロビジョン信号とを合成したりすれば、それぞれ図
７（Ｃ）および（Ｄ）の映像信号が出力されるが、図６
（Ａ）および（Ｂ）に示す正規のマクロビジョン信号を
再生できなくなるという問題点があった。
【０００５】それゆえに、この発明の主たる目的は、ペ
デスタルレベル以下のマクロビジョン信号とペデスタル
レベル以上のマクロビジョン信号とを同一フィールド毎
に確実に合成して、正規のマクロビジョン信号を再生す
ることができる、映像信号処理装置を提供することであ
る。
デスタルレベル以下のマクロビジョン信号とペデスタル
レベル以上のマクロビジョン信号とを同一フィールド毎
に確実に合成して、正規のマクロビジョン信号を再生す
ることができる、映像信号処理装置を提供することであ
る。
【０００６】
【課題を解決するための手段】この発明は、ペデスタル
レベルを基準として正負に凸になるパルス列からなるマ
クロビジョン信号を含む映像信号を、ペデスタルレベル
以下の成分とペデスタルレベル以上の成分とに分割して
それぞれメモリに書き込み、それぞれのメモリから読み
出したデータを合成手段で合成するようにした映像信号
処理装置において、ペデスタルレベル以上の成分を格納
するメモリは奇数フィールドメモリと偶数フィールドメ
モリとを含み、ペデスタルレベル以下の成分と同期して
同じフィールドのペデスタルレベル以上の成分を奇数フ
ィールドメモリまたは偶数フィールドメモリから合成手
段に与えるようにしたことを特徴とする、映像信号処理
装置である。
レベルを基準として正負に凸になるパルス列からなるマ
クロビジョン信号を含む映像信号を、ペデスタルレベル
以下の成分とペデスタルレベル以上の成分とに分割して
それぞれメモリに書き込み、それぞれのメモリから読み
出したデータを合成手段で合成するようにした映像信号
処理装置において、ペデスタルレベル以上の成分を格納
するメモリは奇数フィールドメモリと偶数フィールドメ
モリとを含み、ペデスタルレベル以下の成分と同期して
同じフィールドのペデスタルレベル以上の成分を奇数フ
ィールドメモリまたは偶数フィールドメモリから合成手
段に与えるようにしたことを特徴とする、映像信号処理
装置である。
【０００７】
【作用】映像信号をＹ／Ｃ分離して得られたＹ信号とと
もにペデスタルレベル以上のマクロビジョン信号を、そ
のフィールドの種類（奇数フィールドか偶数フィールド
か）に応じて、それぞれ奇数フィールドメモリまたは偶
数フィールドメモリに格納する。また、映像信号を同期
分離して得られた信号のうちペデスタルレベル以下のマ
クロビジョン信号を他のメモリに入力し、このメモリか
ら出力されるペデスタルレベル以下のマクロビジョン信
号のフィールドの種類に応じて、制御回路が奇数フィー
ルドメモリあるいは偶数フィールドメモリを選択し、ペ
デスタルレベル以下のマクロビジョン信号と同一フィー
ルドのペデスタルレベル以上のマクロビジョン信号を出
力する。したがって、ペデスタルレベル以下のマクロビ
ジョン信号と奇数フィールドメモリまたは偶数フィール
ドメモリから出力されるペデスタルレベル以上のマクロ
ビジョン信号とは、常に同一フィールドとなり、元のマ
クロビジョン信号を再生する。
もにペデスタルレベル以上のマクロビジョン信号を、そ
のフィールドの種類（奇数フィールドか偶数フィールド
か）に応じて、それぞれ奇数フィールドメモリまたは偶
数フィールドメモリに格納する。また、映像信号を同期
分離して得られた信号のうちペデスタルレベル以下のマ
クロビジョン信号を他のメモリに入力し、このメモリか
ら出力されるペデスタルレベル以下のマクロビジョン信
号のフィールドの種類に応じて、制御回路が奇数フィー
ルドメモリあるいは偶数フィールドメモリを選択し、ペ
デスタルレベル以下のマクロビジョン信号と同一フィー
ルドのペデスタルレベル以上のマクロビジョン信号を出
力する。したがって、ペデスタルレベル以下のマクロビ
ジョン信号と奇数フィールドメモリまたは偶数フィール
ドメモリから出力されるペデスタルレベル以上のマクロ
ビジョン信号とは、常に同一フィールドとなり、元のマ
クロビジョン信号を再生する。
【０００８】
【発明の効果】この発明によれば、ペデスタルレベル以
下のマクロビジョン信号とペデスタルレベル以上のマク
ロビジョン信号とを同一フィールド毎に確実に合成する
ので、元通りの正規のマクロビジョン信号を再生でき
る。この発明の上述の目的，その他の目的，特徴および
利点は、図面を参照して行う以下の実施例の詳細な説明
から一層明らかとなろう。
下のマクロビジョン信号とペデスタルレベル以上のマク
ロビジョン信号とを同一フィールド毎に確実に合成する
ので、元通りの正規のマクロビジョン信号を再生でき
る。この発明の上述の目的，その他の目的，特徴および
利点は、図面を参照して行う以下の実施例の詳細な説明
から一層明らかとなろう。
【０００９】
【実施例】図１および図２を参照して、この実施例の映
像信号処理装置１０はたとえばビデオテープレコーダに
用いられ、Ｙ信号２フィールド分，Ｃ信号１フィールド
分のメモリを用いてフィールド合成する。信号処理装置
１０は、ＡＧＣ回路１２を含む。ＡＧＣ回路１２には、
ビデオソフトテープから再生されたマクロビジョン信号
を含む図３（Ａ）に示すような映像信号が入力端子１４
から入力され、ＡＧＣ回路１２で信号レベルが一定にさ
れる。ＡＧＣ回路１２の出力は、ローパスフィルタ（Ｌ
ＰＦ）１６，バンドパスフィルタ（ＢＰＦ）１８および
同期分離回路２０にそれぞれ供給される。
像信号処理装置１０はたとえばビデオテープレコーダに
用いられ、Ｙ信号２フィールド分，Ｃ信号１フィールド
分のメモリを用いてフィールド合成する。信号処理装置
１０は、ＡＧＣ回路１２を含む。ＡＧＣ回路１２には、
ビデオソフトテープから再生されたマクロビジョン信号
を含む図３（Ａ）に示すような映像信号が入力端子１４
から入力され、ＡＧＣ回路１２で信号レベルが一定にさ
れる。ＡＧＣ回路１２の出力は、ローパスフィルタ（Ｌ
ＰＦ）１６，バンドパスフィルタ（ＢＰＦ）１８および
同期分離回路２０にそれぞれ供給される。
【００１０】ＬＰＦ１６では、映像信号のうちのＣ
（色）信号成分が除去され、Ｙ（輝度）信号のみが増幅
回路２２を経て、遅延回路２４に供給される。遅延回路
２４では、Ｙ／Ｃそれぞれの処理に伴う遅延時間のずれ
が調整され、その後、クランプ（ＣＬＰ）回路２６によ
ってペデスタルクランプされる。一方、ＢＰＦ１８に入
力された映像信号は、ＢＰＦ１８でＣ信号成分のみが抽
出され、Ｃ信号はクロマデコーダ２８に入力される。こ
こで、Ｃ信号は、Ｒ−ＹおよびＢ−Ｙの色差信号に変換
され、それぞれＬＰＦ３０および３２，増幅回路３４お
よび３６を通過後、マルチプレクサ３８で時分割多重さ
れる。
（色）信号成分が除去され、Ｙ（輝度）信号のみが増幅
回路２２を経て、遅延回路２４に供給される。遅延回路
２４では、Ｙ／Ｃそれぞれの処理に伴う遅延時間のずれ
が調整され、その後、クランプ（ＣＬＰ）回路２６によ
ってペデスタルクランプされる。一方、ＢＰＦ１８に入
力された映像信号は、ＢＰＦ１８でＣ信号成分のみが抽
出され、Ｃ信号はクロマデコーダ２８に入力される。こ
こで、Ｃ信号は、Ｒ−ＹおよびＢ−Ｙの色差信号に変換
され、それぞれＬＰＦ３０および３２，増幅回路３４お
よび３６を通過後、マルチプレクサ３８で時分割多重さ
れる。
【００１１】また、同期分離回路２０からは、映像信号
から抽出された同期信号およびペデスタルレベル以下の
マクロビジョン信号が出力され、そのうち同期信号がシ
ステムコントロ−ル部、書き込み系および読み出し系を
含む制御回路４０に与えられ、マクロビジョン信号はフ
ィ−ルドメモリ５４に書き込まれる。そして、クランプ
回路２６から出力されたＹ信号出力は、図２に示すよう
に、Ａ／Ｄ変換器４２によってディジタル信号に変換さ
れる。このＹ信号デ−タは、そのフィ−ルドの種類（奇
数フィ−ルドか偶数フィ−ルドか）によってスイッチ回
路４４を介して、奇数フィ−ルドメモリ４６または偶数
フィ−ルドメモリ４８に書き込まれる。Ａ／Ｄ変換器４
２のＡ／Ｄ変換レンジはペデスタルレベル以上とされる
ので、このとき同時に、マクロビジョン信号のうちペデ
スタルレベル以上の部分も奇数フィ−ルドメモリ４４あ
るいは偶数フィ−ルドメモリ４６に記憶される。奇数フ
ィ−ルドメモリ４６および偶数フィ−ルドメモリ４８は
Ｙ系フィ−ルドメモリである。ここで、スイッチ回路４
４の切り換えは、制御回路４０の書き込み系から与えら
れて入力映像信号の奇数フィ−ルド、偶数フィ−ルドを
判別するＷＯＤＤ信号によって制御され、書き込みフィ
−ルドが選択される。ＷＯＤＤ信号は、図３（Ｃ）に示
すように、奇数フィ−ルドを奇数フィ−ルドメモリ４４
に書き込むとき“Ｈ”を出力し、偶数フィ−ルドを偶数
フィ−ルドメモリ４６に書き込むときに“Ｌ”を出力す
る。
から抽出された同期信号およびペデスタルレベル以下の
マクロビジョン信号が出力され、そのうち同期信号がシ
ステムコントロ−ル部、書き込み系および読み出し系を
含む制御回路４０に与えられ、マクロビジョン信号はフ
ィ−ルドメモリ５４に書き込まれる。そして、クランプ
回路２６から出力されたＹ信号出力は、図２に示すよう
に、Ａ／Ｄ変換器４２によってディジタル信号に変換さ
れる。このＹ信号デ−タは、そのフィ−ルドの種類（奇
数フィ−ルドか偶数フィ−ルドか）によってスイッチ回
路４４を介して、奇数フィ−ルドメモリ４６または偶数
フィ−ルドメモリ４８に書き込まれる。Ａ／Ｄ変換器４
２のＡ／Ｄ変換レンジはペデスタルレベル以上とされる
ので、このとき同時に、マクロビジョン信号のうちペデ
スタルレベル以上の部分も奇数フィ−ルドメモリ４４あ
るいは偶数フィ−ルドメモリ４６に記憶される。奇数フ
ィ−ルドメモリ４６および偶数フィ−ルドメモリ４８は
Ｙ系フィ−ルドメモリである。ここで、スイッチ回路４
４の切り換えは、制御回路４０の書き込み系から与えら
れて入力映像信号の奇数フィ−ルド、偶数フィ−ルドを
判別するＷＯＤＤ信号によって制御され、書き込みフィ
−ルドが選択される。ＷＯＤＤ信号は、図３（Ｃ）に示
すように、奇数フィ−ルドを奇数フィ−ルドメモリ４４
に書き込むとき“Ｈ”を出力し、偶数フィ−ルドを偶数
フィ−ルドメモリ４６に書き込むときに“Ｌ”を出力す
る。
【００１２】また、マルチプレクサ３８から出力される
Ｃ信号は、Ａ／Ｄ変換器５０によってＹ信号と同様にデ
ィジタル信号に変換され、スイッチ回路５２を介してＣ
系のフィールドメモリ５４に格納される。また、フィー
ルドメモリ５４の空きのエリアには、同期分離回路２０
からのペデスタルレベル以下のマクロビジョン信号が１
フィールド分書き込まれる。スイッチ回路５２の切り換
えは、制御回路４０の書き込み系からのＷＭＶＧ信号に
よって制御される。ＷＭＶＧ信号は、図３（Ｂ）に示す
ように、入力映像信号におけるマクロビジョン期間（マ
クロビジョン信号が付加されている期間）にのみ“Ｈ”
を出力し、スイッチ回路５２を同期分離回路２０側に接
続する。
Ｃ信号は、Ａ／Ｄ変換器５０によってＹ信号と同様にデ
ィジタル信号に変換され、スイッチ回路５２を介してＣ
系のフィールドメモリ５４に格納される。また、フィー
ルドメモリ５４の空きのエリアには、同期分離回路２０
からのペデスタルレベル以下のマクロビジョン信号が１
フィールド分書き込まれる。スイッチ回路５２の切り換
えは、制御回路４０の書き込み系からのＷＭＶＧ信号に
よって制御される。ＷＭＶＧ信号は、図３（Ｂ）に示す
ように、入力映像信号におけるマクロビジョン期間（マ
クロビジョン信号が付加されている期間）にのみ“Ｈ”
を出力し、スイッチ回路５２を同期分離回路２０側に接
続する。
【００１３】次いで、奇数フィールドメモリ４６，偶数
フィールドメモリ４８およびフィールドメモリ５４から
は、映像信号の書き込み時とは非同期でありかつ一定タ
イミングでＹ／Ｃ信号データが読み出される。奇数フィ
ールドメモリ４６および偶数フィールドメモリ４８から
読み出されるＹ信号データは、フィールド合成回路５６
で所望の重み付けで合成される。フィールド合成回路５
６は、たとえばＮＴＳＣ方式とＰＡＬ方式との間で方式
変換する場合に用いる新たな画像を作成する。また、奇
数フィールドメモリ４６および偶数フィールドメモリ４
８のいずれか一方は、スイッチ回路５８により選択され
る。そして、スイッチ回路６０は、マクロビジョン期間
以外の期間では、フィールド合成回路５６側に接続さ
れ、Ｙ信号データをＤ／Ａ変換器６２に与え、マクロビ
ジョン期間ではスイッチ回路５８側に接続され、スイッ
チ回路５８によって決定される奇数フィールドメモリ４
６あるいは偶数フィールドメモ４８からのマクロビジョ
ン信号をＤ／Ａ変換器６２に与える。
フィールドメモリ４８およびフィールドメモリ５４から
は、映像信号の書き込み時とは非同期でありかつ一定タ
イミングでＹ／Ｃ信号データが読み出される。奇数フィ
ールドメモリ４６および偶数フィールドメモリ４８から
読み出されるＹ信号データは、フィールド合成回路５６
で所望の重み付けで合成される。フィールド合成回路５
６は、たとえばＮＴＳＣ方式とＰＡＬ方式との間で方式
変換する場合に用いる新たな画像を作成する。また、奇
数フィールドメモリ４６および偶数フィールドメモリ４
８のいずれか一方は、スイッチ回路５８により選択され
る。そして、スイッチ回路６０は、マクロビジョン期間
以外の期間では、フィールド合成回路５６側に接続さ
れ、Ｙ信号データをＤ／Ａ変換器６２に与え、マクロビ
ジョン期間ではスイッチ回路５８側に接続され、スイッ
チ回路５８によって決定される奇数フィールドメモリ４
６あるいは偶数フィールドメモ４８からのマクロビジョ
ン信号をＤ／Ａ変換器６２に与える。
【００１４】ここで、フィールド合成回路５６，スイッ
チ回路５８およびスイッチ回路６０は、それぞれ制御回
路４０の読み出し系からのフィールド合成制御信号，Ｒ
ＭＶＦＬＤ信号および図３（Ｅ）に示すように映像信号
を読み出すときのマクロビジョン期間に“Ｈ”の出力を
与えるＲＭＶＧ信号によって制御される。ＲＭＶＦＬＤ
信号は、たとえば図４に示すように、映像信号の書き込
みおよび読み出し（それぞれＷＭＶＧ信号およびＲＭＶ
Ｇ信号で示される）が非同期で動作するような場合に、
正規なマクロビジョン信号を再生させるための信号であ
り、たとえば図５に示すようなフィールド選択回路６４
によって生成される。フィールド選択回路６４は、２つ
のＤ−ＦＦ６６，６８およびアンドゲート７０を含み、
制御回路４０内に構成される。
チ回路５８およびスイッチ回路６０は、それぞれ制御回
路４０の読み出し系からのフィールド合成制御信号，Ｒ
ＭＶＦＬＤ信号および図３（Ｅ）に示すように映像信号
を読み出すときのマクロビジョン期間に“Ｈ”の出力を
与えるＲＭＶＧ信号によって制御される。ＲＭＶＦＬＤ
信号は、たとえば図４に示すように、映像信号の書き込
みおよび読み出し（それぞれＷＭＶＧ信号およびＲＭＶ
Ｇ信号で示される）が非同期で動作するような場合に、
正規なマクロビジョン信号を再生させるための信号であ
り、たとえば図５に示すようなフィールド選択回路６４
によって生成される。フィールド選択回路６４は、２つ
のＤ−ＦＦ６６，６８およびアンドゲート７０を含み、
制御回路４０内に構成される。
【００１５】図６を参照して、フィ−ルド選択回路６４
の動作を説明すると、まず、期間Ｔ１では、ＲＭＶＧ信
号の位相がＷＭＶＧ信号の位相より進んでいる。したが
って、ＷＭＶＧ期間では、ペデスタルレベル以下のマク
ロビジョン信号はフィ−ルドメモリ５４に書き込まれる
が、このときその前のＲＭＶＧ期間ではフィ−ルドメモ
リ５４からマクロビジョン信号を読み出す必要がある。
期間Ｔ１のＷＭＶＧ期間では、ＷＯＤＤ信号が“Ｌ”で
あり、偶数フィ−ルドをフィ−ルドメモリ５４に書き込
もうとしているので、その前のＲＭＶＧ期間では、フィ
−ルドメモリ５４から奇数フィ−ルドのペデスタルレベ
ル以下のマクロビジョン信号を読み出すことになる。し
たがって、Ｙ系フィ−ルドメモリからも同じ奇数フィ−
ルドのペデスタルレベル以上のマクロビジョン信号を読
み出せるようにする。すなわち、制御回路４０から出力
されるＲＭＶＦＬＤ信号を“Ｈ”とし、奇数フィ−ルド
メモリ４６側にスイッチ回路５８を接続し、奇数フィ−
ルドメモリ４６から奇数フィ−ルドを読み出すように制
御する。
の動作を説明すると、まず、期間Ｔ１では、ＲＭＶＧ信
号の位相がＷＭＶＧ信号の位相より進んでいる。したが
って、ＷＭＶＧ期間では、ペデスタルレベル以下のマク
ロビジョン信号はフィ−ルドメモリ５４に書き込まれる
が、このときその前のＲＭＶＧ期間ではフィ−ルドメモ
リ５４からマクロビジョン信号を読み出す必要がある。
期間Ｔ１のＷＭＶＧ期間では、ＷＯＤＤ信号が“Ｌ”で
あり、偶数フィ−ルドをフィ−ルドメモリ５４に書き込
もうとしているので、その前のＲＭＶＧ期間では、フィ
−ルドメモリ５４から奇数フィ−ルドのペデスタルレベ
ル以下のマクロビジョン信号を読み出すことになる。し
たがって、Ｙ系フィ−ルドメモリからも同じ奇数フィ−
ルドのペデスタルレベル以上のマクロビジョン信号を読
み出せるようにする。すなわち、制御回路４０から出力
されるＲＭＶＦＬＤ信号を“Ｈ”とし、奇数フィ−ルド
メモリ４６側にスイッチ回路５８を接続し、奇数フィ−
ルドメモリ４６から奇数フィ−ルドを読み出すように制
御する。
【００１６】また、期間Ｔ２においては、上述の期間Ｔ
１の場合と同様に、ＲＭＶＧ信号の位相がＷＭＶＧ信号
の位相より進んでいるが、ＷＭＶＧ期間では、ＷＯＤＤ
信号は“Ｈ”であり、フィールドメモリ５４に奇数フィ
ールドを書き込もうとしている。したがって、その前の
ＲＭＶＧ期間では、フィールドメモリ５４から偶数フィ
ールドのペデスタルレベル以下のマクロビジョン信号を
読み出すことになるので、ＲＭＶＦＬＤ信号も“Ｌ”と
してスイッチ回路５８を偶数フィールドメモリ４８側に
接続し、偶数フィールドメモリ４８から偶数フィールド
を読み出すように制御する。
１の場合と同様に、ＲＭＶＧ信号の位相がＷＭＶＧ信号
の位相より進んでいるが、ＷＭＶＧ期間では、ＷＯＤＤ
信号は“Ｈ”であり、フィールドメモリ５４に奇数フィ
ールドを書き込もうとしている。したがって、その前の
ＲＭＶＧ期間では、フィールドメモリ５４から偶数フィ
ールドのペデスタルレベル以下のマクロビジョン信号を
読み出すことになるので、ＲＭＶＦＬＤ信号も“Ｌ”と
してスイッチ回路５８を偶数フィールドメモリ４８側に
接続し、偶数フィールドメモリ４８から偶数フィールド
を読み出すように制御する。
【００１７】さらに、期間Ｔ３では、ＷＭＶＧ信号の位
相よりＲＭＶＧ信号の位相が遅れている。したがって、
ＷＭＶＧ期間では、フィールドメモリ５４に書き込んだ
ペデスタルレベル以下のマクロビジョン信号と同じフィ
ールドのマクロビジョン信号を順次読み出していく。こ
の場合ＷＯＤＤ信号は“Ｌ”であり、フィールドメモリ
５４に偶数フィールドを書き込んでいるので、ＷＭＶＧ
期間に続くＲＭＶＧ期間においても偶数フィールドをフ
ィールドメモリ５４から読み出す。したがって、ＲＭＶ
ＦＬＤ信号を“Ｌ”として、スイッチ回路５８を偶数フ
ィールドメモリ４８側に接続し、偶数フィールドメモリ
４８から偶数フィールドを読み出すように制御する。な
お、図６において、およびは、それぞれ図５のＤ−
ＦＦ６６および６８からの出力を示す。
相よりＲＭＶＧ信号の位相が遅れている。したがって、
ＷＭＶＧ期間では、フィールドメモリ５４に書き込んだ
ペデスタルレベル以下のマクロビジョン信号と同じフィ
ールドのマクロビジョン信号を順次読み出していく。こ
の場合ＷＯＤＤ信号は“Ｌ”であり、フィールドメモリ
５４に偶数フィールドを書き込んでいるので、ＷＭＶＧ
期間に続くＲＭＶＧ期間においても偶数フィールドをフ
ィールドメモリ５４から読み出す。したがって、ＲＭＶ
ＦＬＤ信号を“Ｌ”として、スイッチ回路５８を偶数フ
ィールドメモリ４８側に接続し、偶数フィールドメモリ
４８から偶数フィールドを読み出すように制御する。な
お、図６において、およびは、それぞれ図５のＤ−
ＦＦ６６および６８からの出力を示す。
【００１８】このようにして、スイッチ回路５８をＲＭ
ＶＦＬＤ信号によって制御することによって、Ｃ系のフ
ィールドメモリ５４から出力されるマクロビジョン信号
と同一フィールドを、Ｙ系の奇数フィールドメモリ４６
あるいは偶数フィールドメモリ４８から選択して、Ｙ信
号データおよびマクロビジョン信号を読み出せる。した
がって、フィールドメモリ５４にマクロビジョン信号を
１フィールド分しか書き込めなくても、ペデスタルレベ
ルの上下のタイミングがずれない正規のマクロビジョン
信号が再生できる。
ＶＦＬＤ信号によって制御することによって、Ｃ系のフ
ィールドメモリ５４から出力されるマクロビジョン信号
と同一フィールドを、Ｙ系の奇数フィールドメモリ４６
あるいは偶数フィールドメモリ４８から選択して、Ｙ信
号データおよびマクロビジョン信号を読み出せる。した
がって、フィールドメモリ５４にマクロビジョン信号を
１フィールド分しか書き込めなくても、ペデスタルレベ
ルの上下のタイミングがずれない正規のマクロビジョン
信号が再生できる。
【００１９】このようにして読み出されたＹ信号データ
およびペデスタルレベル以上のマクロビジョン信号は、
Ｄ／Ａ変換器６２，ＬＰＦ７２，ＣＬＰ回路７４を介し
て、混合器７６に入力される。また、フィールドメモリ
５４からのＣ信号データは、マクロビジョン期間以外の
期間に、Ｒ−Ｙ信号データおよびＢ−Ｙ信号データとし
て、それぞれＤ／Ａ変換器７８，８０およびＬＰＦ８
２，８４を介して、クロマエンコーダ８６に入力され
る。クロマエンコーダ８６からの出力は、ＢＰＦ８８に
よって帯域制限された後、混合器７６においてＹ／Ｃ混
合されて、同期信号付加回路９０に入力され、同期信号
が付加される。同期信号付加回路９０で付加される同期
信号は、フィールドメモリ５４から読み出されたペデス
タルレベル以下のマクロビジョン信号と、制御回路４０
の読み出し系で生成された読み出し系のコンポジット同
期信号（Ｒ．Ｃｓｙｎｃ）とを加算器９２で加算したも
のである。このようにして、同期信号の付加された出力
が図３（Ｄ）に示す映像信号の出力として、出力端子９
４から出力される。
およびペデスタルレベル以上のマクロビジョン信号は、
Ｄ／Ａ変換器６２，ＬＰＦ７２，ＣＬＰ回路７４を介し
て、混合器７６に入力される。また、フィールドメモリ
５４からのＣ信号データは、マクロビジョン期間以外の
期間に、Ｒ−Ｙ信号データおよびＢ−Ｙ信号データとし
て、それぞれＤ／Ａ変換器７８，８０およびＬＰＦ８
２，８４を介して、クロマエンコーダ８６に入力され
る。クロマエンコーダ８６からの出力は、ＢＰＦ８８に
よって帯域制限された後、混合器７６においてＹ／Ｃ混
合されて、同期信号付加回路９０に入力され、同期信号
が付加される。同期信号付加回路９０で付加される同期
信号は、フィールドメモリ５４から読み出されたペデス
タルレベル以下のマクロビジョン信号と、制御回路４０
の読み出し系で生成された読み出し系のコンポジット同
期信号（Ｒ．Ｃｓｙｎｃ）とを加算器９２で加算したも
のである。このようにして、同期信号の付加された出力
が図３（Ｄ）に示す映像信号の出力として、出力端子９
４から出力される。
【図１】この発明の一実施例を示すブロック図である。
【図２】図１の実施例の続きを示すブロック図である。
【図３】この実施例の各信号を示すタイミング図であ
る。
る。
【図４】ＲＭＶＧ信号とＷＭＶＧ信号との位相関係を示
す図解図である。
す図解図である。
【図５】フィールド選択回路の一例を示す回路図であ
る。
る。
【図６】図５の回路の動作を示すタイミング図である。
【図７】従来技術の入力信号および出力信号のタイミン
グのずれを示す波形図である。
グのずれを示す波形図である。
１０ …映像信号処理装置 １６ …ＬＰＦ １８ …ＢＰＦ ２０ …同期分離回路 ４０ …制御回路 ４４，５２，５８，６０ …スイッチ回路 ４６ …奇数フィールドメモリ ４８ …偶数フィールドメモリ ５４ …フィールドメモリ ６４ …フィールド選択回路 ７６ …混合器
Claims (1)
- 【請求項１】ペデスタルレベルを基準として正負に凸に
なるパルス列からなるマクロビジョン信号を含む映像信
号を、ペデスタルレベル以下の成分とペデスタルレベル
以上の成分とに分割してそれぞれメモリに書き込み、そ
れぞれのメモリから読み出したデータを合成手段で合成
するようにした映像信号処理装置において、 前記ペデスタルレベル以上の成分を格納するメモリは奇
数フィールドメモリと偶数フィールドメモリとを含み、 前記ペデスタルレベル以下の成分と同期して同じフィー
ルドのペデスタルレベル以上の成分を前記奇数フィール
ドメモリまたは偶数フィールドメモリから前記合成手段
に与えるようにしたことを特徴とする、映像信号処理装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17293292A JP2957808B2 (ja) | 1992-06-30 | 1992-06-30 | 映像信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17293292A JP2957808B2 (ja) | 1992-06-30 | 1992-06-30 | 映像信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0622283A JPH0622283A (ja) | 1994-01-28 |
| JP2957808B2 true JP2957808B2 (ja) | 1999-10-06 |
Family
ID=15951027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17293292A Expired - Fee Related JP2957808B2 (ja) | 1992-06-30 | 1992-06-30 | 映像信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2957808B2 (ja) |
-
1992
- 1992-06-30 JP JP17293292A patent/JP2957808B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0622283A (ja) | 1994-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4935815A (en) | Scanconverter system with superimposing apparatus | |
| US4853765A (en) | Sequential scanning converter with frame comb filter and freeze frame feature | |
| US5389974A (en) | Automatic converting device of television broadcasting mode | |
| US5657095A (en) | System for Combining image signals | |
| KR100221742B1 (ko) | 영상표시장치 | |
| JPS6358435B2 (ja) | ||
| US5005080A (en) | Method and apparatus of image processing | |
| US5155600A (en) | Video disk playback apparatus | |
| JP2957808B2 (ja) | 映像信号処理装置 | |
| JPH01233976A (ja) | 映像信号の伝送方式 | |
| JPH08163433A (ja) | パノラマ静止画像作成装置 | |
| JP2737149B2 (ja) | 画像記憶装置 | |
| JP2809738B2 (ja) | 映像信号変換装置 | |
| JP2860988B2 (ja) | 画像記憶装置 | |
| JP3112078B2 (ja) | 画像記憶装置 | |
| JP2782718B2 (ja) | 画像処理装置 | |
| JP2737148B2 (ja) | 画像記憶装置 | |
| JPS62295593A (ja) | 輝度信号・色信号分離回路 | |
| JPS63203070A (ja) | 映像回路 | |
| JPH0540618Y2 (ja) | ||
| JP3384008B2 (ja) | 画像メモリ処理装置 | |
| JP2520606B2 (ja) | コンポジットテレビジョン信号処理装置 | |
| JP2681996B2 (ja) | 画像処理装置 | |
| JP2692128B2 (ja) | 画像処理回路 | |
| JPS62171283A (ja) | マルチ画面表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990622 |
|
| LAPS | Cancellation because of no payment of annual fees |