JP2948693B2 - 画像データ処理装置におけるインデックス画像の記録方法および記録装置 - Google Patents
画像データ処理装置におけるインデックス画像の記録方法および記録装置Info
- Publication number
- JP2948693B2 JP2948693B2 JP3321486A JP32148691A JP2948693B2 JP 2948693 B2 JP2948693 B2 JP 2948693B2 JP 3321486 A JP3321486 A JP 3321486A JP 32148691 A JP32148691 A JP 32148691A JP 2948693 B2 JP2948693 B2 JP 2948693B2
- Authority
- JP
- Japan
- Prior art keywords
- image
- data
- video
- video signal
- vga
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/80—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
- H04N9/82—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback the individual colour picture signal components being recorded simultaneously only
- H04N9/8205—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback the individual colour picture signal components being recorded simultaneously only involving the multiplexing of an additional signal and the colour video signal
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
- G09G5/397—Arrangements specially adapted for transferring the contents of two or more bit-mapped memories to the screen simultaneously, e.g. for mixing or overlay
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
- G11B27/19—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier
- G11B27/28—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
- G11B27/19—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier
- G11B27/28—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording
- G11B27/32—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on separate auxiliary tracks of the same or an auxiliary record carrier
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
- G11B27/19—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier
- G11B27/28—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording
- G11B27/32—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on separate auxiliary tracks of the same or an auxiliary record carrier
- G11B27/326—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on separate auxiliary tracks of the same or an auxiliary record carrier used signal is a video-frame or a video-field (P.I.P.)
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/00127—Connection or combination of a still picture apparatus with another apparatus, e.g. for storage, processing or transmission of still picture signals or of information associated with a still picture
- H04N1/00281—Connection or combination of a still picture apparatus with another apparatus, e.g. for storage, processing or transmission of still picture signals or of information associated with a still picture with a telecommunication apparatus, e.g. a switched network of teleprinters for the distribution of text-based information, a selective call terminal
- H04N1/00283—Connection or combination of a still picture apparatus with another apparatus, e.g. for storage, processing or transmission of still picture signals or of information associated with a still picture with a telecommunication apparatus, e.g. a switched network of teleprinters for the distribution of text-based information, a selective call terminal with a television apparatus
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/765—Interface circuits between an apparatus for recording and another apparatus
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0105—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level using a storage device with different write and read speed
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/12—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/12—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
- G09G2340/125—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels wherein one of the images is motion video
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B2220/00—Record carriers by type
- G11B2220/20—Disc-shaped record carriers
- G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
- G11B2220/2508—Magnetic discs
- G11B2220/2512—Floppy disks
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Controls And Circuits For Display Device (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Processing Or Creating Images (AREA)
- Image Processing (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、パーソナルコンピュ
ータと画像記録および再生装置とを含む画像データシス
テムに係り、特に、記録媒体に格納された複数の異なる
画像を表わすインデックス画像の生成および、その記録
媒体への書き込みを行なうためのシステムにおける記録
装置および記録方法に関する。
ータと画像記録および再生装置とを含む画像データシス
テムに係り、特に、記録媒体に格納された複数の異なる
画像を表わすインデックス画像の生成および、その記録
媒体への書き込みを行なうためのシステムにおける記録
装置および記録方法に関する。
【０００２】
【従来の技術および課題】従来、たとえばテレビジョン
(TV)カメラによって生成されたTV信号や、電子スチルカ
メラによってビデオフロッピディスクに記録されたビデ
オ信号をコンピュータシステムに入力して、たとえばビ
デオグラフィックス配列(VGA) 形のような特定の形にて
モニタに表示する画像システムがあった。
(TV)カメラによって生成されたTV信号や、電子スチルカ
メラによってビデオフロッピディスクに記録されたビデ
オ信号をコンピュータシステムに入力して、たとえばビ
デオグラフィックス配列(VGA) 形のような特定の形にて
モニタに表示する画像システムがあった。
【０００３】この従来の画像システムは、図７に示すよ
うにパーソナルコンピュータ10と画像記録再生装置12と
を含み、これらはそれぞれがエレクトロニクスボード97
にてインタフェースされている。記録再生装置12にはビ
デオフロッピディスク18が装着されて、これから自然画
像を表わすビデオ信号を読み出す際に、そのビデオ信号
はエレクトロニクスボード97のアナログデジタル変換器
98にて対応するデジタル信号に変換されて、同エレクト
ロニクスボードに備えられた専用のビデオフレームメモ
リ99にてビットマップデータに展開される。この後、パ
ーソナルコンピュータ10は、必要に応じてビットマップ
データを取り込んで、それから、このデータをVGA モニ
タ16にて表示されるVGA 画像を含むデータとして取り扱
う。
うにパーソナルコンピュータ10と画像記録再生装置12と
を含み、これらはそれぞれがエレクトロニクスボード97
にてインタフェースされている。記録再生装置12にはビ
デオフロッピディスク18が装着されて、これから自然画
像を表わすビデオ信号を読み出す際に、そのビデオ信号
はエレクトロニクスボード97のアナログデジタル変換器
98にて対応するデジタル信号に変換されて、同エレクト
ロニクスボードに備えられた専用のビデオフレームメモ
リ99にてビットマップデータに展開される。この後、パ
ーソナルコンピュータ10は、必要に応じてビットマップ
データを取り込んで、それから、このデータをVGA モニ
タ16にて表示されるVGA 画像を含むデータとして取り扱
う。
【０００４】また、パーソナルコンピュータによって生
成されたVGA 形式のグラフィックスは、図６に示すよう
な従来の技術を使用して、電子スチルカメラによってビ
デオフロッピディスクに記録可能なビデオ信号に変換さ
れる。この図６において、PC（パーソナルコンピュー
タ）グラフィックスは、専用のバッファ１に格納され、
これからスキャンコンバータ２によってライン３を介し
て特定タイプの所望のビデオ信号フォーマットに従った
読み出し速度にて読み出される。同図において、ビデオ
フロッピディスクに記録可能となったNTSCビデオ信号は
図に示すスキャンコンバータ２の出力となる。もっと
も、異なる走査速度、たとえばPAL やSECAMの走査速度
が使用される場合もある。図における結果のNTSC信号
は、NTSCモニタ24に表示される。
成されたVGA 形式のグラフィックスは、図６に示すよう
な従来の技術を使用して、電子スチルカメラによってビ
デオフロッピディスクに記録可能なビデオ信号に変換さ
れる。この図６において、PC（パーソナルコンピュー
タ）グラフィックスは、専用のバッファ１に格納され、
これからスキャンコンバータ２によってライン３を介し
て特定タイプの所望のビデオ信号フォーマットに従った
読み出し速度にて読み出される。同図において、ビデオ
フロッピディスクに記録可能となったNTSCビデオ信号は
図に示すスキャンコンバータ２の出力となる。もっと
も、異なる走査速度、たとえばPAL やSECAMの走査速度
が使用される場合もある。図における結果のNTSC信号
は、NTSCモニタ24に表示される。
【０００５】図６および図７に示すような、VGA からNT
SCへ、およびその反対へ変換する構成は周知である。し
かしながら図６および図７の回路を用いる場合、変換さ
れる前の状態のビデオ信号を格納しておくのに独立した
個別のハードウェアが必要である。たとえば図６におい
て専用のPCグラフィックスバッファ１は、固定レートの
スキャンコンバータ２にて適切なアクセスを行なった信
号をNTSCへ変換するために、前処理としてスキャンコン
バータ２によってVGA データを編集するまで、NTSC信号
に変換される前のVGA 信号を格納しておかなければなら
ない。同様に、図７において専用のフレームメモリ99
は、パーソナルコンピュータ10にて固定レートの読み出
しによるVGA への変換を行なう前に、NTSC信号を格納し
ておかなければならない。この結果、NTSCビデオ信号を
VGA へおよびその反対へ変換するためには、大容量のハ
ードウェアが必要であった。
SCへ、およびその反対へ変換する構成は周知である。し
かしながら図６および図７の回路を用いる場合、変換さ
れる前の状態のビデオ信号を格納しておくのに独立した
個別のハードウェアが必要である。たとえば図６におい
て専用のPCグラフィックスバッファ１は、固定レートの
スキャンコンバータ２にて適切なアクセスを行なった信
号をNTSCへ変換するために、前処理としてスキャンコン
バータ２によってVGA データを編集するまで、NTSC信号
に変換される前のVGA 信号を格納しておかなければなら
ない。同様に、図７において専用のフレームメモリ99
は、パーソナルコンピュータ10にて固定レートの読み出
しによるVGA への変換を行なう前に、NTSC信号を格納し
ておかなければならない。この結果、NTSCビデオ信号を
VGA へおよびその反対へ変換するためには、大容量のハ
ードウェアが必要であった。
【０００６】また、NTSC画像のある選択された位置へコ
ンピュータグラフィックス(VGA) 信号を挿入（オーバレ
イ）して、そのように合成したビデオ信号を通常のTV受
像機のようなNTSCモニタに表示することが知られてい
る。このようなシステムの従来例を図８に示す。インタ
レース（飛び越し走査式）のNTSCビデオ信号は、入力端
子202 に入力されてビデオ合成器203 へ供給される。入
力したNTSCビデオ信号の同期成分はゲンロック回路201
へ供給される。この回路201 はビデオフォーマット変換
器200 への出力を備えている。非インタレースのVGA 信
号は、PCグラフィックスメモリ100 に一旦格納されて変
換器200 へ供給される。変換器200 は、ゲンロック回路
201 の出力に基づいて入力した非インタレースVGA 信号
の走査レートを変更する。ゲンロック回路201 は、入力
したビデオ信号の同期成分、この場合NTSC信号の同期成
分を受けて、変換器200 へ出力する。これにより変換器
200の出力はゲンロック回路201 の入力信号と同一のフ
ォーマットを有するようになるのでこの変換器200 は、
入力のフォーマット、この場合PCグラフィックスメモリ
100 から入力するVGA のフォーマットを変更することが
できる。
ンピュータグラフィックス(VGA) 信号を挿入（オーバレ
イ）して、そのように合成したビデオ信号を通常のTV受
像機のようなNTSCモニタに表示することが知られてい
る。このようなシステムの従来例を図８に示す。インタ
レース（飛び越し走査式）のNTSCビデオ信号は、入力端
子202 に入力されてビデオ合成器203 へ供給される。入
力したNTSCビデオ信号の同期成分はゲンロック回路201
へ供給される。この回路201 はビデオフォーマット変換
器200 への出力を備えている。非インタレースのVGA 信
号は、PCグラフィックスメモリ100 に一旦格納されて変
換器200 へ供給される。変換器200 は、ゲンロック回路
201 の出力に基づいて入力した非インタレースVGA 信号
の走査レートを変更する。ゲンロック回路201 は、入力
したビデオ信号の同期成分、この場合NTSC信号の同期成
分を受けて、変換器200 へ出力する。これにより変換器
200の出力はゲンロック回路201 の入力信号と同一のフ
ォーマットを有するようになるのでこの変換器200 は、
入力のフォーマット、この場合PCグラフィックスメモリ
100 から入力するVGA のフォーマットを変更することが
できる。
【０００７】図８において、コンバータ200 は、入力し
た非インタレースのVGA をNTSC形式のインタレースVGA
に変更して、インタレースVGA をビデオ合成器203 へ供
給する。この点においては、VGA 信号がNTSCビデオ信号
と同様なフォーマット（たとえば、インタレース）のVG
A 信号であっても、ビデオ合成器203へ供給される。ビ
デオ合成器203 の出力204 ではインタレースのVGA 信号
がNTSC信号上にオーバレイされる。
た非インタレースのVGA をNTSC形式のインタレースVGA
に変更して、インタレースVGA をビデオ合成器203 へ供
給する。この点においては、VGA 信号がNTSCビデオ信号
と同様なフォーマット（たとえば、インタレース）のVG
A 信号であっても、ビデオ合成器203へ供給される。ビ
デオ合成器203 の出力204 ではインタレースのVGA 信号
がNTSC信号上にオーバレイされる。
【０００８】また、VGA 信号上にNTSCビデオ信号をオー
バレイして、この結果を従来システムを用いてVGA モニ
タ上に表示することも知られている。しかし、従来のシ
ステムには専用のVGA バッファと専用のNTSCビデオメモ
リとを必要とする。
バレイして、この結果を従来システムを用いてVGA モニ
タ上に表示することも知られている。しかし、従来のシ
ステムには専用のVGA バッファと専用のNTSCビデオメモ
リとを必要とする。
【０００９】上述した従来システムの説明から明らかな
ように、異なるタイプの画像信号は異なる形式（すなわ
ち、インタレースまたは非インタレース）を有するの
で、それぞれのタイプの画像信号を保持するには単独の
専用フレームメモリまたはバッファが必要であった。た
とえば、図７において、VGA に変換するまでNTSC信号を
記憶するのに単独の専用フレームメモリ99が必要であっ
た。さらに図６および図８ではそれぞれVGA 信号を格納
するために単独の専用のPCグラフィックスバッファ(1,1
00) が必要であった。このように従来の技術において
は、専用のバッファやメモリを必要としているので、多
種の画像信号形式を取り扱うことができる画像信号処理
装置を構成するためには、多くのハードウェアが必要と
なる。
ように、異なるタイプの画像信号は異なる形式（すなわ
ち、インタレースまたは非インタレース）を有するの
で、それぞれのタイプの画像信号を保持するには単独の
専用フレームメモリまたはバッファが必要であった。た
とえば、図７において、VGA に変換するまでNTSC信号を
記憶するのに単独の専用フレームメモリ99が必要であっ
た。さらに図６および図８ではそれぞれVGA 信号を格納
するために単独の専用のPCグラフィックスバッファ(1,1
00) が必要であった。このように従来の技術において
は、専用のバッファやメモリを必要としているので、多
種の画像信号形式を取り扱うことができる画像信号処理
装置を構成するためには、多くのハードウェアが必要と
なる。
【００１０】上述したように、従来の画像システムは、
たとえばテレビジョン(TV)カメラによって生成されたTV
信号や、電子スチルカメラによってビデオフロッピーデ
ィスクに記録されたビデオ信号をコンピュータシステム
に入力して、たとえばビデオグラフィックス配列(VGA)
形式のような特定の形式にてモニタに表示する。このよ
うな従来の画像システムでは、パーソナルコンピュータ
と、画像記録および再生装置とを備えており、これらは
エレクトロニクスボードにてそれぞれインタフェースさ
れていた。たとえば、ビデオフロッピーを録画再生装置
に装着して、それに記録されている自然画像を表わすビ
デオ信号を読み出すときに、このビデオ信号はエレクト
ロニクスボードによって対応するデジタルデータに変換
されて、エレクトロニクスボードのメモリにビットマッ
プデータとして展開される。このビットマップデータ
は、後に必要に応じてパーソナルコンピュータに取り込
まれて、以後、VGA 画像またはその一部としてパソコン
にて取り扱われる。
たとえばテレビジョン(TV)カメラによって生成されたTV
信号や、電子スチルカメラによってビデオフロッピーデ
ィスクに記録されたビデオ信号をコンピュータシステム
に入力して、たとえばビデオグラフィックス配列(VGA)
形式のような特定の形式にてモニタに表示する。このよ
うな従来の画像システムでは、パーソナルコンピュータ
と、画像記録および再生装置とを備えており、これらは
エレクトロニクスボードにてそれぞれインタフェースさ
れていた。たとえば、ビデオフロッピーを録画再生装置
に装着して、それに記録されている自然画像を表わすビ
デオ信号を読み出すときに、このビデオ信号はエレクト
ロニクスボードによって対応するデジタルデータに変換
されて、エレクトロニクスボードのメモリにビットマッ
プデータとして展開される。このビットマップデータ
は、後に必要に応じてパーソナルコンピュータに取り込
まれて、以後、VGA 画像またはその一部としてパソコン
にて取り扱われる。
【００１１】パーソナルコンピュータと、合成されたビ
デオフロッピーからの画像を記録および再生するための
装置とを含むこの従来の画像システムは、記録再生装置
からパーソナルコンピュータにビデオデータを転送する
ことはできるが、パーソナルコンピュータから記録再生
装置に転送することができなかった。具体的には、この
ようなシステムでは、パーソナルコンピュータの処理に
てビデオフロッピーの自然画像を読み出すことができ
ず、かつ再びビデオフロッピーに書き込む処理を行なう
ことができなかった。
デオフロッピーからの画像を記録および再生するための
装置とを含むこの従来の画像システムは、記録再生装置
からパーソナルコンピュータにビデオデータを転送する
ことはできるが、パーソナルコンピュータから記録再生
装置に転送することができなかった。具体的には、この
ようなシステムでは、パーソナルコンピュータの処理に
てビデオフロッピーの自然画像を読み出すことができ
ず、かつ再びビデオフロッピーに書き込む処理を行なう
ことができなかった。
【００１２】発展したコンピュータシステムまたはビデ
オシステムの増加にともなって、２つの異なるシステム
を組み合わせてもっと多くのメリットを得ることができ
る装置を実現するための要求が高まっている。たとえば
ビデオフロッピーに蓄積された画像の内容を見ること、
ビデオテープまたは同様の画像記録媒体のサマライズ画
像を手早く見ることなどが最も望まれている。またサマ
ライズ画像にタイトルや目録の項目を加えて、この結果
を同記録媒体に書き込むことが望まれている。
オシステムの増加にともなって、２つの異なるシステム
を組み合わせてもっと多くのメリットを得ることができ
る装置を実現するための要求が高まっている。たとえば
ビデオフロッピーに蓄積された画像の内容を見ること、
ビデオテープまたは同様の画像記録媒体のサマライズ画
像を手早く見ることなどが最も望まれている。またサマ
ライズ画像にタイトルや目録の項目を加えて、この結果
を同記録媒体に書き込むことが望まれている。
【００１３】本発明は上記課題を解決して、多種の画像
信号形式を取り扱うことができる画像信号処理装置を提
供することを目的とする。さらに、多種の画像信号形式
を取り扱うことができるとともに、システム全体のコス
トを減少させるために少ない量のハードウェアを用いる
ことができる画像信号処理システムを提供することを目
的とする。
信号形式を取り扱うことができる画像信号処理装置を提
供することを目的とする。さらに、多種の画像信号形式
を取り扱うことができるとともに、システム全体のコス
トを減少させるために少ない量のハードウェアを用いる
ことができる画像信号処理システムを提供することを目
的とする。
【００１４】
【課題を解決するための手段および作用】本発明は上記
目的を達成するために成されたもので、自然画像を表わ
すNTSC画像信号とコンピュータによって生成されたグラ
フィックス画像を表わすVGA 画像信号とを含む多種の形
式の画像信号を受信可能な画像合成および再走査ボード
を備えている。このオーバレイ再走査ボードは、フレー
ムメモリのアドレス指定を行ない、かつフレームメモリ
にデータを送りおよび受けるタイミングゲートアレイを
含む。
目的を達成するために成されたもので、自然画像を表わ
すNTSC画像信号とコンピュータによって生成されたグラ
フィックス画像を表わすVGA 画像信号とを含む多種の形
式の画像信号を受信可能な画像合成および再走査ボード
を備えている。このオーバレイ再走査ボードは、フレー
ムメモリのアドレス指定を行ない、かつフレームメモリ
にデータを送りおよび受けるタイミングゲートアレイを
含む。
【００１５】自然画像を表わす画像信号およびコンピュ
ータにて生成されたグラフィックス画像を表わす画像信
号の両方は、オーバレイ再走査ボードによって実行され
る動作のタイプに従って、タイミングゲートアレイにて
選択的に受信および送信可能となっている。このボード
の可能な動作は、コンピュータグラフィックスの画像信
号を自然画像を表わす（NTSCビデオなどの）画像信号
へ、またはその反対への変換を行ない、かつ自然画像を
表わす画像信号上にコンピュータグラフィックス画像信
号をオーバレイ、およびその反対のオーバレイを行なう
ことを含む。
ータにて生成されたグラフィックス画像を表わす画像信
号の両方は、オーバレイ再走査ボードによって実行され
る動作のタイプに従って、タイミングゲートアレイにて
選択的に受信および送信可能となっている。このボード
の可能な動作は、コンピュータグラフィックスの画像信
号を自然画像を表わす（NTSCビデオなどの）画像信号
へ、またはその反対への変換を行ない、かつ自然画像を
表わす画像信号上にコンピュータグラフィックス画像信
号をオーバレイ、およびその反対のオーバレイを行なう
ことを含む。
【００１６】タイミングゲートアレイは、オーバレイ再
走査ボードにて実行された動作に従って、フレームメモ
リに書き込みまたは読み出される画像信号のタイプに基
づく読出しまたは書込み速度にて、いずれかをフレーム
メモリに書き込みまたは読み出す。
走査ボードにて実行された動作に従って、フレームメモ
リに書き込みまたは読み出される画像信号のタイプに基
づく読出しまたは書込み速度にて、いずれかをフレーム
メモリに書き込みまたは読み出す。
【００１７】このとき、１個のフレームメモリにて、コ
ンピュータグラフィックスタイプまたは自然画像タイプ
のいずれかの画像信号を一旦格納する。このように、オ
ーバレイ再走査ボードは、少ない量のハードウェアを有
するだけで、多種の画像処理動作を実行することができ
る。
ンピュータグラフィックスタイプまたは自然画像タイプ
のいずれかの画像信号を一旦格納する。このように、オ
ーバレイ再走査ボードは、少ない量のハードウェアを有
するだけで、多種の画像処理動作を実行することができ
る。
【００１８】さらに、この発明による画像データ記録方
法および装置は、パーソナルコンピュータの操作によっ
て記録媒体に格納された複数の画像を表わすインデック
ス画像を生成して、同記録媒体にインデックス画像を書
き込む。
法および装置は、パーソナルコンピュータの操作によっ
て記録媒体に格納された複数の画像を表わすインデック
ス画像を生成して、同記録媒体にインデックス画像を書
き込む。
【００１９】この画像記録媒体に記録された画像からイ
ンデクッス画像を生成し、画像記録媒体にインデックス
画像を記録する方法は、画像を表わす第１のビデオ信号
を蓄積した画像記録媒体を準備し、この画像記録媒体か
ら第１のビデオ信号を読み出し、第１のビデオ信号によ
って表わされる画像のサマライズ画像を表わす第２のビ
デオ信号を生成し、この第２のビデオ信号を画像記録媒
体に記録する。
ンデクッス画像を生成し、画像記録媒体にインデックス
画像を記録する方法は、画像を表わす第１のビデオ信号
を蓄積した画像記録媒体を準備し、この画像記録媒体か
ら第１のビデオ信号を読み出し、第１のビデオ信号によ
って表わされる画像のサマライズ画像を表わす第２のビ
デオ信号を生成し、この第２のビデオ信号を画像記録媒
体に記録する。
【００２０】さらに、この発明は画像記録媒体に記録さ
れた画像からインデックス画像を生成し、このインデッ
クス画像を画像記録媒体に記録する装置において、画像
記録媒体からの画像を表わす第１のビデオ信号を読み出
す再生ユニットと、第１のビデオ信号の表わす画像のサ
マライズ画像を表わす第２のビデオ信号を生成するサマ
ライズ画像生成ユニットと、画像記録媒体に第２のビデ
オ信号を記録する記録ユニットとを備える。
れた画像からインデックス画像を生成し、このインデッ
クス画像を画像記録媒体に記録する装置において、画像
記録媒体からの画像を表わす第１のビデオ信号を読み出
す再生ユニットと、第１のビデオ信号の表わす画像のサ
マライズ画像を表わす第２のビデオ信号を生成するサマ
ライズ画像生成ユニットと、画像記録媒体に第２のビデ
オ信号を記録する記録ユニットとを備える。
【００２１】
【実施例】次に、添付図面を参照して本発明による記憶
システムの一実施例を詳細に説明する。図１を参照する
と、この発明によるビデオまたは画像信号合成装置の実
施例は、パーソナルコンピュータ10と記録再生装置12と
を備えて、これらはオーバレイ再走査ボード12にて相互
に接続されている。パーソナルコンピュータ10は、商業
的に入手できる16ビットまたは32ビットのプロセッサシ
ステムであり、グラフィックスおよびテキストを扱うプ
ログラムシーケンスを含んでいる。パーソナルコンピュ
ータ10には、たとえばIBM PC/XT/ATからPS/2 M-30 相当
の処理システムが有利に適用される。グラフィックスデ
ータは、ラスタデータ、ベクトルデータまたはビットマ
ップデータの形で取り扱われる。コンピュータ10にはVG
A モニタ16が接続されて、これには、本実施例では擬似
カラーモードで表わされるVGAビデオデータが可視表示
される。VGA画像は、周知のように標準スクリーンのサ
イズを有し、かつ非インタレースである。一般に、VGA
画像データは一画素の画像データを一つの数値にて示す
擬似カラーモードにて表わされることが知られている。
ルックアップテーブルは、その数値にて指定されるアド
レスを参照して３色成分のグループに関連づけた数値を
発生する。この色成分のグループは、その画素の色およ
び明度を決定する。
システムの一実施例を詳細に説明する。図１を参照する
と、この発明によるビデオまたは画像信号合成装置の実
施例は、パーソナルコンピュータ10と記録再生装置12と
を備えて、これらはオーバレイ再走査ボード12にて相互
に接続されている。パーソナルコンピュータ10は、商業
的に入手できる16ビットまたは32ビットのプロセッサシ
ステムであり、グラフィックスおよびテキストを扱うプ
ログラムシーケンスを含んでいる。パーソナルコンピュ
ータ10には、たとえばIBM PC/XT/ATからPS/2 M-30 相当
の処理システムが有利に適用される。グラフィックスデ
ータは、ラスタデータ、ベクトルデータまたはビットマ
ップデータの形で取り扱われる。コンピュータ10にはVG
A モニタ16が接続されて、これには、本実施例では擬似
カラーモードで表わされるVGAビデオデータが可視表示
される。VGA画像は、周知のように標準スクリーンのサ
イズを有し、かつ非インタレースである。一般に、VGA
画像データは一画素の画像データを一つの数値にて示す
擬似カラーモードにて表わされることが知られている。
ルックアップテーブルは、その数値にて指定されるアド
レスを参照して３色成分のグループに関連づけた数値を
発生する。この色成分のグループは、その画素の色およ
び明度を決定する。
【００２２】記録再生装置12は、実カラーモードのアナ
ログビデオ信号をビデオフロッピー18に記録して、また
これから読み出すビデオ信号の記録再生装置である。こ
れには、たとえば高解像度カメラ20などの映像信号源も
接続されている。記録再生装置12は、ビデオフロッピー
18に加えて、またはこれに代えて、図示しないビデオテ
ープに記録、再生する機能を有していてもよい。一般
に、自然画像を表わすTV信号や同様の信号は、実カラー
モードの色差および輝度にて示される。実カラーモード
では、一画素が赤、緑および青の３色成分の割合にて示
す３つの数値にて表現される。再生される画像は、それ
らの割合から求められる。
ログビデオ信号をビデオフロッピー18に記録して、また
これから読み出すビデオ信号の記録再生装置である。こ
れには、たとえば高解像度カメラ20などの映像信号源も
接続されている。記録再生装置12は、ビデオフロッピー
18に加えて、またはこれに代えて、図示しないビデオテ
ープに記録、再生する機能を有していてもよい。一般
に、自然画像を表わすTV信号や同様の信号は、実カラー
モードの色差および輝度にて示される。実カラーモード
では、一画素が赤、緑および青の３色成分の割合にて示
す３つの数値にて表現される。再生される画像は、それ
らの割合から求められる。
【００２３】パーソナルコンピュータ10および記録再生
装置12はオーバレイ再走査ボード14によって相互接続さ
れている。このボード14は、本実施例ではたとえばNTS
C,RGBおよびS-タイプのビデオ信号あるいは同様のVGA
ビデオ信号を受け、これらを要求に応じてNTSC,RGB, S-
タイプおよびVGA ビデオ信号の形で出力する信号変換お
よび合成機能を有する。その特定の構成例が図２に示さ
れている。この発明は、しかし、これらのタイプのビデ
オ信号にのみ限定されず、他のタイプ、たとえばPAL や
SECAM などのビデオ信号にも有利に適用される。
装置12はオーバレイ再走査ボード14によって相互接続さ
れている。このボード14は、本実施例ではたとえばNTS
C,RGBおよびS-タイプのビデオ信号あるいは同様のVGA
ビデオ信号を受け、これらを要求に応じてNTSC,RGB, S-
タイプおよびVGA ビデオ信号の形で出力する信号変換お
よび合成機能を有する。その特定の構成例が図２に示さ
れている。この発明は、しかし、これらのタイプのビデ
オ信号にのみ限定されず、他のタイプ、たとえばPAL や
SECAM などのビデオ信号にも有利に適用される。
【００２４】オーバレイ再走査ボード14は、自然画像の
ビデオ信号を受ける入力ポート102,104 および106 を有
して、また自然画像のビデオ信号を出力する出力ポート
108,110 および112 を有する。入力ポート102,104 およ
び106 は、たとえば、高解像度カメラ20、ビデオフロッ
ピー18またはビデオテープを駆動する再生装置、イメー
ジスキャナ、あるいは図示しない通信回線などの様々な
映像信号源に接続される。出力ポート108, 110および11
2 は、記録再生装置12への接続線の一部を構成し、たと
えばビデオフロッピー18もしくはビデオテープのドライ
ブおよび／または映像モニタ24などの画像出力装置に接
続される。
ビデオ信号を受ける入力ポート102,104 および106 を有
して、また自然画像のビデオ信号を出力する出力ポート
108,110 および112 を有する。入力ポート102,104 およ
び106 は、たとえば、高解像度カメラ20、ビデオフロッ
ピー18またはビデオテープを駆動する再生装置、イメー
ジスキャナ、あるいは図示しない通信回線などの様々な
映像信号源に接続される。出力ポート108, 110および11
2 は、記録再生装置12への接続線の一部を構成し、たと
えばビデオフロッピー18もしくはビデオテープのドライ
ブおよび／または映像モニタ24などの画像出力装置に接
続される。
【００２５】入力ポート102 はNTSC信号を受け入れ、NT
SCデコーダ114 の入力に接続されている。NTSCデコーダ
114 は入力102 のNTSCビデオ入力をRGB ビデオ信号に変
換して、結果の信号をRGB スイッチ116 の入力120 に与
える。入力ポート104 はRGB信号を受け入れ、これを直
接、RGB スイッチ116 に与える。また入力ポート106はS
-タイプのビデオ信号を受け入れ、S-ビデオデコータ118
の入力に接続されている。S-ビデオデコーダ118 は、入
力106 のS-タイプのビデオ入力をRGB ビデオ信号に変換
して、結果の信号をRGB スイッチ116 の入力122 に与え
る。これからわかるように本実施例の場合、オーバレイ
再走査ボード14では、ビデオ信号は基本的にはRGB 信号
の形で扱われる。
SCデコーダ114 の入力に接続されている。NTSCデコーダ
114 は入力102 のNTSCビデオ入力をRGB ビデオ信号に変
換して、結果の信号をRGB スイッチ116 の入力120 に与
える。入力ポート104 はRGB信号を受け入れ、これを直
接、RGB スイッチ116 に与える。また入力ポート106はS
-タイプのビデオ信号を受け入れ、S-ビデオデコータ118
の入力に接続されている。S-ビデオデコーダ118 は、入
力106 のS-タイプのビデオ入力をRGB ビデオ信号に変換
して、結果の信号をRGB スイッチ116 の入力122 に与え
る。これからわかるように本実施例の場合、オーバレイ
再走査ボード14では、ビデオ信号は基本的にはRGB 信号
の形で扱われる。
【００２６】RGB スイッチ116 は、３つの入力120, 104
および122 のいずれかを選択的にその出力124 に接続す
る選択回路である。スイッチ116 の出力124 は、アナロ
グデジタル変換器(ADC) 126, NTSC エンコーダ128 およ
びゲンロック回路150 の入力に接続されている。NTSCエ
ンコーダ128 は、入力124 のRGB 信号をNTSC信号に変換
し、これをその出力132 に出力する。出力132 は選択回
路134 に接続されている。また、選択回路134 には直接
NTSC入力102 も接続されている。選択回路134は、２つ
のNTSC入力102 および132 を択一的に、アナログデジタ
ル(A/D) 変換器199 に接続する回路である。A/D 変換器
199 は出力136 を備え、この出力136 はNTSCスイッチ13
8 の一方の入力に接続されている。NTSCスイッチ138 は
２つの入力136 および140 を有し、その出力がデジタル
アナログ(D/A) 変換器198 を介してビデオ出力108 に接
続されている。NTSCスイッチ138 は、後述のタイミング
ゲートアレイ142 の制御出力144 に応動して２つの入力
136 および140 を択一的に出力108 に接続するスイッチ
回路である。このスイッチ138 のスイッチングは画素ク
ロックレートで応動可能である。
および122 のいずれかを選択的にその出力124 に接続す
る選択回路である。スイッチ116 の出力124 は、アナロ
グデジタル変換器(ADC) 126, NTSC エンコーダ128 およ
びゲンロック回路150 の入力に接続されている。NTSCエ
ンコーダ128 は、入力124 のRGB 信号をNTSC信号に変換
し、これをその出力132 に出力する。出力132 は選択回
路134 に接続されている。また、選択回路134 には直接
NTSC入力102 も接続されている。選択回路134は、２つ
のNTSC入力102 および132 を択一的に、アナログデジタ
ル(A/D) 変換器199 に接続する回路である。A/D 変換器
199 は出力136 を備え、この出力136 はNTSCスイッチ13
8 の一方の入力に接続されている。NTSCスイッチ138 は
２つの入力136 および140 を有し、その出力がデジタル
アナログ(D/A) 変換器198 を介してビデオ出力108 に接
続されている。NTSCスイッチ138 は、後述のタイミング
ゲートアレイ142 の制御出力144 に応動して２つの入力
136 および140 を択一的に出力108 に接続するスイッチ
回路である。このスイッチ138 のスイッチングは画素ク
ロックレートで応動可能である。
【００２７】アナログデジタル変換器(ADC)126は、フル
スケールレンジをセットする図示しない基準発生器を有
し、入力124 に受けるアナログRGB 信号を対応するディ
ジタルデータに変換してその出力146 に送出する。出力
146 はタイミングゲートアレイ142 に接続されている。
RGB スイッチ116 の出力124 は、ゲンロック回路150に
も接続されている。ゲンロック回路150 は入力124 のビ
デオ周波数に位相ロックして他の論理回路のための高速
クロックをその出力152 に発生する。出力152はタイミ
ングゲートアレイ142 に接続されている。
スケールレンジをセットする図示しない基準発生器を有
し、入力124 に受けるアナログRGB 信号を対応するディ
ジタルデータに変換してその出力146 に送出する。出力
146 はタイミングゲートアレイ142 に接続されている。
RGB スイッチ116 の出力124 は、ゲンロック回路150に
も接続されている。ゲンロック回路150 は入力124 のビ
デオ周波数に位相ロックして他の論理回路のための高速
クロックをその出力152 に発生する。出力152はタイミ
ングゲートアレイ142 に接続されている。
【００２８】タイミングゲートアレイ142 は、基準発振
器162 によって発生された基準クロックに応動して、実
際のビデオ信号にあったビデオ同期信号を生成するプロ
グラム可能なビデオタイミング信号発生器である。この
一例としてNTSCおよびVGA のような２つの標準ビデオ信
号がある。これらの標準ビデオ信号は、異なる特性を有
している。通常、装置は、一方の標準信号に合わせて設
計されており、他方を用いることができなかった。この
ため、両方のタイプを生成して出力するビデオ製品は有
用である。このようなものとして、NTSCを生成するため
のフレームメモリと、VGA を生成するためのもう一つの
フレームバッファとを利用することが考えられるが、本
発明はこれらの多くの要求を考慮して、両方のものを同
時に備える必要がなく、プログラム可能なフレームメモ
リを使用して単に１個のフレームメモリだけを必要とす
るものである。
器162 によって発生された基準クロックに応動して、実
際のビデオ信号にあったビデオ同期信号を生成するプロ
グラム可能なビデオタイミング信号発生器である。この
一例としてNTSCおよびVGA のような２つの標準ビデオ信
号がある。これらの標準ビデオ信号は、異なる特性を有
している。通常、装置は、一方の標準信号に合わせて設
計されており、他方を用いることができなかった。この
ため、両方のタイプを生成して出力するビデオ製品は有
用である。このようなものとして、NTSCを生成するため
のフレームメモリと、VGA を生成するためのもう一つの
フレームバッファとを利用することが考えられるが、本
発明はこれらの多くの要求を考慮して、両方のものを同
時に備える必要がなく、プログラム可能なフレームメモ
リを使用して単に１個のフレームメモリだけを必要とす
るものである。
【００２９】そこで本実施例におけるタイミングゲート
アレイ142 は、NTSCタイプのビデオ信号とVGA ビデオ信
号のいずれかを選択的にビデオRAM(VRAM)156に蓄積さ
せ、またこれから読み出すことができるようにハード的
に構成されている。したがってVRAM 156およびタイミン
グゲートアレイ142 はプログラム可能なフレームメモリ
を構成して、この記憶装置にて走査変換を行なう。具体
的には、プログラム可能なフレームメモリは、NTSCタイ
プのビデオ信号をVGA タイプのビデオ信号に、およびそ
の反対の変換を行なうことができる。
アレイ142 は、NTSCタイプのビデオ信号とVGA ビデオ信
号のいずれかを選択的にビデオRAM(VRAM)156に蓄積さ
せ、またこれから読み出すことができるようにハード的
に構成されている。したがってVRAM 156およびタイミン
グゲートアレイ142 はプログラム可能なフレームメモリ
を構成して、この記憶装置にて走査変換を行なう。具体
的には、プログラム可能なフレームメモリは、NTSCタイ
プのビデオ信号をVGA タイプのビデオ信号に、およびそ
の反対の変換を行なうことができる。
【００３０】タイミングゲートアレイ142 はデータ入出
力ポート154 を有しており、これはVRAM156 に接続され
ている。ビデオRAM 156 は、様々なビデオフォーマット
のビデオデータを蓄積可能なRAM であり、本実施例では
１フレーム分のビデオデータたとえば、1 Mbyte の蓄積
容量を有している。タイミングゲートアレイ142 とビデ
オRAM 156 は、プログラム可能なビデオ画像生成器を共
に形成している。
力ポート154 を有しており、これはVRAM156 に接続され
ている。ビデオRAM 156 は、様々なビデオフォーマット
のビデオデータを蓄積可能なRAM であり、本実施例では
１フレーム分のビデオデータたとえば、1 Mbyte の蓄積
容量を有している。タイミングゲートアレイ142 とビデ
オRAM 156 は、プログラム可能なビデオ画像生成器を共
に形成している。
【００３１】タイミングゲートアレイ142 の詳細を図９
および図10に示し、これらを参照してさらに詳しく説明
する。図10に示すゲンロック論理ブロック713 は、ビデ
オ同期情報をライン152 を介して受ける。この情報は、
図２に示すRGB スイッチ116から出力された信号がゲン
ロック回路150 を介して導出される。ビデオ同期情報
は、RGB スイッチ116 から出力される信号に従ったRGB,
NTSCまたはS-タイプビデオのいずれかに属している。次
にブロック713 のビデオ同期情報は、後述するプログラ
マブル同期発生器712 を通して同後述する図９のVRAMア
ドレスバッファ／マルチプレクサ703 へ送られる。
および図10に示し、これらを参照してさらに詳しく説明
する。図10に示すゲンロック論理ブロック713 は、ビデ
オ同期情報をライン152 を介して受ける。この情報は、
図２に示すRGB スイッチ116から出力された信号がゲン
ロック回路150 を介して導出される。ビデオ同期情報
は、RGB スイッチ116 から出力される信号に従ったRGB,
NTSCまたはS-タイプビデオのいずれかに属している。次
にブロック713 のビデオ同期情報は、後述するプログラ
マブル同期発生器712 を通して同後述する図９のVRAMア
ドレスバッファ／マルチプレクサ703 へ送られる。
【００３２】タイミングゲートアレイ142 におけるゲン
ロック論理ブロック713 は、図２のゲンロック回路150
が同期信号を出力しているか否かを常時モニタしてい
る。このゲンロックロジック713 は、ゲンロック回路15
0 がビデオ同期情報を出力していないことを検知してい
るときには、プログラマブル同期発生器712 のフリーラ
ンニングモードを開始させるための信号をその発生器71
2 へ送信する。このフリーランニングモードにおけるプ
ログラマブル同期発生器712 は、パーソナルコンピュー
タ10のCPU バス192 およびライン717 を介して送られる
情報に基づいて内部同期情報を生成する。このパーソナ
ルコンピュータ10からライン717 を介して送られる情報
は、各種のビデオ同期形式に関する情報、たとえばNTS
C,PAL, S-タイプまたはRGB のような情報を含む。フリ
ーランニングモードは、図２に示すゲンロック回路150
へRGB スイッチ116 から外部信号が送られていない状態
のときに使用される。そのような状態は、たとえば、以
下に説明するようにVGA タイプの情報をNTSCタイプの情
報に変換している期間に生じる。
ロック論理ブロック713 は、図２のゲンロック回路150
が同期信号を出力しているか否かを常時モニタしてい
る。このゲンロックロジック713 は、ゲンロック回路15
0 がビデオ同期情報を出力していないことを検知してい
るときには、プログラマブル同期発生器712 のフリーラ
ンニングモードを開始させるための信号をその発生器71
2 へ送信する。このフリーランニングモードにおけるプ
ログラマブル同期発生器712 は、パーソナルコンピュー
タ10のCPU バス192 およびライン717 を介して送られる
情報に基づいて内部同期情報を生成する。このパーソナ
ルコンピュータ10からライン717 を介して送られる情報
は、各種のビデオ同期形式に関する情報、たとえばNTS
C,PAL, S-タイプまたはRGB のような情報を含む。フリ
ーランニングモードは、図２に示すゲンロック回路150
へRGB スイッチ116 から外部信号が送られていない状態
のときに使用される。そのような状態は、たとえば、以
下に説明するようにVGA タイプの情報をNTSCタイプの情
報に変換している期間に生じる。
【００３３】第２のプログラマブル同期発生器711 は、
VGA 信号に関する同期情報を生成するために用いられ
る。このプログラマブル同期発生器711 は、VGA フォー
マットに関する同期情報を生成するのに必要な適切な情
報を形成するために、図２に示すVGA 制御回路170 とCP
U バス192 とから入力信号を受ける。このライン718 を
通るCPU バス192 から同期発生器711 への接続は、上記
のプログラマブル同期発生器712 のフリーランニングモ
ード期間に関して行なわれ、この期間にて同期発生器71
1 のプログラミングが行なわれる。フリーランニングで
ない期間に、プログラマブル同期発生器711 は、外部同
期情報をVGA 制御回路170 からライン166を介して受け
る。フリーランニング期間において、ライン166 にVGA
信号が送出されていないときに、同期発生器711 は、CP
U バス192 とライン718 を介して同期発生器711へ送信
される情報に基づいて外部同期情報を生成する。この情
報はライン718 を介して送られる。この情報は、VGA タ
イプの情報に関するものばかりではなく、PCグラフィッ
ク信号に展開した新しいタイプのものも含まれる。この
結果、プログラマブル同期発生器711 と712 は、あらゆ
るタイプのビデオ信号同期フォーマットを組み立てる。
VGA 信号に関する同期情報を生成するために用いられ
る。このプログラマブル同期発生器711 は、VGA フォー
マットに関する同期情報を生成するのに必要な適切な情
報を形成するために、図２に示すVGA 制御回路170 とCP
U バス192 とから入力信号を受ける。このライン718 を
通るCPU バス192 から同期発生器711 への接続は、上記
のプログラマブル同期発生器712 のフリーランニングモ
ード期間に関して行なわれ、この期間にて同期発生器71
1 のプログラミングが行なわれる。フリーランニングで
ない期間に、プログラマブル同期発生器711 は、外部同
期情報をVGA 制御回路170 からライン166を介して受け
る。フリーランニング期間において、ライン166 にVGA
信号が送出されていないときに、同期発生器711 は、CP
U バス192 とライン718 を介して同期発生器711へ送信
される情報に基づいて外部同期情報を生成する。この情
報はライン718 を介して送られる。この情報は、VGA タ
イプの情報に関するものばかりではなく、PCグラフィッ
ク信号に展開した新しいタイプのものも含まれる。この
結果、プログラマブル同期発生器711 と712 は、あらゆ
るタイプのビデオ信号同期フォーマットを組み立てる。
【００３４】プログラマブル同期発生器711 および 712
からの同期情報は、図９に示すVRAMアドレス指定用のバ
ッファ／マルチプレクサ703 へ独立して入力される。VR
AMアドレス指定用のバッファ／マルチプレクサ703 は複
数の入力を受け、その入力のうちいずれかを選択して、
ライン154 を介してVRAM156 へ出力する。このバッファ
／マルチプレクサ703 の出力は、選択される入力同期信
号のタイミングに従って、そのときの読出しおよび書込
み信号としてVRAM156へ送出される。
からの同期情報は、図９に示すVRAMアドレス指定用のバ
ッファ／マルチプレクサ703 へ独立して入力される。VR
AMアドレス指定用のバッファ／マルチプレクサ703 は複
数の入力を受け、その入力のうちいずれかを選択して、
ライン154 を介してVRAM156 へ出力する。このバッファ
／マルチプレクサ703 の出力は、選択される入力同期信
号のタイミングに従って、そのときの読出しおよび書込
み信号としてVRAM156へ送出される。
【００３５】また、このバッファ／マルチプレクサ703
は、CPU カウンタ705 から入力信号を受ける。CPU カウ
ンタ705は、VRAM156 に格納された、または格納する情
報の画素単位の正確な位置を規定する情報をパーソナル
コンピュータ10からCPU バス192 を介して受ける。この
結果、CPU カウンタ705 は、パーソナルコンピュータ10
がVRAM156 へランダムなアクセスを行なうことを許可す
る。
は、CPU カウンタ705 から入力信号を受ける。CPU カウ
ンタ705は、VRAM156 に格納された、または格納する情
報の画素単位の正確な位置を規定する情報をパーソナル
コンピュータ10からCPU バス192 を介して受ける。この
結果、CPU カウンタ705 は、パーソナルコンピュータ10
がVRAM156 へランダムなアクセスを行なうことを許可す
る。
【００３６】バッファ／マルチプレクサ703 はVRAM状態
器704 によってライン719 を介して制御される。この状
態器704は、ライン706 および720 を介してプログラマ
ブル同期発生器712 および711 から入力信号をそれぞれ
受ける。状態器704 の他の入力は、ライン721 を介して
CPU バス192からの信号を受ける。これら３つの入力か
ら受信しているとき、VRAM状態器704 は、タイミングゲ
ートアレイの動作を監視して、バッファ／マルチプレク
サ703 の出力154 を決定する。また、VRAM状態器704 の
一つの入力は、図２のクロック発振器162 に接続された
クロックバッファ707 から与えられる。これらクロック
発振器は、VRAM状態器に基本タイミング信号を与える。
これはマルチプレク703 にて特定の入力を選択するため
の選択処理を行なわせ、出力154を送出させる。
器704 によってライン719 を介して制御される。この状
態器704は、ライン706 および720 を介してプログラマ
ブル同期発生器712 および711 から入力信号をそれぞれ
受ける。状態器704 の他の入力は、ライン721 を介して
CPU バス192からの信号を受ける。これら３つの入力か
ら受信しているとき、VRAM状態器704 は、タイミングゲ
ートアレイの動作を監視して、バッファ／マルチプレク
サ703 の出力154 を決定する。また、VRAM状態器704 の
一つの入力は、図２のクロック発振器162 に接続された
クロックバッファ707 から与えられる。これらクロック
発振器は、VRAM状態器に基本タイミング信号を与える。
これはマルチプレク703 にて特定の入力を選択するため
の選択処理を行なわせ、出力154を送出させる。
【００３７】図２に示すADC 126 を経由するRGB スイッ
チ116 からのビデオデータ出力は、タイミングゲートア
レイ142 へ入力されて、ライン140 を介して図10に示す
バッファ714 へ送られる。このデータは、RGB スイッチ
116 からタイミングゲートアレイ142 を通って VRAM156
へデータが書き込まれるときに、バッファ714 から図９
のFIFOシフトレジスタ702 へライン722 を介して送られ
る。このデータは次にVRAMデータバッファ701 へ送ら
れ、ここではデータがVRAMアドレス指定用のマルチプレ
ク703 から書込みコマンドが送出されるまで保持され
る。マルチプレクサ703 は、バッファ701 にて保持する
データが書き込まれるVRAMの書き込み動作のタイミング
を制御する。VRAM156 から読み出された情報は、バッフ
ァ701 を通してFIFO 702へ送られてライン722 を介して
図10のバッファ714 ヘ入り、そのライン140 から出力さ
れる。
チ116 からのビデオデータ出力は、タイミングゲートア
レイ142 へ入力されて、ライン140 を介して図10に示す
バッファ714 へ送られる。このデータは、RGB スイッチ
116 からタイミングゲートアレイ142 を通って VRAM156
へデータが書き込まれるときに、バッファ714 から図９
のFIFOシフトレジスタ702 へライン722 を介して送られ
る。このデータは次にVRAMデータバッファ701 へ送ら
れ、ここではデータがVRAMアドレス指定用のマルチプレ
ク703 から書込みコマンドが送出されるまで保持され
る。マルチプレクサ703 は、バッファ701 にて保持する
データが書き込まれるVRAMの書き込み動作のタイミング
を制御する。VRAM156 から読み出された情報は、バッフ
ァ701 を通してFIFO 702へ送られてライン722 を介して
図10のバッファ714 ヘ入り、そのライン140 から出力さ
れる。
【００３８】図２に示すVRAMコントローラ170 からのVG
Aデータは、後述する制御目的で、タイミングゲートア
レイ142 のバッファ715 （図10) へ入力される。このVG
A データは、またゲンロックの目的、たとえば同期信号
がコンピュータ10により供給されてライン166 が使用さ
れているかどうか、または外部同期信号が供給されてラ
イン178 が使用されているか否かを発生器711 に知らせ
るために、プログラマブル同期発生器711 へ送られる。
バッファ715 に格納されたVGA フォーマットはオーバレ
イロジックブロック716 へ供給され、ここではCPU バス
192 からもさらに入力する。オーバレイロジックブロッ
ク716 は、たとえば透明にする色であるキーカラーのデ
ジタル表示を格納するオーバーレイカラーレジスタと、
バッファ715 からライン723 を介してオーバーレイロジ
ックブロックへ入力するアクチュアルデータを格納する
アクチュアルデータレジスタとから構成されている。さ
らに、オーバーレイロジックブロックは、オーバーレイ
カラーレジスタとアクチュアルデータレジスタとの内容
を比較する比較器を備えて、よく知られたオーバーレイ
技術によるキーカラーを画素毎に比較する。これは、た
とえば、オーバーレイロジックブロック716 またはライ
ン723へ送出されるVGA データにキーカラーが検出され
れば、後述するスイッチゲートアレイ168 へ一つのライ
ン144 を介して指令信号が送られ、この指令は、スイッ
チゲートアレイ168 に、VGA RAM174からその出力を取る
状態からVRAM156 からその出力を取る状態に切り替え
（キーイング）させる。
Aデータは、後述する制御目的で、タイミングゲートア
レイ142 のバッファ715 （図10) へ入力される。このVG
A データは、またゲンロックの目的、たとえば同期信号
がコンピュータ10により供給されてライン166 が使用さ
れているかどうか、または外部同期信号が供給されてラ
イン178 が使用されているか否かを発生器711 に知らせ
るために、プログラマブル同期発生器711 へ送られる。
バッファ715 に格納されたVGA フォーマットはオーバレ
イロジックブロック716 へ供給され、ここではCPU バス
192 からもさらに入力する。オーバレイロジックブロッ
ク716 は、たとえば透明にする色であるキーカラーのデ
ジタル表示を格納するオーバーレイカラーレジスタと、
バッファ715 からライン723 を介してオーバーレイロジ
ックブロックへ入力するアクチュアルデータを格納する
アクチュアルデータレジスタとから構成されている。さ
らに、オーバーレイロジックブロックは、オーバーレイ
カラーレジスタとアクチュアルデータレジスタとの内容
を比較する比較器を備えて、よく知られたオーバーレイ
技術によるキーカラーを画素毎に比較する。これは、た
とえば、オーバーレイロジックブロック716 またはライ
ン723へ送出されるVGA データにキーカラーが検出され
れば、後述するスイッチゲートアレイ168 へ一つのライ
ン144 を介して指令信号が送られ、この指令は、スイッ
チゲートアレイ168 に、VGA RAM174からその出力を取る
状態からVRAM156 からその出力を取る状態に切り替え
（キーイング）させる。
【００３９】また、図10に示すマイクロ制御論理ブロッ
ク710 は、クロックバッファ707 とCPU バス192 とから
入力信号を受ける。このマイクロ論理制御ブロックは、
本発明に直接関係のない外部ビデオディスクプレヤまた
は同様のものをライン182 を介して制御する。
ク710 は、クロックバッファ707 とCPU バス192 とから
入力信号を受ける。このマイクロ論理制御ブロックは、
本発明に直接関係のない外部ビデオディスクプレヤまた
は同様のものをライン182 を介して制御する。
【００４０】図２に示すタイミングゲートアレイのライ
ン140 は、NTSCスイッチ138 とRGBスイッチ130 の入力
に接続されている。RGB スイッチ130 は、タイミングゲ
ートアレイ142 の制御出力144 に応動して、２つの入力
146 と140 のいずれか一つを選択して出力する選択回路
を構成している。スイッチ130 の出力は、S-ビデオエン
コーダ158 の入力160と、デジタルアナログ変換器191
を通ってRGB フォーマット出力ポート112 とに接続され
ている。S-ビデオエンコーダ158 は、RGB 信号をS-ビデ
オ信号に変換して、後述する出力110 へ送出する。
ン140 は、NTSCスイッチ138 とRGBスイッチ130 の入力
に接続されている。RGB スイッチ130 は、タイミングゲ
ートアレイ142 の制御出力144 に応動して、２つの入力
146 と140 のいずれか一つを選択して出力する選択回路
を構成している。スイッチ130 の出力は、S-ビデオエン
コーダ158 の入力160と、デジタルアナログ変換器191
を通ってRGB フォーマット出力ポート112 とに接続され
ている。S-ビデオエンコーダ158 は、RGB 信号をS-ビデ
オ信号に変換して、後述する出力110 へ送出する。
【００４１】VRAM 156は付加的なデータ入出力ポート16
4 を有し、これはスイッチゲートアレイ168 の一方の入
力に接続されている。スイッチゲートアレイ168 は他の
入出力ポート166 を有し、これはタイミングゲートアレ
イ142 とVGA 制御回路170とに接続されている。VGA 制
御回路170 は、画像のビットマップ画素のコマンドをソ
フト的に変換する。この VGA制御回路170は入出力ポー
ト172 を有し、これにはVGA RAM 174 が接続され、VGA
RAM 174 はパーソナルコンピュータ10で作成した様々な
フォーマットのビデオ情報を蓄積する。ビデオ情報は、
ラスタタイプ、ベクトルタイプまたはビットマップタイ
プのいずれでもよい。しかし、VGA RAM174 に蓄積され
るに先立って、ラスタデータの形に変換される。勿論、
テキストデータを含んでもよい。VGA VRAM 174は本実施
例では1 Mbyte の蓄積容量を有する。
4 を有し、これはスイッチゲートアレイ168 の一方の入
力に接続されている。スイッチゲートアレイ168 は他の
入出力ポート166 を有し、これはタイミングゲートアレ
イ142 とVGA 制御回路170とに接続されている。VGA 制
御回路170 は、画像のビットマップ画素のコマンドをソ
フト的に変換する。この VGA制御回路170は入出力ポー
ト172 を有し、これにはVGA RAM 174 が接続され、VGA
RAM 174 はパーソナルコンピュータ10で作成した様々な
フォーマットのビデオ情報を蓄積する。ビデオ情報は、
ラスタタイプ、ベクトルタイプまたはビットマップタイ
プのいずれでもよい。しかし、VGA RAM174 に蓄積され
るに先立って、ラスタデータの形に変換される。勿論、
テキストデータを含んでもよい。VGA VRAM 174は本実施
例では1 Mbyte の蓄積容量を有する。
【００４２】スイッチゲートアレイ168 はその詳細が図
11に示されているように、タイミングゲートアレイ142
の制御出力144に応動して、VRAM 156から出力ポート164
に読み出されるビデオ信号をバッファ1001、MUX1004
およびバッファ1005を通してその出力176 へ、またはVR
AM 156への出力164 に選択的に出力したり、VGA RAM174
からライン172 を介してVGA 制御回路170 およびライ
ン166 を通して入力されるVGA ビデオ出力を、バッファ
1002、MUX 1004およびバッファ1005を通して出力176 へ
またはVRAM 156への出力164 にバッファ1002、バッファ
1003、およびバッファ1001を通して選択的に出力した
り、する選択回路である。スイッチゲートアレイ168 の
出力176 はビデオDAC 178 に接続されている。ビデオDA
C 178 はビデオDAC 198 と同様に、ディジタルビデオデ
ータを対応するアナログVGA 信号に変換し、これをVGA
出力180 に出力する。出力180 は最終的には図１に示す
VGAモニタ16に接続される。
11に示されているように、タイミングゲートアレイ142
の制御出力144に応動して、VRAM 156から出力ポート164
に読み出されるビデオ信号をバッファ1001、MUX1004
およびバッファ1005を通してその出力176 へ、またはVR
AM 156への出力164 に選択的に出力したり、VGA RAM174
からライン172 を介してVGA 制御回路170 およびライ
ン166 を通して入力されるVGA ビデオ出力を、バッファ
1002、MUX 1004およびバッファ1005を通して出力176 へ
またはVRAM 156への出力164 にバッファ1002、バッファ
1003、およびバッファ1001を通して選択的に出力した
り、する選択回路である。スイッチゲートアレイ168 の
出力176 はビデオDAC 178 に接続されている。ビデオDA
C 178 はビデオDAC 198 と同様に、ディジタルビデオデ
ータを対応するアナログVGA 信号に変換し、これをVGA
出力180 に出力する。出力180 は最終的には図１に示す
VGAモニタ16に接続される。
【００４３】スイッチゲートアレイにおける図11に示す
２入力１出力マルチプレクサ(MUX)1004は、オーバーレ
イロジックブロック716からライン144 を介して送られ
る制御信号を受信する。この制御信号は、MUX の出力と
して選択されたVGA RAM 174に格納されたデータまたはV
RAM156 に格納されたデータか否かを画素毎に決定す
る。制御論理ブロック1007は、CPU バス192 から制御信
号を受信する。この制御信号は、バッファ1003を通して
形成されるループバックパスを所望のデータの操作に基
づいて変化させるか否を制御するために用いられる。
２入力１出力マルチプレクサ(MUX)1004は、オーバーレ
イロジックブロック716からライン144 を介して送られ
る制御信号を受信する。この制御信号は、MUX の出力と
して選択されたVGA RAM 174に格納されたデータまたはV
RAM156 に格納されたデータか否かを画素毎に決定す
る。制御論理ブロック1007は、CPU バス192 から制御信
号を受信する。この制御信号は、バッファ1003を通して
形成されるループバックパスを所望のデータの操作に基
づいて変化させるか否を制御するために用いられる。
【００４４】図12にスイッチゲートアレイ168 の動作を
説明するためのフローチャートを示す。まず、コンピュ
ータ10がライン1006を介してバッファ1003を起動するた
めの制御信号を制御論理ブロック1007へ送るか否かを判
定して（ステップS1) 、VGAコントローラ170 とVGA RAM
174 からライン166 にデータが供給されると、このデ
ータをバッファ1002、バッファ1003およびバッファ1001
を通してライン164 へ送る( ステップS2) 。
説明するためのフローチャートを示す。まず、コンピュ
ータ10がライン1006を介してバッファ1003を起動するた
めの制御信号を制御論理ブロック1007へ送るか否かを判
定して（ステップS1) 、VGAコントローラ170 とVGA RAM
174 からライン166 にデータが供給されると、このデ
ータをバッファ1002、バッファ1003およびバッファ1001
を通してライン164 へ送る( ステップS2) 。
【００４５】ステップS1の判定がたとえば「NO」であれ
ば、すなわちコンピュータ10がバッファ1003を起動して
いなければ、図10に示すオーバーレイロジックブロック
716 がライン144 を介してコマンドを送って、たとえば
透明であるキーカラーをバッファ715 からブロック716
へ送ったことを示している場合は（ステップS3) 、ステ
ップS4を実行する。ステップS4において前提のキーカラ
ーは、図10に示すライン723 を介してオーバーレイロジ
ックブロック716 ヘ、またはバッファ715 を通してライ
ン166 を介してタイミングゲートアレイ142 へ達するVG
A データを含む。このときのVGA データのキーカラー
は、VGA RAM 174 から出力されるデータからVRAM156 か
らのデータ画素の出力に代えるスイッチゲートアレイ16
8 を停止させる信号としてふるまう。この結果、合成が
効果的に行なわれる。
ば、すなわちコンピュータ10がバッファ1003を起動して
いなければ、図10に示すオーバーレイロジックブロック
716 がライン144 を介してコマンドを送って、たとえば
透明であるキーカラーをバッファ715 からブロック716
へ送ったことを示している場合は（ステップS3) 、ステ
ップS4を実行する。ステップS4において前提のキーカラ
ーは、図10に示すライン723 を介してオーバーレイロジ
ックブロック716 ヘ、またはバッファ715 を通してライ
ン166 を介してタイミングゲートアレイ142 へ達するVG
A データを含む。このときのVGA データのキーカラー
は、VGA RAM 174 から出力されるデータからVRAM156 か
らのデータ画素の出力に代えるスイッチゲートアレイ16
8 を停止させる信号としてふるまう。この結果、合成が
効果的に行なわれる。
【００４６】具体的には、ステップS3においてその結果
が「YES」 であれば、これはオーバーレイロジックブロッ
ク716 が、VGA データの流れに検出されるキーカラーを
判定してステップS4を実行すると、ライン164 （VRAM15
6 から）のデータが、バッファ1001、2-to-1 MUX 1004
およびバッファ1005を通して、スイッチゲートアレイ16
8 の出力ライン176 へ送出される。そして、ステップS3
にて「NO」の場合は、オーバーレイロジックブロック716
は、VGA データの流れに検出されるキーカラーを判定し
て、ステップS4を実行し、ライン166(VGA RAM 174 か
ら）のデータは、バッファ1002、2-to-1 MUX 1004 およ
びバッファ1005を通して、スイッチゲートアレイ168 の
ライン176 へ送出される。この結果、図11とともに図９
および図10を参照して説明したスイッチゲートアレイ16
8 の動作および役割は、VGA タイプの画像データにNTSC
タイプのビデオデータをオーバーレイすることであっ
た。
が「YES」 であれば、これはオーバーレイロジックブロッ
ク716 が、VGA データの流れに検出されるキーカラーを
判定してステップS4を実行すると、ライン164 （VRAM15
6 から）のデータが、バッファ1001、2-to-1 MUX 1004
およびバッファ1005を通して、スイッチゲートアレイ16
8 の出力ライン176 へ送出される。そして、ステップS3
にて「NO」の場合は、オーバーレイロジックブロック716
は、VGA データの流れに検出されるキーカラーを判定し
て、ステップS4を実行し、ライン166(VGA RAM 174 か
ら）のデータは、バッファ1002、2-to-1 MUX 1004 およ
びバッファ1005を通して、スイッチゲートアレイ168 の
ライン176 へ送出される。この結果、図11とともに図９
および図10を参照して説明したスイッチゲートアレイ16
8 の動作および役割は、VGA タイプの画像データにNTSC
タイプのビデオデータをオーバーレイすることであっ
た。
【００４７】スイッチゲートアレイ168 は、それぞれの
画素が実カラーまたは擬似カラーいずれのフォーマット
であるかを判定して、ビデオDAC191,198および178 を制
御する。この結果、そのハードウェアは、実カラーと擬
似カラーのモードとを画素単位毎に切り換えることがで
きる。この実施例では特に、画素は16ビットにて表わさ
れ、図５に示すように実カラーモードまたは擬似カラー
モードを表わすビット#15 を含んでいる。ビット#15
が"1" であれば、その画素は実カラーモードであり、ビ
ット#15 が"0" であれば、その画素は擬似カラーモード
である。これにより、両方を同時に表現するシステムを
可能としている。ビデオ画像の大部分が実カラーフォー
マットで表わされて、他の部分が擬似カラーフォーマッ
トで表わされる。残りのビット#14 から#0は、たとえば
通常の画像データと同様に使用される。
画素が実カラーまたは擬似カラーいずれのフォーマット
であるかを判定して、ビデオDAC191,198および178 を制
御する。この結果、そのハードウェアは、実カラーと擬
似カラーのモードとを画素単位毎に切り換えることがで
きる。この実施例では特に、画素は16ビットにて表わさ
れ、図５に示すように実カラーモードまたは擬似カラー
モードを表わすビット#15 を含んでいる。ビット#15
が"1" であれば、その画素は実カラーモードであり、ビ
ット#15 が"0" であれば、その画素は擬似カラーモード
である。これにより、両方を同時に表現するシステムを
可能としている。ビデオ画像の大部分が実カラーフォー
マットで表わされて、他の部分が擬似カラーフォーマッ
トで表わされる。残りのビット#14 から#0は、たとえば
通常の画像データと同様に使用される。
【００４８】タイミングゲートアレイ142 は、ADC 126
からビデオデータを受けると、VRAM156 にビデオデータ
を蓄積するに先立って、これに実カラーモードを示すビ
ット#15 を付加する。また、パーソナルコンピュータ10
で作成されたVGA ビデオデータは、後述のようにバス19
2 から一旦VGA RAM 174 に取り込まれる。VGA コントロ
ーラ170 は、VGA RAM 174 からこれを読み出してスイッ
チゲートアレイ168 を介してVRAM 156 に転送する際
に、擬似カラーモードを示すビット#15 をこれに付加す
る。
からビデオデータを受けると、VRAM156 にビデオデータ
を蓄積するに先立って、これに実カラーモードを示すビ
ット#15 を付加する。また、パーソナルコンピュータ10
で作成されたVGA ビデオデータは、後述のようにバス19
2 から一旦VGA RAM 174 に取り込まれる。VGA コントロ
ーラ170 は、VGA RAM 174 からこれを読み出してスイッ
チゲートアレイ168 を介してVRAM 156 に転送する際
に、擬似カラーモードを示すビット#15 をこれに付加す
る。
【００４９】タイミングゲートアレイ142 にはマイクロ
コントローラ182 が接続され、これは接続線184 および
186 を有しており、録画再生装置12などの様々なビデオ
機器が接続される。タイミングゲートアレイ142 、VGA
コントローラ170 およびスイッチゲートアレイ168 には
バスバッファ188 およびBIOS ROM 190が接続されてい
る。バスバッファ188 はオーバレイ再走査ボード14をパ
ーソナルコンピュータバス192 にインタフェースする。
また、BIOS ROM 190は、ボード14の基本的な動作をサポ
ートするソフトウェアを供給し、かつそれを格納してい
る。
コントローラ182 が接続され、これは接続線184 および
186 を有しており、録画再生装置12などの様々なビデオ
機器が接続される。タイミングゲートアレイ142 、VGA
コントローラ170 およびスイッチゲートアレイ168 には
バスバッファ188 およびBIOS ROM 190が接続されてい
る。バスバッファ188 はオーバレイ再走査ボード14をパ
ーソナルコンピュータバス192 にインタフェースする。
また、BIOS ROM 190は、ボード14の基本的な動作をサポ
ートするソフトウェアを供給し、かつそれを格納してい
る。
【００５０】VRAM 156であるフレームメモリは、多種の
ビデオ入出力に接続することができる。それはタイミン
グゲートアレイ142 によって制御され、これはいずれの
ビデオ規格にも適合するメモリ制御信号およびビデオ同
期信号を発生するためのプログラミングを行なうことが
できる。したがって、単一のフレームメモリ156 は、い
ずれのビデオ規格にも適合したビデオ信号を生成するこ
とができる。このプログラム可能なフレームメモリは、
VRAM 156およびタイミングゲートアレイ142 にて構成さ
れ、これはVGA タイプのビデオ信号を発生する場合に
も、またNTSCタイプのビデオ信号を発生する場合にも使
用される。
ビデオ入出力に接続することができる。それはタイミン
グゲートアレイ142 によって制御され、これはいずれの
ビデオ規格にも適合するメモリ制御信号およびビデオ同
期信号を発生するためのプログラミングを行なうことが
できる。したがって、単一のフレームメモリ156 は、い
ずれのビデオ規格にも適合したビデオ信号を生成するこ
とができる。このプログラム可能なフレームメモリは、
VRAM 156およびタイミングゲートアレイ142 にて構成さ
れ、これはVGA タイプのビデオ信号を発生する場合に
も、またNTSCタイプのビデオ信号を発生する場合にも使
用される。
【００５１】ここで、本発明の実施例におけるオーバレ
イ再走査ボードの第１の機能を説明する。この第１の機
能はVGA タイプの画像信号をNTSCタイプの画像信号に変
換する機能に関する。まず、この機能の概略を説明し、
続いてこの機能の詳細を説明する。
イ再走査ボードの第１の機能を説明する。この第１の機
能はVGA タイプの画像信号をNTSCタイプの画像信号に変
換する機能に関する。まず、この機能の概略を説明し、
続いてこの機能の詳細を説明する。
【００５２】たとえば、VGA ビデオデータは、図１に示
すパーソナルコンピュータ10からバス192 を通してオー
バレイ再走査ボード14に取り込まれる。このVGA ビデオ
データは、図２に示すVGA コントローラ170 の制御の下
にVGA RAM 174 に一旦蓄積される。このVGA タイプのビ
デオデータをNTSCタイプのビデオ信号に変換する場合
に、スイッチゲートアレイ168 は、VGA RAM 174 からの
信号（データ）をライン172、166 および164 を介してVR
AM 156に入力させる。この結果、VGARAM 174 に蓄積さ
れていたVGA ビデオデータは、VGA コントローラ170 の
制御の下にこれから読み出されて、VRAM 156に蓄積され
る。タイミングゲートアレイ142 は、ゲンロック回路15
0 にて生成されたNTSCまたは他の自然画像の規格にあっ
たタイミング信号に応動してVRAM156 からビデオデータ
を読み出す。このようにして読み出されたデータはライ
ン140 を介してNTSCスイッチ138 またはRGB スイッチ13
0 に供給される。このような処理によって、VGA タイプ
のビデオ信号がたとえばNTSCタイプのビデオ信号に走査
変換される。
すパーソナルコンピュータ10からバス192 を通してオー
バレイ再走査ボード14に取り込まれる。このVGA ビデオ
データは、図２に示すVGA コントローラ170 の制御の下
にVGA RAM 174 に一旦蓄積される。このVGA タイプのビ
デオデータをNTSCタイプのビデオ信号に変換する場合
に、スイッチゲートアレイ168 は、VGA RAM 174 からの
信号（データ）をライン172、166 および164 を介してVR
AM 156に入力させる。この結果、VGARAM 174 に蓄積さ
れていたVGA ビデオデータは、VGA コントローラ170 の
制御の下にこれから読み出されて、VRAM 156に蓄積され
る。タイミングゲートアレイ142 は、ゲンロック回路15
0 にて生成されたNTSCまたは他の自然画像の規格にあっ
たタイミング信号に応動してVRAM156 からビデオデータ
を読み出す。このようにして読み出されたデータはライ
ン140 を介してNTSCスイッチ138 またはRGB スイッチ13
0 に供給される。このような処理によって、VGA タイプ
のビデオ信号がたとえばNTSCタイプのビデオ信号に走査
変換される。
【００５３】オーバレイ再走査ボード14の出力がNTSC信
号であるとき、NTSCスイッチ138 はその入力140 をデジ
タルアナログ変換器198 を通して出力108 に接続する。
その結果のNTSCタイプのビデオ信号が出力108 を通して
出力される。またオーバレイ再走査ボード14からRGB 信
号またはS-タイプのビデオの形で出力されるときは、RG
B スイッチ130 で入力140 が選択されて、デジタルアナ
ログ変換器191 を通して出力112 からRGB タイプのビデ
オ信号が出力される。S-タイプのビデオの場合は、RGB
スイッチ130 の出力がS-ビデオエンコーダ158 でS-タイ
プのビデオにエンコードされて、出力110 からS-タイプ
のビデオ信号の形で出力される。
号であるとき、NTSCスイッチ138 はその入力140 をデジ
タルアナログ変換器198 を通して出力108 に接続する。
その結果のNTSCタイプのビデオ信号が出力108 を通して
出力される。またオーバレイ再走査ボード14からRGB 信
号またはS-タイプのビデオの形で出力されるときは、RG
B スイッチ130 で入力140 が選択されて、デジタルアナ
ログ変換器191 を通して出力112 からRGB タイプのビデ
オ信号が出力される。S-タイプのビデオの場合は、RGB
スイッチ130 の出力がS-ビデオエンコーダ158 でS-タイ
プのビデオにエンコードされて、出力110 からS-タイプ
のビデオ信号の形で出力される。
【００５４】続いて、第１の機能の詳細をVGA タイプの
信号をNTSCタイプの信号に変換する例を挙げて説明す
る。図２に示すように、ビデオグラフィックスデータ
は、コンピュータ10からライン192 を介し、バスバッフ
ァ188 を通してVGA コントローラ170 に送られ、ここで
はライン172 を介してVGA RAM 174 に送られる。VGA RA
M174 では、データがVGA タイプの形式からNTSCタイプ
の形式に変換されて読み出されるまでそのデータを保持
する。
信号をNTSCタイプの信号に変換する例を挙げて説明す
る。図２に示すように、ビデオグラフィックスデータ
は、コンピュータ10からライン192 を介し、バスバッフ
ァ188 を通してVGA コントローラ170 に送られ、ここで
はライン172 を介してVGA RAM 174 に送られる。VGA RA
M174 では、データがVGA タイプの形式からNTSCタイプ
の形式に変換されて読み出されるまでそのデータを保持
する。
【００５５】VGA データは、VGA コントローラ170 によ
りライン172 を介してVGA RAM 174から読み出される。
次に、そのデータはライン166 を介して、図11において
説明したスイッチゲートアレイ168 へ送られる。このと
き、コンピュータ10はライン192 を介して図11に示す制
御論理ブロック1007に制御信号を送る。次に制御論理ブ
ロック1007は、コマンド信号をライン1006を介してバッ
ファ1003に送って、このバッファを起動する。それから
ビデオグラフィックスデータはライン166 を介してスイ
ッチゲートアレイ168 に取り入れられて、バッファ1002
および1003を通してバッファ1001に送られる。そして、
このデータは、ライン164 を介してバッファ1001から出
力されて、このようにしてスイッチゲートアレイ168 か
ら離れたデータは、VRAM 156へ向かう。
りライン172 を介してVGA RAM 174から読み出される。
次に、そのデータはライン166 を介して、図11において
説明したスイッチゲートアレイ168 へ送られる。このと
き、コンピュータ10はライン192 を介して図11に示す制
御論理ブロック1007に制御信号を送る。次に制御論理ブ
ロック1007は、コマンド信号をライン1006を介してバッ
ファ1003に送って、このバッファを起動する。それから
ビデオグラフィックスデータはライン166 を介してスイ
ッチゲートアレイ168 に取り入れられて、バッファ1002
および1003を通してバッファ1001に送られる。そして、
このデータは、ライン164 を介してバッファ1001から出
力されて、このようにしてスイッチゲートアレイ168 か
ら離れたデータは、VRAM 156へ向かう。
【００５６】VGA データを含むVGA タイミングデータ
は、図２に示すライン166 およびライン169 を介してVG
A コントローラ170 からタイミングゲートアレイ142 へ
送られる。具体的には、図10に示すように、VGA タイミ
ングデータは、プログラマブル同期発生器711 に供給さ
れる。ここでは、同期信号がさらに図９に示すVRAMアド
レス指定用のバッファ／マルチプレクサ703 およびVRAM
状態器704 にライン799および720 を介してそれぞれ送
られる。上述したようにVRAM状態器704 はバッファ／マ
ルチプレクサ703 を制御して、このバッファ／マルチプ
レクサ703 に供給される複数の入力のうちの一つを、VR
AM 156にて書き込みまたは読み出しを行なう期間におけ
るアドレスタイミングデータとして使用する一出力とし
て選択させる。この場合、VRAM状態器704 は、ライン72
0 を介してVGA 同期情報を受け、バッファ／マルチプレ
クサ703 へライン719 を介して制御信号を送る。この信
号はマルチプレクサ703 のライン799 の入力を選択さ
せ、これをVRAM 156の書込みタイミングデータとしてラ
イン154から出力させる。これにより、スイッチゲート
アレイ168 からライン164 へのVGA データは、タイミン
グゲートアレイ142 からライン154 を介して供給される
VGA 同期情報に応動した書込みタイミング情報を使用し
て、VRAM 156に書き込まれる。
は、図２に示すライン166 およびライン169 を介してVG
A コントローラ170 からタイミングゲートアレイ142 へ
送られる。具体的には、図10に示すように、VGA タイミ
ングデータは、プログラマブル同期発生器711 に供給さ
れる。ここでは、同期信号がさらに図９に示すVRAMアド
レス指定用のバッファ／マルチプレクサ703 およびVRAM
状態器704 にライン799および720 を介してそれぞれ送
られる。上述したようにVRAM状態器704 はバッファ／マ
ルチプレクサ703 を制御して、このバッファ／マルチプ
レクサ703 に供給される複数の入力のうちの一つを、VR
AM 156にて書き込みまたは読み出しを行なう期間におけ
るアドレスタイミングデータとして使用する一出力とし
て選択させる。この場合、VRAM状態器704 は、ライン72
0 を介してVGA 同期情報を受け、バッファ／マルチプレ
クサ703 へライン719 を介して制御信号を送る。この信
号はマルチプレクサ703 のライン799 の入力を選択さ
せ、これをVRAM 156の書込みタイミングデータとしてラ
イン154から出力させる。これにより、スイッチゲート
アレイ168 からライン164 へのVGA データは、タイミン
グゲートアレイ142 からライン154 を介して供給される
VGA 同期情報に応動した書込みタイミング情報を使用し
て、VRAM 156に書き込まれる。
【００５７】このときゲンロック論理ブロック713 は上
述したようにライン152 に信号がないことを検知してい
る。これはNTSCタイプの信号が、この動作のときに、ラ
イン124 を介してゲンロック回路150 に供給されていな
いからである。この結果、図10に示すプログラマブル同
期発生器712 は、上述したフリータイミングモードには
いる。ここではコンピュータ10が同期信号をライン192
およびライン717 を介してプログラマブル同期発生器71
2 へ送り、発生器712 にてプログラミングされる。これ
により、発生器712 は、ライン717 を介して供給される
同期情報に従って同期情報を出力する。この例におい
て、VGA タイプのデータがNTSCタイプのデータに変換さ
れる場合、コンピュータ10はライン717 を介してプログ
ラマブル同期発生器712 にNTSCタイプの同期情報を送
る。プログラマブル同期発生器712 のライン798 の出力
は、図９に示すVRAMアドレス指定用のバッファ／マルチ
プレクサ703 に達する。プログラマブル同期発生器712
の出力は、同図９に示すようにライン798 とライン706
に分かれて、VRAM状態器704 に達する。ライン706 から
のVRAM状態器704 へのコマンド信号の供給によって、こ
のVRAM状態器704 は、マルチプレクサ703 にコマンド信
号719 を出力して、これによりライン798 のNTSCタイプ
の同期情報が選択されてライン154 を介して出力され
る。この結果、VRAM156 に関する読出し情報がライン15
4 を介してVRAM 156に供給される。VRAM 156に格納され
たVGA データは、ライン154 を介して読み出されて、VR
AMデータバッファ701 へ、およびさらにFIFO回路702 に
送られて、ライン722 を介して図10に示すバッファ714
に供給される。バッファ714 に一旦蓄積されたデータ
は、ライン140 を介して図２に示すNTSCスイッチ138 に
供給される。次にこのデータは、スイッチ138 からDAC1
98へ出力される。ここではアナログ形式に変換されて、
結果のNTSCビデオデータが出力端子108 に得られる。
述したようにライン152 に信号がないことを検知してい
る。これはNTSCタイプの信号が、この動作のときに、ラ
イン124 を介してゲンロック回路150 に供給されていな
いからである。この結果、図10に示すプログラマブル同
期発生器712 は、上述したフリータイミングモードには
いる。ここではコンピュータ10が同期信号をライン192
およびライン717 を介してプログラマブル同期発生器71
2 へ送り、発生器712 にてプログラミングされる。これ
により、発生器712 は、ライン717 を介して供給される
同期情報に従って同期情報を出力する。この例におい
て、VGA タイプのデータがNTSCタイプのデータに変換さ
れる場合、コンピュータ10はライン717 を介してプログ
ラマブル同期発生器712 にNTSCタイプの同期情報を送
る。プログラマブル同期発生器712 のライン798 の出力
は、図９に示すVRAMアドレス指定用のバッファ／マルチ
プレクサ703 に達する。プログラマブル同期発生器712
の出力は、同図９に示すようにライン798 とライン706
に分かれて、VRAM状態器704 に達する。ライン706 から
のVRAM状態器704 へのコマンド信号の供給によって、こ
のVRAM状態器704 は、マルチプレクサ703 にコマンド信
号719 を出力して、これによりライン798 のNTSCタイプ
の同期情報が選択されてライン154 を介して出力され
る。この結果、VRAM156 に関する読出し情報がライン15
4 を介してVRAM 156に供給される。VRAM 156に格納され
たVGA データは、ライン154 を介して読み出されて、VR
AMデータバッファ701 へ、およびさらにFIFO回路702 に
送られて、ライン722 を介して図10に示すバッファ714
に供給される。バッファ714 に一旦蓄積されたデータ
は、ライン140 を介して図２に示すNTSCスイッチ138 に
供給される。次にこのデータは、スイッチ138 からDAC1
98へ出力される。ここではアナログ形式に変換されて、
結果のNTSCビデオデータが出力端子108 に得られる。
【００５８】次に、この発明の実施例におけるオーバレ
イ再走査ボードの第２の機能について説明する。この第
２の機能は、NTSCタイプのビデオデータをVGA タイプの
画像データに変換することに関する。まず、この機能の
概略を説明し、続いてその詳細を説明する。
イ再走査ボードの第２の機能について説明する。この第
２の機能は、NTSCタイプのビデオデータをVGA タイプの
画像データに変換することに関する。まず、この機能の
概略を説明し、続いてその詳細を説明する。
【００５９】自然画像のビデオ信号をVGA タイプのビデ
オ信号に変換する場合、図２に示すようにスイッチゲー
トアレイ168 はVRAM 156からの接続線164 をビデオDAC
178への出力176 に接続する。入力端子102 を通ってき
たNTSCタイプのビデオ信号はNTSCエンコーダ114 にてRG
B 信号にデコードされて、RGB スイッチ 116を通してAD
C 126 に送出される。入力信号がRGB 信号の場合は、直
接、端子104 からRGBスイッチ116 に入力される。ま
た、S-タイプのビデオ信号の場合は、入力ポート106 を
通ってS-ビデオエンコータ118 に入り、ここでRGB 信号
にエンコードされてRGB スイッチ116 に送出される。こ
のアナログRGB 信号はADC 126 で対応するディジタルデ
ータに変換されて、タイミングゲートアレイ142 を通し
てVRAM 156に蓄積される。タイミングゲートアレイ142
は、VGA タイミング信号に応動してVRAM 156から164 を
介してビデオデータを読み出し、このビデオデータはス
イッチングゲートアレイ168 からビデオDAC 178 に供給
される。これによりNTSCタイプのビデオからVGA タイプ
のビデオへの走査変換が行なわれる。
オ信号に変換する場合、図２に示すようにスイッチゲー
トアレイ168 はVRAM 156からの接続線164 をビデオDAC
178への出力176 に接続する。入力端子102 を通ってき
たNTSCタイプのビデオ信号はNTSCエンコーダ114 にてRG
B 信号にデコードされて、RGB スイッチ 116を通してAD
C 126 に送出される。入力信号がRGB 信号の場合は、直
接、端子104 からRGBスイッチ116 に入力される。ま
た、S-タイプのビデオ信号の場合は、入力ポート106 を
通ってS-ビデオエンコータ118 に入り、ここでRGB 信号
にエンコードされてRGB スイッチ116 に送出される。こ
のアナログRGB 信号はADC 126 で対応するディジタルデ
ータに変換されて、タイミングゲートアレイ142 を通し
てVRAM 156に蓄積される。タイミングゲートアレイ142
は、VGA タイミング信号に応動してVRAM 156から164 を
介してビデオデータを読み出し、このビデオデータはス
イッチングゲートアレイ168 からビデオDAC 178 に供給
される。これによりNTSCタイプのビデオからVGA タイプ
のビデオへの走査変換が行なわれる。
【００６０】次に、この第２の機能の詳細を説明する。
この例ではNTSCタイプの信号をVGAタイプの信号に変換
することに関する。NTSCタイプの信号は、図２に示すよ
うにライン102 へ供給されて、NTSCエンコーダ114 に送
出される。ここではNTSC信号がRGB 信号に変換されて、
ライン120 を介してRGB スイッチ116 へ送られる。この
信号はRGB スイッチ116 からライン124 を介してADC 12
6 およびゲンロック回路150 の双方に供給される。ゲン
ロック回路150 はNTSC信号から同期信号を得てそれをよ
く知られた位相ロックドループと同様な方法にてロック
する。ゲンロック回路150 のNTSC同期情報である出力
は、ライン152 を介してタイミングゲートアレイ142 に
送られる。ADC 126 の出力は、ライン146 およびライン
140 を介してタイミングゲートアレイ142 に送られる。
この例ではNTSCタイプの信号をVGAタイプの信号に変換
することに関する。NTSCタイプの信号は、図２に示すよ
うにライン102 へ供給されて、NTSCエンコーダ114 に送
出される。ここではNTSC信号がRGB 信号に変換されて、
ライン120 を介してRGB スイッチ116 へ送られる。この
信号はRGB スイッチ116 からライン124 を介してADC 12
6 およびゲンロック回路150 の双方に供給される。ゲン
ロック回路150 はNTSC信号から同期信号を得てそれをよ
く知られた位相ロックドループと同様な方法にてロック
する。ゲンロック回路150 のNTSC同期情報である出力
は、ライン152 を介してタイミングゲートアレイ142 に
送られる。ADC 126 の出力は、ライン146 およびライン
140 を介してタイミングゲートアレイ142 に送られる。
【００６１】ゲンロック回路150 の出力は、ライン152
から図10に示すゲンロック論理ブロック713 に供給され
る。ゲンロック論理ブロック713 の同期情報は、プログ
ラマブル同期発生器712 に供給され、ここでは同期情報
が発生器712 のライン798 を通して、図９に示すVRAMア
ドレス指定用のバッファ／マルチプレクサ703 に達す
る。また、プログラマブル同期発生器712 の出力は、ラ
イン798 から分岐したライン706 を介してVRAM状態器70
4 にも供給される。VRAM状態器704 は、プログラマブル
同期発生器712 のライン706 に供給された同期情報にて
VRAM 156をアクセスし得る。これによりVRAM状態器704
は、VRAMアドレス指定用のバッファ／マルチプレクサ70
3 の出力ライン154 から、プログラマブル同期発生器71
2 のライン798 を介して供給される入力を送出させる。
マルチプレクサ703 の出力は、VRAM156 に適合する書込
みタイミングデータとして使用される。
から図10に示すゲンロック論理ブロック713 に供給され
る。ゲンロック論理ブロック713 の同期情報は、プログ
ラマブル同期発生器712 に供給され、ここでは同期情報
が発生器712 のライン798 を通して、図９に示すVRAMア
ドレス指定用のバッファ／マルチプレクサ703 に達す
る。また、プログラマブル同期発生器712 の出力は、ラ
イン798 から分岐したライン706 を介してVRAM状態器70
4 にも供給される。VRAM状態器704 は、プログラマブル
同期発生器712 のライン706 に供給された同期情報にて
VRAM 156をアクセスし得る。これによりVRAM状態器704
は、VRAMアドレス指定用のバッファ／マルチプレクサ70
3 の出力ライン154 から、プログラマブル同期発生器71
2 のライン798 を介して供給される入力を送出させる。
マルチプレクサ703 の出力は、VRAM156 に適合する書込
みタイミングデータとして使用される。
【００６２】この間、上述したADC 126 の出力は、ライ
ン146およびライン140 を介してタイミングゲートアレ
イ142 に送られる。具体的には、図10に示すように、こ
のデータはバッファ714 に供給されて、ライン722 を介
して図９に示すFIFO回路702に送られ、さらにVRAMデー
タバッファ701 に送られる。それからVRAMデータバッフ
ァからのデータは、上述したマルチプレクサ703 によっ
て生成された書込みタイミングデータを使用して、ライ
ン154 を介してVRAM 156に書き込まれる。
ン146およびライン140 を介してタイミングゲートアレ
イ142 に送られる。具体的には、図10に示すように、こ
のデータはバッファ714 に供給されて、ライン722 を介
して図９に示すFIFO回路702に送られ、さらにVRAMデー
タバッファ701 に送られる。それからVRAMデータバッフ
ァからのデータは、上述したマルチプレクサ703 によっ
て生成された書込みタイミングデータを使用して、ライ
ン154 を介してVRAM 156に書き込まれる。
【００６３】このとき、コンピュータ10は、プログラマ
ブル同期発生器711 によりマルチプレクサ703 に得るた
めの、上述した第１の機能に関連するVGA タイプの同期
情報をライン166 および169 を通して送る。プログラマ
ブル同期発生器711 は、VGA同期データをライン799 お
よび720 を介してマルチプレクサ703 およびVRAM状態器
704 にそれぞれ供給する。それから、VRAM状態器704
は、コマンド信号をライン719 を介してマルチプレクサ
703 に送り、これによりマルチプレクサ703 ではライン
799 からの同期情報をライン154 からVRAM156の読出し
タイミングデータとして出力する。
ブル同期発生器711 によりマルチプレクサ703 に得るた
めの、上述した第１の機能に関連するVGA タイプの同期
情報をライン166 および169 を通して送る。プログラマ
ブル同期発生器711 は、VGA同期データをライン799 お
よび720 を介してマルチプレクサ703 およびVRAM状態器
704 にそれぞれ供給する。それから、VRAM状態器704
は、コマンド信号をライン719 を介してマルチプレクサ
703 に送り、これによりマルチプレクサ703 ではライン
799 からの同期情報をライン154 からVRAM156の読出し
タイミングデータとして出力する。
【００６４】このようにして、VRAM 156に格納されたデ
ータがVGA 同期形式による読出しタイミングの下にライ
ン164 を介して読み出される。VRAM 156から読み出され
たデータは、図２に示すスイッチゲートアレイ168 に送
られる。さらに具体的には図11に示すようにVRAM 156か
ら読み出されたデータは、ライン164 を介してバッファ
1001へ、および2-to-1マルチプレクサ1004からバッファ
1005に供給されてスイッチゲートアレイ168 のライン17
6 から出力される。この後、図２に示すようにデジタル
データは、DAC 178 によってアナログ形式に変換され
て、この変換されたデータがライン180 を介してVGA 形
式として送出される。
ータがVGA 同期形式による読出しタイミングの下にライ
ン164 を介して読み出される。VRAM 156から読み出され
たデータは、図２に示すスイッチゲートアレイ168 に送
られる。さらに具体的には図11に示すようにVRAM 156か
ら読み出されたデータは、ライン164 を介してバッファ
1001へ、および2-to-1マルチプレクサ1004からバッファ
1005に供給されてスイッチゲートアレイ168 のライン17
6 から出力される。この後、図２に示すようにデジタル
データは、DAC 178 によってアナログ形式に変換され
て、この変換されたデータがライン180 を介してVGA 形
式として送出される。
【００６５】オーバレイ再走査ボード14によってパーソ
ナルコンピュータ10を録画再生装置12にインタフェース
した、この画像システムでは、自然画像とVGA 画像とを
組み合わせて様々な画像処理が実現される。たとえば図
３に示すように、自然画像のスクリーン200 に合成され
るテキストデータ202 は、２値化および／または加工さ
れて、スクリーン200 の特定の領域204 に供給される。
２値化および加工は、ポスター化(posterization) 、塗
色(paint) 、縮小(shrink)および移動(move)などの処理
を含む。テキストデータ202 の合成を含む自然画像の２
値化および加工の処理は、次の工程の順序にて効果的に
行なわれる。自然画像を表わすビデオ信号を入力ポート
102、104 または106 を経由してNTSCスイッチ138 の入力
136 に供給して、VGA RAM 176 からVGA データを読み出
す際に走査変換を行なうタイミングゲートアレイ142 を
使用してVGA RAM 176 からVRAM 156へVGA データを移
し、走査変換された信号をNTSCスイッチ138 の他の入力
140 へ供給する。それから、入力136 と140 のいずれか
一つを後述するように画素毎に選択して、この結果の信
号をデジタルアナログ変換器198 を通して出力108 へ送
出する。タイミングゲートアレイ142 は、VRAM 156に書
き込まれたVGA データに適合する画素タイミングを判定
して、NTSCスイッチ138 をそれらの画素タイミングに基
づいてスイッチングさせる。このNTSCスイッチ138 の画
素毎のスイッチングは、ゲンロックユニット150 によっ
て生成される制御信号152 に応動して、タイミングゲー
トアレイ142 の制御の下に行なわれる。ゲンロックユニ
ット150 は、前記の入力102、104、または106 のビデオ周
波数を位相ロックする。VGA RAM 176 に格納されたVGA
ビデオデータのNTSC形式への走査変換は、タイミングゲ
ートアレイ142 およびDAC198 によって実行される。自
然画像200 を表わす信号に処理されたビデオ信号はNTSC
出力108 へ供給されて、ビデオモニタ24または同様の機
器に供給される。上述した画素毎のスイッチングは、自
然画像およびVGA 画像の合成が大容量の画像データ記憶
領域を有することなく実行される。
ナルコンピュータ10を録画再生装置12にインタフェース
した、この画像システムでは、自然画像とVGA 画像とを
組み合わせて様々な画像処理が実現される。たとえば図
３に示すように、自然画像のスクリーン200 に合成され
るテキストデータ202 は、２値化および／または加工さ
れて、スクリーン200 の特定の領域204 に供給される。
２値化および加工は、ポスター化(posterization) 、塗
色(paint) 、縮小(shrink)および移動(move)などの処理
を含む。テキストデータ202 の合成を含む自然画像の２
値化および加工の処理は、次の工程の順序にて効果的に
行なわれる。自然画像を表わすビデオ信号を入力ポート
102、104 または106 を経由してNTSCスイッチ138 の入力
136 に供給して、VGA RAM 176 からVGA データを読み出
す際に走査変換を行なうタイミングゲートアレイ142 を
使用してVGA RAM 176 からVRAM 156へVGA データを移
し、走査変換された信号をNTSCスイッチ138 の他の入力
140 へ供給する。それから、入力136 と140 のいずれか
一つを後述するように画素毎に選択して、この結果の信
号をデジタルアナログ変換器198 を通して出力108 へ送
出する。タイミングゲートアレイ142 は、VRAM 156に書
き込まれたVGA データに適合する画素タイミングを判定
して、NTSCスイッチ138 をそれらの画素タイミングに基
づいてスイッチングさせる。このNTSCスイッチ138 の画
素毎のスイッチングは、ゲンロックユニット150 によっ
て生成される制御信号152 に応動して、タイミングゲー
トアレイ142 の制御の下に行なわれる。ゲンロックユニ
ット150 は、前記の入力102、104、または106 のビデオ周
波数を位相ロックする。VGA RAM 176 に格納されたVGA
ビデオデータのNTSC形式への走査変換は、タイミングゲ
ートアレイ142 およびDAC198 によって実行される。自
然画像200 を表わす信号に処理されたビデオ信号はNTSC
出力108 へ供給されて、ビデオモニタ24または同様の機
器に供給される。上述した画素毎のスイッチングは、自
然画像およびVGA 画像の合成が大容量の画像データ記憶
領域を有することなく実行される。
【００６６】これはまた実際の場合、処理された自然画
像200 が、RGB タイプおよび／またはS-タイプのビデオ
信号として出力される場合でもよい。この場合、RGB ス
イッチ130 に代えてNTSCスイッチ138 がタイミングゲー
トアレイ142 の制御の下に画素毎にスイッチングを実行
し、それからテキストデータ202 を２値化および加工し
て自然画像200 に合成される。
像200 が、RGB タイプおよび／またはS-タイプのビデオ
信号として出力される場合でもよい。この場合、RGB ス
イッチ130 に代えてNTSCスイッチ138 がタイミングゲー
トアレイ142 の制御の下に画素毎にスイッチングを実行
し、それからテキストデータ202 を２値化および加工し
て自然画像200 に合成される。
【００６７】いずれの場合においても、操作者は画像20
0 を見ながらパーソナルコピュータ10を操作することに
よってビデオモニタ24に表示される自然画像200 にグラ
フィックスおよびテキストを合成することができる。も
ちろん、VGA 画像を自然画像200 に合成する場合、混合
(scramble)、ワイプ、スクロール、オフセット、クリッ
プ、ウォッシュ（輪郭形成）または回転(rotate)などの
特定の処理も行なうことができる。
0 を見ながらパーソナルコピュータ10を操作することに
よってビデオモニタ24に表示される自然画像200 にグラ
フィックスおよびテキストを合成することができる。も
ちろん、VGA 画像を自然画像200 に合成する場合、混合
(scramble)、ワイプ、スクロール、オフセット、クリッ
プ、ウォッシュ（輪郭形成）または回転(rotate)などの
特定の処理も行なうことができる。
【００６８】ここで、本発明の実施例におけるオーバレ
イ再走査ボードの第３の機能について説明する。この第
３の機能では、VGA ビデオ信号をNTSCビデオ信号上にオ
ーバレイすることについて述べる。
イ再走査ボードの第３の機能について説明する。この第
３の機能では、VGA ビデオ信号をNTSCビデオ信号上にオ
ーバレイすることについて述べる。
【００６９】まず、コンピュータ10はVGA 情報をライン
192を介し、バスバッファ188 を通して図２に示すVGA
コントローラ170 へ送り、さらにVGA RAM 174 にライン
172を介して送る。同時にVGA 同期情報はコンピュータ1
0からライン166 および169を介してタイミングゲートア
レイ142 に送られる。上述した第１の機能に関連した動
作が行なわれてVGA はNTSCに変換され、VGA RAM 174 の
VGA データは、VGAコントローラ170 およびスイッチゲ
ートアレイ168を通してVRAM 156に供給される。上記のV
GA 同期情報に基づくタイミングデータを使用してVRAM1
56 から読み出されたデータは、VGA コントローラ170
からライン166 およびライン169 を通ってタイミングゲ
ートアレイ142 に供給される。再び、VGA 同期情報は、
上述した第１の機能の書込みタイミングデータとして作
成されたのと同様に、VRAM156に適合する書込みタイミ
ングデータとしてタイミングゲートアレイ142 によって
生成され、使用される。このようにして、VRAM 156は、
VGA RAM 174 からのVGAデータを含んでいる。この間、N
TSCタイプの情報は、図２の端子102 から入力されて、
スイッチ134 へ送られ、さらにADC 199 にてデジタルに
変換されて、ライン136 を介してNTSCスイッチ138 へ出
力される。
192を介し、バスバッファ188 を通して図２に示すVGA
コントローラ170 へ送り、さらにVGA RAM 174 にライン
172を介して送る。同時にVGA 同期情報はコンピュータ1
0からライン166 および169を介してタイミングゲートア
レイ142 に送られる。上述した第１の機能に関連した動
作が行なわれてVGA はNTSCに変換され、VGA RAM 174 の
VGA データは、VGAコントローラ170 およびスイッチゲ
ートアレイ168を通してVRAM 156に供給される。上記のV
GA 同期情報に基づくタイミングデータを使用してVRAM1
56 から読み出されたデータは、VGA コントローラ170
からライン166 およびライン169 を通ってタイミングゲ
ートアレイ142 に供給される。再び、VGA 同期情報は、
上述した第１の機能の書込みタイミングデータとして作
成されたのと同様に、VRAM156に適合する書込みタイミ
ングデータとしてタイミングゲートアレイ142 によって
生成され、使用される。このようにして、VRAM 156は、
VGA RAM 174 からのVGAデータを含んでいる。この間、N
TSCタイプの情報は、図２の端子102 から入力されて、
スイッチ134 へ送られ、さらにADC 199 にてデジタルに
変換されて、ライン136 を介してNTSCスイッチ138 へ出
力される。
【００７０】また、NTSCデータはNTSCデコーダ114 へ送
られ、ここではNTSCデータがRGB データに変換され、こ
のRGB データはライン120 に送出される。ライン120 の
RGBデータは、次にRGB スイッチ116 に送られ、ここで
はライン124 に出力されてゲンロック回路150 に供給さ
れる。ゲンロック回路150 では、同期情報が位相ロック
されてライン152 を介してタイミングゲートアレイ142
に供給される。図10に示すように、ライン152 の同期情
報は、タイミングゲートアレイ142のゲンロック論理ロ
ジック713 に供給され、この同期情報はプログラマブル
同期発生器712のライン798 を通って、図９のVRAMアド
レス指定用のバッファ／マルチプレクサ703 およびVRAM
状態器704 に上記と同様に供給され、この同期情報がラ
イン154を介してVRAM156 の読出しタイミングデータと
して使用される。
られ、ここではNTSCデータがRGB データに変換され、こ
のRGB データはライン120 に送出される。ライン120 の
RGBデータは、次にRGB スイッチ116 に送られ、ここで
はライン124 に出力されてゲンロック回路150 に供給さ
れる。ゲンロック回路150 では、同期情報が位相ロック
されてライン152 を介してタイミングゲートアレイ142
に供給される。図10に示すように、ライン152 の同期情
報は、タイミングゲートアレイ142のゲンロック論理ロ
ジック713 に供給され、この同期情報はプログラマブル
同期発生器712のライン798 を通って、図９のVRAMアド
レス指定用のバッファ／マルチプレクサ703 およびVRAM
状態器704 に上記と同様に供給され、この同期情報がラ
イン154を介してVRAM156 の読出しタイミングデータと
して使用される。
【００７１】これにより、VRAM 156のライン154 からデ
ータが読み出され、そのデータは、VRAMデータバッファ
701 へ送られる。このデータは、ゲンロック回路150 の
NTSC同期情報によって位相ロックされるまでNTSC形式で
あり、タイミングゲートアレイ142 に送られる。このデ
ータは次にFIFO回路702 に送られ、ライン722 を介して
バッファ714 に供給され、ここでライン140 を介して図
２のNTSCスイッチ138に出力される。
ータが読み出され、そのデータは、VRAMデータバッファ
701 へ送られる。このデータは、ゲンロック回路150 の
NTSC同期情報によって位相ロックされるまでNTSC形式で
あり、タイミングゲートアレイ142 に送られる。このデ
ータは次にFIFO回路702 に送られ、ライン722 を介して
バッファ714 に供給され、ここでライン140 を介して図
２のNTSCスイッチ138に出力される。
【００７２】この結果、NTSCスイッチ138 は２つの独立
した入力を受ける。一つは、入力端子102 を介して供給
されたNTSC情報を表わす信号がADC 199 からライン136
を介して入力する。２番目は、タイミングゲートアレイ
142 からライン140 を介して入力する。タイミングゲー
トアレイ142 の中にて、オーバレイロジックブロック71
6 は、たとえば透明であるキーカラーをオーバレイカラ
ーレジスタにて受け、また、ライン722 を介して送られ
たデータをFIFO回路714 からバッファ715 に受ける。こ
の情報は、バッファ714 とバッファ715 を接続するライ
ン796 を通る。バッファ714 からのデータは、バッファ
715 へライン796 の手段によって移されて、ここではラ
イン723 を介して上述したオーバレイロジックブロック
716 のアクチュアルデータレジスタに移される。次に、
ロジック716 は、周知のようにして、２つのレジスタの
内容を比較して、ライン722 を介してFIFO回路722 から
送られるデータにキーカラーがあるか否かを判定する。
キーカラーがある場合、ロジック716 は、ライン144 を
介してNTSCスイッチ138 へ制御信号を出力して、これに
よりNTSCスイッチ138 は、ライン136 を介して出力され
るADC199からの情報をNTSCスイッチ138 の出力としてDA
C 198 へ供給して、最終的に出力端子108 へ供給する。
した入力を受ける。一つは、入力端子102 を介して供給
されたNTSC情報を表わす信号がADC 199 からライン136
を介して入力する。２番目は、タイミングゲートアレイ
142 からライン140 を介して入力する。タイミングゲー
トアレイ142 の中にて、オーバレイロジックブロック71
6 は、たとえば透明であるキーカラーをオーバレイカラ
ーレジスタにて受け、また、ライン722 を介して送られ
たデータをFIFO回路714 からバッファ715 に受ける。こ
の情報は、バッファ714 とバッファ715 を接続するライ
ン796 を通る。バッファ714 からのデータは、バッファ
715 へライン796 の手段によって移されて、ここではラ
イン723 を介して上述したオーバレイロジックブロック
716 のアクチュアルデータレジスタに移される。次に、
ロジック716 は、周知のようにして、２つのレジスタの
内容を比較して、ライン722 を介してFIFO回路722 から
送られるデータにキーカラーがあるか否かを判定する。
キーカラーがある場合、ロジック716 は、ライン144 を
介してNTSCスイッチ138 へ制御信号を出力して、これに
よりNTSCスイッチ138 は、ライン136 を介して出力され
るADC199からの情報をNTSCスイッチ138 の出力としてDA
C 198 へ供給して、最終的に出力端子108 へ供給する。
【００７３】もし、ブロック716 において、FIFO回路70
2からライン722 を介する信号にキーカラーがないこと
を判定すると、ライン144 へコマンド信号を供給するこ
とによりNTSCスイッチ138 へ送り、NTSCスイッチ138 に
出力された図10に示すバッファ714 に蓄積された情報を
示すライン140 の信号を選択させて、DAC 198 に送り端
子108 から出力させる。
2からライン722 を介する信号にキーカラーがないこと
を判定すると、ライン144 へコマンド信号を供給するこ
とによりNTSCスイッチ138 へ送り、NTSCスイッチ138 に
出力された図10に示すバッファ714 に蓄積された情報を
示すライン140 の信号を選択させて、DAC 198 に送り端
子108 から出力させる。
【００７４】このようにしてこのタイプの画素毎のスイ
ッチングが行なわれてオーバレイされた合成画像は、NT
SC形式になり、かつインタレース形式になる。
ッチングが行なわれてオーバレイされた合成画像は、NT
SC形式になり、かつインタレース形式になる。
【００７５】また、DAC 198 は、オーバレイロジック71
6 からライン144 を介して制御信号を受ける。DAC 198
は通常のデジタルアナログ変換器であり、NTSCスイッチ
138の出力がライン140 からの場合とは反対にNTSCスイ
ッチ138 から供給された情報がライン136 に入力する
と、異なるデジタル変換方式に切り替わる。上述したよ
うに、始めにライン102 に入力されADC199 によってデ
ジタル形式に変換された情報は、コンピュータ10からラ
イン192 を介してバスバッファ188 へおよびVGAコント
ローラ170 を通ってVGA RAM 174 へ送られた情報とは異
なるタイプのデジタル表示となる。コンピュータによっ
て送られた情報は上述したようにルックアップテーブル
を使用してADC199の出力の代えて、デジタル形式の赤、
緑および青色の重みに関する情報を含む。これはDAC 19
8 に制御されて、周知の変換技術によってデジタルアナ
ログ変換される。このライン108 の最終結果は、NTSCタ
イプのビデオ信号にVGA タイプのビデオ信号がオーバレ
イされたものである。
6 からライン144 を介して制御信号を受ける。DAC 198
は通常のデジタルアナログ変換器であり、NTSCスイッチ
138の出力がライン140 からの場合とは反対にNTSCスイ
ッチ138 から供給された情報がライン136 に入力する
と、異なるデジタル変換方式に切り替わる。上述したよ
うに、始めにライン102 に入力されADC199 によってデ
ジタル形式に変換された情報は、コンピュータ10からラ
イン192 を介してバスバッファ188 へおよびVGAコント
ローラ170 を通ってVGA RAM 174 へ送られた情報とは異
なるタイプのデジタル表示となる。コンピュータによっ
て送られた情報は上述したようにルックアップテーブル
を使用してADC199の出力の代えて、デジタル形式の赤、
緑および青色の重みに関する情報を含む。これはDAC 19
8 に制御されて、周知の変換技術によってデジタルアナ
ログ変換される。このライン108 の最終結果は、NTSCタ
イプのビデオ信号にVGA タイプのビデオ信号がオーバレ
イされたものである。
【００７６】もう一つの応用として、自然画像はパーソ
ナルコンピュータ10によって作成されたグラフィックス
に挿入される。図４に示すように、この場合は、自然画
像がVGA 画像210 の一部分212 に挿入されている。この
図において、VGA 画像210 はパーソナルコンピュータ10
によって作成され、またはVGA RAM 174 にラスター画像
として格納された多種類のグラフィックス214 を含む。
スクリーン210 上において、自然画像を組み込む区域21
2 について、「透明」カラーを指定する。または、この
指定カラーは黒または他の色でよい。
ナルコンピュータ10によって作成されたグラフィックス
に挿入される。図４に示すように、この場合は、自然画
像がVGA 画像210 の一部分212 に挿入されている。この
図において、VGA 画像210 はパーソナルコンピュータ10
によって作成され、またはVGA RAM 174 にラスター画像
として格納された多種類のグラフィックス214 を含む。
スクリーン210 上において、自然画像を組み込む区域21
2 について、「透明」カラーを指定する。または、この
指定カラーは黒または他の色でよい。
【００７７】次に、この発明の実施例におけるオーバレ
イ再走査オーバレイ再走査ボードの第４の機能を説明す
る。これはNTSC情報をVGA 情報にオーバレイ動作させる
機能である。まず、この動作の概略を説明し、続いてそ
の機能の詳細を説明する。
イ再走査オーバレイ再走査ボードの第４の機能を説明す
る。これはNTSC情報をVGA 情報にオーバレイ動作させる
機能である。まず、この動作の概略を説明し、続いてそ
の機能の詳細を説明する。
【００７８】具体的にはVRAM156 に２値化されて格納さ
れたビデオデータと、VGA RAM 174に格納されたVGA デ
ータおよびテキストデータをVGA モニタ16のスクリーン
上にてオーバレイする場合、ビデオデータワードのモー
ド指示ビット#15 が使用される。一般に、２値化ビデオ
データおよびグラフィックスもしくはテキストデータ
は、それぞれ実カラーモードおよび擬似カラーモードに
て表わされる。スイッチゲートアレイ168 は、これら２
つのタイプのビデオデータを切り替えて、これらをビデ
オDAC 178 が対応するアナログ出力に変換する。実カラ
ーモードのビデオデータはルックアップテーブルを必要
とすることなくアナログ信号に変換することができる
が、擬似カラーモードのビデオデータはルックアップテ
ーブルを使用しないとカラー信号に変換することができ
ない。スイッチゲートアレイ168 は、モードビット#15
を参照して、VGA ビデオデータおよび自然画像のビデオ
データをそれぞれ画素データ毎に、VGARAM 174 およびV
RAM 156から読み出して、ルックアップテーブルが必要
であるかどうかをビデオDAC 178 に指示する。スイッチ
ゲートアレイ168 はVGA データに示された「透明」カラ
ーにて画素タイミングを判定してスイッチングを実行
し、VRAM 156からの自然画像をそれらのタイミングにて
画素毎に取り込む。前記処理によってVGA 画像210 の領
域に挿入された自然画像のビデオデータは、ビデオDAC
178 によってアナログVGA 信号に変換され、出力180 を
介してVGA モニタ16に供給される。この結果、操作者は
モニタ16を見ながらパーソナルコンピュータ10を操作す
ることによってVGA モニタ16に表示されるVGA 画像210
に自然画像をセットすることができる。希望により、パ
ーソナルコンピュータ10の加工によって様々な特殊効果
を行なうこともできる。
れたビデオデータと、VGA RAM 174に格納されたVGA デ
ータおよびテキストデータをVGA モニタ16のスクリーン
上にてオーバレイする場合、ビデオデータワードのモー
ド指示ビット#15 が使用される。一般に、２値化ビデオ
データおよびグラフィックスもしくはテキストデータ
は、それぞれ実カラーモードおよび擬似カラーモードに
て表わされる。スイッチゲートアレイ168 は、これら２
つのタイプのビデオデータを切り替えて、これらをビデ
オDAC 178 が対応するアナログ出力に変換する。実カラ
ーモードのビデオデータはルックアップテーブルを必要
とすることなくアナログ信号に変換することができる
が、擬似カラーモードのビデオデータはルックアップテ
ーブルを使用しないとカラー信号に変換することができ
ない。スイッチゲートアレイ168 は、モードビット#15
を参照して、VGA ビデオデータおよび自然画像のビデオ
データをそれぞれ画素データ毎に、VGARAM 174 およびV
RAM 156から読み出して、ルックアップテーブルが必要
であるかどうかをビデオDAC 178 に指示する。スイッチ
ゲートアレイ168 はVGA データに示された「透明」カラ
ーにて画素タイミングを判定してスイッチングを実行
し、VRAM 156からの自然画像をそれらのタイミングにて
画素毎に取り込む。前記処理によってVGA 画像210 の領
域に挿入された自然画像のビデオデータは、ビデオDAC
178 によってアナログVGA 信号に変換され、出力180 を
介してVGA モニタ16に供給される。この結果、操作者は
モニタ16を見ながらパーソナルコンピュータ10を操作す
ることによってVGA モニタ16に表示されるVGA 画像210
に自然画像をセットすることができる。希望により、パ
ーソナルコンピュータ10の加工によって様々な特殊効果
を行なうこともできる。
【００７９】次に、第４の機能の詳細を説明する。VGA
情報は、パーソナルコンピュータ10からライン192 を介
してバスバッファ188 を通り、かつVGA コントローラ17
0 を通ってライン172 を介しVGA RAM 174 に送られる。
この間に、NTSC情報は、端子102 に入力されて、NTSCデ
コーダ114 に供給され、ここでNTSCからRGB 情報に変換
されて、ライン120 を介してRGB スイッチ116 に送られ
る。これはライン124の出力をADC 126 およびゲンロッ
ク回路150 に送る。ゲンロック回路150 は位相ロックド
ループであり、これはRGB 信号を位相ロックして、ロッ
クした位相信号をタイミングゲートアレイ142 に送る。
ADC 126 の出力はタイミングゲートアレイ142 へライン
146 および140 を介して送られる。
情報は、パーソナルコンピュータ10からライン192 を介
してバスバッファ188 を通り、かつVGA コントローラ17
0 を通ってライン172 を介しVGA RAM 174 に送られる。
この間に、NTSC情報は、端子102 に入力されて、NTSCデ
コーダ114 に供給され、ここでNTSCからRGB 情報に変換
されて、ライン120 を介してRGB スイッチ116 に送られ
る。これはライン124の出力をADC 126 およびゲンロッ
ク回路150 に送る。ゲンロック回路150 は位相ロックド
ループであり、これはRGB 信号を位相ロックして、ロッ
クした位相信号をタイミングゲートアレイ142 に送る。
ADC 126 の出力はタイミングゲートアレイ142 へライン
146 および140 を介して送られる。
【００８０】ゲンロック論理回路713 は、位相ロックさ
れたNTSC信号をライン152 を介して受信して、プログラ
マブル同期発生器712 へ送る。これは同期情報をライン
798を介してVRAMアドレス指定用のバッファ／マルチプ
レクサ703 へ、およびライン706 を介してVRAM状態器70
4 に供給する。上述したように、VRAM状態器704 は、ラ
イン706 を介して受けた同期情報の結果をライン719 を
介してマルチプレクサ703 へ制御信号として送る。これ
により、マルチプレクサ703 は、出力154 へライン798
のNTSC同期情報を出力する。ライン154 の同期情報はVR
AM 156へ書込みタイミング信号として供給される。
れたNTSC信号をライン152 を介して受信して、プログラ
マブル同期発生器712 へ送る。これは同期情報をライン
798を介してVRAMアドレス指定用のバッファ／マルチプ
レクサ703 へ、およびライン706 を介してVRAM状態器70
4 に供給する。上述したように、VRAM状態器704 は、ラ
イン706 を介して受けた同期情報の結果をライン719 を
介してマルチプレクサ703 へ制御信号として送る。これ
により、マルチプレクサ703 は、出力154 へライン798
のNTSC同期情報を出力する。ライン154 の同期情報はVR
AM 156へ書込みタイミング信号として供給される。
【００８１】図２に示すADC 126 の出力は、タイミング
ゲートアレイ142 へ送られ、具体的には図10に示すバッ
ファ714 に入力されて、ここではデータがライン722 を
介してFIFO回路702 およびVRAMデータバッファ701 に送
られる。ここではマルチプレクサ703 から出力される書
込みタイミングデータによって制御されるまでそのデー
タが保持される。そのデータは書込みタイミング情報の
制御の下にライン154を介してVRAM 156に書き込まれ
る。それから、ライン172 を介してVGA コントローラに
よってVGA RAM 174 から出力されたVGA データは、情報
コントローラ170を通してスイッチゲートアレイ168 に
ライン166 を介して送られる。
ゲートアレイ142 へ送られ、具体的には図10に示すバッ
ファ714 に入力されて、ここではデータがライン722 を
介してFIFO回路702 およびVRAMデータバッファ701 に送
られる。ここではマルチプレクサ703 から出力される書
込みタイミングデータによって制御されるまでそのデー
タが保持される。そのデータは書込みタイミング情報の
制御の下にライン154を介してVRAM 156に書き込まれ
る。それから、ライン172 を介してVGA コントローラに
よってVGA RAM 174 から出力されたVGA データは、情報
コントローラ170を通してスイッチゲートアレイ168 に
ライン166 を介して送られる。
【００８２】具体的には、図11に示すように、VGA コン
トローラ170 からの情報は、ライン166 を介してスイッ
チゲートアレイ168 に入り、バッファ1002に供給され
る。ここでは2-to-1マルチプレクサ1004へ送出される。
また、VGA コントローラ170 から出力されたVGA データ
は、ライン166 および169 を介してタイミングゲートア
レイ142 へ供給される。具体的には、ライン169 の同期
情報はプログラマブル同期発生器711 に供給されて、ラ
イン799 を介してVRAMアドレス指定用のバッファ／マル
チプレクサ703 へ、かつライン720 を介してVRAM状態器
704 へ送られる。VRAM状態器704 はライン719 を介して
VGA 同期情報をマルチプレク703 へ送る。これは、マル
チプレクサから出力する読出制御信号としてライン799
からのVGA同期情報を選択する。情報は、VGA 同期情報
を使用するライン154 の読出し制御データを用いてVRAM
156から読み出され、この読み出されたデータは図２に
示すライン164 を介して送られてスイッチゲートアレイ
168 における図11に示すバッファ1001へ供給される。次
にバッファ1001に蓄積された情報は、2-to-1マルチプレ
クサ1004へ送られる。
トローラ170 からの情報は、ライン166 を介してスイッ
チゲートアレイ168 に入り、バッファ1002に供給され
る。ここでは2-to-1マルチプレクサ1004へ送出される。
また、VGA コントローラ170 から出力されたVGA データ
は、ライン166 および169 を介してタイミングゲートア
レイ142 へ供給される。具体的には、ライン169 の同期
情報はプログラマブル同期発生器711 に供給されて、ラ
イン799 を介してVRAMアドレス指定用のバッファ／マル
チプレクサ703 へ、かつライン720 を介してVRAM状態器
704 へ送られる。VRAM状態器704 はライン719 を介して
VGA 同期情報をマルチプレク703 へ送る。これは、マル
チプレクサから出力する読出制御信号としてライン799
からのVGA同期情報を選択する。情報は、VGA 同期情報
を使用するライン154 の読出し制御データを用いてVRAM
156から読み出され、この読み出されたデータは図２に
示すライン164 を介して送られてスイッチゲートアレイ
168 における図11に示すバッファ1001へ供給される。次
にバッファ1001に蓄積された情報は、2-to-1マルチプレ
クサ1004へ送られる。
【００８３】図10に戻って、オーバレイブロック716
は、上述したタイミングゲートアレイ142 からライン16
6 および169を介してVGA データを受ける。具体的に
は、データはバッファ715 およびライン723 を通して送
られてオーバレイロジック716へ供給される。この途
中、VGA 情報は上述したようにキーカラーがVGA データ
に含まれることを検出するためにオーバレイブロック71
6にモニタされる。このカラーはたとえば「透明」でよ
い。オーバレイブロック716 がキーカラーをバッファ71
5 およびライン723 を通って送られたVGA データから検
出したときは、このオーバレイロジック716 は制御信号
をライン144 を介して図11に示す2-to-1マルチプレクサ
1004の制御入力に送る。ライン144 の制御信号は、マル
チプレクサ1004の出力としてバッファ1001からの信号を
選択し、これはさらにバッファ1005ヘ送られて、スイッ
チゲートアレイ168 の出力176 として送出される。
は、上述したタイミングゲートアレイ142 からライン16
6 および169を介してVGA データを受ける。具体的に
は、データはバッファ715 およびライン723 を通して送
られてオーバレイロジック716へ供給される。この途
中、VGA 情報は上述したようにキーカラーがVGA データ
に含まれることを検出するためにオーバレイブロック71
6にモニタされる。このカラーはたとえば「透明」でよ
い。オーバレイブロック716 がキーカラーをバッファ71
5 およびライン723 を通って送られたVGA データから検
出したときは、このオーバレイロジック716 は制御信号
をライン144 を介して図11に示す2-to-1マルチプレクサ
1004の制御入力に送る。ライン144 の制御信号は、マル
チプレクサ1004の出力としてバッファ1001からの信号を
選択し、これはさらにバッファ1005ヘ送られて、スイッ
チゲートアレイ168 の出力176 として送出される。
【００８４】図10のオーバレイブロック716 によってキ
ーカラーが検出されなかったとき、制御信号はライン14
4 を介して2-to-1マルチプレクサ1004の制御入力へ送ら
れて、これによりバッファ1002に蓄積された信号が選択
されて、マルチプレクサ1004の出力として送出され、バ
ッファ1005からスイッチゲートアレイ168 の出力176と
して供給される。このように画素毎のスイッチングによ
って、始めに端子102に入力して図11のバッファ1001に
蓄積されたデータと、図１のコンピュータの手段によっ
て始めに入力して図11のバッファ1002に格納されたデー
タとが適宜選択される。
ーカラーが検出されなかったとき、制御信号はライン14
4 を介して2-to-1マルチプレクサ1004の制御入力へ送ら
れて、これによりバッファ1002に蓄積された信号が選択
されて、マルチプレクサ1004の出力として送出され、バ
ッファ1005からスイッチゲートアレイ168 の出力176と
して供給される。このように画素毎のスイッチングによ
って、始めに端子102に入力して図11のバッファ1001に
蓄積されたデータと、図１のコンピュータの手段によっ
て始めに入力して図11のバッファ1002に格納されたデー
タとが適宜選択される。
【００８５】スイッチゲートアレイ176 の出力は、DAC
178 に送られ、ここでは情報がアナログ形式に変換され
てVGA にNTSCがオーバレイされた信号として端子108 へ
供給される。DAC 178 は２つのタイプのデジタルアナロ
グ変換を行ない、また、制御信号はDAC 178 へ制御入力
として送られ、DAC178は上述したようにDAC 198 のよう
なアナログ変換にてデジタルアナログ変換を行なう。
178 に送られ、ここでは情報がアナログ形式に変換され
てVGA にNTSCがオーバレイされた信号として端子108 へ
供給される。DAC 178 は２つのタイプのデジタルアナロ
グ変換を行ない、また、制御信号はDAC 178 へ制御入力
として送られ、DAC178は上述したようにDAC 198 のよう
なアナログ変換にてデジタルアナログ変換を行なう。
【００８６】以上、この実施例におけるオーバレイ再走
査ボード14の動作の４つの機能に関して詳細に説明した
ように、多種のタイプのビデオ信号を使用したビデオ処
理機能が、少ない量のハードウェアにて達成することが
できる。
査ボード14の動作の４つの機能に関して詳細に説明した
ように、多種のタイプのビデオ信号を使用したビデオ処
理機能が、少ない量のハードウェアにて達成することが
できる。
【００８７】さらに、この実施例の特徴点の一つは、イ
ンデックス画像250を表わすビデオ信号が録画再生装置1
2によってビデオフロッピー18に書き込まれる点であ
る。ビデオフロッピー18は、縮小画像を252を含むイン
デックス画像250 に関するオリジナル画像を表わすビデ
オ信号を蓄積する。インデックス画像250 を表わすビデ
オ信号は録画再生装置12によってビデオフロッピー18の
特定のトラックに記録される。録画再生装置12の使用者
は、特定のトラック、たとえばインデックストラックに
記録されたインデックス画像250 を、後にサマライズ形
式のフロッピー18の目録を見て再生する。
ンデックス画像250を表わすビデオ信号が録画再生装置1
2によってビデオフロッピー18に書き込まれる点であ
る。ビデオフロッピー18は、縮小画像を252を含むイン
デックス画像250 に関するオリジナル画像を表わすビデ
オ信号を蓄積する。インデックス画像250 を表わすビデ
オ信号は録画再生装置12によってビデオフロッピー18の
特定のトラックに記録される。録画再生装置12の使用者
は、特定のトラック、たとえばインデックストラックに
記録されたインデックス画像250 を、後にサマライズ形
式のフロッピー18の目録を見て再生する。
【００８８】この実施例では、図14に示すようにインデ
ックス画像250 にタイトルまたは同様な文字あるいはグ
ラフィックス260 を組み合わせてもよい。インデックス
画像250 に文字および／またはグラッフィクスを挿入す
るこのような処理は、パーソナルコンピュータ10にてVG
A RAM174に格納されたビデオデータを操作することによ
り行なわれる。具体的には、操作者はパーソナルコンピ
ュ−タ10を操作することにより、図14に示す"Fuji"など
の文字またはグラフィックスおよびマーク等を生成して
インデックス画像250 の所望のエリアに文字やグラッフ
ィクスを挿入する。これらデータはパーソナルコンピュ
ータ10からバス192 を介してオーバレイ走査ボード14に
供給され、VGA RAM174におけるビットマップデータの所
望のエリアに書き込まれる。この結果、タイトル260 を
含むインデックス画像250 を表わすビデオデータはVGA
RAM 174 の形式になる。この結果、インデックス画像25
0を表わすタイトル260 を含むビデオデータがVGA RAM17
4に完成する。これらデータは前述した状態の順序にてV
GA RAM174から適宜読み出されて、一旦VRAM 156に格納
される。この後、前述の操作にてVRAMから読み出された
これらデータはNTSC出力端子108 に送出される。ここで
は、タイトルインデックス画像がNTSCモニタに表示また
はフロッピーディスクに書き込まれる。もちろんビデオ
データはVGARAM 174 からビデオDAC 178 にスイッチン
グゲートアレイ168 を介して供給されることにより、VG
A モニタにVGA タイプのビデオ信号として再生すること
もできる。
ックス画像250 にタイトルまたは同様な文字あるいはグ
ラフィックス260 を組み合わせてもよい。インデックス
画像250 に文字および／またはグラッフィクスを挿入す
るこのような処理は、パーソナルコンピュータ10にてVG
A RAM174に格納されたビデオデータを操作することによ
り行なわれる。具体的には、操作者はパーソナルコンピ
ュ−タ10を操作することにより、図14に示す"Fuji"など
の文字またはグラフィックスおよびマーク等を生成して
インデックス画像250 の所望のエリアに文字やグラッフ
ィクスを挿入する。これらデータはパーソナルコンピュ
ータ10からバス192 を介してオーバレイ走査ボード14に
供給され、VGA RAM174におけるビットマップデータの所
望のエリアに書き込まれる。この結果、タイトル260 を
含むインデックス画像250 を表わすビデオデータはVGA
RAM 174 の形式になる。この結果、インデックス画像25
0を表わすタイトル260 を含むビデオデータがVGA RAM17
4に完成する。これらデータは前述した状態の順序にてV
GA RAM174から適宜読み出されて、一旦VRAM 156に格納
される。この後、前述の操作にてVRAMから読み出された
これらデータはNTSC出力端子108 に送出される。ここで
は、タイトルインデックス画像がNTSCモニタに表示また
はフロッピーディスクに書き込まれる。もちろんビデオ
データはVGARAM 174 からビデオDAC 178 にスイッチン
グゲートアレイ168 を介して供給されることにより、VG
A モニタにVGA タイプのビデオ信号として再生すること
もできる。
【００８９】加えて、この実施例においては、タイトル
または同様な文字および／あるいはグラフィックスを、
ビデオフロッピー18から読み出されたビデオデータによ
って表わされた自然画像のビデオフレームに組み合わせ
ることができる。具体的には自然画像を表わすビデオフ
ロッピー18に格納されたビデオ信号は、録画再生装置12
によって読み出されて、入力ポート102,104 または106
を介してVRAM 156に書き込まれる。この書き込み動作の
間に、図２のゲンロック回路150 は、同期情報を図10の
ゲンロック論理ブロック713 およびプログラマブル同期
発生器712 に出力する。同期情報は、さらにライン798
および706 を介してマルチプレクサ703およびVRAM状態
器704 に供給される。VRAM状態器704 では同期情報に基
づいて書き込みタイミング情報が生成される。ビデオ信
号は、VRAM156 のライン164 から読み出されてスイッチ
ゲートアレイ168 を介してVGA RAM174に供給される。こ
の読み出しの間に、コンピュータ10は、ライン192 を介
して図11の制御ロジック1007にコマンド信号を送り、バ
ッファ1003を起動する。パーソナルコンピュータ10によ
って生成された文字またはグラフィックス260 は、VGA
RAM 174 に格納されたビデオデータによって表わされる
自然画像のビットマップの所望のエリアに書き込まれ
る。
または同様な文字および／あるいはグラフィックスを、
ビデオフロッピー18から読み出されたビデオデータによ
って表わされた自然画像のビデオフレームに組み合わせ
ることができる。具体的には自然画像を表わすビデオフ
ロッピー18に格納されたビデオ信号は、録画再生装置12
によって読み出されて、入力ポート102,104 または106
を介してVRAM 156に書き込まれる。この書き込み動作の
間に、図２のゲンロック回路150 は、同期情報を図10の
ゲンロック論理ブロック713 およびプログラマブル同期
発生器712 に出力する。同期情報は、さらにライン798
および706 を介してマルチプレクサ703およびVRAM状態
器704 に供給される。VRAM状態器704 では同期情報に基
づいて書き込みタイミング情報が生成される。ビデオ信
号は、VRAM156 のライン164 から読み出されてスイッチ
ゲートアレイ168 を介してVGA RAM174に供給される。こ
の読み出しの間に、コンピュータ10は、ライン192 を介
して図11の制御ロジック1007にコマンド信号を送り、バ
ッファ1003を起動する。パーソナルコンピュータ10によ
って生成された文字またはグラフィックス260 は、VGA
RAM 174 に格納されたビデオデータによって表わされる
自然画像のビットマップの所望のエリアに書き込まれ
る。
【００９０】インデックス画像250 は、ビットマップと
してVGA RAM174に形成され、VGA コントローラ170 を通
ってスイッチゲートアレイ168 および最後にDAC 178 を
通って出力端子180 に送られることによってVGA モニタ
16に表示される。これは操作者の操作によって容易に行
なわれる。この期間において、コンピュータ10は、制御
ロジック1007の手段によってバッファ1003を停止させ
る。VGA RAM174に格納されたビットマップデータは読み
出されてVGA コントローラの制御の下にスイッチゲート
アレイ168 に供給される。スイッチゲートアレイ168
は、VGAビデオデータをビデオDAC178へ出力し、DAC178
はそこでこれを対応するVGA タイプのアナログビデオ信
号に変換する。このような手続きによって、VGA RAM174
に格納されたインデックス画像250 は、VGA ビデオ信号
としてVGA モニタ16に供給されて表示される。もちろ
ん、インデックス画像250 を表わすビデオデータはNTSC
モニタ24の表示用としても送出される。この場合、ビデ
オデータは一旦VRAM156 を介してNTSCスイッチ138 に送
られ、それからNTSCモニタ24へ録画再生装置12を介して
送られる。この操作の間コンピュータ10は、制御ロジッ
ク1007の手段によってバッファ1003を起動する。これは
また実際の場合、インデックス画像250 はRGB タイプお
よび／またはS-タイプのビデオ信号形式として出力され
る場合も含まれる。このような場合、ビデオ信号は、NT
SCスイッチ138 に代わりRGB スイッチ130 を通って送り
出される。いずれの場合においても、操作者はパーソナ
ルコンピュータ10を操作して、ビデオモニタ24またはVG
A モニタ16に表示されるグラフィックスおよび文字が挿
入されたインデックス画像250 を見ながら、タイトル26
0 をたとえばインデックス画像250 に組み合わせる。
してVGA RAM174に形成され、VGA コントローラ170 を通
ってスイッチゲートアレイ168 および最後にDAC 178 を
通って出力端子180 に送られることによってVGA モニタ
16に表示される。これは操作者の操作によって容易に行
なわれる。この期間において、コンピュータ10は、制御
ロジック1007の手段によってバッファ1003を停止させ
る。VGA RAM174に格納されたビットマップデータは読み
出されてVGA コントローラの制御の下にスイッチゲート
アレイ168 に供給される。スイッチゲートアレイ168
は、VGAビデオデータをビデオDAC178へ出力し、DAC178
はそこでこれを対応するVGA タイプのアナログビデオ信
号に変換する。このような手続きによって、VGA RAM174
に格納されたインデックス画像250 は、VGA ビデオ信号
としてVGA モニタ16に供給されて表示される。もちろ
ん、インデックス画像250 を表わすビデオデータはNTSC
モニタ24の表示用としても送出される。この場合、ビデ
オデータは一旦VRAM156 を介してNTSCスイッチ138 に送
られ、それからNTSCモニタ24へ録画再生装置12を介して
送られる。この操作の間コンピュータ10は、制御ロジッ
ク1007の手段によってバッファ1003を起動する。これは
また実際の場合、インデックス画像250 はRGB タイプお
よび／またはS-タイプのビデオ信号形式として出力され
る場合も含まれる。このような場合、ビデオ信号は、NT
SCスイッチ138 に代わりRGB スイッチ130 を通って送り
出される。いずれの場合においても、操作者はパーソナ
ルコンピュータ10を操作して、ビデオモニタ24またはVG
A モニタ16に表示されるグラフィックスおよび文字が挿
入されたインデックス画像250 を見ながら、タイトル26
0 をたとえばインデックス画像250 に組み合わせる。
【００９１】録画再生装置12は、ビデオデータとして供
給された信号を記録および再生する装置であり、ビデオ
テープに記録または再生することもできる。このような
場合において、このシステムはビデオテープに記録され
た場面をサマライズして、ビデオテープにその概要を書
き込む。この概要は、録画再生装置12によってビデオテ
ープからビデオ信号を読み出し、VRAM 156に書き込み、
VGA RAM174を使用して編集することによって再生され、
ビデオフロッピーに格納された静止画像も同様な方法に
てインデックス画像となる。タイトルまたは同様な文字
およびグラッフィクスは、また同様な方法により静止画
像のインデックス画像に挿入される。
給された信号を記録および再生する装置であり、ビデオ
テープに記録または再生することもできる。このような
場合において、このシステムはビデオテープに記録され
た場面をサマライズして、ビデオテープにその概要を書
き込む。この概要は、録画再生装置12によってビデオテ
ープからビデオ信号を読み出し、VRAM 156に書き込み、
VGA RAM174を使用して編集することによって再生され、
ビデオフロッピーに格納された静止画像も同様な方法に
てインデックス画像となる。タイトルまたは同様な文字
およびグラッフィクスは、また同様な方法により静止画
像のインデックス画像に挿入される。
【００９２】なお、ここで説明した実施例は本発明を説
明するためのものであって、本発明は必ずしもこれに限
定されるものでなく、本発明の精神を逸脱することなく
当業者が可能な変形および修正は本発明の範囲に含まれ
る。
明するためのものであって、本発明は必ずしもこれに限
定されるものでなく、本発明の精神を逸脱することなく
当業者が可能な変形および修正は本発明の範囲に含まれ
る。
【００９３】
【発明の効果】以上詳細に説明したように本発明による
記憶システムは、多種のタイプのビデオ信号を多種のタ
イプの書込み読出しタイミングデータにて書き込みまた
は読み出しができるので、この書き込みまたは読み出し
た信号は、それぞれの所望の信号に変換されて書き込み
または読み出しが行われる。したがって、これらを蓄積
するメモリはフレームメモリだけでよく、複数の画像を
蓄積する大容量のメモリを少なくすることができ、多種
のタイプの信号を取り扱う画像システムを安価にかつコ
ンパクトに構成することができる優れた効果を奏する。
記憶システムは、多種のタイプのビデオ信号を多種のタ
イプの書込み読出しタイミングデータにて書き込みまた
は読み出しができるので、この書き込みまたは読み出し
た信号は、それぞれの所望の信号に変換されて書き込み
または読み出しが行われる。したがって、これらを蓄積
するメモリはフレームメモリだけでよく、複数の画像を
蓄積する大容量のメモリを少なくすることができ、多種
のタイプの信号を取り扱う画像システムを安価にかつコ
ンパクトに構成することができる優れた効果を奏する。
【００９４】また、画像記録媒体からそれぞれ第１タイ
プのビデオ信号にて表わされる複数の画像データを読み
出して、これらから一つのビデオフレームにて表わされ
るインデックス画像を形成し、このインデックス画像を
表わす第２のタイプのビデオ信号を生成して、これを画
像記録媒体に記録することができる。したがって、画像
記録媒体に記録された複数の画像の内容およびサマライ
ズ画像を手軽に読み出して見ることがきる。
プのビデオ信号にて表わされる複数の画像データを読み
出して、これらから一つのビデオフレームにて表わされ
るインデックス画像を形成し、このインデックス画像を
表わす第２のタイプのビデオ信号を生成して、これを画
像記録媒体に記録することができる。したがって、画像
記録媒体に記録された複数の画像の内容およびサマライ
ズ画像を手軽に読み出して見ることがきる。
【図１】本発明によるビデオ信号合成装置の一実施例を
示すブロック図である。
示すブロック図である。
【図２】同実施例におけるオーバレイ再走査ボードの構
成を示すブロック図である。
成を示すブロック図である。
【図３】同実施例において作成される画像の例を示す図
である。
である。
【図４】同実施例において作成される画像の例を示す図
である。
である。
【図５】同実施例におけるビデオデータのフォーマット
を示す図である。
を示す図である。
【図６】VGA 信号をNTSC画像信号に変換するための従来
システムの一例を示すブロック図である。
システムの一例を示すブロック図である。
【図７】NTSCをVGA 画像信号に変換するための従来シス
テムの一例を示すブロック図である。
テムの一例を示すブロック図である。
【図８】NTSC画像信号にVGA を合成するための従来シス
テムの一例を示すブロック図である。
テムの一例を示すブロック図である。
【図９】本発明の実施例におけるタイミングゲートアレ
イの構成を示すブロック図である。
イの構成を示すブロック図である。
【図１０】図９に続きタイミングゲートアレイの構成を
示すブロック図である。
示すブロック図である。
【図１１】同実施例におけるスイッチゲートアレイの構
成を示すブロック図である。
成を示すブロック図である。
【図１２】同実施例におけるスイッチゲートアレイの動
作を説明するためのフローチャートである。
作を説明するためのフローチャートである。
【図１３】同実施例によって生成されたインデックス画
像例を示す図である。
像例を示す図である。
【図１４】同実施例によって生成されたインデックス画
像例を示す図である。
像例を示す図である。
10 パーソナルコンピュータ 14 オーバレイ再走査ボード 20 録画再生装置 142 タイミングゲートアレイ 150 ゲンロック回路 156 VRAM 168 スイッチゲートアレイ 703 VRAMアドレス指定用バッファ／マルチプレクサ 704 VRAM状態器 711,712 プログラマブル同期発生器 713 ゲンロック論理ブロック 716 オーバーレイ論理ブロック
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G06T 1/00 - 1/60 G09G 5/00 - 5/40 G06F 17/30
Claims (4)
- 【請求項１】 画像記録媒体に記録された画像からイン
デックス画像を生成して、前記画像記録媒体に該インデ
ックス画像を記録する方法において、該方法は、 (a) 前記画像を表わす第１のビデオ信号が蓄積された画
像記録媒体を準備する工程と、 (b) 該画像記録媒体から第１のビデオ信号を読み出す工
程と、 (c) 該読み出した第１のビデオ信号を再書き込み可能に
第１の蓄積手段に蓄積する工程と、 (d) 該第１の蓄積手段に蓄積された第１のビデオ信号の
表わす画像のサマライズ画像を表わす第２のビデオ信号
を生成する工程と、 (e) 前記画像記録媒体に前記第２のビデオ信号を記録 す
る工程とを含み、 前記工程(d) は、 (f) 前記第１の蓄積手段から画素をスキップしながら第
１のビデオ信号を読み出し、さらにビデオフレームとし
て規定された前記第２の蓄積手段の複数のエリアのいず
れかに該第１のビデオ信号のそれぞれを書き込むことに
より、それぞれ表わされた画像の縮小画像を形成してイ
ンデックス画像 を生成する工程と、 (g) 該第２の蓄積手段からインデックス画像を表わす第
１のビデオ信号を読み出して前記縮小画像であるサマラ
イズ画像を表わす第２のビデオ信号を生成する工程とを
含み、 該方法はさらに、 (h) 少なくとも一つのテキストまたはグラフィックスの
いずれかを表わすデータを生成する工程と、 (i) 該生成したデータを前記第２の蓄積手段に書き込む
ことにより、該第２の蓄積手段に蓄積された前記インデ
ックス画像に該データを挿入する工程と、 (j) 該第２の蓄積手段からデータを含むインデックス画
像を表わす第１のビデオ信号を読み出して前記縮小画像
であるサマライズ画像のいずれかに該データの含まれた
サマライズ画像を表わす第３のビデオ信号を生成して前
記第１の蓄積手段に転送し蓄積する工程と、 (k) 該第１の蓄積手段から該第３のビデオ信号を読み出
して該第３のビデオ信号を表示手段に供給 する工程とを
含むことを特徴とする画像データ処理装置における画像
データ記録方法。 - 【請求項２】 請求項１に記載の画像データ記録方法に
おいて、前記画像記録媒体はそれぞれの画像のビデオフ
レームを表わす第１のビデオ信号を格納するビデオフロ
ッピーを含むことを特徴とする画像データ処理装置にお
ける画像データ記録方法。 - 【請求項３】 画像記録媒体に記録された画像からイン
デックス画像を生成し、前記画像記録媒体にインデック
ス画像を記録する画像データ記録装置において、該装置
は、 画像記録媒体から取り出した画像を表わす第１のビデオ
信号を読み出す再生手段と、 第１のビデオ信号によって表わされた画像のサマライズ
画像を表わす第２のビデオ信号を生成するサマライズ画
像生成手段と、 第２のビデオ信号を画像記録媒体に記録する記録手段と
を備え、 前記サマライズ画像生成手段は、デジタルデータの形式
にて前記第１のビデオ信号を再書き込み可能に蓄積する
第１の蓄積手段と、画像のビデオフレームを表わすデジ
タルビデオデータを再書き込み可能に蓄積する第２の蓄
積手段と、前記再生手段および記録手段を制御するとと
もに前記第１および第２の蓄積手段を制御して第１のビ
デオ信号によって表わされた画像の縮小画像を生成する
制御手段とを備え、 該制御手段は、前記再生手段にて取り出した第１のビデ
オ信号を読み出し、かつ該第１のビデオ信号を前記第１
の蓄積手段に書き込んで、該第１の蓄積手段から画素を
スキップしながら第１のビデオ信号を読み出し、さらに
ビデオフレームとして規定された前記第２の蓄積手段の
複数のエリアのいずれかに該第１のビデオ信号のそれぞ
れを書き込むことにより、インデックス画像を生成し
て、また、第２の蓄積手段からインデックス画像を表わ
すデータを読み出して第２のビデオ信号を生成し、前記
記録手段に該第２のビデオ信号を供給する第１の処理手
段を有し、 該装置はさらに、 前記制御手段に接続され少なくとも一つのテキストまた
はグラフィックスを含むデータを生成するデータ処理手
段を備え、 前記制御手段はさらに、該データ処理手段によって生成
されたデータを受けて、該データを前記第２の蓄積手段
に書き込むことにより、該第２の蓄積手段の前記インデ
ックス画像に該データを挿入する第２の処理手段を有
し、 該装置はさらに、 前記第１の蓄積手段から読み出された第３のビデオ信号
を受けて、該第３のビデオ信号にて表わされる画像を表
示する表示手段を備え、 前記制御手段はさらに、前記第２の蓄積手段からデータ
を含むインデックス画像を表わすデータを読み出して前
記縮小画像であるサマライズ画像のいずれかに該データ
の含まれたサマライズ画像を表わす第３のビデオ信号を
生成し、該第３のビデオ信号を前記第１の蓄積手段に転
送し、該第１の蓄積手段から該第３のビデオ信号を読み
出して該第３のビデオ信号を前記表示手段に供給する第
３の処理手段を有する ことを特徴とする画像データ記録
装置。 - 【請求項４】 請求項３に記載の画像データ記録装置に
おいて、前記画像記録媒体はそれぞれの画像のビデオフ
レームを表わす第１のビデオ信号を格納するビデオフロ
ッピーを含むことを特徴とする画像データ記録装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US61121990A | 1990-11-09 | 1990-11-09 | |
| US07/611,219 | 1990-11-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04330572A JPH04330572A (ja) | 1992-11-18 |
| JP2948693B2 true JP2948693B2 (ja) | 1999-09-13 |
Family
ID=24448116
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3321486A Expired - Fee Related JP2948693B2 (ja) | 1990-11-09 | 1991-11-11 | 画像データ処理装置におけるインデックス画像の記録方法および記録装置 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0484970A3 (ja) |
| JP (1) | JP2948693B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69325377T2 (de) * | 1992-04-17 | 1999-11-18 | Intel Corp | Rasterpufferarchitektur fuer visuelle daten |
| US5890190A (en) * | 1992-12-31 | 1999-03-30 | Intel Corporation | Frame buffer for storing graphics and video data |
| FR2712450B1 (fr) * | 1993-11-12 | 1996-02-02 | Essilor Int | Procédé de transformation d'une image vidéo en une image pour matrice d'affichage. |
| US10762866B2 (en) * | 2018-08-30 | 2020-09-01 | Synaptics Incorporated | Display rescan |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3617626A (en) * | 1969-05-16 | 1971-11-02 | Technicolor | High-definition color picture editing and recording system |
| GB2047041B (en) * | 1979-03-22 | 1983-06-15 | Micro Consultants Ltd | Digital still picture storage system |
| US4802019A (en) * | 1982-01-11 | 1989-01-31 | Zenji Harada | Picture processing system for selective display |
| JP2848396B2 (ja) * | 1987-09-26 | 1999-01-20 | 三菱電機株式会社 | 電子スチルカメラ |
| JP2574856B2 (ja) * | 1988-03-10 | 1997-01-22 | 株式会社日立製作所 | 磁気記録再生装置の編集回路 |
-
1991
- 1991-11-08 EP EP19910119078 patent/EP0484970A3/en not_active Withdrawn
- 1991-11-11 JP JP3321486A patent/JP2948693B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0484970A3 (en) | 1992-11-04 |
| EP0484970A2 (en) | 1992-05-13 |
| JPH04330572A (ja) | 1992-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5327156A (en) | Apparatus for processing signals representative of a computer graphics image and a real image including storing processed signals back into internal memory | |
| US5426731A (en) | Apparatus for processing signals representative of a computer graphics image and a real image | |
| US5218432A (en) | Method and apparatus for merging video data signals from multiple sources and multimedia system incorporating same | |
| JP2898807B2 (ja) | 画像データ処理装置 | |
| US6157415A (en) | Method and apparatus for dynamically blending image input layers | |
| JP3268779B2 (ja) | ビデオウィンドウのための可変ピクセルデプスおよびフォーマット | |
| US6462786B1 (en) | Method and apparatus for blending image input layers | |
| US4821121A (en) | Electronic still store with high speed sorting and method of operation | |
| JPH0526196B2 (ja) | ||
| JPH087567B2 (ja) | 画像表示装置 | |
| JPH07322165A (ja) | 多数ビデオウィンドー同時表示方式 | |
| US5943097A (en) | Image processing means for processing image signals of different signal formats | |
| JP2001525635A (ja) | ディジタルビデオ映像の発生装置 | |
| US6335761B1 (en) | Method and apparatus for converting color base of an image layer | |
| JP2948693B2 (ja) | 画像データ処理装置におけるインデックス画像の記録方法および記録装置 | |
| US6240245B1 (en) | Recording/reproducing device for various formats | |
| US6489933B1 (en) | Display controller with motion picture display function, computer system, and motion picture display control method | |
| JPH05268561A (ja) | 多チャンネル記録／再生装置 | |
| US5155600A (en) | Video disk playback apparatus | |
| JP2000184278A (ja) | 画像混合装置及び画像処理装置 | |
| US5729247A (en) | Screen display device | |
| KR0155596B1 (ko) | 영상 캡쳐 겸용 영상 재생장치 | |
| JP3300103B2 (ja) | 静止画送出装置および静止画受信表示装置 | |
| KR0183147B1 (ko) | 컴퓨터용 컴펙트디스크 재생장치 | |
| JP2002314849A (ja) | 画像出力装置及び方法、並びに記憶媒体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990119 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990601 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080702 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080702 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090702 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090702 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100702 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110702 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |