JP2011237709A - 表示装置の制御方法、表示装置、及び表示装置の制御装置 - Google Patents

Abstract

【課題】電気泳動表示装置の応答速度を向上させる。
【解決手段】複数の画素のうちの一の画素の表示状態を第１の表示状態から第２の表示状態へ変化させるための書き込みが、駆動電圧を複数回印加する動作によって行われる表示装置の制御方法であって、一の画素に対して新規の書き込みが必要か否かを判断する書き換え判断工程と、新規の書き込みが必要と判断された場合に、一の画素に対して前回の書き込み動作が進行中か否かを判断する書き込み状態判断工程と、書き込み状態判断工程において、一の画素に対する書き込み動作が進行中ではないと判断された場合には一の画素に対して新規の書き込みを開始し、一の画素に対して書き込み動作が進行中であると判断された場合には、進行中の書き込み動作を継続し、前回の書き込み動作が終了した後、一の画素に対して新規の書き込みを開始する書き込み制御工程と、を備える。
【選択図】図６

Description

本発明は、表示装置の制御方法、表示装置、及び表示装置の制御装置に関するものである。

電気泳動表示装置は、少なくとも一方が透明な一組の対向電極板間に、１つ又は複数の種類の電気泳動粒子と電気泳動分散媒とを含む電気泳動分散液を封止することにより構成される。２つの電極間に電圧を印加することにより電気泳動粒子が電気泳動分散媒中を移動し、その分布が変わることにより光学的反射特性が変化して情報の表示が可能となる。このとき、一方の側の電極を複数に分割された画素電極によって構成しておけば、各々の画素電極の電位を制御することにより、画素毎の粒子の分布に違いが生じ、画像を形成することができる。

電気泳動表示装置は、表示状態を変えるのに比較的時間がかかるため、アクティブマトリクス型の電気泳動表示装置の表示を書き換える際には、複数フレームを用いて書き換えを行う技術が知られている。ここで、電気泳動表示装置の表示の書き換えにおいて、液晶表示装置などのように、一度全画面で書き込みを始めてしまうと、数フレームの間、新たな書き込みを始める事ができないため見かけのレスポンスが低くなる。このような問題を解決する方法として、特許文献１等に記載されているように、部分領域の単位でパイプライン処理を行うことにより書き込みを行う方式が知られている。この方式によれば、画面上の互いに重ならない２つの部分領域に連続して画像を書き込む場合、先に書き込みを開始した部分領域の書き込み動作が完了していなくても、後から書き込みを開始する部分領域の書き込み動作を開始することができるため、表示速度が向上する。

特開２００９−２５１６１５号公報

しかし、特許文献１に記載されているような方式の場合、部分領域同士が一部で重なってしまうと、後から書き込み開始した部分領域については、先に書き込み開始した部分領域の書き込み動作が完了するまで駆動を待機しなければならない。このため、表示速度が遅くなってしまう。あるいは、部分領域同士が重ならないように、ソフトウェアによって制御する方法もあるが、この場合ソフトウェアの開発が非常に煩雑になってしまう。

本発明は、上記の事情に鑑みてなされたものであり、その目的の一つは、電気泳動表示装置の体感的な応答速度を向上させることである。

本発明に係る表示装置の制御方法は、複数の走査線と、複数のデータ線と、複数の画素とを含む表示部を備え、前記複数の画素のうちの一の画素の表示状態を第１の表示状態から第２の表示状態へ変化させるための書き込みが、駆動電圧を複数回印加する動作によって行われる表示装置の制御方法であって、前記一の画素に対して新規の書き込みが必要か否かを判断する書き換え判断工程と、前記新規の書き込みが必要と判断された場合に、前記一の画素に対して前回の書き込み動作が進行中か否かを判断する書き込み状態判断工程と、前記書き込み状態判断工程において、前記一の画素に対する書き込み動作が進行中ではないと判断された場合には、前記一の画素に対して前記新規の書き込みを開始し、前記書き込み状態判断工程において、前記一の画素に対して書き込み動作が進行中であると判断された場合には、進行中の書き込み動作を継続し、前記前回の書き込み動作が終了した後、前記一の画素に対して前記新規の書き込みを開始する書き込み制御工程と、を備えたものである。

これにより、画素の単位で書き込み動作が進行中か否かを判断し、書き込みが終了した画素から随時新規の書き込み動作を開始していくことができるので、画像の書き換えに比較的時間がかかる表示装置の場合でも、画像表示の応答速度を向上させることができる。

また、前記一の画素に対して書き込み動作が進行中か否かを示す書き込み情報を第１の記憶領域に保存する書き込み情報更新工程をさらに備え、前記書き込み状態判断工程では、前記第１の記憶領域に保存されている前記書き込み情報に基づいて、前記一の画素に対して書き込み動作が進行中か否かが判断されることが望ましい。
これにより、書き込み動作が進行中か否かを容易に判断することができる。

また、入力された表示画像データに基づいて、前記表示部に表示させる前記表示画像データを第２の記憶領域に保存する表示画像データ更新工程と、進行中の書き込み動作によって前記表示部に表示される予定画像のデータを第３の記憶領域に保存する予定画像データ更新工程と、をさらに備え、前記予定画像データ更新工程では、前記一の画素に対して前記新規の書き込みが開始されるタイミングで、前記一の画素の画素データを前記表示画像データの対応する画素データに置換し、前記書き換え判断工程では、前記第２の記憶領域に保存されている前記表示画像の画素データと前記第３の記憶領域に保存されている前記予定画像の画素データが異なる場合には、前記一の画素に対して前記新規の書き込みが必要と判断することが望ましい。
これにより、新規の書き込みが必要か否かを容易に判断することができる。また、表示画像データと予定画像データが一致している限り、新規の書き込みが必要な画素として検出されることがないので、不要な書き込み動作を排除することができる。

また、前記第１の記憶領域に保存されている前記書き込み情報は、前記一の画素に対して書き込み動作が進行中であることを示す第１のデータ、または前記一の画素に対して書き込み動作が進行中ではないことを示す第２のデータのいずれかとすることができる。
これにより、書き込み動作が進行中か否かを容易に判断することができる。

また、前記第１の記憶領域に保存されている前記書き込み情報は、前記一の画素の表示状態を前記第１の表示状態から前記第２の表示状態へ変化させるための書き込み動作が進行中か否かを示す第１の書き込み情報と、前記一の画素の表示状態を前記第２の表示状態から前記第１の表示状態へ変化させるための書き込み動作が進行中か否かを示す第２の書き込み情報と、を含み、前記書き込み情報は、書き込み動作が進行中の場合、その書き込み動作において既に前記駆動電圧が印加された回数に伴って変動する値であり、その書き込みにおける最後の前記駆動電圧印加後には、前記書き込み情報が、前記一の画素に対して書き込み動作が進行中ではないことを示す値としてもよい。
これにより、簡易な処理で書き込み情報を得ることができる。

本発明に係る表示装置は、複数の走査線と、複数のデータ線と、複数の画素とを含む表示部を備え、前記複数の画素のうちの一の画素の表示状態を第１の表示状態から第２の表示状態へ変化させるための書き込みが、駆動電圧を複数回印加する動作によって行われる表示装置であって、前記一の画素に対して新規の書き込みが必要か否かを判断する書き換え判断部と、前記新規の書き込みが必要と判断された場合に、前記一の画素に対して前回の書き込み動作が進行中か否かを判断する書き込み状態判断部と、前記書き込み状態判断部において、前記一の画素に対する書き込み動作が進行中ではないと判断された場合には、前記一の画素に対して前記新規の書き込みを開始し、前記書き込み状態判断部において、前記一の画素に対して書き込み動作が進行中であると判断された場合には、進行中の書き込み動作を継続し、前記前回の書き込み動作が終了した後、前記一の画素に対して前記新規の書き込みを開始する書き込み制御部と、を備えたものである。

これにより、画素の単位で書き込み動作が進行中か否かを判断し、書き込みが終了した画素から随時新規の書き込み動作を開始していくことができるので、画像の書き換えに比較的時間がかかる表示装置の場合でも、画像表示の応答速度を向上させることができる。

また、前記一の画素に対して書き込み動作が進行中か否かを示す書き込み情報を第１の記憶領域に保存する書き込み情報更新部をさらに備え、前記書き込み状態判断部は、前記第１の記憶領域に保存されている前記書き込み情報に基づいて、前記一の画素に対して書き込み動作が進行中か否かが判断されることが望ましい。
これにより、書き込み動作が進行中か否かを容易に判断することができる。

前記表示部に表示させる表示画像データを第２の記憶領域に保存する表示画像データ更新部と、進行中の書き込み動作によって前記表示部に表示される予定画像のデータを第３の記憶領域に保存する予定画像データ更新部と、をさらに備え、前記予定画像データ更新部は、前記一の画素に対して前記新規の書き込みが開始されるタイミングで、前記一の画素の画素データを前記表示画像データの対応する画素データに置換し、前記書き換え判断部は、前記第２の記憶領域に保存されている前記表示画像の画素データと前記第３の記憶領域に保存されている前記予定画像の画素データが異なる場合には、前記一の画素に対して前記新規の書き込みが必要と判断することが望ましい。
これにより、新規の書き込みが必要か否かを容易に判断することができる。また、表示画像データと予定画像データが一致している限り、新規の書き込みが必要な画素として検出されることがないので、不要な書き込み動作を排除することができる。

また、前記第１の記憶領域に保存されている前記書き込み情報は、前記一の画素に対して書き込み動作が進行中であることを示す第１のデータ、または前記一の画素に対して書き込み動作が進行中ではないことを示す第２のデータのいずれかとすることができる。
これにより、書き込み動作が進行中か否かを容易に判断することができる。

また、前記第１の記憶領域に保存されている前記書き込み情報は、前記一の画素の表示状態を前記第１の表示状態から前記第２の表示状態へ変化させるための書き込み動作が進行中か否かを示す第１の書き込み情報と、前記一の画素の表示状態を前記第２の表示状態から前記第１の表示状態へ変化させるための書き込み動作が進行中か否かを示す第２の書き込み情報と、を含み、前記書き込み情報は、書き込み動作が進行中の場合、その書き込み動作において既に前記駆動電圧が印加された回数に伴って変動する値であり、その書き込みにおける最後の前記駆動電圧印加後には、前記書き込み情報が、前記一の画素に対して書き込み動作が進行中ではないことを示す値としてもよい。
これにより、簡易な処理で書き込み情報を得ることができる。

また、前記表示部は、メモリ性を有する表示素子を備えるものとすることができる。表示素子は、例えば電気泳動素子である。

本発明に係る制御装置は、複数の走査線と、複数のデータ線と、複数の画素とを含む表示部を備え、前記複数の画素のうちの一の画素の表示状態を第１の表示状態から第２の表示状態へ変化させるための書き込みが、駆動電圧を複数回印加する動作によって行われる表示装置の制御装置であって、前記一の画素に対して新規の書き込みが必要な場合に、前記一の画素に対して前回の書き込み動作が進行中か否かを判断する書き込み状態判断部と、前記書き込み状態判断部において、前記一の画素に対する書き込み動作が進行中ではないと判断された場合には、前記一の画素に対して前記新規の書き込みを開始し、前記書き込み状態判断部において、前記一の画素に対して書き込み動作が進行中であると判断された場合には、進行中の書き込み動作を継続し、前記前回の書き込み動作が終了した後、前記一の画素に対して前記新規の書き込みを開始する書き込み制御部と、を備えたものである。

これにより、画素の単位で書き込み動作が進行中か否かを判断し、書き込みが終了した画素から随時新規の書き込み動作を開始していくことができるので、画像の書き換えに比較的時間がかかる表示装置の場合でも、画像表示の応答速度を向上させることができる。

また、前記一の画素に対して書き込み動作が進行中か否かを示す書き込み情報を第１の記憶領域に保存する書き込み情報更新部をさらに備え、前記書き込み状態判断部は、前記第１の記憶領域に保存されている前記書き込み情報に基づいて、前記一の画素に対して書き込み動作が進行中か否かが判断されることが望ましい。
これにより、書き込み動作が進行中か否かを容易に判断することができる。

本発明の実施の形態による電気泳動表示装置の構成を示すブロック図である。 表示部の断面を示す図である。 表示部の回路構成を概略的に説明する図である。 各画素駆動回路の構成を説明する図である。 コントローラの詳細な構成を示すブロック図である。 電気泳動表示装置の概略動作のフローチャートである。 コントローラの動作のフローチャートである。 電気泳動表示装置の動作を説明する図である。 電気泳動表示装置の動作を説明する図である。 電気泳動表示装置の動作を説明する図である。 電気泳動表示装置の動作を説明する図である。 電気泳動表示装置の動作を説明する図である。 電気泳動表示装置の動作を説明する図である。 電気泳動表示装置の動作を説明する図である。 電気泳動表示装置の動作を説明する図である。 図１６（Ａ）〜図１６（Ｃ）は本発明の表示装置の適用例を説明する図である。

以下、本発明の実施の形態について説明する。
図１は、本実施形態による電気泳動表示装置（表示装置）１００の構成を示すブロック図である。
図１に示すように、電気泳動表示装置１００は、表示部１、コントローラ（制御装置）２、ＣＰＵ（表示画像データ更新部）３、ＶＲＡＭ（第２の記憶領域）４、ＲＡＭ（第１の記憶領域、第３の記憶領域）５を備えている。

表示部１は、メモリ性を有する表示素子を有しており、書き込みを行わない状態においても表示状態が維持される表示デバイスである。本実施形態では、表示部１は、メモリ性を有する表示素子として電気泳動素子を備える、電気泳動方式による画像表示デバイスであり、複数の走査線と、複数のデータ線と、複数の画素とを含む。

コントローラ２は、表示部１に表示させる画像を示す画像信号、その他各種信号（クロック信号等）を出力することによって表示部１を制御する。

ＣＰＵ３は、電気泳動表示装置１００の動作を制御するプロセッサであり、特に、表示部１に表示させる画像データをＶＲＡＭ４に記憶させる。

ＶＲＡＭ４は、フレームバッファであり、ＣＰＵ３の制御に基づいて、フレーム画像データを記憶する。

ＲＡＭ５は、書き込み情報記憶領域（第１の記憶領域）６と予定画像データ記憶領域（第３の記憶領域）７を含む。書き込み情報記憶領域６は、各々の画素に対して書き込みが行われているか否かを示す書き込み情報を記憶する。予定画像データ記憶領域７は、現在各々の画素に対して行われている書き込みが完了したときに表示される予定の画像のデータが記憶される。

表示部１の詳しい構成について、図２〜４を用いて説明する。
図２は、表示部１の断面を示す図である。図に示されるように、表示部１は、大別して第１基板１０、電気泳動層２０、第２基板３０、によって構成される。

第１基板１０は、電気回路を形成する絶縁性下地基板としての可撓性基板１１上に薄膜半導体回路層１２が形成されている。

可撓性基板１１は、例えばポリカーボネート基板である。この可撓性基板１１上に、接着層１１ａを介して半導体回路層１２が積層されている。可撓性基板１１としては、軽量性、可撓性、弾性などに優れた樹脂材料を用いることができる。
なお、可撓性基板１１に代えて、可撓性をもたないガラス基板等を用いてもよい。この場合は、基板上に接着層を介さず直接半導体回路層１２が形成される。

薄膜半導体回路層１２は、行方向及び列方向にそれぞれ複数配列された配線群、画素電極群、画素駆動回路、接続端子、駆動画素を選択する行デコーダ５１及び列デコーダ（図示せず）、等を含んで構成されている。画素駆動回路は、薄膜トランジスタ（ＴＦＴ）等の回路素子を含んで構成されている。

画素電極群は、マトリクス状に配列された複数の画素電極１３ａを含んでおり、画像表示領域を形成する。薄膜半導体回路層１２には、各画素電極１３ａに個別の電圧が印加できるようなアクティブマトリクス回路が形成されている。

接続電極１４は、第２基板３０の透明電極層３２と第１基板１０の回路配線とを電気的に接続するためのものであり、薄膜半導体回路層１２の外周部に形成されている。

電気泳動層２０は、画素電極１３ａ上及びその外周領域に渡って形成されている。電気泳動層２０は、バインダ２２によって固定された多数のマイクロカプセル２１を含んで構成されている。マイクロカプセル２１内には電気泳動分散媒、電気泳動粒子が含まれている。バインダ２２によって固定されたマイクロカプセル２１と、画素電極１３ａとの間に、さらに接着層が設けられていてもよい。

電気泳動粒子は印加電圧に応じて電気泳動分散媒中を移動する性質を有し、１種類以上（ここでは２種類）の電気泳動粒子が使用される。電気泳動層２０は、上述のマイクロカプセル２１をバインダ２２中に所望の誘電率調節剤とともに混合し、得られた樹脂組成物を基材上に公知のコーティング法を用いて形成することができる。

ここで、電気泳動分散媒としては、例えば、水、メタノール等のアルコール系溶媒の他、各種エステル類や種々の油類等の単独又はこれらの混合物に界面活性剤等を配合したものを用いることができる。

電気泳動粒子は、前述したように、電気泳動分散媒中で電位差による電気泳動を行って所望の電極側に移動する性質を有する粒子（高分子あるいはコロイド）である。例えば、アニリンブラックやカーボンブラック等の黒色顔料、二酸化チタンや酸化アルミニウム等の白色顔料の他、黄色顔料、赤色顔料、青色顔料等を用いることができる。此等の粒子は単独で使用しても良いし、二種類以上を共に用いても良い。

マイクロカプセル２１を構成する材料としては、アラビアゴム・ゼラチン系の化合物やウレタン系の化合物等の柔軟性を有するものを用いるのが好ましい。バインダ２２としては、マイクロカプセル２１と親和性が良好で電極との密着性に優れ、かつ絶縁性を有するものであれば特に制限はない。

第２基板３０は、下面に透明電極層３２が形成された薄膜フィルム３１からなり、電気泳動層２０上を覆うように形成されている。透明電極層３２は、複数の画素電極１３ａに対向する共通電極である。

薄膜フィルム３１は、電気泳動層２０の封止及び保護の役割を担うものであり、例えばポリエチレンテレフタレート（ＰＥＴ）フィルムを用いて構成される。薄膜フィルム３１は絶縁性の透明材により形成される。

透明電極層３２は、例えば、錫がドープされた酸化インジウム膜（ＩＴＯ膜）などの透明導電膜を用いて構成されている。第１基板１０の回路配線と第２基板３０の透明電極層３２とは、電気泳動層２０の形成領域の外側にて接続されている。具体的には、透明電極層３２と薄膜半導体回路層１２の接続電極１４とが導電性接続体２３を介して接続される。

図３は、表示部１の回路構成を概略的に説明する図である。
コントローラ２は、画像表示領域５５に表示させる画像を示す画像信号、画像書き換え時のリセットを行うためのリセットデータ、その他各種信号（クロック信号等）を生成し、走査線駆動回路５３又はデータ線駆動回路５４へ出力する。

表示領域５５は、Ｘ方向に沿って平行に配列された複数本のデータ線と、Ｙ方向に沿って平行に配列された複数本の走査線と、これらのデータ線と走査線の各交点に配置される画素駆動回路とを備えている。

図４は、各画素駆動回路の構成を説明する図である。画素駆動回路では、トランジスタ６１のゲートが走査線６４に接続され、ソースがデータ線６５に接続され、ドレインが画素電極１３ａに接続されている。保持容量６３は、電気泳動素子と並列に接続されている。データ線６５は、各画素駆動回路に含まれる画素電極１３ａと透明電極層３２に電圧を供給することによって電気泳動層２０の電気泳動粒子を泳動させ、画像表示を行う。

走査線駆動回路５３は、表示領域５５の各走査線と接続されており、これらの走査線のいずれかを選択して、当該選択した走査線に所定の走査線信号Ｙ１、Ｙ２、…、Ｙｍを供給する。この走査線信号Ｙ１、Ｙ２、…、Ｙｍは、アクティブ期間（Ｈレベル期間）が順次シフトする信号となっており、各走査線に出力されることにより、各走査線に接続された画素駆動回路が順次オン状態とされる。
データ線駆動回路５４は、表示領域５５の各データ線と接続されており、走査線駆動回路５３によって選択された各画素駆動回路に対してデータ信号Ｘ１、Ｘ２、…、Ｘｎを供給する。選択状態となっている走査線に接続された画素には、データ線からトランジスタ６１を介してデータ信号が供給される。画素に含まれる保持容量６３には、画素に供給されたデータ信号に応じて電荷が蓄積され、画素電極１３ａの電位は、当該電荷に応じた電位となる。この画素電極１３ａの電位と、透明電極層３２の電位との電位差（電圧）に応じて電気泳動粒子が両電極間を移動し、表示が行われる。
走査線駆動回路５３が、各走査線を１回ずつ選択する期間を「フレーム期間」と呼ぶ（又は単に「フレーム」とも呼ぶ）。したがって、各走査線は、１フレームに１回ずつ選択され、各画素には１フレームに１回ずつデータ信号が供給される。

図５は、コントローラ２の詳細な構成を示すブロック図である。図に示すように、コントローラ２は、書き換え判断部２０１、書き込み状態判断部２０２、書き込み制御部２０３、書き込み情報更新部２０４、予定画像データ更新部２０５を備えている。書き換え判断部２０１、書き込み状態判断部２０２、書き込み制御部２０３、書き込み情報更新部２０４、及び予定画像データ更新部２０５は、コントローラ２のプロセッサにおいて実行されることにより実現される機能ブロックに対応する。

次に、電気泳動表示装置１００の概略動作について図６を用いて説明する。
ＣＰＵ３は、表示部１に表示させる表示画像データをＶＲＡＭ４に保存する（ステップＳ１）。

コントローラ２の書き換え判断部２０１は、一の画素について、ＶＲＡＭ４に保存されている表示画像の画素データと予定画像データ記憶領域７に保存されている予定画像の画素データを比較し、両者が異なる場合には、当該画素に対してＶＲＡＭ４に保存されている表示画像データを反映させるための書き込み（以下、新規の書き込みと記す。）が必要と判断する（ステップＳ２：書き換え判断工程）。

コントローラ２の書き込み状態判断部２０２は、一の画素について、書き込み情報記憶領域６に保存されている書き込み情報を参照し、書き込み動作が進行中か否か判断する（ステップＳ３：書き込み状態判断工程）。書き込み情報記憶領域６には、各画素についての書き込み状態を示すフラグを記憶することができる。書き込み状態判断部２０２は、ある画素について書き込み動作が進行中であることを示す値（フラグＯＮ：第１のデータ）が記憶されている場合には、書き込み動作が進行中と判断し、書き込み動作が進行中でないことを示す値（フラグＯＦＦ：第２のデータ）が記憶されている場合には、書き込み動作が進行中ではないと判断する。

なお、ステップＳ２とＳ３の実行順序はどちらが先であってもよく、同時に行うようにしてもよい。

ステップＳ２において新規の書き込みが必要と判断され（ステップＳ２：ＮＯ）、かつステップＳ３において、書き込み動作が進行中ではないと判断された場合には（ステップＳ３：ＮＯ）、書き込み制御部２０３は当該画素に対して、新規の書き込みを開始する（ステップＳ４）。この時、書き込み情報更新部２０４は、当該画素の書き込み情報を書き込み動作が進行中であることを示す値に更新する。また、予定画像データ更新部２０５は、予定画像データ記憶領域７に保存されている当該画素の予定画像データを、ＶＲＡＭ４に保存されている表示画像の画素データで上書きする。

ステップＳ２において新規の書き込みが必要と判断され（ステップＳ２：ＮＯ）、かつステップＳ３において、書き込み動作が進行中であると判断された場合には（ステップＳ３：ＹＥＳ）、書き込み制御部２０３は進行中の書き込み動作を継続する（ステップＳ５）。進行中の書き込み動作が終了したら、書き込み情報更新部２０４は、書き込み情報記憶領域６に保存されている書き込み情報を、書き込み動作が進行中ではないことを示す値に更新する。上記ステップＳ４，Ｓ５は、書き込み制御工程に対応する。

ステップＳ２において新規の書き込みが不要と判断された場合には（ステップＳ２：ＮＯ）、当該画素の処理を終了し、次の画素の処理に移行する。

図７を参照して、コントローラ２の動作の例をより詳細に説明する。
ここでは、書き込み情報記憶領域６には各画素の表示状態を黒（第１の表示状態）から白（第２の表示状態）へ変化させるための書き込み動作が進行中か否かを示す第１の書き込み情報と、各画素の表示状態を白から黒へ変化させるための書き込み動作が進行中か否かを示す第２の書き込み情報を含んでいる。
また、各画素の表示状態を白から黒、又は黒から白へ変化させるための書き込み動作は、複数のフレームを含んでいるものとする。よって、例えば表示状態を白から黒へ変化させるための書き込み動作は、画素に対し、黒を表示するためのデータ信号を複数回供給する動作（すなわち複数のフレームの各々においてデータ信号を供給する動作）を含む。図７は、このうち１つのフレームにおける動作を示している。

第１及び第２の書き込み情報は、その書き込み動作において既に駆動電圧が印加された回数に伴って変動する値であり、その書き込みにおける最後の駆動電圧印加後には、書き込み情報が、一の画素に対して書き込み動作が進行中ではないことを示す値になっている。ここでは、書き込み情報は、書き込みが終了するまでの残りの印加回数とする。従って、ここでは残り印加回数０は書き込み動作が進行中でないことを示す値（フラグＯＦＦ：第２のデータ）に相当し、０以外の値は書き込み動作が進行中であることを示す値（フラグＯＮ：第１のデータ）に相当する。

まず、書き込み状態判断部２０２は、一の画素について、書き込み情報記憶領域６に保存されている第１及び第２の書き込み情報（残り印加回数）を参照する（ステップＳ１１：書き込み状態判断工程）。少なくとも一方の残り印加回数が０以外であれば（ＹＥＳ）ステップＳ１２へ移行し、両方の残り印加回数が０であればステップＳ１３へ移行する。

ステップＳ１２（書き込み制御工程）では、書き込み制御部２０３が進行中の書き込み動作を継続する。さらに、書き込み情報更新部２０４は、１回電圧印加を行う毎に残り印加回数を１ずつ減らす（ステップＳ１４：書き込み情報更新工程）。なお、残り印加回数が０の場合には減算は行わない。

ステップＳ１３において、書き換え判断部２０１は当該画素のＶＲＡＭ４に保存されている表示画像の画素データと予定画像データ記憶領域７に保存されている予定画像の画素データを比較し、両者が異なっている場合には（ＮＯ）、書き込み情報更新部２０４が書き込み情報記憶領域６に、書き込み動作に要する電圧印加回数を登録する（ステップＳ１５：書き込み情報更新工程）。

次に、予定画像データ更新部２０５が当該画素の予定画像データ記憶領域７に保存されている予定画像データを、ＶＲＡＭ４に保存されている表示画像の画素データで上書きし（ステップＳ１６：予定画像データ更新工程）、書き込み制御部２０３が書き込み動作を開始する（ステップＳ１７：書き込み制御工程）。

以上の動作を全ての画素について行った後、現在のフレームの駆動波形を表示部１に送信する（ステップＳ１８）。

さらに、図８〜１５を参照して、電気泳動表示装置１００の動作を具体例を用いて説明する。
図８〜１５において、Ａは、表示部１に現時点で実際に表示されている画像の状態を示している。Ｐｉｊ（ｉは行番号、ｊは列番号を表す。）は一画素を示している。各画素Ｐｉｊには０（黒）から７（白）の８段階で表される階調が表示されている。

書き込み情報記憶領域６には、各画素の表示状態を黒から白へ変化させるための書き込み動作が進行中か否かを示す白書き込み情報記憶領域６Ａと、各画素の表示状態を白から黒へ変化させるための書き込み動作が進行中か否かを示す黒書き込み情報記憶領域６Ｂを含む。

ＶＲＡＭ４、白書き込み情報記憶領域６Ａ、黒書き込み情報記憶領域６Ｂ、及び予定画像データ記憶領域７には、表示部１の画素に対応する記憶領域Ｍｉｊが設けられている。ＶＲＡＭ４の記憶領域Ｍｉｊには、表示画像の画素データ（階調）が記憶されており、予定画像データ記憶領域７の記憶領域Ｍｉｊには、予定画像の画素データ（階調）が記憶されている。

白書き込み情報記憶領域６Ａの記憶領域Ｍｉｊには、当該画素が白表示されるまでに必要な電圧印加回数（０〜７）が記憶されており、黒書き込み情報記憶領域６Ｂの記憶領域Ｍｉｊには、当該画素が黒表示されるまでに必要な電圧印加回数（０〜７）が記憶されている。ここで、電圧印加回数は、当該電圧を印加するためのフレーム数と読み替えることもできる。

図８の状態では、表示画像Ａから予定画像データ記憶領域７に記憶されている予定画像への書き換えが進行中である。図８に示すとおり、画素Ｐ１１，１２，２１，２２は黒から白へ書き換えるため、白書き込み情報記憶領域６Ａの記憶領域Ｍ１１，１２，２１，２２に残り回数７が設定されている。同様に、画素Ｐ３３，３４，４３，４４は白から黒へ書き換えるため、黒書き込み情報記憶領域６Ｂの記憶領域Ｍ３３，３４，４３，４４に残り回数７が設定されている。

図９は、１回の書き込み動作（電圧印加）、すなわち１フレーム分の書き込み動作が終了した状態を示している。図に示すように、画素Ｐ１１，１２，２１，２２は１階調分白の方向に変調しており、画素Ｐ３３，３４，４３，４４は１階調分黒の方向に変調している。また、白書き込み情報記憶領域６Ａの記憶領域Ｍ１１，１２，２１，２２の残り回数と黒書き込み情報記憶領域６Ｂの記憶領域Ｍ３３，３４，４３，４４の残り回数は、１ずつ減って６になっている。

このように、１回の書き込み動作が行われる毎に、画素Ｐｉｊの階調が一段階ずつ変調され、白書き込み情報記憶領域６Ａ、黒書き込み情報記憶領域６Ｂの残り回数も１ずつ減算される。

図１０は、３回目の書き込み動作終了時の状態を示している。このタイミングで、ＣＰＵ３によりＶＲＡＭ４の画像データが図に示す通りに変更された場合を考える。

書き込み状態判断部２０２は、各画素Ｐｉｊについて、白書き込み情報記憶領域６Ａ及び黒書き込み情報記憶領域６Ｂの残り回数を参照する。その結果、画素Ｐ１１，１２，２１，２２，３３，３４，４３，４４については書き込み動作進行中、その他の画素については進行中ではないと判断される（書き込み状態判断工程）。

書き換え判断部２０１は、各画素Ｐｉｊについて、ＶＲＡＭ４の記憶領域Ｍｉｊに保存されている画素データと予定画像データ記憶領域７の記憶領域Ｍｉｊに保存されている画素データを比較する。その結果、画素Ｐ２１，２２，２３，２４，３１，３２，４３，４４については両者が異なると判断され、その他の画素については同一と判断される（書き換え判断工程）。

以上のことから、書き込み動作が進行中の画素Ｐ１１，１２，２１，２２，３３，３４，４３，４４については、書き込み制御部２０３によって現在進行中の書き込み動作が継続される（書き込み制御工程）。

また、現在書き込み動作が進行中ではなく、かつＶＲＡＭ４と予定画像データ記憶領域７の画像が異なっている画素Ｐ２３，２４，３１，３２については、書き込み情報更新部２０４によって書き込み情報記憶領域６が更新される。具体的には、画素Ｐ２３，２４，３１，３２については、白から黒への書き換えを行う必要があるため、黒書き込み情報記憶領域６Ｂの記憶領域Ｍ２３，２４に７が設定される（書き込み情報更新工程）。

また、予定画像データ更新部２０５が画素Ｐ２３，２４，３１，３２について、予定画像データ記憶領域７の記憶領域Ｍｉｊを、ＶＲＡＭ４の記憶領域Ｍｉｊのデータで上書きする（予定画像データ更新工程）。

この結果、白書き込み情報記憶領域６Ａ、黒書き込み情報記憶領域６Ｂ、予定画像データ記憶領域７は図１１に示す状態となる。

書き込み制御部２０３は、更新後の白書き込み情報記憶領域６Ａ、黒書き込み情報記憶領域６Ｂの情報に従って、画素Ｐ１１，１２，２１，２２，３３，３４，４３，４４については進行中の書き込み動作を継続し、画素Ｐ２３，２４，３１，３２については新規の書き込み動作を開始する（書き込み制御工程）。

図１２は、図１１の状態から４回の書き込み動作が終了した時点の状態を示している。図に示すように、画素Ｐ１１，１２，２１，２２，３３，３４，４３，４４については書き込み動作が終了しており、画素Ｐ２３，２４，３１，３２については書き込み動作が進行中である。

ここで、画素Ｐ１１，１２，２１，２２，３３，３４，４３，４４は、書き込み状態判断部２０２によって書き込み動作が進行中ではないと判断される（書き込み状態判断工程）。さらに、画素Ｐ２１，２２，４３，４４については、書き換え判断部２０１によって、ＶＲＡＭ４の記憶領域Ｍｉｊの画素データと予定画像データ記憶領域７の記憶領域Ｍｉｊの画素データが一致しないと判断される（書き換え判断工程）。

従って、画素Ｐ２１，２２，４３，４４については、書き込み情報更新部２０４によって書き込み情報記憶領域６が更新される。具体的には、画素Ｐ２１，２２については、白から黒への書き換えを行う必要があるため、黒書き込み情報記憶領域６Ｂの記憶領域Ｍ２１，２２に７が設定される。また、画素Ｐ４３，４４については、黒から白への書き換えを行う必要があるため、白書き込み情報記憶領域６Ａの記憶領域Ｍ４３，４４に７が設定される（書き込み情報更新工程）。また、予定画像データ更新部２０５が画素Ｐ２１，２２，４３，４４について、予定画像データ記憶領域７の記憶領域Ｍｉｊを、ＶＲＡＭ４の記憶領域Ｍｉｊのデータで上書きする（予定画像データ更新工程）。

この結果、白書き込み情報記憶領域６Ａ、黒書き込み情報記憶領域６Ｂ、予定画像データ記憶領域７は図１３に示す状態となる。

書き込み制御部２０３は、更新後の白書き込み情報記憶領域６Ａ、黒書き込み情報記憶領域６Ｂの情報に従って、画素Ｐ２３，２４，３１，３２については進行中の書き込み動作を継続し、画素Ｐ２１，２２，４３，４４については新規の書き込み動作を開始する（書き込み制御工程）。

図１４は、図１３の状態から３回の書き込み動作が終了した時点の状態を示している。図に示すように、画素Ｐ２３，２４，３１，３２については書き込み動作が終了しており、画素Ｐ２１，２２，４３，４４については書き込み動作が進行中である。

図１５は、図１４の状態から３回の書き込み動作が終了した時点の状態を示している。図に示すように、画素Ｐ２１，２２，４３，４４についても書き込み動作が終了し、ＶＲＡＭ４に記憶されている画像の描画が完了している。

以上のように、本実施形態によれば、画素の単位で書き込み動作が進行中か否かを判断し、書き込みが終了した画素から随時新規の書き込み動作を開始していくようにしたので、画像の書き換えに比較的時間がかかる電気泳動表示装置において、画像表示の体感的な応答速度を向上させることができる。

また、従来の複数の画素を含む部分領域の単位で書き込み動作を行う方式の場合、部分領域同士が一部で重なってしまうと、後から書き込み開始した部分領域については、先に書き込み開始した部分領域の書き込み動作が完了するまで駆動を待機しなければならないが、本実施形態によれば、後から書き込み開始した部分領域についても、先に書き込み開始した部分領域と重なっていない部分の画素についてはすぐに書き込み動作を開始することができる。すなわち、例えば複数図形が重なるような表示でも、後から書き込みを開始した部分の少なくとも一部は、先の書き込みの終了を待たずに書き込みが開始されるため、体感的な応答速度を向上させることができる。

また、本実施形態によれば、ＣＰＵ３はＶＲＡＭ４に画像データを書き込むだけで、コントローラ２が表示部１の表示に反映されるので、電気泳動表示装置用のアプリケーション開発者は、従来よりも効率よくアプリケーションを作成することができる。具体的には、従来の電気泳動表示装置用コントローラのように書き込み領域の指定や描画開始命令を行うことなく、液晶やＣＲＴ等の一般的な表示装置と同様の手法でアプリケーションを作成する事ができる。

また、本実施形態によれば、各画素について新規の書き込みを開始する際、予定画像データ記憶領域７の内容をＶＲＡＭ４の内容で上書きするようにしたので、ＶＲＡＭ４と予定画像データ記憶領域７のデータが一致している限り、書き換え対象として検出されることがなく不要な書き込み動作を排除することができる。

また、進行中の書き込みがあるために新規書き込みの開始が後回しになった画素については、進行中の書き込み終了時点で改めてＶＲＡＭ４の画素データと比較されるため、常に最新のＶＲＡＭ４の状態を反映させることができる。

なお、本実施形態では、コントローラ２は書き換え判断部２０１と予定画像データ更新部２０５を有しているが、書き換え判断部２０１と予定画像データ更新部２０５は、ＣＰＵ３の機能としてもよい。この場合は、コントローラ２はＶＲＡＭ４の内容を参照する必要がなくなる。

また、本実施形態は、電気泳動粒子として、一方が正電荷、他方が負電荷を有する白黒２種類の電気泳動粒子を用いて白黒の表示を行う場合を想定しているが、白黒の表示のみならず、濃度の差による赤白や青黒など、２方向の濃度変化による表示に適用できる。

また、表示部１の構成は図１〜３に示すものに限られない。例えば、電気泳動層は、多数のマイクロカプセルを含む構成に限られず、隔壁によって仕切られた空間に電気泳動分散媒と電気泳動粒子が含まれる構成であってもよい。
また、上記では表示装置として電気泳動方式による表示部１を備えた電気泳動表示装置１００を例に説明したが、表示部１の表示方式は電気泳動方式に限られない。表示部１の表示方式は、比較的低速な表示方式であって、表示完了までに複数フレームで電圧を印加する方法により制御されるものであればよく、例えば、コレステリック液晶、エレクトロクロミック、電子粉流体等を用いることもできる。

また、本発明は、画素電極の電位のみを高電位と低電位に制御することにより、電気泳動流粒子を移動させる方式（両極駆動）の電気泳動表示装置にも、画素電極と共通電極の両方を高電位と低電位に制御する方式（片極駆動）の電気泳動表示装置にも適用できる。

また、コントローラ２とＣＰＵ３は異なるデバイスに実装されていてもよいし、ＳｏＣ（System-on-a-chip）のように、１つのチップ上に実装されていてもよい。

また、本実施形態では、書き込み情報として、書き込み動作が終了するまでの残りの電圧印加回数を用いたが、書き込み動作が進行中か否かを判断できるデータであれば、これに限られない。
書き込み情報記憶領域６の電圧印加回数が全て０となり、ＶＲＡＭ４の内容と予定画像データ記憶領域７の内容とが一致したとき、即ち当分電圧印加の必要がなくなったとき、外部からの新たな画像データが送られてくるまで、例えば省電力状態のような、別の状態に移行しても良い。
新規書き込みが行われるごとに（例えばＣＰＵ３によりＶＲＡＭ４の画像データが変更されるごとに）、フラグがＯＮとなった画素が含まれる矩形領域の座標を記憶しておき、記憶した矩形領域に対応する書き込みが終了したときに、その後の新規書き込みによって新たに設定された矩形領域と重複しない部分だけフラグをＯＦＦにリセットするようにしてもよい。ここで、矩形領域は、円形領域や楕円領域等、他の形状であってもよい。
１フレームの書き込みが終了するごとにデクリメントを行わず、１回のデクリメントにつき規定回数分（規定フレーム分）同じ駆動を繰り返しても良い。これによれば、メモリ通信帯域を節約することができる。
片極駆動において、１フレームの書き込みが終了するごとにデクリメントを行わず、１回のデクリメントにつき規定回数分（規定フレーム分）同じ駆動を繰り返してもよい。白書き込み用の電圧を規定回数印加した後に黒書き込み用の電圧を規定回数印加しても良いし、白黒の電圧を交互に規定回数だけ印加しても良い。また、白書き込み用の電圧の印加回数と黒書き込み用の電圧の印加回数の比率を変えても良い。
外部からの新たな画像データが送られてきたとき（例えばＣＰＵ３によりＶＲＡＭ４の画像データが変更されたときに）、フレームごとに書き込み回数や予定画像の計算を行わず、規定回数のフレームごとに計算を行っても良い。
上記実施形態では、書き込み情報記憶領域６、予定画像データ記憶領域７を独立した異なる面として構成しているが（プレーナ方式）、書き込み情報記憶領域６、予定画像データ記憶領域７は、それぞれ別の面として扱わず、全てをひとまとめにした状態で１面を構成しても良い（パックトピクセル方式）。

図１６は、本発明の表示装置の適用例を説明する斜視図である。
図１６（Ａ）は、電子ブックを示す斜視図である。この電子ブック１０００は、ブック形状のフレーム１００１と、このフレーム１００１に対して回動自在に設けられた（開閉可能な）カバー１００２と、操作部１００３と、本発明の表示装置によって構成された表示部１００４と、を備えている。

図１６（Ｂ）は、腕時計を示す斜視図である。この腕時計１１００は、本発明の表示装置によって構成された表示部１１０１を備えている。

図１６（Ｃ）は、電子ペーパーを示す斜視図である。この電子ペーパー１２００は、紙と同様の質感および柔軟性を有するリライタブルシートで構成される本体部１２０１と、本発明の表示装置によって構成された表示部１２０２を備えている。

なお、本発明の表示装置の適用例はこれに限定されず、その他、パーソナルコンピュータ、ＰＤＡ、携帯電話等、帯電粒子の移動に伴う視覚上の色調の変化を利用した装置を広く含むものである。

１ 表示部、２ コントローラ、３ ＣＰＵ、４ ＶＲＡＭ、５ ＲＡＭ、６ 書き込み情報記憶領域、６Ａ 白書き込み情報記憶領域、６Ｂ 黒書き込み情報記憶領域、７ 予定画像データ記憶領域、１０ 第１基板、１１ 可撓性基板、１２ 薄膜半導体回路層、１３ａ 画素電極、１４ 接続電極、２０ 電気泳動層、２１ マイクロカプセル、２２ バインダ、２３ 導電性接続体、３０ 第２基板、３１ 薄膜フィルム、３２ 透明電極層、５１ 行デコーダ、５３ 走査線駆動回路、５４ データ線駆動回路、５５ 画像表示領域、６１ トランジスタ、６３ 保持容量、６４ 走査線、６５ データ線、１００ 電気泳動表示装置、２０１ 書き換え判断部、２０２ 書き込み状態判断部、２０３ 書き込み制御部、２０４ 書き込み情報更新部、２０５ 予定画像データ更新部、１０００ 電子ブック、１００１ フレーム、１００２ カバー、１００３ 操作部、１００４ 表示部、１１００ 腕時計、１１０１ 表示部、１２００ 電子ペーパー、１２０１ 本体部、１２０２ 表示部、Ａ 表示画像、Ｍｉｊ 記憶領域、Ｐｉｊ 画素

Claims (14)

1. 複数の走査線と、複数のデータ線と、複数の画素とを含む表示部を備え、前記複数の画素のうちの一の画素の表示状態を第１の表示状態から第２の表示状態へ変化させるための書き込みが、駆動電圧を複数回印加する動作によって行われる表示装置の制御方法であって、
   前記一の画素に対して新規の書き込みが必要か否かを判断する書き換え判断工程と、
   前記新規の書き込みが必要と判断された場合に、前記一の画素に対して前回の書き込み動作が進行中か否かを判断する書き込み状態判断工程と、
   前記書き込み状態判断工程において、前記一の画素に対する書き込み動作が進行中ではないと判断された場合には、前記一の画素に対して前記新規の書き込みを開始し、
   前記書き込み状態判断工程において、前記一の画素に対して書き込み動作が進行中であると判断された場合には、進行中の書き込み動作を継続し、前記前回の書き込み動作が終了した後、前記一の画素に対して前記新規の書き込みを開始する書き込み制御工程と、を備えた表示装置の制御方法。
2. 前記一の画素に対して書き込み動作が進行中か否かを示す書き込み情報を第１の記憶領域に保存する書き込み情報更新工程をさらに備え、
   前記書き込み状態判断工程では、前記第１の記憶領域に保存されている前記書き込み情報に基づいて、前記一の画素に対して書き込み動作が進行中か否かが判断される、請求項１に記載の表示装置の制御方法。
3. 入力された表示画像データに基づいて、前記表示部に表示させる前記表示画像データを第２の記憶領域に保存する表示画像データ更新工程と、
   進行中の書き込み動作によって前記表示部に表示される予定画像のデータを第３の記憶領域に保存する予定画像データ更新工程と、をさらに備え、
   前記予定画像データ更新工程では、前記一の画素に対して前記新規の書き込みが開始されるタイミングで、前記一の画素の画素データを前記表示画像データの対応する画素データに置換し、
   前記書き換え判断工程では、前記第２の記憶領域に保存されている前記表示画像の画素データと前記第３の記憶領域に保存されている前記予定画像の画素データが異なる場合には、前記一の画素に対して前記新規の書き込みが必要と判断する、請求項１または２に記載の表示装置の制御方法。
4. 前記第１の記憶領域に保存されている前記書き込み情報は、
   前記一の画素に対して書き込み動作が進行中であることを示す第１のデータ、または前記一の画素に対して書き込み動作が進行中ではないことを示す第２のデータのいずれかである、請求項２または３に記載の表示装置の制御方法。
5. 前記第１の記憶領域に保存されている前記書き込み情報は、
   前記一の画素の表示状態を前記第１の表示状態から前記第２の表示状態へ変化させるための書き込み動作が進行中か否かを示す第１の書き込み情報と、
   前記一の画素の表示状態を前記第２の表示状態から前記第１の表示状態へ変化させるための書き込み動作が進行中か否かを示す第２の書き込み情報と、を含み、
   前記書き込み情報は、書き込み動作が進行中の場合、その書き込み動作において既に前記駆動電圧が印加された回数に伴って変動する値であり、その書き込みにおける最後の前記駆動電圧印加後には、前記書き込み情報が、前記一の画素に対して書き込み動作が進行中ではないことを示す値になっている、請求項２または３に記載の表示装置の制御方法。
6. 複数の走査線と、複数のデータ線と、複数の画素とを含む表示部を備え、前記複数の画素のうちの一の画素の表示状態を第１の表示状態から第２の表示状態へ変化させるための書き込みが、駆動電圧を複数回印加する動作によって行われる表示装置であって、
   前記一の画素に対して新規の書き込みが必要か否かを判断する書き換え判断部と、
   前記新規の書き込みが必要と判断された場合に、前記一の画素に対して前回の書き込み動作が進行中か否かを判断する書き込み状態判断部と、
   前記書き込み状態判断部において、前記一の画素に対する書き込み動作が進行中ではないと判断された場合には、前記一の画素に対して前記新規の書き込みを開始し、
   前記書き込み状態判断部において、前記一の画素に対して書き込み動作が進行中であると判断された場合には、進行中の書き込み動作を継続し、前記前回の書き込み動作が終了した後、前記一の画素に対して前記新規の書き込みを開始する書き込み制御部と、を備えた表示装置。
7. 前記一の画素に対して書き込み動作が進行中か否かを示す書き込み情報を第１の記憶領域に保存する書き込み情報更新部をさらに備え、
   前記書き込み状態判断部は、前記第１の記憶領域に保存されている前記書き込み情報に基づいて、前記一の画素に対して書き込み動作が進行中か否かが判断される、請求項６に記載の表示装置。
8. 前記表示部に表示させる表示画像データを第２の記憶領域に保存する表示画像データ更新部と、
   進行中の書き込み動作によって前記表示部に表示される予定画像のデータを第３の記憶領域に保存する予定画像データ更新部と、をさらに備え、
   前記予定画像データ更新部は、前記一の画素に対して前記新規の書き込みが開始されるタイミングで、前記一の画素の画素データを前記表示画像データの対応する画素データに置換し、
   前記書き換え判断部は、前記第２の記憶領域に保存されている前記表示画像の画素データと前記第３の記憶領域に保存されている前記予定画像の画素データが異なる場合には、前記一の画素に対して前記新規の書き込みが必要と判断する、請求項６または７に記載の表示装置。
9. 前記第１の記憶領域に保存されている前記書き込み情報は、
   前記一の画素に対して書き込み動作が進行中であることを示す第１のデータ、または前記一の画素に対して書き込み動作が進行中ではないことを示す第２のデータのいずれかである、請求項７または８に記載の表示装置。
10. 前記第１の記憶領域に保存されている前記書き込み情報は、
    前記一の画素の表示状態を前記第１の表示状態から前記第２の表示状態へ変化させるための書き込み動作が進行中か否かを示す第１の書き込み情報と、
    前記一の画素の表示状態を前記第２の表示状態から前記第１の表示状態へ変化させるための書き込み動作が進行中か否かを示す第２の書き込み情報と、を含み、
    前記書き込み情報は、書き込み動作が進行中の場合、その書き込み動作において既に前記駆動電圧が印加された回数に伴って変動する値であり、その書き込みにおける最後の前記駆動電圧印加後には、前記書き込み情報が、前記一の画素に対して書き込み動作が進行中ではないことを示す値になっている、請求項７または８に記載の表示装置。
11. 前記表示部は、メモリ性を有する表示素子を備えることを特徴とする請求項６ないし１０のいずれか一項に記載の表示装置。
12. 前記表示素子は電気泳動素子であることを特徴とする請求項１１に記載の表示装置。
13. 複数の走査線と、複数のデータ線と、複数の画素とを含む表示部を備え、前記複数の画素のうちの一の画素の表示状態を第１の表示状態から第２の表示状態へ変化させるための書き込みが、駆動電圧を複数回印加する動作によって行われる表示装置の制御装置であって、
    前記一の画素に対して新規の書き込みが必要な場合に、前記一の画素に対して前回の書き込み動作が進行中か否かを判断する書き込み状態判断部と、
    前記書き込み状態判断部において、前記一の画素に対する書き込み動作が進行中ではないと判断された場合には、前記一の画素に対して前記新規の書き込みを開始し、
    前記書き込み状態判断部において、前記一の画素に対して書き込み動作が進行中であると判断された場合には、進行中の書き込み動作を継続し、前記前回の書き込み動作が終了した後、前記一の画素に対して前記新規の書き込みを開始する書き込み制御部と、を備えた制御装置。
14. 前記一の画素に対して書き込み動作が進行中か否かを示す書き込み情報を第１の記憶領域に保存する書き込み情報更新部をさらに備え、
    前記書き込み状態判断部は、前記第１の記憶領域に保存されている前記書き込み情報に基づいて、前記一の画素に対して書き込み動作が進行中か否かが判断される、請求項１３に記載の制御装置。