TWI540551B - 顯示裝置之控制方法、顯示裝置及顯示裝置之控制裝置 - Google Patents

Description

顯示裝置之控制方法、顯示裝置及顯示裝置之控制裝置

本發明係關於一種顯示裝置之控制方法、顯示裝置及顯示裝置之控制裝置。

電泳顯示裝置係藉由在至少一方為透明之一組對向電極板間，密封包含一種或複數種之電泳粒子與電泳分散介質之電泳分散液而構成。藉由對兩個電極間施加電壓而使電泳粒子於電泳分散介質中移動，藉由其分佈發生改變，使得光學反射特性發生變化而可顯示資訊。此時，若包含將一側之電極分割成複數之而成之像素電極，則藉由控制各個像素電極之電位，每個像素之粒子分佈會出現差異，從而可形成圖像。

電泳顯示裝置中，為改變顯示狀態比較耗費時間，因此已知有一種於覆寫主動矩陣型之電泳顯示裝置之顯示時使用複數之訊框進行覆寫之技術。此處，在覆寫電泳顯示裝置之顯示時，如液晶顯示裝置等般，一旦在整個畫面上開始寫入，數個訊框之間即無法開始新的寫入，因此表觀之響應(response)變低。作為解決此種問題之方法，已知有如專利文獻1等所揭示般，藉由以部分區域為單位進行管線(pipeline)處理而進行寫入之方式。根據該方式，當在畫面上之相互不重合之兩個部分區域連續寫入圖像時，即使先開始寫入之部分區域之寫入動作未結束，亦可開始後開始寫入之部分區域之寫入動作，因此顯示速度提高。

[先行技術文獻] [專利文獻]

[專利文獻1]日本專利特開2009-251615號公報

然而，於如專利文獻1所記載之方式之情形時，若部分區域彼此於一部分重合，則對於後開始寫入之部分區域，必需待機驅動直至先開始寫入之部分區域之寫入動作結束為止。因此，顯示速度變慢。或者，雖亦存在藉由軟體進行控制以使部分區域彼此不重合之方法，但於該情形時軟體之開發變得非常複雜。

本發明係鑒於上述情況而完成者，其目的之一在於提高電泳顯示裝置之體感上之響應速度。

本發明之顯示裝置之控制方法係如下顯示裝置之控制方法，該顯示裝置包含具有複數之掃描線、複數之資料線及複數之像素的顯示部，且藉由施加複數次驅動電壓之動作來進行用以使上述複數之像素中之一個像素之顯示狀態自第1顯示狀態變為第2顯示狀態之寫入；該顯示裝置之控制方法包括：覆寫判斷步驟，判斷對於上述一個像素是否需要進行新的寫入；寫入狀態判斷步驟，於判斷為需要進行上述新的寫入之情形時，判斷對於上述一個像素前一次之寫入動作是否在進行中；及寫入控制步驟，於上述寫入狀態判斷步驟中判斷為對於上述一個像素之寫入動作未在進行中之情形時，對於上述一個像素開始進行上述新的寫入，且於上述寫入狀態判斷步驟中判斷為對於上述一個像素寫入動作在進行中之情形時，繼續在進行中之寫入動作，當上述前一次之寫入動作結束後，對於上述一個像素開始進行上述新的寫入。

藉此，以像素為單位判斷寫入動作是否在進行中，從而可自寫入結束之像素起隨時開始新的寫入動作，因此即使係為圖像之覆寫而比較耗費時間之顯示裝置之情形時，亦可提高圖像顯示之響應速度。

又，較理想的是進而包括寫入資訊更新步驟，其係將表示對於上述一個像素寫入動作是否在進行中之寫入資訊保存於第1記憶區域者，且在上述寫入狀態判斷步驟中，基於上述第1記憶區域中所保存之上述寫入資訊，判斷對於上述一個像素寫入動作是否在進行中。

藉此，可容易地判斷寫入動作是否在進行中。

又，較理想的是進而包含：顯示圖像資料更新步驟，基於所輸入之顯示圖像資料，將顯示於上述顯示部之上述顯示圖像資料保存於第2記憶區域；及預定圖像資料更新步驟，藉由在進行中之寫入動作將顯示於上述顯示部之預定圖像之資料保存於第3記憶區域；且在上述預定圖像資料更新步驟中，於對於上述一個像素開始上述新的寫入之時機(timing)，將上述一個像素之像素資料置換為上述顯示圖像資料所對應之像素資料；在上述覆寫判斷步驟中，於上述第2記憶區域中所保存之上述顯示圖像之像素資料與上述第3記憶區域中所保存之上述預定圖像之像素資料不同之情形時，判斷為對於上述一個像素需要上述新的寫入。

藉此，可容易地判斷是否需要進行新的寫入。又，只要顯示圖像資料與預定圖像資料一致，即無需作為需要新的寫入之像素而進行檢測，因此可排除不必要之寫入動作。

又，上述第1記憶區域中所保存之上述寫入資訊可設為表示對於上述一個像素寫入動作在進行中之第1資料、或表示對於上述一個像素寫入動作未在進行中之第2資料中的任一者。

藉此，可容易地判斷寫入動作是否在進行中。

又，亦可為上述第1記憶區域中所保存之上述寫入資訊包含：第1寫入資訊，其係表示用以使上述一個像素之顯示狀態自上述第1顯示狀態變為上述第2顯示狀態之寫入動作是否在進行中；及第2寫入資訊，其係表示用以使上述一個像素之顯示狀態自上述第2顯示狀態變為上述第1顯示狀態之寫入動作是否在進行中；且於寫入動作在進行中之情形時，上述寫入資訊係隨著該寫入動作中上述驅動電壓已施加之次數而變動之值，於該寫入中最後之上述驅動電壓施加後，可使上述寫入資訊為表示對於上述一個像素寫入動作並未在進行中之值。

藉此，能夠以簡易之處理獲得寫入資訊。

本發明之顯示裝置係包含具有複數之掃描線、複數之資料線及複數之像素之顯示部，且藉由施加複數次驅動電壓之動作來進行用以使上述複數之像素中之一個像素之顯示狀態自第1顯示狀態變為第2顯示狀態之寫入者；其包括：覆寫判斷部，其係判斷對於上述一個像素是否需要進行新的寫入；寫入狀態判斷部，其係於判斷為需要進行上述新的寫入之情形時，判斷對於上述一個像素前一次之寫入動作是否在進行中；及寫入控制部，其係於上述寫入狀態判斷部中判斷為對於上述一個像素之寫入動作未在進行中之情形時，對於上述一個像素開始進行上述新的寫入，且於上述寫入狀態判斷部中判斷為對於上述一個像素寫入動作在進行中之情形時，繼續在進行中之寫入動作，當上述前一次之寫入動作結束後，對於上述一個像素開始進行上述新的寫入。

藉此，以像素為單位判斷寫入動作是否在進行中，從而可自寫入結束之像素起隨時開始新的寫入動作，因此即使係為圖像之覆寫而比較耗費時間之顯示裝置之情形時，亦可提高圖像顯示之響應速度。

又，較理想的是進而包括寫入資訊更新部，其係將表示對於上述一個像素寫入動作是否在進行中之寫入資訊保存於第1記憶區域者，且上述寫入狀態判斷部係基於上述第1記憶區域中所保存之上述寫入資訊，判斷對於上述一個像素寫入動作是否在進行中。

藉此，可容易地判斷寫入動作是否在進行中。

較理想的是進而包括：顯示圖像資料更新部，其係將顯示於上述顯示部之顯示圖像資料保存於第2記憶區域；及預定圖像資料更新部，其係藉由在進行中之寫入動作將顯示於上述顯示部之預定圖像之資料保存於第3記憶區域；且上述預定圖像資料更新部係於對於上述一個像素開始進行上述新的寫入之時機，將上述一個像素之像素資料置換為上述顯示圖像資料所對應之像素資料；上述覆寫判斷部係於上述第2記憶區域中所保存之上述顯示圖像之像素資料與上述第3記憶區域中所保存之上述預定圖像之像素資料不同之情形時，判斷為對於上述一個像素需要上述新的寫入。

藉此，可容易地判斷是否需要進行新的寫入。又，只要顯示圖像資料與預定圖像資料一致，即無需作為需要新的寫入之像素而進行檢測，因此可排除不必要之寫入動作。

又，上述第1記憶區域中所保存之上述寫入資訊可設為表示對於上述一個像素寫入動作在進行中之第1資料、或表示對於上述一個像素寫入動作未在進行之第2資料中的任一者。

藉此，可容易地判斷寫入動作是否在進行中。

又，亦可為上述第1記憶區域中所保存之上述寫入資訊包含：第1寫入資訊，其係表示用以使上述一個像素之顯示狀態自上述第1顯示狀態變為上述第2顯示狀態之寫入動作是否在進行中；及第2寫入資訊，其係表示用以使上述一個像素之顯示狀態自上述第2顯示狀態變為上述第1顯示狀態之寫入動作是否在進行中；且於寫入動作在進行中之情形時，上述寫入資訊係隨著該寫入動作中上述驅動電壓已施加之次數而變動之值，於該寫入中最後之上述驅動電壓施加後，可令上述寫入資訊為表示對於上述一個像素寫入動作未在進行中之值。

藉此，能夠以簡易之處理獲得寫入資訊。

又，上述顯示部可設為包括具有記憶性之顯示元件者。顯示元件例如為電泳元件。

本發明之控制裝置係如下顯示裝置之控制裝置，該顯示裝置包含具有複數之掃描線、複數之資料線及複數之像素的顯示部，且藉由施加複數次驅動電壓之動作來進行用以使上述複數之像素中之一個像素之顯示狀態自第1顯示狀態變為第2顯示狀態之寫入；該控制裝置包括：寫入狀態判斷部，其係於對於上述一個像素需要進行新的寫入之情形時，判斷對於上述一個像素前一次之寫入動作是否在進行中；及寫入控制部，其係於上述寫入狀態判斷部中判斷為對於上述一個像素之寫入動作未在進行中之情形時，對於上述一個像素開始進行上述新的寫入，且於上述寫入狀態判斷部中判斷為對於上述一個像素寫入動作在進行中之情形時，繼續在進行中之寫入動作，當上述前一次之寫入動作結束後，對於上述一個像素開始進行上述新的寫入。

藉此，以像素為單位判斷寫入動作是否在進行中，從而可自寫入結束之像素起隨時開始新的寫入動作，因此即使係為圖像之覆寫而比較耗費時間之顯示裝置之情形時，亦可提高圖像顯示之響應速度。

又，較理想的是進而包括寫入資訊更新部，其係將表示對於上述一個像素寫入動作是否在進行中之寫入資訊保存於第1記憶區域者，且上述寫入狀態判斷部係基於上述第1記憶區域中所保存之上述寫入資訊，判斷對於上述一個像素寫入動作是否在進行中。

藉此，可容易地判斷寫入動作是否在進行中。

以下，對本發明之實施形態進行說明。

圖1係表示本實施形態之電泳顯示裝置(顯示裝置)100之構成的方塊圖。

如圖1所示，電泳顯示裝置100包括：顯示部1、控制器(控制裝置)2、CPU(Central Processing Unit，中央處理單元)(顯示圖像資料更新部)3、VRAM(Video Random Access Memory，視訊隨機存取記憶體)(第2記憶區域)4及RAM(Random Access Memory，隨機存取記憶體)(第1記憶區域、第3記憶區域)5。

顯示部1係包括具有記憶性之顯示元件，於未進行寫入之狀態下亦維持顯示狀態之顯示裝置。本實施形態中，顯示部1係包括電泳元件作為具有記憶性之顯示元件的電泳方式之圖像顯示裝置，包含複數之掃描線、複數之資料線及複數之像素。

控制器2係藉由輸出表示顯示部1中所顯示之圖像的圖像信號、其他各種信號(時脈信號等)來控制顯示部1。

CPU 3係控制電泳顯示裝置100之動作之處理器，尤其係使顯示於顯示部1之圖像資料記憶於VRAM 4。

VRAM 4係訊框緩衝器，基於CPU 3之控制而記憶訊框圖像資料。

RAM 5包含寫入資訊記憶區域(第1記憶區域)6及預定圖像資料記憶區域(第3記憶區域)7。寫入資訊記憶區域6係記憶表示是否對各個像素在進行中寫入之寫入資訊。預定圖像資料記憶區域7係記憶對當前各個像素在進行中之寫入結束時所顯示之預定圖像資料。

利用圖2~4對顯示部1之詳細構成進行說明。

圖2係表示顯示部1之剖面之圖。如圖所示，顯示部1大致包括第1基板10、電泳層20及第2基板30。

第1基板10中，於作為形成電性電路之絕緣性基底基板的可撓性基板11上形成有薄膜半導體電路層12。

可撓性基板11例如為聚碳酸酯基板。於該可撓性基板11上，經由黏著層11a積層有半導體電路層12。作為可撓性基板11，可使用輕量性、可撓性、彈性等優異之樹脂材料。

再者，亦可使用不具有可撓性之玻璃基板等代替可撓性基板11。於此情形時，於基板上不經由黏著層而直接形成半導體電路層12。

薄膜半導體電路層12係包含在列方向及行方向上分別排列有複數之之配線群、像素電極群、像素驅動電路、連接端子、選擇驅動像素之列解碼器51及行解碼器(未圖示)等而構成。像素驅動電路係包含薄膜電晶體(TFT，thin film transistor)等電路元件而構成。

像素電極群包含排列成矩陣狀之複數之像素電極13a，形成圖像顯示區域。於薄膜半導體電路層12中，形成有可對各像素電極13a施加個別之電壓的主動矩陣電路。

連接電極14係用以將第2基板30之透明電極層32與第1基板10之電路配線加以電性連接者，形成於薄膜半導體電路層12之外周部。

電泳層20係遍及像素電極13a上及其外周區域而形成。電泳層20包含藉由黏合劑22而固定之多個微膠囊(microcapsule)21而構成。於微膠囊21內包含電泳分散介質、電泳粒子。於藉由黏合劑22而固定之微膠囊21與像素電極13a之間，亦可進而設置有黏著層。

電泳粒子具有對應於施加電壓在電泳分散介質中移動之性質，且使用一種以上(此處為兩種)之電泳粒子。電泳層20可將上述微膠囊21與所期望之介電常數調節劑一併混合於黏合劑22中，將所獲得之樹脂組合物利用公知之塗佈法塗佈於基材上而形成。

此處，作為電泳分散介質，例如除水、甲醇等之醇系溶劑以外，亦可使用在各種酯類或各種油類等之單個或該等之混合物中調配界面活性劑等而成者。

如上所述，電泳粒子係具有於電泳分散介質中藉由電位差進行電泳而移動至所期望之電極側之性質的粒子(高分子或膠體)。例如除苯胺黑或碳黑等黑色顏料、二氧化鈦或氧化鋁等白色顏料以外，可使用黃色顏料、紅色顏料、藍色顏料等。此等粒子既可單獨使用，亦可同時使用兩種以上。

作為構成微膠囊21之材料，較佳為使用阿拉伯膠-明膠系之化合物或聚氨酯系之化合物等具有柔軟性者。作為黏合劑22，只要為與微膠囊21親和性良好，與電極之密接性優異，且具有絕緣性者，即無特別限制。

第2基板30包含於下表面形成有透明電極層32之薄膜31，且形成為覆蓋電泳層20上。透明電極層32係與複數之像素電極13a對向之共用電極。

薄膜31係發揮電泳層20之密封及保護之作用，例如使用聚對苯二甲酸乙二酯(PET，polyethylene terephthalate)膜而構成。薄膜31係由絕緣性之透明材料所形成。

透明電極層32係例如使用摻雜有錫之氧化銦膜(ITO(Indium Tin Oxide)膜)等透明導電膜而構成。第1基板10之電路配線與第2基板30之透明電極層32係於電泳層20之形成區域之外側連接。具體而言，透明電極層32與薄膜半導體電路層12之連接電極14經由導電性連接體23而連接。

圖3係概略地說明顯示部1之電路構成之圖。

控制器2係生成表示顯示於圖像顯示區域55之圖像的圖像信號、用以進行圖像覆寫時之重置的重置資料、及其它各種信號(時脈信號等)，並輸出至掃描線驅動電路53或資料線驅動電路54。

顯示區域55包括沿著X方向平行地排列之複數之資料線、沿著Y方向平行地排列之複數之掃描線、及該等資料線與掃描線之各交點上所配置之像素驅動電路。

圖4係說明各像素驅動電路之構成之圖。像素驅動電路中，電晶體61之閘極連接於掃描線64，源極連接於資料線65，汲極連接於像素電極13a。保持電容63係與電泳元件並聯。資料線65係藉由對各像素驅動電路中所包含之像素電極13a與透明電極層32供給電壓而使電泳層20之電泳粒子泳動，從而進行圖像顯示。

掃描線驅動電路53係與顯示區域55之各掃描線連接，選擇該等掃描線中之任一者，對該所選擇之掃描線供給特定之掃描線信號Y1、Y2、...、Ym。該掃描線信號Y1、Y2、...、Ym成為活動期間(高位準期間)依次移動之信號，藉由輸出至各掃描線，使連接於各掃描線之像素驅動電路依次成為接通狀態。

資料線驅動電路54係與顯示區域55之各資料線連接，對藉由掃描線驅動電路53而選擇之各像素驅動電路供給資料信號X1、X2、...、Xn。對與成為選擇狀態之掃描線連接之像素自資料線經由電晶體61供給資料信號。像素中所包含之保持電容63中，對應於供給至像素之資料信號記憶有電荷，像素電極13a之電位成為對應於該電荷之電位。根據該像素電極13a之電位與透明電極層32之電位之電位差(電壓)，電泳粒子在兩電極間移動，從而進行顯示。

將掃描線驅動電路53每一次選擇各掃描線之期間稱為「訊框期間」(或僅稱為「訊框」)。因此，各掃描線對每一訊框選擇一次，對各像素每一訊框供給一次資料信號。

圖5係表示控制器2之詳細構成之方塊圖。如圖所示，控制器2包括覆寫判斷部201、寫入狀態判斷部202、寫入控制部203、寫入資訊更新部204及預定圖像資料更新部205。覆寫判斷部201、寫入狀態判斷部202、寫入控制部203、寫入資訊更新部204及預定圖像資料更新部205對應於藉由在控制器2之處理器中被執行而實現之功能塊(functional block)。

其次，利用圖6對電泳顯示裝置100之概略動作進行說明。

CPU 3係將顯示於顯示部1之顯示圖像資料保存於VRAM 4(步驟S1)。

控制器2之覆寫判斷部201對於一個像素，比較VRAM 4中所保存之顯示圖像之像素資料與預定圖像資料記憶區域7中所保存之預定圖像之像素資料，於兩者不同之情形時，判斷為必需對該像素進行用以反映VRAM 4中所保存之顯示圖像資料之寫入(以下記作新的寫入)(步驟S2：覆寫判斷步驟)。

控制器2之寫入狀態判斷部202對於一個像素，參照寫入資訊記憶區域6中所保存之寫入資訊，判斷寫入動作是否在進行中(步驟S3：寫入狀態判斷步驟)。寫入資訊記憶區域6中可記憶表示關於各像素之寫入狀態之旗標(flag)。寫入狀態判斷部202關於某像素記憶有表示寫入動作在進行中之值(旗標打開(ON)：第1資料)時，判斷為寫入動作在進行中，於記憶有表示寫入動作未在進行之值(旗標關閉(OFF)：第2資料)時，則判斷為寫入動作未在進行。

再者，步驟S2與S3之執行順序既可先進行任一者，亦可兩者同時進行。

於步驟S2中判斷為需要進行新的寫入(步驟S2：否(NO))，且在步驟S3中判斷為寫入動作未在進行之情形時(步驟S3：否)，寫入控制部203對該像素開始新的寫入(步驟S4)。此時，寫入資訊更新部204將該像素之寫入資訊更新為表示寫入動作在進行中之值。又，預定圖像資料更新部205以保存於VRAM 4之顯示圖像之像素資料對保存於預定圖像資料記憶區域7之該像素之預定圖像資料進行覆寫。

於步驟S2中判斷為需要進行新的寫入(步驟S2：否)，且在步驟S3中判斷為寫入動作在進行中之情形時(步驟S3：是(YES))，寫入控制部203繼續在進行中之寫入動作(步驟S5)。在進行中之寫入動作結束後，寫入資訊更新部204將寫入資訊記憶區域6中所保存之寫入資訊更新為表示寫入動作未在進行之值。上述步驟S4、S5對應於寫入控制步驟。

於步驟S2中判斷為不需要進行新的寫入之情形時(步驟S2：是)，結束該像素之處理，轉移至下一像素之處理。

參照圖7，對控制器2之動作之例進行更詳細說明。

此處，寫入資訊記憶區域6中包含：第1寫入資訊，其係表示用以使各像素之顯示狀態由黑色(第1顯示狀態)變為白色(第2顯示狀態)之寫入動作是否在進行中者；及第2寫入資訊，其係表示用以使各像素之顯示狀態由白色變為黑色之寫入動作是否在進行中者。

又，用以使各像素之顯示狀態由白色變為黑色或由黑色變為白色之寫入動作應包含複數之訊框。因此，例如用以使顯示狀態由白色變為黑色之寫入動作包含對像素供給複數次用以顯示黑色之資料信號之動作(即，於複數之訊框中分別供給資料信號之動作)。圖7表示其中一個訊框中之動作。

第1及第2寫入資訊係隨著該寫入動作中已施加驅動電壓之次數而變動之值，於該寫入中最後之驅動電壓施加後，寫入資訊成為表示對於一個像素寫入動作未在進行之值。此處，寫入資訊係設為直至寫入結束前之剩餘施加次數。因此，此處剩餘施加次數0相當於表示寫入動作未在進行之值(旗標關閉：第2資料)，0以外之值相當於表示寫入動作在進行中之值(旗標打開：第1資料)。

首先，寫入狀態判斷部202對於一個像素，參照寫入資訊記憶區域6中所保存之第1及第2寫入資訊(剩餘施加次數)(步驟S11：寫入狀態判斷步驟)。若至少一方之剩餘施加次數為0以外(是)，則轉移至步驟S12，若雙方之剩餘施加次數均為0，則轉移至步驟S13。

步驟S12(寫入控制步驟)中，寫入控制部203繼續在進行中之寫入動作。進而，寫入資訊更新部204於每施加一次電壓時減少一次剩餘施加次數(步驟S14：寫入資訊更新步驟)。再者，於剩餘施加次數為0之情形時則不進行減法運算。

步驟S13中，覆寫判斷部201比較該像素之保存於VRAM 4中之顯示圖像之像素資料與保存於預定圖像資料記憶區域7中之預定圖像之像素資料，於兩者不同之情形時(否)，寫入資訊更新部204在寫入資訊記憶區域6中登記寫入動作所需要之電壓施加次數(步驟S15：寫入資訊更新步驟)。

其次，預定圖像資料更新部205以保存於VRAM 4中之顯示圖像之像素資料覆寫該像素之保存於預定圖像資料記憶區域7中之預定圖像資料(步驟S16：預定圖像資料更新步驟)，寫入控制部203開始寫入動作(步驟S17：寫入控制步驟)。

對所有像素進行以上動作後，將當前之訊框之驅動波形發送至顯示部1(步驟S18)。

進而，參照圖8~15。利用具體例說明電泳顯示裝置100之動作。

圖8~15中，A係表示在當前時間點實際顯示於顯示部1之圖像之狀態。Pij(i表示列編號，j表示行編號)係表示一個像素。各像素Pij中顯示有以0(黑色)至7(白色)之8個階段表示之灰階。

寫入資訊記憶區域6中包含：白色寫入資訊記憶區域6A，其係表示用以使各像素之顯示狀態由黑色變為白色之寫入動作是否在進行中者；及黑色寫入資訊記憶區域6B，其係表示用以使各像素之顯示狀態由白色變為黑色之寫入動作是否在進行中者。

VRAM 4、白色寫入資訊記憶區域6A、黑色寫入資訊記憶區域6B及預定圖像資料記憶區域7中設置有與顯示部1之像素對應之記憶區域Mij。於VRAM 4之記憶區域Mij中記憶有顯示圖像之像素資料(灰階)，於預定圖像資料記憶區域7之記憶區域Mij中記憶有預定圖像之像素資料(灰階)。

於白色寫入資訊記憶區域6A之記憶區域Mij中記憶有直至該像素進行白色顯示前所需要之電壓施加次數(0~7)，於黑色寫入資訊記憶區域6B之記憶區域Mij中記憶有直至該像素進行黑色顯示前所需要之電壓施加次數(0~7)。此處，電壓施加次數亦可替換為用以施加該電壓之訊框數。

圖8之狀態中，在進行中自顯示圖像A覆寫為預定圖像資料記憶區域7中所記憶之預定圖像之處理。如圖8所示，像素P11、12、21、22係由黑色覆寫為白色，因此於白色寫入資訊記憶區域6A之記憶區域M11、12、21、22中設定有剩餘次數7。同樣地，像素P33、34、43、44係由白色覆寫為黑色，因此於黑色寫入資訊記憶區域6B之記憶區域M33、34、43、44中設定有剩餘次數7。

圖9表示一次寫入動作(電壓施加)即1訊框份之寫入動作結束之狀態。如圖所示，像素P11、12、21、22係向一灰階份之白色方向調變，像素P33、34、43、44係向一灰階份之黑色方向調變。又，白色寫入資訊記憶區域6A之記憶區域M11、12、21、22之剩餘次數與黑色寫入資訊記憶區域6B之記憶區域M33、34、43、44之剩餘次數各減1而變為6。

如此，每進行一次寫入動作，像素Pij之灰階各調變一個階段，白色寫入資訊記憶區域6A、黑色寫入資訊記憶區域6B之剩餘次數亦各減去1。

圖10表示第3次寫入動作結束時之狀態。考慮於該時序，已藉由CPU 3而如圖所示變更VRAM 4之圖像資料之情形。

寫入狀態判斷部202對於各像素Pij，參照白色寫入資訊記憶區域6A及黑色寫入資訊記憶區域6B之剩餘次數。其結果為，對於像素P11、12、21、22、33、34、43、44，判斷為寫入動作在進行中，對於其他像素則判斷為未在進行(寫入狀態判斷步驟)。

覆寫判斷部201對於各像素Pij，比較保存於VRAM 4中之記憶區域Mij之像素資料與保存於預定圖像資料記憶區域7中之記憶區域Mij之像素資料。其結果為，對於像素P21、22、23、24、31、32、43、44判斷為兩者不同，對於其他像素則判斷為相同(覆寫判斷步驟)。

根據以上內容，對於寫入動作在進行中之像素P11、12、21、22、33、34、43、44，藉由寫入控制部203繼續當前在進行中之寫入動作(寫入控制步驟)。

又，對於當前寫入動作未在進行，且VRAM 4與預定圖像資料記憶區域7之圖像不同之像素P23、24、31、32，藉由寫入資訊更新部204而更新寫入資訊記憶區域6。具體而言，對於像素P23、24、31、32，必需由白色覆寫為黑色，因此於黑色寫入資訊記憶區域6B之記憶區域M23、24中設定7(寫入資訊更新步驟)。

又，預定圖像資料更新部205對於像素P23、24、31、32，以VRAM 4之記憶區域Mij之資料覆寫預定圖像資料記憶區域7之記憶區域Mij(預定圖像資料更新步驟)。

其結果為，白色寫入資訊記憶區域6A、黑色寫入資訊記憶區域6B、預定圖像資料記憶區域7成為圖11所示之狀態。

寫入控制部203根據更新後之白色寫入資訊記憶區域6A、黑色寫入資訊記憶區域6B之資訊，對像素P11、12、21、22、33、34、43、44繼續在進行中之寫入動作，且對像素P23、24、31、32開始新的寫入動作(寫入控制步驟)。

圖12表示自圖11之狀態起四次寫入動作結束之時間點之狀態。如圖所示，對於像素P11、12、21、22、33、34、43、44寫入動作結束，對於像素P23、24、31、32則寫入動作在進行中。

此處，關於像素P11、12、21、22、33、34、43、44，被寫入狀態判斷部202判斷為寫入動作未在進行(寫入狀態判斷步驟)。進而，關於像素P21、22、43、44，則被覆寫判斷部201判斷為VRAM 4之記憶區域Mij之像素資料與預定圖像資料記憶區域7之記憶區域Mij之像素資料不一致(覆寫判斷步驟)。

因此，對於像素P21、22、43、44，藉由寫入資訊更新部204更新寫入資訊記憶區域6。具體而言，對於像素P21、22，必需由白色覆寫為黑色，因此於黑色寫入資訊記憶區域6B之記憶區域M21、22中設定7。又，對於像素P43、44，必需由黑色覆寫為白色，因此於白色寫入資訊記憶區域6A之記憶區域M43、44中設定7(寫入資訊更新步驟)。又，預定圖像資料更新部205對於像素P21、22、43、44，以VRAM 4之記憶區域Mij之資料覆寫預定圖像資料記憶區域7之記憶區域Mij(預定圖像資料更新步驟)。

其結果為，白色寫入資訊記憶區域6A、黑色寫入資訊記憶區域6B、預定圖像資料記憶區域7成為圖13所示之狀態。

寫入控制部203根據更新後之白色寫入資訊記憶區域6A、黑色寫入資訊記憶區域6B之資訊，對像素P23、24、31、32繼續在進行中之寫入動作，對像素P21、22、43、44則開始新的寫入動作(寫入控制步驟)。

圖14表示自圖13之狀態起三次寫入動作結束之時間點之狀態。如圖所示，對於像素P23、24、31、32寫入動作結束，對於像素P21、22、43、44寫入動作在進行中。

圖15表示自圖14之狀態起三次寫入動作結束之時間點之狀態。如圖所示，對於像素P21、22、43、44寫入動作亦結束，記憶於VRAM 4中之圖像之繪圖結束。

如上所述，根據本實施形態，以像素為單位判斷寫入動作是否在進行中，自寫入結束之像素起隨時開始新的寫入動作，因此可於為圖像之覆寫而比較耗費時間之電泳顯示裝置中，提高圖像顯示之體感上之響應速度。

又，於先前之以包含複數之像素之部分區域為單位進行寫入動作之方式之情形時，若部分區域彼此以一部分重合，則對後開始寫入之部分區域，必需待機驅動直至先開始寫入之部分區域的寫入動作結束為止，但根據本實施形態，對於後開始寫入之部分區域，亦可對與先開始寫入之部分區域未重合之部分之像素立即開始寫入動作。即，即使為例如複數之圖形重合之顯示，後開始寫入之部分之至少一部分亦可開始寫入而無需等待前面之寫入結束，因此可提高體感上之響應速度。

又，根據本實施形態，CPU 3只要對VRAM 4寫入圖像資料，控制器2便反映至顯示部1之顯示，因此電泳顯示裝置用之應用程式開發者可較先前更高效地製作應用程式。具體而言，無需如先前之電泳顯示裝置用控制器般進行寫入區域之指定或繪圖開始命令，便能夠以與液晶或CRT(cathode ray tube，陰極射線管)等一般之顯示裝置相同之方法製作應用程式。

又，根據本實施形態，對各像素開始新的寫入時，以VRAM 4之內容對預定圖像資料記憶區域7之內容進行覆寫，因此只要VRAM 4與預定圖像資料記憶區域7之資料一致，便無需作為覆寫對象而進行檢測，從而可排除不必要之寫入動作。

又，對於因存在在進行中之寫入而使新寫入之開始推遲之像素，則係於在進行中之寫入結束時間點重新與VRAM 4之像素資料進行比較，因此可不斷反映最新之VRAM 4之狀態。

再者，本實施形態中，控制器2包括覆寫判斷部201與預定圖像資料更新部205，而覆寫判斷部201與預定圖像資料更新部205亦可發揮CPU 3之功能。於此情形時，控制器2無需參照VRAM 4之內容。

又，本實施形態中，係假設使用一方具有正電荷，另一方具有負電荷之黑白兩種電泳粒子作為電泳粒子進行黑白顯示之情況，但不僅黑白顯示，亦可應用於因濃度差所致之紅白或藍黑等因兩個方向之濃度變化所致之顯示。

又，顯示部1之構成並不限定於圖1~3所示者。例如，電泳層並不限定於包含多個微膠囊之構成，亦可為於藉由隔離壁而隔開之空間中包含電泳分散介質與電泳粒子之構成。

又，上述係以包含電泳方式之顯示部1作為顯示裝置之電泳顯示裝置100為例進行說明，但顯示部1之顯示方式並不限定於電泳方式。顯示部1之顯示方式只要為比較低速之顯示方式，且係藉由以複數訊框施加電壓直至顯示結束為止之方法而控制者即可，例如亦可使用膽固醇狀液晶、電子呈色(Electrochromic)、電子粉流體等。

又，本發明既可應用於藉由僅將像素電極之電位控制為高電位與低電位而使電泳流粒子移動之方式(兩極驅動)之電泳顯示裝置，亦可應用於將像素電極與共用電極之雙方控制為高電位與低電位之方式(單極驅動)之電泳顯示裝置。

又，控制器2與CPU 3既可安裝於不同之裝置，亦可如SoC(System-on-a-chip，片上系統)般安裝於一個晶片上。

又，本實施形態中，係使用直至寫入動作結束前之剩餘電壓施加次數作為寫入資訊，但只要為可判斷寫入動作是否在進行中之資料，則並不限定於此。

當寫入資訊記憶區域6之電壓施加次數全部變為0，VRAM 4之內容與預定圖像資料記憶區域7之內容一致時，即暫時無需進行電壓施加時，亦可轉移為例如省電狀態般之其他狀態，直至傳入來自外部之新的圖像資料為止。

亦可每當進行新寫入時(例如每當藉由CPU 3變更VRAM 4之圖像資料時)，預先記憶包含旗標變為打開之像素的矩形區域的座標，當所記憶之矩形區域所對應之寫入結束時，僅對與藉由其後之新寫入而重新設定之矩形區域不重合之部分將旗標重置為關閉。此處，矩形區域亦可為圓形區域或橢圓區域等其他形狀。

亦可並非每當1個訊框之寫入結束時進行減值(decrement)，而係於每次減值時重複規定次數份(規定訊框份)之相同驅動。藉此，可節約記憶體通訊頻帶。

單極驅動中，亦可並非每當1個訊框之寫入結束時進行減值，而係於每次減值時重複規定次數份(規定訊框份)之相同驅動。既可於施加規定次數之白色寫入用電壓後施加規定次數之黑色寫入用電壓，亦可交替地施加僅規定次數之黑白電壓。又，亦可改變白色寫入用電壓之施加次數與黑色寫入用電壓之施加次數的比率。

當傳入來自外部之新的圖像資料時(例如藉由CPU 3變更VRAM 4之圖像資料時)，亦可不針對每一個訊框進行寫入次數或預定圖像之計算，而針對每規定次數之訊框進行計算。

上述實施形態中，係將寫入資訊記憶區域6、預定圖像資料記憶區域7構成為獨立之不同之面(平面方式)，但寫入資訊記憶區域6、預定圖像資料記憶區域7亦可不設為各自不同之面，而以將全部合併起來之狀態構成一個面(組合像素(packed-pixel)方式)。

圖16係說明本發明之顯示裝置之應用例之立體圖。

圖16(A)係表示電子書之立體圖。該電子書1000包括書本形狀之框架1001、相對於該框架1001旋動自如而設置(可打開和閉合)之蓋體1002、操作部1003及由本發明之顯示裝置構成之顯示部1004。

圖16(B)係表示手錶之立體圖。該手錶1100包括由本發明之顯示裝置構成之顯示部1101。

圖16(C)係表示電子紙之立體圖。該電子紙1200包括：本體部1201，其係由具有與紙相同之質感及柔軟性之可覆寫片材構成；及顯示部1202，其係由本發明之顯示裝置構成。

再者，本發明之顯示裝置之應用例並不限定於此，除此之外，亦廣泛地包含個人電腦、PDA(Personal Digital Assistant，個人數位助理)、行動電話等利用伴隨著帶電粒子之移動而產生的視覺上之色調變化的裝置。

1．．．顯示部

2．．．控制器

3．．．CPU

4．．．VRAM

5．．．RAM

6．．．寫入資訊記憶區域

6A．．．白色寫入資訊記憶區域

6B．．．黑色寫入資訊記憶區域

7．．．預定圖像資料記憶區域

10．．．第1基板

11．．．可撓性基板

11a．．．黏著層

12．．．薄膜半導體電路層

13a．．．像素電極

14．．．連接電極

20．．．電泳層

21．．．微膠囊

22．．．黏合劑

23．．．導電性連接體

30．．．第2基板

31．．．薄膜

32．．．透明電極層

51．．．列解碼器

53．．．掃描線驅動電路

54．．．資料線驅動電路

55．．．圖像顯示區域

61．．．電晶體

63．．．保持電容

64．．．掃描線

65．．．資料線

100．．．電泳顯示裝置

201．．．覆寫判斷部

202．．．寫入狀態判斷部

203．．．寫入控制部

204．．．寫入資訊更新部

205．．．預定圖像資料更新部

1000．．．電子書

1001．．．框架

1002．．．蓋體

1003．．．操作部

1004．．．顯示部

1100．．．手錶

1101．．．顯示部

1200．．．電子紙

1201．．．本體部

1202．．．顯示部

A．．．顯示圖像

Mij．．．記憶區域

Pij．．．像素

S1~S5、S11~S18．．．步驟

X1~Xn．．．資料信號

Y1~Ym．．．掃描線信號

圖1係表示本發明之實施形態之電泳顯示裝置之構成的方塊圖；

圖2係表示顯示部之剖面的圖；

圖3係概略地說明顯示部之電路構成的圖；

圖4係說明各像素驅動電路之構成的圖；

圖5係表示控制器之詳細構成的方塊圖；

圖6係電泳顯示裝置之概略動作的流程圖；

圖7係控制器之動作的流程圖；

圖8係說明電泳顯示裝置之動作的圖；

圖9係說明電泳顯示裝置之動作的圖；

圖10係說明電泳顯示裝置之動作的圖；

圖11係說明電泳顯示裝置之動作的圖；

圖12係說明電泳顯示裝置之動作的圖；

圖13係說明電泳顯示裝置之動作的圖；

圖14係說明電泳顯示裝置之動作的圖；

圖15係說明電泳顯示裝置之動作的圖；及

圖16(A)~圖16(C)係說明本發明之顯示裝置之應用例的圖。

2．．．控制器

3．．．CPU

S1~S5．．．步驟

Claims (14)

1. 一種顯示裝置之控制方法，該顯示裝置包含具有複數之掃描線、複數之資料線及複數之像素的顯示部，且藉由施加複數次驅動電壓之動作來進行用以使上述複數之像素中之一個像素之顯示狀態自第1顯示狀態變為第2顯示狀態之寫入；該顯示裝置之控制方法包括：覆寫判斷步驟，判斷對於上述一個像素是否需要新的寫入；寫入狀態判斷步驟，於判斷為需要上述新的寫入之情形時，判斷對於上述一個像素前一次之寫入動作是否在進行中；及寫入控制步驟，於上述寫入狀態判斷步驟中判斷為對於上述一個像素之寫入動作未在進行中之情形時，對於上述一個像素開始上述新的寫入，且於上述寫入狀態判斷步驟中判斷為對於上述一個像素寫入動作在進行中之情形時，繼續在進行中之寫入動作，當上述前一次之寫入動作結束後，對於上述一個像素開始上述新的寫入。
2. 如請求項1之顯示裝置之控制方法，其中進而包括寫入資訊更新步驟，將表示對於上述一個像素寫入動作是否在進行中之寫入資訊保存於第1記憶區域；且於上述寫入狀態判斷步驟中，基於上述第1記憶區域中所保存之上述寫入資訊，判斷對於上述一個像素寫入動 作是否在進行中。
3. 如請求項1或2之顯示裝置之控制方法，其中進而包含：顯示圖像資料更新步驟，基於所輸入之顯示圖像資料，將顯示於上述顯示部之上述顯示圖像資料保存於第2記憶區域；及預定圖像資料更新步驟，藉由進行中之寫入動作將顯示於上述顯示部之預定圖像之資料保存於第3記憶區域；且於上述預定圖像資料更新步驟中，於對於上述一個像素開始上述新的寫入之時機(timing)，將上述一個像素之像素資料置換為上述顯示圖像資料所對應之像素資料；在上述覆寫判斷步驟中，於上述第2記憶區域中所保存之上述顯示圖像之像素資料與上述第3記憶區域中所保存之上述預定圖像之像素資料不同之情形時，判斷為對於上述一個像素需要上述新的寫入。
4. 如請求項2之顯示裝置之控制方法，其中上述第1記憶區域中所保存之上述寫入資訊係表示對於上述一個像素寫入動作在進行中之第1資料、或表示對於上述一個像素寫入動作未在進行中之第2資料中的任一者。
5. 如請求項2之顯示裝置之控制方法，其中上述第1記憶區域中所保存之上述寫入資訊包含：第1寫入資訊，其係表示用以使上述一個像素之顯示狀態自上述第1顯示狀態變為上述第2顯示狀態之寫入動作 是否在進行中；及第2寫入資訊，其係表示用以使上述一個像素之顯示狀態自上述第2顯示狀態變為上述第1顯示狀態之寫入動作是否在進行中；且於寫入動作在進行中之情形時，上述寫入資訊係隨著該寫入動作中上述驅動電壓已施加之次數而變動之值，於該寫入中最後之上述驅動電壓施加後，上述寫入資訊成為表示對於上述一個像素寫入動作未在進行中之值。
6. 一種顯示裝置，其包含具有複數之掃描線、複數之資料線及複數之像素的顯示部，且藉由施加複數次驅動電壓之動作來進行用以使上述複數之像素中之一個像素之顯示狀態自第1顯示狀態變為第2顯示狀態之寫入；且包含：覆寫判斷部，其係判斷對於上述一個像素是否需要新的寫入；寫入狀態判斷部，其係於判斷為需要上述新的寫入之情形時，判斷對於上述一個像素前一次之寫入動作是否在進行中；及寫入控制部，其係於上述寫入狀態判斷部中判斷為對於上述一個像素之寫入動作未在進行中之情形時，對於上述一個像素開始上述新的寫入，且於上述寫入狀態判斷部中判斷為對於上述一個像素寫入動作在進行中之情形時，繼續在進行中之寫入動作，當上述前一次之寫入動作結束後，對於上述一個像素開始上述新的寫入。
7. 如請求項6之顯示裝置，其中進而包括寫入資訊更新部，其係將表示對於上述一個像素寫入動作是否在進行中之寫入資訊保存於第1記憶區域者；且上述寫入狀態判斷部係基於上述第1記憶區域中所保存之上述寫入資訊，判斷對於上述一個像素寫入動作是否在進行中。
8. 如請求項6或7之顯示裝置，其中進而包含：顯示圖像資料更新部，其係將顯示於上述顯示部之顯示圖像資料保存於第2記憶區域；及預定圖像資料更新部，其係藉由在進行中之寫入動作將顯示於上述顯示部之預定圖像之資料保存於第3記憶區域；且上述預定圖像資料更新部係於對於上述一個像素開始上述新的寫入之時機，將上述一個像素之像素資料置換為上述顯示圖像資料所對應之像素資料；上述覆寫判斷部係於上述第2記憶區域中所保存之上述顯示圖像之像素資料與上述第3記憶區域中所保存之上述預定圖像之像素資料不同之情形時，判斷為對於上述一個像素需要上述新的寫入。
9. 如請求項7之顯示裝置，其中上述第1記憶區域中所保存之上述寫入資訊係表示對於上述一個像素寫入動作在進行中之第1資料、或表示對於上述一個像素寫入動作未在進行之第2資 料中的任一者。
10. 如請求項7之顯示裝置，其中上述第1記憶區域中所保存之上述寫入資訊包含：第1寫入資訊，其係表示用以使上述一個像素之顯示狀態自上述第1顯示狀態變為上述第2顯示狀態之寫入動作是否在進行中；及第2寫入資訊，其係表示用以使上述一個像素之顯示狀態自上述第2顯示狀態變為上述第1顯示狀態之寫入動作是否在進行中；且於寫入動作在進行中之情形時，上述寫入資訊係隨著該寫入動作中上述驅動電壓已施加之次數而變動之值，於該寫入中最後之上述驅動電壓施加後，上述寫入資訊成為表示對於上述一個像素寫入動作未在進行中之值。
11. 如請求項6之顯示裝置，其中上述顯示部包括具有記憶性之顯示元件。
12. 如請求項11之顯示裝置，其中上述顯示元件為電泳元件。
13. 一種顯示裝置之控制裝置，該顯示裝置包含具有複數之掃描線、複數之資料線及複數之像素的顯示部，且藉由施加複數次驅動電壓之動作來進行用以使上述複數之像素中之一個像素之顯示狀態自第1顯示狀態變為第2顯示狀態之寫入；該顯示裝置之控制裝置包含：寫入狀態判斷部，其係於對於上述一個像素需要新的寫入之情形時，判斷對於上述一個像素前一次之寫入動 作是否在進行中；及寫入控制部，其係於上述寫入狀態判斷部中判斷為對於上述一個像素之寫入動作未在進行中之情形時，對於上述一個像素開始進行上述新的寫入，且於上述寫入狀態判斷部中判斷為對於上述一個像素寫入動作在進行中之情形時，繼續在進行中之寫入動作，當上述前一次之寫入動作結束後，對於上述一個像素開始上述新的寫入。
14. 如請求項13之控制裝置，其中進而包括寫入資訊更新部，其係將表示對於上述一個像素寫入動作是否在進行中之寫入資訊保存於第1記憶區域者；且上述寫入狀態判斷部係基於上述第1記憶區域中所保存之上述寫入資訊，判斷對於上述一個像素寫入動作是否在進行中。