KR930002971A - 3차원 그래픽처리를 위한 메모리구조 및 픽셀클럭 선택회로 - Google Patents

Abstract

내용 없음.

Description

3차원 그래픽처리를 위한 메모리구조 및 픽셀클럭 선택회로

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제2도는 본 발명의 프레임버퍼의 구성도,

제3도는 픽셀클럭선택기에 대한 상세회로도,

제4도는 프레임버퍼의 구조를 나타낸 도면.

Claims (3)

1. 수직동기 주파수로 이용되는 기본 픽셀클럭을 발생시키는 발진수단(10)과, 화면의 각 점의 온/오프 및 색깔을 비트맵으로 기억하고 있는 프레임버퍼(30)와, 상기 프레임버퍼(30)에 기록되는 데이터가 저장되는 번지를 해독하는 메모리디코더(40)를 구비한 컴퓨터 그래픽 서브시스템에 있어서, 상기 프레임버퍼(30)는 오버레이용 프레임버퍼와 언더레이용 프레임버퍼가 일체로 결합된 구조를 갖고, 상기 발진수단(10)과 상기 프레임버퍼(30) 사이에 60Hz와 72Hz의 수직동기주파수를 선택하는 픽셀클럭선택수단(20)이 연결된 것을 특징으로 하는 3차원 그래픽처리를 위한 메모리구조 및 픽셀클럭 선택회로.
2. 제1항에 있어서, 상기 픽셀클럭선택수단(20)은 상기 발진수단(10)의 제1발진기(OSC1) 및 제2발진기(OSC2)의 출력중 하나를 선택하는 파형선택수단(21)과, 상기 파형선택수단(21)의 출력을 소정의 클럭신호로 정형하는 파형정형수단(22)과, 상기 파형정형수단(22)의 출력에 의해 구동되어 상기 프레임버퍼(30)에 저장된 픽셀데이타의 구동시키기 위한 소정의 신호들을 생성시키는 클럭발생수단(23)을 포함하는 것을 특징으로 하는 3차원 그래픽처리를 위한 메모리구조 및 픽셀클럭선택회로.
3. 제1항에 있어서, 상기 프레임버퍼(30)는 픽셀그룹이 4웨이 인터리브한 방식(4n+1, 4n+2, 4n+3 : n=0~511)으로 화면에 맵핑시켜 표시되도록 한 메모리 배열구조를 갖는 것을 특징으로 하는 3차원 그래픽처리를 위한 메모리 구조 및 픽셀클럭 선택회로.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.