KR930002971A - 3차원 그래픽처리를 위한 메모리구조 및 픽셀클럭 선택회로 - Google Patents

3차원 그래픽처리를 위한 메모리구조 및 픽셀클럭 선택회로 Download PDF

Info

Publication number
KR930002971A
KR930002971A KR1019910013359A KR910013359A KR930002971A KR 930002971 A KR930002971 A KR 930002971A KR 1019910013359 A KR1019910013359 A KR 1019910013359A KR 910013359 A KR910013359 A KR 910013359A KR 930002971 A KR930002971 A KR 930002971A
Authority
KR
South Korea
Prior art keywords
frame buffer
pixel clock
selecting
selection circuit
pixel
Prior art date
Application number
KR1019910013359A
Other languages
English (en)
Other versions
KR100213474B1 (ko
Inventor
진대현
Original Assignee
정용문
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정용문, 삼성전자 주식회사 filed Critical 정용문
Priority to KR1019910013359A priority Critical patent/KR100213474B1/ko
Publication of KR930002971A publication Critical patent/KR930002971A/ko
Application granted granted Critical
Publication of KR100213474B1 publication Critical patent/KR100213474B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Image Generation (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

내용 없음.

Description

3차원 그래픽처리를 위한 메모리구조 및 픽셀클럭 선택회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 프레임버퍼의 구성도,
제3도는 픽셀클럭선택기에 대한 상세회로도,
제4도는 프레임버퍼의 구조를 나타낸 도면.

Claims (3)

  1. 수직동기 주파수로 이용되는 기본 픽셀클럭을 발생시키는 발진수단(10)과, 화면의 각 점의 온/오프 및 색깔을 비트맵으로 기억하고 있는 프레임버퍼(30)와, 상기 프레임버퍼(30)에 기록되는 데이터가 저장되는 번지를 해독하는 메모리디코더(40)를 구비한 컴퓨터 그래픽 서브시스템에 있어서, 상기 프레임버퍼(30)는 오버레이용 프레임버퍼와 언더레이용 프레임버퍼가 일체로 결합된 구조를 갖고, 상기 발진수단(10)과 상기 프레임버퍼(30) 사이에 60Hz와 72Hz의 수직동기주파수를 선택하는 픽셀클럭선택수단(20)이 연결된 것을 특징으로 하는 3차원 그래픽처리를 위한 메모리구조 및 픽셀클럭 선택회로.
  2. 제1항에 있어서, 상기 픽셀클럭선택수단(20)은 상기 발진수단(10)의 제1발진기(OSC1) 및 제2발진기(OSC2)의 출력중 하나를 선택하는 파형선택수단(21)과, 상기 파형선택수단(21)의 출력을 소정의 클럭신호로 정형하는 파형정형수단(22)과, 상기 파형정형수단(22)의 출력에 의해 구동되어 상기 프레임버퍼(30)에 저장된 픽셀데이타의 구동시키기 위한 소정의 신호들을 생성시키는 클럭발생수단(23)을 포함하는 것을 특징으로 하는 3차원 그래픽처리를 위한 메모리구조 및 픽셀클럭선택회로.
  3. 제1항에 있어서, 상기 프레임버퍼(30)는 픽셀그룹이 4웨이 인터리브한 방식(4n+1, 4n+2, 4n+3 : n=0~511)으로 화면에 맵핑시켜 표시되도록 한 메모리 배열구조를 갖는 것을 특징으로 하는 3차원 그래픽처리를 위한 메모리 구조 및 픽셀클럭 선택회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910013359A 1991-07-31 1991-07-31 3차원 그래픽처리를 위한 메모리구조 및 픽셀클럭 선택회로 KR100213474B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910013359A KR100213474B1 (ko) 1991-07-31 1991-07-31 3차원 그래픽처리를 위한 메모리구조 및 픽셀클럭 선택회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910013359A KR100213474B1 (ko) 1991-07-31 1991-07-31 3차원 그래픽처리를 위한 메모리구조 및 픽셀클럭 선택회로

Publications (2)

Publication Number Publication Date
KR930002971A true KR930002971A (ko) 1993-02-23
KR100213474B1 KR100213474B1 (ko) 1999-08-02

Family

ID=19318184

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910013359A KR100213474B1 (ko) 1991-07-31 1991-07-31 3차원 그래픽처리를 위한 메모리구조 및 픽셀클럭 선택회로

Country Status (1)

Country Link
KR (1) KR100213474B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101987160B1 (ko) 2012-09-24 2019-09-30 삼성전자주식회사 디스플레이 드라이버 집적회로, 그것을 포함하는 디스플레이 시스템 및 그것의 디스플레이 데이터 처리 방법

Also Published As

Publication number Publication date
KR100213474B1 (ko) 1999-08-02

Similar Documents

Publication Publication Date Title
KR960020555A (ko) 2차원 영상을 3차원 영상으로 변환하는 방법
KR880010612A (ko) 영상표시장치
JPS55127656A (en) Picture memory unit
KR860003547A (ko) 평판형 표시기의 제어장치
KR900019504A (ko) 문자도형 정보 표시장치
KR840008070A (ko) 그래픽 디스플레이 시스템
KR930002971A (ko) 3차원 그래픽처리를 위한 메모리구조 및 픽셀클럭 선택회로
KR850008012A (ko) 작표방식
KR910006865A (ko) 그래픽 표시장치의 커서 표시 제어방법 및 표시 제어장치
KR860002755A (ko) 컬러 화상(Color 畵像)의 표시장치
KR850005112A (ko) 영상 표시 제어 장치
KR910013930A (ko) 문자도형정보표시장치
KR940025316A (ko) 캐릭터생성에 대한 방법 및 장치
SU1441451A1 (ru) Устройство дл отображени информации
JPS6078481A (ja) キヤラクタ表示装置
KR910010286A (ko) 비디오 디스플레이 어뎁터
JPS54139426A (en) Crt display unit
KR880008645A (ko) 텍스트/그래픽겸용 디스플레이 회로
KR860003549A (ko) Crt 표시제어장치
KR900019493A (ko) 칼라 led의 칼라영상표출장치
KR940017788A (ko) 문자조합회로
KR900001239A (ko) 픽처-인-픽처의 듀얼포트 메모리의 운용방법 및 회로
KR850003590A (ko) 가변글자 발생장치
KR910012994A (ko) 평판용 모니터회로
JPS59160187A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090429

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee