JPH0683305A - 低周波数発振器を利用した高解像度ビデオ信号処理装置 - Google Patents
低周波数発振器を利用した高解像度ビデオ信号処理装置Info
- Publication number
- JPH0683305A JPH0683305A JP4342510A JP34251092A JPH0683305A JP H0683305 A JPH0683305 A JP H0683305A JP 4342510 A JP4342510 A JP 4342510A JP 34251092 A JP34251092 A JP 34251092A JP H0683305 A JPH0683305 A JP H0683305A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- video
- shift register
- odd
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/22—Signal processing not specific to the method of recording or reproducing; Circuits therefor for reducing distortions
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0224—Details of interlacing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/22—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of characters or indicia using display control signals derived from coded signals representing the characters or indicia, e.g. with a character-code memory
- G09G5/24—Generation of individual character patterns
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing (AREA)
- Controls And Circuits For Display Device (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】
【目的】 本発明は低周波数発振器を利用して高解像度
のビデオ信号を処理する高解像度ビデオ信号処理装置を
提供することを目的とする。 【構成】 本発明はＣＲＴＣ１１、ディバイドカウンタ
ー手段１６、ＯＳＣ１７、イーブンビデオメモリ手段１
２、オッドビデオメモリ手段１４、第１シフトレジスタ
ー手段１３、反転手段１８、第２シフトレジスター手段
１５、及び論理合する論理合手段１９で構成されること
を特徴とする。
のビデオ信号を処理する高解像度ビデオ信号処理装置を
提供することを目的とする。 【構成】 本発明はＣＲＴＣ１１、ディバイドカウンタ
ー手段１６、ＯＳＣ１７、イーブンビデオメモリ手段１
２、オッドビデオメモリ手段１４、第１シフトレジスタ
ー手段１３、反転手段１８、第２シフトレジスター手段
１５、及び論理合する論理合手段１９で構成されること
を特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は低周波数発振器を利用し
て高解像度のビテオ信号を処理する高解像度ビデオ信号
処理装置に関する。
て高解像度のビテオ信号を処理する高解像度ビデオ信号
処理装置に関する。
【０００２】
【従来の技術】図１は従来の高解像度ビデオ信号処理装
置の構成図であって、１はＣＲＴＣ（陰極線管コントロ
ーラ）、２はビデオメモリ、３はシフトレジスター、４
は発振器（ＯＳＣ）、５はカウンター、６はモニターを
夫々示す。従来の高解像度ビデオ信号処理装置は、図１
に示す通り、ＣＲＴＣ１、多数のビデオメモリ２、シフ
トレジスター３、ＯＳＣ４及びカウンター５で構成され
る。
置の構成図であって、１はＣＲＴＣ（陰極線管コントロ
ーラ）、２はビデオメモリ、３はシフトレジスター、４
は発振器（ＯＳＣ）、５はカウンター、６はモニターを
夫々示す。従来の高解像度ビデオ信号処理装置は、図１
に示す通り、ＣＲＴＣ１、多数のビデオメモリ２、シフ
トレジスター３、ＯＳＣ４及びカウンター５で構成され
る。
【０００３】上記ＣＲＴＣ１はモニター６から入力され
る垂直同期信号(Vsync) と水平同期信号(Hsync) を入力
としてローアドレス（ＲＡ０乃至ＲＡｎ）とメモリアド
レス（ＭＡ０乃至ＭＡｎ）を上記ビデオメモリ２に出力
する。ローアドレス（ＲＡ０乃至ＲＡｎ）は上記カウン
ター５から入力されるクロック（ＣＣＬＫ）に従って一
つのロー当画素を構成するスキャンラインの数がカウン
トされ、上記メモリアドレス（ＭＡ０乃至ＭＡｎ）も上
記クロック（ＣＣＬＫ）に従ってカウントされる。即
ち、一つの画素は４０ドット×３２スキャンラインで構
成されるため、１画面に表示できる最大文字数は３２×
３２、即ち１０２４字である。従って、１０２４字を表
示できるメモリアドレス（ＭＡ０乃至ＭＡｎ）は毎水平
同期信号(Hsync) 周期毎に１０２４字を表示できるよう
にカウントされなければならない。従って、上記ＣＲＴ
Ｃ１のメモリアドレス（ＭＡ０乃至ＭＡｎ）とローアド
レス（ＲＡ０乃至ＲＡｎ）に応じて上記ビデオメモリ２
に書き込まれたデータはビデオメモリデータ出力端子
（Ｄ０乃至Ｄｎ）を通じて並列に上記シフトレジスター
３で毎クロック毎にロードされ、毎ドットクロック周期
毎に並列ストリームビデオデータが直列ストリームビデ
オデータに変換されてモニター６に出力される。従っ
て、１２８０×１０２４の高解像度を得るためには、シ
フトレジスター３のクロック入力端にそれに相応する高
周波クロックを供給しなければならない。
る垂直同期信号(Vsync) と水平同期信号(Hsync) を入力
としてローアドレス（ＲＡ０乃至ＲＡｎ）とメモリアド
レス（ＭＡ０乃至ＭＡｎ）を上記ビデオメモリ２に出力
する。ローアドレス（ＲＡ０乃至ＲＡｎ）は上記カウン
ター５から入力されるクロック（ＣＣＬＫ）に従って一
つのロー当画素を構成するスキャンラインの数がカウン
トされ、上記メモリアドレス（ＭＡ０乃至ＭＡｎ）も上
記クロック（ＣＣＬＫ）に従ってカウントされる。即
ち、一つの画素は４０ドット×３２スキャンラインで構
成されるため、１画面に表示できる最大文字数は３２×
３２、即ち１０２４字である。従って、１０２４字を表
示できるメモリアドレス（ＭＡ０乃至ＭＡｎ）は毎水平
同期信号(Hsync) 周期毎に１０２４字を表示できるよう
にカウントされなければならない。従って、上記ＣＲＴ
Ｃ１のメモリアドレス（ＭＡ０乃至ＭＡｎ）とローアド
レス（ＲＡ０乃至ＲＡｎ）に応じて上記ビデオメモリ２
に書き込まれたデータはビデオメモリデータ出力端子
（Ｄ０乃至Ｄｎ）を通じて並列に上記シフトレジスター
３で毎クロック毎にロードされ、毎ドットクロック周期
毎に並列ストリームビデオデータが直列ストリームビデ
オデータに変換されてモニター６に出力される。従っ
て、１２８０×１０２４の高解像度を得るためには、シ
フトレジスター３のクロック入力端にそれに相応する高
周波クロックを供給しなければならない。
【０００４】
【発明が解決しようとする課題】従って、高解像度ビデ
オ信号を得るためには、解像度に応じて高い周波数の発
振回路が必要である。即ち、１２８０ドット×１０２４
スキャン解像度の場合、１００乃至１２０ＭＨｚ程度の
高周波発振回路が要求され、解像度が高くなる程要求さ
れる周波数が大きくなる。
オ信号を得るためには、解像度に応じて高い周波数の発
振回路が必要である。即ち、１２８０ドット×１０２４
スキャン解像度の場合、１００乃至１２０ＭＨｚ程度の
高周波発振回路が要求され、解像度が高くなる程要求さ
れる周波数が大きくなる。
【０００５】更に、上記発振周波数が高くなるに応じて
早い速度で処理できる周辺装置が必要であるのみなら
ず、不要電子波の発生により問題が生じる。
早い速度で処理できる周辺装置が必要であるのみなら
ず、不要電子波の発生により問題が生じる。
【０００６】
【課題を解決するための手段】上記問題点を改善するた
めに案出した本発明は、低周波発振器を利用してアクセ
ス時間が遅い装置を用いることができ、高解像度でディ
スプレーできるようにする高解像度ビデオ信号処理装置
を提供するにその目的がある。上記目的を達成するため
に本発明はＣＲＴＣを含み構成され、低周波数を利用し
て高解像度のビデオ信号を処理する高解像度ビデオ信号
処理装置において、上記ＣＲＴＣに連結されて上記ＣＲ
ＴＣにクロックを供給し、ロード（LOAD) クロックを発
生するディバイドカウンター手段と、上記ディバイドカ
ウンター手段に連結されて上記ディバイドカウンター手
段でクロックを供給してドットクロックを発生する発振
手段と、上記ＣＲＴＣに連結されて二つの部分に分れた
ビデオ信号中イーブン（even) ビデオ信号をメモリする
イーブンビデオメモリ手段、上記ＣＲＴＣに連結されて
二つの部分に分れたビデオ信号中オッド（odd)ビデオ信
号をメモリするオッドビデオメモリ手段と、上記イーブ
ンビデオメモリ手段とディバイドカウンター手段とＯＳ
Ｃに連結されて上記イーブンビデオメモリ手段から入力
されるイーブンビデオ信号を上記ＯＳＣから入力される
ドットクロックに応じて直列に変換する第１シフトレジ
スター手段と、上記ＯＳＣに連結されて上記ＯＳＣから
出力されるドットクロックを反転させ、反転されたドッ
トクロックを発生する反転手段と、上記オッドビデオメ
モリ手段とディバイドカウンター手段と反転手段に連結
されて上記オッドビデオメモリ手段から入力されるオッ
ドビデオ信号を上記反転手段から出力される反転された
ドットクロックに応じて直列に変換する第２シフトレジ
スター手段と、上記第１及び第２シフトレジスター手段
に連結されて、上記第１及び第２シフトレジスター手段
から出力される直列ビデオ信号を論理合する論理合手段
とで構成されることを特徴とする。
めに案出した本発明は、低周波発振器を利用してアクセ
ス時間が遅い装置を用いることができ、高解像度でディ
スプレーできるようにする高解像度ビデオ信号処理装置
を提供するにその目的がある。上記目的を達成するため
に本発明はＣＲＴＣを含み構成され、低周波数を利用し
て高解像度のビデオ信号を処理する高解像度ビデオ信号
処理装置において、上記ＣＲＴＣに連結されて上記ＣＲ
ＴＣにクロックを供給し、ロード（LOAD) クロックを発
生するディバイドカウンター手段と、上記ディバイドカ
ウンター手段に連結されて上記ディバイドカウンター手
段でクロックを供給してドットクロックを発生する発振
手段と、上記ＣＲＴＣに連結されて二つの部分に分れた
ビデオ信号中イーブン（even) ビデオ信号をメモリする
イーブンビデオメモリ手段、上記ＣＲＴＣに連結されて
二つの部分に分れたビデオ信号中オッド（odd)ビデオ信
号をメモリするオッドビデオメモリ手段と、上記イーブ
ンビデオメモリ手段とディバイドカウンター手段とＯＳ
Ｃに連結されて上記イーブンビデオメモリ手段から入力
されるイーブンビデオ信号を上記ＯＳＣから入力される
ドットクロックに応じて直列に変換する第１シフトレジ
スター手段と、上記ＯＳＣに連結されて上記ＯＳＣから
出力されるドットクロックを反転させ、反転されたドッ
トクロックを発生する反転手段と、上記オッドビデオメ
モリ手段とディバイドカウンター手段と反転手段に連結
されて上記オッドビデオメモリ手段から入力されるオッ
ドビデオ信号を上記反転手段から出力される反転された
ドットクロックに応じて直列に変換する第２シフトレジ
スター手段と、上記第１及び第２シフトレジスター手段
に連結されて、上記第１及び第２シフトレジスター手段
から出力される直列ビデオ信号を論理合する論理合手段
とで構成されることを特徴とする。
【０００７】
【実施例】以下、添付した図面を参照して本発明の一実
施例を詳細に説明する。図２は本発明による高解像度ビ
デオ信号処理装置の構成図であって、１１はＣＲＴＣ、
１２はイーブンビデオＲＡＭ、１３，１５はシフトレジ
スター、１４はオッドビデオＲＡＭ、１６はディバイド
カウンター、１７はＯＳＣ、１８はインバーター、１９
はＯＲゲート、２０はモニターを夫々示す。
施例を詳細に説明する。図２は本発明による高解像度ビ
デオ信号処理装置の構成図であって、１１はＣＲＴＣ、
１２はイーブンビデオＲＡＭ、１３，１５はシフトレジ
スター、１４はオッドビデオＲＡＭ、１６はディバイド
カウンター、１７はＯＳＣ、１８はインバーター、１９
はＯＲゲート、２０はモニターを夫々示す。
【０００８】本発明による高解像度ビデオ信号処理装置
は、図２に示す通り、ＣＲＴＣ１１、イーブンビデオＲ
ＡＭ１２、シフトレジスター１３，１５、オッドビデオ
ＲＡＭ１４、ディバイドカウンター１６、ＯＳＣ１７、
インバーター１８、及びＯＲゲート１９で構成される。
上記ＯＳＣ１７はドットクロックＴｄ及びロードクロッ
クＬＤを発生させるためのクロックを発生し、上記ディ
バイドカウンター１６は上記ＯＳＣ１７から発生された
クロックを利用して文字クロックＣＣＬＫ* とロードク
ロックＬＤ* を発生する。
は、図２に示す通り、ＣＲＴＣ１１、イーブンビデオＲ
ＡＭ１２、シフトレジスター１３，１５、オッドビデオ
ＲＡＭ１４、ディバイドカウンター１６、ＯＳＣ１７、
インバーター１８、及びＯＲゲート１９で構成される。
上記ＯＳＣ１７はドットクロックＴｄ及びロードクロッ
クＬＤを発生させるためのクロックを発生し、上記ディ
バイドカウンター１６は上記ＯＳＣ１７から発生された
クロックを利用して文字クロックＣＣＬＫ* とロードク
ロックＬＤ* を発生する。
【０００９】上記ＣＲＴＣ１１は上記ディバイドカウン
ター１６から文字クロックＣＣＬＫ * を受けてモニター
２０から水平同期信号(Hsync) と垂直同期信号(Vsync)
を受けてメモリアドレス信号（ＭＡ０乃至ＭＡｎ）とロ
ーアドレス信号（ＲＡ０乃至ＲＡｎ）を発生して、上記
イーブンビデオＲＡＭ１２とオッドビデオＲＡＭ１４に
出力する。
ター１６から文字クロックＣＣＬＫ * を受けてモニター
２０から水平同期信号(Hsync) と垂直同期信号(Vsync)
を受けてメモリアドレス信号（ＭＡ０乃至ＭＡｎ）とロ
ーアドレス信号（ＲＡ０乃至ＲＡｎ）を発生して、上記
イーブンビデオＲＡＭ１２とオッドビデオＲＡＭ１４に
出力する。
【００１０】上記イーブンビデオＲＡＭ１２はイーブン
及びオッドに分けてメモリしたビデオ信号中イーブンビ
デオ信号をメモリしており、上記ＣＲＴＣ１１から出力
されるメモリアドレス信号（ＭＡ０乃至ＭＡｎ）とロー
アドレス信号（ＲＡ０乃至ＲＡｎ）に応じて該当イーブ
ンビデオ信号を上記シフトレジスター１３に出力する。
及びオッドに分けてメモリしたビデオ信号中イーブンビ
デオ信号をメモリしており、上記ＣＲＴＣ１１から出力
されるメモリアドレス信号（ＭＡ０乃至ＭＡｎ）とロー
アドレス信号（ＲＡ０乃至ＲＡｎ）に応じて該当イーブ
ンビデオ信号を上記シフトレジスター１３に出力する。
【００１１】上記オッドビデオＲＡＭ１４は上記ビデオ
信号中オッドビデオ信号をメモリしており、上記ＣＲＴ
Ｃ１１から出力されるメモリアドレス信号（ＭＡ０乃至
ＭＡｎ）とローアドレス信号（ＲＡ０乃至ＲＡｎ）に応
じて該当オッドビデオ信号を上記シフトレジスター１５
に出力する。上記シフトレジスター１３は上記ディバイ
ドカウンター１６からロードクロックＬＤ* を受けて上
記ＯＳＣ１７からドットクロックＴｄを受けて上記クロ
ック信号ＬＤ* ，Ｔｄに応じて直列に変換して上記ＯＲ
ゲート１９に出力する。
信号中オッドビデオ信号をメモリしており、上記ＣＲＴ
Ｃ１１から出力されるメモリアドレス信号（ＭＡ０乃至
ＭＡｎ）とローアドレス信号（ＲＡ０乃至ＲＡｎ）に応
じて該当オッドビデオ信号を上記シフトレジスター１５
に出力する。上記シフトレジスター１３は上記ディバイ
ドカウンター１６からロードクロックＬＤ* を受けて上
記ＯＳＣ１７からドットクロックＴｄを受けて上記クロ
ック信号ＬＤ* ，Ｔｄに応じて直列に変換して上記ＯＲ
ゲート１９に出力する。
【００１２】上記シフトレジスター１５は上記ディバイ
ドカウンター１６からロードクロックＬＤ* を受けて上
記ＯＳＣ１７から出力されるドットクロックＴｄを上記
インバーター１８を通じて反転させ、反転されたドット
クロックＴｄ* を受けて上記クロック信号ＬＤ* ，Ｔｄ
* に応じて直列に変換して上記ＯＲゲート１９に出力す
る。
ドカウンター１６からロードクロックＬＤ* を受けて上
記ＯＳＣ１７から出力されるドットクロックＴｄを上記
インバーター１８を通じて反転させ、反転されたドット
クロックＴｄ* を受けて上記クロック信号ＬＤ* ，Ｔｄ
* に応じて直列に変換して上記ＯＲゲート１９に出力す
る。
【００１３】上記ＯＲゲート１９は上記シフトレジスタ
ー１３，１４から出力される直列ビデオ信号を論理合し
て上記モニター２０に出力する。図３は図２の動作を示
す信号波形図である。上記の通り構成された高解像度ビ
デオ信号処理装置の動作を図３を参照して細部的に考察
してみると次の通りである。
ー１３，１４から出力される直列ビデオ信号を論理合し
て上記モニター２０に出力する。図３は図２の動作を示
す信号波形図である。上記の通り構成された高解像度ビ
デオ信号処理装置の動作を図３を参照して細部的に考察
してみると次の通りである。
【００１４】上記ビデオメモリ１２，１４がイーブン及
びオッドでビデオ信号データをメモリし、上記イーブン
ビデオメモリ１２にメモリされたビデオ信号データはイ
ーブンドットクロック（Ｔｄ）の１／２周期に上記シフ
トレジスター１３で直列データに変換され、上記オッド
ビデオメモリ１４にメモリされたビデオ信号データは反
転されたオッドドットクロックＴｄの１／２周期に上記
シフトレジスター１５で直列データに変換される。
びオッドでビデオ信号データをメモリし、上記イーブン
ビデオメモリ１２にメモリされたビデオ信号データはイ
ーブンドットクロック（Ｔｄ）の１／２周期に上記シフ
トレジスター１３で直列データに変換され、上記オッド
ビデオメモリ１４にメモリされたビデオ信号データは反
転されたオッドドットクロックＴｄの１／２周期に上記
シフトレジスター１５で直列データに変換される。
【００１５】即ち、イーブンビデオメモリ１２にメモリ
されたビデオ信号の場合、上記シフトレジスター１３で
上記イーブンドットクロックＴｄの上昇エッジＡ，Ｂ，
Ｃ時直列ビデオ信号に変換されて上記ＯＲゲート１９に
出力され、オッドビデオメモリ１４にメモリされたビデ
オ信号の場合、上記シフトレジスター１５で上記反転さ
れたオッドドットクロックＴｄ* の上昇エッジＤ，Ｅ，
Ｆで直列ビデオ信号に変換されて上記ＯＲゲート１９に
出力される。従って、上記イーブンビデオメモリ１２に
メモリされたビデオ信号Ａ，Ｂ，Ｃ時点で出力され、上
記オッドビデオメモリ１４にメモリされたビデオ信号は
Ｄ，Ｅ，Ｆ時点で出力されて、最終的に上記ＯＲゲート
１９で合わせられて所望のビデオ信号の出力を得るよう
になる。従って、上記ビデオ信号を直列に変換して、上
記モニター２０に伝送するためのドットクロックＴｄは
同一の解像度を有するようにするための従来のクロック
の周波数の１／２になる。
されたビデオ信号の場合、上記シフトレジスター１３で
上記イーブンドットクロックＴｄの上昇エッジＡ，Ｂ，
Ｃ時直列ビデオ信号に変換されて上記ＯＲゲート１９に
出力され、オッドビデオメモリ１４にメモリされたビデ
オ信号の場合、上記シフトレジスター１５で上記反転さ
れたオッドドットクロックＴｄ* の上昇エッジＤ，Ｅ，
Ｆで直列ビデオ信号に変換されて上記ＯＲゲート１９に
出力される。従って、上記イーブンビデオメモリ１２に
メモリされたビデオ信号Ａ，Ｂ，Ｃ時点で出力され、上
記オッドビデオメモリ１４にメモリされたビデオ信号は
Ｄ，Ｅ，Ｆ時点で出力されて、最終的に上記ＯＲゲート
１９で合わせられて所望のビデオ信号の出力を得るよう
になる。従って、上記ビデオ信号を直列に変換して、上
記モニター２０に伝送するためのドットクロックＴｄは
同一の解像度を有するようにするための従来のクロック
の周波数の１／２になる。
【００１６】
【発明の効果】上記の通り構成されて動作する本発明
は、低い周波数で高解像度のグラフィック回路具現で可
能であり、低い周波数のクロックが必要であるため、高
周波発生回路を用いることにより発生されるビデオ干渉
や不要電磁波の発生を減少させることができる適用効果
のみならず、ビデオメモリ、周辺シフトレジスター、そ
の他ゲートの回路で比較的に低速応答特性を有する素子
を使用することができるので、システムを経済的に設計
することができる効果がある。
は、低い周波数で高解像度のグラフィック回路具現で可
能であり、低い周波数のクロックが必要であるため、高
周波発生回路を用いることにより発生されるビデオ干渉
や不要電磁波の発生を減少させることができる適用効果
のみならず、ビデオメモリ、周辺シフトレジスター、そ
の他ゲートの回路で比較的に低速応答特性を有する素子
を使用することができるので、システムを経済的に設計
することができる効果がある。
【図１】従来の高解像度ビデオ信号処理装置の構成図で
ある。
ある。
【図２】本発明による高解像度ビデオ信号処理装置の構
成図である。
成図である。
【図３】図２の動作を示す信号波形図である。
１，１１ ＣＲＴＣ ２ ビデオメモリ ３，１３，１５ シフトレジスター ４，１７ ＯＳＣ ５，１６ カウンター ６，２０ モニター １２ イーブンビデオ １４ オッドビデオＲＡＭ １８ インバーター １９ ＯＲゲート
Claims (1)
- 【請求項１】 ＣＲＴＣ（１１）を含み構成され、低周
波数を利用して高解像度のビデオ信号を処理する高解像
度ビデオ信号処理装置において；上記ＣＲＴＣ（１１）
に連結されて、上記ＣＲＴＣ（１１）にクロック（ＣＣ
ＬＫ）を供給し、ロードクロック（ＬＤ* ）を発生する
ディバイドカウンター手段（１６）、 上記ディバイドカウンター手段（６）に連結されて、上
記ディバイドカウンター手段（６）からクロックを供給
受けてドットクロック（Ｔｄ）を発生する発振手段（１
７）と、 上記ＣＲＴＣ（１１）に連結されて二つの部分に分けら
れたビデオ信号中イーブンビデオ信号をメモリするイー
ブンビデオメモリ手段（１２）と、 上記ＣＲＴＣ（１）に連結され、二つの部分に分けられ
たビデオ信号中オッドビデオ信号をメモリするオッドビ
デオメモリ手段（１４）と、 上記イーブンビデオメモリ手段（１２）とディバイドカ
ウンター手段（６）と発振手段（１７）に連結されて、
上記イーブンビデオメモリ手段（１２）から入力される
イーブンビデオ信号を上記発振手段（１７）から入力さ
れるドットクロック（Ｔｄ）に応じて直列に変換する第
１シフトレジスター手段（１３）と、 上記発振手段（１７）に連結されて、上記発振手段（１
７）から出力されるドットクロック（Ｔｄ）を反転さ
せ、反転されたドットクロック（Ｔｄ* ）を発生する反
転手段（１８）と、 上記オッドビデオメモリ手段（１４）とディバイドカウ
ンター手段（１６）と、反転手段（１８）に連結され
て、上記オッドビデオメモリ手段（１４）から入力され
るオッドビデオ信号を上記反転手段（１８）から出力さ
れる反転されたドットクロック（Ｔｄ* ）に応じて直列
に変換する第２シフトレジスター手段（１５）、 上記第１及び第２シフトレジスター手段（１３，１５）
に連結されて、上記第１及び第２シフトレジスター手段
（１３，１５）から出力される直列ビデオ信号を論理合
する論理合手段（１９）とで構成されることを特徴とす
る高解像度ビデオ信号処理装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR24826/1991 | 1991-12-28 | ||
| KR1019910024826A KR940003390B1 (ko) | 1991-12-28 | 1991-12-28 | 저주파수 발진기를 이용한 고해상도 비디오신호 처리장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0683305A true JPH0683305A (ja) | 1994-03-25 |
| JP2970976B2 JP2970976B2 (ja) | 1999-11-02 |
Family
ID=19326385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4342510A Expired - Fee Related JP2970976B2 (ja) | 1991-12-28 | 1992-12-22 | 低周波数発振器を利用した高解像度ビデオ信号処理装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5276514A (ja) |
| JP (1) | JP2970976B2 (ja) |
| KR (1) | KR940003390B1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6204889B1 (en) * | 1995-12-15 | 2001-03-20 | Canon Kabushiki Kaisha | Image information processing apparatus |
| KR200487826Y1 (ko) | 2016-06-02 | 2018-11-09 | 유송희 | 롤 비닐봉지를 구비한 쓰레기통 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS645308A (en) * | 1987-06-26 | 1989-01-10 | Toshiba Corp | Unit draw-out device for switchboard |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6247786A (ja) * | 1985-08-27 | 1987-03-02 | Hamamatsu Photonics Kk | 近傍画像処理専用メモリ |
| DE3578470D1 (de) * | 1985-09-10 | 1990-08-02 | Ibm | Graphik-anzeigegeraet mit kombiniertem bitpuffer und zeichengraphikspeicherung. |
-
1991
- 1991-12-28 KR KR1019910024826A patent/KR940003390B1/ko not_active IP Right Cessation
-
1992
- 1992-12-22 JP JP4342510A patent/JP2970976B2/ja not_active Expired - Fee Related
- 1992-12-23 US US07/995,779 patent/US5276514A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS645308A (en) * | 1987-06-26 | 1989-01-10 | Toshiba Corp | Unit draw-out device for switchboard |
Also Published As
| Publication number | Publication date |
|---|---|
| KR940003390B1 (ko) | 1994-04-21 |
| KR930014509A (ko) | 1993-07-23 |
| US5276514A (en) | 1994-01-04 |
| JP2970976B2 (ja) | 1999-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100320483B1 (ko) | 디스플레이회로 | |
| JP2710123B2 (ja) | 画像拡大装置 | |
| JP3462744B2 (ja) | 液晶表示制御装置、それを用いた液晶表示装置および情報処理装置 | |
| US4961071A (en) | Apparatus for receipt and display of raster scan imagery signals in relocatable windows on a video monitor | |
| JPH09114443A (ja) | 映像スケーリング装置 | |
| KR20020062292A (ko) | 단일 수평 주사 범위 ｃｒｔ 모니터 | |
| KR920000455B1 (ko) | 인터페이스 장치 | |
| US5880741A (en) | Method and apparatus for transferring video data using mask data | |
| US4468662A (en) | Display apparatus for displaying characters or graphics on a cathode ray tube | |
| KR950026175A (ko) | 엔코더의 플리커 감소장치 | |
| US4720803A (en) | Display control apparatus for performing multicolor display by tiling display | |
| USRE37069E1 (en) | Data stream converter with increased grey levels | |
| JP2970976B2 (ja) | 低周波数発振器を利用した高解像度ビデオ信号処理装置 | |
| JPS5913741B2 (ja) | デイスプレイ装置 | |
| JP3036210B2 (ja) | 画像処理回路 | |
| JPH05181446A (ja) | 図形表示処理装置 | |
| JP3573784B2 (ja) | 映像信号処理装置 | |
| JP2004347739A (ja) | デイジーチェイン回路、ディスプレイ装置、及びマルチディスプレイシステム | |
| JP2824518B2 (ja) | パラレル／シリアル変換回路 | |
| JPH01126686A (ja) | ビデオ合成装置 | |
| KR910006338Y1 (ko) | 문자발생기에 의한 확대문자표시회로 | |
| KR950022839A (ko) | 고화질 텔레비젼에서의 문자 표시장치 | |
| JPH07261722A (ja) | 画像信号処理装置 | |
| JPH07219512A (ja) | ラスタスキャンｔｖ画像生成装置及び高解像度ｔｖ画像の合成表示方式 | |
| JPH10207432A (ja) | 画素数変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |