JPS6057374A - 文字表示制御方法 - Google Patents
文字表示制御方法Info
- Publication number
- JPS6057374A JPS6057374A JP58165722A JP16572283A JPS6057374A JP S6057374 A JPS6057374 A JP S6057374A JP 58165722 A JP58165722 A JP 58165722A JP 16572283 A JP16572283 A JP 16572283A JP S6057374 A JPS6057374 A JP S6057374A
- Authority
- JP
- Japan
- Prior art keywords
- width
- character generator
- character
- full
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Document Processing Apparatus (AREA)
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半角文字を表示の単位とし、全角文字と半角文
字とが１つの表示画面に混在可能な表示システムの中で
も、特に、文字ジェネレータに対する電子ｎ１粋機また
はこれに類づる装β（以下、ＣＰＵと称す）からのアク
セスと表示用のアクセスとを時分割で行う表示システム
にａ３ Ｌ：Ｊる文字表示制御方法に関する。
字とが１つの表示画面に混在可能な表示システムの中で
も、特に、文字ジェネレータに対する電子ｎ１粋機また
はこれに類づる装β（以下、ＣＰＵと称す）からのアク
セスと表示用のアクセスとを時分割で行う表示システム
にａ３ Ｌ：Ｊる文字表示制御方法に関する。
従来例の構成とその問題点
上記表示システムにおいてＣＰ Ｕがらの文字ジェネレ
ータへのアクセスは、プリンタとＣＲＴが文字ジェネレ
ータを共有する場合や、ユーザ一定義の文字を表示した
い場合に必要となる。第１図はこの種の従来の文字表示
制御装置のブロック図、第２図は従来例の全角文字ジェ
ネレータおＪ、び゛１′１文字ジェネレータの１文字の
配置を示している。
ータへのアクセスは、プリンタとＣＲＴが文字ジェネレ
ータを共有する場合や、ユーザ一定義の文字を表示した
い場合に必要となる。第１図はこの種の従来の文字表示
制御装置のブロック図、第２図は従来例の全角文字ジェ
ネレータおＪ、び゛１′１文字ジェネレータの１文字の
配置を示している。
ここで、１はＣＰＬＪ１２はリフレッシコバッ７１で、
この中に全角／半角を示づ１ピツＩ〜の情報３が含まれ
る。４は第１のアドレス切り首え回路（゛、全角文字ジ
ェネレータＬ側７と半角文字ジＪ−ネレータＬ側８に与
えるアドレスの切り替え’ｔｉ： ｂ ）。
この中に全角／半角を示づ１ピツＩ〜の情報３が含まれ
る。４は第１のアドレス切り首え回路（゛、全角文字ジ
ェネレータＬ側７と半角文字ジＪ−ネレータＬ側８に与
えるアドレスの切り替え’ｔｉ： ｂ ）。
５第２のはアドレス切り苔え回路で、全角文字ジェネレ
ータＲ側９と半角文字ジゴーネレータ［く側１゜に与え
るアドレスの切り変えを行う。６はアドレス選択制ｔｉ
ｌｌ ＠路で、リフレッシュバッファ２から出ツノされ
る文字コードと前記情報３から得られる信号をしとに、
前記第１、第２のアドレス切り替え回路４，５が０ＰＵ
１からの信号とリフレッシュバッファ２からの信号のど
ちらかを文字ジェネレータ７．８，９．１０に伝達する
かを選択するための信号を出力する。表示文字の水平方
向のドツト数をｎドツトとすると１１は（ｎ／２）ビッ
トの並列−直列変換回路、１２はＣＲＴ等の表示器であ
る。
ータＲ側９と半角文字ジゴーネレータ［く側１゜に与え
るアドレスの切り変えを行う。６はアドレス選択制ｔｉ
ｌｌ ＠路で、リフレッシュバッファ２から出ツノされ
る文字コードと前記情報３から得られる信号をしとに、
前記第１、第２のアドレス切り替え回路４，５が０ＰＵ
１からの信号とリフレッシュバッファ２からの信号のど
ちらかを文字ジェネレータ７．８，９．１０に伝達する
かを選択するための信号を出力する。表示文字の水平方
向のドツト数をｎドツトとすると１１は（ｎ／２）ビッ
トの並列−直列変換回路、１２はＣＲＴ等の表示器であ
る。
」−記システムにおいて、リフレッシュバッファ２に記
憶されている文字コードを全角／半角を示り１ビツトの
情報３は、第１、第２のアドレス切り替え回路４，５を
介して文字ジエ・ネレータ７゜８．９．１０をアクセス
する。第１、第２のアドレス切り替え回路４．５はｃｐ
ｕｉからの信号をリフレッシュバッファ２からの信号と
を時分割で切り替える様に動作する。全角文字ジェネレ
ータ７゜９及び半角文字ジェネレータ８．Ｈｌは第２図
の如く文字パターンが格納されており、アドレス選択制
御回路６はリフレッシュバッファ２から出力される文字
コードと全角／半角を示ず１ビットの情報３から得られ
る信号をもとに、全角文字表示のときは最初の半角文字
時間は全角文字ジェネレータＬ側７を、次の半角文字時
間は全角文字ジェネレータＲ側９をアクセスづる様に第
１、第２のアドレス切り替え回路４．５に対１ノで制御
信号を送る。半角文字表示のときにアドレス選択制御回
路６は、第１、第２のアドレス切り替え回路４．５に対
し、半角文字ジェネレータＬ側８又は］（側１０がアク
セスされる様に制御信号を出力づる。づなわち、半角文
字時間を単位として全角文字ジェネレータＬ側７又は半
角文字ジェネレータＬ側（３が表示用のアクセス中は全
角文字ジェネレータＲ側９と半角ジェネレータＲ側１０
は、ＣＬ） Ｕ １にＪ、るアクセス可能状態となり、
逆に全角文字ジェネレータＲ側９と半角文字ジェネレー
タＦ＜側１０が表示用のアクセス中は全角文字ジェネレ
ータＬ側７と半角文字ジェネレータ８はＣＰ Ｕ １に
Ｊ、るアク【どス可能状態となる。半角文字時間１回の
アクセスで文字ジェネレータ７又は８又は９又は１０か
ら並列に読み出された（ｎ／２）ビットのデータは並列
−直列変換回路１１へ取り込まれ、直列に変換されたデ
ータは表示器１２に表示される。
憶されている文字コードを全角／半角を示り１ビツトの
情報３は、第１、第２のアドレス切り替え回路４，５を
介して文字ジエ・ネレータ７゜８．９．１０をアクセス
する。第１、第２のアドレス切り替え回路４．５はｃｐ
ｕｉからの信号をリフレッシュバッファ２からの信号と
を時分割で切り替える様に動作する。全角文字ジェネレ
ータ７゜９及び半角文字ジェネレータ８．Ｈｌは第２図
の如く文字パターンが格納されており、アドレス選択制
御回路６はリフレッシュバッファ２から出力される文字
コードと全角／半角を示ず１ビットの情報３から得られ
る信号をもとに、全角文字表示のときは最初の半角文字
時間は全角文字ジェネレータＬ側７を、次の半角文字時
間は全角文字ジェネレータＲ側９をアクセスづる様に第
１、第２のアドレス切り替え回路４．５に対１ノで制御
信号を送る。半角文字表示のときにアドレス選択制御回
路６は、第１、第２のアドレス切り替え回路４．５に対
し、半角文字ジェネレータＬ側８又は］（側１０がアク
セスされる様に制御信号を出力づる。づなわち、半角文
字時間を単位として全角文字ジェネレータＬ側７又は半
角文字ジェネレータＬ側（３が表示用のアクセス中は全
角文字ジェネレータＲ側９と半角ジェネレータＲ側１０
は、ＣＬ） Ｕ １にＪ、るアクセス可能状態となり、
逆に全角文字ジェネレータＲ側９と半角文字ジェネレー
タＦ＜側１０が表示用のアクセス中は全角文字ジェネレ
ータＬ側７と半角文字ジェネレータ８はＣＰ Ｕ １に
Ｊ、るアク【どス可能状態となる。半角文字時間１回の
アクセスで文字ジェネレータ７又は８又は９又は１０か
ら並列に読み出された（ｎ／２）ビットのデータは並列
−直列変換回路１１へ取り込まれ、直列に変換されたデ
ータは表示器１２に表示される。
しかしながら上記従来例においては、極端な例を挙げる
と、リフレッシュバッフ１２と、全角／半角を示す１ビ
ツトの情報３の記憶内容がすべて同一半角文字を指定し
ていて、第１のアドレス切り替え回路４がリフレッシュ
バッファ２からの信号を半角文字ジェネレータＬ側８に
供給することに専念しでいる場合、ＣＰｔＪｌからの全
角文字ジェネレータＬ側７及び半角文字ジェネレータＬ
側８へのアクセスが持たされ、ＣＰＵ１の処理速度が低
ＦＴＪるとともに、回線制御等の゛高速データ転送の割
り込み！Ｕｌｌに支障を生じるという問題点がある。
と、リフレッシュバッフ１２と、全角／半角を示す１ビ
ツトの情報３の記憶内容がすべて同一半角文字を指定し
ていて、第１のアドレス切り替え回路４がリフレッシュ
バッファ２からの信号を半角文字ジェネレータＬ側８に
供給することに専念しでいる場合、ＣＰｔＪｌからの全
角文字ジェネレータＬ側７及び半角文字ジェネレータＬ
側８へのアクセスが持たされ、ＣＰＵ１の処理速度が低
ＦＴＪるとともに、回線制御等の゛高速データ転送の割
り込み！Ｕｌｌに支障を生じるという問題点がある。
発明の目的
本発明はＣＰｕから文字ジェネレータへの時分割アクセ
スを効率よく行うことができる文字表水制９１１方法を
提供することを目的とする。
スを効率よく行うことができる文字表水制９１１方法を
提供することを目的とする。
発明の構成
本発明の文字表示制御方法は、半角文字時間を一単位と
して全角文字ジェネレータの左右のバンクの一方または
半角文字ジェネレータの左右のバンクの一方が表示用の
アクセス中には全角文字ジェネレータの他方のバンクな
らびに半角文字ジェネレータの他方のバンクがｃＰＵに
よるアクセス可能状態として文字を表示づるに際し、半
角文字ジェネレータの左右のバンクには同じ文字パター
ンを配置し、半角文字表示動作′が連続した場合に−６
のバンクを交互にアクセスして表示し、空いたバンクを
ＣＰＵがアクセスすることを特徴どＪる。
して全角文字ジェネレータの左右のバンクの一方または
半角文字ジェネレータの左右のバンクの一方が表示用の
アクセス中には全角文字ジェネレータの他方のバンクな
らびに半角文字ジェネレータの他方のバンクがｃＰＵに
よるアクセス可能状態として文字を表示づるに際し、半
角文字ジェネレータの左右のバンクには同じ文字パター
ンを配置し、半角文字表示動作′が連続した場合に−６
のバンクを交互にアクセスして表示し、空いたバンクを
ＣＰＵがアクセスすることを特徴どＪる。
実施例の説明
以下に、本発明の具体的な一実施例を図面どどもに説明
する。第４図は本発明の実施例の構成を示し、ここで第
１図と共通する部分には同一の旬月が付されている。
する。第４図は本発明の実施例の構成を示し、ここで第
１図と共通する部分には同一の旬月が付されている。
第４図において、１３は半角文字ジェネレ−タＬ側８と
同一パターンが格納されている半角文字ジエネレータＲ
側、１４は全角／半角を示づ１ビツトの情報３から得ら
れる信号をもとに第１、第２のアドレス切り替え回路４
と５がＣＰＵ１からの信号とリフレッシュバッファ２か
らの信号のどちらを文字ジェネレータＣｓ、９．１３に
伝達づるかを選択するための信号を出力するアドレス選
択制御回路である。
同一パターンが格納されている半角文字ジエネレータＲ
側、１４は全角／半角を示づ１ビツトの情報３から得ら
れる信号をもとに第１、第２のアドレス切り替え回路４
と５がＣＰＵ１からの信号とリフレッシュバッファ２か
らの信号のどちらを文字ジェネレータＣｓ、９．１３に
伝達づるかを選択するための信号を出力するアドレス選
択制御回路である。
次に上記実施例の動作について説明り−る。
表示期間中にリフレッシュバッファ２から読み出された
文字コードは第１、第２のアドレス切り替え回路４，５
にラッチされる。文字コードと、同時に読み出される情
報３は、アドレス選択１１．１Ｊｔ１１１回路１４に入
力され、第１、第２のアドレス切り替え回路４．５の出
力を選択づる。情報３が全角を示づときにアドレス選択
制御回路１４の出力は、最初の半角文字時間は［、次の
半角文字時間はＲとなり、半角を示すときはアドレス選
択制御回路４の出力は直前の出力が１−ならばＲに、Ｒ
ならばＬになる。従って、情報３が全角→半角→全角→
半角→半角→全角→半角→半角→半角→全角の順となる
場合、アドレス選択制御回路１４の出力は、” Ｌ Ｒ
Ｌ Ｌ ＲＬ ＲＬ ＲＬ ＲＬ Ｌ Ｒ”となる。ア
ドレス選択制御回路１４の出力がＬのどきはアドレス切
り替え回路４はリフレッシュバッファ２の出力が文字ジ
ェネレータＬ側７，８へ伝達される様に、アドレス切り
替え回路５はＣＰＵ１の出力が文字ジェネレータＲ側９
，１３に伝達される様に選択１１ｉ制御を行う。すなわ
ち、文字ジェネレータＬ側７゜８は表示のための読み出
し動作をし、文字ジェネレータＲ側９，１３はＣＰＬＪ
ｌによってアクセスに対（〕でスタンバイ状態となる。
文字コードは第１、第２のアドレス切り替え回路４，５
にラッチされる。文字コードと、同時に読み出される情
報３は、アドレス選択１１．１Ｊｔ１１１回路１４に入
力され、第１、第２のアドレス切り替え回路４．５の出
力を選択づる。情報３が全角を示づときにアドレス選択
制御回路１４の出力は、最初の半角文字時間は［、次の
半角文字時間はＲとなり、半角を示すときはアドレス選
択制御回路４の出力は直前の出力が１−ならばＲに、Ｒ
ならばＬになる。従って、情報３が全角→半角→全角→
半角→半角→全角→半角→半角→半角→全角の順となる
場合、アドレス選択制御回路１４の出力は、” Ｌ Ｒ
Ｌ Ｌ ＲＬ ＲＬ ＲＬ ＲＬ Ｌ Ｒ”となる。ア
ドレス選択制御回路１４の出力がＬのどきはアドレス切
り替え回路４はリフレッシュバッファ２の出力が文字ジ
ェネレータＬ側７，８へ伝達される様に、アドレス切り
替え回路５はＣＰＵ１の出力が文字ジェネレータＲ側９
，１３に伝達される様に選択１１ｉ制御を行う。すなわ
ち、文字ジェネレータＬ側７゜８は表示のための読み出
し動作をし、文字ジェネレータＲ側９，１３はＣＰＬＪ
ｌによってアクセスに対（〕でスタンバイ状態となる。
アドレス選択制御回路１４の出力がＲのときは、第１の
アドレス切り替え回路７，８へ伝達される様に、第２の
アト１ノス切り替え回路５はリフレッシ１バツフン・２
の出力が文字ジェネレータＲ側９．１３に伝達される様
に選択制御を行う。すなわら、文字ジェネレータＬ側７
，８はＣＩ’Ｕ１によるアクレスにλ１してスタンバイ
状態どなり、文字ジェネレータＲ側９ 。
アドレス切り替え回路７，８へ伝達される様に、第２の
アト１ノス切り替え回路５はリフレッシ１バツフン・２
の出力が文字ジェネレータＲ側９．１３に伝達される様
に選択制御を行う。すなわら、文字ジェネレータＬ側７
，８はＣＩ’Ｕ１によるアクレスにλ１してスタンバイ
状態どなり、文字ジェネレータＲ側９ 。
１３は表示のための読み出し動作をりる。文字ジェネレ
ータ７又は８又は９又は１３の出力は（＋＋／２）ピッ
ト毎の取り込み信号の制御のもとて並列−直列変換回路
１１へ取り込まれ、表示器１２に表示される。
ータ７又は８又は９又は１３の出力は（＋＋／２）ピッ
ト毎の取り込み信号の制御のもとて並列−直列変換回路
１１へ取り込まれ、表示器１２に表示される。
以上説明した様に半角文字ジェネレータの［側バンクと
１（側のバンクの両方に同一の文字パターンを格納し、
表示の１ｃめの文字ジェネレータへのアクセスを半角と
全角の区別づることなくＬ側とＲ側を交互（Ｌ側が２回
続くことがある）にアクセスすることによって、ｃｐＵ
はリフレッシュバツ゛ノア２の内容に依存刃−ることな
く少ない持ち時、間Ｃ文字ジェネレータをアクセスでき
る。
１（側のバンクの両方に同一の文字パターンを格納し、
表示の１ｃめの文字ジェネレータへのアクセスを半角と
全角の区別づることなくＬ側とＲ側を交互（Ｌ側が２回
続くことがある）にアクセスすることによって、ｃｐＵ
はリフレッシュバツ゛ノア２の内容に依存刃−ることな
く少ない持ち時、間Ｃ文字ジェネレータをアクセスでき
る。
発明の詳細
な説明のように本発明の文字表示制御方法によると、半
角文字ジェネレータの左右のバンクに１６１じパターン
を配設して半角表示動作が連続した場合に表示用アクセ
スするバンクを切換えるため、ＣＰ Ｕ側からのアクセ
ス持ち時間を短縮でき、表示の能力を損うＣとなくｃｐ
ｕがら文字ジェネレータへのアクセスを高速に行うこと
ができ、通信回路等の高速データ転送の割込み処理にも
対処できるという効果を奏するものである。
角文字ジェネレータの左右のバンクに１６１じパターン
を配設して半角表示動作が連続した場合に表示用アクセ
スするバンクを切換えるため、ＣＰ Ｕ側からのアクセ
ス持ち時間を短縮でき、表示の能力を損うＣとなくｃｐ
ｕがら文字ジェネレータへのアクセスを高速に行うこと
ができ、通信回路等の高速データ転送の割込み処理にも
対処できるという効果を奏するものである。
第１図は従来の文字表示システムのノ１１ツク図、第２
図ａ、ｂは従来の文字表示制御方法にお（Ｊる全角文字
ジェネレータｉｌｊ Ｊ、び半角文字ジェネレータの文
字配置図、第３図と第４図は本発明の具体ある。 １・・・電子計算機又はこれに類似したＰ！＝ Ｍ 、
２−リフレッシュバッファ、３・・・全角／半角を示
７１’ １ビツトの情報、４．５・・・第１、第２のア
ドレス切り替え回路、６・・・アドレス選択制御回路、
７・・・全角文字ジェネレータし側、８・・パＩ′角文
字ジ１ネレータＬ側、９・・・全角文字ジェネレータＲ
側、１２・・・表示器、１３・・・半角文字ジェネレー
タＲ側、１４・・・アドレス選択制御回路 代理人 森 本 義 弘 第３図 ２図 ／ π
図ａ、ｂは従来の文字表示制御方法にお（Ｊる全角文字
ジェネレータｉｌｊ Ｊ、び半角文字ジェネレータの文
字配置図、第３図と第４図は本発明の具体ある。 １・・・電子計算機又はこれに類似したＰ！＝ Ｍ 、
２−リフレッシュバッファ、３・・・全角／半角を示
７１’ １ビツトの情報、４．５・・・第１、第２のア
ドレス切り替え回路、６・・・アドレス選択制御回路、
７・・・全角文字ジェネレータし側、８・・パＩ′角文
字ジ１ネレータＬ側、９・・・全角文字ジェネレータＲ
側、１２・・・表示器、１３・・・半角文字ジェネレー
タＲ側、１４・・・アドレス選択制御回路 代理人 森 本 義 弘 第３図 ２図 ／ π
Claims (1)
- １、半角文字時間を一単位として全角文字ジェネレータ
の左右のバンクの一方または半角文字ジェネレータの左
右のバンクの一方が表示用のアクセス中には全角文字ジ
ェネレータの他方のバンクならびに半角文字ジェネレー
タの他方のバンクが電子計算機またはこれに類似する装
置によるアスセス可能状態として文字を表示するに際し
、半角文字ジェネレータの左右のバンクには同じ文字パ
ターンを配置し、半角文字表示動作が連続した場合に左
右のバンクを交互にアクセスして表示する文字表示制御
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58165722A JPS6057374A (ja) | 1983-09-07 | 1983-09-07 | 文字表示制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58165722A JPS6057374A (ja) | 1983-09-07 | 1983-09-07 | 文字表示制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6057374A true JPS6057374A (ja) | 1985-04-03 |
| JPH0344304B2 JPH0344304B2 (ja) | 1991-07-05 |
Family
ID=15817823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58165722A Granted JPS6057374A (ja) | 1983-09-07 | 1983-09-07 | 文字表示制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6057374A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6261092A (ja) * | 1985-09-10 | 1987-03-17 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 表示装置 |
| JP2016071257A (ja) * | 2014-09-30 | 2016-05-09 | キヤノンマーケティングジャパン株式会社 | 情報処理装置、情報処理方法、およびプログラム |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5177134A (ja) * | 1974-12-27 | 1976-07-03 | Tokyo Shibaura Electric Co | |
| JPS55135892A (en) * | 1979-04-11 | 1980-10-23 | Fujitsu Ltd | Multiple image display control system |
| JPS58139243A (ja) * | 1982-02-10 | 1983-08-18 | Toshiba Corp | 文字デ−タ処理装置 |
-
1983
- 1983-09-07 JP JP58165722A patent/JPS6057374A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5177134A (ja) * | 1974-12-27 | 1976-07-03 | Tokyo Shibaura Electric Co | |
| JPS55135892A (en) * | 1979-04-11 | 1980-10-23 | Fujitsu Ltd | Multiple image display control system |
| JPS58139243A (ja) * | 1982-02-10 | 1983-08-18 | Toshiba Corp | 文字デ−タ処理装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6261092A (ja) * | 1985-09-10 | 1987-03-17 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 表示装置 |
| JP2016071257A (ja) * | 2014-09-30 | 2016-05-09 | キヤノンマーケティングジャパン株式会社 | 情報処理装置、情報処理方法、およびプログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0344304B2 (ja) | 1991-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970011222B1 (ko) | 비데오 랜덤 액세스 메모리(vram) 액서스 회로 및 방법 | |
| KR860002872A (ko) | 화상메모리 주변장치 | |
| JPS6057374A (ja) | 文字表示制御方法 | |
| EP0108647A2 (en) | Data processing apparatus | |
| KR0138740B1 (ko) | 초음파진단기의 신호디스플레이방법 | |
| JPS5567999A (en) | Memory unit | |
| JPS6037930B2 (ja) | 情報記憶装置 | |
| JPS5945567A (ja) | メモリ書き込み制御回路 | |
| JPH05224866A (ja) | グラフィック情報処理システム | |
| JPS5984290A (ja) | 画像表示装置 | |
| JPS59178487A (ja) | デイスプレイ装置 | |
| JPS5872188A (ja) | 画像メモリ用アドレス制御装置 | |
| JPS61162084A (ja) | パタ−ン表示装置 | |
| JPH05307370A (ja) | 液晶表示装置の駆動回路 | |
| KR910000301B1 (ko) | 컴퓨터의 사용자 정의 문자 입출력장치 및 방법 | |
| JPS576935A (en) | Processing system of display information | |
| JPS62265694A (ja) | Ｃｇアクセス方式 | |
| JPS60173586A (ja) | カ−ソル表示制御方式 | |
| JPS61279888A (ja) | 文字発生装置 | |
| JPS63292376A (ja) | 画像メモリ装置 | |
| JPS6191690A (ja) | 画像表示装置 | |
| JPS5960481A (ja) | Ｃｒｔコントロ−ラ | |
| JPS61196286A (ja) | 表示情報処理装置 | |
| JPH0954834A (ja) | 画像表示制御装置 | |
| JPH05224646A (ja) | 表示装置 |