CN1220753A - 具有vga兼容视频显示器适配器的有效存储器读操作的方法和装置 - Google Patents

具有vga兼容视频显示器适配器的有效存储器读操作的方法和装置 Download PDF

Info

Publication number
CN1220753A
CN1220753A CN98800346A CN98800346A CN1220753A CN 1220753 A CN1220753 A CN 1220753A CN 98800346 A CN98800346 A CN 98800346A CN 98800346 A CN98800346 A CN 98800346A CN 1220753 A CN1220753 A CN 1220753A
Authority
CN
China
Prior art keywords
information
random access
access memory
memory
command
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN98800346A
Other languages
English (en)
Inventor
G·莱昂斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1220753A publication Critical patent/CN1220753A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363—Graphics controllers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/04—Partial updating of the display screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G09G2360/121—Frame memory handling using a cache memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Graphics (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Digital Computer Display Output (AREA)

Abstract

在显示器适配器如VGA兼容适配器中,从视频RAM中读取信息的效率通过只要有可能时就从锁存器提供所希望的信息而不是从视频RAM或超高速缓冲存储器中读取所希望的信息来改善。具有图形用户界面的例程如移动和重定可视图象大小,可以通过在执行任何调整一给定单元的内容的命令之前首先读取保存在那个单元中的所有象素的信息来改善。

Description

具有VGA兼容视频显示器适配器的有 效存储器读操作的方法和装置
技术领域
本发明一般来说涉及信息处理单元如个人计算机与显示器设备如彩色视频监视器之间的接口电路。具体来说，本发明涉及通过改进使用图象控制器锁存器的方式来改善获取保存在与接口规范如视频图形阵列(VGA)标准兼容的显示器适配器的随机存取存储器中的信息的效率。
背景技术
例如，许多信息处理系统如个人计算机，产生代表想用作在诸如视频监视器的设备上可视显示的信息的信号；然而，这些信号的电压和形式通常与这类显示器设备不相容。由信息处理系统产生的信号可以用此处称之为“显示器适配器”的接口电路转换成适合于驱动显示器设备的信号。
显示器适配器符合各种接口规范，其中一些规范被当作标准，另一些规范是专利。一个众所周知的标准是视频图形阵列(VGA)标准。这些接口标准中的许多标准支持图形模式类型的显示器，其中图象被作为小的图象元素或“象素”的一个矩阵呈现。在彩色图象中，每个象素可以呈现为若干可用颜色中的任一个颜色。
例如，在VGA兼容适配器中，描述每个象素的信息被保存在随机存取存储器(RAM)中。象其它类型的随机存取存储器一样，在VGA兼容适配器的视频RAM中，每个存储单元是单独地可寻址的。这个信息被组织的精确方式取决于所使用的特定的图形模式。在压缩象素模式中，一个或多个象素的信息被装填到每个存储器单元。例如，一个存储单元可记录32位，其中8位信息被作为代表256色的任一种颜色的四个象素的每一个来存储。在平面模式中，视频RAM被组织成几个并行平面。例如，在一个特定的16色图形模式中，四个一位平面共同地为每个象素提供一个四位值，因而传送16色中的任一种颜色。在显示器适配器中可使用一个或多个“调色板”，以便将保存在RAM中的值译成定义具体颜色的特定红、绿和蓝(RGB)等级。
在VGA兼容适配器中，当在压缩象素模式中执行一个存储器读指令时，在指定地址上所保存的所有信息被访问。对于上面提到的例子，获取单个象素信息的过程导致四个象素的信息被读取。当在平面模式中执行一个存储器读命令时，信息从指定地址上的多个平面中读取。例如，在一个特定的平面模式中，一个存储器读指令获得四字节信息，从四个存储器平面的每个平面获得一个字节。从存储器读取的信息不立即发送到请求该信息的设备，而是被复制到一个或多个图形控制器锁存器内，然后接着返回到请求设备。
显示器适配器的几乎所有现代的实现都使用RAM，以提高产生视频信号以变成视频显示设备上一个图象的速度。在信息处理领域中的许多发展，其中包括图形显示模式的使用和更多颜色数目以获得彩色图象更逼其的转化的需求，已导致在显示器适配器中一般所使用的RAM数量的增加。例如，在能支持1280×12024象素屏幕显示分辨率和/或能显示多于1600万种不同颜色的显示器适配器中使用几兆字节的RAM。可惜，由于在ARM中所保存的信息数量增加，使显示图象变化所要求的时间数量也增加；因此，已在寻求更快的存储器管理方面的进展，如存储器超高速缓存器和双端口RAM，以改进产生显示图象的效率。
尽管这些进展，但在符合接口规范如VGA标准的显示器适配器中，不良地使用上面提到的锁存器降低了存储器读性能。
发明的披露
本发明的目的正是为了通过改进使用图象控制器锁存器的方式来改善获取保存在与接口规范如视频图形阵列(VGA)标准一致的显示器适配器的随机存取存储器中的信息的效率。
按照本发明的一个方面，显示器适配器包括具有许多单元的随机存取存储器，每个单元能保存代表显示图象中一个或多个象素的显示属性的许多位，以及一个具有一个命令输入端和一个数据输出端的控制电路，该控制电路连接到随机存取存储器，以便对单元读访问，从而根据在命令输入端所接收的存储器读命令信号，能在数据输出端产生一个数据信号，该数据信号代表保存在一个相应单元中的数字信息，该控制电路也具有一个连接到随机存取存储器的锁存电路，以便能锁存代表该相应单元的信息和数字信息，其中，根据其后的存储器读命令信号，控制电路每当其后的存储器读命令信号请求读取在随机存取存储器中保存在相应单元内之信息时，就能根据在锁存电路中所锁存的信息而不必访问随机存取存储器来产生数据信号。
按照本发明的另一个方面，在具有随机存取存储器的显示器适配器中，在随机存取存储器中的每个相应单元保存代表显示图象中一个或多个象素的显示属性的许多位，根据存储器读命令产生代表在随机存取存储器中保存在一个相应单元内的数字信息的输出信号之方法包括以下步骤：接收一个命令信号并确定所接收的命令信号是否代表从随机存取存储器中读取信息的存储器读命令；如果所接收的命令信号不代表一个存储器读命令，则如果处理由所接收的命令信号所代表一个命令影响随机存取存储器的内容，那么清除保存地址，处理由所接收的命令信号所代表的命令，并绕过下列步骤：如果所接收的命令信号确定代表一个存储器读命令，则确定该保存地址是否与由存储器读命令所规定的一个命令地址相符；如果该保存地址与该命令地址不符，则把该命令地址保存作为一个新的保存地址，处理由所接收的命令信号所代表的存储器读命令，其中处理包括获得保存在随机存取存储器中由命令地址所规定的一个单元内的信息，把该信息放置在一个锁存器中，根据该信息产生该输出信号，并绕过下列步骤；同时如果保存地址确实与该命令地址相符，则根据前面放置在锁存器中的信息产生输出信号。
按照本发明的还有另一个方面，一个由包含机器执行的指令程序的该机器可读的存储媒体，以实现在包括随机存取存储器的一个显示器适配器中的一个方法，其中该方法等同于前面段落中所述的方法。
按照本发明的一个深一层的方面，显示器适配器包括具有许多单元的随机存取存储器，每个单元能保存代表显示图象中一个或多个象素的显示属性的许多位；一个连接到随机存取存储器的锁存器，以便能锁存保存在随机存取存储器的一个单元内的数字信息；以及连接到随机存取存储器和锁存器的控制装置，用于根据代表一个存储器读命令的一个命令信号产生一个输出信号，其中该输出信号代表保存在由存储器读命令所规定的随机存取存储器中一个指定单元内的数字信息，其中控制装置每当存储器读命令请求在相应锁存器中的信息的一个单元上的随机存取存储器中的信息时，根据锁存器中的信息而不必访问随机存取存储器来产生输出信号。
包含本发明的显示器适配器可以使用分立元件或高级专用集成电路(ASIC)来实现，例如可以包括微处理器或其它形式的程序控制电路。最好采用ASIC以便得到一个比用许多其它技术所能达到的更低的制造成本的实施；然而，特定的实施对本发明的实践不是关键的。
通过参照下面的讨论和附图，可以更好地理解本发明的各种特性和各种实施例，在附图中同样的参考号码指相同的特性。此处讨论和阐述的特定的实施例仅提供作为例子，并不代表本发明范围的限制。
附图简介
图1是包含用于连接显示器设备的显示器适配器的典型个人计算机的功能性方块图。
图2是显示器适配器的一个实施例的功能性方块图。
图3是说明按照本发明的方法的一个实施例的不同方面的流程图。
实现发明和工业应用的方式
图1是包含用于连接显示器设备的显示器适配器的典型个人计算机的功能性方块图。CPU2提供计算资源。输入/输出了代表一个至I/O设备4例如一个键盘、鼠标、调制解调器或打印机的接口。存储控制器6代表一个至存储设备7例如一个磁带机或一个磁盘机的接口。显示器适配器8提供一个至显示设备9的接口。RAM5是系统随机存取存储器，不应把它与显示器适配器8中可能存在的任何视频RAM相混淆。这些元件中的一个或多个元件的功能可以用包括分立逻辑元件、一个或多个ASIC和/或程序控制处理器在内的各种各样的方法来实现。
所有主要的系统元件连接到总线1，它可能代表不止一个物理总线。例如，有些个人计算机仅包含一个所谓工业标准体系结构(ISA)总线。许多更现代的计算机包括ISA总线以及一更高带宽总线，其符合某些总线标准，例如VESA局部总线标准或PCI局部总线标准。显示器适配器最好连接到一个高带宽总线以改善显示的速度；然而，为实践本发明不要求一个总线体系结构。
本发明与显示器适配器8的特性有关，因此，为实践本发明不要求图1所示的所有元件。例如，包含本发明的方面的显示器适配器可被用于仅包含CPU2、连接到某些输入设备4例如转换开关或小键盘的输入/输出3、显示器适配器8和显示设备9的信息处理系统中。
显示器适配器
图2是显示器适配器8的一个实施例的功能性方块图。在这个实施例中，控制器100被连接到总线1，以发送和接收传送各种信息类型的信号。例如，控制器从通路11接收命令，从通路13接收地址，从通路15接收数据以及从通路17接收定时。控制器100沿通路15把数据发送到总线1。
如果从通路11所接收的一个命令是存储器读命令，则从通路13所接收的地址表示在存储器中将要读取的单元。通过读从存储器获得的数据被放置在锁存器102中并沿通路15发送。如果从通路11所接收的一个命令是存储器写命令，则从通路13所接收的地址表示从通路15所接收的数据被写入的存储器中的单元。
控制器100使用存储器控制器104访问视频RAM106。从视频RAM106读取的信息经由存储器控制器104传送到存储器总线109。写入到存储器中的信息从存储器总线109经由存储器控制器104传送到视频RAM106。正如所述的那样，存储器总线109是一个32位总线。这个宽度对本发明不是关键的，其它宽度也可使用。超高速缓存器108是任选的，但可以用于减小访问保存在视频RAM106中的信息所要求的时间。无论是否采用超高速缓存器，从视频RAM106中的一个单元内读取的信息被放置在锁存器102中。
视频输出110根据从视频RAM106所获得的信息产生一个视频输出显示信号。对实践本发明，视频输出110的具体实现不是关键，但典型的实现包括一个先入先出(FIFO)缓冲器，以放松对获得产生一个视频输出显示信号所需的信息所施加的定时限制，一个调色板，以便根据显示属性调整从视频RAM106所获得的信息，显示属性可由控制器100建立，例如着色和r相关，一个视频移位寄存器，以便将象素信息转换成串行位流，以及一个数模变换器，以便产生一个模拟视频信号。控制器100按照诸如每个象素的位的数目等信息调整移位寄存器的工作，也沿通路123提供一个视频同步信号。
图2所示的实施例规定为一般的，阐述在更宽范围的显示器适配器实现中的基本功能。本发明可以被包含其中的显示器适配器的一个例子是由SMOS系统公司(San Jose，加利福尼亚州)制造的SPC8110FOA型。图2所示的实施例也规定为简单的，忽略某些元件如缓冲器、时钟、子图形管理、总线主控、协处理、流水线和在许多实际实现中发现的掉电管理。从图中所忽略的特性可被用于各种各样的组合中，并能以许多方式实现；然而，这些特性对本发明不是基本的。本发明不限于按照包括图2所示实施例在内的任何特定的实施例来实现的显示器适配器。基本特性是下面所述的可由控制器100提供的一个锁存器控制功能，一个图形控制器锁存器如锁存器102，和随机存取存储器如视频RAM106。
锁存器控制
图3是说明按照本发明在锁存器控制功能的一个方法中的功能性步骤的流程图。这个控制方法的工作将参照图2所示的显示器适配器实施例来描述。
步骤202提供所要求的初始化。步骤204确定从通路11所接收的一个命令是否是存储器读命令。如果是，则步骤208确定由该命令所规定的读地址是否与以前的保存地址相符。如果两个地址相符，以前放置在锁存器102中的数据被提供给通路15。如果两个地址不相符，则由该命令所规定的读地址被保存，并且该命令被处理，如果可能的话，使得所请求的信息从超高速缓存器108中获存，否则从视频RAM106中获得。如果从通路11所接收的命令不是存储器读命令，则步骤216确定该命令的执行是否将影响视频RAM106的内容。如果它将影响，则步骤218清除保存地址；步骤212处理该命令。步骤214可提供如所希望的各种内务功能。
应当明白，上面所述的锁存器控制方法的基本特性可以通过包括以不同次序安排的类似步骤的等效方法来实现。这些变种没有偏离本发明的范围。
程序设计
说明由本发明实现的一个好处的具有图形用户界面的二个常见操作是移动和重定显示对象如窗口的大小。象这些操作引起命令的许多反复，从视频RAM读取数据，调整数据，以及把调整过的数据写入到视频RAM。按照以前的技术，其后的存储器读命令使得访问超高速缓冲存储器108(如果配备的话)或视频RAM106，即使所希望的信息在锁存器102中可获得也是如此。
例如，假设保存在视频RAM106中的信息按照压缩象素模式或平面模式来组织，因而每个单元保存代表两个或多个象素的信息。移动或重定大小操作可以通过对保存在一个给定单元的要求调整的所有象素执行存储器读命令来更有效地实现。对该给定单元的第一个存储器读命令将从超高速缓存器108或视频RAM106中获得所希望的信息，并将保存在那个单元的信息放置在锁存器102中。对保存在那个单元的象素信息的接着的存储器读命令将从锁存器102中获得所希望的信息。在对那个单元所有必要的读取之后，经调整的象素信息可以如所希望的那样被写入到视频RAM。
执行与其它类型的命令有关的存储器读命令的适当次序可以由请求该信息的设备例如一个应用或操作系统部件中的逻辑来规定，或者它可以通过在请求设备中称为“设备驱动器”的专用接口来提供，或通过在显示器适配器本身中检验命令顺序并按适当次序记录它们的逻辑来提供。
除了移动和重定大小外，本发明可以改善要求重复访问视频RAM中同一单元的其它类型操作的效率。显然可以预期，本发明的最大好处将在视频RAM存储不止一个象素之信息的情况下出现，但是甚至对在不插入任何影响视频存储器内容的命令情况下对一给定单元进行重复读访问的每个单元仅存储一个象素的信息的图形模式，也能实现本发明的好处。

Claims (15)

1．一个显示器适配器包括：
随机存取存储器包括许多单元，每个所说的单元能保存代表显示图象中一个或多个象素的显示属性的许多位，和
控制电路，具有一个命令输入端和一个数据输出端，所说的控制电路连接到所说的随机存取存储器，以便对所说的单元读访问，因而根据在所说的命令输入端所接收的存储器读命令信号，能在所说的数据输出端产生一个数据信号，所说的数据信号代表保存在一个相应单元中的数字信息，所说的控制电路也有一个锁存电路，它连接到所说的随机存取存储器，以便能锁存代表所说的相应单元的信息和所说的数字信息。
其中，根据其后的存储器读命令信号，所说的控制电路每当所说的其后的存储器读命令信号请求读取保存在所说相应单元上的所说随机存取存储器中的信息时，就能根据在所说的锁存电路中所锁存的信息而不必访问所说的随机存取存储器来产生所说的数据信号。
2．按照权利要求1的显示器适配器，其中所说的随机存取存储器被组织成许多平面，每个单元保存代表所说的显示图象中一个相应象素的显示属性的信息，在一个相应单元中的每个平面能保存一位或多位。
3．按照权利要求1的显示器适配器还包括一个存储器超高速缓存器，它插在所说的随机存取存储器和所说的控制电路之间。
4．在显示器适配器中，根据代表一个存储器读命令的一个命令信号产生一个输出信号的方法，所说的输出信号代表保存在在由所说的存储器读命令所规定的随机存取存储器中的一个相应单元上的数字信息，在所说的随机存取存储器中每个相应单元保存代表显示图象中一个或多个象素的显示属性的许多位，所说的方法包括下列步骤：
(a)接收一个命令信号并确定所接收的命令信号是否代表从所说的随机存取存储器中读取信息的一个存储器读命令，
(b)如果所接收的命令信号不代表一个存储器读命令，则如果处理由所接收的命令信号所代表的一个命令影响所说的随机存取存储器的内容，那么清除保存地址，处理由所接收的命令信号所代表的命令，并绕过下列步骤，
(c)如果所接收的命令信号确定代表一个存储器读命令，则确定所说的保存地址是否与由存储器读命令所规定的一个命令地址相符，
(d)如果所说的保存地址与所说的命令地址不符，该命令地址保存作为一个新的保存地址，处理由所接收的命令信号所代表的存储器读命令，其中所说的处理包括获得保存在在由所说的命令地址所规定的一个单元上的所说的随机存取存储器中的信息，把所说的信息放置在锁存器内，根据所说的信息产生所说的输出信号，并绕过下列步骤，以及
(e)如果所说的保存地址与所说的命令地址相符，根据前面放置在所说的锁存器内的信息产生所说的输出信号。
5．在显示器适配器中，按照权利要求4的方法，其中所说的随机存取存储器被组织成许多平面，每个单元保存代表所说的显示图象中一个相应象素的显示属性的信息，在一个相应单元中的每个平面能保存一位或多位。
6．在包括连接到所说的随机存取存储器的一个存储器超高速缓存器的显示器适配器中，按照权利要求4的方法，其中具有与所说的保存地址不符的命令地址的一个存储器读命令的处理，包括从所说的存储器超高速缓存器中获得所说的信息。
7．一个由包含指令程序的机器可读的存储媒体，该指令程序由所说的机器执行，以实现在包括随机存取存储器的一个显示器适配器中的一个方法，其中所说的方法是用于根据代表一个存储器读命令的一个命令信号产生一个输出信号，所说的输出信号代表保存在在由所说的存储器读命令所规定的所说随机存取存储器中的一个相应单元上的数字信息，在所说的随机存取存储器中的每个相应单元保存代表显示图象中一个或多个象素的显示属性的许多位，所说的方法包括下列步骤：
(a)接收一个命令信号并确定所接收的命令信号是否代表从所说的随机存取存储器中读取信息的一个存储器读命令，
(b)如果所接收的命令信号确实不代表一个存储器读命令，则如果处理由所接收的命令信号所代表的一个命令影响所说的随机存取存储器的内容，那么清除保存地址，处理由所接收的命令信号所代表的命令，并绕过下列步骤，
(c)如果所接收的命令信号确实代表一个存储器读命令，则确定所说的保存地址是否与由存储器读命令所规定的一个命令地址相符，
(d)如果所说的保存地址与所说的命令地址不符，该命令地址保存作为一个新的保存地址，处理由所接收的命令信号所代表的存储器读命令，其中所说的处理包括获得保存在在由所说的命令地址所规定的一个单元上的所说随机存取储存器中的信息，把所说的信息放置在锁存器内，根据所说的信息产生所说的输出信号，并绕过下列步骤，以及
(e)如果所说的保存地址确实与所说的命令地址相符，根据前面放置在所说的锁存器内的信息产生所说的输出信号。
8．按照权利要求7的一个存储媒体，其中所说的随机存取存储器被组织成许多平面，每个单元保存代表所说的显示图象中一个相应象素的显示属性的信息，在一个相应单元中的每个平面能保存一位或多位。
9．按照权利要求7的一个存储媒体，其中所说的显示器适配器还包括一个连接到所说的随机存取存储器的存储器超高速缓存器，其中具有确实与所说的保存地址不符的命令地址的一个存储器读命令的处理，包括从所说的存储器超高速缓存器中获得所说的信息。
10．一个显示器适配器包括：
随机存取存储器包括许多单元，每个所说的单元能保存代表显示图象中一个或多个象素的显示属性的许多位，
锁存器连接到所说的随机存取存储器，以便能锁存保存在所说的随机存取存储器的一个单元中的数字信息。以及
控制装置连接到所说的随机存取存储器和所说的锁存器，以便根据代表一个存储器读命令的一个命令信号产生一个输出信号，其中所说的输出信号代表保存在在由所说的存储器读命令所规定的所说随机存取储存器中的一个指定单元上的数字信息，其中所说的控制装置每当所说的存储器读命令请求相应于所说的锁存器中的信息的一个单元上的所说的随机存取存储器中的信息时，就能根据在所说的锁存器中的信息而不必访问所说的随机存取存储器来产生所说的输出信号。
11．按照权利要求10的一个显示器适配器，其中所说的随机存取存储器被组织成许多平面，每个单元保存代表所说的显示图象中一个相应象素的显示属性的信息，在一个相应单元中的每个平面能保存一位或多位。
12．按照权利要求10的一个显示器适配器包括一个存储器超高速缓存器，其连接到所说的随机存取存储器和所说的控制装置，其中所说的控制装置每当所说的存储器读命令请求在在相应于所说的锁存器中的信息的一个单元上的所说随机存取储存器中的信息时，就能根据在所说的锁存器中的信息而不必访问所说的存储器超高速缓存器器来产生所说的输出信号。
13．一个信息显示系统包括：
一个信息处理设备，
一个显示器适配器，其具有一个命令输入端、一个数据输出端、一个数据输出端和一个图象输出端，其中所说的命令输入端、数据输入端和数据输出端被连接到所说的信息处理设备，以及
一个显示设备，其连接到所说的显示器适配器的所说的图象输出端，
其中所说的显示器适配器包括：
随机存取存储器包括许多单元，每个所说的单元能保存代表显示图象中一个或多个象素的显示属性的许多位，以及
控制电路连接到所说的随机存取存储器，以便对所说的单元读访问，因而根据在所说的命令输入端所接收的存储器读命令信号，能在所说的数据输出端产生一个数据信号，所说的数据信号代表保存在一个相应单元中的数字信息，所说的控制电路也有一个锁存电路，它连接到所说的随机存取存储器，以便能锁存所说的数字信息，其中根据在所说的命令输入端所接收的一个其后的存储器读命令信号，所说的控制电路每当其后的存储器读命令信号请求读取保存在所说的相应单元上的所说的随机存取存储器中的信息时，就能根据在所说的锁存电路中所锁存的信息而不必访问所说的随机存取存储器来产生所说的数据信号。
14．按照权利要求13的一个信息处理系统，其中所说的随机存取存储器被组织成许多平面，每个单元保存代表所说的显示图象中一个相应象素的显示属性的信息，在一个相应单元中的每个平面能保存一位或几位。
15．按照权利要求13的一个信息处理系统还包括一个存储器超高速缓存器，它插在所说的随机存取存储器与所说的控制电路之间。
CN98800346A 1997-03-25 1998-03-24 具有vga兼容视频显示器适配器的有效存储器读操作的方法和装置 Pending CN1220753A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US82412897A 1997-03-25 1997-03-25
US08/824,128 1997-03-25

Publications (1)

Publication Number Publication Date
CN1220753A true CN1220753A (zh) 1999-06-23

Family

ID=25240660

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98800346A Pending CN1220753A (zh) 1997-03-25 1998-03-24 具有vga兼容视频显示器适配器的有效存储器读操作的方法和装置

Country Status (5)

Country Link
EP (1) EP0927387A2 (zh)
JP (1) JP2001505674A (zh)
KR (1) KR20000015972A (zh)
CN (1) CN1220753A (zh)
WO (1) WO1998043154A2 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005351920A (ja) * 2004-06-08 2005-12-22 Semiconductor Energy Lab Co Ltd 表示装置の制御回路及びそれを内蔵した表示装置・電子機器並びにその駆動方法
US7705821B2 (en) 2005-01-31 2010-04-27 Semiconductor Energy Laboratory Co., Ltd. Driving method using divided frame period

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4672368A (en) * 1985-04-15 1987-06-09 International Business Machines Corporation Raster scan digital display system
EP0228745A3 (en) * 1985-12-30 1990-03-28 Koninklijke Philips Electronics N.V. Raster scan video controller provided with an update cache, update cache for use in such video controller, and crt display station comprising such controller
WO1992018945A1 (en) * 1991-04-15 1992-10-29 Oki Electric Industry Co., Ltd. Apparatus for processing image
JPH06332664A (ja) * 1993-03-23 1994-12-02 Toshiba Corp 表示制御システム
US5579473A (en) * 1994-07-18 1996-11-26 Sun Microsystems, Inc. Interface controller for frame buffer random access memory devices

Also Published As

Publication number Publication date
WO1998043154A2 (en) 1998-10-01
EP0927387A2 (en) 1999-07-07
KR20000015972A (ko) 2000-03-25
WO1998043154A3 (en) 1998-11-05
JP2001505674A (ja) 2001-04-24

Similar Documents

Publication Publication Date Title
US5909219A (en) Embedding a transparency enable bit as part of a resizing bit block transfer operation
US5831640A (en) Enhanced texture map data fetching circuit and method
US6002411A (en) Integrated video and memory controller with data processing and graphical processing capabilities
US6734867B1 (en) Cache invalidation method and apparatus for a graphics processing system
CN1302373C (zh) 型样存储器共享色彩对照表的方法及装置
US6784889B1 (en) Memory system and method for improved utilization of read and write bandwidth of a graphics processing system
US5742796A (en) Graphics system with color space double buffering
US20070268298A1 (en) Delayed frame buffer merging with compression
US7492376B2 (en) Graphics resampling system and method for use thereof
EP0821302B1 (en) Register set reordering for a graphics processor based upon the type of primitive to be rendered
WO2005104740A2 (en) Gpu rendering to system memory
US20080204451A1 (en) Geometry processor using a post-vertex cache and method thereof
TWI498850B (zh) 訊框緩衝區歸併的方法、電腦可讀取記憶體、與電腦系統
US5454076A (en) Method and apparatus for simultaneously minimizing storage and maximizing total memory bandwidth for a repeating pattern
EP0817118A2 (en) Memory management of texture maps
CN1794342A (zh) 用于在视频图形适配器上渲染图像的方法和系统
US6031550A (en) Pixel data X striping in a graphics processor
CN1220753A (zh) 具有vga兼容视频显示器适配器的有效存储器读操作的方法和装置
US6734865B1 (en) Method and system for mapping various length data regions
US6784892B1 (en) Fully associative texture cache having content addressable memory and method for use thereof
JP2561810B2 (ja) ビット境界ブロック転送中のハードウェア支援式画素再フォーマット
JPH03132793A (ja) デイスプレイ・システム
JPH10307925A (ja) 画像処理装置及び画像処理方法
JP2966182B2 (ja) 計算機システム
JPH0659652A (ja) 表示制御装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication