JPS60195588A - 表示制御装置 - Google Patents
表示制御装置Info
- Publication number
- JPS60195588A JPS60195588A JP59050905A JP5090584A JPS60195588A JP S60195588 A JPS60195588 A JP S60195588A JP 59050905 A JP59050905 A JP 59050905A JP 5090584 A JP5090584 A JP 5090584A JP S60195588 A JPS60195588 A JP S60195588A
- Authority
- JP
- Japan
- Prior art keywords
- page
- text buffer
- display
- switching
- screen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はブラウン管（以下、単にＯＲＴという。）等の
表示手段に表示する一面分の画面情報単位を複数記憶す
る記憶領域を有する記憶手段を備え、当該記憶手段に記
憶された画面情報単位を切替え表示する、いわゆるマル
チ頁方式の表示制御装置に関する。
表示手段に表示する一面分の画面情報単位を複数記憶す
る記憶領域を有する記憶手段を備え、当該記憶手段に記
憶された画面情報単位を切替え表示する、いわゆるマル
チ頁方式の表示制御装置に関する。
従来のマルチ頁方式を採用した比較的小型のコンピュー
タ、いわゆるパーソナルコンピュータのブロック−を第
１図に示す。同図に於いて、１はマイクロコンピュータ
（以後ＭＰＵと呼ぶ）、 ２はメモリ、３はＯＲＴ制御
回路、４はテΦストバッファ記憶装置、５はテキストバ
ッファアドレス切替回路、６はキャラクタジェネレータ
、７はパラレル／シリアル費換回路、８はＯＲＴ、Ｅ％
ま０ＦＩＴ８の同期信号、Ｖは０ＲＴ８のビデオ信号で
ある。
タ、いわゆるパーソナルコンピュータのブロック−を第
１図に示す。同図に於いて、１はマイクロコンピュータ
（以後ＭＰＵと呼ぶ）、 ２はメモリ、３はＯＲＴ制御
回路、４はテΦストバッファ記憶装置、５はテキストバ
ッファアドレス切替回路、６はキャラクタジェネレータ
、７はパラレル／シリアル費換回路、８はＯＲＴ、Ｅ％
ま０ＦＩＴ８の同期信号、Ｖは０ＲＴ８のビデオ信号で
ある。
同一に於いて、テキストバッファ、４はマルチ頁である
ので、０ＲＴ８のＩＷｉＩ面表示エリアを１頁とし、複
数頁に分割されている。同口は点線にて４頁に分割され
ている事を示している。また、９は頁切替レジスタであ
る。
ので、０ＲＴ８のＩＷｉＩ面表示エリアを１頁とし、複
数頁に分割されている。同口は点線にて４頁に分割され
ている事を示している。また、９は頁切替レジスタであ
る。
第２Ｎに頁切替の原理図を示す。同図に於いて４はテキ
ストバッファで、４１．４２，４３．４４はそれぞれ１
頁、２頁、３頁、４頁のテキストバッファである。今、
０ＲＴ８の１画面当りの文字数を８０字／行×２５行＝
２０００字と仮定すると、テキストバッファ１頁当りの
容量は２（ＫＢ）必要となる。テキストバッファ４の第
１頁４１の先頭アドレスを相対的忙０番地とすると、第
２頁はそれより８００Ｈ番地後となる。ここで、８００
ＨのＨに１６進数である事を示し、８００Ｈ＝２０４８
である。同様に、３頁、４頁の先頭は、１０００Ｈ。
ストバッファで、４１．４２，４３．４４はそれぞれ１
頁、２頁、３頁、４頁のテキストバッファである。今、
０ＲＴ８の１画面当りの文字数を８０字／行×２５行＝
２０００字と仮定すると、テキストバッファ１頁当りの
容量は２（ＫＢ）必要となる。テキストバッファ４の第
１頁４１の先頭アドレスを相対的忙０番地とすると、第
２頁はそれより８００Ｈ番地後となる。ここで、８００
ＨのＨに１６進数である事を示し、８００Ｈ＝２０４８
である。同様に、３頁、４頁の先頭は、１０００Ｈ。
１８００Ｈ番地となり、それを２進数で表わすと、第３
図の様になる。すなわち、番地の２”（＊、）。
図の様になる。すなわち、番地の２”（＊、）。
２’（Ａｙ）のみが、それぞれ００． ０１． １０゜
１１となる。これは、テキストバッファの番地ラインの
中でＡ８とＡ、の値を何らかの手段で、この様な値に修
正する事忙より、テキストの頁が切替えられる事を示し
ている。そこで、この値を頁切替レジスタ９に記憶させ
ておき、これの値を変更する事により、頁切替を行うと
いう方式である。
１１となる。これは、テキストバッファの番地ラインの
中でＡ８とＡ、の値を何らかの手段で、この様な値に修
正する事忙より、テキストの頁が切替えられる事を示し
ている。そこで、この値を頁切替レジスタ９に記憶させ
ておき、これの値を変更する事により、頁切替を行うと
いう方式である。
ここで、この頁切替の方式であるが、従来は頁レジスタ
９の値を変更するのに、ＭＰＵ１よりの指令（メモリ２
に格納されているプログラムに従かい）により行われて
いた為次の様な欠点があつた。すなわち、ＭＰＵ１のソ
フトウェアにより制御するため、より敏速な頁切替を行
なう事が出来ない。更に、ソフトウェアで頁切替を制御
するため、操作者が任意の時点で頁切替えを行なう事が
難かしい。
９の値を変更するのに、ＭＰＵ１よりの指令（メモリ２
に格納されているプログラムに従かい）により行われて
いた為次の様な欠点があつた。すなわち、ＭＰＵ１のソ
フトウェアにより制御するため、より敏速な頁切替を行
なう事が出来ない。更に、ソフトウェアで頁切替を制御
するため、操作者が任意の時点で頁切替えを行なう事が
難かしい。
本発明の目的は任意に、かつ自由に行なえ、しかもその
切替を敏速九行なうことので倉る表示制御装着を提供す
ることにある。
切替を敏速九行なうことので倉る表示制御装着を提供す
ることにある。
日常業務をいわゆる一一曇一で行わせる場合、通常、複
数の画面が必要な場合が多い。その理由は、１画面は資
料を作成する為の画面であり、他の画面ｉｔ資料作成の
ため参照する資料を表示するための画面である。この様
な背景があり、マルチ頁方式の出現となった訳である。
数の画面が必要な場合が多い。その理由は、１画面は資
料を作成する為の画面であり、他の画面ｉｔ資料作成の
ため参照する資料を表示するための画面である。この様
な背景があり、マルチ頁方式の出現となった訳である。
従って、このためには、いかく敏速に、自由にこの頁切
替えができるかが重要な問題となる。これを解決するた
めには、まず次の条件が必須となる。すなわち、頁の切
替は、マイクロコンピュータのソフト処理が介在する事
なく、すべてがハードウェア回路で実現できること、及
び操作者が自由に切替られる様にするため、操作者が直
接設定することのできる切替手段を備えていることであ
る。
替えができるかが重要な問題となる。これを解決するた
めには、まず次の条件が必須となる。すなわち、頁の切
替は、マイクロコンピュータのソフト処理が介在する事
なく、すべてがハードウェア回路で実現できること、及
び操作者が自由に切替られる様にするため、操作者が直
接設定することのできる切替手段を備えていることであ
る。
本発明は、上記の条件を満足する手段を提供するもので
あり、その特徴とするところは、複数の画面表示単位の
各々を予め定めた異なったアドレス領域に記憶するよう
割り付けたテキストバッファ記憶手段と、前記複数の画
面情報単位のアドレス領域を手動により選択的に切替指
定する手動切替選択手段と、前記画面情報単位を１画面
上に表示する表示手段と、前記手動切替選択手段により
指定された前記テキストバッファ内の画面情報単位を構
成する各情報を順次読み出し前記表示手段に表示制御す
る表示制御手段とを具備ことにある。
あり、その特徴とするところは、複数の画面表示単位の
各々を予め定めた異なったアドレス領域に記憶するよう
割り付けたテキストバッファ記憶手段と、前記複数の画
面情報単位のアドレス領域を手動により選択的に切替指
定する手動切替選択手段と、前記画面情報単位を１画面
上に表示する表示手段と、前記手動切替選択手段により
指定された前記テキストバッファ内の画面情報単位を構
成する各情報を順次読み出し前記表示手段に表示制御す
る表示制御手段とを具備ことにある。
本発明の一実施例を第を図に示す。同図に於いて１，２
．・・・・・・、８及びＳ、 Ｖは第１Ｎに於けるそれ
と同一である。９１．９２は手動切替選択手段を構成す
る頁切替設定手段、頁切替レジスタである。
．・・・・・・、８及びＳ、 Ｖは第１Ｎに於けるそれ
と同一である。９１．９２は手動切替選択手段を構成す
る頁切替設定手段、頁切替レジスタである。
次に同図に於ける動作を説明する。
まず、メモリ２に格納享れているプログラムによりテキ
ストバッファ４には、表示する文字等のコードＶ書１込
む。この場合、テキストバッファ４をＭＰ＋７１と後述
するキャラクタジェネレータ６との両者がアクセス（Ｒ
ｅａｄ ／ Ｗｒｉｔｅ ）を行なうため、これらが同
時にアクセスする事がない様にするためテキストバッフ
ァアドレス切替回路５が時分割で両者のアクセス出来る
時間帯を分けて制御する。
ストバッファ４には、表示する文字等のコードＶ書１込
む。この場合、テキストバッファ４をＭＰ＋７１と後述
するキャラクタジェネレータ６との両者がアクセス（Ｒ
ｅａｄ ／ Ｗｒｉｔｅ ）を行なうため、これらが同
時にアクセスする事がない様にするためテキストバッフ
ァアドレス切替回路５が時分割で両者のアクセス出来る
時間帯を分けて制御する。
次に、０ＲＴ８に表示するためのビディオ信号Ｖの作成
について説明する。ＯＲＴ制御回路３より出力される制
御信号はドレス情報） と、頁切替レジスタ９２の値（
アドレス情報）がテキストバッファアドレス切替回路５
を通して、テキストバッファ４１Ｃアドレス情報として
加えている。テキストバッファ４は、前記のアドレス情
報により、その記憶内容が読み出され、この読み出され
た情報はキャラクタジェネレータ６に入力される。テキ
ストパツファ４に、格納されている内容は、文字等のコ
ードであるが、キャラクタジェネレータ６は文字等のコ
ード順に各キャラクタのフォントが配列されているため
、テキストバッファ４より読み出された情報は、キャラ
クタジェネレータ６の内容読み出しのための番地情報と
して入力される。
について説明する。ＯＲＴ制御回路３より出力される制
御信号はドレス情報） と、頁切替レジスタ９２の値（
アドレス情報）がテキストバッファアドレス切替回路５
を通して、テキストバッファ４１Ｃアドレス情報として
加えている。テキストバッファ４は、前記のアドレス情
報により、その記憶内容が読み出され、この読み出され
た情報はキャラクタジェネレータ６に入力される。テキ
ストパツファ４に、格納されている内容は、文字等のコ
ードであるが、キャラクタジェネレータ６は文字等のコ
ード順に各キャラクタのフォントが配列されているため
、テキストバッファ４より読み出された情報は、キャラ
クタジェネレータ６の内容読み出しのための番地情報と
して入力される。
キャラクタジェネレータ６はこの情報をもとに１その内
容（フォント情報）を読み出し、その結果をパラレル／
シリアル変換回路７にパラレル情報として入力する。パ
ラレル／シリアル変換回路７はこのパラレル入力情報を
シリアル情報に変換し、これをビデイオ信号■として０
ＲＴ８に送出する。
容（フォント情報）を読み出し、その結果をパラレル／
シリアル変換回路７にパラレル情報として入力する。パ
ラレル／シリアル変換回路７はこのパラレル入力情報を
シリアル情報に変換し、これをビデイオ信号■として０
ＲＴ８に送出する。
これら一連の制御をタイミング良く行なうため九、ＣＲ
Ｔ制御回路３の制御信号が、キャラクタジェネレータ６
、テキストバッファアドレス切替回路５、ＣＲＴ８等に
入力される０なお、Ｓは同期信号である。
Ｔ制御回路３の制御信号が、キャラクタジェネレータ６
、テキストバッファアドレス切替回路５、ＣＲＴ８等に
入力される０なお、Ｓは同期信号である。
次に本発明の中心部である頁切替レジスタ９２へのデー
タ（頁情報）の設定であるが、これは頁切替設定手段９
１により行なう。この部分の詳細を第５図に示す。同一
に於いて、８Ｗは切替開閉器、Ｒは抵抗器、Ｎは否定論
理素子、Ｖｃは直流電源である。次にその動作を訣明す
る。切替開閉器ＳＷはこれを操作者が操作する事により
ＣＲＴ表示頁を切替えるもので、その端子０１ ’Ｉ
２１３はそれぞれ１頁、２頁、３頁、４貞の切替を設定
する場合に切替える端子を示している。今、切替開閉器
ＳＷが端子０に設定されているとすると、頁切替設定手
段９１の出力１゜、ｉ、、ｉ！には、０電位（アース電
位〕が入力され、正論理で考えろと、ｉ、、ｉ、、ｉｏ
にはそれぞれ０００Ｂのデータが出力された事になる。
タ（頁情報）の設定であるが、これは頁切替設定手段９
１により行なう。この部分の詳細を第５図に示す。同一
に於いて、８Ｗは切替開閉器、Ｒは抵抗器、Ｎは否定論
理素子、Ｖｃは直流電源である。次にその動作を訣明す
る。切替開閉器ＳＷはこれを操作者が操作する事により
ＣＲＴ表示頁を切替えるもので、その端子０１ ’Ｉ
２１３はそれぞれ１頁、２頁、３頁、４貞の切替を設定
する場合に切替える端子を示している。今、切替開閉器
ＳＷが端子０に設定されているとすると、頁切替設定手
段９１の出力１゜、ｉ、、ｉ！には、０電位（アース電
位〕が入力され、正論理で考えろと、ｉ、、ｉ、、ｉｏ
にはそれぞれ０００Ｂのデータが出力された事になる。
但し、Ｂは２進数である事を示す。また端子３を選択す
ると、この端子３のみが０電位となり、否定論理素子Ｎ
を通し電圧ｖＯとなり〜これが端子１ｔに出力される。
ると、この端子３のみが０電位となり、否定論理素子Ｎ
を通し電圧ｖＯとなり〜これが端子１ｔに出力される。
すなわち１□ １３，１゜には１００Ｂのデータが出力
される。同様に、切替開閉器８Ｗの各端子付量と信号ｉ
、、ｉ、、ｉ。との関係を第６南に示す。
される。同様に、切替開閉器８Ｗの各端子付量と信号ｉ
、、ｉ、、ｉ。との関係を第６南に示す。
また、頁切替レジスタ９２は第６表に示す様に、端子ｉ
、、ｉ、、ｉ。の入力に対し、０８．０゜に変換出力す
る様な論理素子である。この頁切替レジスタ９２の出力
０．．０！は、テキストバッファ４のアドレス情報ピッ
）’Ａ’ｌｔ Ａ＆に接続されているため、切替開閉器
ＳＷの設定を１つずらすだけで、テキストバッファ４の
番地を２ＣＫＢ）単位で切替える事になる。すなわち、
テキストバッファ４を２［Ｋｌ単位で頁区分し、予めこ
こにデータを設定しておけば、マルチ頁方式の頁切替を
行なう事が串来る。
、、ｉ、、ｉ。の入力に対し、０８．０゜に変換出力す
る様な論理素子である。この頁切替レジスタ９２の出力
０．．０！は、テキストバッファ４のアドレス情報ピッ
）’Ａ’ｌｔ Ａ＆に接続されているため、切替開閉器
ＳＷの設定を１つずらすだけで、テキストバッファ４の
番地を２ＣＫＢ）単位で切替える事になる。すなわち、
テキストバッファ４を２［Ｋｌ単位で頁区分し、予めこ
こにデータを設定しておけば、マルチ頁方式の頁切替を
行なう事が串来る。
以上の説明から明らかなように、本発明によれば、マル
チ頁方式における千〇頁切袢えを任意の時点で自由に、
しかも敏速九行なうことのできる表示制御装置を得るこ
とができる０
チ頁方式における千〇頁切袢えを任意の時点で自由に、
しかも敏速九行なうことのできる表示制御装置を得るこ
とができる０
＄１１／は従来例を示すブロック図、第２図、第３図は
頁切替えの原理を説明するための説明図、第４図は本発
明の一実施例を示すブロック図、第５図は手動切替選択
手段の詳細ブロック図、第６図は頁切替レジスタの入出
力関係を示す図である。 １・・・マイクロコンピュータ、２８０．メモリ、５−
。 表示制御回路、４・・・テキストバッファ、４１・・・
テキストバッファの１頁、４２・・・テキストバッファ
の２頁、４３・・・テキストバッファの３頁、４４・・
・テキストバッファの４頁、５・・・テキストバッファ
切替回路、６・・・キャラクタジェネレータ、７・・・
パラレルシリアル変換回路、８・・・表示手段、９１゜
９２・・・手動切替選択手段を構成する頁切替設定手段
、頁切替レジスタ − 界１図 ＄ ３ 図 弗 ４ 図 亭 ６ 図
頁切替えの原理を説明するための説明図、第４図は本発
明の一実施例を示すブロック図、第５図は手動切替選択
手段の詳細ブロック図、第６図は頁切替レジスタの入出
力関係を示す図である。 １・・・マイクロコンピュータ、２８０．メモリ、５−
。 表示制御回路、４・・・テキストバッファ、４１・・・
テキストバッファの１頁、４２・・・テキストバッファ
の２頁、４３・・・テキストバッファの３頁、４４・・
・テキストバッファの４頁、５・・・テキストバッファ
切替回路、６・・・キャラクタジェネレータ、７・・・
パラレルシリアル変換回路、８・・・表示手段、９１゜
９２・・・手動切替選択手段を構成する頁切替設定手段
、頁切替レジスタ − 界１図 ＄ ３ 図 弗 ４ 図 亭 ６ 図
Claims (1)
- 複数の画面表示単位の各々を予め定めた異なったアドレ
ス領域に記憶するよう割り付けたテキストバッファ記憶
手段と、前記複数の画面情報単位のアドレス領域を手動
により選択的に切替指定する手動切替選択手段と、前記
画面情報単位を１画面上に表示する表示手段と、前記手
動切替選択手段（より指定された前記テキストバッファ
内の画面情報単位を構成する各情報を順次読み出し前記
表示手段に表示制御する表示制御手段とを具備して成る
表示制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59050905A JPS60195588A (ja) | 1984-03-19 | 1984-03-19 | 表示制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59050905A JPS60195588A (ja) | 1984-03-19 | 1984-03-19 | 表示制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60195588A true JPS60195588A (ja) | 1985-10-04 |
Family
ID=12871771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59050905A Pending JPS60195588A (ja) | 1984-03-19 | 1984-03-19 | 表示制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60195588A (ja) |
-
1984
- 1984-03-19 JP JP59050905A patent/JPS60195588A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6049391A (ja) | ラスタ走査表示システム | |
| US4713779A (en) | Video converter | |
| US4591845A (en) | Character and graphic signal generating apparatus | |
| JPS63169687A (ja) | 表示装置 | |
| US4849748A (en) | Display control apparatus with improved attribute function | |
| JPS6332392B2 (ja) | ||
| JPS60195588A (ja) | 表示制御装置 | |
| JPS5960488A (ja) | カラ−グラフイツクメモリのデ−タ書き込み装置 | |
| JPS61219082A (ja) | 表示制御装置 | |
| JPS6231889A (ja) | 画像表示装置 | |
| JPS63251864A (ja) | 表示装置 | |
| JPS60101590A (ja) | 表示装置 | |
| JPS5893097A (ja) | 色切換回路 | |
| JP3166323B2 (ja) | 画像処理装置 | |
| JPS61264380A (ja) | 記憶回路 | |
| JPS6011891A (ja) | 表示装置制御方式 | |
| JPS60222894A (ja) | 表示装置 | |
| JPS6159481A (ja) | 表示画面切換え制御方式 | |
| JPS60202478A (ja) | 文字図形表示装置 | |
| JPS61190389A (ja) | 文字表示装置 | |
| JPH02211521A (ja) | 表示制御装置 | |
| JPS6055388A (ja) | 文字図形表示装置 | |
| JPS58102290A (ja) | 文字表示制御回路 | |
| JPH0432592B2 (ja) | ||
| JPS61272786A (ja) | グラフイツク表示装置 |