JPS63267993A - 表示制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は、表示制御方式に関し、特に複数のＣＲＴの表
示を制御する表示制御方式に関する。

従来技術 例えばビットマツプ表示を使用するグラフィックシステ
ムにおける陰極線管（ＣＲＴ）の表示制御方式は、ホス
トｃｐｕ、ホストｃｐｕから送られＣＲＴに表示される
画素データを記憶する複数のフレームメモリ（ビデオＲ
ＡＭ）、表示メモリを制御する　ＣＲＴコントローラ、
およびキャラクタ・ジェネレータ等を含んで構成されて
いる。また、表示画面を構成する画素データが記憶され
るフレームメモリは、一般にホストＣＰυからの信号に
より各フレームメモリを制御する　ＣＲＴコントローラ
（ＣＲＴＣ）によって制御される方式が採用されている
。従来、このような方式では、１つのＣＲＴに対し１つ
フレームメモリと１つのＣＲＴＣを必要としていた。し
たがって、複数のＣＲＴを用いる場合にはＣＲＴに対応
する数のＣＲＴＣを設けなければならなかった。また、
　ＣＲＴ、　ＣＲＴＧ、およびフレームメモリが一組の
独立したシステムとなっているため、各フレームメモリ
に記憶されたデータによる油算や、任意のフレームメモ
リに記憶されている表示データを所望のＣＲＴに表示さ
せるといったＣＲＴの選択操作をすることができなかっ
た。

また、コストの面においても従来の方式では、ＣＲＴＣ
がＣＲＴに対応する数だけ必要となるため高価なものに
なるという問題があった。

目　　　的 本発明はこのような従来技術の欠点を解消し、　ＣＲＴ
に表示するデータを蓄積するメモリを１つのＣＲＴＧに
よって有効に制御することができる表示制御方式を提供
することを目的とする。

構　　成 本発明は上記の目的を達成させるため、画像表示手段に
表示する表示データを蓄積する記憶手段と、ホスト機か
らの信号により画像表示手段および記憶手段を制御し、
所定のタイミングで表示データを画像表示手段に表示さ
せる制御手段とを有し、制御手段は、記憶手段を選択的
に制御する記憶選択手段と、記憶選択手段から表示デー
タを画像表示手段へ選択的に出力する表示選択手段とを
含むことを特徴としたものである。以下、本発明の一実
施例に基づいて具体的に説明する。

第１図には、本発明による表示制御方式のブロック図が
示されている。

この実施例は、ビットマツプ表示を行うグラフィックシ
ステムにおいて複数のＣＲＴが配置され、それぞれのＣ
ＲＴに表示されるデータを記憶する複数のフレームメモ
リを制御する表示制御方式本方式は、ＣＲＴ：ｌ　ント
ｏ　−ラ（ＣＲＴＣ）１０、フレームメモリバス選択回
路１２、表示データ選択回路１４、フレーム間論理演算
回路１６．ステータス検出回路１８、複数のフレームメ
モリ３０１．３０２、・・・３０ｎから構成されるフレ
ームメモリ３０、複数（７）　ＣＲＴ４０１　、４０２
　、　−　壷−４Ｏｎ　カら構成される　ＣＲＴ４０を
有している。

０ＲＴＣ：１０は、システムバスｊによってホス）　　
ＣＰＵ８０と接続されており、ホストＣＰＵ８０がらシ
ステムバスｊを介してアドレス（ＡＤＤＲＥＳＳ）　、
　７’　−タ（ＤＡＴＡ）、オヨび制御信号（Ｃ：０Ｎ
ＴＰＯＬＬ）が入力される。これらの信号は、バスｅを
介してフレームメモリバス選択回路１２に送られ、フレ
ームメモリバス選択回路１２には制御信号によりいずれ
かのフレームメモリに接続されるバスを選択し、アドレ
スデータを送出する。また、ＣＲＴＣＩＯから出力され
る信号は、信号線ｄを通してステータス検出回路１８に
入力される。　ＣＲＴＧＩＯはまた、水平同期信号（Ｈ
ＳＹＮＣ）　オヨび垂直同期信号（ＶＳＹＮＣ）　ヲ接
続線ｉを通してＣＲＴ４０に供給し、　ＣＲＴ４０の表
示制御を行う。

ＣＲＴＣ：１０は、基本的にＣＲＴ４０を制御する機能
とフレームメモリ３０を制御する機能を有し、その主な
動作は、フレームメモリ３ｏのリフレッシュ動作である
メモリリフレッシュ、フレームメモリ３ｏに蓄積された
表示データの転送動作であるスクリーンリフレッシュ、
およびフレームメモリ３０のアクセス動作であるラスク
オペレーションである。以上の各動作の優先順位は、ス
クリーンリフレッシュ〉メモリリフレッシュ〉ラスクオ
ペレーションであり、スクリーンリフレッシュは第２図
に示されているような水平間ｊｔＸ信号のＡの期間に行
われ、メモリリフレッシュは任意の時間間隔に行われ、
ラスタオペレーシゴンはスクリーンリフレッシュおよび
メモリリフレッシュ以外のすべての期間において有効に
行われる。

また、　　ＣＲＴＣＩＯはメモリリフレッシュ、スクリ
ーンリフレッシュ、およびラスクオペレーションの各サ
イクルの実行の前に、その動作状態を示すステータス信
号を信号線ｄを通してステータス検出回路１８に送出し
、ステータス検出回路１日はステータス信号をデコード
することによってどの動作が開始されるかを判断し、こ
れを指示する信号をフレームメモリバス選択回路１２に
送出する。

フレームメモリバス選択回路１２は、ステータス検出回
路１８から供給されたステータス信号によってフレーム
メモリ３０を選択し、アドレスおよびデータを選択した
フレームメモリ３０に供給し、また個々のフレームメモ
リの動作を制御する。例えば、動作がメモリリプレー２
シユ、またはスクリーンリフレッシュの場合には、　Ｃ
ＲＴＣＩＯからの制御信号はフレームメモリ３０１　・
・・３Ｑｎのすベテノメモリに対して有効とし、ラスク
オペレーションの場合にはホストｃｐｔ＋ｅｏからの指
示によって指定されたフレームメモリ３０に信号を送出
する。

表示データ選択回路１４は、フレームメモリ３０の各フ
レームメモリ３０１　　・・・３０ｎ、およびＣＰＵ８
０に接続され、　ｃｐｕｅｏからの制御信号すにより　
ＣＲＴ４０に表示するデータを読み出すフレームメモリ
３０を選択し、どのＣＲＴ４０に表示するかを指定する
。フレーム間論理演算回路１６は、ＣＲＴ４０の各　Ｃ
１Ｔ４０１１１−・４０１に接続され、　ＣＰＵ８０か
ら供給される制御信号Ｃに従って表示データ選択回路１
４により選択された複数のフレームメモリから読み出さ
れたデータ間においてＡＮＤ、０Ｒ１ＥＸＣＬＵＳＩＶ
Ｅ−ＯＲ等の論理演算を実行し、演算結果をどのＣＲＴ
４０に表示するかを指定し、そのデータをＣＲＴ４０に
送出する。

ステータス検出回路１８は、フレームメモリバス選択回
路１２、ＣＲＴＣＩＯおよびホスト　ｃｐｕｅｏに接続
されている。　　ＣＲＴＣＩＯから供給されるステータ
ス信号ｄおよびＣＰＵ６０から供給される制御信号ａに
従って、ＧＲＴ４０の表示画面のちらつきを防止するた
めに定期的にフレームメモリ３０の表示データをＣＲＴ
４０に送出させるスクリーンリフレッシュ動作、および
フレームメモリ３０に記憶された記憶内容のデータを保
持するために一定周期で再書き込みを行うフレームメモ
リリフレッシュ動作の指示をフレームメモリバス選択回
路１２に送出する。

フレームメモリ３０は、第１番１」のメモリ３０１〜第
ｎ番目のメモリ３０ｎの複数の画像用デュアル・ポート
メモリからなり、フレームメモリバス選択回路１２およ
び表示データ選択回路１４に接続されている。フレーム
メモリバス選択回路１２から供給される制御信号、アド
レス信号に従い、供給される１画面分の画像データを蓄
積する。

ＣＲＴ４０は、第１番目のＣ１’１Ｔ４０１〜第ｎ光１
］のＣＲＴ４０ｎの複数のＣＲＴからなり、表示データ
選択回路１４またはフレーム間論理演算回路１６から表
示データが供給され、ＣＲＴＣｌｏから供給される水平
同期信号（Ｈ３ＹＮＣ）および垂直同期信号（ＶＳＹＮ
Ｃ）によって制御される。

以上のように本実施例によれば、複数のフレームメモリ
３０と、複数のＣＲＴ４０とを有する表示制御方式にフ
レームメモリバス選択回路１２、ステータス検出回路１
８を設けているから、ステータス検出回路１８により　
ＣＲＴＣＩＯから送出されるステータス情報をデコート
し、ステータス検出回路１８により検出された動作に応
じてフレームメモリバス選択回路１２が、フレームメモ
リ３０を選択する。また表示データ選択回路１４を設け
、表示データ選択回路１４はホス）　ｃｐｕｅｏからの
制御信号すにより　ＣＲＴ４０に表示するデータを蓄積
するフレームメモリ３０を選択する。したがってフレー
ムメモリ３０ごとにＣＲＴＣＩＯを設ける必要がなく、
１つのＣ１’１Ｔ４１０によって複数のフレームメモリ
３０および［ＥＲＴ４０を制御することができる。また
フレーム間論理演算回路１６を設けているため、フレー
ムメモリ３０の各メモリに記憶されたデータの論理演算
が可能となり、しかもフレーム間論理演算回路１６にお
ける論理演算はＣＰＵＥｔＯの制御により行われ、　　
ＣＲＴＣＩＯの負担となることがない。また、本実施例
の制御方式では、各フレームメモリ３０１　　・・・３
０ｎを時分割に制御し、しかも各メモリの動作と各ＧＲ
Ｔ４Ｑｌ−・φ４０ｎの動作とを独立して制御すること
ができるため、多くの応用動作が可能となる。本実施例
によれば１台のＣＲＴＣＩＯによって複数のＣＲＴ４０
を制御することが可能となるため、安価なグラフィック
システムを構築することができる。

汰−退 本発明によれば、記憶手段および画像表示手段を制御し
て表示データを画像表示１段に表示させる表示制御方式
に、記憶選択手段および表示選択手段が接続されている
ため、１つの制御手段で記憶手段および画像表示手段を
選択して動作させることができる。

【図面の簡単な説明】

第１図は、本発明による表示制御方式の実施例を示す概
略ブロック図、 第２図は、第１図に示すシステムにおける表示データの
読出しの動作を示すタイミング図である。 要部分の符号の説明 １０、　、　、　　ＣＲＴコントローラ＋２．、、フレ
ームメモリバス選択回路１４、、、表示データ選択回路 １Ｂ、、、フレーム間論理演算回路 １８、、、ステータス検出回路 ３０、、、フレームメモリ ４０、　、　、　　ＣＲＴ 第２図

Claims (1)

1. 【特許請求の範囲】 １、画像表示手段に表示する表示データを蓄積する記憶
   手段と、 ホスト機からの信号により前記画像表示手段および前記
   記憶手段を制御し、所定のタイミングで表示データを該
   画像表示手段に表示させる制御手段とを有し、 該制御手段は、前記記憶手段を選択的に制御する記憶選
   択手段と、 該記憶選択手段から表示データを前記画像表示手段へ選
   択的に出力する表示選択手段とを含むことを特徴とする
   表示制御方式。