JPS6327713B2 - - Google Patents
Info
- Publication number
- JPS6327713B2 JPS6327713B2 JP57177911A JP17791182A JPS6327713B2 JP S6327713 B2 JPS6327713 B2 JP S6327713B2 JP 57177911 A JP57177911 A JP 57177911A JP 17791182 A JP17791182 A JP 17791182A JP S6327713 B2 JPS6327713 B2 JP S6327713B2
- Authority
- JP
- Japan
- Prior art keywords
- period
- dma
- horizontal
- generation circuit
- vertical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 10
- 238000000034 method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は文字や図形などのドツトパターンを表
示する表示制御装置に関するものである。
示する表示制御装置に関するものである。
従来例の構成とその問題点
近年、日本語ワードプロセツサなど、漢字を表
示する装置が多くなつた。漢字の表示にはドツト
構成、文字種の点から大容量の文字パターンメモ
リを必要とする。一般に文字パターンメモリには
コストを考慮してダイナミツクRAM(ランダ
ム・アクセス・メモリ)が使用されているが、ダ
イナミツクRAMはリフレツシユ動作を必要とす
る。
示する装置が多くなつた。漢字の表示にはドツト
構成、文字種の点から大容量の文字パターンメモ
リを必要とする。一般に文字パターンメモリには
コストを考慮してダイナミツクRAM(ランダ
ム・アクセス・メモリ)が使用されているが、ダ
イナミツクRAMはリフレツシユ動作を必要とす
る。
従来、漢字表示における文字コード・文字ドツ
トパターン変換にはコードリフレツシユ方式が採
用されて来た。コードリフレツシユ方式とは、1
画面表示分の文字コードを記憶する文字コードリ
フレツシユメモリから表示装置の表示タイミング
に従つて、1文字コードずつ読み出し、その文字
コードに該当する文字パターンを文字パターンメ
モリから読み出し表示装置に表示する。従つて、
文字パターンメモリのリフレツシユ動作、文字パ
ターンメモリへのデータ書込みは必らず文字表示
時間外で行なわれなければならず、第1図に示す
ように文字行と文字行との行間Lでそれらを行な
つている装置が多い。
トパターン変換にはコードリフレツシユ方式が採
用されて来た。コードリフレツシユ方式とは、1
画面表示分の文字コードを記憶する文字コードリ
フレツシユメモリから表示装置の表示タイミング
に従つて、1文字コードずつ読み出し、その文字
コードに該当する文字パターンを文字パターンメ
モリから読み出し表示装置に表示する。従つて、
文字パターンメモリのリフレツシユ動作、文字パ
ターンメモリへのデータ書込みは必らず文字表示
時間外で行なわれなければならず、第1図に示す
ように文字行と文字行との行間Lでそれらを行な
つている装置が多い。
しかしながら、上記の方法では、行間に文字や
記号を表示することが出来ないため、行間のない
文章の表示、図形の表示などが不可能であるとい
う問題点を有していた。
記号を表示することが出来ないため、行間のない
文章の表示、図形の表示などが不可能であるとい
う問題点を有していた。
発明の目的
本発明は上記従来の問題点を解消するもので、
行間のない文章の表示、図形の表示が可能である
とともに、画面更新時間の短い表示制御装置を提
供することを目的とする。
行間のない文章の表示、図形の表示が可能である
とともに、画面更新時間の短い表示制御装置を提
供することを目的とする。
発明の構成
本発明は上記目的を達するために、水平帰線期
間の開始とともに動作するリフレツシユ発生回路
と、リフレツシユ動作の終了とともにn回だけ
DMA(ダイレクト・メモリ・アクセス)転送を
許可する水平期間DMA信号発生回路と、垂直帰
線期間内の水平走査期間にn×m回だけDMA転
送を許可させる垂直期間DMA信号発生回路とを
設け、文字パターンメモリのリフレツシユを水平
帰線期間内の前半で行ない、前記文字パターンメ
モリへのデータ書込みを水平帰線期間内の後半
と、垂直帰線期間内の水平走査期間で行なうこと
により、表示画面上の表示不可能領域をなくすこ
とができるようにしたものである。
間の開始とともに動作するリフレツシユ発生回路
と、リフレツシユ動作の終了とともにn回だけ
DMA(ダイレクト・メモリ・アクセス)転送を
許可する水平期間DMA信号発生回路と、垂直帰
線期間内の水平走査期間にn×m回だけDMA転
送を許可させる垂直期間DMA信号発生回路とを
設け、文字パターンメモリのリフレツシユを水平
帰線期間内の前半で行ない、前記文字パターンメ
モリへのデータ書込みを水平帰線期間内の後半
と、垂直帰線期間内の水平走査期間で行なうこと
により、表示画面上の表示不可能領域をなくすこ
とができるようにしたものである。
実施例の説明
以下、本発明の一実施例について図面を参照し
ながら説明する。
ながら説明する。
第2図は本発明の一実施例における表示制御装
置のブロツクを示すものである。
置のブロツクを示すものである。
第2図において、100は本装置全体のデータ
処理・制御を行なう中央処理部(以下、CPUと
称す)、210はデータ処理・制御を行なうプロ
グラムを格納する第1の主記憶部、220はデー
タ処理・制御を行なうデータを格納する第2の主
記憶部である。300は陰極線管(以下、CRT
と称す)への表示を行なう各種信号を発生する同
期発生部であり、水平同期発生回路310、リフ
レツシユ発生回路320、水平期間DMA信号発
生回路(HDMA発生)330、垂直同期発生回
路340、垂直期間DMA信号発生回路(VDMA
発生)350などを内蔵している。400は表示
画面に対応した文字コードを記憶しているCRT
コードリフレツシユメモリである。500は漢字
などの文字ドツトパターンを複数個記憶している
文字パターンメモリであり、データはCPUバス
900を介してDMA転送され、CRTバス810
を介してCRT800へ文字表示される。600
は文字パターンメモリ500へ文字ドツトデータ
をDMA転送させるDMA制御部であり、メモリ
アドレスレジスタ(MAR)601、ワード計数
レジスタ(WCR)602、バス制御数レジスタ
(BCR)603を内蔵している。ここで、バス制
御数レジスタ603とは、DMA転送時のCPUバ
ス900の使用権を1ワード毎要求するのではな
く、1度獲得した使用権は指定されたワード数だ
けDMA転送が終了するまで放棄しないバス制御
方式での指定ワード数を記憶するレジスタであ
る。
処理・制御を行なう中央処理部(以下、CPUと
称す)、210はデータ処理・制御を行なうプロ
グラムを格納する第1の主記憶部、220はデー
タ処理・制御を行なうデータを格納する第2の主
記憶部である。300は陰極線管(以下、CRT
と称す)への表示を行なう各種信号を発生する同
期発生部であり、水平同期発生回路310、リフ
レツシユ発生回路320、水平期間DMA信号発
生回路(HDMA発生)330、垂直同期発生回
路340、垂直期間DMA信号発生回路(VDMA
発生)350などを内蔵している。400は表示
画面に対応した文字コードを記憶しているCRT
コードリフレツシユメモリである。500は漢字
などの文字ドツトパターンを複数個記憶している
文字パターンメモリであり、データはCPUバス
900を介してDMA転送され、CRTバス810
を介してCRT800へ文字表示される。600
は文字パターンメモリ500へ文字ドツトデータ
をDMA転送させるDMA制御部であり、メモリ
アドレスレジスタ(MAR)601、ワード計数
レジスタ(WCR)602、バス制御数レジスタ
(BCR)603を内蔵している。ここで、バス制
御数レジスタ603とは、DMA転送時のCPUバ
ス900の使用権を1ワード毎要求するのではな
く、1度獲得した使用権は指定されたワード数だ
けDMA転送が終了するまで放棄しないバス制御
方式での指定ワード数を記憶するレジスタであ
る。
以上のように構成された表示制御装置につい
て、以下その動作を説明する。
て、以下その動作を説明する。
まず、同期発生部300への初期値設定、コー
ドリフレツシユメモリ400への文字コードの書
込み、文字パターンメモリ500への文字ドツト
データの転送、MAR601、WCR602、
BCR603へのデータ書込みなどは、CPU10
0およびDMA制御部600により行なわれる。
CRTコードリフレツシユメモリ400の文字コ
ードは、同期発生部300から発生される各種信
号により画面表示に対応して読み出され、読み出
された文字コードに該当する文字ドツトデータが
文字パターンメモリ500から読み出されCRT
800へ表示される。なお、文字パターンメモリ
500からの読み出しは、第1図に示す表示画面
上の水平走査期間Hと垂直走査期間Vで囲まれた
領域でのみ行なわれ、他の期間でリフレツシユ動
作とDMA転送を行なう。
ドリフレツシユメモリ400への文字コードの書
込み、文字パターンメモリ500への文字ドツト
データの転送、MAR601、WCR602、
BCR603へのデータ書込みなどは、CPU10
0およびDMA制御部600により行なわれる。
CRTコードリフレツシユメモリ400の文字コ
ードは、同期発生部300から発生される各種信
号により画面表示に対応して読み出され、読み出
された文字コードに該当する文字ドツトデータが
文字パターンメモリ500から読み出されCRT
800へ表示される。なお、文字パターンメモリ
500からの読み出しは、第1図に示す表示画面
上の水平走査期間Hと垂直走査期間Vで囲まれた
領域でのみ行なわれ、他の期間でリフレツシユ動
作とDMA転送を行なう。
次にリフレツシユ動作、DMA転送について説
明する。基本的にリフレツシユ動作は第1図表示
画面上の水平帰線期間Hの始まりとともに行ない
リフレツシユ動作の終了とともにnワード(本実
施例ではn=2)のDMA転送を行ない、水平帰
線期間が終了する。垂直走査期間Vにおいては水
平帰線期間Hのみ上記の動作を行ない、垂直帰線
期間V′では水平帰線期間H′における上記の動作
に加えて水平走査期間Hでもn×mワード(本実
施例ではn=2、m=3)のDMA転送を行な
う。
明する。基本的にリフレツシユ動作は第1図表示
画面上の水平帰線期間Hの始まりとともに行ない
リフレツシユ動作の終了とともにnワード(本実
施例ではn=2)のDMA転送を行ない、水平帰
線期間が終了する。垂直走査期間Vにおいては水
平帰線期間Hのみ上記の動作を行ない、垂直帰線
期間V′では水平帰線期間H′における上記の動作
に加えて水平走査期間Hでもn×mワード(本実
施例ではn=2、m=3)のDMA転送を行な
う。
上記リフレツシユ動作、DMA転送を行わせる
各種信号は同期発生部300内で生成される。そ
して水平同期発生回路310は水平同期信号を発
生し、水平同期信号をトリガとしてリフレツシユ
発生回路320はリフレツシユ信号を発生する。
リフレツシユ信号の終わりでHDMA発生回路3
30は起動され水平帰線期間H′内でのDMA動作
を許可する。一方、垂直同期発生340が発生す
る垂直同期信号Vの始まりをトリガとして
VDMA発生回路350は垂直帰線期間V′内にお
ける水平走査期間HのDMA転送を許可する。こ
のときVDMA発生回路350は水平同期発生回
路310が発生する水平同期信号およびHDMA
発生回路330が発生するDMA転送の許可信号
を参照する。
各種信号は同期発生部300内で生成される。そ
して水平同期発生回路310は水平同期信号を発
生し、水平同期信号をトリガとしてリフレツシユ
発生回路320はリフレツシユ信号を発生する。
リフレツシユ信号の終わりでHDMA発生回路3
30は起動され水平帰線期間H′内でのDMA動作
を許可する。一方、垂直同期発生340が発生す
る垂直同期信号Vの始まりをトリガとして
VDMA発生回路350は垂直帰線期間V′内にお
ける水平走査期間HのDMA転送を許可する。こ
のときVDMA発生回路350は水平同期発生回
路310が発生する水平同期信号およびHDMA
発生回路330が発生するDMA転送の許可信号
を参照する。
第3図に本実施例の表示制御装置のタイミング
チヤートを示す。第3図において、1は垂直同期
発生回路340が発生する垂直同期信号の波形
a、2は水平同期発生回路310が発生する水平
同期信号の波形b、3はリフレツシユ発生回路3
20が発生するリフレツシユ信号の波形c、4は
HDMA発生回路330が発生する水平期間
DMA信号の波形d、5はVDMA発生回路350
が発生する垂直期間DMA信号の波形e、6は
DMA制御部600がCPU100に対して発する
CPUバス900のバス要求信号の波形f、7は
CPU100がDMA制御部600に対して応答す
るCPUバス900のバス許可信号の波形g、8
は文字パターンメモリ500に文字ドツトデータ
が書込まれるときの1ワードに対応したデータ送
出信号の波形hを示す。
チヤートを示す。第3図において、1は垂直同期
発生回路340が発生する垂直同期信号の波形
a、2は水平同期発生回路310が発生する水平
同期信号の波形b、3はリフレツシユ発生回路3
20が発生するリフレツシユ信号の波形c、4は
HDMA発生回路330が発生する水平期間
DMA信号の波形d、5はVDMA発生回路350
が発生する垂直期間DMA信号の波形e、6は
DMA制御部600がCPU100に対して発する
CPUバス900のバス要求信号の波形f、7は
CPU100がDMA制御部600に対して応答す
るCPUバス900のバス許可信号の波形g、8
は文字パターンメモリ500に文字ドツトデータ
が書込まれるときの1ワードに対応したデータ送
出信号の波形hを示す。
VSYNC信号aが“o”のときは垂直走査期間
Vであり、“1”のときは垂直帰線期間V′であ
る。
Vであり、“1”のときは垂直帰線期間V′であ
る。
HSYNC信号bが“o”のときは水平走査期間
Hであり、“1”のときは水平帰線期間H′であ
る。
Hであり、“1”のときは水平帰線期間H′であ
る。
既述のように垂直走査期間Vでは水平帰線期間
内H′のみDMA転送し、垂直帰線期間V′では水平
走査期間H内と水平帰線期間H′内で、DMA転送
する。そのため第3図バス要求信号fなどは垂直
走査期間Vが疎で垂直帰線期間V′が密となつて
いる。
内H′のみDMA転送し、垂直帰線期間V′では水平
走査期間H内と水平帰線期間H′内で、DMA転送
する。そのため第3図バス要求信号fなどは垂直
走査期間Vが疎で垂直帰線期間V′が密となつて
いる。
なお、第3図において、A期間は垂直走査期間
Vの一部である。このA期間の拡大図を第4図に
示す。第4図1〜8は第3図の1〜8のそれぞれ
の図番に対応した同一信号である。また、第3図
のB期間は垂直帰線期間V′の一部である。この
B期間の拡大図を第5図に示す。第5図1〜8も
第3図1〜8のそれぞれの図番に対応した同一信
号である。
Vの一部である。このA期間の拡大図を第4図に
示す。第4図1〜8は第3図の1〜8のそれぞれ
の図番に対応した同一信号である。また、第3図
のB期間は垂直帰線期間V′の一部である。この
B期間の拡大図を第5図に示す。第5図1〜8も
第3図1〜8のそれぞれの図番に対応した同一信
号である。
以下、第4図により垂直走査期間Vのリフレツ
シユ動作、DMA転送を説明する。第4図の
HSYNC信号aの立上がりで、リフレツシユ信号
cは“1”となり、文字パターンメモリ500の
リフレツシユ動作を行なう。リフレツシユ動作の
終了時点、すなわちリフレツシユcの立下がり
で、HDMA信号dが“1”となり文字パターン
メモリ500と主記憶部220とのDMA転送が
許可状態となる。DMA転送が行われる場合は、
DMA制御部600がCPUバス900の使用権を
得るために、バス要求信号fが発せられ、CPU
100からその応答信号であるバス許可信号gを
発する。この状態でCPUバス900の使用権を
DMA制御部600が得て、DTSD信号hの発生
により1ワード毎のDMA転送が行なわれる。本
実施例では、垂直走査期間Vの水平帰線期間
H′におけるDMA転送ワード数をN=2としてい
る。従つてバス制御数レジスタへのセツト値も2
としており、1度のバス使用権の獲得により2ワ
ードのDMA転送が可能である。
シユ動作、DMA転送を説明する。第4図の
HSYNC信号aの立上がりで、リフレツシユ信号
cは“1”となり、文字パターンメモリ500の
リフレツシユ動作を行なう。リフレツシユ動作の
終了時点、すなわちリフレツシユcの立下がり
で、HDMA信号dが“1”となり文字パターン
メモリ500と主記憶部220とのDMA転送が
許可状態となる。DMA転送が行われる場合は、
DMA制御部600がCPUバス900の使用権を
得るために、バス要求信号fが発せられ、CPU
100からその応答信号であるバス許可信号gを
発する。この状態でCPUバス900の使用権を
DMA制御部600が得て、DTSD信号hの発生
により1ワード毎のDMA転送が行なわれる。本
実施例では、垂直走査期間Vの水平帰線期間
H′におけるDMA転送ワード数をN=2としてい
る。従つてバス制御数レジスタへのセツト値も2
としており、1度のバス使用権の獲得により2ワ
ードのDMA転送が可能である。
次に垂直帰線期間V′におけるリフレツシユ動
作、DMA転送の説明を第5図を用いて行なう。
水平帰線期間Hにおけるリフレツシユ動作、
DMA転送は垂直走査期間Vと同一であり、既述
のとおりである。水平走査期間HのDMA転送は
VDMA信号eの立上がりとともに始まり、バス
要求信号fの発生とバス許可信号gの応答により
CPUバス900の使用権をDMA制御部600が
得て、2ワード毎のDMA転送が行われる。垂直
帰線期間V′内の水平走査期間Hにおいて、DMA
転送のブロツク数mは3のため、n×m=2×3
=6ワードのDMA転送が行なわれる。従つて垂
直帰線期間V′におけるDMA転送は水平帰線期間
H′の2ワードと水平走査期間Hの6ワードの和
8ワードであり、垂直走査期間Vの4倍である。
作、DMA転送の説明を第5図を用いて行なう。
水平帰線期間Hにおけるリフレツシユ動作、
DMA転送は垂直走査期間Vと同一であり、既述
のとおりである。水平走査期間HのDMA転送は
VDMA信号eの立上がりとともに始まり、バス
要求信号fの発生とバス許可信号gの応答により
CPUバス900の使用権をDMA制御部600が
得て、2ワード毎のDMA転送が行われる。垂直
帰線期間V′内の水平走査期間Hにおいて、DMA
転送のブロツク数mは3のため、n×m=2×3
=6ワードのDMA転送が行なわれる。従つて垂
直帰線期間V′におけるDMA転送は水平帰線期間
H′の2ワードと水平走査期間Hの6ワードの和
8ワードであり、垂直走査期間Vの4倍である。
以上のように本実施例によれば、文字パターン
メモリ500のリフレツシユ動作及びDMA転送
を、水平帰線期間H′で行ない、さらに垂直帰線
期間V′の水平走査期間HでもDMA転送を行なう
機能を設けることにより、文字表示を行ないなが
ら文字パターンメモリ500の内容を維持、また
は短時間での変更が出来、表示画面上に表示不可
能領域をなくすことができる。
メモリ500のリフレツシユ動作及びDMA転送
を、水平帰線期間H′で行ない、さらに垂直帰線
期間V′の水平走査期間HでもDMA転送を行なう
機能を設けることにより、文字表示を行ないなが
ら文字パターンメモリ500の内容を維持、また
は短時間での変更が出来、表示画面上に表示不可
能領域をなくすことができる。
発明の効果
以上のように本発明の表示制御装置は水平帰線
期間の開始とともにリフレツシユ動作を始めるリ
フレツシユ発生回路と、リフレツシユ動作の終了
とともにDMA転送を許可する水平期間DMA信
号発生回路と垂直帰線期間内の水平走査期間に
DMA転送を許可する垂直期間DMA信号発生回
路とを設けることにより、表示画面上の表示不可
能領域をなくし、行間のない文章、図形などを表
示可能とすることが出来、その効果は大なるもの
がある。
期間の開始とともにリフレツシユ動作を始めるリ
フレツシユ発生回路と、リフレツシユ動作の終了
とともにDMA転送を許可する水平期間DMA信
号発生回路と垂直帰線期間内の水平走査期間に
DMA転送を許可する垂直期間DMA信号発生回
路とを設けることにより、表示画面上の表示不可
能領域をなくし、行間のない文章、図形などを表
示可能とすることが出来、その効果は大なるもの
がある。
第1図はCRTの表示画面例を示す図、第2図
は本発明の一実施例における表示制御装置のブロ
ツク図、第3図は表示制御装置の各部のタイミン
グチヤート、第4図は第3図のA期間を拡大した
タイミングチヤート、第5図は第3図のB期間を
拡大したタイミングチヤートである。 320……リフレツシユ発生回路、330……
水平期間DMA信号発生回路、350……垂直期
間DMA信号発生回路、500……文字パターン
メモリ。
は本発明の一実施例における表示制御装置のブロ
ツク図、第3図は表示制御装置の各部のタイミン
グチヤート、第4図は第3図のA期間を拡大した
タイミングチヤート、第5図は第3図のB期間を
拡大したタイミングチヤートである。 320……リフレツシユ発生回路、330……
水平期間DMA信号発生回路、350……垂直期
間DMA信号発生回路、500……文字パターン
メモリ。
Claims (1)
- 【特許請求の範囲】 1 文字のドツトパターンを複数記憶する文字パ
ターンメモリと、水平帰線期間の開始とともに前
記文字パターンメモリをリフレツシユ動作させる
リフレツシユ発生回路と、前記リフレツシユ動作
の終了とともにDMA(ダイレクト・メモリ・ア
クセス)転送をn回許可する水平期間DMA信号
発生回路と、垂直帰線期間内の水平走査期間に
DMA転送をn×m回許可する垂直期間DMA信
号発生回路とを具備する表示制御装置。 (但し、nとmは1以上の整数)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57177911A JPS5967585A (ja) | 1982-10-08 | 1982-10-08 | 表示制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57177911A JPS5967585A (ja) | 1982-10-08 | 1982-10-08 | 表示制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5967585A JPS5967585A (ja) | 1984-04-17 |
JPS6327713B2 true JPS6327713B2 (ja) | 1988-06-03 |
Family
ID=16039213
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57177911A Granted JPS5967585A (ja) | 1982-10-08 | 1982-10-08 | 表示制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5967585A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0359510U (ja) * | 1989-10-16 | 1991-06-12 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62133580A (ja) * | 1985-12-05 | 1987-06-16 | Kazuto Sato | ランダムアクセスデ−タ転送方法 |
-
1982
- 1982-10-08 JP JP57177911A patent/JPS5967585A/ja active Granted
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0359510U (ja) * | 1989-10-16 | 1991-06-12 |
Also Published As
Publication number | Publication date |
---|---|
JPS5967585A (ja) | 1984-04-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5539428A (en) | Video font cache | |
US4876663A (en) | Display interface system using buffered VDRAMs and plural shift registers for data rate control between data source and display | |
US4011556A (en) | Graphic display device | |
EP0106201B1 (en) | Display control circuit for reading display data from a video ram constituted by a dynamic ram, thereby refreshing memory cells of the video ram | |
US4706076A (en) | Apparatus for displaying images defined by a plurality of lines of data | |
JP2637724B2 (ja) | 表示制御装置 | |
JPS6327713B2 (ja) | ||
JPH075870A (ja) | 表示制御システム | |
JPS5836782B2 (ja) | ヒヨウジヨウメモリノ ジブンカツリヨウホウ | |
EP0420291B1 (en) | Display control device | |
JPS6057075B2 (ja) | デイスプレ−装置 | |
JPS58194090A (ja) | デイスプレイ装置 | |
JPH071425B2 (ja) | ラスタ走査表示システム | |
JPS632117B2 (ja) | ||
KR960016740B1 (ko) | 그래픽스 시스템 | |
JPS6138473B2 (ja) | ||
JPH02280194A (ja) | 文字発生器 | |
JPS6364798B2 (ja) | ||
JPH0146072B2 (ja) | ||
JPS58187987A (ja) | 文字図形表示装置 | |
EP0201267A2 (en) | Row processor for bit-map display | |
JPS61200581A (ja) | ビツトマツプ表示制御方式 | |
JPS6140998B2 (ja) | ||
JPS62293291A (ja) | 画像表示装置 | |
JPH02183292A (ja) | Crt表示用装置 |