JPS6327713B2 - - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は文字や図形などのドツトパターンを表
示する表示制御装置に関するものである。

従来例の構成とその問題点 近年、日本語ワードプロセツサなど、漢字を表
示する装置が多くなつた。漢字の表示にはドツト
構成、文字種の点から大容量の文字パターンメモ
リを必要とする。一般に文字パターンメモリには
コストを考慮してダイナミツクRAM（ランダ
ム・アクセス・メモリ）が使用されているが、ダ
イナミツクRAMはリフレツシユ動作を必要とす
る。

従来、漢字表示における文字コード・文字ドツ
トパターン変換にはコードリフレツシユ方式が採
用されて来た。コードリフレツシユ方式とは、１
画面表示分の文字コードを記憶する文字コードリ
フレツシユメモリから表示装置の表示タイミング
に従つて、１文字コードずつ読み出し、その文字
コードに該当する文字パターンを文字パターンメ
モリから読み出し表示装置に表示する。従つて、
文字パターンメモリのリフレツシユ動作、文字パ
ターンメモリへのデータ書込みは必らず文字表示
時間外で行なわれなければならず、第１図に示す
ように文字行と文字行との行間Ｌでそれらを行な
つている装置が多い。

しかしながら、上記の方法では、行間に文字や
記号を表示することが出来ないため、行間のない
文章の表示、図形の表示などが不可能であるとい
う問題点を有していた。

発明の目的 本発明は上記従来の問題点を解消するもので、
行間のない文章の表示、図形の表示が可能である
とともに、画面更新時間の短い表示制御装置を提
供することを目的とする。

発明の構成 本発明は上記目的を達するために、水平帰線期
間の開始とともに動作するリフレツシユ発生回路
と、リフレツシユ動作の終了とともにｎ回だけ
DMA（ダイレクト・メモリ・アクセス）転送を
許可する水平期間DMA信号発生回路と、垂直帰
線期間内の水平走査期間にｎ×ｍ回だけDMA転
送を許可させる垂直期間DMA信号発生回路とを
設け、文字パターンメモリのリフレツシユを水平
帰線期間内の前半で行ない、前記文字パターンメ
モリへのデータ書込みを水平帰線期間内の後半
と、垂直帰線期間内の水平走査期間で行なうこと
により、表示画面上の表示不可能領域をなくすこ
とができるようにしたものである。

実施例の説明 以下、本発明の一実施例について図面を参照し
ながら説明する。

第２図は本発明の一実施例における表示制御装
置のブロツクを示すものである。

第２図において、１００は本装置全体のデータ
処理・制御を行なう中央処理部（以下、CPUと
称す）、２１０はデータ処理・制御を行なうプロ
グラムを格納する第１の主記憶部、２２０はデー
タ処理・制御を行なうデータを格納する第２の主
記憶部である。３００は陰極線管（以下、CRT
と称す）への表示を行なう各種信号を発生する同
期発生部であり、水平同期発生回路３１０、リフ
レツシユ発生回路３２０、水平期間DMA信号発
生回路（HDMA発生）３３０、垂直同期発生回
路３４０、垂直期間DMA信号発生回路（VDMA
発生）３５０などを内蔵している。４００は表示
画面に対応した文字コードを記憶しているCRT
コードリフレツシユメモリである。５００は漢字
などの文字ドツトパターンを複数個記憶している
文字パターンメモリであり、データはCPUバス
９００を介してDMA転送され、CRTバス８１０
を介してCRT８００へ文字表示される。６００
は文字パターンメモリ５００へ文字ドツトデータ
をDMA転送させるDMA制御部であり、メモリ
アドレスレジスタ（MAR）６０１、ワード計数
レジスタ（WCR）６０２、バス制御数レジスタ
（BCR）６０３を内蔵している。ここで、バス制
御数レジスタ６０３とは、DMA転送時のCPUバ
ス９００の使用権を１ワード毎要求するのではな
く、１度獲得した使用権は指定されたワード数だ
けDMA転送が終了するまで放棄しないバス制御
方式での指定ワード数を記憶するレジスタであ
る。

以上のように構成された表示制御装置につい
て、以下その動作を説明する。

まず、同期発生部３００への初期値設定、コー
ドリフレツシユメモリ４００への文字コードの書
込み、文字パターンメモリ５００への文字ドツト
データの転送、MAR６０１、WCR６０２、
BCR６０３へのデータ書込みなどは、CPU１０
０およびDMA制御部６００により行なわれる。
CRTコードリフレツシユメモリ４００の文字コ
ードは、同期発生部３００から発生される各種信
号により画面表示に対応して読み出され、読み出
された文字コードに該当する文字ドツトデータが
文字パターンメモリ５００から読み出されCRT
８００へ表示される。なお、文字パターンメモリ
５００からの読み出しは、第１図に示す表示画面
上の水平走査期間Ｈと垂直走査期間Ｖで囲まれた
領域でのみ行なわれ、他の期間でリフレツシユ動
作とDMA転送を行なう。

次にリフレツシユ動作、DMA転送について説
明する。基本的にリフレツシユ動作は第１図表示
画面上の水平帰線期間Ｈの始まりとともに行ない
リフレツシユ動作の終了とともにｎワード（本実
施例ではｎ＝２）のDMA転送を行ない、水平帰
線期間が終了する。垂直走査期間Ｖにおいては水
平帰線期間Ｈのみ上記の動作を行ない、垂直帰線
期間V′では水平帰線期間H′における上記の動作
に加えて水平走査期間Ｈでもｎ×ｍワード（本実
施例ではｎ＝２、ｍ＝３）のDMA転送を行な
う。

上記リフレツシユ動作、DMA転送を行わせる
各種信号は同期発生部３００内で生成される。そ
して水平同期発生回路３１０は水平同期信号を発
生し、水平同期信号をトリガとしてリフレツシユ
発生回路３２０はリフレツシユ信号を発生する。
リフレツシユ信号の終わりでHDMA発生回路３
３０は起動され水平帰線期間H′内でのDMA動作
を許可する。一方、垂直同期発生３４０が発生す
る垂直同期信号Ｖの始まりをトリガとして
VDMA発生回路３５０は垂直帰線期間V′内にお
ける水平走査期間ＨのDMA転送を許可する。こ
のときVDMA発生回路３５０は水平同期発生回
路３１０が発生する水平同期信号およびHDMA
発生回路３３０が発生するDMA転送の許可信号
を参照する。

第３図に本実施例の表示制御装置のタイミング
チヤートを示す。第３図において、１は垂直同期
発生回路３４０が発生する垂直同期信号の波形
ａ、２は水平同期発生回路３１０が発生する水平
同期信号の波形ｂ、３はリフレツシユ発生回路３
２０が発生するリフレツシユ信号の波形ｃ、４は
HDMA発生回路３３０が発生する水平期間
DMA信号の波形ｄ、５はVDMA発生回路３５０
が発生する垂直期間DMA信号の波形ｅ、６は
DMA制御部６００がCPU１００に対して発する
CPUバス９００のバス要求信号の波形ｆ、７は
CPU１００がDMA制御部６００に対して応答す
るCPUバス９００のバス許可信号の波形ｇ、８
は文字パターンメモリ５００に文字ドツトデータ
が書込まれるときの１ワードに対応したデータ送
出信号の波形ｈを示す。

VSYNC信号ａが“ｏ”のときは垂直走査期間
Ｖであり、“１”のときは垂直帰線期間V′であ
る。

HSYNC信号ｂが“ｏ”のときは水平走査期間
Ｈであり、“１”のときは水平帰線期間H′であ
る。

既述のように垂直走査期間Ｖでは水平帰線期間
内H′のみDMA転送し、垂直帰線期間V′では水平
走査期間Ｈ内と水平帰線期間H′内で、DMA転送
する。そのため第３図バス要求信号ｆなどは垂直
走査期間Ｖが疎で垂直帰線期間V′が密となつて
いる。

なお、第３図において、Ａ期間は垂直走査期間
Ｖの一部である。このＡ期間の拡大図を第４図に
示す。第４図１〜８は第３図の１〜８のそれぞれ
の図番に対応した同一信号である。また、第３図
のＢ期間は垂直帰線期間V′の一部である。この
Ｂ期間の拡大図を第５図に示す。第５図１〜８も
第３図１〜８のそれぞれの図番に対応した同一信
号である。

以下、第４図により垂直走査期間Ｖのリフレツ
シユ動作、DMA転送を説明する。第４図の
HSYNC信号ａの立上がりで、リフレツシユ信号
ｃは“１”となり、文字パターンメモリ５００の
リフレツシユ動作を行なう。リフレツシユ動作の
終了時点、すなわちリフレツシユｃの立下がり
で、HDMA信号ｄが“１”となり文字パターン
メモリ５００と主記憶部２２０とのDMA転送が
許可状態となる。DMA転送が行われる場合は、
DMA制御部６００がCPUバス９００の使用権を
得るために、バス要求信号ｆが発せられ、CPU
１００からその応答信号であるバス許可信号ｇを
発する。この状態でCPUバス９００の使用権を
DMA制御部６００が得て、DTSD信号ｈの発生
により１ワード毎のDMA転送が行なわれる。本
実施例では、垂直走査期間Ｖの水平帰線期間
H′におけるDMA転送ワード数をＮ＝２としてい
る。従つてバス制御数レジスタへのセツト値も２
としており、１度のバス使用権の獲得により２ワ
ードのDMA転送が可能である。

次に垂直帰線期間V′におけるリフレツシユ動
作、DMA転送の説明を第５図を用いて行なう。
水平帰線期間Ｈにおけるリフレツシユ動作、
DMA転送は垂直走査期間Ｖと同一であり、既述
のとおりである。水平走査期間ＨのDMA転送は
VDMA信号ｅの立上がりとともに始まり、バス
要求信号ｆの発生とバス許可信号ｇの応答により
CPUバス９００の使用権をDMA制御部６００が
得て、２ワード毎のDMA転送が行われる。垂直
帰線期間V′内の水平走査期間Ｈにおいて、DMA
転送のブロツク数ｍは３のため、ｎ×ｍ＝２×３
＝６ワードのDMA転送が行なわれる。従つて垂
直帰線期間V′におけるDMA転送は水平帰線期間
H′の２ワードと水平走査期間Ｈの６ワードの和
８ワードであり、垂直走査期間Ｖの４倍である。

以上のように本実施例によれば、文字パターン
メモリ５００のリフレツシユ動作及びDMA転送
を、水平帰線期間H′で行ない、さらに垂直帰線
期間V′の水平走査期間ＨでもDMA転送を行なう
機能を設けることにより、文字表示を行ないなが
ら文字パターンメモリ５００の内容を維持、また
は短時間での変更が出来、表示画面上に表示不可
能領域をなくすことができる。

発明の効果 以上のように本発明の表示制御装置は水平帰線
期間の開始とともにリフレツシユ動作を始めるリ
フレツシユ発生回路と、リフレツシユ動作の終了
とともにDMA転送を許可する水平期間DMA信
号発生回路と垂直帰線期間内の水平走査期間に
DMA転送を許可する垂直期間DMA信号発生回
路とを設けることにより、表示画面上の表示不可
能領域をなくし、行間のない文章、図形などを表
示可能とすることが出来、その効果は大なるもの
がある。

【図面の簡単な説明】

第１図はCRTの表示画面例を示す図、第２図
は本発明の一実施例における表示制御装置のブロ
ツク図、第３図は表示制御装置の各部のタイミン
グチヤート、第４図は第３図のＡ期間を拡大した
タイミングチヤート、第５図は第３図のＢ期間を
拡大したタイミングチヤートである。 ３２０……リフレツシユ発生回路、３３０……
水平期間DMA信号発生回路、３５０……垂直期
間DMA信号発生回路、５００……文字パターン
メモリ。

Claims (1)

1. 【特許請求の範囲】 １ 文字のドツトパターンを複数記憶する文字パ
   ターンメモリと、水平帰線期間の開始とともに前
   記文字パターンメモリをリフレツシユ動作させる
   リフレツシユ発生回路と、前記リフレツシユ動作
   の終了とともにDMA（ダイレクト・メモリ・ア
   クセス）転送をｎ回許可する水平期間DMA信号
   発生回路と、垂直帰線期間内の水平走査期間に
   DMA転送をｎ×ｍ回許可する垂直期間DMA信
   号発生回路とを具備する表示制御装置。 （但し、ｎとｍは１以上の整数）