JPS5967585A - 表示制御装置 - Google Patents
表示制御装置Info
- Publication number
- JPS5967585A JPS5967585A JP57177911A JP17791182A JPS5967585A JP S5967585 A JPS5967585 A JP S5967585A JP 57177911 A JP57177911 A JP 57177911A JP 17791182 A JP17791182 A JP 17791182A JP S5967585 A JPS5967585 A JP S5967585A
- Authority
- JP
- Japan
- Prior art keywords
- period
- dma
- horizontal
- vertical
- generation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は文字や図形などのドツトパターンを表示する表
示制御装置に関するものである。
示制御装置に関するものである。
従来例の構成とその問題点
近年、日本語ワードプロセッサなど、漢字を表示する装
置が多くなった。漢字の表示にはドツト構成、文字種の
点から大容量の文字パターンメモリを必要とする。一般
に文字パターンメモリにはコストを考慮してダイナミッ
クＲＡＭ （ランダム・アクセス・メモリ）が使用され
ているが、ダイナミックＲＡＭはりフレソンユ動作を必
要とする。
置が多くなった。漢字の表示にはドツト構成、文字種の
点から大容量の文字パターンメモリを必要とする。一般
に文字パターンメモリにはコストを考慮してダイナミッ
クＲＡＭ （ランダム・アクセス・メモリ）が使用され
ているが、ダイナミックＲＡＭはりフレソンユ動作を必
要とする。
従来、漢字表示における文字コード・文字ドツトパター
ン変換にはコードリフレッシュ方式が採用されて来た。
ン変換にはコードリフレッシュ方式が採用されて来た。
コードリフレッシュ方式とは、１画面表示分の文字コー
ドを記憶する文字コードリフＬ／ノンユメモリから表示
装置の表示タイミングに従って、１文字コードずつ読み
出し、その文字コードに該当する文字パターンを文字パ
ターンメモリから読み出し表示装置に表示する。従って
、文字パターンメモリのりフレッシュ動作、文字パター
ンメモリへのデータ書込みは必らず文字表示時間外で行
なわれなければならず、第１図に示すように文字行と文
字行との行間りでそれらを行なっている装置が多い。
ドを記憶する文字コードリフＬ／ノンユメモリから表示
装置の表示タイミングに従って、１文字コードずつ読み
出し、その文字コードに該当する文字パターンを文字パ
ターンメモリから読み出し表示装置に表示する。従って
、文字パターンメモリのりフレッシュ動作、文字パター
ンメモリへのデータ書込みは必らず文字表示時間外で行
なわれなければならず、第１図に示すように文字行と文
字行との行間りでそれらを行なっている装置が多い。
しかしながら、上記の方法では、行間に文字や記号を表
示することが出来ないため、行間のない文章の表示、図
形の表示などが不可能であるという問題点を有していた
。
示することが出来ないため、行間のない文章の表示、図
形の表示などが不可能であるという問題点を有していた
。
発明の目的
本発明は上記従来の問題点を解消するもので、行間のな
い文章の表示、図形の表示が可能であるとともに、画面
更新時間の短い表示制御装置を提供することを目的とす
る。
い文章の表示、図形の表示が可能であるとともに、画面
更新時間の短い表示制御装置を提供することを目的とす
る。
発明の構成
本発明は上記目的を達するだめに、水平帰線期間の開始
とともに動作するりフレノノユ発生回路と、リフレッシ
ュ動作の終了とともにｎ回だけＤＭＡ（ダイレクト・メ
モリ・アクセス）転送を許可する水平期間ＤＭＡ信号発
生回路と、垂直帰線期間内の水平走査期間にｎｘｍ回だ
けＤＭＡ転送を許可させる垂直期間ＤＭＡ信号発生回路
とを設ケ、文字パターンメモリのリフレッシュを水平帰
線期間内の前半で行ない、前記文字パターンメモリへの
データ書込みを水平帰線期間内の後半と、垂直帰線期間
内の水平走査期間で行なうことにより、表示画面上の表
示不可能領域をなくすことができるようにしたものであ
る。
とともに動作するりフレノノユ発生回路と、リフレッシ
ュ動作の終了とともにｎ回だけＤＭＡ（ダイレクト・メ
モリ・アクセス）転送を許可する水平期間ＤＭＡ信号発
生回路と、垂直帰線期間内の水平走査期間にｎｘｍ回だ
けＤＭＡ転送を許可させる垂直期間ＤＭＡ信号発生回路
とを設ケ、文字パターンメモリのリフレッシュを水平帰
線期間内の前半で行ない、前記文字パターンメモリへの
データ書込みを水平帰線期間内の後半と、垂直帰線期間
内の水平走査期間で行なうことにより、表示画面上の表
示不可能領域をなくすことができるようにしたものであ
る。
実施例の説明
以下、本発明の一実施例について図面を参照しながら説
明する。
明する。
第２図は本発明の一実施例における表示制御装置のブロ
ックを示すものである。
ックを示すものである。
第２図において、１００は本装置全体のデータ処理・制
御を行なう中央処理部（以’ＦＸＣＰＵと称す）、２１
０はデータ処理・制御を行なうプログラムを格納する第
１の主記憶部、２２０はデータ処理・制御を行なうデー
タを格納する第２の主記憶部である。３０ｏは陰極線管
（以下、ＣＲＴと称す）への表示を行なう各種信号を発
生する同期発生部であり、水平同期発生回路３１０、リ
フレノツユ発生回路３２０、水平期間ＤＭＡ信号発生回
路（ＨＤＭＡ発生）３３０、垂直同期発生回路３４０、
垂直期間ＤＭＡ信号発生回路（ＶＤＭＡ発生）３５０な
どを内蔵している。４００は表示画面に対応した文字コ
ードを記憶しているＣＲＴコードリフレノンユメモリで
ある。５００は漢字などの文字ドツトパターンを複数個
記憶している文字パターンメモリであり、データはＣＰ
Ｕ、くス９００を介してＤＭＡ転送され、ＣＲＴノくス
８１０を介してＣＲＴ８００へ文字表示される。
御を行なう中央処理部（以’ＦＸＣＰＵと称す）、２１
０はデータ処理・制御を行なうプログラムを格納する第
１の主記憶部、２２０はデータ処理・制御を行なうデー
タを格納する第２の主記憶部である。３０ｏは陰極線管
（以下、ＣＲＴと称す）への表示を行なう各種信号を発
生する同期発生部であり、水平同期発生回路３１０、リ
フレノツユ発生回路３２０、水平期間ＤＭＡ信号発生回
路（ＨＤＭＡ発生）３３０、垂直同期発生回路３４０、
垂直期間ＤＭＡ信号発生回路（ＶＤＭＡ発生）３５０な
どを内蔵している。４００は表示画面に対応した文字コ
ードを記憶しているＣＲＴコードリフレノンユメモリで
ある。５００は漢字などの文字ドツトパターンを複数個
記憶している文字パターンメモリであり、データはＣＰ
Ｕ、くス９００を介してＤＭＡ転送され、ＣＲＴノくス
８１０を介してＣＲＴ８００へ文字表示される。
６００は文字パターンメモリ５００へ文字ドツトデータ
をＤＭＡ転送させるＤＭＡ制御部であり、メモリアドレ
スレジスタ（ＭＡＲ）ｅｏｌ、ワード計数レジスタ（Ｖ
ＯＲ）６０２、ノくス制御数レジスタ（ＢＣＲ）ａｏ３
を内蔵している。ここで、バス制御数レジスタ６０３と
は、ＤＭＡ転送時のＧＰＵバス９００の使用権を１ワー
ド毎要求するのではなく、１度獲得した使用権は指定さ
れたワード数だけＤＭＡ転送が終了するまで放棄しない
バス制御方式での指定ワード数を記憶するレジスタであ
る。
をＤＭＡ転送させるＤＭＡ制御部であり、メモリアドレ
スレジスタ（ＭＡＲ）ｅｏｌ、ワード計数レジスタ（Ｖ
ＯＲ）６０２、ノくス制御数レジスタ（ＢＣＲ）ａｏ３
を内蔵している。ここで、バス制御数レジスタ６０３と
は、ＤＭＡ転送時のＧＰＵバス９００の使用権を１ワー
ド毎要求するのではなく、１度獲得した使用権は指定さ
れたワード数だけＤＭＡ転送が終了するまで放棄しない
バス制御方式での指定ワード数を記憶するレジスタであ
る。
以上のように構成された表示制御装置について、以Ｆそ
の動作を説明する。
の動作を説明する。
まず、同期発生部３００への初期値設定、コードリフレ
ノンユメモリ４００への文字コードの書込み、文字ノ々
ター／メモリ６００への文字ドツトデータの転送、ＭＡ
Ｒ６０１、ＷＣｉＲ６０２、ＢＣＲ６０３へのデータ書
込みなどは、ＣＰＵ１００およびＤＭＡ制御部６００に
より行なわれる。ＣＲＴ：ｌ、−ドリフレッンユメモリ
４００の文字コードは、同期発生部３００から発生され
る各種信号により画面表示に対応して読み出され、読み
出された文字コードに該当する文字ド、ノドデータが文
字パターンメモリ５００から読み出されＣＲＴ８００へ
表示される。なお、文字ノくターンメモリ５００からの
読み出しは、第１図に示す表示画面上の水子走査期間Ｈ
と垂直走査期間Ｖで囲まれた領域でのみ行なわれ、他の
期間でリフレッシュ動作とＤＭＡ転送を行なう。
ノンユメモリ４００への文字コードの書込み、文字ノ々
ター／メモリ６００への文字ドツトデータの転送、ＭＡ
Ｒ６０１、ＷＣｉＲ６０２、ＢＣＲ６０３へのデータ書
込みなどは、ＣＰＵ１００およびＤＭＡ制御部６００に
より行なわれる。ＣＲＴ：ｌ、−ドリフレッンユメモリ
４００の文字コードは、同期発生部３００から発生され
る各種信号により画面表示に対応して読み出され、読み
出された文字コードに該当する文字ド、ノドデータが文
字パターンメモリ５００から読み出されＣＲＴ８００へ
表示される。なお、文字ノくターンメモリ５００からの
読み出しは、第１図に示す表示画面上の水子走査期間Ｈ
と垂直走査期間Ｖで囲まれた領域でのみ行なわれ、他の
期間でリフレッシュ動作とＤＭＡ転送を行なう。
次にリフＶノンユ動作、ＤＭＡ転送について説明する。
基本的にリフレッシュ動作は第１図表示画面上の水平帰
線期間Ｈの始まりとともに行ないりフレッシュ動作の終
了とともにｎワード（本実施例ではｎ−２）のＤＭＡ転
送を行ない、水平帰線期間が終了する。垂直走査期間Ｖ
においては水平帰線期間Ｈのみ上記の動作を行ない、垂
直帰線加えて水平走査期間Ｈでもｎｘｍワード（本実施
例ではｎ＝２、ｍ−３）のＤＭＡ転送を行なう。
線期間Ｈの始まりとともに行ないりフレッシュ動作の終
了とともにｎワード（本実施例ではｎ−２）のＤＭＡ転
送を行ない、水平帰線期間が終了する。垂直走査期間Ｖ
においては水平帰線期間Ｈのみ上記の動作を行ない、垂
直帰線加えて水平走査期間Ｈでもｎｘｍワード（本実施
例ではｎ＝２、ｍ−３）のＤＭＡ転送を行なう。
上記リフレノンユ動作、ＤＭＡ転送を行わせる各種信号
は同期発生部３００内で生成される。そして水平同期発
生回路３１０は水平同期信号を発生し、水平同期信号を
トリガとしてリフレノンユ発生回路３２０はリフレッシ
ュ信号を発生する。
は同期発生部３００内で生成される。そして水平同期発
生回路３１０は水平同期信号を発生し、水平同期信号を
トリガとしてリフレノンユ発生回路３２０はリフレッシ
ュ信号を発生する。
リフレッシュ信号の終わりでＨＤＭＡ発生回路３３０は
起動され水平帰線期間Ｈ内でのＤＭＡ動作を許可する。
起動され水平帰線期間Ｈ内でのＤＭＡ動作を許可する。
一方、垂直同期発生３４０が発生する垂直同期信号Ｖの
始まりをトリガとしてＶＤＭＡ発生回路３５０は垂直帰
線期間Ｖ内における水平走査期間ＨのＤＭＡ転送を許可
する。このときＶＤＭＡ発生回路３５０は水平同期発生
回路３１ｏが発生する水平同期信号およびＨＤＭＡ発生
回路３３０が発生するＤＭＡ転送の許可信号を参照する
。
始まりをトリガとしてＶＤＭＡ発生回路３５０は垂直帰
線期間Ｖ内における水平走査期間ＨのＤＭＡ転送を許可
する。このときＶＤＭＡ発生回路３５０は水平同期発生
回路３１ｏが発生する水平同期信号およびＨＤＭＡ発生
回路３３０が発生するＤＭＡ転送の許可信号を参照する
。
第３図に本実施例の表示制御装置のタイミングチャート
を示す。第３図において、（１）は垂直同期発生回路３
４０が発生する垂直同期信号の波形ａ、（２）は水平同
期発生回路３１０が発生する水平同期信号の波形ｂ、（
３）はりフレッシュ発生回路３２０が発生するりフレノ
ンユ信号の波形ｃ 、 （４）はＨＤＭＡ発生回路３３
０が発生する水平期間ＤＭＡ信号の波形ｄ、（５）はＶ
ＤＭＡ発生回路３６０が発生する垂直期間ＤＭＡ信号の
波形ｅ 、 （６）はＤＭＡ制御部６００がｃｐｔｚ○
Ｏに対して発するＣＰＵバス９００のバス要求信号の波
形ｆ 、 （７）はＣＰＵ１００がＤＭＡ制御部６００
に対して応答するＣＰＵバス９００のバス許可信号の波
形ｇ、（８）は文字パターンメモリ５００に文字ドツト
データが書込まれるときの１ワードに対応したデータ送
出信号の波形りを示す。
を示す。第３図において、（１）は垂直同期発生回路３
４０が発生する垂直同期信号の波形ａ、（２）は水平同
期発生回路３１０が発生する水平同期信号の波形ｂ、（
３）はりフレッシュ発生回路３２０が発生するりフレノ
ンユ信号の波形ｃ 、 （４）はＨＤＭＡ発生回路３３
０が発生する水平期間ＤＭＡ信号の波形ｄ、（５）はＶ
ＤＭＡ発生回路３６０が発生する垂直期間ＤＭＡ信号の
波形ｅ 、 （６）はＤＭＡ制御部６００がｃｐｔｚ○
Ｏに対して発するＣＰＵバス９００のバス要求信号の波
形ｆ 、 （７）はＣＰＵ１００がＤＭＡ制御部６００
に対して応答するＣＰＵバス９００のバス許可信号の波
形ｇ、（８）は文字パターンメモリ５００に文字ドツト
データが書込まれるときの１ワードに対応したデータ送
出信号の波形りを示す。
ＶＳＹＮＣ信号（ａ）がゝゝ０”のときは垂直走査期間
Ｖであり、１”のときは垂直帰線期間Ｖ′である。
Ｖであり、１”のときは垂直帰線期間Ｖ′である。
Ｈ８ＹＮＣ信号（ｂ）がＯ”のときは水平走査期間Ｈで
あり ＋＋１１／のときは水平帰線期間Ｈである。
あり ＋＋１１／のときは水平帰線期間Ｈである。
既述のように垂直走査期間Ｖでは水平帰線期間内Ｈのみ
ＤＭＡ転送し、垂直帰線期間Ｖでは水平走査期間Ｈ内と
水平帰線期間Ｈ内で、ＤＭＡ転送する。そのため第３図
バス要求信号ｆなどは垂直走査期間Ｖが疎で垂直帰線期
間Ｖが密となっている。
ＤＭＡ転送し、垂直帰線期間Ｖでは水平走査期間Ｈ内と
水平帰線期間Ｈ内で、ＤＭＡ転送する。そのため第３図
バス要求信号ｆなどは垂直走査期間Ｖが疎で垂直帰線期
間Ｖが密となっている。
なお、第３図において、Ａ期間は垂直走査期間Ｖの一部
である。このＡ期間の拡大図を第４図に示す。第４図（
１）〜（８）は第３図の（１）〜（８）のそれぞれの図
番に対応した同一信号である。また、第３図のＢ期間は
垂直帰線期間Ｖの一部である。このＢ期間の拡大図を第
５図に示す。第５図（１）〜（８）も第３図（１）〜（
８）のそれぞれの図番に対応した同一信号である。
である。このＡ期間の拡大図を第４図に示す。第４図（
１）〜（８）は第３図の（１）〜（８）のそれぞれの図
番に対応した同一信号である。また、第３図のＢ期間は
垂直帰線期間Ｖの一部である。このＢ期間の拡大図を第
５図に示す。第５図（１）〜（８）も第３図（１）〜（
８）のそれぞれの図番に対応した同一信号である。
以下、第４図により垂直走査期間Ｖのリフレノンユ動作
、ＤＭＡ転送を説明する。第４図のＨ３ＹＮＯ信号ａの
立上がりで、リフレッシュ信号Ｃはゝ１１“となり、文
字パターンメモリ５００のリフレッシュ動作を行なう。
、ＤＭＡ転送を説明する。第４図のＨ３ＹＮＯ信号ａの
立上がりで、リフレッシュ信号Ｃはゝ１１“となり、文
字パターンメモリ５００のリフレッシュ動作を行なう。
リフレッシュ動作の終了時点、すなわちリフレッシュＣ
の立下がりで、ＨＤＭＡＤＭＡ信号上“となり文字パタ
ーンメモ１Ｊｓｏｏと主記憶部２２０とのＤＭＡ転送が
許可状態となる。
の立下がりで、ＨＤＭＡＤＭＡ信号上“となり文字パタ
ーンメモ１Ｊｓｏｏと主記憶部２２０とのＤＭＡ転送が
許可状態となる。
ＤＭＡ転送が行われる場合は、ＤＭＡ制御部６００がＣ
ＰＵバス９００の使用権を得るだめに、バス要求信号ｆ
が発せら汎、ＣＰＵ１００からその応答信号であるバス
許可信号ｇを発する。この状態でＣＰＵバス９００の使
用権をＤＭＡ制御部６００が得て、ＤＴＳＤ信号りの発
生により１ワード毎のＤＭＡ転送が行なわれる。本実施
例では、垂直走査期間Ｖの水平帰線期間ＨにおけるＤＭ
Ａ転送ワード数をｎ＝２としている。従ってバス制御数
レジスタへのセント値も２としており、１度のバス筺用
権の獲得により２ワードのＤＭＡ転送が可能である。
ＰＵバス９００の使用権を得るだめに、バス要求信号ｆ
が発せら汎、ＣＰＵ１００からその応答信号であるバス
許可信号ｇを発する。この状態でＣＰＵバス９００の使
用権をＤＭＡ制御部６００が得て、ＤＴＳＤ信号りの発
生により１ワード毎のＤＭＡ転送が行なわれる。本実施
例では、垂直走査期間Ｖの水平帰線期間ＨにおけるＤＭ
Ａ転送ワード数をｎ＝２としている。従ってバス制御数
レジスタへのセント値も２としており、１度のバス筺用
権の獲得により２ワードのＤＭＡ転送が可能である。
次に垂直帰線期間Ｖにおけるリフレッシュ動作、ＤＭＡ
転送の説明を第５図を用いて行なう。水平帰線期間Ｈに
おけるリフレノンユ動作、ＤＭＡ転送は垂直走査期間Ｖ
と同一であり、既述のとおりである。水平走査期間Ｈの
ＤＭＡ転送はＶＤＭＡＤＭＡ信号上がりとともに始まり
、バス要求信号での発生とバス許可信号ｇの応答により
ＣＰＵバス９００の使用権をＤＭＡ制御部６００が得て
、２ワード毎のＤＭＡ転送が行われる。垂直帰線期間Ｖ
内の水平走査期間Ｈにおいて、ＤＭＡ転送のブロック数
ｍは３のため、ｎＸｍ＝２Ｘ３＝６ワードのＤＭＡ転送
が行なわれる。従って垂直帰線期間ＶにおけるＤＭＡ転
送は水平帰線期間Ｈの２ワードと水平走査期間Ｈの８ワ
ードの和８ワードであり、垂直走査期間Ｖの４倍である
。
転送の説明を第５図を用いて行なう。水平帰線期間Ｈに
おけるリフレノンユ動作、ＤＭＡ転送は垂直走査期間Ｖ
と同一であり、既述のとおりである。水平走査期間Ｈの
ＤＭＡ転送はＶＤＭＡＤＭＡ信号上がりとともに始まり
、バス要求信号での発生とバス許可信号ｇの応答により
ＣＰＵバス９００の使用権をＤＭＡ制御部６００が得て
、２ワード毎のＤＭＡ転送が行われる。垂直帰線期間Ｖ
内の水平走査期間Ｈにおいて、ＤＭＡ転送のブロック数
ｍは３のため、ｎＸｍ＝２Ｘ３＝６ワードのＤＭＡ転送
が行なわれる。従って垂直帰線期間ＶにおけるＤＭＡ転
送は水平帰線期間Ｈの２ワードと水平走査期間Ｈの８ワ
ードの和８ワードであり、垂直走査期間Ｖの４倍である
。
以上のように本実施例によれば、文字パターンメモＩＪ
５００のリフレッシュ動作及びＤＭＡ転送を、水平帰
線期間Ｈで行ない、さらに垂直帰線期間Ｖの水平走査期
間ＨでもＤＭＡ転送を行なう機能を設けることにより、
文字表示を行ないながら文字パターンメモ１Ｊ５００の
内容を維持、まだは短時間での変更が出来、表示画面上
に表示不可能領域をなくすことができる。
５００のリフレッシュ動作及びＤＭＡ転送を、水平帰
線期間Ｈで行ない、さらに垂直帰線期間Ｖの水平走査期
間ＨでもＤＭＡ転送を行なう機能を設けることにより、
文字表示を行ないながら文字パターンメモ１Ｊ５００の
内容を維持、まだは短時間での変更が出来、表示画面上
に表示不可能領域をなくすことができる。
発明の効果
以上のように本発明の表示制御装置は水平帰線期間の開
始とともにリフレッシュ動作を始めるリフレッシュ発生
回路と、リフレッシュ動作の終了とともにＤＭＡ転送を
許可する水平期間ＤＭＡ信号発生回路と垂直帰線期間内
の水平走査期間にＤＭＡ転送を許可する垂直期間ＤＭＡ
信号発生回路とを設けることにより、表示画面上の表示
不可能領域をなくし、行間のない文章、図形などを表示
可能とすることが出来、その効果は犬なるものがある。
始とともにリフレッシュ動作を始めるリフレッシュ発生
回路と、リフレッシュ動作の終了とともにＤＭＡ転送を
許可する水平期間ＤＭＡ信号発生回路と垂直帰線期間内
の水平走査期間にＤＭＡ転送を許可する垂直期間ＤＭＡ
信号発生回路とを設けることにより、表示画面上の表示
不可能領域をなくし、行間のない文章、図形などを表示
可能とすることが出来、その効果は犬なるものがある。
第１図はＣＲＴの表示画面例を示す図、第２図は本発明
の一実施例における表示制御装置のブロック図、第３図
は表示制御装置の各部のタイミングチャート、第４図は
第３図のＡ期間を拡大したタイミングチャート、第５図
は第３図のＢ期間を拡大したタイミングチャートである
。 ３２０・・・・・リフレッシュ発生回路、３３０・・・
・・・水平期間ＤＭＡ信号発生回路、３５０・・・・垂
直期間ＤＭＡ信号発生回路、５００・・・文字パターン
メモリ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２区 ７丁５３ 図 １ｑ １−１ｉＢ 第４図
の一実施例における表示制御装置のブロック図、第３図
は表示制御装置の各部のタイミングチャート、第４図は
第３図のＡ期間を拡大したタイミングチャート、第５図
は第３図のＢ期間を拡大したタイミングチャートである
。 ３２０・・・・・リフレッシュ発生回路、３３０・・・
・・・水平期間ＤＭＡ信号発生回路、３５０・・・・垂
直期間ＤＭＡ信号発生回路、５００・・・文字パターン
メモリ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２区 ７丁５３ 図 １ｑ １−１ｉＢ 第４図
Claims (1)
- 【特許請求の範囲】 文字のドツトパターンを複数記憶する文字パターンメモ
リと、水平帰線期間の開始とともに前記文字パターンメ
モリをリフレッシュ動作させるリフンッシュ発生回路と
、前記リフレッシュ動作の終了とともにＤＭＡ （ダイ
レクト・メモリ・アクセス）転送をｎ回許可する水平期
間ＤＭＡ信号発生回路と、垂直帰線期間内の水平走査期
間にＤＭＡ転送をｎｘｍ回許可する垂直期間ＤＭＡ信号
発生回路とを具備する表示制御装置。 （但し、ｎとｍは１以上の整数）
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57177911A JPS5967585A (ja) | 1982-10-08 | 1982-10-08 | 表示制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57177911A JPS5967585A (ja) | 1982-10-08 | 1982-10-08 | 表示制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5967585A true JPS5967585A (ja) | 1984-04-17 |
| JPS6327713B2 JPS6327713B2 (ja) | 1988-06-03 |
Family
ID=16039213
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57177911A Granted JPS5967585A (ja) | 1982-10-08 | 1982-10-08 | 表示制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5967585A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62133580A (ja) * | 1985-12-05 | 1987-06-16 | Kazuto Sato | ランダムアクセスデ−タ転送方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0359510U (ja) * | 1989-10-16 | 1991-06-12 |
-
1982
- 1982-10-08 JP JP57177911A patent/JPS5967585A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62133580A (ja) * | 1985-12-05 | 1987-06-16 | Kazuto Sato | ランダムアクセスデ−タ転送方法 |
| JPH0568745B2 (ja) * | 1985-12-05 | 1993-09-29 | Akita Ken |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6327713B2 (ja) | 1988-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0760305B2 (ja) | ビデオ表示制御回路 | |
| JPS5912176B2 (ja) | デイジタル・テレビジヨン・デイスプレイのためのカ−ソル回路 | |
| US4737780A (en) | Display control circuit for reading display data from a video RAM constituted by a dynamic RAM, thereby refreshing memory cells of the video RAM | |
| JPS6332591A (ja) | 文字発生器に基づく図形装置 | |
| JPS5967585A (ja) | 表示制御装置 | |
| JPH075870A (ja) | 表示制御システム | |
| JPH0361199B2 (ja) | ||
| JP2623541B2 (ja) | 画像処理装置 | |
| JPS5836782B2 (ja) | ヒヨウジヨウメモリノ ジブンカツリヨウホウ | |
| JPS58194090A (ja) | デイスプレイ装置 | |
| JPH0146072B2 (ja) | ||
| JPH0474745B2 (ja) | ||
| JPS6364798B2 (ja) | ||
| JPH06266341A (ja) | 表示制御用集積回路 | |
| JPS5995589A (ja) | Ｃｒｔ表示装置 | |
| JPS6315286A (ja) | 文字表示装置 | |
| JPS6161407B2 (ja) | ||
| JPS6140998B2 (ja) | ||
| JPS58187987A (ja) | 文字図形表示装置 | |
| JPS61200581A (ja) | ビツトマツプ表示制御方式 | |
| JPS60129786A (ja) | 画像メモリ装置 | |
| JPS59216191A (ja) | デ−タ処理装置 | |
| JPS5964890A (ja) | 表示制御方式 | |
| JPS6032090A (ja) | Ｃｒｔ表示端末装置 | |
| JPS60159788A (ja) | 表示メモリ制御方式 |