JPS5971593A - Crtデイスプレイのハ−ドコピ−方式 - Google Patents

Crtデイスプレイのハ−ドコピ−方式

Info

Publication number
JPS5971593A
JPS5971593A JP57182440A JP18244082A JPS5971593A JP S5971593 A JPS5971593 A JP S5971593A JP 57182440 A JP57182440 A JP 57182440A JP 18244082 A JP18244082 A JP 18244082A JP S5971593 A JPS5971593 A JP S5971593A
Authority
JP
Japan
Prior art keywords
data
memory
brain
display
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57182440A
Other languages
English (en)
Inventor
Yukio Sakano
坂野 幸男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP57182440A priority Critical patent/JPS5971593A/ja
Publication of JPS5971593A publication Critical patent/JPS5971593A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K15/00Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、オフィスコンピュータやワードプロセッサ
、パーソナルコンピュータその他各種のデータ処理シス
テムにおけるCRTディスプレイ(7)/’−1’:l
ヒ一方式に係り、特に複数個のブレーンからなるスクリ
ーンメモリを備えたCRTディスプレイ装置において、
そのメモリブレーンのデータをプリンタへ出力してハー
ドコピーするとき、他のメモリブレーンからのデータが
CRTディスプレイへ表示できるようにして、システム
の稼動効率を向上さぜたハードコピ一方式に関する。
第1図は、従来のオフィスコンピュータのシステム構成
を示すブロック図である。図面において、/はCRTデ
ィスプレイ装置で、/Aはそのコントロール部、/Bは
表示ユニット、コはホストCPU、3はキーボード、グ
はプリンタ、左は外部記憶装置をボす。
オフィスコンピュータ等のデータ処理システムでは、C
RTディスプレイ装置装置衣−ボード3、プリンタグ、
フロッピーディスク等の外部記憶装置5等がホストCP
U、!に接続されている。
オペレータは、キーボード3から入力されるデータや外
部記憶装置5に格納されているデータを処理する場合、
CRTディスプレイ装置装置衣示ユニット/Bの表示を
見ながら、必要な操作を行う。ホストCPU、2は、こ
れらの各部の制御を行う。
ところで、オフィスコンピュータや高級ナデータ処理シ
ステムの場合、CRTディスプレイ装置装置衣グラフィ
ック表示等のために、ドツト(画素)単位のデータを格
納するスクリーンメモリを備えており、しかも複数個の
メモリブレーンから構成されていて、合成表示や属性表
現ができるようになっている。
この場合に、従来のハードコピ一方式では、CRTディ
スプレイ装置装置衣個または複数個のメモリブレーンの
データをプリンタグで印字するときは、そのメモリブレ
ーンのデータがCRT画面へ表示され、CRTディスプ
レイ装置装置衣ステムに他の動作を行わせることはでき
なかった。
例えば、従来の第1のハードコピ一方式においては、C
RTディスプレイへ表示中のビデオ信号を、インターフ
ェース回路を介してブリ゛ンタヘ入力させている。すな
わち、ハードコピー動作中には、その内容がそのままC
RT画面上へ表示される。
また、従来の第スのハードコピ一方式では、  CRT
ディスプレイ装置の水平および垂直帰線期間中行うこと
はできない。
ところが、プリンタの印字動作は、システムの他の動作
、例えばCRTディスプレイの表示動作等に比較して、
その動作速度が遅く、しかもドツト単位でデータ処理を
行うスクリーンメモリの場合、文字コード方式に比べて
70〜20倍のデータ量きなるので、印字動作の時間も
著しく長くなる。そのため、このような長時間のハード
コピー動作中、CRTディスプレイやシステムが、いわ
ゆる遊びの状態になってしまうと、システムの稼動効率
が著しく低下するという不都合を生じる。
そこで、この発明のハードコピ一方式では、従来のコピ
一方式におけるこのような不都合を解決し、ハードコピ
ー動作中においても、ハードコピーの内容の表示と同時
に、その一部へ例えばオペレータがガイダンスを表示し
たり、あるいはハードコピー動作と並行して、CRTデ
ィスプレイを含むシステムが、ハードコピーとは無関係
の他のジョブを実行できるようにして、システムの稼動
効率を向上させることを目的とする。
そのために、この発明のハードコピ一方式にあっては、
複数個のブレーンからなるスクリーンメモリを有するC
RTディスプレイ装置とプリンタとを備えたシステムに
おいて、表示読出しのためのメモリアクセスの/または
複数サイクルを時分割方式で分割して、メモリブレーン
へのデータのリードまたはライト動作のためのメモリア
クセスが7回行えるようにし、かつ複数個のメモリブレ
ーンに対するブレーンセレクトモード情報に基づいて、
メモリブレーンを選択する手段を設けることにより、ハ
ードコピー動作中に、他のメモリブレーンからの表示読
出しが行えるようにしている。
第2図は、この発明のCRTディスプレイのハードコピ
一方式を実施する場合に使用されるCRTディスプレイ
装置の要部構成の一例を示す機能ブロック図である。図
面において、//はCRTコントローラ、/2はR//
w(読み書き)コントローラ、/3はアドレスバッファ
、/りはデータバッファ、/左はI7.コントローラ、
/6はアドレスセレクタ、/7はデータセレクタ、7g
は第1出力バツフア、/9は第1出力バツフア、コθは
スクリーンメモリで、コθAはその第1ブレーン、−〇
Bは第2ブレーン、コθCは第3ブレーン、コ/は出力
セレクタ1.2ノはP/s (並夕指列)変換器1.2
3はビデオコントローラ1.21Iは基本クロック発振
器、ユタは畷イミングコントローラを示し、またADH
はアドレスバス、DATAはデータバス、  C0NT
はコントロールバスヲ示ス。
第2図の各部の機能は、次のとおりである。
CILTコントローラ//は、第1に、アドレスバッフ
ァ/3とデータバッファフグとI/、コントローラ/り
とから与えられる情報に基づいて、スクリーンメモリコ
θの各ブレーン、2OA−,20Cへのデータのリード
およびライト動作を行う。第コに、表示のために、同期
信号に同期してスクリーンメモリ20のブレーン20A
〜二〇〇からデータを読出すためのアドレスを順次発生
するよう動作する。第3に、表示ユニット/Bを走査す
るための水平同期信号、垂直同期信号等の同期信号類を
発生する。
なお、このCRTコントローラ//として、例えばNE
C社製のμPD7.2.20D型のICを使用すれば、
第グの機能として、コマンドを与えるだけで、円や線、
ぬりつぶし等のグラフィック表示のための演算を行うこ
ともできる。すなわち、グラフィック発生機能をもたせ
ることも可能である。
スクリーンメモIJ 、2θは、画素単位の表示データ
が格納されるメモリで、7画面分以上の記憶容量を有し
ているので、キャラクタコードで処理する場合のデータ
メモリに比べて70〜.20倍の大容量のメモリである
。このメモリ20は、一般にダイナミックRAMが使用
され、リフレッシュメモリとも、画素(ドツト)メモリ
ともいわれ、またイメージメモリとよばれることもある
このスクリーンメモIJ 、2θは、第1図の回路では
、第1〜第3のメモリブレーンコθA−,! OCから
構成されている。
各メモリブレーンの使用方法は任意であるが、例えば第
1ブレーンユθAへ文字や図形等のいわゆるイメージデ
ータを格納し、第1ブレーンユθAへ高輝度、点滅表示
等の属性データを格納しておけば、指定された属性でイ
メージを表示することができる。
また、システムバス側かう■10コントローラ/左へ指
令を与えれば、第ニブレーン20Bや第3ブレーンaO
Cも、イメージデータ用として使用することができ、合
成表示も行える。
合成表示としては、例えば一方のメモリブレーン、2O
Aへ数字等のデータを格納し、他方のメモリブレーンλ
OBへ作表のための罫線情報を格納しておけば、一方の
ブレーンJOAについて数字等のデータを書換えても、
罫線が消えてしまうことはない。
さらに、第3メモリブレーンスθCも同時に使用して、
例えば赤、青、緑のイメージデータをそれぞれ第1〜第
3のメモリブレーンへ格納しておけば、カラー表示を行
うことも可能となる。
なお、第1と第スのメモリブレーン20AとユθB5ま
たは第1〜第3のメモリブレーン20A〜、20Cに格
納されたデータを各種の表示モードに切換える場合には
、P/S変換器2.2やビデオコンドローラス3の動作
も、表示モードに対応して変化される。すなわち、合成
表示であれば、両メモリブレーンからのデータ出力をオ
ア処刑するだけでよいし、一方が属性データのときは、
!の属性データに対応した表示制御を行う。
アドレスバッファ/3は、システムバスのアドレスバス
ADRに接続されて、システム側から力えられるスクリ
ーンメモリ20に対するアドレス情報を格納する。
データバッファフグは、システムバスのデータバスDA
TAに接続されて、システム側からのコマンドやライト
データを格納し、またスクリーンメモリ、20の各ブレ
ーンユOA−,20Cからのり一ドデータを格納する。
このデータ/マッファ/llは、双方向性である。
I/、コントローラ/州は、コントロールノペスC0N
Tに接続されて、システム側からのコマンドに対応して
制御信号を各部へ与え、また、システム側へ必要なデー
タが送出されるように、CRTコントローラ//とタイ
ミングコントローラ2左からの指示によって、各部へ制
御信号を与える。
ル曾コントローラ/コは、ロウアドレスセット信号RA
S、カラムアドレスCAS、ライトイネーブル信号WE
等の制御信号を発生して、スクリーンメモリ、20の各
ブレーンユθA−uθCへのIJ −)’/、、イト動
作を制御する。
アドレスセレクタ/6は、アドレスバッファ/3からの
アドレス情報とCRTコントローラ//からのアドレス
情報とをセレクトして、スクリーンメモリュθヘアドレ
ス情報を与える。
なお、スクリーンメモリュ0の各ブレーンコ0A−20
Cのアドレス端子は、アドレスセレクタ/4からの同一
アドレス線へ接続されている。すなわち、表示画面上に
おけるあるアドレスに対応する、3個のメモリブレーン
スθA−JθCのアドレスは同一である。
データセレクタ/7は、データバッファ/lIからのデ
ータとCRTコントローラ//からのデータとをセレク
トして、スクリーンメモリ20へデータを与える。
このデータセレクタ/7から各メモリブレーン、20 
A−,20Cへのデータ入力においても、同一データ線
が3個のメモリブレーンへ共通に接続されている。そし
て、データライト時におけるメモリブレーン−0A−コ
θCの選択は、■ろコントローラ15からの情報に基づ
いて、ルヤコントローラ/コが行う。
出力セレクタ2/は、工んコントローラ/左カらのセレ
クト信号によって、スクリーンメモリュ0のブレーン、
20A〜、20Cのうちの7個のブレーンのデータだけ
をセレクトし、指定されたメモリブレーンのデータを第
1出力バツフア/gと第2出力バツフア/qへ出力する
。この場合のメモリブレーンの選択は、システムバス(
+11から工面コントローラ/汐への指令によって設定
される。
なお、表示読出し動作の場合には、スクリーンメモリ2
0の第1〜第3ブレーン2OA−20Cつ)ら読出さね
、たデータは、この出力セレクタ、2/を介さずに、P
4変換器22へ直接与えられる。
第1出カバソフア/gは、スクリーンメモリコ0からの
出力データを、データバッファフグを介してデータバス
DATAへ渡す。
第1出カバソフア/qは、スクリーンメモリュ0からの
出力データをCRTコントローラ//へ与える。
P/S変換器22は、スクリーンメモリコθの各ブレー
ン;θA−,2,Ocから表示のために読出されたデー
タを受取り、表示に必要なメモリブレーンからのデータ
だけを選択してP/s変換し、ビデオコントローラ、2
3へ出力する。
ビデオコントローラ23は、P4変換器、22かラノ出
力データとCRTコントローラ//からの同期タイミン
グ信号と工んコントローラ/りからの制御情報とに基づ
いて、表示ユニット/Bへ表示するためのビデオ信号お
よび同期信号を出力する。
基本クロック発振器u4は、基本クロック信号を発生し
てタイミングコントローラ2Sへ与える。
タイミングコントローラ、2左は、各部へ必要なりロッ
ク信号とタイミング信号とを供給する。
ところで、この発明のハードコピ一方式においては、ス
クリーンメモリコ0の第1〜第3プレーン2OA−2θ
Cに対するシステムノくス側からのリードまたはライト
動作と、表示のための読出し動作に関して、どのメモリ
ブレーンをセレクトスるかの情報は、すべてシステムバ
スかうI10コントローラ/Sへブレーンセレクトモー
ド情報として与えられる。
第2図のように、3個のメモリブレーンがある場合のブ
レーンのセレクト方法としては、次の(1)〜(3)が
ある。
(1)リード動作 /)第1.第コ、第3のブレーンをそれぞれ単独で/ブ
レーンだけセレクト (2)ライト動作 /)第1.第ユ、第3のブレーンをそれぞI”L単独で
/ブレーンだけセレクト 2)第1〜第3のブレーンを同時にセレクト(3)表示
読出し動作 /)第1.第ユ、第3のブレーンをそれぞれ単独で7ブ
レーンだけセレクト 2)第1と第2のブレーンを同時にセレクト3)第1〜
第3のブレーンを同時にセレクトそして、ブレーンセレ
クトモードは、(1)または(2)と、(3)とを組合
せた数だけ設定できる。すなわち、(1)のリード動作
と(2)のライト動作とは、同時に発生されないので、
第1〜第3のブレーンのいずれか7個のブレーンに対す
るリートン)イト動作と、第1〜第3のブレーンに対し
て同時にライト動作とを行うことが可能であり、これら
の動作のうちの/動作と、(3)の表示読出し動作とが
並行して行われる。
そのため、ブレーンセレクトモードの数は、これらの組
合せだけ存在することになる。
第二図の回路において、ブレーンセレクト動作に関連す
る各部の機能は、次のとおりである。
■ンコントローラ/!rは、システムバスカラ与えられ
たブレーンセレクトモード情報を記憶すると同時に、そ
の情報を各部へ必要な情報形式に変換して供給する。
まず、スクリーンメモリ20へのライト動作の場合には
、ブレーンセレクトモードに対応する第1〜第3のブレ
ーンのセレクトハ、I10コントローラ/Sからのモー
ド情報に応じて、rし〜lコントローラ7.2で行う。
彫ヤコントローラ/2は、モード情報に応じて、メモリ
制御信号を発生し、第1〜第3のメモリブレーンを単独
または同時にアクセスする。なお、IJ −V15イト
動作と表示読出し動作との時分割のタイミングは、タイ
ミングコントローラ2Sからのタイミング信号に基づい
て、R/Wコントローラ7.2で制御する。また、アド
レスセレクタ/Aにおけるアドレス切換えも、”1wコ
ントローラ/2からのアドレスセレクト信号によって行
われる。
データセレクタ/7は、ライト動作時に、CRTコント
ローラ//側からのデータをライトするか、システムバ
ス側からのデータをライトするかを選択する。この選択
は、タイミングコントローラ25からの信号によって行
われる。
次に、システムバス側あるいはCRTコントローラ//
側からのリード動作時と表示読出し動作時におけるメモ
リブレーンの選択は、出力セレクタ2/とP/s変換器
2コとで行われる。これらの場合には、ル蓄コントロー
ラ/スは、ブレーンセレクトモードの如伺にかかわらす
、第7〜第3のブレーンから同時にデータを読出す。
リード動作の場合には、スクリーンメモIJ 、2θか
らの出力データは、I/、コントローラ/左からのブレ
ーンセレクトモード情報に基づいて、出力セレクタ、2
/によってセレクトされる。すなわち、同時に出力され
た第1〜第3のメモリブレーンコ0A−20Cの出力デ
ータは、そのうちのいずれか7つのデータだけがセレク
トされて、第1出力バツフア/gか第1出カバソフア/
9へ与えられる。
この場合に、システムバス側からのリード動作のときは
、第1出力バツフア/gにラッチさね7、CRTコント
ローラ//側からのリード動作のときは、第2出力バツ
フア/qにラッチされる。
第1出カバソフア/gのラッチタイミング信号は、I/
、コントローラ/9から与えられ、第1出カバソフア/
qのラッチタイミング信号は、CRTコントローラ//
の出力信号に基づいてR/wコントローラ/ユから与え
られる。なお、システムバス側からのリード要求と、C
RTコントローラ//側からのリード要求とは、同時に
発生されないように、システム側およびディスプレイ装
置側で管理している。
また、表示読出し動作も、CRTコントローラ//から
のスクリーンメモリ、20のリード動作であるから、第
1〜第3のメモリブレーンから同時に出力データが発生
さね、る。
そこで、P/S変換器、2.2では、I10コントロー
ラ/汐からのブレーンセレクト情報に基づいて、表示読
出し動作における(3)の/)〜3)のブレーンセレク
トモードのうちの7つのモード、例えば第1と第λのブ
レーンの出力データだけを取込んで、P斥変換する。
次に、CRTディスプレイへの表示動作と並行して、ス
クリーンメモリ20へのライト動作を行う場合、および
ハードコピー動作に並行して /%は 一トコビーの内容とIなるデータf:c RTデイスプ
レイへ表示する場合について説明する。
まず、第3図では、第1と第スのメモリブレーンの内容
を表示ユニツl−/Bで表示し、これと並行シて第3の
メモリブレーンへシステムバス側力らデータをライトす
る。次の第7図では、第1と第コのメモリブレーンの内
容をシステムバス側からリードしてプリンタへ送り、ハ
ードコピー動作を実行しながら、第3のメモリブレーン
の内容、すなわちハードコピーの内容とは無関係のデー
タをCRT画面へ表示させる。
第3図は、第一図のCRTディスプレイにおいて、第1
と第コのメモリブレーンの内容を表示し、かつこの動作
と並行して第3のメモリブレーンへシステムバス側から
データをライトする場合の動作を示すタイムチャートで
ある。図面において、Tは表示読出しのためのメモリア
クセスの/サイクル、A 、 Cはそれぞれ第1〜第3
のブレーンΩθへ〜、20Cのデータ出力を示す。
また、信号波形の/)〜り)は、次のとおりである。
/)/乙のアドレスセレクトは、アドレスセレクタ/乙
のアドレスを示し、レベル′H′となるDiSpの期間
が、表示読出しのためのアドレス、レベル″L′の”A
tの期間かl)  f、ンライトのためにbコントロー
ラ7.2から力えられるアドレスを示す。
2)/2の嘘は、駒コントローラ/2がメモリアクセス
するとき、リード動作かライト動作かを示すもので、D
Rは表示読出し、Wはライト動作を示す。
3)/;lのRASは、メモリアクセスのための/ff
111 復信号であり、R/W w、 、 pisp 
、2n 、 pisp2n+−1、R/W W、 、 
Disp 、2n±、2 、  Disp 2n+3 
R/wW3.・・・・・・とメモリアクセスが行わねる
ことを示している。
これを上のコ)の7.2のR/、と対照すれば、/表示
読出し期間DR中に、1)isp 2nと2n+/、p
isp 、2n +2と2n+3、のようlこコつのア
ドレスから表示データが読出されることが分る。なお、
w、 、 W2.・・・・・・は書込みアドレスを示す
グ)20の出力データは、表示読出しに対して、第1〜
第3の各ブレーンから出力されるデータを示している。
この第3図では、第1〜第3のブレーンコθA −,2
0Cのそれぞれ同じアドレス2n、、2n+/、・・・
・・・から、同時にデータA−Cが読出されることを示
している。
左)20の入力データは、データセレクク/7からメモ
リ、20へ入力されるデータの切換えタイミングを示し
ており、Cは第3のブレーン20Cへライトされること
を示している。
すなわち、この期間には、ルヤコントローラ/2によっ
て第3のブレーン20Cがセレクトされ、そのアドレス
W、 、 W、 、・〜・・・・へ111次ライトされ
る。
乙)ココの表示データラッチは、P廊変換器ユλ内のシ
フトレジスタヘラツチされる第1と第λのブレーン20
AとコθBからの読出しデータを示す。A十Bは、4t
)の出力データA〜Cのうち、第1と第ユのブレーン2
0Aと、20Bの出力データが選択されてラッチされる
ことを示している。
?)、2.2のP/s変換出力は、P/S変換器22に
よってP’−+8変換さね、ビデオ信号きして表示ユニ
ツ)/Hの画面へ表示されるタイミングを示す。
このような動作によって、7)の2.2のP/S変換出
力に示されるように、表示ユニット/Bの画面上へは、
アドレス、2n−a〜、2 n −2n十スのような連
続したアドレスからのデータが、表示タイミングでビデ
オ信号として出力される。
そして、その間に、表示読出しのためのメモリアクセス
a回に対して、システムバス側からスフように、順次割
込まれる。
第7図は、同じく第2図のCRTディスプレイにおいて
、第3図のタイムチャートによって説明した表示データ
をプリンタでハードコピーするためにシステムバス側へ
リードし、かつこの動作と並行して第3のメモリブレー
ンのデータを表示読出しする場合の動作を示すタイムチ
ャートである。
信号波形の/)〜7)は、第3図と同様であり、またg
)の7gのラッチデータは、第1出カバソフア/gヘラ
ツチされるタイミングを示している。
この第11図の場合にも、/)の/乙のアドレスセレク
トと、3)の72のRASは、先の第3図と同様に、表
示読出し期間Disp、2回に対して、システムバス側
へのリード/回の割合で変化される。すなわち、3)に
示すように、表示読出しDispのアドレスが2mと、
2+n−4−/、2m+2と、2rn + 3 、−−
のようにaつずつ進むのに対して、システムバス側への
リードのためのアドレスは、rl+r2+・・・・−・
のように、1つのアドレスである。
しかし、この場合には5.2)の7.2のR/、は、表
示読出しDRとシステムバス側へのリードRで、常にメ
モリ、20からの読出しだけである。そのため、S)の
、20の入力データは、与えられない。
これに対して、t)の20の出力データに示されるよう
に、表示読出しでもシステムバス側へのリードでも、第
1〜第3の3つのブレーン20A〜、20Cから、同時
にデータA−Cが読出される。
表示読出しは、第3のブレーンスθCだけであるから、
ブレーンセレクトモード情報に基づ< I10コントロ
ーラ/左からの制御信号によって、P/S変換器、22
がセレクトする。したがって、乙)の2.2の表示デー
タラッチに示すように、集−のブレーン20Cの出力デ
ータCのみがセレクトされて、7)のユλのP/s変換
出力に示すようなタイミングで表示される。すなわち、
連続したアドレス、2m−コ〜2m−2m+コのように
、表示ユニット/Bの表示タイミングで、常にビデオ信
号が出力される。
ところが、この第を図の場合には、第1と第2のブレー
ン、2OAとりθBのλつのブレーンからのデータでハ
ードコピーを作成するので、3)の/コの工船に示され
る7回の”/w期間に、いずれか一方のブレーンについ
て、その7つのアドレスのデータをリードしなければな
らない。
メモIJ 、2θからは、り)の、20の出力データに
示されるように、3個のブレーンからの読出しデータA
−Cが出力されており、これが出力セレクタ2/へ与え
られている。
そこで、この出力セレクタ、2/によって、読出しデー
タA〜Cのうち、データAとBとを交互にセレクl−L
、g)の7gのラッチデータに示すタイミングで、第1
出力パツフア/gヘラツチする。
この場合には、リードのためのアドレスは、データAと
Bとを読出す間、同一アドレスが指示される。
このような第1と第一のメモリブレーンのセレクトは、
ブレーンセレクトモード情報に基づいて、出力セレクタ
2/で行われる。また、第1出力/ <ツファ/gへの
ラッチは、Iろコントローラ/左からのタイミング信号
によって行われる。
なお、この第7図のタイムチャートでは、第1のブレー
ン、!OAと第一のブレーン、20Bとから交互にリー
ドしているが、これはプリンタの制御と関係するためで
、プリンタの制御の変更によっては、このような交互の
リードは必すしも必要でない。
また、以上の説明では、第3図でシステムノ(ス側から
のライト動作のみが行われ、第7図では逆にリード動作
のみを行うようにしている。しかし、必ずしもこのよう
なライトまたはリード動作を連続させる必要はなく、リ
ード動作とライトυt41作とがランダムに入りまじっ
てもよい。
このような第1〜第3のメモリブレーンのセレクトモー
ドは、先に説明したように種々であり、才た必ずしも、
同時にすべてのメモリブレーンを使用する必要もないこ
とはいう才でもない。
さらに、第3図と第7図の場合には、システム側のメモ
リアクセスのサイクルと、CRTディスプレイの表示読
出しのメモリアクセスのサイクルとが、一定の同期関係
に保たれている。
しかし、システムバス側から他のサイクルでリードまた
はライト動作を行うことも可能であり、表示読出しとは
非同期にすることもできる。すなわち、CRTディスプ
レイ側でシステムバス側からのリードまたはライトの要
求を取込んだ後、第3図(7)、2)の7.2の”/w
に示すライト期間Wや第7図のユ)の/スのし〜に示す
リード期間Rのタイミングで、リードまたはライト動作
を行うことができる。
このように、表示読出しのサイクルは、システム側のマ
シンサイクルと全く独立に設定することができ、それぞ
れ非同期で動作することができる。
そのため、それぞれの装置は、最適の状態に設計するこ
とが可能となり、システム全体の効率が向上される。
以上に詳細に説明したとおり、この発明のCRTディス
プレイのハードコピ一方式では、複数個のブレーンから
なるスクリーンメモリを有するCRTディスプレイ装置
と各メモリブレーンに格納されたデータを印字するプリ
ンタとを構成要素として備えているシステムにおいて、
表示読出しのためのメモリアクセスの/サイクルまたは
複数サイクルを時分割して、メモリブレーンに対するラ
イト動作またはリード動作のためのメモリアクセスの期
間を7回設定し、かつシステムから与えられる複数個の
メモリブレーンに対する各種のブレーンセレクトモード
情報に基づいて、メモリブレーンを選択する手段を設け
ることにより、表示読出し動作と並行して、他のメモリ
ブレーンが選択できるようにしている。
したがって、この発明のハードコピ一方式によれば、複
数個のブレーンからなるスクリーンメモリを有するCR
Tディスプレイにおいて、7個または複数個のメモリブ
レーンのデータをハードコピーする動作と並行して、ハ
ードコピーとは無関係のメモリブレーンのデータをCR
T画面上へ表示させることができ、CRTディスプレイ
を含むシステムの稼動効率を著しく向上させることが可
能となる、という優れた効果が得られる。
【図面の簡単な説明】
第1図は従来のオフィスコンピュータのシステム構成を
示すブロック図、第2図はこの発明のCRTディスプレ
イのハードコピ一方式を実施する場合に使用されるCR
Tディスプレイ装置の要部構成の一例を示す機能ブロッ
ク図、第3図は第2図のCRTディスプレイにおいて、
第1と第スのメモリブレーンの内容を表示し、かつこの
動作と並行して第3のメモリブレーンへシステムバス側
からデータをライトする場合の動作を示すタイムチャー
ト、第7図は同じく第2図のCRTディスプレイにおい
て、第3図のタイムチャートによって説明した表示デー
タをプリンタで71−トコビーするためにシステムバス
側へリードし、かつこの動作と並行して第3のメモリブ
レーンのデータを表示読出しする場合の動作を示すタイ
ムチャートである。 図面ζこおいて、//はCRTコントローラ、/ユは駒
コントローラ、/3はアドレスバッファ、/グはデータ
バッファ、/左はI7.コントローラ、/lはアドレス
セレクタ、/7はデータセレクタ、7gは第7出力バツ
フア、/9は第a出カバソファ5.20はスクリーンメ
モリで、2OAはその第1ブレーン、20Bは第ニブレ
ーン、XOCは第3ブレーン1.1./は出力セレクタ
、22はP4変換器、23はビデオコントローラ、2’
lは基本クロック発振器、コ左はタイミンクコントロー
ラを示す。 特許出願人 株式会社 リ コ −

Claims (1)

    【特許請求の範囲】
  1. 複数個のブレーンからなるスクリーンメモリと、各メモ
    リブレーン番こ対して選択的にデータを書込む手段と、
    同じく選択的にデータを読出す手段と、同じく選択的に
    データを表示読出しする手段とを備えたCRTディスプ
    レイ装置、および各メモリブレーンに格納されたデータ
    を印字するプリンタとを構成要素として有しているシス
    テムにおいて、表示読出しのためのメモリアクセスの/
    サイクルまたは複数サイクルを時分割して、前記データ
    を書込む手段のライト動作または前記読出す手段のリー
    ド動作のためのメモリアクセスの期間を7回設定し、か
    つシステムから与えられる複数個のメモリフレーンに対
    する各種のブレーンセレクトモード情報に基づいて、メ
    モリブレーンを選択する手段を設け、前記ブレーンセレ
    クトモード情報に応じたメモリブレーンを選択して、デ
    ータを前記プリンタへ与えてハードコピーするコピー動
    作中に、ハードコピーのために選択されたメモリブレー
    ンからのデータのリード動作と並行して、ハードコピー
    されるべきデータが格納されたメモリブレーンとは異な
    るメモリブレーンからのデータの表示読出しを可能とし
    たことを特徴とするCRTディスプレイのハードコピ一
    方式。
JP57182440A 1982-10-18 1982-10-18 Crtデイスプレイのハ−ドコピ−方式 Pending JPS5971593A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57182440A JPS5971593A (ja) 1982-10-18 1982-10-18 Crtデイスプレイのハ−ドコピ−方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57182440A JPS5971593A (ja) 1982-10-18 1982-10-18 Crtデイスプレイのハ−ドコピ−方式

Publications (1)

Publication Number Publication Date
JPS5971593A true JPS5971593A (ja) 1984-04-23

Family

ID=16118303

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57182440A Pending JPS5971593A (ja) 1982-10-18 1982-10-18 Crtデイスプレイのハ−ドコピ−方式

Country Status (1)

Country Link
JP (1) JPS5971593A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60239261A (ja) * 1984-05-14 1985-11-28 Fujitsu Ltd カードイメージ印刷処理装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60239261A (ja) * 1984-05-14 1985-11-28 Fujitsu Ltd カードイメージ印刷処理装置
JPH0462269B2 (ja) * 1984-05-14 1992-10-05 Fujitsu Ltd

Similar Documents

Publication Publication Date Title
JP2659614B2 (ja) 表示制御装置
US5381163A (en) Image processing apparatus
US5714985A (en) Image processing system capable of high-speed and high-resolution image synthesis
JPS62269989A (ja) 表示制御装置
JPH07175445A (ja) メモリ内蔵液晶ドライバと液晶ディスプレイ
JPS5971593A (ja) Crtデイスプレイのハ−ドコピ−方式
JP2001162903A (ja) 画像形成装置
JPS63108381A (ja) ラスタ演算回路
JP2502753B2 (ja) 画像出力装置
EP0435256B1 (en) External synchronism control circuit
JP4285513B2 (ja) 画像処理回路及び印刷装置
JPS6213671B2 (ja)
JPS58187995A (ja) 画像表示装置
JPS61254981A (ja) マルチウインド表示制御装置
JPS5971087A (ja) Crt表示装置
JPH03177892A (ja) 表示制御装置、表示制御lsiおよび情報処理装置
JP2000250510A (ja) 表示制御装置
JPH0453991A (ja) 液晶ディスプレイ制御装置
JPS61272784A (ja) 表示制御装置
JPH01239587A (ja) 表示制御回路
JPS62152082A (ja) ラスタスキヤン型図形表示装置
JPH09198027A (ja) キャラクタディスプレイ装置
JPS6113288A (ja) 画像フレ−ム・メモリのアクセス制御回路
JPH0553548A (ja) デイスプレイ制御装置
JPS63290460A (ja) 画像表示記録装置