JPS58113977A - ドツトパタ−ンの横縦変換方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、キャラクタ・パターン・ジェネレータ（以
下キャラクタジェネレータと略称する）を使用して、ド
ツトパターンで表示あるいは印字を行うドツトパターン
ディスプレイやドツトプリンタにおけるドツトパターン
の横縦変換方式に係り、特に汎用のキャラクタジェネレ
ータを使用し工、そのドツトパターンを横から縦、ある
いは縦から横へ任意に変換できるようにした変換方式番
こ関する。

ドツトパターン・ディスプレイやドツトプリンタでは、
キャラクタパターンの表示あるいは印字に、キャラクタ
ジェネレータに記憶されたパターンデータを用いている
。

ｌキャラクタは、一定のドツト構成であり、横Ｘ縦−ｆ
！ＩＸｍ　（個）のように予め決められている。例えば
、ｍ＝ｔとすれば、ｌキャラクタは、！；Ｘｔ（個）の
ドツトで構成される。

ところで、表示あるいは印字の形式は、一般的には横書
きであるが、必ずしも横書きだけでなく、特にドツトプ
リンタでは、縦書きも要求されることがある。

この場合に、印字用紙のセットやプリンタヘッドは横書
きのときと同じ状態のままで、縦書きの印字を行うため
には、通常の横／印字行分を縦のｌ印字行として使用し
、また、印字パターンデータを反時計方向へｑＯ０変換
した状態で与えることになる。

第１［ｉｑＡとＢは、ざＸざ（個）のドツト構成の英文
字［Ｐｌのパターンデータを横縦変換する場合のメモリ
上のパターンの配列例であり、第１図Ａは変換前、第１
図Ｂは変換後を示す。図面において、Ｌθ〜Ｌ７は／キ
ャラクタの縦のライン、ｂ０〜ｂ７は同じく横のビット
を示し、また、斜線部は論理＊１ｐ、白部は論理１０′
のデータを示す。

変換前のパターンデータの配列例を示す第１図Ａは、横
書きの場合に使用される。

例えば、縦１列形のプリンタヘッドを備えたドツトプリ
ンタによって、英文字ｒＰＪを列単位で印字するとする
。

この場合には、キャラクタジェネレータ上の英文字ｒＰ
Ｊが格納されたアドレスを指定する文字コードが入力さ
れる。この文字コードが上位アドレスとして、第１図Ａ
のｒＰＪをアクセスすると、下位アドレスがその縦のラ
インＬＯを指定シ、ＬＯのｔドツトｂ０〜ｂｙが／単位
とされてパラレルに出力される。

下位アドレスがＬＯ→Ｌ７へと順次進むことにより、ラ
インＬＯ−ＬりのそれぞれＳビットのパターンデータが
プリンタへ出力される。すなわち、を回の読出し動作に
よって、／文字分のパターンデータがプリンタへ送出さ
れ、印字されることになる。

ところが、和文等で縦書きの印字を行いたいときには、
この第１図Ａのようなパターンデータを、そのまま縦の
ライン単位で出力するだけでは、縦書きの印字は得られ
ない。

この場合には、プリンタへ出力する前に、第１図Ｂのよ
うに変換することが必要となる。

この第１図Ｂのように変換されたパターンデータを用い
れば、横書きの場合と同様に、縦のライン単位のＳビッ
トを、順次５回出力するだけで、縦書きの印字を行うこ
とができる。

この第１図Ａのようなパターンデータを第１図Ｂのよう
に変換する従来の第１の横縦変換方法としては、メモリ
カウンタやシフトレジスタ笠の各秤回路を使用して、ハ
ードウェアで処理することが知られている。

しかし、ハードウェアで処理する方法では２処理のスピ
ードは速くなるが、回路を構成する部品点数が増加する
とともに１回路的にも複雑化するので、コストアップに
なるという不都合を生じる。

また、従来の第コの横縦変換方法として、マイクロＣＰ
Ｕを使用し、ソフト的すなわちファームウェアで処理す
ることも知られている。

この方法によれば、比較的低コストで実現可能であるが
、その処理スピードが遅くなるという不都合がある。

そこで、この発明のドツトパターンの横縦変換方式では
、従来の変換方法におけるこれらの不都合を解決し、低
コストで、しかも比較的処理スピードの速い変換方式を
得ることを目的とする。

そのために、この発明の変換方式においては、ｍＸｍ　
（ビット）の記憶容量を有する７個の変換メモリと、７
個のシリアルイン−パラレルアウトのシフトレジスタと
、メモリのデータをライン単位で選択するカウンタ等の
ライン指定手段と、メモリの各ラインのデータをビット
単位で選択するレジスタ等のビット指定手段とからなる
回路手段を設け、これらの制御をマイクロＣＰＵで行う
ことによって、パターンデータを横から縦、あるいは縦
から横へ変換するようにしている。

第２図は、この発明のドツトパターンの横縦変換方式を
実施する場合に使用される変換回路の一例を示すブロッ
ク図である。図面において。

／はマルチプレクサ、２は変換メモリ、Ｊはデータセレ
クタ、ダはシリアルイン−パラレルアウトのシフトレジ
スタ、ｊは３ステイトバツフア、６はバス書ドライノア
Ｌ／　９−　ハ、７はカウンタ、ざはレジスタ、ｑは第
１のフリップフロップ回路、１０は第２のフリップフロ
ップ回路、／／はナントゲート回路、／２はオアゲート
回路を示し、また、ＢＬはパスライン、Φは駆動パルス
、φはその反転パルス、ＣＬＫＡはクロック信号、　Ｒ
／ｖはリートンライト制御信号、ＷＴ　ＣＭＤはウェイ
ト命令、　ＲＥＳＥＴはリセット信号を示す。

この第２図では、マイクロＣＰＵとメモリ回路は省略し
ている。

マルチプレクサ／は、図示されないマイクロＣＰＵから
パスラインＢＬを介して与えられるアドレス信号と、カ
ウンタ７からの出力データとをセレクトして、変換メモ
リコのアドレス部へ出力する。

変換メモリコには、第１図Ａに示したような変換前のパ
ターンデータがストアされる。

データセレクタ３は、ｇビットの入力データをビットセ
レクトするもので、レジスタざによって指示される／ビ
ットのデータを出力する。

第１のフリップフロップ回路９と第一のフリップフロッ
プ回路ＩＯは、変換回路を動作させるもので、第１のフ
リップフロップ回路９によって第一のフリップフロップ
回路ｌθがセットされると、マルチプレクサ／はカウン
タ７１Ｉ１１に、れぞれ切換えられ、同時にナントゲー
ト回路／／のゲートが開かれて、駆動パルスΦが入力さ
れ、カランタフとシフトレジスタダヘクロック信号ＣＬ
Ｋ　Ａが与えられる。

次の第、３図は、この発明の横１１変換方式の動作を説
明するためのフローチャートである。

まず、変換するパターンデータを、キャラクタジェネレ
ータから変換メモリコへ、第１図Ａのようにライトする
。

次のステップで、変換したデータをストアするメモリポ
インタ（Ｄ　Ｅ　ＰＯＩＮＴＯＲ）　、変換カウンタＣ
（この実施例ではｃ＝ｙ　）、変換するビットレジスタ
Ｂ（この実施例ではＢ−７）、をそれぞわイニシャライ
ズする。変換するピットレジスタＢは、／サイクル毎に
デクリメントされ、第１図Ａのビットｂ？〜ｂ０をす、
→ｂ０ヘセレクトする。

その次のステップでは、第２図のカウンタ７へｎ（この
実施例ではｎ＝７）を出力し、また変換ビットレジスタ
Ｂと変換スタートビットとの論理和によりレジスタざへ
出力する。

変換スタートビットが出力されると、第２図の変換回路
が動作を開始する。その詳細は、後に説ＥＪｌｊする。

ファームウェアの方は１次のステップへ進み、変換ビッ
トレジスタＢと、変換したデータをストアするメモリポ
インタ（Ｄ　Ｅ　ＰＯＩＮＴＯＲ）をそれぞれデクリメ
ントする。

この間に、第２図の変換回路の動作が終了しているので
、変換されたデータを３ステイトバツフアＳからロード
し、メモリポインタで指示するメモリアドレスヘスドア
する。

そして、変換カウンタＣをデクリメントし、第３図のフ
ローチャートのように、′Ｏ′になるまで０回の変換を
実行すると、第１図Ｂのような変換データが得られる。

次番こ、第１図の変換回路の動作について説明する。

第グ図は、第２図の回路の変換動作を説明するためのタ
イミングチャートである。図面の各信号波形に付けられ
た符号は、第２図の符号位置に対応している。

すでに説明したように、レジスタＳへ変換スタートビッ
トがセットされると、その出力ＯＴ３が第ｑ図のＯＴＪ
のように１Ｒ′となり、第１のフリップフロップ回路デ
がセットされ、反転パルスφの立上りで第一のフリップ
フロップ回路ＩＯがセットされて、その出力Ｑが第４図
の１０−Ｑ出力のように１Ｈ′となる。

その結果、マルチプレクサｌは、入力５ＥＬ−Ｂすなわ
ちカウンタ７側が選択され、またハス０トライノ鋪、シ
ーμｔは、その端子Ｃ８が％Ｌ−トされてデセレクトと
なる。同時に、ナントゲート回路ｌ／のゲートが開かれ
て、駆動パルスΦが入力され、クロック信号ＣＬＫ　Ａ
がカウンタ７とシフトレジスタダへ与えられる。

変換メモリコは、通常はリード状態にセットされており
、カランタフの出力がマルチプレクサ／を介Ｉ７て変換
メモリコのアドレスへ入力すれる。そのため、変換メモ
リコからは、カウンタ７で指示されたメモリアドレスの
データが出力される。

この実施例では、第１図ＡのＬりをアクセスするために
、カウンタ７へは、下位アドレスとしてｎ＝１７１がセ
ットされている。したがって、縦のラインＬ７のｌビッ
トが、データセレクタ３へ出力される。

ところで、第１図ＢのＬ７のように変換するためには、
第１図Ａのｂｌの１行分、すなわち最下行のＬＯ−Ｌ７
のｌビットをセレクトすることが必要である。

そこで、変換メモリＪからのライン単位の出力データを
データセレクタ３へ与え、その入力データのｌビットの
うちのｌビットを、レジスタｇにセットされたデータ０
ＴＯ−Ｊによってセレクトする。

このｌビットのセレクトは、ｂｙ→ｂ、の順序で行う。

そのために、レジスタｇへは、変換すれる第１図ＢのＬ
７の７行分がセレクトされる間、例えば１７１を与える
。そして、７行分の変換が終了する毎ζこ、ファームウ
ェアによりカウンタ７ベライン指定のデータをセットす
る。

データセレクタ３の出力データＯＴ　ＤＡＴＡは、シリ
アルイン・パラレルアウトのシフトレジスタダの入力デ
ータとなり、第ｑ図の４！（Ｓ→ＰＤＡＴＡ　）　　の
ように、クロック信号ＣＬＫ　Ａの立下りで、ｌビット
ずつシフトレジスタダヘセットされる。

この場合に、ｌビットのセットが終了すると、その後の
クロック信号ＣＬＫ　Ａの立上りでカウンタ７がデクリ
メントされ、第１図Ａのｂ−ＩのＬ７→ＬＯのｌビット
が、順次シフトレジスタダへ入力される。そして、カウ
ンタ７の内容が％Ｖとなり、桁下げ信号ＢＯＲＲＯＷが
発生されると、第１図Ｂの変換されたＬ７のｌビットの
入力動作が終了する。

また、桁下げ信号ＢＯＲＲＯＷが発生すると、第１のフ
リップフロップ回路９へは、ノアゲート回路ｌコを介し
てリセット信号ＲＥＳＥＴが入力されてリセットされ、
次の反転パルスφの立下りのタイミングで第コのフリッ
プフロップ回路ＩＯもリセットされて、７９４７分のｌ
ビットの変換動作が停止する。

この状態で、３ステイトバツフアＳのデータをロードす
れば、第１図ＢのＬ７のｌビットのような横縦変換され
たデータが得られる。

以上のような変換動作は、第１図Ａに示したような変換
メモリコのす、ｙ→５ｂ０の順序で１合計ｇ回繰返えさ
れて、第１図Ｂのように、横縦変換されたデータとなる
。

このような制御動作を、仮りにハードウェア回路のみで
実現するとすれば、ｎ個のシフトレジスタやその制御回
路が必要となり、回路が複雑化して部品点数が多くなる
上、部品の収納面積等も増加し、結局はコストアップに
なる。

また、反対に、ファームウェアのみで実現するとすれば
、メモリの’Ｊ　−Ｖ７５イトやビットシフトの回数が
多くなり、処理時間が長くなる。

これに対して、この発明の横縦変換方式では、制御回路
の一部をファームウェアに置き代えているので、変換回
路が簡略化されて使用部品の点数が減少され、さらにフ
ァームウェアの弱点であるビット処理は、ハードウェア
で行うようにしているから、比較的速い処理スピードで
キャラクタパターンのデータを変換することが可能とな
る。

なお、以上の実施例では、変換メモリコからのパターン
データの読出し順序を、第１図Ａのｂｇ−＋ｌ）、のよ
うにして、第１図ＢのＬり→Ｌ（７の順序でライン単位
で変換する場合について説明した。

しかし、変換メモリコからの読出し順序は、マイクロＣ
ＰＵからイニシャルセットする第２図のカウンタ７やレ
ジスタざへの値を変更することによって、任意に選択す
ることが可能であるＯ 例えば、変換するビットレジスタＢをｎ＝０として、レ
ジスタｇへ１０′をセットし、７９４７分の読出し変換
の終了毎にインクリメントすれば、第１図Ａのｂ０→ｂ
ｙの順序で読出すことができ、第１図ＢのＬＯ→Ｌクヘ
順次ライン単位でデータをストアすることが可能である
。

この第１図Ｂのように横絞変換されたデータは、／文字
ずつラインバッファ等へ転送され。

その後プリンタへ与えられて印字される。

次の第Ｓ図ＡとＢは、反転パターンに変換する場合のパ
ターンデータの配列例で、第Ｓ図Ａは変換前、第３図Ｂ
は変換後を示し、第６図は、第Ｓ図Ｂに変換する場合の
変換メモリのデータ配列例を示す。図面における符号は
、先の第１図と同様である。

第Ｓ図Ｂのように、反転パターンの英文字「Ｐ」を横絞
変換したいときは、キャラクタジェネレータから第２図
の変換メモリコヘデータを書込むときに、ビットｂｏ→
ｂ１の向きを反転させて、逆方向から書くことによって
、容易に実現することができる〇 このような反転パターンは、例えば英文字のｒｐＪとｒ
ｑＪ　、さらにｒｂＪを単一のパターンデータで印字あ
るいは表示する場合に使用することができ、キャラクタ
ジェネレータのパターンデータの種類を減少する仁とが
可能となる。

第７図ＡとＢは、主としてＣＲＴディスプレイ等に使用
されるカラムスキャンタイプのキャラクタジェネレータ
のパターンデータを横絞変換する場合のパターンの配列
例であり、第７図Ａは変換前、第７図Ｂは変換後を示す
。図面における符号は第１図と同様である。

この第７図ＡとＢの場合には、先の第３図のフローチャ
ート、のようにイニシャルセットすれば、第７図Ａのｂ
τ→ｂｏの順序で順次読出され、第７図ＢのＬ７→ＬＯ
の順序でライン単位の変換データが発生される。

この場合にも、イニシャルセット時の値を変更すれば、
第７図Ａのｂ０→ｂｑの順序で読出すことができる。

このような変換メモリーからの読出し順序は、必ずしも
重要ではなく、喪するに予め設定した順序で順次読出し
て、横絞変換すればよい。

また、以上の実施例では、キャラクタジェネレータのパ
ターンデータのビット構成が、１文字について横×縦−
ｍ　Ｘ　ｍ　（ビット）の場合について説明した。

しかし、必ずしもｍｘｍである必要はなく。

ｍＸｍ’（ただしｍ）ｍ’）のように、横と縦のビット
数が異なる場合でも、同様に実施することができる。こ
の場合には、ｍ　ｘ　ｍ　（ビット）の変換メモリを使
用して、（ｍ　−ｍ’　）のビット行をすべて論理１０
′として処理する。

以上に詳細に説明したとおり、この発明のドツトパター
ンの横架変換方式では、７個の変換メモリと、７個のシ
リアルイン・パラレルアウトのシフトレジスタと、変換
メモリのライン指定手段と、各ラインのビット指定手段
とからなるハードウェアの回路手段を設け、これらのハ
ードウェアをマイクロＣＰＵによってファームウェアで
制御して、パターンデータを横から縦、あるいは縦から
横へ変換するようにしている。

したがって、この発明の横架変換方式によれば、ビット
変換が簡単になり、簡略化された少ない部品点数で変換
回路を構成することができるので、低コストとなり、し
かもビット処理はハードウェアで行うようにしているか
ら、その処理スピードも速くなって、汎用性に富んだ変
換が実現される、という優れた効果が得られる。

【図面の簡単な説明】

ｔＩｌ、１図ＡとＢはｆＸｆ（Ｉｆ）（７）Ｉ””／）
構成（７）英文字ｒＰＪのパターンデータを横絞変換す
る場合のメモリ上のパターンの配列例、＃ｒコ図はこの
発明のドツトパターンの横架変換方式を実施する場合に
使用される変換回路の一例を示すブロック図、第３図は
この発明の横架変換方式の動作を説明するためのフロー
チャート、第ダ図は第１図の回路の変換動作を説明する
ためのタイミングチャート、第Ｓ図ＡとＢは反転パター
ンに変換する場合のパターンデータの配列例。 第６図は×第Ｓ図ＢＫ変換する場合の変換メモリのデー
タ配列例、第７図ＡとＢは主としてＣＲＴディスプレイ
尋に使用されるカラムスキャンタイプのキャラクタジェ
ネレータのパターンデータを横架変換する場合のパター
ンの配列例である。 図面において％ｌはマルチプレク３す、コは変換メモリ
、３はデータセレクタ、ｌＩはシフトレジスタ、３は３
ステイトバツフア、６はバスｅ１’う４ノシレシーバ、
りはカウンタ、ｔはレジスタ、９は第１のフリップフロ
ップ回路、１０は第コのフリップフロップ回路を示す。 Ａ　　　　　　　　　　　　　　　　Ｂ身　５　図 オ　６　図 ｂ７ｂ６ｂ５ｂ４ｂ３ｂ２ｂ、ｂ。 ｂ７ｂｓ　ｂｓ　ｂ４ｂ３　ｂ２　ｂｌ　ｂ。 ７　図

Claims (1)

【特許請求の範囲】
1. ドツトパターンの／文字分のデータを記憶可能な１個の
   変換メモリと、７個のシリアルイン・パラレルアウトの
   シフトレジスタと、前記変換メモリのデータをライン単
   位で選択するライン指定手段と、各ラインのデータをビ
   ット先位で選択するビット指定手段とからなる回路手段
   を設け、こ・れらの制御をマイクロＣＰＵで行うことを
   特徴とするドツトパターンの横縦変換方式。