JPS61107739A - 耐放射線性が強化された半導体装置 - Google Patents
耐放射線性が強化された半導体装置Info
- Publication number
- JPS61107739A JPS61107739A JP22861384A JP22861384A JPS61107739A JP S61107739 A JPS61107739 A JP S61107739A JP 22861384 A JP22861384 A JP 22861384A JP 22861384 A JP22861384 A JP 22861384A JP S61107739 A JPS61107739 A JP S61107739A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- silicon
- film
- chemical vapor
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の技術分野）
本発明は半導体装置にかがシ、特に半導体集積回路素子
間の電気的絶縁分離膜の構造に関するものである。
間の電気的絶縁分離膜の構造に関するものである。
近年、半導体集積回路を人工衛里や原子炉周辺で働くロ
ボット等に塔載して使用する機会が増加している。この
ような厳しい環境内に置かれた半導体集積回路は棟々の
放射線損傷を受け、回路の誤動作、および破壊を生じ、
システムの機能低下を招きやすい。したがって放射線に
強い半導体集積回路の開発が望まれる。
ボット等に塔載して使用する機会が増加している。この
ような厳しい環境内に置かれた半導体集積回路は棟々の
放射線損傷を受け、回路の誤動作、および破壊を生じ、
システムの機能低下を招きやすい。したがって放射線に
強い半導体集積回路の開発が望まれる。
宇宙空間や原子炉周辺にはα、β、γ線あるいはその他
の荷電粒子の存在が考えられる。その中でもｒ線は透過
性が高く、他の放射線のように簡率なシールドで保護す
ることは困難である。このような透過性の高いγ線が高
集積回路の基本素子である絶縁ゲート電界トランジスタ
（以後、ＭＯＳトランジスタと略す）やバイポーラトラ
ンジスタに入射するとシリコン酸化膜中に正電荷が蓄積
し、さらにシリコン酸化膜−シリコン基板界面の界面準
位密度が増大する。その結果、しきい値電圧の変動、リ
ーク電流の増加あるいは電流増幅率の低下をもたらす。
の荷電粒子の存在が考えられる。その中でもｒ線は透過
性が高く、他の放射線のように簡率なシールドで保護す
ることは困難である。このような透過性の高いγ線が高
集積回路の基本素子である絶縁ゲート電界トランジスタ
（以後、ＭＯＳトランジスタと略す）やバイポーラトラ
ンジスタに入射するとシリコン酸化膜中に正電荷が蓄積
し、さらにシリコン酸化膜−シリコン基板界面の界面準
位密度が増大する。その結果、しきい値電圧の変動、リ
ーク電流の増加あるいは電流増幅率の低下をもたらす。
すなわちγ線のような電離放射線がシリコン酸化膜中に
入射すると多量の電子−正孔対が生成する。その後、そ
の一部は再結合して消滅するが、一部の電子および正孔
はシリコン酸化膜中に捕捉される。その際電子の移動度
は大きく、正または負のデバイスが酸化膜に印加される
と短時間のうちにそのほとんどはシリコン酸化膜外に拡
散する。
入射すると多量の電子−正孔対が生成する。その後、そ
の一部は再結合して消滅するが、一部の電子および正孔
はシリコン酸化膜中に捕捉される。その際電子の移動度
は大きく、正または負のデバイスが酸化膜に印加される
と短時間のうちにそのほとんどはシリコン酸化膜外に拡
散する。
一方、正孔は移動度が小さく、シリコン酸化膜内で捕捉
されるため、正の固定電荷が形成される。
されるため、正の固定電荷が形成される。
またシリコン酸化膜−シリコン基板界面に捕捉された正
孔は界面準位を形成すると言われている。
孔は界面準位を形成すると言われている。
特に電気的絶縁分離膜であるフィールド酸化膜はゲート
酸化膜と比較して、厚い膜厚を有するため多量の正孔が
生成し、大きなしきい値電圧変化および界面準位生成を
もたらし、寄生ＭＯＳトｔンジスタの発生、素子間リー
クの原因となる。
酸化膜と比較して、厚い膜厚を有するため多量の正孔が
生成し、大きなしきい値電圧変化および界面準位生成を
もたらし、寄生ＭＯＳトｔンジスタの発生、素子間リー
クの原因となる。
（従来技術）
従来、素子分離膜のしきい値電圧変化、および界面準位
生成を抑えるために（１）酸化膜の薄膜化、（２）低温
熱処理が考えられている。しかしながら絶縁分離膜の薄
膜化は確かにしきい値電圧の変動、および界面単位生成
量全減少させるが、反面酸化膜上を走る配線と基板間の
容量増大をもたらすので、半導体集積回路の性能を低下
させる。また低温熱処理による改善は微々たるものであ
る。
生成を抑えるために（１）酸化膜の薄膜化、（２）低温
熱処理が考えられている。しかしながら絶縁分離膜の薄
膜化は確かにしきい値電圧の変動、および界面単位生成
量全減少させるが、反面酸化膜上を走る配線と基板間の
容量増大をもたらすので、半導体集積回路の性能を低下
させる。また低温熱処理による改善は微々たるものであ
る。
（本発明の目的と構成）
本発明は上記の問題点を解決するため新規の素子分離膜
構造を有する半導体装置を提供するもの、： である。新しい素子分離膜は多層の絶縁膜構造からなる
。すなわち初めにシリコン熱酸化膜を形成し、その上に
化学気相成長したリンガラス層を堆積し、更に、化学気
相成長したシリコン窒化膜を堆積させたものである。あ
るいはリンガラス層の堆積とシリコン窒化膜の堆積の順
を逆にしてもよい。又は、上記熱酸化膜上に上記シリコ
ン窒化膜層もしくは上記リンガラス層を堆積するもので
ある。
構造を有する半導体装置を提供するもの、： である。新しい素子分離膜は多層の絶縁膜構造からなる
。すなわち初めにシリコン熱酸化膜を形成し、その上に
化学気相成長したリンガラス層を堆積し、更に、化学気
相成長したシリコン窒化膜を堆積させたものである。あ
るいはリンガラス層の堆積とシリコン窒化膜の堆積の順
を逆にしてもよい。又は、上記熱酸化膜上に上記シリコ
ン窒化膜層もしくは上記リンガラス層を堆積するもので
ある。
（本発明の原理）
次にその原理を述べる。素子分離膜は通常、５ Ｑ Ｑ
ｎｍ程度の厚きをもつため、移動度の小さい正孔の多
くは酸化膜外に拡散することができない。また正孔の捕
獲位置がシリコン酸化膜−シリコン基板界面に近いほど
しきい値電圧の変動に与える影響が大きい。さらにシリ
コン酸化膜−シリコン基板界面に正孔が到達するとその
一部は界面準位を形成する。一方、電子は移動度が大き
く、電子捕捉確率は小さいため、通常の熱酸化膜中にほ
とんど捕捉されない。
ｎｍ程度の厚きをもつため、移動度の小さい正孔の多
くは酸化膜外に拡散することができない。また正孔の捕
獲位置がシリコン酸化膜−シリコン基板界面に近いほど
しきい値電圧の変動に与える影響が大きい。さらにシリ
コン酸化膜−シリコン基板界面に正孔が到達するとその
一部は界面準位を形成する。一方、電子は移動度が大き
く、電子捕捉確率は小さいため、通常の熱酸化膜中にほ
とんど捕捉されない。
したがって電離放射線が素子分離膜に入射して生成した
正孔はただちにその位置で捕捉されたとき、しきい値電
圧変化量、および界面準位増加量は小さくてすむ。また
同時に生成する電子が生成位置近傍でできるだけ捕捉さ
れれば素子分離膜内の電荷は相殺されてしきい値電圧変
化はさらに減少することになる。
正孔はただちにその位置で捕捉されたとき、しきい値電
圧変化量、および界面準位増加量は小さくてすむ。また
同時に生成する電子が生成位置近傍でできるだけ捕捉さ
れれば素子分離膜内の電荷は相殺されてしきい値電圧変
化はさらに減少することになる。
化学気相成長したリンガラスあるいはシリコン窒化膜は
熱酸化膜よシも大きな電子および正孔捕捉確率をもつ。
熱酸化膜よシも大きな電子および正孔捕捉確率をもつ。
したがってほとんどの正孔はその生成位置で捕捉され、
かつ電子の一部も捕捉されることになる。すると上述の
理由によシしきい値電圧変化は減少する。
かつ電子の一部も捕捉されることになる。すると上述の
理由によシしきい値電圧変化は減少する。
さらに化学気相成長したリンガラスとシリコン窒化膜界
面には高密鼠の電子、正孔捕捉中心が存在する。したが
ってこの界面には正孔だけでなくかなシの量の電子も捕
捉されるため、正電荷量はさらに相殺され、しきい値電
圧変化はわずかなものになる。
面には高密鼠の電子、正孔捕捉中心が存在する。したが
ってこの界面には正孔だけでなくかなシの量の電子も捕
捉されるため、正電荷量はさらに相殺され、しきい値電
圧変化はわずかなものになる。
一方、下地の熱酸化膜には２つの役割がある。
その第一はシリコン基板−化学気相成長したリンガラス
（あるいはシリコン窒化膜）間の初期の界面準位が比較
的高いため、それを低減させるためである。第２に熱シ
リコン酸化膜−リンガラス（あるいはシリコン窒化膜）
界面にはリンガラス−シリコン窒化膜界面と同様高密度
の電子および正孔捕捉中心が形成される。そのためリン
ガラス（またはシリコン窒化膜）中で生成した正孔がた
とえ駿化膜−リンガラス（あるいはシリコン窒化膜）界
面にまで拡散しても、界面で捕捉される。
（あるいはシリコン窒化膜）間の初期の界面準位が比較
的高いため、それを低減させるためである。第２に熱シ
リコン酸化膜−リンガラス（あるいはシリコン窒化膜）
界面にはリンガラス−シリコン窒化膜界面と同様高密度
の電子および正孔捕捉中心が形成される。そのためリン
ガラス（またはシリコン窒化膜）中で生成した正孔がた
とえ駿化膜−リンガラス（あるいはシリコン窒化膜）界
面にまで拡散しても、界面で捕捉される。
したがりて界面準位増加量は減少する。
ところで下地の熱酸化膜を薄くしてゆけばシリコン熱酸
化膜内に生成する正孔量は減少するめで界面率位置を減
らすことができる。しかし素子分離膜形成後の熱処理に
よって化学気相成長したリンガラスおるいはシリコン窒
化膜成分がシリコン熱酸化膜−シリコン基板界面まで拡
散するのを抑制するための膜厚は必要である。いずれに
しても後の熱処理工程を考慮した熱酸化膜厚にすること
が必要でおる。
化膜内に生成する正孔量は減少するめで界面率位置を減
らすことができる。しかし素子分離膜形成後の熱処理に
よって化学気相成長したリンガラスおるいはシリコン窒
化膜成分がシリコン熱酸化膜−シリコン基板界面まで拡
散するのを抑制するための膜厚は必要である。いずれに
しても後の熱処理工程を考慮した熱酸化膜厚にすること
が必要でおる。
おるいはまた素子分離膜上の配線に正の電圧が印加され
た場合を考えると熱酸化膜中で生成した電子は熱酸化膜
−リンガラス（あるいはシリコン窒化膜）界面に捕捉さ
れるため素子分離膜中の正電荷を相殺できる。したがっ
て熱酸化膜厚増加とともにしきい値電圧変化量が減少す
る領域が存在する（界面準位密度は熱酸化膜中の正孔量
が増加するので熱酸化膜厚増加とともに増加する）。い
ずれにしても後の熱処理工程を考慮した熱酸化膜厚にす
ることが必要である。
た場合を考えると熱酸化膜中で生成した電子は熱酸化膜
−リンガラス（あるいはシリコン窒化膜）界面に捕捉さ
れるため素子分離膜中の正電荷を相殺できる。したがっ
て熱酸化膜厚増加とともにしきい値電圧変化量が減少す
る領域が存在する（界面準位密度は熱酸化膜中の正孔量
が増加するので熱酸化膜厚増加とともに増加する）。い
ずれにしても後の熱処理工程を考慮した熱酸化膜厚にす
ることが必要である。
（発明の実施例）
第１の実施例：
次に第１の実施例によυ本発明の詳細な説明を行う。以
下Ｐ型シリコン基板上にＭＯＳ）ランジスタを形成する
場合に本発明を適用して述べるが、他の半導体集積回路
についても同様な構造を用いることができる。添附図画
１図から第８図は本発明の一形成例を各段階ごとに示し
たものである。
下Ｐ型シリコン基板上にＭＯＳ）ランジスタを形成する
場合に本発明を適用して述べるが、他の半導体集積回路
についても同様な構造を用いることができる。添附図画
１図から第８図は本発明の一形成例を各段階ごとに示し
たものである。
第１図に示すようにＰ型シリコン半導体基板１０１に表
面にパターニングされた薄い酸化膜１０２およびシリコ
ン窒化膜１０３を公知のホトレジストおよび蝕刻技術を
用いて形成する。次に＠２図に示すように該シリコン窒
化膜１０３をマスク材として異方性プラズマエッチおよ
び湿式エツチングを組み合わせて該シリコン半導体基板
１０１表面を選択的に蝕刻する。その際、湿式エツチン
グ工程は蝕刻面を平滑にし、側壁にスロープをつけ、さ
らにプラズマエツチングによるダメージを除去するのに
有効である。また蝕刻溝の深さは作製する半導体集積回
路の集積既によυ決定されるが、数百ｎｍ〜ｍ戸数程度
である。次にシリコン窒化膜１０３をイオン注入のマス
クとしてポロン等のＰ型不純物を蝕刻溝にイオン注入１
０４し、チャンネルストッパー領域１０５を形成する。
面にパターニングされた薄い酸化膜１０２およびシリコ
ン窒化膜１０３を公知のホトレジストおよび蝕刻技術を
用いて形成する。次に＠２図に示すように該シリコン窒
化膜１０３をマスク材として異方性プラズマエッチおよ
び湿式エツチングを組み合わせて該シリコン半導体基板
１０１表面を選択的に蝕刻する。その際、湿式エツチン
グ工程は蝕刻面を平滑にし、側壁にスロープをつけ、さ
らにプラズマエツチングによるダメージを除去するのに
有効である。また蝕刻溝の深さは作製する半導体集積回
路の集積既によυ決定されるが、数百ｎｍ〜ｍ戸数程度
である。次にシリコン窒化膜１０３をイオン注入のマス
クとしてポロン等のＰ型不純物を蝕刻溝にイオン注入１
０４し、チャンネルストッパー領域１０５を形成する。
次に第３図に示す様に該チャンネルストッパー領域に整
合して蝕刻溝に熱酸化によシ膜厚１０〜ｌＱＱｎｍ程度
のシリコン酸化膜１０６を形成する。
合して蝕刻溝に熱酸化によシ膜厚１０〜ｌＱＱｎｍ程度
のシリコン酸化膜１０６を形成する。
さらに第４図に示すごとく、蝕刻溝部分に化学気相成長
したシリコン窒化膜１０７を堆積し、さらにその上にリ
ンガラス層１０８を堆積する。あるいはリンガラス層を
堆積した後、シリコン窒化膜を形成してもよい。蝕刻溝
のみに化学気相成長した膜１０７，１０８を堆積する方
法の一つとして以下の方法があげられる。すなわち全面
にリンガラス層とシリコン窒化膜を堆積後ホトレジスト
を厚く血布し、その後プラズマエツチングにより蝕刻部
分にのみ化学気相成長した膜を残す工程である。
したシリコン窒化膜１０７を堆積し、さらにその上にリ
ンガラス層１０８を堆積する。あるいはリンガラス層を
堆積した後、シリコン窒化膜を形成してもよい。蝕刻溝
のみに化学気相成長した膜１０７，１０８を堆積する方
法の一つとして以下の方法があげられる。すなわち全面
にリンガラス層とシリコン窒化膜を堆積後ホトレジスト
を厚く血布し、その後プラズマエツチングにより蝕刻部
分にのみ化学気相成長した膜を残す工程である。
次にシリコン窒化５４１０３と薄いシリコン酸化膜１０
２を公知のエツチング法で除去すると第５図に示した姿
態となる。
２を公知のエツチング法で除去すると第５図に示した姿
態となる。
第６図以降はｎチャンネルＭＯ８）ランジスタを形成す
る工程である。第６図はＭＯＳ）ランジスタのゲート酸
化膜１０９を熱酸化で形成した後、リンを含有するポリ
シリコンあるいは高融点金鵡等でゲート電極１１０を公
知の蝕刻技術で形成した姿態を示している。次に第７図
に示すようにゲート電極１１０の側面酸化を行なった後
、砒素婢のイオン注入によシンース領域１１２およびド
レイン領域１１３を形成する。最後に第８図に示すよう
に化学気相成長したリンガラスあるいはシリコン酸化膜
等の保す絶に膜１】４で全体を被へした後、ＭＯＳトラ
ンジスタのソース電極１１５、およびドレイン電極１１
６を形成し、ＭＯＳ）ランジスタが完成する。さらに完
成したＭＯＳトランジスタはシリコン窒化膜等で保護さ
れることになる。
る工程である。第６図はＭＯＳ）ランジスタのゲート酸
化膜１０９を熱酸化で形成した後、リンを含有するポリ
シリコンあるいは高融点金鵡等でゲート電極１１０を公
知の蝕刻技術で形成した姿態を示している。次に第７図
に示すようにゲート電極１１０の側面酸化を行なった後
、砒素婢のイオン注入によシンース領域１１２およびド
レイン領域１１３を形成する。最後に第８図に示すよう
に化学気相成長したリンガラスあるいはシリコン酸化膜
等の保す絶に膜１】４で全体を被へした後、ＭＯＳトラ
ンジスタのソース電極１１５、およびドレイン電極１１
６を形成し、ＭＯＳ）ランジスタが完成する。さらに完
成したＭＯＳトランジスタはシリコン窒化膜等で保護さ
れることになる。
斯くのどとく、本発明をｈｉ０３）ランジスタに適用す
ると電離放射線が絶縁素子分離領域に入射しても生成し
た正孔はほとんど拡散することなく捕捉され、かつ電子
の一部も捕捉されて正電荷量を相殺する。したがってし
きいＩ’ｉｆ電圧の変！ｖｌｔ−小さく保つことができ
る。また正孔がシリコン熱酸化膜−シリコン基板界面ま
で拡散しにくいため、界面準位も増加しない。したがっ
て隣接したｆＶａｏｓトランジスタ間のリーク電流は抑
えられ、耐放射線能は大幅に向上する。
ると電離放射線が絶縁素子分離領域に入射しても生成し
た正孔はほとんど拡散することなく捕捉され、かつ電子
の一部も捕捉されて正電荷量を相殺する。したがってし
きいＩ’ｉｆ電圧の変！ｖｌｔ−小さく保つことができ
る。また正孔がシリコン熱酸化膜−シリコン基板界面ま
で拡散しにくいため、界面準位も増加しない。したがっ
て隣接したｆＶａｏｓトランジスタ間のリーク電流は抑
えられ、耐放射線能は大幅に向上する。
第２の実施例：
次に第２の実施例によシ本発明の詳細な説明を行う。以
下Ｐ型シリコン基板上にＭＯＳ）ランジスタを形成する
場合に本発明を適用して述べるが、他の半導体集積回路
についても同様な構造を用いることができる。添附図第
９図から第１６図は本発明の一形成例を各段階ごとに示
したものである。
下Ｐ型シリコン基板上にＭＯＳ）ランジスタを形成する
場合に本発明を適用して述べるが、他の半導体集積回路
についても同様な構造を用いることができる。添附図第
９図から第１６図は本発明の一形成例を各段階ごとに示
したものである。
第９図に示すようにＰ型シリコン半導体基板２０１に表
面にバターニングされた薄い酸化膜２０２およびシリコ
ン窒化［２０３を公知のホトレジストおよび蝕刻技術を
用いて形成する。次に第１０図に示すように該シリコン
窒化膜２０３をマスク材として異方性プラズマエッチお
よび湿式エツチングを組み合わせて該シリコン半導体基
板２０１表面を選択的に蝕刻する。その際、湿式エツチ
ング工程は蝕刻面を平滑にし、側壁にスロープをつけ、
さらにプラズマエツチングによるダメージを除去するの
に有効である。また蝕刻溝の深さは作製する半導体集積
回路の集積度によシ決定されるが、数百ｎｍ〜ｍ戸数程
度である。次にシリコン窒化膜２０３をイオン注入のマ
スクとしてボロン等のＰ型不純物を蝕刻溝にイオン注入
２０４ Ｌ、チャンネルストッパー領域２０５を形成す
る。
面にバターニングされた薄い酸化膜２０２およびシリコ
ン窒化［２０３を公知のホトレジストおよび蝕刻技術を
用いて形成する。次に第１０図に示すように該シリコン
窒化膜２０３をマスク材として異方性プラズマエッチお
よび湿式エツチングを組み合わせて該シリコン半導体基
板２０１表面を選択的に蝕刻する。その際、湿式エツチ
ング工程は蝕刻面を平滑にし、側壁にスロープをつけ、
さらにプラズマエツチングによるダメージを除去するの
に有効である。また蝕刻溝の深さは作製する半導体集積
回路の集積度によシ決定されるが、数百ｎｍ〜ｍ戸数程
度である。次にシリコン窒化膜２０３をイオン注入のマ
スクとしてボロン等のＰ型不純物を蝕刻溝にイオン注入
２０４ Ｌ、チャンネルストッパー領域２０５を形成す
る。
次に第１１図に示す様に該チャンネルストッパ
゛′−領域に整合して蝕刻溝に熱酸化によ）膜厚１０
〜１００ ｎｍ程度のシリコン酸化膜２０６を形成する
。
゛′−領域に整合して蝕刻溝に熱酸化によ）膜厚１０
〜１００ ｎｍ程度のシリコン酸化膜２０６を形成する
。
さらに第１２図に示すごとく、蝕刻溝部分に化学気相成
長したリンガラスあるいはシリコン窒化膜を堆積する。
長したリンガラスあるいはシリコン窒化膜を堆積する。
蝕刻溝のみに化学気相成長した膜２０７を堆積する一例
として以下の方法があげられる。すなわち全面にリンガ
ラス層あるいはシリコン窒化膜を堆積後ホトレジストを
浮く塗布し、その後プラズマエツチングによシ蝕刻溝部
分にのみ化学気相成長した膜を残す工程である。
として以下の方法があげられる。すなわち全面にリンガ
ラス層あるいはシリコン窒化膜を堆積後ホトレジストを
浮く塗布し、その後プラズマエツチングによシ蝕刻溝部
分にのみ化学気相成長した膜を残す工程である。
次にシリコン窒化膜２０３と薄いシリコン酸化膜２０２
を公知のエツチング法で除去すると第１３図に示した姿
態となる。
を公知のエツチング法で除去すると第１３図に示した姿
態となる。
第１４図以降はｎチャンネルＭＯＳトランジスタを形成
する工程である。第１４図はＭＯＳ）；ｉ’ンジスタの
ゲート酸化Ｈ２Ｏ３を熱酸化で形成した後、リンを含有
するポリシリコンあるいは高融点金属環でゲート電極２
０９を公知の蝕刻技術で形成した姿態を示している。次
に第１５図に示すようにゲート電極２０９の側面酸化を
行なった後、砒素等のイオン注入によシ、ソース領域２
１１およびドレイン領域２１２を形成する。最後に第１
６図に示すように化学気相成長したリンガラスあるいは
シリコン酸化膜等の保護絶縁膜２１３で全体を被覆した
後、ＭＯＳトランジスタのソース電極２１４およびドレ
イン電極２１５を形成し、ＭＯＳ）；ｙンジスタが完成
する。さらに完成したＭＯＳ）ランジスタはシリコン窒
化膜等で保護されることＫなる。
する工程である。第１４図はＭＯＳ）；ｉ’ンジスタの
ゲート酸化Ｈ２Ｏ３を熱酸化で形成した後、リンを含有
するポリシリコンあるいは高融点金属環でゲート電極２
０９を公知の蝕刻技術で形成した姿態を示している。次
に第１５図に示すようにゲート電極２０９の側面酸化を
行なった後、砒素等のイオン注入によシ、ソース領域２
１１およびドレイン領域２１２を形成する。最後に第１
６図に示すように化学気相成長したリンガラスあるいは
シリコン酸化膜等の保護絶縁膜２１３で全体を被覆した
後、ＭＯＳトランジスタのソース電極２１４およびドレ
イン電極２１５を形成し、ＭＯＳ）；ｙンジスタが完成
する。さらに完成したＭＯＳ）ランジスタはシリコン窒
化膜等で保護されることＫなる。
斯くのどとく、本発明をＭＯＳ）ランジスタに適用する
と電離放射線が絶縁素子分離領域に照射しても生成した
正孔はほとんど拡散することなく捕捉され、かつ電子の
一部も捕捉されて正電荷量を相殺する。したがってしき
い値電圧の変動を小さく保つことができる。また正孔が
シリコン熱酸化膜−シリコン基板まで拡散しにくいため
、界面準位も増加しない。したがって隣接したＭＯＳ）
ランジスタ間のリーク電流は抑えられ、耐放射線能は大
幅に向上する。
と電離放射線が絶縁素子分離領域に照射しても生成した
正孔はほとんど拡散することなく捕捉され、かつ電子の
一部も捕捉されて正電荷量を相殺する。したがってしき
い値電圧の変動を小さく保つことができる。また正孔が
シリコン熱酸化膜−シリコン基板まで拡散しにくいため
、界面準位も増加しない。したがって隣接したＭＯＳ）
ランジスタ間のリーク電流は抑えられ、耐放射線能は大
幅に向上する。
第１図乃至９８図は本発明の第１０実施例を工程層に示
した断面図であシ、第９図乃至第１６図は本発明の第２
の実施例を工程順に示した断面図である。 １０１、２０１・・・・・・シリコン半導体基板、１０
２゜２０２・・・・・・薄いシリコン酸化膜、１０３．
２０３・・・・・・マスク用シリコン窒化ｍ、１０４．
２０４・・・・・・チャンネルストッパー領域生成のた
めのイオン、１０５゜２０５・・・・・・チャンネルス
トッパ領Ｌ １０６．２０６・・・・・・熱酸化によシ
形成したシリコン酸化膜、１０７゜２０７・・・・・・
化学気相成長して形成した素子絶縁分離膜（リンガラス
あるいはシリコン窒化膜）、２０８・・・・・・ゲート
酸化膜、２０９・・・・・・ゲート電極、２１０・・・
・・・側面酸化膜、２１１・・・・・・ソース領域、２
１２・・・・・・ドレイン領域、２１３・・・・・・保
護絶縁膜、２１４・・・・・・ソース電極、２１５・・
・・・・ドレイン電極、１０７・・・・・・化学気相成
長して形成したシリコン窒化膜（あるいはリンガラス層
）、１０Ｂ・・・・・・化学気相成長して形成したリン
ガラス層（あるいはシリコン窒化膜）、ｌＯ９・・・・
・・ゲート酸化膜、１１０・・・・・・ゲート電極、１
１１・・・・・・側面酸化膜、１１２・・・・・・ソー
ス領域、１１３・・・・・・ドレイン領域、１１４・・
・・・・保護絶縁膜、１１５・・・・・・ソース電極、
１１６・・・・・・ドレイン電極。 第１図 第２図 茅３図 第４図 第５図 第６図 第７図 第８図 第′１図 第１０図 千１１図 傳１３図 潰１４図 中１５図
した断面図であシ、第９図乃至第１６図は本発明の第２
の実施例を工程順に示した断面図である。 １０１、２０１・・・・・・シリコン半導体基板、１０
２゜２０２・・・・・・薄いシリコン酸化膜、１０３．
２０３・・・・・・マスク用シリコン窒化ｍ、１０４．
２０４・・・・・・チャンネルストッパー領域生成のた
めのイオン、１０５゜２０５・・・・・・チャンネルス
トッパ領Ｌ １０６．２０６・・・・・・熱酸化によシ
形成したシリコン酸化膜、１０７゜２０７・・・・・・
化学気相成長して形成した素子絶縁分離膜（リンガラス
あるいはシリコン窒化膜）、２０８・・・・・・ゲート
酸化膜、２０９・・・・・・ゲート電極、２１０・・・
・・・側面酸化膜、２１１・・・・・・ソース領域、２
１２・・・・・・ドレイン領域、２１３・・・・・・保
護絶縁膜、２１４・・・・・・ソース電極、２１５・・
・・・・ドレイン電極、１０７・・・・・・化学気相成
長して形成したシリコン窒化膜（あるいはリンガラス層
）、１０Ｂ・・・・・・化学気相成長して形成したリン
ガラス層（あるいはシリコン窒化膜）、ｌＯ９・・・・
・・ゲート酸化膜、１１０・・・・・・ゲート電極、１
１１・・・・・・側面酸化膜、１１２・・・・・・ソー
ス領域、１１３・・・・・・ドレイン領域、１１４・・
・・・・保護絶縁膜、１１５・・・・・・ソース電極、
１１６・・・・・・ドレイン電極。 第１図 第２図 茅３図 第４図 第５図 第６図 第７図 第８図 第′１図 第１０図 千１１図 傳１３図 潰１４図 中１５図
Claims (3)
- （１）シリコン半導体基板上の素子分離領域での絶縁膜
形成において、該シリコン基板に接してその上に熱酸化
によるシリコン酸化膜が形成され、次に該シリコン熱酸
化膜上に化学気相成長したシリコン窒化膜および化学気
相成長したリンガラス層のうちの少なくとも一層が形成
された構造を有することを特徴とする半導体装置。 - （２）熱酸化によるシリコン酸化膜上に接して化学気相
成長したリンガラス層が形成され、更に該リンガラス層
上に接して化学気相成長したシリコン窒化膜が形成され
た構造を有することを特徴とする特許請求の範囲第（１
）項記載の半導体装置。 - （３）熱酸化によるシリコン酸化膜上に接して化学気相
成長したシリコン窒化膜が形成され、該シリコン窒化膜
上に化学気相成長したリンガラス層が形成された構造を
有することを特徴とする特許請求の範囲第（１）項記載
の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22861384A JPS61107739A (ja) | 1984-10-30 | 1984-10-30 | 耐放射線性が強化された半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22861384A JPS61107739A (ja) | 1984-10-30 | 1984-10-30 | 耐放射線性が強化された半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61107739A true JPS61107739A (ja) | 1986-05-26 |
Family
ID=16879088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22861384A Pending JPS61107739A (ja) | 1984-10-30 | 1984-10-30 | 耐放射線性が強化された半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61107739A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5093781A (ja) * | 1973-12-21 | 1975-07-26 | ||
| JPS56129337A (en) * | 1980-03-13 | 1981-10-09 | Nec Corp | Insulative separation structure for semiconductor monolithic integrated circuit |
-
1984
- 1984-10-30 JP JP22861384A patent/JPS61107739A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5093781A (ja) * | 1973-12-21 | 1975-07-26 | ||
| JPS56129337A (en) * | 1980-03-13 | 1981-10-09 | Nec Corp | Insulative separation structure for semiconductor monolithic integrated circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5980966A (ja) | ゲ−ト−絶縁体−半導体形素子を含む集積回路のゲ−ト構造及び該構造を用いる集積回路製造法 | |
| JPS61107739A (ja) | 耐放射線性が強化された半導体装置 | |
| JPS5890778A (ja) | 半導体装置 | |
| JP2595982B2 (ja) | 半導体装置 | |
| JPS6240741A (ja) | 半導体装置 | |
| JPS6193641A (ja) | 半導体装置 | |
| JP2949947B2 (ja) | 半導体装置 | |
| JPS62122170A (ja) | Ｍｉｓトランジスタ及びその製造方法 | |
| JP2680448B2 (ja) | 耐放射線半導体装置の製造方法 | |
| JP3243885B2 (ja) | 半導体記憶装置 | |
| JPS6146964B2 (ja) | ||
| JPH023934A (ja) | 耐放射線特性が強化された半導体装置 | |
| JPH0695550B2 (ja) | 半導体装置 | |
| JP2914026B2 (ja) | 半導体装置 | |
| JP2944785B2 (ja) | 固体撮像装置の製造方法 | |
| US5027167A (en) | Semiconductor intergrated circuit | |
| JPS62140455A (ja) | 半導体記憶装置 | |
| JPH0556663B2 (ja) | ||
| JPS63237462A (ja) | スタテイツク型半導体記憶装置およびその製造方法 | |
| JP4344908B2 (ja) | 半導体記憶装置の製造方法 | |
| JPS60107837A (ja) | 耐放射線性の強化された半導体装置及びその製造方法 | |
| JPS587859A (ja) | 半導体記憶装置の製造方法 | |
| JPH07302883A (ja) | 半導体装置 | |
| JPS60148141A (ja) | 好ましい・素子絶縁分離形成方法を有する半導体装置の製造方法 | |
| JPS63310164A (ja) | 半導体記憶装置およびその製造方法 |