JPS6336569A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6336569A JPS6336569A JP18035886A JP18035886A JPS6336569A JP S6336569 A JPS6336569 A JP S6336569A JP 18035886 A JP18035886 A JP 18035886A JP 18035886 A JP18035886 A JP 18035886A JP S6336569 A JPS6336569 A JP S6336569A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- grown
- oxide film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 230000005669 field effect Effects 0.000 claims abstract description 8
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 15
- 229910052710 silicon Inorganic materials 0.000 abstract description 15
- 239000010703 silicon Substances 0.000 abstract description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 8
- 230000005855 radiation Effects 0.000 abstract description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 7
- 229910052681 coesite Inorganic materials 0.000 abstract description 4
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 4
- 239000000463 material Substances 0.000 abstract description 4
- 230000006798 recombination Effects 0.000 abstract description 4
- 238000005215 recombination Methods 0.000 abstract description 4
- 229910052682 stishovite Inorganic materials 0.000 abstract description 4
- 229910052905 tridymite Inorganic materials 0.000 abstract description 4
- 230000006866 deterioration Effects 0.000 abstract description 3
- 239000000377 silicon dioxide Substances 0.000 abstract description 3
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 3
- 230000010354 integration Effects 0.000 abstract description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 abstract 1
- 230000005865 ionizing radiation Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 61
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000002955 isolation Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 3
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 231100000987 absorbed dose Toxicity 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 210000000689 upper leg Anatomy 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に放射線環境下で安定に
動作する絶縁ゲート型電界効果トランジスタを３む半導
体装置に関する。
動作する絶縁ゲート型電界効果トランジスタを３む半導
体装置に関する。
現在、シリコン等を半導体基板材料とした半導体装置は
、絶縁ゲート型電界効果トランジスタ（以降ＭＩＳ
ＦＥＴと称す）を含む種類のものが非常に多い。
、絶縁ゲート型電界効果トランジスタ（以降ＭＩＳ
ＦＥＴと称す）を含む種類のものが非常に多い。
このような半導体装置では、ＭＩＳ ＦＥＴは勿論素
子領域同士を絶縁分離するフィールド領域等もＭ Ｉ
Ｓ構造になっている場合がある。
子領域同士を絶縁分離するフィールド領域等もＭ Ｉ
Ｓ構造になっている場合がある。
従来、ＭＩＳ構造の絶縁物には、半導体基板の材料がシ
リコンの場合には、半導体基板表面を熱酸化することに
より得られたシリコン酸化膜（以下単に５ｉ０２膜と称
す）が広く用いられている。
リコンの場合には、半導体基板表面を熱酸化することに
より得られたシリコン酸化膜（以下単に５ｉ０２膜と称
す）が広く用いられている。
これは、この方法が比較的簡単にクリーンな界面を有す
る良質の絶縁膜を得ることができ、しがもその電気的特
性も良好であるという理由による。
る良質の絶縁膜を得ることができ、しがもその電気的特
性も良好であるという理由による。
近年、各種人工衛星の実用化等に伴い、放射線環境下で
も安定に動作する半導体装置が要求されている。
も安定に動作する半導体装置が要求されている。
しかし、上述した従来の半導体装置は、絶縁物として熱
酸化したＳｉＯ□膜を用いたＭＩＳ ＦＥＴで構成さ
れているので、放射線環境下で動作させると、その特性
が吸収線量の増大につれて劣化するという欠点がある。
酸化したＳｉＯ□膜を用いたＭＩＳ ＦＥＴで構成さ
れているので、放射線環境下で動作させると、その特性
が吸収線量の増大につれて劣化するという欠点がある。
この原因は、これまでに行なわれた各方面の研究から、
５ｉ０２／Ｓｉ構造部分の電気的特性変化に起因するこ
とがわかっており、主として、＜１）ＳｉＯ２膜中の正
電荷の形成、及び（２）Ｓｉ０２／Ｓｉ界面準位の形成
によってもたらされるとされている。
５ｉ０２／Ｓｉ構造部分の電気的特性変化に起因するこ
とがわかっており、主として、＜１）ＳｉＯ２膜中の正
電荷の形成、及び（２）Ｓｉ０２／Ｓｉ界面準位の形成
によってもたらされるとされている。
本発明の目的は、放射線環境下において、５ｉ０２／Ｓ
ｉ構造部分の電気的特性変化に起因するデバイス特性の
劣化を抑制することができる高集積度を有する半導体装
置を提供することにある。
ｉ構造部分の電気的特性変化に起因するデバイス特性の
劣化を抑制することができる高集積度を有する半導体装
置を提供することにある。
本発明の半導体装置は、半導体基板に形成された電界効
果トランジスタを有する半導体装置において、前記電界
効果トランジスタのゲート絶縁膜がテストエチルオルト
珪酸を用いて成長した酸化膜を含んでなる。
果トランジスタを有する半導体装置において、前記電界
効果トランジスタのゲート絶縁膜がテストエチルオルト
珪酸を用いて成長した酸化膜を含んでなる。
以下、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の第１実施例の断面図である。
この実施例は、Ｐ型のシリコン基板１の上にテトラエチ
ルオルト珪酸を用いて成長した酸化膜（以降ＴＥ０１膜
と称す）３を介して、多結晶シリコン膜のゲート４が配
置され、ｎ＋拡散層のソース５とドレイン６とで構成さ
れるＭＩＳ ＦＥＴを含む半導体装置を示している。
ルオルト珪酸を用いて成長した酸化膜（以降ＴＥ０１膜
と称す）３を介して、多結晶シリコン膜のゲート４が配
置され、ｎ＋拡散層のソース５とドレイン６とで構成さ
れるＭＩＳ ＦＥＴを含む半導体装置を示している。
第２図は本発明の第２の実施例の断面図である。
この実施例では、Ｐ型のシリコン基板１′の上にＳｉＯ
２膜の絶縁膜３″及びＴＥＯ３膜３′を設け、絶縁膜３
″とＴＥＯ３膜３′とを介してリンドープした多結晶シ
リコン膜のゲート４′及び接地電極４“とを設け、更に
ｎ＋拡散層のソース５’、５”及びドレイン６′をシリ
コン基板１′表面に設けている。ここで、絶縁膜３″と
ＴＥＯ３ＩＩ５！３ ’は、ソース５′、ドレイン６′
及びゲート４′とで構成されるＭＩＳ ＦＥＴのゲー
ト絶縁膜でありその下のシリコン基板１′表面がチャネ
ル領域となる。一方、接地電極７′は、その下の絶縁膜
３ａ″及びＴＥＯ３膜３ａ′とシリコン基板１′とでＭ
ＩＳを構成することによって表面電位の関係でシリコン
基板１′の表面に寄生のチャネル領域が出来ないように
して素子分離領域を構成している。
２膜の絶縁膜３″及びＴＥＯ３膜３′を設け、絶縁膜３
″とＴＥＯ３膜３′とを介してリンドープした多結晶シ
リコン膜のゲート４′及び接地電極４“とを設け、更に
ｎ＋拡散層のソース５’、５”及びドレイン６′をシリ
コン基板１′表面に設けている。ここで、絶縁膜３″と
ＴＥＯ３ＩＩ５！３ ’は、ソース５′、ドレイン６′
及びゲート４′とで構成されるＭＩＳ ＦＥＴのゲー
ト絶縁膜でありその下のシリコン基板１′表面がチャネ
ル領域となる。一方、接地電極７′は、その下の絶縁膜
３ａ″及びＴＥＯ３膜３ａ′とシリコン基板１′とでＭ
ＩＳを構成することによって表面電位の関係でシリコン
基板１′の表面に寄生のチャネル領域が出来ないように
して素子分離領域を構成している。
上記のＴＥ０１膜は、熱酸化ＳｉＯ□膜に比べて、膜中
に含まれる再結合中心が多いため、入射した電雛性放射
線によって生じた電子−正孔の再結合が促進され、酸化
膜中のトラップに捕獲される正電荷の量を大きく減らす
ことが可能となる。
に含まれる再結合中心が多いため、入射した電雛性放射
線によって生じた電子−正孔の再結合が促進され、酸化
膜中のトラップに捕獲される正電荷の量を大きく減らす
ことが可能となる。
又、ＴＥ０１膜は従来のシラン系ガスを用いた気相化学
成長法により堆積した酸化膜に比べ、薄膜の成長膜厚の
制御が良好であるので、熱酸化によらずにＭＩＳ Ｆ
ＥＴのゲート絶縁膜を形成できる。
成長法により堆積した酸化膜に比べ、薄膜の成長膜厚の
制御が良好であるので、熱酸化によらずにＭＩＳ Ｆ
ＥＴのゲート絶縁膜を形成できる。
第３図（ａ）〜（ｆ）は本発明の半導体装置の製造方法
を説明するための工程順に示した半導体チップの断面図
である。
を説明するための工程順に示した半導体チップの断面図
である。
先ず、第３図（ａ＞に示すように、Ｐ型のシリコン基板
１を熱酸化することにより、シリコン基板１表面にＳ
ｉ ０２膜の絶縁膜２ａを形成し、さらに絶縁膜２ｂと
して窒化膜を形成する。
１を熱酸化することにより、シリコン基板１表面にＳ
ｉ ０２膜の絶縁膜２ａを形成し、さらに絶縁膜２ｂと
して窒化膜を形成する。
次に、第３（ｂ）に示すように、素子領域となる部分を
覆うホトレジスト膜１０を所定のパターンで形成し、通
常の反応性イオンエツチング法により、ホトレジスト膜
１０をマスクとして、絶縁膜２ｂ及び２ａの窒化膜及び
５ｉ０２膜をエツチングする。
覆うホトレジスト膜１０を所定のパターンで形成し、通
常の反応性イオンエツチング法により、ホトレジスト膜
１０をマスクとして、絶縁膜２ｂ及び２ａの窒化膜及び
５ｉ０２膜をエツチングする。
次に、第３図（Ｃ）に示すように、ホトレジスト膜１０
を除去した後に、残存する絶縁膜２ｂを耐酸化マスクと
して、シリコン基板１を熱酸化し、素子分離用の絶縁膜
２となる５ｉ０２膜を形成する。
を除去した後に、残存する絶縁膜２ｂを耐酸化マスクと
して、シリコン基板１を熱酸化し、素子分離用の絶縁膜
２となる５ｉ０２膜を形成する。
その後、絶縁膜２ｂ及び２ａの窒化膜及びＳｉＯ□膜を
除去した後、第３図（ｄ）に示すように、基板表面上に
ＣＶＤ法によりＴＥＯ３膜３を被着し、更にリンドープ
した多結晶シリコン膜４ａを成長した後、ホトレジスト
膜１１を所定のパターンで形成する。
除去した後、第３図（ｄ）に示すように、基板表面上に
ＣＶＤ法によりＴＥＯ３膜３を被着し、更にリンドープ
した多結晶シリコン膜４ａを成長した後、ホトレジスト
膜１１を所定のパターンで形成する。
次に、第３図（ｅ）に示すように、ホＩへレジスト膜１
１をマスクとして、多結晶シリコン膜４ａをエツチング
してゲート４を形成した後、ホＩ−レ′ シスト膜１１
を除去する。そして、多結晶シリコン膜のゲート４及び
素子分離用の絶縁膜２をマスクとして砒素をイオン注入
してｎ＋領領域ソース５及びドレイン６をシリコン基板
ｌの表面に形成する。
１をマスクとして、多結晶シリコン膜４ａをエツチング
してゲート４を形成した後、ホＩ−レ′ シスト膜１１
を除去する。そして、多結晶シリコン膜のゲート４及び
素子分離用の絶縁膜２をマスクとして砒素をイオン注入
してｎ＋領領域ソース５及びドレイン６をシリコン基板
ｌの表面に形成する。
最後に、第３図（ｆ ＞に示すように、通常の工程によ
って絶縁膜７、ソース及びドレイン電極８ａ、８ｂ並び
に絶縁膜９を形成すれば、本発明の第１の実施例のＭＩ
Ｓ ＦＥＴを含む半導体装置が得られる。
って絶縁膜７、ソース及びドレイン電極８ａ、８ｂ並び
に絶縁膜９を形成すれば、本発明の第１の実施例のＭＩ
Ｓ ＦＥＴを含む半導体装置が得られる。
以上説明したように本発明は、ＴＥ０１膜を含む絶縁膜
をＭＩＳ ＦＥＴのゲート絶縁膜あるいは素子分離領
域に用いる絶縁膜に用いることにより、放射線環境下で
の電気的特性の劣化を制御することが可能となり、従っ
て、放射線環境下でも高い信頼性をもつ高集積度の半導
体装置を得ることができるとうい効果がある。
をＭＩＳ ＦＥＴのゲート絶縁膜あるいは素子分離領
域に用いる絶縁膜に用いることにより、放射線環境下で
の電気的特性の劣化を制御することが可能となり、従っ
て、放射線環境下でも高い信頼性をもつ高集積度の半導
体装置を得ることができるとうい効果がある。
第１図は本発明の第１の実施例の断面図、第２図は本発
明の第２の実施例の断面図、第３図（ａ）〜（ｆ）は本
発明の半導体装置の製造方法の一実施例を説明するため
の工程順に示した半導体チップの断面図である。 １．１′・・・シリコン基板、２．２ａ、２ｂ・・・絶
縁膜、３．３′、３ａ、３ａ′−ＴＥ０１膜、３”、３
ａ”・・・絶縁膜、４．４′・・・ゲート、４″・・・
接地電極、４ａ・・・多結晶シリコン膜、５．５′。 ５″・・・ソース、６．６′・・・トレイン、７．７′
・・・絶縁膜、８ａ、８ａ′・・−ソース電極、８ｂ、
８ｂ′・・・ドレイン電極、９・・・絶縁膜、１０，１
．１・・・ホＩ・レジスト膜。 代理人 弁理士 内 原 晋Ｇ第１図 第 Ｚ 凹 ’ｚａ 、 ’ｚ ｂ絶縁用「 ４４夛箱晶シリコン
Ｂ炙ｆＯ，Ｎ 水トレン゛スト腿 １図
明の第２の実施例の断面図、第３図（ａ）〜（ｆ）は本
発明の半導体装置の製造方法の一実施例を説明するため
の工程順に示した半導体チップの断面図である。 １．１′・・・シリコン基板、２．２ａ、２ｂ・・・絶
縁膜、３．３′、３ａ、３ａ′−ＴＥ０１膜、３”、３
ａ”・・・絶縁膜、４．４′・・・ゲート、４″・・・
接地電極、４ａ・・・多結晶シリコン膜、５．５′。 ５″・・・ソース、６．６′・・・トレイン、７．７′
・・・絶縁膜、８ａ、８ａ′・・−ソース電極、８ｂ、
８ｂ′・・・ドレイン電極、９・・・絶縁膜、１０，１
．１・・・ホＩ・レジスト膜。 代理人 弁理士 内 原 晋Ｇ第１図 第 Ｚ 凹 ’ｚａ 、 ’ｚ ｂ絶縁用「 ４４夛箱晶シリコン
Ｂ炙ｆＯ，Ｎ 水トレン゛スト腿 １図
Claims (1)
- 半導体基板に形成された電界効果トランジスタを有する
半導体装置において、少くとも前記電界効果トランジス
タのゲート絶縁膜がテトラエチルオルト珪酸を用いて成
長した酸化膜を含むことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61180358A JPH063809B2 (ja) | 1986-07-30 | 1986-07-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61180358A JPH063809B2 (ja) | 1986-07-30 | 1986-07-30 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6336569A true JPS6336569A (ja) | 1988-02-17 |
| JPH063809B2 JPH063809B2 (ja) | 1994-01-12 |
Family
ID=16081845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61180358A Expired - Lifetime JPH063809B2 (ja) | 1986-07-30 | 1986-07-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH063809B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4984056A (en) * | 1989-10-13 | 1991-01-08 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit device |
| JPH03154378A (ja) * | 1989-11-10 | 1991-07-02 | Toshiba Micro Electron Kk | 耐放射線半導体装置の製造方法 |
| JPH03237728A (ja) * | 1990-02-14 | 1991-10-23 | Matsushita Electron Corp | 半導体装置の製造方法 |
| EP1026753A2 (en) * | 1999-02-01 | 2000-08-09 | Lucent Technologies Inc. | Device and method for storing information |
| JP2010007368A (ja) * | 2008-06-27 | 2010-01-14 | Hitachi Constr Mach Co Ltd | 建設機械 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4855675A (ja) * | 1971-11-12 | 1973-08-04 |
-
1986
- 1986-07-30 JP JP61180358A patent/JPH063809B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4855675A (ja) * | 1971-11-12 | 1973-08-04 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4984056A (en) * | 1989-10-13 | 1991-01-08 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit device |
| JPH03154378A (ja) * | 1989-11-10 | 1991-07-02 | Toshiba Micro Electron Kk | 耐放射線半導体装置の製造方法 |
| JPH03237728A (ja) * | 1990-02-14 | 1991-10-23 | Matsushita Electron Corp | 半導体装置の製造方法 |
| EP1026753A2 (en) * | 1999-02-01 | 2000-08-09 | Lucent Technologies Inc. | Device and method for storing information |
| EP1026753A3 (en) * | 1999-02-01 | 2002-02-27 | Lucent Technologies Inc. | Device and method for storing information |
| JP2010007368A (ja) * | 2008-06-27 | 2010-01-14 | Hitachi Constr Mach Co Ltd | 建設機械 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH063809B2 (ja) | 1994-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4149307A (en) | Process for fabricating insulated-gate field-effect transistors with self-aligned contacts | |
| US5340759A (en) | Method of making a vertical gate transistor with low temperature epitaxial channel | |
| US20020168802A1 (en) | SiGe/SOI CMOS and method of making the same | |
| JPH05865B2 (ja) | ||
| JPH077773B2 (ja) | 半導体装置の製造方法 | |
| JPS6336569A (ja) | 半導体装置 | |
| JPS59208851A (ja) | 半導体装置とその製造法 | |
| US8497556B2 (en) | Semiconductor devices with active semiconductor height variation | |
| US4378565A (en) | Integrated circuit and method of making same | |
| JPS5922344A (ja) | 半導体装置の製造方法 | |
| JPH0298143A (ja) | Ｌｄｄ構造ポリシリコン薄膜トランジスタの製造方法 | |
| JPS60258957A (ja) | Ｓｏｉ型半導体装置の製造方法 | |
| JPS6231507B2 (ja) | ||
| JPH0794721A (ja) | 半導体装置及びその製造方法 | |
| JPS58200554A (ja) | 半導体装置の製造方法 | |
| JPH077157A (ja) | 薄膜トランジスタの製造方法 | |
| JPH05129335A (ja) | 縦型トランジスタの製造方法 | |
| JPH05259450A (ja) | 半導体装置及び製造方法 | |
| JPH08162523A (ja) | 半導体装置及びその製造方法 | |
| TW513755B (en) | Manufacture method of semiconductor device with self-aligned inter-well isolation | |
| JP2993039B2 (ja) | 能動層積層素子 | |
| JPS59194445A (ja) | 半導体装置の製造方法 | |
| RU865053C (ru) | Способ изготовлени интегральных МДП-транзисторов | |
| JPH07201967A (ja) | 半導体装置の製造方法 | |
| JPH0448644A (ja) | 半導体装置の製造方法 |