KR102160112B1 - 액정 표시 장치 - Google Patents

액정 표시 장치 Download PDF

Info

Publication number
KR102160112B1
KR102160112B1 KR1020140026723A KR20140026723A KR102160112B1 KR 102160112 B1 KR102160112 B1 KR 102160112B1 KR 1020140026723 A KR1020140026723 A KR 1020140026723A KR 20140026723 A KR20140026723 A KR 20140026723A KR 102160112 B1 KR102160112 B1 KR 102160112B1
Authority
KR
South Korea
Prior art keywords
electrode
stem portion
subpixel electrode
liquid crystal
subpixel
Prior art date
Application number
KR1020140026723A
Other languages
English (en)
Other versions
KR20150105528A (ko
Inventor
임상욱
김일곤
전상진
정미혜
김성환
김은주
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140026723A priority Critical patent/KR102160112B1/ko
Priority to US14/638,977 priority patent/US9927669B2/en
Publication of KR20150105528A publication Critical patent/KR20150105528A/ko
Application granted granted Critical
Publication of KR102160112B1 publication Critical patent/KR102160112B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy

Abstract

본 발명의 한 실시예에 따른 액정 표시 장치는 제1 기판, 상기 제1 기판 위에 형성되어 있으며, 유지 전극을 포함하는 기준 전압선, 상기 제1 기판 위에 형성되어 있으며, 서로 이격되어 있으며, 하나의 화소 영역에 위치하는 제1 부화소 전극 및 제2 부화소 전극을 포함하는 화소 전극을 포함하고, 상기 제1 부화소 전극은 제1 가로 줄기부와 제1 세로 줄기부, 상기 제1 가로 줄기부 및 상기 제1 세로 줄기부로부터 뻗어 나와 있는 복수의 제1 가지 전극들을 포함하고, 상기 제2 부화소 전극은 제2 가로 줄기부와 제2 세로 줄기부, 상기 제2 가로 줄기부 및 상기 제2 세로 줄기부로부터 뻗어 나와 있는 복수의 제2 가지 전극들을 포함하고, 상기 제2 부화소 전극은 상기 제1 부화소 전극을 둘러싸도록 상기 화소 영역의 외각에 위치하고, 상기 유지 전극은 상기 제1 부화소 전극의 상기 제1 가로 줄기부와 중첩하는 제1 유지 전극, 상기 제2 부화소 전극의 상기 제2 세로 줄기부와 중첩하는 제2 유지 전극을 포함한다.

Description

액정 표시 장치 {LIQUID CRYSTAL DISPLAY}
본 발명은 액정 표시 장치에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 들어 있는 액정층으로 이루어진다.
전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 생성하고 이를 통하여 액정층의 액정 분자들의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
액정 표시 장치는 또한 각 화소 전극에 연결되어 있는 스위칭 소자 및 스위칭 소자를 제어하여 화소 전극에 전압을 인가하기 위한 게이트선과 데이터선 등 다수의 신호선을 포함한다.
이러한 액정 표시 장치 중에서도, 전기장이 인가되지 않은 상태에서 액정 분자의 장축을 표시판에 대하여 수직을 이루도록 배열한 수직 배향 방식(vertically aligned mode)의 액정 표시 장치가 대비비가 크고 기준 시야각이 넓어서 각광받고 있다. 여기에서 기준 시야각이란 대비비가 1:10인 시야각 또는 계조간 휘도 반전 한계 각도를 의미한다.
이러한 방식의 액정 표시 장치의 경우에는 측면 시인성을 정면 시인성에 가깝게 하기 위하여, 하나의 화소를 두 개의 부화소로 분할하고 두 부화소의 전압을 달리 인가함으로써 투과율을 다르게 하는 방법이 제시되었다.
그러나, 이처럼 하나의 화소를 두 개의 부화소로 구분하고, 투과율을 다르게 하여 측면 시인성을 정면 시인성에 가깝게 하는 경우, 두 개의 부화소 사이의 간격에 의해 투과율이 감소하게 된다.
한편, 액정 표시 장치의 크기가 커짐에 따라 크로스토크(crosstalk)에 의해 화질 저하가 발생하고 있다. 이러한 화질 저하는 액정 표시 장치의 유지 축전기의 유지 용량을 크게하여 방지할 수 있다. 그러나, 유지 축전기의 유지 용량을 높이기 위해서는 화소 전극과 유지 전극의 중첩 면적이 넓어져야 하기 때문에, 액정 표시 장치의 개구율이 감소하게 된다.
본 발명이 해결하고자 하는 기술적 과제는 측면 시인성을 정면 시인성에 가깝게 하면서도, 투과율 저하와 크로스 토크에 의한 화질 저하를 방지할 수 있는 액정 표시 장치를 제공하는 것이다.
본 발명의 한 실시예에 따른 액정 표시 장치는 제1 기판, 상기 제1 기판 위에 형성되어 있으며, 유지 전극을 포함하는 기준 전압선, 상기 제1 기판 위에 형성되어 있으며, 서로 이격되어 있으며, 하나의 화소 영역에 위치하는 제1 부화소 전극 및 제2 부화소 전극을 포함하는 화소 전극, 상기 제1 기판과 마주하는 제2 기판, 상기 제2 기판 위에 형성되어 있는 공통 전극, 그리고 상기 제1 기판과 상기 제2 기판 사이에 위치하는 액정층을 포함하고, 상기 제1 부화소 전극은 제1 가로 줄기부와 제1 세로 줄기부, 상기 제1 가로 줄기부 및 상기 제1 세로 줄기부로부터 뻗어 나와 있는 복수의 제1 가지 전극들을 포함하고, 상기 제2 부화소 전극은 제2 가로 줄기부와 제2 세로 줄기부, 상기 제2 가로 줄기부 및 상기 제2 세로 줄기부로부터 뻗어 나와 있는 복수의 제2 가지 전극들을 포함하고, 상기 제2 부화소 전극은 상기 제1 부화소 전극을 둘러싸도록 상기 화소 영역의 외각에 위치하고, 상기 유지 전극은 상기 제1 부화소 전극의 상기 제1 가로 줄기부와 중첩하는 제1 유지 전극, 상기 제2 부화소 전극의 상기 제2 세로 줄기부와 중첩하는 제2 유지 전극을 포함한다.
상기 제1 부화소 전극에 인가되는 제1 전압은 상기 제2 부화소 전극에 인가되는 제2 전압보다 클 수 있다.
상기 제2 세로 줄기부는 상기 제2 가로 줄기부와 연결되어 있으며, 화소 전극의 가장자리 중 데이터선과 나란한 두 개의 가장자리를 따라 서로 나란하게 뻗어 있는 두 개의 세로 줄기부를 포함하고, 상기 제2 유지 전극은 상기 두 개의 세로 줄기부와 중첩할 수 있다.
상기 제2 유지 전극은 상기 두 개의 세로 줄기부와 적어도 일부분 중첩할 수 있다.
상기 제1 가로 줄기부와 상기 제1 세로 줄기부는 서로 연결되어 십자 형태를 이룰 수 있다.
상기 유지 전극은 상기 제1 부화소 전극의 상기 제1 세로 줄기부의 적어도 일부분과 중첩하는 제3 유지 전극을 더 포함할 수 있다.
상기 제1 세로 줄기부는 상기 복수의 제2 가지 전극들 사이를 따라 뻗을 수 있다.
상기 제1 부화소 전극의 전체적인 형태는 육각형 등의 다각형 형태이고, 상기 제2 부화소 전극의 전체적인 형태는 사다리꼴 형태의 네 개의 사각형이 모여 있는 형태일 수 있다.
본 발명의 실시예에 따른 액정 표시 장치에 따르면, 측면 시인성을 정면 시인성에 가깝게 하면서도, 투과율 저하와 크로스 토크에 의한 화질 저하를 방지할 수 있다.
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 배치도이다.
도 2는 도 1의 액정 표시 장치를 II-II 선을 따라 잘라 도시한 단면도이다.
도 3a는 본 발명의 한 실시예에 따른 액정 표시 장치의 하나의 화소의 등가 회로도이다.
도 3b는 본 발명의 다른 한 실시예에 따른 액정 표시 장치의 하나의 화소의 등가 회로도이다.
도 3c는 본 발명의 다른 한 실시예에 따른 액정 표시 장치의 하나의 화소의 등가 회로도이다.
도 4는 자외선 등의 광에 의해 중합되는 전중합체를 이용해 액정 분자들이 선경사를 갖도록 하는 과정을 도시한 도면이다.
도 5는 본 발명의 다른 한 실시예에 따른 액정 표시 장치의 배치도이다.
도 6은 도 5의 액정 표시 장치를 VI-VI 선을 따라 잘라 도시한 단면도이다.
도 7은 본 발명의 다른 한 실시예에 따른 액정 표시 장치의 배치도이다.
도 8은 도 7의 액정 표시 장치를 VIII-VIII 선을 따라 잘라 도시한 단면도이다.
도 9는 본 발명의 다른 한 실시예에 따른 액정 표시 장치의 배치도이다.
도 10은 도 9의 액정 표시 장치를 X-X 선을 따라 잘라 도시한 단면도이다.
도 11은 본 발명의 다른 한 실시예에 따른 액정 표시 장치의 배치도이다.
도 12는 도 11의 액정 표시 장치를 XI-XI 선을 따라 잘라 도시한 단면도이다.
도 13은 본 발명의 다른 한 실시예에 따른 액정 표시 장치의 배치도이다.
도 14는 도 13의 액정 표시 장치를 XIV-XIV 선을 따라 잘라 도시한 단면도이다.
첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장된 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 의미한다.
그러면, 도 1 및 도 2를 참고하여, 본 발명의 한 실시예에 따른 액정 표시 장치에 대하여 설명한다. 도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 배치도이고, 도 2는 도 1의 액정 표시 장치를 II-II 선을 따라 잘라 도시한 단면도이다.
도 1 및 도 2를 참고하면, 본 발명의 한 실시예에 따른 액정 표시 장치는 서로 마주하는 하부 표시판(100)과 상부 표시판(200), 그리고 이들 두 표시판(100, 200) 사이에 개재되어 있는 액정층(3)을 포함한다.
먼저 하부 표시판(100)에 대하여 설명한다.
투명한 유리 또는 플라스틱 등으로 만들어진 제1 기판(110) 위에 게이트선(121), 기준 전압선(131), 그리고 제1 유지 전극(132), 제2 유지 전극(133a, 133b) 및 제3 유지 전극(134)이 형성되어 있다. 게이트선(121)은 주로 가로 방향으로 뻗어 있으며 게이트 신호를 전달한다.
게이트선(121)은 제1 게이트 전극(124a), 제2 게이트 전극(124b), 제3 게이트 전극(124c) 및 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(미도시)을 포함한다.
기준 전압선(131)은 게이트선(121)과 평행하게 뻗을 수 있으며, 확장부(136)를 가지며, 확장부(136)는 뒤에서 설명하는 제3 드레인 전극(175c)과 연결되어 있다.
기준 전압선(131)은 제1 유지 전극(132), 제2 유지 전극(134a, 134b) 및 제3 유지 전극(134)을 포함하는 유지 전극을 포함한다.
게이트선(121), 기준 전압선(131), 그리고 유지 전극(132, 133a, 133b, 134) 위에는 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.
게이트 절연막(140) 위에는 비정질 또는 결정질 규소 등으로 만들어질 수 있는 제1 반도체(154a), 제2 반도체(154b), 및 제3 반도체(154c)가 형성되어 있다.
제1 반도체(154a), 제2 반도체(154b), 및 제3 반도체(154c) 위에는 복수의 저항성 접촉 부재(ohmic contact)(163a, 163b, 163c, 165a, 165b, 165b)가 형성되어 있다. 반도체(154a, 154b, 154c)가 산화물 반도체인 경우, 저항성 접촉 부재는 생략될 수 있다.
저항성 접촉 부재(163a, 163b, 163c, 165a, 165b, 165b)와 게이트 절연막(140) 위에는 제1 소스 전극(173a) 및 제2 소스 전극(173b)을 포함하는 데이터선(171), 제1 드레인 전극(175a), 제2 드레인 전극(175b), 제3 소스 전극(173c) 및 제3 드레인 전극(175c)을 포함하는 데이터 도전체(171, 173a, 173b 173c, 175a, 175b, 175c)가 형성되어 있다.
제2 드레인 전극(175b)은 제3 소스 전극(173c)과 연결되어 있다.
제1 게이트 전극(124a), 제1 소스 전극(173a), 및 제1 드레인 전극(175a)은 제1 반도체(154a)와 함께 제1 박막 트랜지스터(Qa)를 형성하며, 박막 트랜지스터의 채널(channel)은 제1 소스 전극(173a)과 제1 드레인 전극(175a) 사이의 반도체 부분(154a)에 형성된다. 이와 유사하게, 제2 게이트 전극(124b), 제2 소스 전극(173b), 및 제2 드레인 전극(175b)은 제2 반도체(154b)와 함께 제2 박막 트랜지스터(Qb)를 형성하며, 박막 트랜지스터의 채널은 제2 소스 전극(173b)과 제2 드레인 전극(175b) 사이의 반도체 부분(154b)에 형성되고, 제3 게이트 전극(124c), 제3 소스 전극(173c), 및 제3 드레인 전극(175c)은 제3 반도체(154c)와 함께 제3 박막 트랜지스터(Qc)를 형성하며, 박막 트랜지스터의 채널은 제3 소스 전극(173c)과 제3 드레인 전극(175c) 사이의 반도체 부분(154c)에 형성된다.
데이터 도전체(171, 173a, 173b 173c, 175a, 175b, 175c) 및 노출된 반도체(154a, 154b, 154c) 부분 위에는 질화규소 또는 산화규소 따위의 무기 절연물로 만들어질 수 있는 보호막(passivation layer)(180)이 형성되어 있다.
보호막(180) 위에는 색필터(230)가 위치한다.
색필터(230)가 위치하지 않는 영역 및 색필터(230)의 일부 위에는 차광 부재(light blocking member)(도시하지 않음)가 위치할 수 있다. 차광 부재는 블랙 매트릭스(black matrix)라고도 하며 빛샘을 막아준다.
색필터(230) 위에는 덮개막(capping layer)(80)이 위치한다. 덮개막(80)은 색필터(230)가 들뜨는 것을 방지하고 색필터로부터 유입되는 용제(solvent)와 같은 유기물에 의한 액정층(3)의 오염을 억제하여 화면 구동 시 초래할 수 있는 잔상과 같은 불량을 방지한다.
덮개막(80) 위에는 서로 이격되어 있는 제1 부화소 전극(191a)과 제2 부화소 전극(191b)을 포함하는 화소 전극(191)이 형성되어 있다.
도 1을 참고하면, 제1 부화소 전극(191a)의 전체적인 형태는 육각형 등의 다각형 형태이며, 제1 부화소 전극(191a)은 제2 부화소 전극(191b)으로 둘러싸여 있다. 제2 부화소 전극(191b)의 전체적인 형태는 네 개의 사다리꼴 형태의 사각형이 모여 있는 형태이며, 화소 영역의 가장자리에 위치한다.
제1 부화소 전극(191a)은 제1 가로 줄기부(192)와 제1 세로 줄기부(193)를 포함하는 십자형 줄기부(192, 193), 그리고 십자형 줄기부(192, 193)로부터 뻗어 나와 있는 복수의 제1 가지 전극들(194)을 포함한다. 제1 가지 전극들(194)은 서로 다른 네 개의 방향으로 뻗어 있다. 보다 구체적으로, 제1 가지 전극들(194)은 십자형 줄기부(192, 193)로부터 왼쪽 위 방향으로 비스듬하게 뻗어있는 복수의 제1 미세 가지부, 오른쪽 위 방향으로 비스듬하게 뻗어있는 복수의 제2 미세 가지부, 왼쪽 아래 방향으로 뻗어있는 복수의 제3 미세 가지부, 그리고 오른쪽 아래 방향으로 비스듬하게 뻗어있는 복수의 제4 미세 가지부를 포함한다.
제2 부화소 전극(191b)은 화소 영역의 가장자리를 둘러싸도록 형성되어 있으며, 제2 가로 줄기부(195)와 두 개의 제2 세로 줄기부(196), 제3 세로 줄기부(196a), 그리고 제2 가로 줄기부(195), 제2 세로 줄기부(196) 및 제3 세로 줄기부(196a)로부터 뻗어 나와 있는 복수의 제2 가지 전극들(197)을 포함한다. 두 개의 제2 세로 줄기부(196)는 화소 전극(191)의 가장자리 중 데이터선과 나란한 두 개의 가장자리에 위치하며, 데이터선과 나란하게 뻗어 있다. 제3 세로 줄기부(196a)는 두 개의 제2 세로 줄기부(196) 사이에 위치하여, 화소 영역의 중앙 윗부분에 위치하며, 두 개의 제2 세로 줄기부(196)와 나란하게 뻗는다. 제2 가지 전극들(197)은 서로 다른 네 개의 방향으로 뻗어 있다. 보다 구체적으로, 제2 가지 전극들(197)은 십자형 줄기부(192, 193)로부터 왼쪽 위 방향으로 비스듬하게 뻗어있는 복수의 제5 미세 가지부, 오른쪽 위 방향으로 비스듬하게 뻗어있는 복수의 제6 미세 가지부, 왼쪽 아래 방향으로 뻗어있는 복수의 제7 미세 가지부, 그리고 오른쪽 아래 방향으로 비스듬하게 뻗어있는 복수의 제8 미세 가지부를 포함한다.
앞서 설명한 제1 유지 전극(132)은 제1 부화소 전극(191a)의 제1 가로 줄기부(192)와 중첩하고, 두 개의 제2 유지 전극(133a, 133b)은 제1 유지 전극(132)과 연결되어 있으며, 제2 부화소 전극(191b)의 두 개의 제2 세로 줄기부(196)와 중첩한다.
제3 유지 전극(134)은 기준 전압선(131)과 제1 유지 전극(132)과 연결되어 있으며, 제1 부화소 전극(191a)의 제1 세로 줄기부(193)의 적어도 일부분과 중첩한다.
서로 인접한 제1 부화소 전극(191a)의 끝단과 제2 부화소 전극(191b)의 끝단 사이의 간격, 즉 제1 부화소 전극(191a)과 제2 부화소 전극(191b) 사이의 이격 간격은 약 1㎛ 내지 약 5㎛일 수 있다.
보호막(180) 및 덮개막(80)에는 제1 드레인 전극(175a)의 일부분을 드러내는 제1 접촉 구멍(185a)과 제2 드레인 전극(175b)의 일부분을 드러내는 제2 접촉 구멍(185b)이 형성되어 있다. 보호막(180) 및 덮개막(80), 그리고 게이트 절연막(140)에는 기준 전압선(131)의 확장부(136)의 일부분과 제3 드레인 전극(175c)의 일부분을 드러내는 제3 접촉 구멍(185c)이 형성되어 있다. 제3 접촉 구멍(185c) 위에는 연결 부재(95)가 형성되어 있다. 연결 부재(95)를 통해서, 기준 전압선(131)의 확장부(136)와 제3 드레인 전극(175c)은 서로 연결된다. 연결 부재(95)는 화소 전극(191)과 동일한 층으로 함께 형성된다.
제1 부화소 전극(191a)은 제1 접촉 구멍(185a)을 통해 제1 드레인 전극(175a)에 물리적 전기적으로 연결되고, 제2 부화소 전극(191b)은 제2 접촉 구멍(185b)을 통해 제2 드레인 전극(175b)과 물리적 전기적으로 연결된다.
제1 부화소 전극(191a)과 제2 부화소 전극(191b)은 제1 접촉 구멍(185a) 및 제2 접촉 구멍(185b)을 통해 각기 제1 드레인 전극(175a) 및 제2 드레인 전극(175b)으로부터 데이터 전압을 인가 받는다.
이제, 상부 표시판(200)에 대하여 설명한다.
투명한 유리 또는 플라스틱 등으로 만들어진 제2 기판(210) 위에 차광 부재(220)와 공통 전극(270)이 형성되어 있다.
그러나, 본 발명의 다른 한 실시예에 따른 액정 표시 장치의 경우, 차광 부재(220)는 하부 표시판(100) 위에 위치할 수 있고, 발명의 다른 한 실시예에 따른 액정 표시 장치의 경우, 색필터는 상부 표시판(200)에 위치할 수도 있다.
표시판(100, 200)의 안쪽 면에는 배향막(alignment layer)(도시하지 않음)이 형성되어 있으며 이들은 수직 배향막일 수 있다.
두 표시판(100, 200)의 바깥쪽 면에는 편광자(polarizer)(도시하지 않음)가 구비되어 있는데, 두 편광자의 투과축은 직교하며 이중 한 투과축은 게이트선(121)에 대하여 나란한 것이 바람직하다. 그러나, 편광자는 두 표시판(100, 200) 중 어느 하나의 바깥쪽 면에만 배치될 수도 있다.
액정층(3)은 음의 유전율 이방성을 가지며, 액정층(3)의 액정 분자는 전기장이 없는 상태에서 그 장축이 두 표시판(100, 200)의 표면에 대하여 수직을 이루도록 배향되어 있다. 따라서 전기장이 없는 상태에서 입사광은 직교 편광자를 통과하지 못하고 차단된다.
액정층(3)과 배향막 중 적어도 하나는 광 반응성 물질, 보다 구체적으로 반응성 메소겐(reactive mesogen)을 포함할 수 있다.
그러면, 도 1과 함께 도 3a를 참고하여, 본 실시예에 따른 액정 표시 장치의 구동 방법에 대하여 간략하게 설명한다. 도 3a는 본 발명의 한 실시예에 따른 액정 표시 장치의 하나의 화소의 등가 회로도이다.
게이트선(121)에 게이트 온 신호가 인가되면, 제1 게이트 전극(124a), 제2 게이트 전극(124b), 그리고 제3 게이트 전극(124c)에 게이트 온 신호가 인가되어, 제1 스위칭 소자(Qa), 제2 스위칭 소자(Qb), 그리고 제3 스위칭 소자(Qc)가 턴 온 된다. 이에 따라 데이터선(171)에 인가된 데이터 전압은 턴 온 된 제1 스위칭 소자(Qa) 및 제2 스위칭 소자(Qb)를 통해 각각 제1 부화소 전극(191a) 및 제2 부화소 전극(191b)에 인가된다. 이 때, 제1 부화소 전극(191a) 및 제2 부화소 전극(191b)에는 동일한 크기의 전압이 인가된다. 하지만, 제2 부화소 전극(191b)에 인가된 전압은 제2 스위칭 소자(Qb)와 직렬 연결되어 있는 제3 스위칭 소자(Qc)를 통해 분압된다. 따라서, 제2 부화소 전극(191b)에 인가되는 전압은 제1 부화소 전극(191a)에 인가되는 전압보다 더 작게 된다.
따라서, 제1 부화소 전극(191a)과 공통 전극(270) 사이에 형성되는 제1 액정 축전기와 제2 부화소 전극(191b)과 공통 전극(270) 사이에 형성되는 제2 액정 축전기의 충전 전압은 서로 다른 감마 곡선을 나타내며 한 화소 전압의 감마 곡선은 이들을 합성한 곡선이 된다. 정면에서의 합성 감마 곡선은 가장 적합하도록 정해진 정면에서의 기준 감마 곡선과 일치하도록 하고 측면에서의 합성 감마 곡선은 정면에서의 기준 감마 곡선과 가장 가깝게 되도록 한다. 이와 같이 영상 데이터를 변환함으로써 측면 시인성이 향상된다.
앞서 설명하였듯이, 제1 부화소 전극(191a)과 제2 부화소 전극(191b) 사이의 이격 간격은 약 1㎛ 내지 약 5㎛일 수 있다.
일반적으로 알려져 있는 액정 표시 장치에 따르면, 제1 부화소 전극(191a)과 제2 부화소 전극(191b)은 각기 거의 사각형 형태를 가지고, 하여 화소 영역의 위와 아래에 위치하도록 서로 이격시켜 배치된다. 또한, 제1 부화소 전극(191a)과 제2 부화소 전극(191b) 각각 십자형 줄기부와 십자형 줄기부로부터 뻗어 나온 복수의 가지 전극들을 가지도록 형성한다. 이 경우, 제1 부화소 전극(191a)과 제2 부화소 전극(191b) 사이의 영역, 제1 부화소 전극(191a)과 제2 부화소 전극(191b) 각각의 십자형 줄기부 영역에서 액정 표시 장치의 투과율이 저하된다.
그러나, 본 발명의 실시예에 따른 액정 표시 장치의 경우, 제1 부화소 전극(191a)의 전체적인 형태는 육각형 등의 다각형 형태이고, 제1 부화소 전극(191a)은 제2 부화소 전극(191b)으로 둘러싸여 있고, 제2 부화소 전극(191b)의 전체적인 형태는 네 개의 사다리꼴 형태의 사각형이 모여 있는 형태이며, 화소 영역의 가장자리에 위치한다.
또한, 제1 부화소 전극(191a)은 제1 가로 줄기부(192)와 제1 세로 줄기부(193)를 포함하는 십자형 줄기부(192, 193), 그리고 십자형 줄기부(192, 193)로부터 뻗어 나와 있는 복수의 제1 가지 전극들(194)을 포함하고, 제2 부화소 전극(191b)은 화소 영역의 외곽을 따라 형성되어 있는 제2 가로 줄기부(195)와 두 개의 제2 세로 줄기부(196), 그리고 제2 가로 줄기부(195) 및 제2 세로 줄기부(196)로부터 뻗어 나와 있는 복수의 제2 가지 전극들(197)을 포함한다. 따라서, 제1 부화소 전극(191a)과 제2 부화소 전극(191b) 사이의 이격 간격이 상대적으로 좁아질 수 있고, 제2 부화소 전극(191b)의 줄기부는 화소 영역의 중앙부에 형성되어 있지 않고, 제2 부화소 전극(191b)은 화소 영역의 외각을 따라 형성되어 있는 제2 가로 줄기부(195) 및 제2 세로 줄기부(196)를 포함함으로써, 십자형 줄기부 부근에서 발생할 수 있는 투과율 저하를 방지할 수 있다.
또한, 제1 부화소 전극(191a)의 세로 줄기부(193)의 일부는 제2 부화소 전극(191b)의 제2 가지 전극들(197) 사이에 위치한다. 이 때, 제1 부화소 전극(191a)의 세로 줄기부(193)와 제2 부화소 전극(191b)의 제2 가지 전극들(197) 사이의 전압 차이에 의하여, 서로 인접한 제1 부화소 전극(191a)의 세로 줄기부(193)의 일부분과 제2 부화소 전극(191b)의 제2 가지 전극들(197) 사이에 전기장이 생성된다. 이에 따라, 제1 부화소 전극(191a)의 세로 줄기부(193)의 일부분 주변에 위치하는 액정 분자들은 제2 부화소 전극(191b)의 제2 가지 전극들(197)이 뻗어 있는 방향과 거의 나란한 방향으로 기울어지게 된다. 이에 의하여, 제1 부화소 전극(191a)의 세로 줄기부(193)의 일부분 주변에서 발생할 수 있는 투과율 저하를 방지할 수 있다.
또한, 제1 유지 전극(132)은 제1 부화소 전극(191a)의 제1 가로 줄기부(192)와 중첩하고, 두 개의 제2 유지 전극(133a, 133b)은 제1 유지 전극(132)과 연결되어 있으며, 제2 부화소 전극(191b)의 두 개의 제2 세로 줄기부(196)와 중첩한다.
제3 유지 전극(134)은 기준 전압선(131)과 제1 유지 전극(132)과 연결되어 있으며, 제1 부화소 전극(191a)의 제1 세로 줄기부(193)의 적어도 일부분과 중첩한다.
이처럼, 제1 부화소 전극(191a)의 제1 가로 줄기부(192)와 제1 세로 줄기부(193)와 중첩하는 제1 유지 전극(132) 및 제3 유지 전극(134)을 형성함으로써, 상대적으로 높은 전압이 인가됨으로써 제2 부화소 전극(191b)과 비교하여 저계조에서 턴온되는제1 부화소 전극(191a)과 제1 유지 전극(132) 및 제3 유지 전극(134)이 형성하는 제1 유지 축전기를 이용하여, 저계조에서도 크로스토크를 방지할 수 있다. 또한, 서로 중첩하는 제1 부화소 전극(191a)과 제1 유지 전극(132) 및 제3 유지 전극(134)이 형성하는 제1 유지 축전기와 제2 부화소 전극(191b)의 제2 세로 줄기부(196)와 두 개의 제2 유지 전극(133a, 133b)이 형성하는 제2 유지 축전기를 이용하여, 고계조에서도 크로스토크를 방지할 수 있다.
또한, 제1 부화소 전극(191a)의 제1 가로 줄기부(192)와 제1 세로 줄기부(193)와 중첩하는 제1 유지 전극(132) 및 제3 유지 전극(134)을 형성하고, 제2 부화소 전극(191b)의 두 개의 제2 세로 줄기부(196)와 중첩하는 두 개의 제2 유지 전극(133a, 133b)을 형성함으로써, 복수의 제1 가지 전극들(194)과 복수의 제2 가지 전극들(197)의 경계부에 유지 전극(132, 133a, 133b, 134)을 형성함으로써, 상대적으로 투과율이 저하되는 위치에 유지 전극(132, 133a, 133b, 134)이 배치되게 된다. 따라서, 액정 표시 장치의 투과율 저하를 방지하면서, 크로스토크에 따른 표시 품질 저하를 방지할 수 있다.
이처럼, 본 발명의 실시예에 따른 액정 표시 장치에 따르면, 하나의 화소 전극(191)을 서로 이격되어 있는 제1 부화소 전극(191a)과 제2 부화소 전극(191b)으로 구분하여 형성하면서도, 액정 표시 장치의 투과율 저하를 방지할 수 있고, 크로스토크에 따른 표시 품질 저하를 방지할 수 있다.
또한, 본 발명의 실시예에 따른 액정 표시 장치에 따르면, 상대적으로 낮은 전압이 인가되는 제2 부화소 전극(191b)은 상대적으로 높은 전압이 인가되는 제1 부화소 전극(191a)을 둘러싸도록 형성하고, 제2 부화소 전극(191b)이 화소 영역의 외각에 위치함으로써, 데이터선(171)선과 화소 전극(191)의 중첩에 의해 발생할 수 있는 불필요한 기생 축전 용량이 감소한다. 보다 구체적으로, 기생 축전 용량은 서로 중첩하는 두 전극의 전압 크기에 비례하기 때문에, 상대적으로 높은 전압이 인가되는 제1 부화소 전극(191a)과 데이터선(171)이 중첩할 때 발생하는 기생 축전 용량은 상대적으로 낮은 전압이 인가되는 제2 부화소 전극(191b)과 데이터선(171)이 중첩할 때 발생하는 기생 축전 용량 보다 작게 된다. 따라서, 본 발명의 실시예에 따른 액정 표시 장치에 따르면, 데이터선(171)은 화소 영역의 외각에 위치하는 제2 부화소 전극(191b)과 주로 중첩하기 때문에, 제1 부화소 전극(191a)과 제2 부화소 전극(191b)이 동일한 면적으로 데이터선(171)과 중첩하는 경우에 비하여, 데이터선(171)선과 화소 전극(191)의 중첩에 의해 발생할 수 있는 불필요한 기생 축전 용량이 감소할 수 있다. 이처럼, 불필요한 기생 축전 용량이 감소할 수 있는 바, 제2 부화소 전극(191b)의 크기를 상대적으로 크게 형성할 수 있고, 이에 따라 액정 표시 장치의 투과율이 증가할 수 있다.
앞서 도 3a를 참고로 설명한 바와 같이, 본 실시예에 따른 액정 표시 장치에 따르면, 제1 부화소 전극(191a)에 연결된 제1 액정 축전기(Clca)에 충전된 전압과 제2 부화소 전극(191b)에 연결된 제2 액정 축전기(Clcb)에 충전된 전압을 다르게 하기 위하여, 제2 액정 축전기 제2 액정 축전기(Clcb)를 이루는 제2 부화소 전극(191b)에 연결된 제2 스위칭 소자(Qb)의 출력 단자와 분압 기준 전압선(131)에 연결된 제3 스위칭 소자(Qc)를 포함하였다. 그러나, 본 발명의 다른 한 실시예에 따른 액정 표시 장치의 경우, 제2 액정 축전기를 이루는 제2 부화소 전극(191b)에 연결된 제2 스위칭 소자(Qb)의 출력 단자와 감압 축전기에 연결된 제3 스위칭 소자(Qc)를 포함할 수도 있다. 이에 대하여, 도 3b를 참고로 설명한다.
도 3b를 참고하면, 본 발명의 다른 한 실시예에 따른 액정 표시 장치의 경우, 제2 액정 축전기(Clcb)를 이루는 제2 부화소 전극(191b)에 연결된 제2 스위칭 소자(Qb)의 출력 단자와 감압 축전기(Cstd)에 연결된 제3 스위칭 소자(Qc)를 포함할 수도 있다. 이 때, 제3 스위칭 소자(Qc)는 제1 스위칭 소자(Qa)와 제2 스위칭 소자(Qb)와 다른 감압 게이트선(123)에 연결될 수 있고, 게이트선(121)에 게이트 온 신호가 인가되어 제1 스위칭 소자(Qa)와 제2 스위칭 소자(Qb)가 턴 온 되었다가 턴 오프 된 후, 감압 게이트선(123)에 게이트 온 신호가 인가되어 제3 스위칭 소자(Qc)가 턴 온 될 수 있다. 제1 스위칭 소자(Qa)와 제2 스위칭 소자(Qb)가 턴 온 되었다가 턴 오프 된 후, 제3 스위칭 소자(Qc)가 턴 온되면, 제2 부화소 전극(191b)으로부터 제3 스위칭 소자(Qc)를 통해 감압 축전기(Cstd)로 전하가 이동한다. 그러면, 제2 액정 축전기(Clcb)의 충전 전압은 낮아지고, 감압 축전기가 충전된다. 제2 액정 축전기(Clcb)의 충전 전압은 감압 축전기(Cstd)의 정전 용량만큼 낮아지므로 제2 액정 축전기(Clcb)의 충전 전압은 제1 액정 축전기(Clca)의 충전 전압보다 낮아진다. 이 때 충전 전압이 차이는 감압 축전기(Cstd)의 다른 단자에 연결되어 있는 제2 기준 전압선(125)에 인가되는 전압의 크기로 조절 가능하다.
또한, 도 3c에 도시한 바와 같이, 본 발명의 다른 한 실시예에 따른 액정 표시 장치의 경우, 제1 액정 축전기(Clca)와 제2 액정 축전기(Clcb)가 각기 서로 다른 제1 데이터선(171a)과 제2 데이터선(171b)에 연결되어, 서로 다른 데이터 전압을 인가받도록 함으로써, 제1 액정 축전기와 제2 액정 축전기 사이의 충전 전압을 다르게 설정할 수도 있다.
이외에, 다른 여러 가지 방법에 의하여, 제1 액정 축전기(Clca)와 제2 액정 축전기(Clcb) 사이의 충전 전압을 다르게 설정할 수도 있다.
한편, 앞서 설명한 바와 같이, 액정층(3)과 배향막 중 적어도 하나는 광 반응성 물질, 보다 구체적으로 반응성 메소겐(reactive mesogen)을 포함할 수 있다. 그러면, 도 4를 참고하여, 광 반응성 물질을 이용하여, 액정 분자(31)가 선경사를 가지도록 초기 배향하는 방법에 대하여 설명한다. 도 4는 자외선 등의 광에 의해 중합되는 전중합체를 이용해 액정 분자들이 선경사를 갖도록 하는 과정을 도시한 도면이다.
우선 자외선 등의 광에 의한 중합 반응(polymerization)에 의해 경화되는 단량체(monomer) 등의 전중합체(prepolymer)(330)를 액정 물질과 함께 두 표시판(100, 200) 사이에 주입한다. 전중합체(330)는 자외선 등의 광에 의해 중합 반응을 하는 반응성 메조겐(reactive mesogen)일 수 있다.
다음으로, 여러 가지 방법을 통하여, 제1 부화소 전극(191a)과 제2 부화소 전극(191a, 191b)에 서로 다른 크기의 전압을 인가하고 상부 표시판(200)의 공통 전극(270)에 공통 전압을 인가하여 두 표시판(100, 200) 사이의 액정층(3)에 전기장을 생성한다. 그러면, 액정층(3)의 액정 분자(31)들은 그 전기장에 응답하여, 제1 부화소 전극(191a)의 복수의 제1 가지 전극들(194)과 공통 전극(270)에 의한 프린지 필드에 의해 제1 부화소 전극(191a)의 제1 가지 전극들(194)이 뻗어 있는 방향과 나란한 방향으로, 각기 네 개의 방향으로 기울어지고, 제2 부화소 전극(191b)의 복수의 제2 가지 전극들(197)과 공통 전극(270)에 의한 프린지 필드에 의해 제2 부화소 전극(191b)의 제2 가지 전극들(197)이 뻗어 있는 방향과 나란한 방향으로, 각기 네 개의 방향으로 기울어 진다. 이 때, 제1 부화소 전극(191a)과 제2 부화소 전극(191a, 191b)에 서로 다른 크기의 전압이 인가되기 때문에, 제1 부화소 전극(191a)에 대응하는 액정 분자(31)와 제2 부화소 전극(191b)에 대응하는 액정 분자(31)가 기울어지는 각도는 제1 기판(110)을 기준으로 서로 다르게 된다.
액정층(3)에 전기장을 생성한 다음 자외선 등의 광을 조사하면 전중합체(330)가 중합 반응을 하여 중합체(370)를 형성한다. 중합체(370)는 표시판(100, 200)에 접하여 형성된다. 중합체(370)에 의해 액정 분자(31)들은 앞서 설명한 방향으로 선경사를 가지도록 배향 방향이 정해진다. 따라서, 전기장 생성 전극(191, 270)에 전압을 가하지 않은 상태에서도 액정 분자(31)들은 서로 다른 네 방향으로 선경사를 가지고 배열하게 된다.
그러면, 도 5 및 도 6을 참고하여, 본 발명의 다른 한 실시예에 따른 액정 표시 장치에 대하여 설명한다. 도 5는 본 발명의 다른 한 실시예에 따른 액정 표시 장치의 배치도이고, 도 6은 도 5의 액정 표시 장치를 VI-VI 선을 따라 잘라 도시한 단면도이다.
도 5 및 도 6을 참고하면, 본 실시예에 따른 액정 표시 장치는 도 1 및 도 2에 도시한 실시예에 따른 액정 표시 장치와 거의 유사하다. 동일한 구성 요소에 대한 구체적인 설명은 생략한다.
도 5 및 도 6을 참고하면, 본 실시예에 따른 액정 표시 장치는 서로 마주하는 하부 표시판(100)과 상부 표시판(200), 그리고 이들 두 표시판(100, 200) 사이에 개재되어 있는 액정층(3)을 포함한다.
먼저 하부 표시판(100)에 대하여 설명한다.
제1 기판(110) 위에 게이트선(121), 기준 전압선(131), 그리고 유지 전극(132, 133a, 133b, 134)이 형성되어 있다. 게이트선(121)은 제1 게이트 전극(124a), 제2 게이트 전극(124b), 제3 게이트 전극(124c) 및 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(미도시)을 포함하고, 기준 전압선(131)은 확장부(136)를 가지며, 유지 전극(132, 133a, 133b, 134)을 포함한다.
게이트선(121), 기준 전압선(131), 그리고 유지 전극(132, 133a, 133b, 134) 위에는 게이트 절연막 (140)이 형성되어 있다.
게이트 절연막(140) 위에는 제1 반도체(154a), 제2 반도체(154b), 및 제3 반도체(154c)가 형성되어 있다.
제1 반도체(154a), 제2 반도체(154b), 및 제3 반도체(154c) 위에는 복수의 저항성 접촉 부재(ohmic contact)(163a, 163b, 163c, 165a, 165b, 165b)가 형성되어 있다.
저항성 접촉 부재(163a, 163b, 163c, 165a, 165b, 165b)와 게이트 절연막(140) 위에는 제1 소스 전극(173a) 및 제2 소스 전극(173b)을 포함하는 데이터선(171), 제1 드레인 전극(175a), 제2 드레인 전극(175b), 제3 소스 전극(173c) 및 제3 드레인 전극(175c)을 포함하는 데이터 도전체(171, 173a, 173b 173c, 175a, 175b, 175c)가 형성되어 있다. 제2 드레인 전극(175b)은 제3 소스 전극(173c)과 연결되어 있다.
제1 게이트 전극(124a), 제1 소스 전극(173a), 및 제1 드레인 전극(175a)은 제1 반도체(154a)와 함께 제1 박막 트랜지스터(Qa)를 형성하며, 박막 트랜지스터의 채널(channel)은 제1 소스 전극(173a)과 제1 드레인 전극(175a) 사이의 반도체 부분(154a)에 형성된다. 이와 유사하게, 제2 게이트 전극(124b), 제2 소스 전극(173b), 및 제2 드레인 전극(175b)은 제2 반도체(154b)와 함께 제2 박막 트랜지스터(Qb)를 형성하며, 박막 트랜지스터의 채널은 제2 소스 전극(173b)과 제2 드레인 전극(175b) 사이의 반도체 부분(154b)에 형성되고, 제3 게이트 전극(124c), 제3 소스 전극(173c), 및 제3 드레인 전극(175c)은 제3 반도체(154c)와 함께 제3 박막 트랜지스터(Qc)를 형성하며, 박막 트랜지스터의 채널은 제3 소스 전극(173c)과 제3 드레인 전극(175c) 사이의 반도체 부분(154c)에 형성된다.
데이터 도전체(171, 173a, 173b 173c, 175a, 175b, 175c) 및 노출된 반도체(154a, 154b, 154c) 부분 위에는 보호막 (180)이 형성되어 있다.
보호막(180) 위에는 색필터(230)가 위치한다.
색필터(230) 위에는 덮개막(capping layer)(80)이 위치한다.
덮개막(80) 위에는 서로 이격되어 있는 제1 부화소 전극(191a)과 제2 부화소 전극(191b)을 포함하는 화소 전극(191)이 형성되어 있다.
제1 부화소 전극(191a)의 전체적인 형태는 육각형 등의 다각형 형태이며, 제1 부화소 전극(191a)은 제2 부화소 전극(191b)으로 둘러싸여 있다. 제2 부화소 전극(191b)의 전체적인 형태는 네 개의 사다리꼴 형태의 사각형이 모여 있는 형태이며, 화소 영역의 가장자리에 위치한다.
제1 부화소 전극(191a)은 제1 가로 줄기부(192)와 제1 세로 줄기부(193)를 포함하는 십자형 줄기부(192, 193), 그리고 십자형 줄기부(192, 193)로부터 뻗어 나와 있는 복수의 제1 가지 전극들(194)을 포함한다.
제2 부화소 전극(191b)은 화소 영역의 가장자리를 둘러싸도록 형성되어 있으며, 제2 가로 줄기부(195)와 두 개의 제2 세로 줄기부(196), 제3 세로 줄기부(196a), 그리고 제2 가로 줄기부(195), 제2 세로 줄기부(196) 및 제3 세로 줄기부(196a)로부터 뻗어 나와 있는 복수의 제2 가지 전극들(197)을 포함한다. 두 개의 제2 세로 줄기부(196)는 화소 전극(191)의 가장자리 중 데이터선과 나란한 두 개의 가장자리에 위치하며, 데이터선과 나란하게 뻗어 있다. 제3 세로 줄기부(196a)는 두 개의 제2 세로 줄기부(196) 사이에 위치하여, 화소 영역의 중앙 윗부분에 위치하며, 두 개의 제2 세로 줄기부(196)와 나란하게 뻗는다. 제2 가지 전극들(197)은 서로 다른 네 개의 방향으로 뻗어 있다.
서로 인접한 제1 부화소 전극(191a)의 끝단과 제2 부화소 전극(191b)의 끝단 사이의 간격, 즉 제1 부화소 전극(191a)과 제2 부화소 전극(191b) 사이의 이격 간격은 약 1㎛ 내지 약 5㎛일 수 있다.
보호막(180) 및 덮개막(80)에는 제1 드레인 전극(175a)의 일부분을 드러내는 제1 접촉 구멍(185a)과 제2 드레인 전극(175b)의 일부분을 드러내는 제2 접촉 구멍(185b)이 형성되어 있다. 보호막(180) 및 덮개막(80), 그리고 게이트 절연막(140)에는 기준 전압선(131)의 확장부(136)의 일부분과 제3 드레인 전극(175c)의 일부분을 드러내는 제3 접촉 구멍(185c)이 형성되어 있고, 제3 접촉 구멍(185c) 위에는 연결 부재(95)가 형성되어 있다.
제1 부화소 전극(191a)은 제1 접촉 구멍(185a)을 통해 제1 드레인 전극(175a)에 물리적 전기적으로 연결되고, 제2 부화소 전극(191b)은 제2 접촉 구멍(185b)을 통해 제2 드레인 전극(175b)과 물리적 전기적으로 연결된다.
제1 부화소 전극(191a)과 제2 부화소 전극(191b)은 제1 접촉 구멍(185a) 및 제2 접촉 구멍(185b)을 통해 각기 제1 드레인 전극(175a) 및 제2 드레인 전극(175b)으로부터 데이터 전압을 인가 받는다.
이제, 상부 표시판(200)에 대하여 설명한다.
투명한 유리 또는 플라스틱 등으로 만들어진 제2 기판(210) 위에 차광 부재(220)와 공통 전극(270)이 형성되어 있다.
표시판(100, 200)의 안쪽 면에는 배향막(alignment layer)(도시하지 않음)이 형성되어 있으며 이들은 수직 배향막일 수 있다.
액정층(3)은 음의 유전율 이방성을 가지며, 액정층(3)의 액정 분자는 전기장이 없는 상태에서 그 장축이 두 표시판(100, 200)의 표면에 대하여 수직을 이루도록 배향되어 있다. 따라서 전기장이 없는 상태에서 입사광은 직교 편광자를 통과하지 못하고 차단된다.
액정층(3)과 배향막 중 적어도 하나는 광 반응성 물질, 보다 구체적으로 반응성 메소겐(reactive mesogen)을 포함할 수 있다.
그러나, 본 실시예에 따른 액정 표시 장치는 도 1 및 도 2에 도시한 실시예와 유지 전극(132, 133a, 133b, 134)의 형태가 다소 다르다. 이에 대하여 설명한다.
제1 유지 전극(132)은 제1 부화소 전극(191a)의 제1 가로 줄기부(192)와 중첩하고, 두 개의 제2 유지 전극(133a, 133b)은 제1 유지 전극(132)과 연결되어 있으며, 제2 부화소 전극(191b)의 두 개의 제2 세로 줄기부(196)와 중첩한다.
제3 유지 전극(134)은 기준 전압선(131)과 제1 유지 전극(132)과 연결되어 있으며, 제1 부화소 전극(191a)의 제1 세로 줄기부(193)의 대부분과 중첩한다. 앞서 도 1 및 도 2를 참고로 설명한 실시예에 따른 액정 표시 장치에 따르면, 제3 유지 전극(134)은 제1 부화소 전극(191a)의 제1 세로 줄기부(193)의 일부분과 중첩하였지만, 본 실시예에 따른 액정 표시 장치에 따르면, 제3 유지 전극(134)은 제1 부화소 전극(191a)의 제1 세로 줄기부(193)의 대부분과 중첩한다.
이처럼, 제1 부화소 전극(191a)의 제1 가로 줄기부(192)와 제1 세로 줄기부(193)와 중첩하는 제1 유지 전극(132) 및 제3 유지 전극(134)을 형성함으로써, 상대적으로 높은 전압이 인가됨으로써 제2 부화소 전극(191b)과 비교하여 저계조에서 턴온되는, 제1 부화소 전극(191a)과 제1 유지 전극(132) 및 제3 유지 전극(134)이 형성하는 제1 유지 축전기를 이용하여, 저계조에서도 크로스토크를 방지할 수 있다. 또한, 서로 중첩하는 제1 부화소 전극(191a)과 제1 유지 전극(132) 및 제3 유지 전극(134)이 형성하는 제1 유지 축전기와 제2 부화소 전극(191b)의 제2 세로 줄기부(196)와 두 개의 제2 유지 전극(133a, 133b)이 형성하는 제2 유지 축전기를 이용하여, 고계조에서도 크로스토크를 방지할 수 있다.
또한, 제1 부화소 전극(191a)의 제1 가로 줄기부(192)와 제1 세로 줄기부(193)와 중첩하는 제1 유지 전극(132) 및 제3 유지 전극(134)을 형성하고, 제2 부화소 전극(191b)의 두 개의 제2 세로 줄기부(196)와 중첩하는 두 개의 제2 유지 전극(133a, 133b)을 형성함으로써, 복수의 제1 가지 전극들(194)과 복수의 제2 가지 전극들(197)의 경계부에 유지 전극(132, 133a, 133b, 134)을 형성함으로써, 상대적으로 투과율이 저하되는 위치에 유지 전극(132, 133a, 133b, 134)이 배치되게 된다. 따라서, 액정 표시 장치의 투과율 저하를 방지하면서, 크로스토크에 따른 표시 품질 저하를 방지할 수 있다.
이처럼, 본 발명의 실시예에 따른 액정 표시 장치에 따르면, 하나의 화소 전극(191)을 서로 이격되어 있는 제1 부화소 전극(191a)과 제2 부화소 전극(191b)으로 구분하여 형성하면서도, 액정 표시 장치의 투과율 저하를 방지할 수 있고, 크로스토크에 따른 표시 품질 저하를 방지할 수 있다.
앞서 설명한 실시예에 따른 액정 표시 장치의 많은 특징들은 본 실시예에 따른 액정 표시 장치에 모두 적용 가능하다.
그러면, 도 7 및 도 8을 참고하여, 본 발명의 다른 한 실시예에 따른 액정 표시 장치에 대하여 설명한다. 도 7은 본 발명의 다른 한 실시예에 따른 액정 표시 장치의 배치도이고, 도 8은 도 7의 액정 표시 장치를 VIII-VIII 선을 따라 잘라 도시한 단면도이다.
도 7 및 도 8을 참고하면, 본 실시예에 따른 액정 표시 장치는 도 1 및 도 2에 도시한 실시예에 따른 액정 표시 장치와 거의 유사하다. 동일한 구성 요소에 대한 구체적인 설명은 생략한다.
도 7 및 도 8을 참고하면, 본 실시예에 따른 액정 표시 장치는 서로 마주하는 하부 표시판(100)과 상부 표시판(200), 그리고 이들 두 표시판(100, 200) 사이에 개재되어 있는 액정층(3)을 포함한다.
먼저 하부 표시판(100)에 대하여 설명한다.
제1 기판(110) 위에 게이트선(121), 기준 전압선(131), 그리고 유지 전극(132, 134)이 형성되어 있다. 게이트선(121)은 제1 게이트 전극(124a), 제2 게이트 전극(124b), 제3 게이트 전극(124c) 및 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(미도시)을 포함하고, 기준 전압선(131)은 확장부(136)를 가지며, 유지 전극(132, 133a, 133b, 134)을 포함한다.
게이트선(121), 기준 전압선(131), 그리고 유지 전극(132, 133a, 133b, 134) 위에는 게이트 절연막 (140)이 형성되어 있다.
게이트 절연막(140) 위에는 제1 반도체(154a), 제2 반도체(154b), 및 제3 반도체(154c)가 형성되어 있다.
제1 반도체(154a), 제2 반도체(154b), 및 제3 반도체(154c) 위에는 복수의 저항성 접촉 부재(ohmic contact)(163a, 163b, 163c, 165a, 165b, 165b)가 형성되어 있다.
저항성 접촉 부재(163a, 163b, 163c, 165a, 165b, 165b)와 게이트 절연막(140) 위에는 제1 소스 전극(173a) 및 제2 소스 전극(173b)을 포함하는 데이터선(171), 제1 드레인 전극(175a), 제2 드레인 전극(175b), 제3 소스 전극(173c) 및 제3 드레인 전극(175c)을 포함하는 데이터 도전체(171, 173a, 173b 173c, 175a, 175b, 175c)가 형성되어 있다. 제2 드레인 전극(175b)은 제3 소스 전극(173c)과 연결되어 있다.
제1 게이트 전극(124a), 제1 소스 전극(173a), 및 제1 드레인 전극(175a)은 제1 반도체(154a)와 함께 제1 박막 트랜지스터(Qa)를 형성하며, 박막 트랜지스터의 채널(channel)은 제1 소스 전극(173a)과 제1 드레인 전극(175a) 사이의 반도체 부분(154a)에 형성된다. 이와 유사하게, 제2 게이트 전극(124b), 제2 소스 전극(173b), 및 제2 드레인 전극(175b)은 제2 반도체(154b)와 함께 제2 박막 트랜지스터(Qb)를 형성하며, 박막 트랜지스터의 채널은 제2 소스 전극(173b)과 제2 드레인 전극(175b) 사이의 반도체 부분(154b)에 형성되고, 제3 게이트 전극(124c), 제3 소스 전극(173c), 및 제3 드레인 전극(175c)은 제3 반도체(154c)와 함께 제3 박막 트랜지스터(Qc)를 형성하며, 박막 트랜지스터의 채널은 제3 소스 전극(173c)과 제3 드레인 전극(175c) 사이의 반도체 부분(154c)에 형성된다.
데이터 도전체(171, 173a, 173b 173c, 175a, 175b, 175c) 및 노출된 반도체(154a, 154b, 154c) 부분 위에는 보호막 (180)이 형성되어 있다.
보호막(180) 위에는 색필터(230)가 위치한다.
색필터(230) 위에는 덮개막(capping layer)(80)이 위치한다.
덮개막(80) 위에는 서로 이격되어 있는 제1 부화소 전극(191a)과 제2 부화소 전극(191b)을 포함하는 화소 전극(191)이 형성되어 있다.
제1 부화소 전극(191a)의 전체적인 형태는 육각형 등의 다각형 형태이며, 제1 부화소 전극(191a)은 제2 부화소 전극(191b)으로 둘러싸여 있다. 제2 부화소 전극(191b)의 전체적인 형태는 네 개의 사다리꼴 형태의 사각형이 모여 있는 형태이며, 화소 영역의 가장자리에 위치한다.
제1 부화소 전극(191a)은 제1 가로 줄기부(192)와 제1 세로 줄기부(193)를 포함하는 십자형 줄기부(192, 193), 그리고 십자형 줄기부(192, 193)로부터 뻗어 나와 있는 복수의 제1 가지 전극들(194)을 포함한다.
제2 부화소 전극(191b)은 화소 영역의 가장자리를 둘러싸도록 형성되어 있으며, 제2 가로 줄기부(195)와 두 개의 제2 세로 줄기부(196), 제3 세로 줄기부(196a), 그리고 제2 가로 줄기부(195), 제2 세로 줄기부(196) 및 제3 세로 줄기부(196a)로부터 뻗어 나와 있는 복수의 제2 가지 전극들(197)을 포함한다. 두 개의 제2 세로 줄기부(196)는 화소 전극(191)의 가장자리 중 데이터선과 나란한 두 개의 가장자리에 위치하며, 데이터선과 나란하게 뻗어 있다. 제3 세로 줄기부(196a)는 두 개의 제2 세로 줄기부(196) 사이에 위치하여, 화소 영역의 중앙 윗부분에 위치하며, 두 개의 제2 세로 줄기부(196)와 나란하게 뻗는다. 제2 가지 전극들(197)은 서로 다른 네 개의 방향으로 뻗어 있다.
서로 인접한 제1 부화소 전극(191a)의 끝단과 제2 부화소 전극(191b)의 끝단 사이의 간격, 즉 제1 부화소 전극(191a)과 제2 부화소 전극(191b) 사이의 이격 간격은 약 1㎛ 내지 약 5㎛일 수 있다.
보호막(180) 및 덮개막(80)에는 제1 드레인 전극(175a)의 일부분을 드러내는 제1 접촉 구멍(185a)과 제2 드레인 전극(175b)의 일부분을 드러내는 제2 접촉 구멍(185b)이 형성되어 있다. 보호막(180) 및 덮개막(80), 그리고 게이트 절연막(140)에는 기준 전압선(131)의 확장부(136)의 일부분과 제3 드레인 전극(175c)의 일부분을 드러내는 제3 접촉 구멍(185c)이 형성되어 있고, 제3 접촉 구멍(185c) 위에는 연결 부재(95)가 형성되어 있다.
제1 부화소 전극(191a)은 제1 접촉 구멍(185a)을 통해 제1 드레인 전극(175a)에 물리적 전기적으로 연결되고, 제2 부화소 전극(191b)은 제2 접촉 구멍(185b)을 통해 제2 드레인 전극(175b)과 물리적 전기적으로 연결된다.
제1 부화소 전극(191a)과 제2 부화소 전극(191b)은 제1 접촉 구멍(185a) 및 제2 접촉 구멍(185b)을 통해 각기 제1 드레인 전극(175a) 및 제2 드레인 전극(175b)으로부터 데이터 전압을 인가 받는다.
이제, 상부 표시판(200)에 대하여 설명한다.
투명한 유리 또는 플라스틱 등으로 만들어진 제2 기판(210) 위에 차광 부재(220)와 공통 전극(270)이 형성되어 있다.
표시판(100, 200)의 안쪽 면에는 배향막(alignment layer)(도시하지 않음)이 형성되어 있으며 이들은 수직 배향막일 수 있다.
액정층(3)은 음의 유전율 이방성을 가지며, 액정층(3)의 액정 분자는 전기장이 없는 상태에서 그 장축이 두 표시판(100, 200)의 표면에 대하여 수직을 이루도록 배향되어 있다. 따라서 전기장이 없는 상태에서 입사광은 직교 편광자를 통과하지 못하고 차단된다.
액정층(3)과 배향막 중 적어도 하나는 광 반응성 물질, 보다 구체적으로 반응성 메소겐(reactive mesogen)을 포함할 수 있다.
그러나, 본 실시예에 따른 액정 표시 장치는 도 1 및 도 2에 도시한 실시예와 유지 전극(132, 133a, 133b, 134)의 형태가 다소 다르다. 이에 대하여 설명한다.
제1 유지 전극(132)은 제1 부화소 전극(191a)의 제1 가로 줄기부(192)와 중첩하고, 제3 유지 전극(134)은 기준 전압선(131)과 제1 유지 전극(132)과 연결되어 있으며, 제1 부화소 전극(191a)의 제1 세로 줄기부(193)의 대부분과 중첩한다. 또한, 제2 부화소 전극(191b)의 두 개의 제2 세로 줄기부(196)와 중첩하는 두 개의 제2 유지 전극(133a, 133b)은 생략되어 있다.
앞서 도 1 및 도 2를 참고로 설명한 실시예에 따른 액정 표시 장치에 따르면, 제3 유지 전극(134)은 제1 부화소 전극(191a)의 제1 세로 줄기부(193)의 일부분과 중첩하였지만, 본 실시예에 따른 액정 표시 장치에 따르면, 제3 유지 전극(134)은 제1 부화소 전극(191a)의 제1 세로 줄기부(193)의 대부분과 중첩한다. 또한, 제2 부화소 전극(191b)의 두 개의 제2 세로 줄기부(196)와 중첩하는 두 개의 제2 유지 전극(133a, 133b)은 생략되어 있다.
이처럼, 제1 부화소 전극(191a)의 제1 가로 줄기부(192)와 제1 세로 줄기부(193)와 중첩하는 제1 유지 전극(132) 및 제3 유지 전극(134)을 형성함으로써, 상대적으로 높은 전압이 인가됨으로써 제2 부화소 전극(191b)과 비교하여 저계조에서 턴온되는, 제1 부화소 전극(191a)과 제1 유지 전극(132) 및 제3 유지 전극(134)이 형성하는 제1 유지 축전기를 이용하여, 저계조에서도 크로스토크를 방지할 수 있다.
또한, 제1 부화소 전극(191a)의 제1 가로 줄기부(192)와 제1 세로 줄기부(193)와 중첩하는 제1 유지 전극(132) 및 제3 유지 전극(134)을 형성함으로써, 복수의 제1 가지 전극들(194)과 복수의 제2 가지 전극들(197)의 경계부에 유지 전극(132, 134)을 형성함으로써, 상대적으로 투과율이 저하되는 위치에 유지 전극(132, 134)이 배치되게 된다. 따라서, 액정 표시 장치의 투과율 저하를 방지하면서, 크로스토크에 따른 표시 품질 저하를 방지할 수 있다.
이처럼, 본 발명의 실시예에 따른 액정 표시 장치에 따르면, 하나의 화소 전극(191)을 서로 이격되어 있는 제1 부화소 전극(191a)과 제2 부화소 전극(191b)으로 구분하여 형성하면서도, 액정 표시 장치의 투과율 저하를 방지할 수 있고, 크로스토크에 따른 표시 품질 저하를 방지할 수 있다.
앞서 설명한 실시예들에 따른 액정 표시 장치들의 많은 특징들은 본 실시예에 따른 액정 표시 장치에 모두 적용 가능하다.
그러면, 도 9 및 도 10을 참고하여, 본 발명의 다른 한 실시예에 따른 액정 표시 장치에 대하여 설명한다. 도 9는 본 발명의 다른 한 실시예에 따른 액정 표시 장치의 배치도이고, 도 10은 도 9의 액정 표시 장치를 X-X 선을 따라 잘라 도시한 단면도이다.
도 9 및 도 10을 참고하면, 본 실시예에 따른 액정 표시 장치는 도 1 및 도 2에 도시한 실시예에 따른 액정 표시 장치와 거의 유사하다. 동일한 구성 요소에 대한 구체적인 설명은 생략한다.
도 9 및 도 10을 참고하면, 본 실시예에 따른 액정 표시 장치는 서로 마주하는 하부 표시판(100)과 상부 표시판(200), 그리고 이들 두 표시판(100, 200) 사이에 개재되어 있는 액정층(3)을 포함한다.
먼저 하부 표시판(100)에 대하여 설명한다.
제1 기판(110) 위에 게이트선(121), 기준 전압선(131), 그리고 유지 전극(132, 133a, 133b)이 형성되어 있다. 게이트선(121)은 제1 게이트 전극(124a), 제2 게이트 전극(124b), 제3 게이트 전극(124c) 및 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(미도시)을 포함하고, 기준 전압선(131)은 확장부(136)를 가지며, 유지 전극(132, 133a, 133b)을 포함한다.
게이트선(121), 기준 전압선(131), 그리고 유지 전극(132, 133a, 133b) 위에는 게이트 절연막 (140)이 형성되어 있다.
게이트 절연막(140) 위에는 제1 반도체(154a), 제2 반도체(154b), 및 제3 반도체(154c)가 형성되어 있다.
제1 반도체(154a), 제2 반도체(154b), 및 제3 반도체(154c) 위에는 복수의 저항성 접촉 부재(ohmic contact)(163a, 163b, 163c, 165a, 165b, 165b)가 형성되어 있다.
저항성 접촉 부재(163a, 163b, 163c, 165a, 165b, 165b)와 게이트 절연막(140) 위에는 제1 소스 전극(173a) 및 제2 소스 전극(173b)을 포함하는 데이터선(171), 제1 드레인 전극(175a), 제2 드레인 전극(175b), 제3 소스 전극(173c) 및 제3 드레인 전극(175c)을 포함하는 데이터 도전체(171, 173a, 173b 173c, 175a, 175b, 175c)가 형성되어 있다. 제2 드레인 전극(175b)은 제3 소스 전극(173c)과 연결되어 있다.
제1 게이트 전극(124a), 제1 소스 전극(173a), 및 제1 드레인 전극(175a)은 제1 반도체(154a)와 함께 제1 박막 트랜지스터(Qa)를 형성하며, 박막 트랜지스터의 채널(channel)은 제1 소스 전극(173a)과 제1 드레인 전극(175a) 사이의 반도체 부분(154a)에 형성된다. 이와 유사하게, 제2 게이트 전극(124b), 제2 소스 전극(173b), 및 제2 드레인 전극(175b)은 제2 반도체(154b)와 함께 제2 박막 트랜지스터(Qb)를 형성하며, 박막 트랜지스터의 채널은 제2 소스 전극(173b)과 제2 드레인 전극(175b) 사이의 반도체 부분(154b)에 형성되고, 제3 게이트 전극(124c), 제3 소스 전극(173c), 및 제3 드레인 전극(175c)은 제3 반도체(154c)와 함께 제3 박막 트랜지스터(Qc)를 형성하며, 박막 트랜지스터의 채널은 제3 소스 전극(173c)과 제3 드레인 전극(175c) 사이의 반도체 부분(154c)에 형성된다.
데이터 도전체(171, 173a, 173b 173c, 175a, 175b, 175c) 및 노출된 반도체(154a, 154b, 154c) 부분 위에는 보호막 (180)이 형성되어 있다.
보호막(180) 위에는 색필터(230)가 위치한다.
색필터(230) 위에는 덮개막(capping layer)(80)이 위치한다.
덮개막(80) 위에는 서로 이격되어 있는 제1 부화소 전극(191a)과 제2 부화소 전극(191b)을 포함하는 화소 전극(191)이 형성되어 있다.
제1 부화소 전극(191a)의 전체적인 형태는 육각형 등의 다각형 형태이며, 제1 부화소 전극(191a)은 제2 부화소 전극(191b)으로 둘러싸여 있다. 제2 부화소 전극(191b)의 전체적인 형태는 네 개의 사다리꼴 형태의 사각형이 모여 있는 형태이며, 화소 영역의 가장자리에 위치한다.
제1 부화소 전극(191a)은 제1 가로 줄기부(192)와 제1 세로 줄기부(193)를 포함하는 십자형 줄기부(192, 193), 그리고 십자형 줄기부(192, 193)로부터 뻗어 나와 있는 복수의 제1 가지 전극들(194)을 포함한다.
제2 부화소 전극(191b)은 화소 영역의 가장자리를 둘러싸도록 형성되어 있으며, 제2 가로 줄기부(195)와 두 개의 제2 세로 줄기부(196), 제3 세로 줄기부(196a), 그리고 제2 가로 줄기부(195), 제2 세로 줄기부(196) 및 제3 세로 줄기부(196a)로부터 뻗어 나와 있는 복수의 제2 가지 전극들(197)을 포함한다. 두 개의 제2 세로 줄기부(196)는 화소 전극(191)의 가장자리 중 데이터선과 나란한 두 개의 가장자리에 위치하며, 데이터선과 나란하게 뻗어 있다. 제3 세로 줄기부(196a)는 두 개의 제2 세로 줄기부(196) 사이에 위치하여, 화소 영역의 중앙 윗부분에 위치하며, 두 개의 제2 세로 줄기부(196)와 나란하게 뻗는다. 제2 가지 전극들(197)은 서로 다른 네 개의 방향으로 뻗어 있다.
서로 인접한 제1 부화소 전극(191a)의 끝단과 제2 부화소 전극(191b)의 끝단 사이의 간격, 즉 제1 부화소 전극(191a)과 제2 부화소 전극(191b) 사이의 이격 간격은 약 1㎛ 내지 약 5㎛일 수 있다.
보호막(180) 및 덮개막(80)에는 제1 드레인 전극(175a)의 일부분을 드러내는 제1 접촉 구멍(185a)과 제2 드레인 전극(175b)의 일부분을 드러내는 제2 접촉 구멍(185b)이 형성되어 있다. 보호막(180) 및 덮개막(80), 그리고 게이트 절연막(140)에는 기준 전압선(131)의 확장부(136)의 일부분과 제3 드레인 전극(175c)의 일부분을 드러내는 제3 접촉 구멍(185c)이 형성되어 있고, 제3 접촉 구멍(185c) 위에는 연결 부재(95)가 형성되어 있다.
제1 부화소 전극(191a)은 제1 접촉 구멍(185a)을 통해 제1 드레인 전극(175a)에 물리적 전기적으로 연결되고, 제2 부화소 전극(191b)은 제2 접촉 구멍(185b)을 통해 제2 드레인 전극(175b)과 물리적 전기적으로 연결된다.
제1 부화소 전극(191a)과 제2 부화소 전극(191b)은 제1 접촉 구멍(185a) 및 제2 접촉 구멍(185b)을 통해 각기 제1 드레인 전극(175a) 및 제2 드레인 전극(175b)으로부터 데이터 전압을 인가 받는다.
이제, 상부 표시판(200)에 대하여 설명한다.
투명한 유리 또는 플라스틱 등으로 만들어진 제2 기판(210) 위에 차광 부재(220)와 공통 전극(270)이 형성되어 있다.
표시판(100, 200)의 안쪽 면에는 배향막(alignment layer)(도시하지 않음)이 형성되어 있으며 이들은 수직 배향막일 수 있다.
액정층(3)은 음의 유전율 이방성을 가지며, 액정층(3)의 액정 분자는 전기장이 없는 상태에서 그 장축이 두 표시판(100, 200)의 표면에 대하여 수직을 이루도록 배향되어 있다. 따라서 전기장이 없는 상태에서 입사광은 직교 편광자를 통과하지 못하고 차단된다.
액정층(3)과 배향막 중 적어도 하나는 광 반응성 물질, 보다 구체적으로 반응성 메소겐(reactive mesogen)을 포함할 수 있다.
그러나, 본 실시예에 따른 액정 표시 장치는 도 1 및 도 2에 도시한 실시예와 유지 전극(132, 133a, 133b)의 형태가 다소 다르다. 이에 대하여 설명한다.
제1 유지 전극(132)은 제1 부화소 전극(191a)의 제1 가로 줄기부(192)와 중첩하고, 두 개의 제2 유지 전극(133a, 133b)은 기준 전압선(131)으로부터 뻗어 나와 제1 유지 전극(132)과 연결되어 있으며, 제2 부화소 전극(191b)의 두 개의 제2 세로 줄기부(196)와 중첩한다. 두 개의 제2 유지 전극(133a, 133b)은 각기 두 개의 제2 세로 줄기부(196)의 일부분과 중첩한다.
앞서 도 1 및 도 2를 참고로 설명한 실시예에 따른 액정 표시 장치와는 달리, 제1 부화소 전극(191a)의 제1 세로 줄기부(193)의 일부분과 중첩하는 제3 유지 전극(134)이 생략되어 있고, 두 개의 제2 유지 전극(133a, 133b)은 기준 전압선(131)으로부터 뻗어 나와 제1 유지 전극(132)과 연결되어 있으며, 제2 부화소 전극(191b)의 두 개의 제2 세로 줄기부(196)의 일부분과 중첩한다.
이처럼, 제1 부화소 전극(191a)의 제1 가로 줄기부(192)와 중첩하는 제1 유지 전극(132)을 형성함으로써, 상대적으로 높은 전압이 인가됨으로써 제2 부화소 전극(191b)과 비교하여 저계조에서 턴온되는, 제1 부화소 전극(191a)과 제1 유지 전극(132)이 중첩하여 형성하는 제1 유지 축전기를 이용하여, 저계조에서도 크로스토크를 방지할 수 있다. 또한, 제1 유지 축전기와 함께, 제2 부화소 전극(191b)의 제2 세로 줄기부(196)와 두 개의 제2 유지 전극(133a, 133b)이 서로 중첩하여 형성하는 제2 유지 축전기를 이용하여, 고계조에서도 크로스토크를 방지할 수 있다.
또한, 제1 부화소 전극(191a)의 제1 가로 줄기부(192)와 제1 세로 줄기부(193)와 중첩하는 제1 유지 전극(132)을 형성하고, 제2 부화소 전극(191b)의 두 개의 제2 세로 줄기부(196)와 중첩하는 두 개의 제2 유지 전극(133a, 133b)을 형성함으로써, 복수의 제1 가지 전극들(194)과 복수의 제2 가지 전극들(197)의 경계부에 유지 전극(132, 133a, 133b)을 형성함으로써, 상대적으로 투과율이 저하되는 위치에 유지 전극(132, 133a, 133b)이 배치되게 된다. 따라서, 액정 표시 장치의 투과율 저하를 방지하면서, 크로스토크에 따른 표시 품질 저하를 방지할 수 있다.
이처럼, 본 발명의 실시예에 따른 액정 표시 장치에 따르면, 하나의 화소 전극(191)을 서로 이격되어 있는 제1 부화소 전극(191a)과 제2 부화소 전극(191b)으로 구분하여 형성하면서도, 액정 표시 장치의 투과율 저하를 방지할 수 있고, 크로스토크에 따른 표시 품질 저하를 방지할 수 있다.
앞서 설명한 실시예들에 따른 액정 표시 장치들의 많은 특징들은 본 실시예에 따른 액정 표시 장치에 모두 적용 가능하다.
그러면, 도 11 및 도 12를 참고하여, 본 발명의 다른 한 실시예에 따른 액정 표시 장치에 대하여 설명한다. 도 11은 본 발명의 다른 한 실시예에 따른 액정 표시 장치의 배치도이고, 도 12는 도 11의 액정 표시 장치를 XI-XI 선을 따라 잘라 도시한 단면도이다.
도 11 및 도 12를 참고하면, 본 실시예에 따른 액정 표시 장치는 도 1 및 도 2에 도시한 실시예에 따른 액정 표시 장치와 거의 유사하다. 동일한 구성 요소에 대한 구체적인 설명은 생략한다.
도 11 및 도 12를 참고하면, 본 실시예에 따른 액정 표시 장치는 서로 마주하는 하부 표시판(100)과 상부 표시판(200), 그리고 이들 두 표시판(100, 200) 사이에 개재되어 있는 액정층(3)을 포함한다.
먼저 하부 표시판(100)에 대하여 설명한다.
제1 기판(110) 위에 게이트선(121), 기준 전압선(131), 그리고 유지 전극(132, 133a, 133b)이 형성되어 있다. 게이트선(121)은 제1 게이트 전극(124a), 제2 게이트 전극(124b), 제3 게이트 전극(124c) 및 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(미도시)을 포함하고, 기준 전압선(131)은 확장부(136)를 가지며, 유지 전극(132, 133a, 133b)을 포함한다.
게이트선(121), 기준 전압선(131), 그리고 유지 전극(132, 133a, 133b) 위에는 게이트 절연막 (140)이 형성되어 있다.
게이트 절연막(140) 위에는 제1 반도체(154a), 제2 반도체(154b), 및 제3 반도체(154c)가 형성되어 있다.
제1 반도체(154a), 제2 반도체(154b), 및 제3 반도체(154c) 위에는 복수의 저항성 접촉 부재(ohmic contact)(163a, 163b, 163c, 165a, 165b, 165b)가 형성되어 있다.
저항성 접촉 부재(163a, 163b, 163c, 165a, 165b, 165b)와 게이트 절연막(140) 위에는 제1 소스 전극(173a) 및 제2 소스 전극(173b)을 포함하는 데이터선(171), 제1 드레인 전극(175a), 제2 드레인 전극(175b), 제3 소스 전극(173c) 및 제3 드레인 전극(175c)을 포함하는 데이터 도전체(171, 173a, 173b 173c, 175a, 175b, 175c)가 형성되어 있다. 제2 드레인 전극(175b)은 제3 소스 전극(173c)과 연결되어 있다.
제1 게이트 전극(124a), 제1 소스 전극(173a), 및 제1 드레인 전극(175a)은 제1 반도체(154a)와 함께 제1 박막 트랜지스터(Qa)를 형성하며, 박막 트랜지스터의 채널(channel)은 제1 소스 전극(173a)과 제1 드레인 전극(175a) 사이의 반도체 부분(154a)에 형성된다. 이와 유사하게, 제2 게이트 전극(124b), 제2 소스 전극(173b), 및 제2 드레인 전극(175b)은 제2 반도체(154b)와 함께 제2 박막 트랜지스터(Qb)를 형성하며, 박막 트랜지스터의 채널은 제2 소스 전극(173b)과 제2 드레인 전극(175b) 사이의 반도체 부분(154b)에 형성되고, 제3 게이트 전극(124c), 제3 소스 전극(173c), 및 제3 드레인 전극(175c)은 제3 반도체(154c)와 함께 제3 박막 트랜지스터(Qc)를 형성하며, 박막 트랜지스터의 채널은 제3 소스 전극(173c)과 제3 드레인 전극(175c) 사이의 반도체 부분(154c)에 형성된다.
데이터 도전체(171, 173a, 173b 173c, 175a, 175b, 175c) 및 노출된 반도체(154a, 154b, 154c) 부분 위에는 보호막 (180)이 형성되어 있다.
보호막(180) 위에는 색필터(230)가 위치한다.
색필터(230) 위에는 덮개막(capping layer)(80)이 위치한다.
덮개막(80) 위에는 서로 이격되어 있는 제1 부화소 전극(191a)과 제2 부화소 전극(191b)을 포함하는 화소 전극(191)이 형성되어 있다.
제1 부화소 전극(191a)의 전체적인 형태는 육각형 등의 다각형 형태이며, 제1 부화소 전극(191a)은 제2 부화소 전극(191b)으로 둘러싸여 있다. 제2 부화소 전극(191b)의 전체적인 형태는 네 개의 사다리꼴 형태의 사각형이 모여 있는 형태이며, 화소 영역의 가장자리에 위치한다.
제1 부화소 전극(191a)은 제1 가로 줄기부(192)와 제1 세로 줄기부(193)를 포함하는 십자형 줄기부(192, 193), 그리고 십자형 줄기부(192, 193)로부터 뻗어 나와 있는 복수의 제1 가지 전극들(194)을 포함한다.
제2 부화소 전극(191b)은 화소 영역의 가장자리를 둘러싸도록 형성되어 있으며, 제2 가로 줄기부(195)와 두 개의 제2 세로 줄기부(196), 제3 세로 줄기부(196a), 그리고 제2 가로 줄기부(195), 제2 세로 줄기부(196) 및 제3 세로 줄기부(196a)로부터 뻗어 나와 있는 복수의 제2 가지 전극들(197)을 포함한다. 두 개의 제2 세로 줄기부(196)는 화소 전극(191)의 가장자리 중 데이터선과 나란한 두 개의 가장자리에 위치하며, 데이터선과 나란하게 뻗어 있다. 제3 세로 줄기부(196a)는 두 개의 제2 세로 줄기부(196) 사이에 위치하여, 화소 영역의 중앙 윗부분에 위치하며, 두 개의 제2 세로 줄기부(196)와 나란하게 뻗는다. 제2 가지 전극들(197)은 서로 다른 네 개의 방향으로 뻗어 있다.
서로 인접한 제1 부화소 전극(191a)의 끝단과 제2 부화소 전극(191b)의 끝단 사이의 간격, 즉 제1 부화소 전극(191a)과 제2 부화소 전극(191b) 사이의 이격 간격은 약 1㎛ 내지 약 5㎛일 수 있다.
보호막(180) 및 덮개막(80)에는 제1 드레인 전극(175a)의 일부분을 드러내는 제1 접촉 구멍(185a)과 제2 드레인 전극(175b)의 일부분을 드러내는 제2 접촉 구멍(185b)이 형성되어 있다. 보호막(180) 및 덮개막(80), 그리고 게이트 절연막(140)에는 기준 전압선(131)의 확장부(136)의 일부분과 제3 드레인 전극(175c)의 일부분을 드러내는 제3 접촉 구멍(185c)이 형성되어 있고, 제3 접촉 구멍(185c) 위에는 연결 부재(95)가 형성되어 있다.
제1 부화소 전극(191a)은 제1 접촉 구멍(185a)을 통해 제1 드레인 전극(175a)에 물리적 전기적으로 연결되고, 제2 부화소 전극(191b)은 제2 접촉 구멍(185b)을 통해 제2 드레인 전극(175b)과 물리적 전기적으로 연결된다.
제1 부화소 전극(191a)과 제2 부화소 전극(191b)은 제1 접촉 구멍(185a) 및 제2 접촉 구멍(185b)을 통해 각기 제1 드레인 전극(175a) 및 제2 드레인 전극(175b)으로부터 데이터 전압을 인가 받는다.
이제, 상부 표시판(200)에 대하여 설명한다.
투명한 유리 또는 플라스틱 등으로 만들어진 제2 기판(210) 위에 차광 부재(220)와 공통 전극(270)이 형성되어 있다.
표시판(100, 200)의 안쪽 면에는 배향막(alignment layer)(도시하지 않음)이 형성되어 있으며 이들은 수직 배향막일 수 있다.
액정층(3)은 음의 유전율 이방성을 가지며, 액정층(3)의 액정 분자는 전기장이 없는 상태에서 그 장축이 두 표시판(100, 200)의 표면에 대하여 수직을 이루도록 배향되어 있다. 따라서 전기장이 없는 상태에서 입사광은 직교 편광자를 통과하지 못하고 차단된다.
액정층(3)과 배향막 중 적어도 하나는 광 반응성 물질, 보다 구체적으로 반응성 메소겐(reactive mesogen)을 포함할 수 있다.
그러나, 본 실시예에 따른 액정 표시 장치는 도 1 및 도 2에 도시한 실시예와 유지 전극(132, 133a, 133b)의 형태가 다소 다르다. 이에 대하여 설명한다.
제1 유지 전극(132)은 제1 부화소 전극(191a)의 제1 가로 줄기부(192)와 중첩하고, 두 개의 제2 유지 전극(133a, 133b)은 기준 전압선(131)으로부터 뻗어 나와 제1 유지 전극(132)과 연결되어 있으며, 제2 부화소 전극(191b)의 두 개의 제2 세로 줄기부(196)와 중첩한다. 두 개의 제2 유지 전극(133a, 133b)은 각기 두 개의 제2 세로 줄기부(196)의 대부분과 중첩한다.
앞서 도 1 및 도 2를 참고로 설명한 실시예에 따른 액정 표시 장치와는 달리, 제1 부화소 전극(191a)의 제1 세로 줄기부(193)의 일부분과 중첩하는 제3 유지 전극(134)이 생략되어 있고, 두 개의 제2 유지 전극(133a, 133b)은 기준 전압선(131)으로부터 뻗어 나와 제1 유지 전극(132)과 연결되어 있으며, 제2 부화소 전극(191b)의 두 개의 제2 세로 줄기부(196)의 대부분과 중첩한다.
이처럼, 제1 부화소 전극(191a)의 제1 가로 줄기부(192)와 중첩하는 제1 유지 전극(132)을 형성함으로써, 상대적으로 높은 전압이 인가됨으로써 제2 부화소 전극(191b)과 비교하여 저계조에서 턴온되는, 제1 부화소 전극(191a)과 제1 유지 전극(132)이 중첩하여 형성하는 제1 유지 축전기를 이용하여, 저계조에서도 크로스토크를 방지할 수 있다. 또한, 제1 유지 축전기와 함께, 제2 부화소 전극(191b)의 제2 세로 줄기부(196)와 두 개의 제2 유지 전극(133a, 133b)이 서로 중첩하여 형성하는 제2 유지 축전기를 이용하여, 고계조에서도 크로스토크를 방지할 수 있다.
또한, 제1 부화소 전극(191a)의 제1 가로 줄기부(192)와 제1 세로 줄기부(193)와 중첩하는 제1 유지 전극(132)을 형성하고, 제2 부화소 전극(191b)의 두 개의 제2 세로 줄기부(196)와 중첩하는 두 개의 제2 유지 전극(133a, 133b)을 형성함으로써, 복수의 제1 가지 전극들(194)과 복수의 제2 가지 전극들(197)의 경계부에 유지 전극(132, 133a, 133b)을 형성함으로써, 상대적으로 투과율이 저하되는 위치에 유지 전극(132, 133a, 133b)이 배치되게 된다. 따라서, 액정 표시 장치의 투과율 저하를 방지하면서, 크로스토크에 따른 표시 품질 저하를 방지할 수 있다.
이처럼, 본 발명의 실시예에 따른 액정 표시 장치에 따르면, 하나의 화소 전극(191)을 서로 이격되어 있는 제1 부화소 전극(191a)과 제2 부화소 전극(191b)으로 구분하여 형성하면서도, 액정 표시 장치의 투과율 저하를 방지할 수 있고, 크로스토크에 따른 표시 품질 저하를 방지할 수 있다.
앞서 설명한 실시예들에 따른 액정 표시 장치들의 많은 특징들은 본 실시예에 따른 액정 표시 장치에 모두 적용 가능하다.
그러면, 도 13 및 도 14를 참고하여, 본 발명의 다른 한 실시예에 따른 액정 표시 장치에 대하여 설명한다. 도 13은 본 발명의 다른 한 실시예에 따른 액정 표시 장치의 배치도이고, 도 14는 도 13의 액정 표시 장치를 XIV-XIV 선을 따라 잘라 도시한 단면도이다.
도 13 및 도 14를 참고하면, 본 실시예에 따른 액정 표시 장치는 도 1 및 도 2에 도시한 실시예에 따른 액정 표시 장치와 거의 유사하다. 동일한 구성 요소에 대한 구체적인 설명은 생략한다.
도 13 및 도 14를 참고하면, 본 실시예에 따른 액정 표시 장치는 서로 마주하는 하부 표시판(100)과 상부 표시판(200), 그리고 이들 두 표시판(100, 200) 사이에 개재되어 있는 액정층(3)을 포함한다.
먼저 하부 표시판(100)에 대하여 설명한다.
제1 기판(110) 위에 게이트선(121), 기준 전압선(131), 그리고 유지 전극(132, 133a, 133b, 134)이 형성되어 있다. 게이트선(121)은 제1 게이트 전극(124a), 제2 게이트 전극(124b), 제3 게이트 전극(124c) 및 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(미도시)을 포함하고, 기준 전압선(131)은 확장부(136)를 가지며, 유지 전극(132, 133a, 133b, 134)을 포함한다.
게이트선(121), 기준 전압선(131), 그리고 유지 전극(132, 133a, 133b, 134) 위에는 게이트 절연막 (140)이 형성되어 있다.
게이트 절연막(140) 위에는 제1 반도체(154a), 제2 반도체(154b), 및 제3 반도체(154c)가 형성되어 있다.
제1 반도체(154a), 제2 반도체(154b), 및 제3 반도체(154c) 위에는 복수의 저항성 접촉 부재(ohmic contact)(163a, 163b, 163c, 165a, 165b, 165b)가 형성되어 있다.
저항성 접촉 부재(163a, 163b, 163c, 165a, 165b, 165b)와 게이트 절연막(140) 위에는 제1 소스 전극(173a) 및 제2 소스 전극(173b)을 포함하는 데이터선(171), 제1 드레인 전극(175a), 제2 드레인 전극(175b), 제3 소스 전극(173c) 및 제3 드레인 전극(175c)을 포함하는 데이터 도전체(171, 173a, 173b 173c, 175a, 175b, 175c)가 형성되어 있다. 제2 드레인 전극(175b)은 제3 소스 전극(173c)과 연결되어 있다.
제1 게이트 전극(124a), 제1 소스 전극(173a), 및 제1 드레인 전극(175a)은 제1 반도체(154a)와 함께 제1 박막 트랜지스터(Qa)를 형성하며, 박막 트랜지스터의 채널(channel)은 제1 소스 전극(173a)과 제1 드레인 전극(175a) 사이의 반도체 부분(154a)에 형성된다. 이와 유사하게, 제2 게이트 전극(124b), 제2 소스 전극(173b), 및 제2 드레인 전극(175b)은 제2 반도체(154b)와 함께 제2 박막 트랜지스터(Qb)를 형성하며, 박막 트랜지스터의 채널은 제2 소스 전극(173b)과 제2 드레인 전극(175b) 사이의 반도체 부분(154b)에 형성되고, 제3 게이트 전극(124c), 제3 소스 전극(173c), 및 제3 드레인 전극(175c)은 제3 반도체(154c)와 함께 제3 박막 트랜지스터(Qc)를 형성하며, 박막 트랜지스터의 채널은 제3 소스 전극(173c)과 제3 드레인 전극(175c) 사이의 반도체 부분(154c)에 형성된다.
데이터 도전체(171, 173a, 173b 173c, 175a, 175b, 175c) 및 노출된 반도체(154a, 154b, 154c) 부분 위에는 보호막 (180)이 형성되어 있다.
보호막(180) 위에는 색필터(230)가 위치한다.
색필터(230) 위에는 덮개막(capping layer)(80)이 위치한다.
덮개막(80) 위에는 서로 이격되어 있는 제1 부화소 전극(191a)과 제2 부화소 전극(191b)을 포함하는 화소 전극(191)이 형성되어 있다.
제1 부화소 전극(191a)의 전체적인 형태는 육각형 등의 다각형 형태이며, 제1 부화소 전극(191a)은 제2 부화소 전극(191b)으로 둘러싸여 있다. 제2 부화소 전극(191b)의 전체적인 형태는 네 개의 사다리꼴 형태의 사각형이 모여 있는 형태이며, 화소 영역의 가장자리에 위치한다.
제1 부화소 전극(191a)은 제1 가로 줄기부(192)와 제1 세로 줄기부(193)를 포함하는 십자형 줄기부(192, 193), 그리고 십자형 줄기부(192, 193)로부터 뻗어 나와 있는 복수의 제1 가지 전극들(194)을 포함한다.
제1 부화소 전극(191a)의 제1 세로 줄기부(193)는 제2 부화소 전극(191b)의 제2 가지 전극들(197) 사이에까지 뻗어 있다. 도 13의 A 부분에 도시한 바와 같이, 제3 유지 전극(134)이 뻗어 있는 부분에서, 제2 부화소 전극(191b)의 제3 세로 줄기부(193a)가 제거되어 있고, 제1 부화소 전극(191a)의 제1 세로 줄기부(193)가 뻗어 있다. 제3 유지 전극(134)는 제1 부화소 전극(191a)의 제1 세로 줄기부(193)의 대부분과 중첩하고, 화소 영역의 중앙부분을 따라 길게 뻗어 있다.
제2 부화소 전극(191b)은 화소 영역의 가장자리를 둘러싸도록 형성되어 있으며, 제2 가로 줄기부(195)와 두 개의 제2 세로 줄기부(196), 그리고 제2 가로 줄기부(195) 및 제2 세로 줄기부(196)로부터 뻗어 나와 있는 복수의 제2 가지 전극들(197)을 포함한다. 두 개의 제2 세로 줄기부(196)는 화소 전극(191)의 가장자리 중 데이터선과 나란한 두 개의 가장자리와 나란하게 뻗어 있다.
서로 인접한 제1 부화소 전극(191a)의 끝단과 제2 부화소 전극(191b)의 끝단 사이의 간격, 즉 제1 부화소 전극(191a)과 제2 부화소 전극(191b) 사이의 이격 간격은 약 1㎛ 내지 약 5㎛일 수 있다.
보호막(180) 및 덮개막(80)에는 제1 드레인 전극(175a)의 일부분을 드러내는 제1 접촉 구멍(185a)과 제2 드레인 전극(175b)의 일부분을 드러내는 제2 접촉 구멍(185b)이 형성되어 있다. 보호막(180) 및 덮개막(80), 그리고 게이트 절연막(140)에는 기준 전압선(131)의 확장부(136)의 일부분과 제3 드레인 전극(175c)의 일부분을 드러내는 제3 접촉 구멍(185c)이 형성되어 있고, 제3 접촉 구멍(185c) 위에는 연결 부재(95)가 형성되어 있다.
제1 부화소 전극(191a)은 제1 접촉 구멍(185a)을 통해 제1 드레인 전극(175a)에 물리적 전기적으로 연결되고, 제2 부화소 전극(191b)은 제2 접촉 구멍(185b)을 통해 제2 드레인 전극(175b)과 물리적 전기적으로 연결된다.
제1 부화소 전극(191a)과 제2 부화소 전극(191b)은 제1 접촉 구멍(185a) 및 제2 접촉 구멍(185b)을 통해 각기 제1 드레인 전극(175a) 및 제2 드레인 전극(175b)으로부터 데이터 전압을 인가 받는다.
이제, 상부 표시판(200)에 대하여 설명한다.
투명한 유리 또는 플라스틱 등으로 만들어진 제2 기판(210) 위에 차광 부재(220)와 공통 전극(270)이 형성되어 있다.
표시판(100, 200)의 안쪽 면에는 배향막(alignment layer)(도시하지 않음)이 형성되어 있으며 이들은 수직 배향막일 수 있다.
액정층(3)은 음의 유전율 이방성을 가지며, 액정층(3)의 액정 분자는 전기장이 없는 상태에서 그 장축이 두 표시판(100, 200)의 표면에 대하여 수직을 이루도록 배향되어 있다. 따라서 전기장이 없는 상태에서 입사광은 직교 편광자를 통과하지 못하고 차단된다.
액정층(3)과 배향막 중 적어도 하나는 광 반응성 물질, 보다 구체적으로 반응성 메소겐(reactive mesogen)을 포함할 수 있다.
그러나, 본 실시예에 따른 액정 표시 장치는 도 1 및 도 2에 도시한 실시예와 유지 전극(132, 133a, 133b, 134)의 형태가 다소 다르다. 이에 대하여 설명한다.
제1 유지 전극(132)은 제1 부화소 전극(191a)의 제1 가로 줄기부(192)와 중첩하고, 두 개의 제2 유지 전극(133a, 133b)은 제1 유지 전극(132)과 연결되어 있으며, 제2 부화소 전극(191b)의 두 개의 제2 세로 줄기부(196)와 중첩한다.
제3 유지 전극(134)은 기준 전압선(131)과 제1 유지 전극(132)과 연결되어 있으며, 제1 부화소 전극(191a)의 제1 세로 줄기부(193)의 대부분과 중첩한다. 앞서 도 1 및 도 2를 참고로 설명한 실시예에 따른 액정 표시 장치에 따르면, 제3 유지 전극(134)은 제1 부화소 전극(191a)의 제1 세로 줄기부(193)의 일부분과 중첩하였지만, 본 실시예에 따른 액정 표시 장치에 따르면, 제3 유지 전극(134)은 제1 부화소 전극(191a)의 제1 세로 줄기부(193)의 대부분과 중첩한다. 또한, 제1 부화소 전극(191a)의 제1 세로 줄기부(193)는 화소 영역의 중앙 부분을 따라 길게 뻗어 있으며, 화소 영역의 세로 길이 대부분에 위치한다.
또한, 본 실시예에 따른 액정 표시 장치의 두 개의 제2 유지 전극(133a, 133b)은 기준 전압선(131)으로부터 뻗어 나와 제1 유지 전극(132)과 연결되어 있으며, 제2 부화소 전극(191b)의 두 개의 제2 세로 줄기부(196)의 대부분과 중첩한다.
이처럼, 제1 부화소 전극(191a)의 제1 가로 줄기부(192)와 제1 세로 줄기부(193)와 중첩하는 제1 유지 전극(132) 및 제3 유지 전극(134)을 형성함으로써, 상대적으로 높은 전압이 인가됨으로써 제2 부화소 전극(191b)과 비교하여 저계조에서 턴온되는, 제1 부화소 전극(191a)과 제1 유지 전극(132) 및 제3 유지 전극(134)이 형성하는 제1 유지 축전기를 이용하여, 저계조에서도 크로스토크를 방지할 수 있다. 또한, 서로 중첩하는 제1 부화소 전극(191a)과 제1 유지 전극(132) 및 제3 유지 전극(134)이 형성하는 제1 유지 축전기와 제2 부화소 전극(191b)의 제2 세로 줄기부(196)와 두 개의 제2 유지 전극(133a, 133b)이 형성하는 제2 유지 축전기를 이용하여, 고계조에서도 크로스토크를 방지할 수 있다.
또한, 제1 부화소 전극(191a)의 제1 가로 줄기부(192)와 제1 세로 줄기부(193)와 중첩하는 제1 유지 전극(132) 및 제3 유지 전극(134)을 형성하고, 제2 부화소 전극(191b)의 두 개의 제2 세로 줄기부(196)와 중첩하는 두 개의 제2 유지 전극(133a, 133b)을 형성함으로써, 복수의 제1 가지 전극들(194)과 복수의 제2 가지 전극들(197)의 경계부에 유지 전극(132, 133a, 133b, 134)을 형성함으로써, 상대적으로 투과율이 저하되는 위치에 유지 전극(132, 133a, 133b, 134)이 배치되게 된다. 따라서, 액정 표시 장치의 투과율 저하를 방지하면서, 크로스토크에 따른 표시 품질 저하를 방지할 수 있다.
이처럼, 본 발명의 실시예에 따른 액정 표시 장치에 따르면, 하나의 화소 전극(191)을 서로 이격되어 있는 제1 부화소 전극(191a)과 제2 부화소 전극(191b)으로 구분하여 형성하면서도, 액정 표시 장치의 투과율 저하를 방지할 수 있고, 크로스토크에 따른 표시 품질 저하를 방지할 수 있다.
앞서 설명한 실시예들에 따른 액정 표시 장치들의 많은 특징들은 본 실시예에 따른 액정 표시 장치에 모두 적용 가능하다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (16)

  1. 제1 기판,
    상기 제1 기판 위에 형성되어 있으며, 유지 전극을 포함하는 기준 전압선,
    상기 제1 기판 위에 형성되어 있으며, 서로 이격되어 있으며, 하나의 화소 영역에 위치하는 제1 부화소 전극 및 제2 부화소 전극을 포함하는 화소 전극,
    상기 제1 기판과 마주하는 제2 기판,
    상기 제2 기판 위에 형성되어 있는 공통 전극, 그리고
    상기 제1 기판과 상기 제2 기판 사이에 위치하는 액정층을 포함하고,
    상기 제1 부화소 전극은 제1 가로 줄기부와 제1 세로 줄기부, 상기 제1 가로 줄기부 및 상기 제1 세로 줄기부로부터 뻗어 나와 있는 복수의 제1 가지 전극들을 포함하고, 상기 제2 부화소 전극은 상기 제1 가로 줄기부와 상기 제1 세로 줄기부를 둘러싸고 상기 화소 영역의 가장자리에 위치하는 제2 가로 줄기부와 제2 세로 줄기부, 상기 제2 가로 줄기부 및 상기 제2 세로 줄기부로부터 뻗어 나와 있으며, 상기 복수의 제1 가지 전극들을 둘러싸는 복수의 제2 가지 전극들을 포함하고,
    상기 유지 전극은 상기 제1 부화소 전극의 상기 제1 가로 줄기부와 중첩하는 제1 유지 전극, 상기 제2 부화소 전극의 상기 제2 세로 줄기부와 중첩하는 제2 유지 전극을 포함하고,
    상기 제1 부화소 전극에 인가되는 제1 데이터 전압과 상기 공통 전극에 인가되는 공통 전압의 차이는 상기 제2 부화소 전극에 인가되는 제2 데이터 전압과 상기 공통 전압의 차이보다 큰 액정 표시 장치.
  2. 삭제
  3. 제1항에서,
    상기 제2 세로 줄기부는 상기 제2 가로 줄기부와 연결되어 있으며, 화소 전극의 가장자리 중 데이터선과 나란한 두 개의 가장자리를 따라 서로 나란하게 뻗어 있는 두 개의 세로 줄기부를 포함하고,
    상기 제2 유지 전극은 상기 두 개의 세로 줄기부와 중첩하는 액정 표시 장치.
  4. 제3항에서,
    상기 제2 유지 전극은 상기 두 개의 세로 줄기부와 적어도 일부분 중첩하는 액정 표시 장치.
  5. 제3항에서,
    상기 제1 가로 줄기부와 상기 제1 세로 줄기부는 서로 연결되어 십자 형태를 이루는 액정 표시 장치.
  6. 제5항에서,
    상기 유지 전극은 상기 제1 부화소 전극의 상기 제1 세로 줄기부의 적어도 일부분과 중첩하는 제3 유지 전극을 더 포함하는 액정 표시 장치.
  7. 제6항에서,
    상기 제1 세로 줄기부는 상기 복수의 제2 가지 전극들 사이를 따라 뻗어 있는 액정 표시 장치.
  8. 제7항에서,
    상기 제1 부화소 전극의 전체적인 형태는 육각형 등의 다각형 형태이고, 상기 제2 부화소 전극의 전체적인 형태는 사다리꼴 형태의 네 개의 사각형이 모여 있는 형태인 액정 표시 장치.
  9. 제1항에서,
    상기 제1 가로 줄기부와 상기 제1 세로 줄기부는 서로 연결되어 십자 형태를 이루는 액정 표시 장치.
  10. 제9항에서,
    상기 유지 전극은 상기 제1 부화소 전극의 상기 제1 세로 줄기부의 적어도 일부분과 중첩하는 제3 유지 전극을 더 포함하는 액정 표시 장치.
  11. 제10항에서,
    상기 제1 세로 줄기부는 상기 복수의 제2 가지 전극들 사이를 따라 뻗어 있는 액정 표시 장치.
  12. 제11항에서,
    상기 제1 부화소 전극의 전체적인 형태는 육각형 등의 다각형 형태이고, 상기 제2 부화소 전극의 전체적인 형태는 사다리꼴 형태의 네 개의 사각형이 모여 있는 형태인 액정 표시 장치.
  13. 제1항에서,
    상기 유지 전극은 상기 제1 부화소 전극의 상기 제1 세로 줄기부의 적어도 일부분과 중첩하는 제3 유지 전극을 더 포함하는 액정 표시 장치.
  14. 제13항에서,
    상기 제1 세로 줄기부는 상기 복수의 제2 가지 전극들 사이를 따라 뻗어 있는 액정 표시 장치.
  15. 제14항에서,
    상기 제1 부화소 전극의 전체적인 형태는 육각형 등의 다각형 형태이고, 상기 제2 부화소 전극의 전체적인 형태는 사다리꼴 형태의 네 개의 사각형이 모여 있는 형태인 액정 표시 장치.
  16. 제1항에서,
    상기 제1 부화소 전극의 전체적인 형태는 육각형 등의 다각형 형태이고, 상기 제2 부화소 전극의 전체적인 형태는 사다리꼴 형태의 네 개의 사각형이 모여 있는 형태인 액정 표시 장치.
KR1020140026723A 2014-03-06 2014-03-06 액정 표시 장치 KR102160112B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140026723A KR102160112B1 (ko) 2014-03-06 2014-03-06 액정 표시 장치
US14/638,977 US9927669B2 (en) 2014-03-06 2015-03-04 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140026723A KR102160112B1 (ko) 2014-03-06 2014-03-06 액정 표시 장치

Publications (2)

Publication Number Publication Date
KR20150105528A KR20150105528A (ko) 2015-09-17
KR102160112B1 true KR102160112B1 (ko) 2020-09-28

Family

ID=54017221

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140026723A KR102160112B1 (ko) 2014-03-06 2014-03-06 액정 표시 장치

Country Status (2)

Country Link
US (1) US9927669B2 (ko)
KR (1) KR102160112B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102342141B1 (ko) * 2015-09-11 2021-12-22 삼성디스플레이 주식회사 액정 표시 장치
KR102503719B1 (ko) 2016-05-03 2023-02-24 삼성디스플레이 주식회사 액정 표시 장치
KR102509111B1 (ko) 2018-05-17 2023-03-13 삼성디스플레이 주식회사 표시 장치
CN111338135B (zh) * 2020-04-10 2021-07-06 Tcl华星光电技术有限公司 显示面板及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070159585A1 (en) * 2001-10-12 2007-07-12 Hidefumi Yoshida Liquid crystal display device
US20090310076A1 (en) * 2008-06-11 2009-12-17 Chih-Yung Hsieh Thin Film Transistor Array For A Liquid Crystal Display Device And Related Manufacturing And Operation Methods
US20120140153A1 (en) * 2009-06-26 2012-06-07 Sharp Kabushiki Kaisha Liquid crystal display device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100312753B1 (ko) 1998-10-13 2002-04-06 윤종용 광시야각액정표시장치
JP4829501B2 (ja) 2005-01-06 2011-12-07 シャープ株式会社 液晶表示装置
JP4713946B2 (ja) 2005-05-30 2011-06-29 シャープ株式会社 液晶表示装置
KR101453955B1 (ko) 2007-08-08 2014-10-21 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이를 구비하는 액정 표시 장치
KR101377007B1 (ko) 2007-08-14 2014-03-26 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 액정 표시패널
US9341896B2 (en) * 2008-01-21 2016-05-17 Samsung Display Co., Ltd. Liquid crystal display
KR20090103461A (ko) 2008-03-28 2009-10-01 삼성전자주식회사 액정 표시 장치
KR101518329B1 (ko) * 2008-10-31 2015-05-07 삼성디스플레이 주식회사 액정 표시 장치
TWI427383B (zh) 2009-03-24 2014-02-21 Au Optronics Corp 主動陣列基板、液晶顯示面板及其驅動方法
KR101623160B1 (ko) * 2009-09-16 2016-05-23 삼성디스플레이 주식회사 액정 표시 장치
TWI397757B (zh) 2009-12-22 2013-06-01 Au Optronics Corp 聚合物穩定配向液晶顯示面板及液晶顯示面板
KR101820796B1 (ko) * 2011-03-14 2018-01-23 삼성디스플레이 주식회사 액정 표시 장치
TWI446079B (zh) * 2011-06-29 2014-07-21 Au Optronics Corp 畫素結構及其驅動方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070159585A1 (en) * 2001-10-12 2007-07-12 Hidefumi Yoshida Liquid crystal display device
US20090310076A1 (en) * 2008-06-11 2009-12-17 Chih-Yung Hsieh Thin Film Transistor Array For A Liquid Crystal Display Device And Related Manufacturing And Operation Methods
US20120140153A1 (en) * 2009-06-26 2012-06-07 Sharp Kabushiki Kaisha Liquid crystal display device

Also Published As

Publication number Publication date
US20150253638A1 (en) 2015-09-10
KR20150105528A (ko) 2015-09-17
US9927669B2 (en) 2018-03-27

Similar Documents

Publication Publication Date Title
US10877324B2 (en) Liquid crystal display
US9568785B2 (en) Liquid crystal display
US8804085B2 (en) Liquid crystal display
US8810761B2 (en) Liquid crystal display
US8610864B2 (en) Liquid crystal display
US8098358B2 (en) Liquid crystal display
KR20140045014A (ko) 액정 표시 장치
KR102268068B1 (ko) 액정 표시 장치
KR102226900B1 (ko) 액정 표시 장치
KR20130110922A (ko) 액정 표시 장치
US8436970B2 (en) Liquid crystal display and manufacturing method thereof
KR102160112B1 (ko) 액정 표시 장치
US9720291B2 (en) Liquid crystal display
KR102240418B1 (ko) 액정 표시 장치
US9298043B2 (en) Liquid crystal display
KR101635954B1 (ko) 액정 표시 장치
KR102141168B1 (ko) 액정 표시 장치 및 그 제조 방법
US20160154280A1 (en) Liquid crystal display
KR102104926B1 (ko) 액정 표시 장치
KR20160085389A (ko) 액정 표시 장치
KR102242508B1 (ko) 액정 표시 장치
KR102173134B1 (ko) 액정 표시 장치
KR20160086018A (ko) 액정 표시 장치
KR20150071772A (ko) 표시 장치
KR102231630B1 (ko) 액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant