CN116343599A - 显示面板、包括其的拼接显示装置和制造显示面板的方法 - Google Patents

显示面板、包括其的拼接显示装置和制造显示面板的方法 Download PDF

Info

Publication number
CN116343599A
CN116343599A CN202211295878.3A CN202211295878A CN116343599A CN 116343599 A CN116343599 A CN 116343599A CN 202211295878 A CN202211295878 A CN 202211295878A CN 116343599 A CN116343599 A CN 116343599A
Authority
CN
China
Prior art keywords
substrate
signal
photoresist
signal pad
display panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211295878.3A
Other languages
English (en)
Inventor
崔洛初
安相禹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN116343599A publication Critical patent/CN116343599A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/302—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/302—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements
    • G09F9/3026—Video wall, i.e. stackable semiconductor matrix display modules
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

公开了一种制造显示面板的方法、一种显示面板和一种拼接显示装置，所述方法包括以下步骤：在基底的第一面上设置第一信号垫；在基底的第二面上设置第二信号垫；设置导电构件，导电构件接触第一信号垫、第二信号垫和基底的第三面中的每个；设置光致抗蚀剂图案，光致抗蚀剂图案部分地覆盖导电构件，并且与第一信号垫、第二信号垫和基底的第三面中的每个叠置；预固化光致抗蚀剂构件；通过蚀刻导电构件来形成信号线；以及固化光致抗蚀剂构件以形成固化的光致抗蚀剂构件。固化的光致抗蚀剂构件覆盖信号线的边缘。

Description

显示面板、包括其的拼接显示装置和制造显示面板的方法
技术领域
技术领域涉及一种显示面板、包括该显示面板的拼接显示装置以及用于制造显示面板的方法。
背景技术
显示装置可以包括用于响应于输入信号来显示图像的显示面板。拼接显示装置可以包括彼此连接以联合地显示组合的大图像的单元显示装置。单元显示装置可以固定到安装框架。
发明内容
实施例可以涉及一种用于制造显示面板的方法。在该方法中，在基底的侧表面上形成导电层，将光致抗蚀剂图案从模具转印到导电层上以部分覆盖导电层，对部分覆盖的导电层进行蚀刻以形成信号线，并且使光致抗蚀剂图案固化以基本上/完全覆盖信号线。
实施例可以涉及一种显示面板，该显示面板包括覆盖设置在基底的侧面上的信号线的绝缘图案。信号线将设置在基底的相对的面上的信号垫电连接。
实施例可以涉及包括多个显示面板的拼接显示装置。
根据实施例，一种制造显示面板的方法可以包括以下步骤：在基底的正面边缘区域和背面边缘区域中形成信号垫；在基底的正面边缘区域、基底的背面边缘区域以及基底的将正面边缘区域和背面边缘区域彼此连接的侧面上沉积导电层；将以线图案的形式覆盖导电层的一部分的光致抗蚀剂图案转印到基底的正面边缘区域、背面边缘区域和侧面上；预固化光致抗蚀剂图案；通过蚀刻导电层来形成被光致抗蚀剂图案覆盖的信号线；以及通过在高温下使光致抗蚀剂图案固化来封盖信号线的端部。
导电层可以与正面边缘区域的第一信号垫的顶部和背面边缘区域的第二信号垫的底部接触。
光致抗蚀剂图案可以覆盖信号线、第一信号垫和第二信号垫中的全部。
光致抗蚀剂图案可以包括光致抗蚀剂和黑色颜料。
黑色颜料可以包括炭黑和钛黑中的至少一种。
在形成信号线的步骤中，导电层可以被湿法蚀刻以相对于光致抗蚀剂图案被底切。
导电层可以相对于基底的正面边缘区域、背面边缘区域和侧面通过溅射工艺一体地形成。
导电层可以包括铜和钛。
转印光致抗蚀剂图案的步骤可以包括：将光致抗蚀剂转印到硅模具上；以及使用硅模具通过印刷技术将光致抗蚀剂转印到基底的正面边缘区域、背面边缘区域和侧面上来形成光致抗蚀剂图案。
硅模具可以包括多个凹槽，光致抗蚀剂被转印到所述多个凹槽中。光致抗蚀剂图案可以与凹槽的位置对应。
光致抗蚀剂图案可以通过在高温下固化而被回流以与基底接触。
信号线的端部与光致抗蚀剂的覆盖信号线的端部的一个端部之间的距离可以为2μm或更大且10μm或更小。
根据实施例，显示面板可以包括以下元件：基底；像素，设置在基底的显示区域的正表面上；第一信号垫，设置在基底的正面边缘区域中，并且电连接到像素；第二信号垫，设置在基底的背面边缘区域中；信号线，通过基底的侧面将第一信号垫和第二信号垫彼此电连接；以及绝缘图案，覆盖信号线、第一信号垫和第二信号垫，其中，绝缘图案围绕信号线、第一信号垫和第二信号垫的端部。
绝缘图案可以包括光致抗蚀剂材料和黑色颜料，并且呈现黑色。
黑色颜料可以包括炭黑和钛黑中的至少一种。
绝缘图案可以设置在基底的侧面处以彼此间隔开。
绝缘图案可以与基底接触。
根据实施例，拼接显示装置可以包括以下元件：显示面板，布置为显示面板的侧面彼此接触，其中，显示面板中的每个包括：基底；像素，设置在基底的显示区域的正表面上；第一信号垫，设置在基底的正面边缘区域中，并且电连接到像素；第二信号垫，设置在基底的背面边缘区域中；信号线，通过基底的侧面将第一信号垫和第二信号垫彼此电连接；以及绝缘图案，覆盖信号线、第一信号垫和第二信号垫，并且其中，绝缘图案围绕信号线、第一信号垫和第二信号垫的端部。
绝缘图案可以包括光致抗蚀剂材料和黑色颜料，并且呈现黑色。
绝缘图案可以设置在基底的侧面处以彼此间隔开，并且与基底接触。
实施例可以涉及一种用于制造显示面板的方法。该方法可以包括以下步骤：在基底的第一面上设置第一信号垫；在基底的第二面上设置第二信号垫；设置导电构件，导电构件接触第一信号垫、第二信号垫和基底的第三面中的每个，其中，第一信号垫和第二信号垫可以通过导电构件彼此电连接；设置光致抗蚀剂构件，光致抗蚀剂构件部分地覆盖导电构件，并且与第一信号垫、第二信号垫和基底的第三面中的每个叠置；预固化光致抗蚀剂构件；通过蚀刻导电构件来形成信号线；以及固化光致抗蚀剂构件以形成固化的光致抗蚀剂构件。固化的光致抗蚀剂构件可以覆盖信号线的边缘。
第一信号垫和第二信号垫可以定位在导电构件的两个部分之间，并且可以分别直接接触导电构件的两个部分。
光致抗蚀剂构件可以完全覆盖信号线的面、第一信号垫的面和第二信号垫的面中的每个。信号线的面可以与基底的第三面叠置。
光致抗蚀剂构件可以包括光致抗蚀剂和黑色颜料。
黑色颜料可以包括炭黑和钛黑中的至少一种。
在形成信号线的步骤中，导电构件可以被湿法蚀刻以相对于光致抗蚀剂构件被底切。
导电构件可以通过溅射工艺一体地形成在基底的第一面、基底的第二面和基底的第三面上。
导电构件可以包括铜和钛中的至少一种。
设置光致抗蚀剂构件可以包括以下步骤：在硅模具中设置光致抗蚀剂；以及通过印刷工艺将光致抗蚀剂从硅模式转印到基底的第一面、基底的第二面和基底的第三面上。
硅模具可以包括凹槽。光致抗蚀剂可以在被转印到基底上之前设置在凹槽内部。在印刷工艺中，光致抗蚀剂构件的位置可以与凹槽的位置对应。
可以通过固化使光致抗蚀剂构件回流。固化的光致抗蚀剂构件可以直接接触基底。
信号线的边缘和固化的光致抗蚀剂构件的边缘两者直接接触基底。信号线的边缘与光致抗蚀剂构件的边缘之间的距离可以是2μm或更大且10μm或更小(即，在2μm至10μm的范围内)。
实施例可以涉及一种显示面板。显示面板可以包括以下元件：基底；像素，设置在基底的第一面上；第一信号垫，设置在基底的第一面上，设置在像素与基底的第一面的边缘之间，并且电连接到像素；第二信号垫，设置在基底的第二面上；信号线，至少部分地设置在基底的第三面上，并且将第一信号垫和第二信号垫彼此电连接；以及绝缘构件，(完全地)覆盖信号线的面、第一信号垫的面和第二信号垫的面中的每个。
绝缘构件可以包括光致抗蚀剂材料和黑色颜料。
黑色颜料可以包括炭黑和钛黑中的至少一种。
第一信号垫和第二信号垫可以设置在信号线的两个部分之间。信号线的两个部分可以设置在绝缘构件的两个部分之间。
绝缘构件可以直接接触信号线和基底中的每个。
实施例可以涉及拼接显示装置。拼接显示装置可以包括彼此邻近的第一显示面板和第二显示面板。第一显示面板可以包括以下元件：基底；像素，设置在基底的第一面上；第一信号垫，设置在基底的第一面上，设置在像素与基底的第一面的边缘之间，并且电连接到像素；第二信号垫，设置在基底的第二面上；信号线，至少部分地设置在基底的第三面上，至少部分地设置在基底的第三面与第二显示面板之间，并且将第一信号垫和第二信号垫彼此电连接；以及绝缘构件，至少部分地设置在信号线与第二显示面板之间，并且(基本上或完全地)覆盖信号线的面、第一信号垫的面和第二信号垫的面中的每个。
绝缘构件可以包括光致抗蚀剂材料和黑色颜料。
绝缘构件可以直接接触信号线和基底中的每个，并且可以直接接触第一信号垫和第二信号垫中的至少一个。
实施例可以避免单独执行用于防止污染物渗透、侧线处的光反射等的光致抗蚀剂工艺和外涂覆工艺。实施例可以不需要光致抗蚀剂剥离工艺。有利地，可以高效地并且有效地形成信号线，显示面板制造的工艺良率可以令人满意，并且可以使显示面板的制造成本最小化。
附图说明
图1是示出根据实施例的拼接显示装置的平面图。
图2是示出根据实施例的显示面板的剖视图。
图3是示出根据实施例的显示面板的剖视图。
图4A是示出根据实施例的包括在显示面板中的子像素的电路图。
图4B是示出根据实施例的包括在显示面板中的子像素的电路图。
图4C是示出根据实施例的包括在显示面板中的子像素的电路图。
图4D是示出根据实施例的包括在显示面板中的子像素的电路图。
图5A是示出根据实施例的显示面板的显示区域的剖视图。
图5B是示出根据实施例的显示面板的边缘区域的一部分的剖视图。
图6是示出根据实施例的制造显示面板的方法的流程图。
图7、图8、图9A、图9B、图9C、图10A、图10B和图11示出了在制造根据实施例的显示面板的方法中形成的结构。
具体实施方式
参照附图描述了实施例的示例。在附图中，相同的附图标记可以指示相同的元件或类似的元件。
所描述的实施例是说明性的并且可以被修改或改变。实际的实施例不限于所描述的实施例。
附图中所示的尺寸和/或形状可能被夸大以帮助理解。
尽管可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语可以用于将一个元件与另一元件区分开。在不脱离一个或更多个实施例的教导的情况下，第一元件可以被称为第二元件。将元件描述为“第一”元件可以不需要或暗示第二元件或其它元件的存在。术语“第一”、“第二”等可以用于区分不同类别或不同组的元件。为了简明起见，术语“第一”、“第二”等可以分别表示“第一类别(或第一组)”、“第二类别(或第二组)”等。
术语“连接”可以表示“直接连接”或“间接连接”。术语“连接”可以表示“机械连接”或“电连接”。术语“连接”可以表示“电连接”或“通过无中间晶体管电连接”。术语“绝缘”可以表示“电绝缘”或“电隔离”。术语“导电的”可以表示“电导电的”。术语“驱动”可以表示“操作”或“控制”。术语“包括”可以表示“由……制成”。术语“相邻的”可以表示“直接相邻的”。元件在特定方向上延伸的表述可以表示元件在特定方向上纵向延伸和/或表示元件的纵向方向在特定方向上。术语“图案”可以表示“构件”。术语“层”可以表示“构件”。术语“叠置”可以等同于“被……叠置”。当使用包括基底的显示面板时，基底的顶面可以是基底的正面；当使用显示面板时，基底的底面可以是基底的背面。正面可以在附图中被示出为顶面；背面可以在附图中被示出为底面。术语“端部”可以表示“边缘”。
图1是示出根据实施例的拼接显示装置10(或多面板显示装置10)的平面图。
参照图1，拼接显示装置10可以包括多个显示面板1000。
拼接显示装置10可以通过将两个或更多个的显示面板1000彼此连接而形成。拼接显示装置10可以包括2×3个显示面板1000或不同布置和/或数量的显示面板1000。
显示面板1000中的每个可以包括像素PX。显示面板1000可以连接到用于驱动像素PX的驱动电路。驱动电路可以用作扫描驱动器、数据驱动器和时序控制器中的至少一个。驱动电路可以位于显示面板1000的背面处。
像素PX可以设置在显示面板1000的正面处以形成发光表面。像素PX可以构成多个像素行和多个像素列。像素行中的每个可以包括连接到同一扫描线的像素，像素列中的每个可以包括连接到同一数据线的像素。
每个像素PX可以包括用于发射不同颜色的光的子像素。每个像素PX可以包括分别发射第一颜色的光、第二颜色的光和第三颜色的光的第一子像素、第二子像素和第三子像素。例如，第一颜色、第二颜色和第三颜色可以是红色、绿色和蓝色。
显示面板1000中的直接邻近的像素PX可以在第一方向DR1上以基本上均匀的第一距离(例如，间距)PT1设置。在第一方向DR1上相邻的显示面板1000的最近的像素PX之间的距离可以是均匀的第二距离PT2。第一方向DR1可以是横向方向/水平方向，第二方向DR2可以是纵向方向/竖直方向。
第一距离PT1和第二距离PT2可以基本上彼此相等。
显示面板1000中的在第二方向DR2上直接邻近的像素PX之间的距离可以是均匀的第三距离PT3，在第二方向DR2上相邻的显示面板1000的最近的像素PX之间的距离可以是均匀的第四距离PT4。
第三距离PT3和第四距离PT4可以基本上彼此相等。
第一距离PT1至第四距离PT4可以基本上彼此相等。包括在拼接显示装置10中的所有像素PX之间的竖直距离和水平距离可以是基本上均匀的，以便改善图像的可视性。相邻的显示面板1000的相邻的像素PX之间的水平距离和/或竖直距离可以基本上相等。
图2是示意性地示出根据实施例的包括在拼接显示装置10中的显示面板1000的剖视图。
参照图1和图2，显示面板1000可以包括基底SUB、像素电路层PCL和显示元件层DPL。基底SUB、像素电路层PCL和显示元件层DPL可以在第三方向DR3上顺序地堆叠。显示面板1000可以包括用于控制从显示元件层DPL发射的光的颜色的光控制层。
基底SUB可以由诸如玻璃或树脂的绝缘材料制成。基底SUB可以由具有可弯曲的或可折叠的柔性的材料制成，并且可以具有单层结构或多层结构。具有柔性的材料可以包括聚苯乙烯、聚乙烯醇、聚甲基丙烯酸甲酯、聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯、三乙酸纤维素和乙酸丙酸纤维素中的至少一种。
基底SUB可以是玻璃基底。基底SUB可以包括氧化硅或氧化铝作为主要组分。
基底SUB可以包括显示区域和非显示区域。显示区域可以包括像素PX以响应于输入信号而显示图像。非显示区域可以不包括像素PX，并且可以不响应于输入信号而显示图像。
像素电路层PCL可以设置在基底SUB上。像素电路层PCL可以包括被构造为驱动每个像素PX的发光元件的像素电路。像素电路层PCL可以包括晶体管以及连接到晶体管的信号线和/或电力线。像素电路层PCL可以具有用于形成晶体管的堆叠结构。
显示元件层DPL可以设置在像素电路层PCL上。显示元件层DPL可以包括发光元件。发光元件可以电连接到像素电路层PCL的像素电路。
发光元件中的每个可以是包括无机发光材料的无机发光元件。发光元件中的每个可以发射红光、绿光和蓝光中的一者。显示元件层DPL可以包括发射红光的无机发光元件、发射绿光的无机发光元件和发射蓝光的无机发光元件。
发光元件可以包括有机发光元件或通过改变发射的光的波长来发射光的发光元件(例如，量子点显示元件)。
显示元件层DPL可以包括发射仅一种颜色的光的无机发光元件。显示元件层DPL可以包括蓝色无机发光元件。光控制层可以设置在显示元件层DPL上。光控制层可以改变从显示元件层DPL提供的光的波长。光控制层可以包括用于改变光的波长的颜色转换层和/或用于透射具有特定波长的光的滤色器层。
可以在显示元件层DPL上另外设置接收用户的触摸输入的触摸传感器和用于保护显示面板1000的暴露表面的窗。触摸传感器和窗可以是可选的。
图3是示出根据实施例的显示面板1000的剖视图。
图3示出了显示面板1000的包括显示面板1000的一侧的一部分。
参照图1、图2和图3，显示面板1000可以包括基底SUB、像素电路层PCL和显示元件层DPL。
在图3中，与参照图2描述的组件相同或类似的组件由图2中提供的同样的附图标记来指定。
显示面板1000可以包括显示区域DA和边缘区域EA。由像素电路层PCL和显示元件层DPL形成的像素PX可以设置在显示区域DA中。
显示元件层DPL可以包括第一发光元件LD1、第二发光元件LD2和第三发光元件LD3。第一发光元件LD1和对应的连接的像素电路可以形成第一子像素。第二发光元件LD2和对应的连接的像素电路可以形成第二子像素。第三发光元件LD3和对应的连接的像素电路可以形成第三子像素。第一子像素可以包括多个第一发光元件LD1，第二子像素可以包括多个第二发光元件LD2，第三子像素可以包括多个第三发光元件LD3。第一发光元件LD1、第二发光元件LD2和第三发光元件LD3中的每个可以是具有微米尺寸或纳米尺寸的无机发光二极管。
第一子像素至第三子像素可以发射不同颜色的光。第一发光元件LD1、第二发光元件LD2和第三发光元件LD3可以分别发射第一颜色、第二颜色和第三颜色的光。第一颜色、第二颜色和第三颜色可以分别是红色、绿色和蓝色。因此，第一子像素至第三子像素可以分别发射红色、绿色和蓝色的光。
第一发光元件LD1、第二发光元件LD2和第三发光元件LD3可以发射相同颜色的光。从第一发光元件LD1、第二发光元件LD2和第三发光元件LD3发射的光的波长可以由光控制层控制，并且第一子像素至第三子像素可以分别发射第一颜色、第二颜色和第三颜色(例如，红色、绿色和蓝色)的光。
边缘区域EA可以位于显示区域DA的外部。在图1中所示的拼接显示装置10中，边缘区域EA可以定位在两个直接相邻的显示面板1000的显示区域DA之间。边缘区域EA可以包括基底SUB的最外部分。边缘区域EA可以包括基底SUB的侧面。基底SUB的正面部分/上面部分(例如，正面边缘区域/上面边缘区域/非显示区域)和基底SUB的背面部分/下面部分(例如，背面边缘区域/下面边缘区域/非显示区域)通过基底SUB的侧面彼此连接。
在拼接显示装置10中，通过多个显示面板1000的布置来显示大的显示图像。在与边缘区域EA对应的边框上可以不显示图像。如果边框区域显著地宽，则边框可能不期望地明显。边框区域应当被最小化，以便改善图像质量。
参照图3，可以在基底SUB的边缘区域EA中形成侧导电线(例如，信号线SGL)。信号线SGL可以将基底SUB的正面/顶面处的第一信号垫(pad，也被称为“焊盘”)PD1和基底SUB的背面/底面处的第二信号垫PD2彼此电连接。驱动电路的结合区域位于基底SUB的背面处，并且驱动电路附着、形成和/或安装在基底SUB的背面处，使得边框区域可以最小化。
发光元件垫LPD和第一信号垫PD1可以设置在基底SUB的边缘区域EA的正面/顶面处，并且可以彼此间隔开。
发光元件垫LPD可以电连接到像素电路层PCL的一个或更多个像素电路。发光元件垫LPD可以电连接到显示元件层DPL的第二电极(例如，阴极)。
第一信号垫PD1可以通过连接线电连接到发光元件垫LPD。第一信号垫PD1可以将从驱动电路供应的信号(例如，电源电压、扫描信号或数据信号)传输到发光元件垫LPD。
发光元件垫LPD和第一信号垫PD1可以直接设置在基底SUB上。像素电路层PCL的至少一些组件可以延伸到基底SUB的边缘区域EA的正面/顶面，并且对应组件中的一些的导电构件可以形成发光元件垫LPD和第一信号垫PD1。
第二信号垫PD2可以设置在基底SUB的边缘区域EA的背面处。第二信号垫PD2可以通过导线电连接到位于基底SUB的背面处的驱动电路。驱动电路可以安装在印刷电路膜上，并且印刷电路膜可以电连接到第二信号垫PD2。
第一信号垫PD1和第二信号垫PD2中的每个可以具有铜(Cu)和钛(Ti)的双层结构。第一信号垫PD1和第二信号垫PD2可以包括以下材料中的至少一种：铜(Cu)、钼(Mo)、钨(W)、铝钕(AlNd)、钛(Ti)、铝(Al)、银(Ag)以及这些金属中的一些的合金或混合物。第一信号垫PD1和第二信号垫PD2可以包括透明导电材料。透明导电材料可以包括ITO、IZO、ZnO、IGZO和ITZO中的至少一种。第一信号垫PD1和第二信号垫PD2可以具有单层结构或多层结构。
信号线SGL可以将第一信号垫PD1和第二信号垫PD2彼此电连接，并且可以直接接触基底SUB的边缘区域EA的侧面。信号线SGL可以直接接触第一信号垫PD1的上暴露表面和第二信号垫PD2的下暴露表面。
信号线SGL可以具有铜(Cu)和钛(Ti)的双层结构。信号线SGL可以包括以下材料中的至少一种：铜(Cu)、钼(Mo)、钨(W)、铝钕(AlNd)、钛(Ti)、铝(Al)、银(Ag)以及这些金属中的一些的合金或混合物。信号线SGL可以具有单层结构或多层结构。
绝缘图案ISP可以设置在信号线SGL上，以保护信号线SGL免受湿气、氧、外部污染物、应力、冲击等的影响。绝缘图案ISP可以覆盖信号线SGL、第一信号垫PD1和第二信号垫PD2。绝缘图案ISP可以围绕和/或覆盖信号线SGL、第一信号垫PD1和第二信号垫PD2的所有暴露的端部和/或边缘。绝缘图案ISP可以保护并覆盖信号线SGL、第一信号垫PD1和第二信号垫PD2。
绝缘图案ISP可以是包括光致抗蚀剂材料和黑色颜料的光致抗蚀剂图案。可以通过穿过绝缘图案ISP的开口蚀刻导电层来形成信号线SGL。
绝缘图案ISP可以包括黑色颜料并且可以完全呈现黑色。因此，可以通过绝缘图案ISP防止由被信号线SGL反射的光潜在地引起的可视性或图像缺陷。
黑色颜料可以包括炭黑和钛黑中的至少一种。
绝缘图案ISP可以保护信号线SGL，可以将信号线SGL与其它线绝缘，并且可以阻挡不想要的光反射和/或透射。因此，用于侧线保护和光阻挡的另外的外涂覆工艺以及外涂覆层可以是不必要的。
包括黑色颜料的外涂覆层可以设置在绝缘图案ISP上。绝缘图案ISP可以单独地覆盖每条信号线SGL。外涂覆层可以覆盖基底SUB的整个侧面并且可以覆盖信号线SGL。外涂覆层还可以覆盖基底SUB的正面部分和背面部分。外涂覆层可以覆盖绝缘图案ISP和信号线SGL的所有端部和/或边缘。因此，信号线SGL的位于基底SUB的正面处的部分被隐藏。
然而，如果添加外涂覆层，则外涂覆层的厚度会不利地影响发光元件垫LPD。结果，会发生发光元件的电连接缺陷。
根据实施例，外涂覆工艺和外涂覆层是不必要的，从而可以防止电连接缺陷，可以改善显示面板的工艺良率。
图4A是示出根据实施例的包括在显示面板中的子像素的电路图。
参照图3和图4A，子像素SPXa可以包括发光元件LD和像素电路PXCa。
发光元件LD可以电连接在第一电力线PL1与第二电力线PL2之间。可以将第一电源VDD的电压提供给第一电力线PL1，并且可以将第二电源VSS的电压提供给第二电力线PL2。可以将第一电源VDD设定为具有比第二电源VSS的电位高的电位。
发光元件LD的第一端部可以经由像素电路PXCa电连接到第一电力线PL1，并且发光元件LD的第二端部可以电连接到第二电力线PL2。
发光元件LD可以发射具有与像素电路PXCa中产生的驱动电流对应的亮度的光。
在图4A中示出了连接在像素电路PXCa与第二电力线PL2之间的一个发光元件LD。子像素SPXa可以包括多个发光元件LD。发光元件LD可以以并联、串联或串联/并联混合结构连接在像素电路PXCa与第二电力线PL2之间。
像素电路PXCa可以包括第一晶体管T1、第二晶体管T2、第三晶体管T3和存储电容器Cst。
第一晶体管T1(驱动晶体管)可以连接在第一电力线PL1与发光元件LD之间。第一晶体管T1的栅电极可以连接到第一节点N1。第一晶体管T1可以基于通过第一节点N1施加的电压来控制驱动电流。
第二晶体管T2可以连接在数据线DL与第一节点N1之间。第二晶体管T2的栅电极可以连接到扫描线SL。当扫描信号被供应到扫描线SL时，第二晶体管T2可以导通，以将数据信号(数据电压)传输到第一节点N1。
第三晶体管T3可以连接在感测线SENL与第二节点N2之间。当第三晶体管T3响应于提供给感测扫描线SEL的感测扫描信号而导通时，可以通过感测线SENL将参考电压提供给第二节点N2，或者从第一晶体管T1产生的电流(例如，感测电流)可以在感测线SENL中流动。参考电压可以被设置为等于或低于第二电源VSS的电压。
感测电流可以用于计算第一晶体管T1的迁移率和阈值电压的变化。
存储电容器Cst可以连接在第一节点N1与第二节点N2之间。存储电容器Cst可以存储关于第一节点N1的电压与第二节点N2的电压之间的差的信息。
第一晶体管T1至第三晶体管T3中的一个或更多个可以是N型晶体管。第一晶体管T1至第三晶体管T3中的至少一个可以是P型晶体管。
图4B和图4C中的每个是示出根据实施例的包括在显示面板中的子像素的电路图。
参照图4B和图4C，每个子像素SPXb或SPXc可以包括发光元件LD以及像素电路PXCb或PXCc。
如图4B中所示，子像素SPXb可以包括用于产生具有与数据信号对应的亮度的光的发光元件LD以及构成像素电路PXCb的第一晶体管T1、第二晶体管T2和存储电容器Cst。
如图4C中所示，子像素SPXc可以包括多个发光元件LD以及构成像素电路PXCc的第一晶体管T1、第二晶体管T2和存储电容器Cst。发光元件LD可以构成一个发光单元LSU。发光元件LD可以在同一方向(例如，正向方向)上并联连接在第一电源VDD与第二电源VSS之间，如图4C中所示。发光元件LD中的一些可以在正向方向上连接在第一电源VDD与第二电源VSS之间，并且发光元件LD中的另外一些可以在反向方向上连接。发光元件LD中的至少一些可以串联连接。
第一晶体管T1可以连接在第一电源VDD与发光元件LD的第一电极(或多个发光元件LD的第一电极)之间。第一晶体管T1的栅电极可以连接到第一节点N1。第一晶体管T1可以响应于第一节点N1的电压来控制供应到发光元件LD的驱动电流。
第二晶体管T2可以连接在数据线DL与第一节点N1之间。第二晶体管T2的栅电极可以连接到扫描线SL。
第二晶体管T2可以响应于扫描信号将数据线DL和第一节点N1彼此电连接。因此，与数据信号对应的电压充入存储电容器Cst中。
存储电容器Cst的一个电极可以连接到第一电力线PL1，并且存储电容器Cst的另一电极可以连接到第一节点N1。
第一晶体管T1和第二晶体管T2两者可以为P型晶体管。第一晶体管T1和第二晶体管T2中的至少一者可以为N型晶体管。
图4D是示出根据实施例的包括在显示面板中的子像素的电路图。
图4D中示出了位于第i像素行中并且连接到第j数据线D1j和D2j的子像素SPXd(i和j是正整数)。
参照图4D，子像素SPXd可以包括发光元件LD和像素电路PXCd。
发光元件LD可以是具有微米尺寸或纳米尺寸的无机发光二极管。
像素电路PXCd可以包括脉宽调制(PWM)电路PWMC和电流产生电路CGC。电流产生电路CGC可以产生具有恒定大小并且供应到发光元件LD的恒定电流(驱动电流)。PWM电路PWMC可以基于PWM数据电压V_PWM来控制驱动电流供应到发光元件LD的时间。
电流产生电路CGC可以包括第一晶体管T1至第十一晶体管T11和第一电容器C1。
第一晶体管T1是驱动晶体管，并且可以在发射时段期间产生供应到发光元件LD的驱动电流。
第二晶体管T2可以连接在第j第一数据线D1j(第一数据线)与第二节点N2之间。第二晶体管T2可以响应于供应到第i第一扫描线S1i(第一扫描线)的第一扫描信号而导通。
PAM数据电压V_PAM可以供应到第一数据线D1j。PAM数据电压V_PAM可以确定驱动电流的大小。与有机发光二极管不同，作为无机发光二极管的发光元件LD的发射亮度对驱动电流变化不敏感。因此，可以通过供应驱动电流的时间而不是驱动电流的大小来控制发光元件LD的发射亮度。
无论灰度等如何，都可以将相同大小的PAM数据电压V_PAM供应到发射相同颜色的光的相同种类的子像素。可以根据预定的参考来配置PAM数据电压V_PAM。
第三晶体管T3可以连接在第一晶体管T1的栅电极(例如，第一节点N1)与第一晶体管T1的漏电极(例如，第三节点N3)之间。第三晶体管T3的栅电极可以连接到第一扫描线S1i。第三晶体管T3可以与第二晶体管T2一起导通，以允许第一晶体管T1二极管式连接，从而补偿第一晶体管T1的阈值电压。第三晶体管T3可以包括串联连接并且具有共同连接到第一扫描线S1i的栅电极的晶体管。
第四晶体管T4可以连接在第一节点N1与通过其供应初始化电源Vint的电压的第三电力线PL3之间。第四晶体管T4可以响应于供应到第i第二扫描线S2i(第二扫描线)的第二扫描信号而导通。当第四晶体管T4导通时，初始化电源Vint的电压可以供应到第一节点N1。也就是说，第一晶体管T1的栅电极的电压可以被初始化。第四晶体管T4可以包括串联连接并且具有共同连接到第二扫描线S2i的栅电极的晶体管。初始化电源Vint的电压可以是将晶体管导通的足够低的电压。
第五晶体管T5可以连接在第三节点N3与发光元件LD的阳极电极(例如，第四节点N4)之间。第五晶体管T5的栅电极可以连接到第i第一发射控制线E1i(第一发射控制线)。第五晶体管T5可以响应于供应到第一发射控制线E1i的第一发射控制信号而导通。
第六晶体管T6可以连接在第二节点N2与通过其供应第一电源VDD1的电压的第一电力线PL1之间。第六晶体管T6可以响应于供应到第i第二发射控制线E2i(第二发射控制线)的第二发射控制信号而导通。可以在基本上相同的时序提供第一发射控制信号和第二发射控制信号。
第七晶体管T7可以连接在第一电力线PL1与第一电容器C1的第一端子之间。第七晶体管T7可以响应于第二发射控制信号而导通。因此，第一电容器C1的第一端子可以在发射时段中连接到第一电源VDD1。
第八晶体管T8可以连接在通过其供应第三电源VDD2的电压的第四电力线PL4与第一电容器C1的第一端子之间。第八晶体管T8可以响应于供应到第i第三扫描线S3i(第三扫描线)的第三扫描信号而导通。当第八晶体管T8导通时，第三电源VDD2的电压可以被供应到第一电容器C1的第一端子。
第三电源VDD2的电压和第一电源VDD1的电压可以相同或彼此不同。
可以在非发射时段中供应第一扫描信号至第三扫描信号。可以比第一扫描信号早地供应第二扫描信号。可以在与第二扫描信号相同的时序供应第三扫描信号。然而，公开不限于此，可以在供应第一扫描信号之后供应第三扫描信号。
第一电容器C1的第二端子可以连接到第一节点N1。第一电容器C1可以用作存储PAM数据电压V_PAM的存储电容器。
第九晶体管T9可以连接在第四节点N4与第三电力线PL3之间。第九晶体管T9可以响应于第三扫描信号将初始化电源Vint的电压供应到第四节点N4。
第十晶体管T10可以连接在第四节点N4与通过其供应第二电源VSS的电压的第二电力线PL2之间。第十晶体管T10可以响应于供应到测试线TEST的测试电压而导通。
在制造工艺期间，可以在发光元件LD与像素电路PXCd之间的连接之前根据测试电压使第十晶体管T10导通，以用于识别像素电路PXCd是否异常。
第十一晶体管T11可以连接在第三节点N3与第五晶体管T5之间。第十一晶体管T11可以基于第九节点N9的电压导通。第十一晶体管T11的导通时间可以与发光元件LD的发射时段(发射频率)对应。
PWM电路PWMC可以基于PWM数据电压V_PWM来控制第十一晶体管T11的导通时间。PWM电路PWMC可以包括第十二晶体管T12至第十九晶体管T19、第二电容器C2和第三电容器C3。
第十二晶体管T12可以基于PWM数据电压V_PWM和供应到第i扫频信号线SWi(扫频信号线)的扫频电压而在发射时段期间导通。第十二晶体管T12可以连接在第六节点N6与第七节点N7之间。第十二晶体管T12的栅电极可以与第五节点N5对应。
第十三晶体管T13可以连接在第j第二数据线D2j与第六节点N6之间。第十三晶体管T13可以响应于第一扫描信号将PWM数据电压V_PWM提供给第六节点N6。
第十四晶体管T14可以连接在第五节点N5与第七节点N7之间。第十四晶体管T14可以通过响应于第一扫描信号而允许第十二晶体管T12二极管式连接来补偿第十二晶体管T12的阈值电压。第十四晶体管T14可以包括串联连接并且具有共同连接到第一扫描线S1i的栅电极的晶体管。
第十五晶体管T15可以连接在第五节点N5与第三电力线PL3之间。第十五晶体管T15可以响应于第二扫描信号将初始化电源Vint的电压供应到第五节点N5。第十五晶体管T15可以包括串联连接并且具有共同连接到第二扫描线S2i的栅电极的晶体管。
第十六晶体管T16可以连接在第四电力线PL4与第六节点N6之间。第十七晶体管T17可以连接在第七节点N7与第九节点N9之间。第十六晶体管T16和第十七晶体管T17可以响应于第二发射控制信号而导通。也就是说，第十六晶体管T16和第十七晶体管T17可以在第四电力线PL4与第九节点N9之间提供导电路径。
第十八晶体管T18可以连接在第二电容器C2的第一端子连接到其的第八节点N8与通过其供应高电位电源VGH的电压的第五电力线PL5之间。第十八晶体管T18可以响应于第三扫描信号将高电位电源VGH的电压供应到第八节点N8。
第二电容器C2可以连接在第五节点N5与第八节点N8之间。因此，当第十五晶体管T15和第十八晶体管T18同时导通时，高电位电源VGH的电压与初始化电源Vint的电压之间的差可以存储在第二电容器C2中。
第十九晶体管T19可以连接在第九节点N9与第三电力线PL3之间。第十九晶体管T19可以响应于第三扫描信号将初始化电源Vint的电压供应到第九节点N9。第三电容器C3可以连接在第九节点N9与第三电力线PL3之间。因此，初始化电源Vint的电压充入第三电容器C3中，并且第九节点N9维持初始化电源Vint的电压。
第十九晶体管T19可以包括串联连接并且具有共同连接到第三扫描线S3i的栅电极的晶体管。
随后，当第五晶体管T5和第六晶体管T6导通时，在第一电力线PL1与第二电力线PL2之间形成电流路径。因此，第十一晶体管T11可以导通，并且发光元件LD可以发光。可以在其中第十二晶体管T12截止的状态下开始发光元件LD的光发射。
PWM电路PWMC可以基于设置在第五节点N5处的电压来控制发光元件LD的光发射时间。PWM电路PWMC可以基于在第五节点N5处设置的电压来控制第十一晶体管T11的操作，使得可以控制驱动电流的供应。
PWM数据电压V_PWM可以具有其中使第十二晶体管T12截止的电压范围。PWM数据电压V_PWM可以被确定为在10V至15V的电压范围内。第三电源VDD2的电压可以为约10V。因此，当随着第十六晶体管T16和第十七晶体管T17导通而将第三电源VDD2的电压供应到第六节点N6时，第十二晶体管T12的栅极-源极电压是阈值电压或更高，因此第十二晶体管T12可以被截止。当第十二晶体管T12截止时，可以通过存储在第三电容器C3中的初始化电源Vint的电压来维持第十一晶体管T11的导通状态，并且可以维持发光元件LD的光发射时间。
当第十二晶体管T12的栅极-源极电压随着第五节点N5的电压改变而降低到阈值电压或更低时，第十二晶体管T12导通，并且第三电源VDD2的电压被供应到第九节点N9。因此，第十一晶体管T11可以导通。因此，可以中止发光元件LD的光发射。
提供给扫频信号线SWi的扫频电压可以与第一发射控制信号和第二发射控制信号的供应同步地改变。扫频电压可以具有在其中供应有第一发射控制信号和第二发射控制信号的时段期间扫频电压降低的三角波形状。扫频电压可以是从15V线性降低到10V的电压。
由于扫频电压的变化通过第二电容器C2结合到第五节点N5，因此第五节点N5的电压可以根据扫频电压的变化而变化。因此，可以通过PWM数据电压V_PWM的写入根据在第五节点N5处设定的电压的大小来确定第十二晶体管T12导通的时间，并且可以控制发光元件LD的光发射时间。
可以通过发光元件LD的光发射时间的控制来调节发射亮度。
图5A是示出根据实施例的显示面板的显示区域的剖视图。图5B是示出根据实施例的显示面板的边缘区域/非显示区域的一部分的剖视图。
参照图2、图3、图5A和图5B，显示面板1000可以包括基底SUB、像素电路层PCL和显示元件层DPL。显示面板1000还可以包括封装层。
可以在基底SUB的正面A(或正面部分/顶面部分/上面部分A)和背面B(或背面部分/底面部分/下面部分B)中的每个处形成预定的堆叠结构。
像素电路层PCL可以设置在基底SUB的正面A处，并且可以包括多个绝缘层和多个导电层。绝缘层可以包括顺序地设置在基底SUB上的缓冲层BFL、第一栅极绝缘层GI1、第二栅极绝缘层GI2、层间绝缘层ILD、第一过孔层VIA1、第一保护层PSV1、第二过孔层VIA2、第二保护层PSV2、第三过孔层VIA3、第三保护层PSV3、第四过孔层VIA4和第四保护层PSV4。
导电层可以包括设置在基底SUB上的底部金属层BML、设置在第一栅极绝缘层GI1上的第一导电层、设置在第二栅极绝缘层GI2上的第二导电层、设置在层间绝缘层ILD上的第三导电层、设置在第一保护层PSV1上的第四导电层、设置在第二保护层PSV2上的第五导电层和设置在第三保护层PSV3上的第六导电层。还可以在基底SUB上设置除了上面描述的绝缘层和导电层之外的绝缘层和/或导电层。绝缘层中的一些和/或导电层中的一些可以是可选的。
可以在基底SUB的背面B处设置包括绝缘层和导电层的电路层。绝缘层可以包括在第三方向DR3的相反方向上顺序堆叠的第五保护层PSV5、第五过孔层VIA5和第六保护层PSV6。导电层可以接触第五保护层PSV5。
图5A中所示的底部金属层BML可以由以下材料中的至少一种制成：金(Au)、银(Ag)、铝(Al)、钼(Mo)、铬(Cr)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)和这些金属中的一些的合金。底部金属层BML可以形成为单层或其中堆叠有金属和合金中的两种或更多种的多层。
底部金属层BML可以连接到第一晶体管T1的一个电极(例如，源电极)。尽管图中未示出，但是底部金属层BML可以与第一晶体管T1的半导体图案SCL叠置，并且可以阻挡朝向半导体图案SCL入射的光，从而使第一晶体管T1的操作特性稳定。
缓冲层BFL可以设置在基底SUB上。缓冲层BFL可以防止杂质扩散到像素电路中。缓冲层BFL可以是包括无机材料的无机绝缘层。缓冲层BFL可以包括以下材料中的至少一种：氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和诸如氧化铝(AlOx)的金属氧化物。
缓冲层BFL可以是单层，或者可以具有包括至少两层的多层结构。当缓冲层BFL具有多层结构时，缓冲层BFL可以包括由相同的材料或不同的材料形成的层。缓冲层BFL可以包括设置在氮化硅(SiNx)层上的氧化硅(SiOx)层。根据基底SUB的材料和工艺条件，缓冲层BFL可以是可选的。
第一晶体管T1可以包括半导体图案SCL、栅电极GE、第一晶体管电极ET1和第二晶体管电极ET2。第一晶体管电极ET1可以是源电极和漏电极中的一个，第二晶体管电极ET2可以是源电极和漏电极中的另一个。当第一晶体管电极ET1是漏电极时，第二晶体管电极ET2可以是源电极。
其它晶体管可以形成为与第一晶体管T1基本上相同的堆叠结构。
半导体图案SCL可以设置和/或形成在缓冲层BFL上。半导体图案SCL可以包括与第一晶体管电极ET1接触的第一接触区域，并且可以包括与第二晶体管电极ET2接触的第二接触区域。第一接触区域与第二接触区域之间的区域可以是沟道区。沟道区可以与栅电极GE叠置。半导体图案SCL可以由多晶硅、非晶硅、氧化物半导体等制成。沟道区可以未掺杂有杂质和/或可以是本征半导体。第一接触区域和第二接触区域中的每个可以掺杂有杂质。
栅电极GE可以设置在半导体图案SCL的第一栅极绝缘层GI1上。栅电极GE可以与半导体图案SCL的沟道区叠置。栅电极GE可以包括在第一导电层中。
栅电极GE可以包括以下材料中的一种：铜(Cu)、钼(Mo)、钨(W)、铝钕(AlNd)、钛(Ti)、铝(Al)、银(Ag)和这些金属中的一些的合金或混合物。栅电极GE可以具有单层结构或多层结构。
构成存储电容器的一个电极的下电极LE可以设置在第一导电层中。
第一栅极绝缘层GI1可以是包括无机材料的无机绝缘层。第一栅极绝缘层GI1可以包括以下材料中的至少一种：氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和诸如氧化铝(AlOx)的金属氧化物。第一栅极绝缘层GI1可以是包括有机材料的有机绝缘层。第一栅极绝缘层GI1可以是单层结构或多层结构。
第一晶体管电极ET1和第二晶体管电极ET2中的每个可以设置在层间绝缘层ILD上。第一晶体管电极ET1和第二晶体管电极ET2可以通过穿过第一栅极绝缘层GI1和第二栅极绝缘层GI2以及层间绝缘层ILD的接触孔分别与半导体图案SCL的第一接触区域和第二接触区域接触。第一晶体管电极ET1可以与半导体图案SCL的第一接触区域接触，第二晶体管电极ET2可以与半导体图案SCL的第二接触区域接触。
第一晶体管电极ET1和第二晶体管电极ET2可以包括在第三导电层中。第一晶体管电极ET1和第二晶体管电极ET2中的每个可以包括与栅电极GE相同的材料，或者可以包括与构成栅电极GE的材料中的一种或更多种相同的一种或更多种材料。第三导电层可以是其中顺序地堆叠有钛、铝和钛的多层结构。
层间绝缘层ILD可以包括与第一栅极绝缘层GI1相同的材料，或者可以包括与构成第一栅极绝缘层GI1的材料中的一种或更多种相同的一种或更多种材料。层间绝缘层ILD可以包括设置在氮化硅(SiNx)层上的氧化硅(SiOx)层。
第一晶体管T1可以是低温多晶硅(LTPS)薄膜晶体管。包括第一晶体管T1的晶体管中的至少一个可以是氧化物半导体薄膜晶体管。第一晶体管T1可以具有顶栅结构。
第二导电层可以设置在第二栅极绝缘层GI2上。第二导电层可以包括作为存储电容器的一个电极的上电极UE。第二导电层还可以包括电力线、信号线、第一晶体管T1的附加栅电极等。
第二栅极绝缘层GI2可以包括与第一栅极绝缘层GI1相同的材料，或者可以包括与构成第一栅极绝缘层GI1的材料中的一种或更多种相同的一种或更多种材料。第二栅极绝缘层GI2可以包括氮化硅(SiNx)。
第一过孔层VIA1可以设置在其上设置有第一晶体管电极ET1和第二晶体管电极ET2的层间绝缘层ILD上。第一过孔层VIA1可以是有机绝缘层。第一过孔层VIA1可以包括丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和苯并环丁烯树脂中的至少一种。第一过孔层VIA1可以减小由设置在下面的层中的一个或更多个上的组件引起的台阶差。
第一保护层PSV1可以设置在第一过孔层VIA1上。第一保护层PSV1可以是无机绝缘层。无机绝缘层可以包括以下材料中的至少一种：氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和诸如氧化铝(AlOx)的金属氧化物。
包括第一连接图案CNP1的第四导电图案可以设置在第一保护层PSV1上。第一连接图案CNP1可以通过接触孔连接到第一晶体管电极ET1。第四导电层可以包括电力线、数据线、扫描线等。
第四导电层可以包括与构成栅电极GE的材料中的一种或更多种相同的一种或更多种材料。第四导电层可以具有其中顺序地堆叠有钛、铝和钛的多层结构。
第二过孔层VIA2可以设置在第一保护层PSV1上。第二过孔层VIA2可以是有机绝缘层。第二过孔层VIA2可以包括与第一过孔层VIA1相同的材料。
第二保护层PSV2可以设置在第二过孔层VIA2上。第二保护层PSV2可以是类似于第一保护层PSV1的无机绝缘层。
包括第二连接图案CNP2的第五导电层可以设置在第二保护层PSV2上。第二连接图案CNP2可以通过接触孔连接到第一连接图案CNP1。第五导电层可以包括电力线、数据线、扫描线等。
第五导电层可以包括与构成栅电极GE的材料中的一种或更多种相同的一种或更多种材料。第五导电层可以具有其中顺序地堆叠有钛、铝和钛的多层结构。
第三过孔层VIA3可以设置在第二保护层PSV2上。第三过孔层VIA3可以是有机绝缘层。第三过孔层VIA3可以包括与第二过孔层VIA2相同的材料。第三过孔层VIA3可以用作平坦化层。
第三保护层PSV3可以设置在第三过孔层VIA3上。第三保护层PSV3可以是类似于第一保护层PSV1的无机绝缘层。
显示元件层DPL可以设置在第三保护层PSV3上。显示元件层DPL可以包括第一电极ELT1、第二电极ELT2和发光元件LD。
第一电极ELT1和第二电极ELT2可以设置在第三保护层PSV3上。第一电极ELT1可以连接到发光元件LD的第一端部。
第一电极ELT1可以通过接触孔电连接和/或物理连接到第一晶体管T1的第一晶体管电极ET1。第一电极ELT1可以是阳极。
第二电极ELT2可以与第一电极ELT1设置在同一层。第二电极ELT2可以连接到发光元件LD的第二端部。第二电极ELT2可以是阴极。
第一电极ELT1和第二电极ELT2可以由具有预定反射率的材料形成，以允许从发光元件LD发射的光在显示装置的图像显示方向(例如，正方向)上行进。第一电极ELT1可以包括不透明金属。不透明金属可以包括以下材料中的至少一种：银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)和这些金属中的一些的合金。
分别覆盖第一电极ELT1和第二电极ELT2的透明电极TE1和TE2可以设置在第一电极ELT1和第二电极ELT2上。透明电极TE1和TE2可以基本上覆盖第一电极ELT1和第二电极ELT2，从而防止第一电极ELT1和第二电极ELT2的损坏。
透明电极TE1和TE2可以包括透明导电材料(或物质)。透明导电材料(或物质)可以包括以下材料中的至少一种：诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟镓锌(IGZO)或氧化铟锡锌(ITZO)的导电氧化物、诸如聚(3,4-亚乙基二氧噻吩)(PEDOT)的导电聚合物等。
第一电极ELT1和第二电极ELT2中的每个可以是单层。第一电极ELT1和第二电极ELT2中的至少一者可以具有其中堆叠有金属、合金、导电氧化物和/或导电聚合物的至少两个材料层的多层结构。第一电极ELT1可以具有其中顺序地堆叠有钛、铝和钛的多层结构。
发光元件LD可以设置在第一电极ELT1和第二电极ELT2上。发光元件LD可以结合到第一电极ELT1和第二电极ELT2。
第四过孔层VIA4可以设置在第三保护层PSV3上。第四过孔层VIA4可以是有机绝缘层。第四过孔层VIA4可以包括与第一过孔层VIA1相同的材料。第四过孔层VIA4可以与第一电极ELT1和第二电极ELT2隔开，并且可以用作像素限定层。第四过孔层VIA4的高度可以高于发光元件LD的高度。
第四保护层PSV4可以设置在透明电极TE1和TE2以及第四过孔层VIA4上，并且可以暴露透明电极TE1和TE2中的每个的一部分。第四保护层PSV4可以是类似于第一保护层PSV1的无机绝缘层。
封装层可以设置在显示元件层DPL上。封装层可以防止发光元件LD由于来自外部的诸如湿气或空气的杂质的渗透而被损坏或污染。
第五保护层PSV5可以设置在基底SUB的背面B处。第五保护层PSV5可以是类似于第一保护层PSV1的无机绝缘层。
可以在第五保护层PSV5的背面处设置包括第二连接线CL2的第七导电层。第二连接线CL2可以从显示区域DA延伸到边缘区域EA。第二连接线CL2可以电连接到外部驱动电路。第七导电层可以具有其中顺序地堆叠有钛、铝和钛的多层结构。
透明电极TE3可以围绕第二连接线CL2的至少一部分。透明电极TE3可以覆盖从第五过孔层VIA5暴露的第二连接线CL2的背面，从而防止第二连接线CL2的损坏。透明电极TE3和第二连接线CL2的与透明电极TE3接触的部分可以是第二信号垫PD2(的部分)。
因此，第二信号垫PD2可以与其中设置有发光元件LD的显示区域DA叠置。第二信号垫PD2可以在基底SUB的背面处与边缘区域EA和/或显示区域DA叠置。
第五过孔层VIA5和第六保护层PSV6可以暴露第七导电层的一部分，并且可以顺序地设置在第五保护层PSV5的背面处。第五过孔层VIA5可以是包括与第一过孔层VIA1相同的材料的有机绝缘层。第六保护层PSV6可以是类似于第一保护层PSV1的无机绝缘层。
如图5B中所示，可以在边缘区域EA中设置通过接触孔连接到第一连接线CL1的第三电极ELT3。第三电极ELT3可以通过与第一电极ELT1和第二电极ELT2相同的工艺形成。
透明电极TE4可以围绕第三电极ELT3的至少一部分。透明电极TE4可以覆盖第一连接线CL1，从而防止第一连接线CL1的损坏。透明电极TE4和第一连接线CL1的与透明电极TE4接触的部分可以是第一信号垫PD1(的部分)。
第一信号垫PD1和第二信号垫PD2(包括彼此接触的第二连接线CL2的一部分和透明电极TE3的一部分)可以设置在边缘区域EA中。
作为有机层的过孔层VIA1至VIA5可以基本上不覆盖边缘区域EA，并且一些无机层可以在边缘区域EA中延伸超出有机层。
第一连接线CL1可以在第一栅极绝缘层GI1上延伸直至边缘区域EA。第一信号垫PD1可以形成在第三保护层PSV3上。
第二信号垫PD2(包括彼此接触的第二连接线CL2的一部分和透明电极TE3的一部分)和第一信号垫PD1(彼此接触的第一连接线CL1的一部分或第三电极ELT3的一部分以及透明电极TE4的一部分)可以通过形成在基底SUB的侧面处的信号线彼此连接。
图6是示出根据实施例的制造显示面板的方法的流程图。图7至图11示出了在根据实施例的方法中形成的结构。图11是示出根据实施例的通过在高温下使图10B中所示的光致抗蚀剂图案固化而获得的结构的剖视图。
在图6至图11中，与参照图3描述的组件相同或类似的组件由图3中提供的同样的附图标记来指定。
参照图3和图6至图11，制造显示面板1000的方法可以包括：在基底SUB的正面边缘区域/顶面边缘区域(或第一面)和背面边缘区域/底面边缘区域(或第二面)中形成/设置信号垫PD1和PD2(在步骤S100中)；在基底SUB的正面边缘区域、背面边缘区域和侧面(或第三面)上沉积/设置导电层(或称为导电构件)CDL(在步骤S200中)；将光致抗蚀剂图案PRP从模具转印到导电层CDL上(在步骤S300中)；预固化光致抗蚀剂图案PRP(在步骤S400中)；通过蚀刻导电层CDL(的暴露部分)形成信号线SGL(在步骤S500中)；以及通过在高温下使光致抗蚀剂图案PRP固化来封盖/覆盖信号线SGL的端部(或边缘)(在步骤S600中)。
在制造显示面板1000的工艺中和/或当显示面板1000不用于显示图像时，正面边缘区域可以是基底SUB相对于第三方向DR3的上表面，背面边缘区域可以是基底SUB相对于第三方向DR3的下表面。基底SUB的侧面可以是第一倒角表面CPP1与第二倒角表面CPP2之间的表面。
第一倒角表面CPP1和第二倒角表面CPP2中的每个可以形成在基底SUB的边缘区域EA中。第一倒角表面CPP1可以通过对连接基底SUB的正面和侧面的拐角进行倒角而形成。第二倒角表面CPP2可以通过对连接基底SUB的背面和侧面的拐角进行倒角而形成。通过考虑到工艺效率，第一倒角表面CPP1和第二倒角表面CPP2可以以彼此对称形成的角度形成。第一倒角表面CPP1和第二倒角表面CPP2的角度可以根据其中安装基底SUB的条件或环境而形成为彼此不同。
倒角表面CPP1和CPP2可以有利于基底SUB的操作。
如果在基底SUB的边缘区域EA中没有设置倒角表面CPP1和CPP2，则当基底SUB的拐角与在基底SUB被对准或固定时用于基底固定的夹具(未示出)接触时，或者当基底SUB受到冲击或碰撞时，在基底SUB的直角拐角处会发生损坏(诸如碎裂)。倒角表面CPP1和CPP2可以显著减小损坏的可能性。
边缘区域EA中的倒角表面CPP1和CPP2可以将拐角处的应力进行分散。倒角表面CPP1和CPP2可以使侧导电线(通过对导电层CDL进行蚀刻来形成)能够牢固地粘附到基底SUB和/或可以使侧导电线中的裂纹最小化。
如图7中所示，可以在基底SUB的正面边缘区域和背面边缘区域中/上形成信号垫PD1和PD2。可以通过导电材料的图案化来形成第一信号垫PD1和第二信号垫PD2。第一信号垫PD1和第二信号垫PD2中的每个可以连接到导线CL。
第一信号垫PD1可以从基底SUB在第三方向DR3上突出。第二信号垫PD2可以从基底SUB在与第三方向DR3相反的方向上突出。
随后，如图8中所示，可以在基底SUB的正面边缘区域、背面边缘区域和侧面上沉积(或设置)导电层CDL。导电层CDL可以通过溅射工艺一体地形成。
导电层CDL可以包括铜和/或钛。导电层CDL可以具有铜和钛的双层结构。导电层CDL可以包括以下材料中的至少一种：铜(Cu)、钼(Mo)、钨(W)、铝钕(AlNd)、钛(Ti)、铝(Al)、银(Ag)和这些金属中的一种或更多种的合金或混合物。导电层CDL可以包括透明导电材料。透明导电材料可以包括ITO、IZO、ZnO、IGZO、ITZO等中的至少一种。导电层CDL可以具有单层结构或多层结构。
导电层CDL可以覆盖第一信号垫PD1和第二信号垫PD2中的全部。导电层CDL可以覆盖基底SUB的正面边缘区域的超出第一信号垫PD1的部分，并且可以覆盖基底SUB的背面边缘区域的超出第二信号垫PD2的部分。
随后，如图9A中所示，可以将光致抗蚀剂图案PRP转印/设置到基底SUB的正面边缘区域、背面边缘区域和侧面上，从而以条状图案的形式覆盖导电层CDL的部分区域。光致抗蚀剂图案PRP可以用于形成上述绝缘图案ISP。
光致抗蚀剂图案PRP可以与第一信号垫PD1的整个面叠置，并且可以与第二信号垫PD2的整个面叠置。光致抗蚀剂图案PRP可以包括在第二方向DR2上彼此隔开的光致抗蚀剂构件。光致抗蚀剂构件中的每个可以与对应的第一信号垫PD1、对应的第二信号垫PD2和基底SUB的侧面叠置；第一信号垫PD1和第二信号垫PD2可以定位在光致抗蚀剂构件的两个相对部分之间并被其覆盖。
参照图9B和图9C，可以使用硅模具SM通过印刷技术将光致抗蚀剂图案PRP转印到基底SUB上。
首先，可以将光致抗蚀剂PR转印到硅模具SM上/中。光致抗蚀剂PR不仅可以包括光致抗蚀剂(包括感光材料)，还可以包括黑色颜料。光致抗蚀剂PR可以包括包含光敏聚合物的粘合剂。光致抗蚀剂PR可以包括用于在光致抗蚀剂图案PRP的固化工艺中回流的单体(例如，基于环氧树脂的材料)、用于呈现黑色(和/或吸收光)的黑色颜料和用于将黑色颜料均匀分散在光致抗蚀剂中的分散剂。
黑色颜料可以包括炭黑、钛黑等中的至少一种。
硅模具SM可以是具有延展性和/或弹性的垫状物。硅模具SM可以由于力而变形，并且可以在力被移除时返回到原始形状。
硅模具SM可以包括与光致抗蚀剂图案PRP的单独的光致抗蚀剂构件的形状对应的凹槽GRV。硅模具SM可以包括其中转印有光致抗蚀剂PR的转印区域CA和转印区域CA之间的外围区域PA。光致抗蚀剂PR不转印到外围区域PA中。转印区域CA中的每个可以与容纳图9A中所示的光致抗蚀剂图案PRP的光致抗蚀剂构件的凹槽GRV对应。
可以通过考虑第一信号垫PD1和第二信号垫PD2的尺寸、第一信号垫PD1之间的距离和/或第二信号垫PD2之间的距离来设计转印区域CA之间的距离和转印区域CA的宽度。
当通过硅模具SM从预定垫图像板拾取光致抗蚀剂PR时，可以在硅模具SM的转印区域CA中转印(或涂覆)光致抗蚀剂PR。
转印区域CA可以相对于外围区域PA突出。
参照图9B，硅模具SM可以设置为面对基底SUB的侧面，可以执行移印工艺(padprinting process)以将硅模具SM压靠在基底SUB的边缘区域EA的顶面、侧面和底面。因此，如图9A中所示，可以将光致抗蚀剂图案PRP(包括光致抗蚀剂构件)附着到导电层CDL上。
在移印工艺中，光致抗蚀剂图案PRP可以印刷(或附着)在导电层CDL的范围内。因此，光致抗蚀剂图案PRP不会干扰发光元件垫LPD。
随后，可以对形成在基底SUB上的光致抗蚀剂图案PRP预固化。光致抗蚀剂图案PRP可以在约120℃的温度下固化约三分钟。因此，光致抗蚀剂图案PRP可以相对牢固地附着到导电层CDL，并且可以维持期望的形状。
随后，参照图9A、图10A和图10B，可以通过蚀刻导电层CDL的被光致抗蚀剂图案PRP暴露的部分来形成被光致抗蚀剂图案PRP覆盖的信号线SGL(在步骤S500中)。光致抗蚀剂图案PRP可以用作图案化掩模。图10B示出了图10A中指示的部分AA的剖视图。
可以通过对导电层CDL执行的湿法蚀刻工艺来形成信号线SGL。在湿法蚀刻工艺(利用化学反应)中，各向同性地执行蚀刻，因此，导电层CDL可以相对于光致抗蚀剂图案PRP而被底切。参照图10B，导电层CDL可以在光致抗蚀剂图案PRP下面被底切，并且信号线SGL的在第二方向DR2上的端部(或边缘)可以被定位为比光致抗蚀剂图案PRP的在第二方向DR2上的端部(或边缘)(其可以与基底SUB隔开)远离基底SUB的最近的边缘。因此，如图10A中所示，信号线SGL的长度和宽度可以小于光致抗蚀剂图案PRP的长度和宽度。
参照图10B，在对导电层CDL进行蚀刻之后，信号线SGL可以完全覆盖对应的第一信号垫PD1的边缘和一个或更多个面。信号线SGL和第一信号垫PD1中的每个可以朝向边缘具有锥形部分。
随后，可以通过在高温下使光致抗蚀剂图案PRP固化来封盖(或覆盖)信号线SGL、第一信号垫PD1和第二信号垫PD2的端部(或边缘)(在步骤S600中)。光致抗蚀剂图案PRP可以在约200℃的温度下固化约30分钟以形成固化光致抗蚀剂图案ISP(即，绝缘图案ISP，或称为固化的光致抗蚀剂构件)。
参照图10B和图11，在高温下使光致抗蚀剂图案PRP固化的工艺中，光致抗蚀剂图案PRP可以回流，以直接接触并覆盖信号线SGL的端部(和侧面/边缘)，其中，信号线SGL覆盖相应的第一信号垫PD1。回流的光致抗蚀剂图案PRP(和固化光致抗蚀剂图案ISP)可以直接接触基底SUB。有利地，固化光致抗蚀剂图案ISP可以牢固地覆盖信号线SGL。光致抗蚀剂图案PRP的单独剥离工艺可以是不必要的。
固化光致抗蚀剂图案ISP的一部分覆盖信号线SGL的边缘。信号线SGL的边缘与固化光致抗蚀剂图案ISP的边缘之间的距离D可以为2μm或更大且10μm或更小。也就是说，在光致抗蚀剂图案PRP的回流之后信号线SGL的侧面可以被充分覆盖。固化光致抗蚀剂图案ISP的黑色的光致抗蚀剂构件可以在第二方向DR2上彼此隔开，并且可以充分覆盖布置在基底SUB的侧面处的信号线SGL。
根据实施例，可以通过移印工艺转印黑色的光致抗蚀剂图案，对下面的导电层的被光致抗蚀剂图案暴露的部分进行蚀刻，然后使光致抗蚀剂图案回流来形成侧导电线和涂层绝缘结构。因此，可以简化包括在拼接显示装置中的显示面板的制造工艺，并且可以覆盖侧导电线。有利地，可以使显示面板的工艺良率最大化，并且可以节省显示装置的制造成本。
已经描述了示例实施例。除非另外明确指出，否则结合具体实施例描述的特征可以单独使用或与结合其它实施例描述的特征组合使用。可以在不脱离权利要求中阐述的范围的情况下对示例实施例进行形式和细节上的各种改变。

Claims (20)

1.一种制造显示面板的方法，所述方法包括：
在基底的第一面上设置第一信号垫；
在所述基底的第二面上设置第二信号垫；
设置导电构件，所述导电构件接触所述第一信号垫、所述第二信号垫和所述基底的第三面中的每个；
设置光致抗蚀剂构件，所述光致抗蚀剂构件部分地覆盖所述导电构件，并且与所述第一信号垫、所述第二信号垫和所述基底的所述第三面中的每个叠置；
预固化所述光致抗蚀剂构件；
通过蚀刻所述导电构件来形成信号线；以及
固化所述光致抗蚀剂构件以形成固化的光致抗蚀剂构件，其中，所述固化的光致抗蚀剂构件覆盖所述信号线的边缘。
2.根据权利要求1所述的方法，其中，所述第一信号垫和所述第二信号垫定位在所述导电构件的两个部分之间，并且分别直接接触所述导电构件的所述两个部分。
3.根据权利要求2所述的方法，其中，所述光致抗蚀剂构件完全覆盖所述信号线的面、所述第一信号垫的面和所述第二信号垫的面中的每个，并且其中，所述信号线的所述面与所述基底的所述第三面叠置。
4.根据权利要求3所述的方法，其中，所述光致抗蚀剂构件包括光致抗蚀剂和黑色颜料。
5.根据权利要求4所述的方法，其中，所述黑色颜料包括炭黑和钛黑中的至少一种。
6.根据权利要求1所述的方法，其中，在形成所述信号线的步骤中，所述导电构件被湿法蚀刻以相对于所述光致抗蚀剂构件被底切。
7.根据权利要求1所述的方法，其中，所述导电构件通过溅射工艺一体地形成在所述基底的所述第一面、所述基底的所述第二面和所述基底的所述第三面上。
8.根据权利要求7所述的方法，其中，所述导电构件包括铜和钛中的至少一种。
9.根据权利要求1所述的方法，其中，设置所述光致抗蚀剂构件的步骤包括：
在硅模具中设置光致抗蚀剂；以及
通过印刷工艺将所述光致抗蚀剂从所述硅模具转印到所述基底的所述第一面、所述基底的所述第二面和所述基底的所述第三面上。
10.根据权利要求9所述的方法，其中，所述硅模具包括凹槽，其中，所述光致抗蚀剂在被转印到所述基底上之前设置在所述凹槽内部，并且其中，在所述印刷工艺中所述光致抗蚀剂构件的位置与所述凹槽的位置对应。
11.根据权利要求1所述的方法，其中，通过所述固化使所述光致抗蚀剂构件回流，并且其中，所述固化的光致抗蚀剂构件直接接触所述基底。
12.根据权利要求1所述的方法，其中，所述信号线的所述边缘和所述固化的光致抗蚀剂构件的边缘两者直接接触所述基底，并且其中，所述信号线的所述边缘与所述光致抗蚀剂构件的所述边缘之间的距离为2μm或更大且10μm或更小。
13.一种显示面板，所述显示面板包括：
基底；
像素，设置在所述基底的第一面上；
第一信号垫，设置在所述基底的所述第一面上，设置在所述像素与所述基底的所述第一面的边缘之间，并且电连接到所述像素；
第二信号垫，设置在所述基底的第二面上；
信号线，至少部分地设置在所述基底的第三面上，并且将所述第一信号垫和所述第二信号垫彼此电连接；以及
绝缘构件，覆盖所述信号线的面、所述第一信号垫的面和所述第二信号垫的面中的每个。
14.根据权利要求13所述的显示面板，其中，所述绝缘构件包括光致抗蚀剂材料和黑色颜料。
15.根据权利要求14所述的显示面板，其中，所述黑色颜料包括炭黑和钛黑中的至少一种。
16.根据权利要求14所述的显示面板，其中，所述第一信号垫和所述第二信号垫设置在所述信号线的两个部分之间，并且其中，所述信号线的所述两个部分设置在所述绝缘构件的两个部分之间。
17.根据权利要求14所述的显示面板，其中，所述绝缘构件直接接触所述信号线和所述基底中的每个。
18.一种拼接显示装置，所述拼接显示装置包括：
彼此邻近的第一显示面板和第二显示面板，
其中，所述第一显示面板包括：
基底；
像素，设置在所述基底的第一面上；
第一信号垫，设置在所述基底的所述第一面上，设置在所述像素与所述基底的所述第一面的边缘之间，并且电连接到所述像素；
第二信号垫，设置在所述基底的第二面上；
信号线，至少部分地设置在所述基底的第三面上，至少部分地设置在所述基底的所述第三面与所述第二显示面板之间，并且将所述第一信号垫和所述第二信号垫彼此电连接；以及
绝缘构件，至少部分地设置在所述信号线与所述第二显示面板之间，并且覆盖所述信号线的面、所述第一信号垫的面和所述第二信号垫的面中的每个。
19.根据权利要求18所述的拼接显示装置，其中，所述绝缘构件包括光致抗蚀剂材料和黑色颜料。
20.根据权利要求19所述的拼接显示装置，其中，所述绝缘构件直接接触所述信号线和所述基底中的每个，并且直接接触所述第一信号垫和所述第二信号垫中的至少一个。
CN202211295878.3A 2021-12-23 2022-10-21 显示面板、包括其的拼接显示装置和制造显示面板的方法 Pending CN116343599A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0186368 2021-12-23
KR1020210186368A KR20230097279A (ko) 2021-12-23 2021-12-23 표시 패널, 이를 포함하는 타일드 표시 장치, 및 표시 패널의 제조 방법

Publications (1)

Publication Number Publication Date
CN116343599A true CN116343599A (zh) 2023-06-27

Family

ID=86877921

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211295878.3A Pending CN116343599A (zh) 2021-12-23 2022-10-21 显示面板、包括其的拼接显示装置和制造显示面板的方法

Country Status (4)

Country Link
US (1) US20230207318A1 (zh)
KR (1) KR20230097279A (zh)
CN (1) CN116343599A (zh)
TW (1) TW202327147A (zh)

Also Published As

Publication number Publication date
US20230207318A1 (en) 2023-06-29
KR20230097279A (ko) 2023-07-03
TW202327147A (zh) 2023-07-01

Similar Documents

Publication Publication Date Title
US10706753B2 (en) Display device
US11313891B2 (en) Display device
US11444066B2 (en) Display apparatus and manufacturing method thereof
KR20180048336A (ko) 디스플레이 디바이스용 픽셀 드라이버 회로
US11092863B2 (en) Storage capacitor, display device using the same and method for manufacturing the same
US11574985B2 (en) Organic light-emitting diode display device and method of manufacturing same
US20220208907A1 (en) Transparent display panel
US20200365077A1 (en) Display device
CN116322181A (zh) 电致发光显示器
CN116343599A (zh) 显示面板、包括其的拼接显示装置和制造显示面板的方法
KR102707629B1 (ko) 표시장치
CN113948558A (zh) 显示设备及制造显示设备的方法
US11839123B2 (en) Display substrate and display device
KR20200079735A (ko) 미러 겸용 표시장치
CN221827556U (zh) 显示装置
US20230206836A1 (en) Display device
US20230354658A1 (en) Light emitting display device
US20240324355A1 (en) Display device
US20240203315A1 (en) Display device
US20240260354A1 (en) Display panel and display device
EP4227997A1 (en) Display device and method of fabricating the same
US20240172493A1 (en) Thin film transistor substrate, display device including the same, and manufacturing methods thereof
US20240260357A1 (en) Display Panel and Display Device
US20240224596A1 (en) Display Device
US20240258491A1 (en) Display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication