KR20220096739A - 투명 표시 패널 - Google Patents

투명 표시 패널 Download PDF

Info

Publication number
KR20220096739A
KR20220096739A KR1020200189447A KR20200189447A KR20220096739A KR 20220096739 A KR20220096739 A KR 20220096739A KR 1020200189447 A KR1020200189447 A KR 1020200189447A KR 20200189447 A KR20200189447 A KR 20200189447A KR 20220096739 A KR20220096739 A KR 20220096739A
Authority
KR
South Korea
Prior art keywords
auxiliary
light emitting
electrode
disposed
regions
Prior art date
Application number
KR1020200189447A
Other languages
English (en)
Inventor
유호진
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020200189447A priority Critical patent/KR20220096739A/ko
Priority to US17/555,791 priority patent/US20220208907A1/en
Publication of KR20220096739A publication Critical patent/KR20220096739A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • H01L27/3246—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H01L27/3218—
    • H01L27/3262—
    • H01L27/3276—
    • H01L51/5212—
    • H01L51/5234—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/814—Anodes combined with auxiliary electrodes, e.g. ITO layer combined with metal lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80524—Transparent cathodes, e.g. comprising thin metal layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/861—Repairing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

실시 예들은, 발광 영역들, 보조 발광 영역들 및 투과 영역들이 정의되는 기판, 상기 기판 상에 배치되는 구동 트랜지스터, 상기 발광 영역들에 배치되는 애노드 전극들, 상기 보조 발광 영역들에 배치되는 보조 애노드 전극, 상기 투과 영역들에 배치되고 저전위 구동 전원에 연결되는 보조 전극 및 상기 애노드 전극들, 상기 보조 애노드 전극들 및 상기 보조 전극들의 중앙 영역을 노출하고 가장자리 영역을 커버하도록 배치되어, 상기 발광 영역들, 상기 보조 발광 영역들 및 상기 투과 영역들을 정의하는 뱅크를 포함하는 투명 표시 패널에 관한 것이다.

Description

투명 표시 패널{Transparent display panel}
본 발명은 투명 표시 패널에 관한 것이다.
유기 발광 표시 장치를 구성하는 유기 발광 소자(이하, 발광 소자)는 자체 발광형으로서, 별도의 광원을 필요로 하지 않으므로 표시 장치의 두께와 무게를 줄일 수 있다. 또한, 유기 발광 표시 장치는 낮은 소비 전력, 높은 휘도 및 높은 반응 속도 등의 고품위 특성을 나타낸다.
일반적으로 발광 소자는 애노드 전극, 애노드 전극의 가장자리 영역을 둘러싸는 뱅크, 뱅크 내에서 애노드 전극 상에 형성되는 발광층 및 발광층과 뱅크를 커버하는 캐소드 전극이 적층된 구조를 갖는다. 이러한 발광 소자는 구동 트랜지스터에 의해 발광 소자를 흐르는 전류량이 제어되어 요구되는 휘도로 발광한다.
한편, 유기 발광 표시 장치는 장치 내부의 트랜지스터나 발광 소자를 투명한 형태로 만들어 주거나, 회로 영역과 투과 영역을 분리시킴으로써 투명 표시 장치로 형성할 수 있다.
실시 예들은, 용액 공정을 통해 형성되는 발광층의 표면 평편도를 향상시키는 투명 표시 패널을 제공한다.
또한, 실시 예들은, 투명부의 일부를 보조 발광부로 구성하여 불량 화소를 리페어할 수 있는 투명 표시 패널을 제공한다.
일 실시 예에 따른 투명 표시 패널은, 발광 영역들, 보조 발광 영역들 및 투과 영역들이 정의되는 기판, 상기 기판 상에 배치되는 구동 트랜지스터, 상기 발광 영역들에 배치되는 애노드 전극들, 상기 보조 발광 영역들에 배치되는 보조 애노드 전극들, 상기 투과 영역들에 배치되고 저전위 구동 전원에 연결되는 보조 전극들 및 상기 애노드 전극들, 상기 보조 애노드 전극들 및 상기 보조 전극들의 중앙 영역을 노출하고 가장자리 영역을 커버하도록 배치되어, 상기 발광 영역들, 상기 보조 발광 영역들 및 상기 투과 영역들을 정의하는 뱅크를 포함할 수 있다.
상기 보조 애노드 전극 및 상기 보조 전극은, 투명한 도전 물질로 구성될 수 있다.
상기 투명 표시 패널에는, 행 방향으로 동일한 색상의 발광 영역들이 배치되고, 상기 행 방향에 수직인 열 방향으로 상이한 색상의 발광 영역들이 배치될 수 있다.
상기 보조 발광 영역들은, 상기 행 방향으로 인접한 상기 동일한 색상의 발광 영역들 사이에 배치되고, 상기 투과 영역들은, 상기 열 방향으로 인접한 상기 보조 발광 영역들 사이에 배치될 수 있다.
상기 뱅크는, 상기 발광 영역들, 상기 보조 발광 영역들 및 상기 투과 영역들을 둘러싸는 친수성 뱅크 및 상기 친수성 뱅크의 일 영역 상에 형성되되, 상기 행 방향으로 연장되어 화소 행들을 구획하고, 상기 투과 영역들을 둘러싸도록 배치되어 상기 투과 영역들을 인접한 발광 영역들 및 인접한 보조 발광 영역들과 구획하는 소수성 뱅크를 포함할 수 있다.
상기 투명 표시 패널은, 상기 애노드 전극들 및 상기 보조 애노드 전극들의 상기 노출된 중앙 영역 상에 형성되는 발광층을 더 포함하되, 상기 발광층은 상기 뱅크와 인접한 가장자리 영역에서 중앙 영역보다 표면의 높이가 높게 형성될 수 있다.
상기 기판 상에 넓게 형성되고, 투명한 도전 물질로 구성되는 캐소드 전극을 더 포함하되, 상기 캐소드 전극은, 상기 투과 영역에서 상기 보조 전극의 상기 노출된 중앙 영역과 직접 컨택될 수 있다.
상기 투명 표시 패널은, 상기 기판 상에서 상기 열 방향으로 연장되고, 상기 발광 영역들 및 상기 보조 발광 영역들 사이에 교번하여 배치되는 고전위 보조 배선들 및 저전위 보조 배선들을 더 포함할 수 있다.
상기 보조 전극은, 적어도 일 영역이 상기 저전위 보조 배선과 중첩하도록 배치되고, 비아홀을 통해 상기 저전위 보조 배선에 연결될 수 있다.
상기 비아홀은, 상기 투과 영역을 둘러싸는 상기 소수성 뱅크에 의해 커버될 수 있다.
상기 기판 상에 형성되고 상기 애노드 전극들 또는 상기 보조 애노드 전극들로 구동 전류를 인가하는 구동 트랜지스터들을 더 포함할 수 있다.
상기 구동 트랜지스터들 각각은, 대응되는 애노드 전극 또는 대응되는 보조 애노드 전극에 연결된 소스 전극, 고전위 보조 배선에 연결된 드레인 전극 및 데이터 신호를 인가받는 게이트 전극을 포함할 수 있다.
상기 구동 트랜지스터들 중 적어도 일부에 대하여, 상기 소스 전극과 상기 애노드 전극 사이가 레이저 컷팅되고, 상기 소스 전극과 상기 보조 애노드 전극 사이가 레이저 웰딩될 수 있다.
실시 예들에 따른 투명 표시 패널은, 용액 공정으로 발광 소자를 형성할 때, 발광층의 표면 평편도를 향상시켜 얼룩을 개선하고, 발광 소자의 캐소드 전극과 보조 전극의 직접 컨택을 가능하게 한다.
실시 예들에 따른 투명 표시 패널은, 투명부로 구성된 보조 발광부를 이용하여 표시 패널의 투명도를 향상시키면서 불량 화소의 리페어를 가능하게 한다.
도 1은 일 실시 예에 따른 표시 장치의 구성을 나타낸 블록도이다.
도 2는 도 1에 도시된 화소의 일 실시 예를 나타낸 회로도이다.
도 3 및 도 4는 일 실시 예에 따른 표시 패널의 평면도들이다.
도 5는 도 3 및 도 4의 I'I' 선에 따른 단면도이다.
도 6 내지 도 9는 일 실시 예에 따른 화소의 리페어 방법을 설명하기 위한 도면들이다.
도 10은 일 실시 예에 따라 리페어된 화소의 일 실시 예를 나타낸 평면도이다.
이하, 도면을 참조하여 실시 예들을 설명한다. 본 명세서에서, 어떤 구성 요소(또는 영역, 층, 부분 등)가 다른 구성 요소 "상에 있다.", "연결된다.", 또는 "결합된다."고 언급되는 경우에 그것은 다른 구성 요소 상에 직접 연결/결합될 수 있거나 또는 그들 사이에 제3의 구성 요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면 부호는 동일한 구성 요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. "및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되지 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 실시 예들의 권리 범위를 벗어나지 않으면서 제1 구성 요소는 제2 구성 요소로 명명될 수 있고, 유사하게 제2 구성 요소도 제1 구성 요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
"아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다." 또는 "가지다." 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
도 1은 일 실시 예에 따른 표시 장치의 구성을 나타낸 블록도이다.
도 1을 참조하면, 표시 장치(1)는 타이밍 제어부(10), 게이트 구동부(20), 데이터 구동부(30), 전원 공급부(40) 및 표시 패널(50)을 포함한다.
타이밍 제어부(10)는 외부로부터 영상 신호(RGB) 및 제어 신호(CS)를 수신할 수 있다. 영상 신호(RGB)는 복수의 계조 데이터를 포함할 수 있다. 제어 신호(CS)는 예를 들어, 수평 동기 신호, 수직 동기 신호 및 메인 클럭 신호를 포함할 수 있다.
타이밍 제어부(10)는 영상 신호(RGB) 및 제어 신호(CS)를 표시 패널(50)의 동작 조건에 적합하도록 처리하여, 영상 데이터(DATA), 게이트 구동 제어 신호(CONT1), 데이터 구동 제어 신호(CONT2) 및 전원 공급 제어 신호(CONT3)를 생성 및 출력할 수 있다.
게이트 구동부(20)는 타이밍 제어부(10)로부터 출력되는 게이트 구동 제어 신호(CONT1)에 기초하여, 게이트 신호들을 생성할 수 있다. 게이트 구동부(20)는 생성된 게이트 신호들을 복수의 제1 게이트 라인들(GL11~GL1n)을 통해 화소(PX)들에 제공할 수 있다.
게이트 구동부(20)는 복수의 제2 게이트 라인들(GL21~GL2n)을 통해 센싱 신호를 화소(PX)들에 제공할 수 있다. 센싱 신호는 화소(PX)들 내부에 마련되는 구동 트랜지스터 및/또는 발광 소자의 특정을 측정하기 위해 공급될 수 있다.
데이터 구동부(30)는 타이밍 제어부(10)로부터 출력되는 영상 데이터(DATA) 및 데이터 구동 제어 신호(CONT2)에 기초하여, 데이터 신호들을 생성할 수 있다. 데이터 구동부(30)는 생성된 데이터 신호들을 복수의 데이터 라인들(DL1~DLm)을 통해 화소(PX)들에 제공할 수 있다.
데이터 구동부(30)는 복수의 센싱 라인들(SL1~SLm)을 통해 기준 전압(또는, 센싱 전압, 초기화 전압)을 화소(PX)들에 제공하거나, 화소(PX)들로부터 피드백되는 전기적 신호에 기초하여 화소(PX)들의 상태를 센싱할 수 있다.
전원 공급부(40)는 전원 공급 제어 신호(CONT3)에 기초하여 표시 패널(50)에 제공될 구동 전압을 생성할 수 있다. 구동 전압은 예를 들어 고전위 구동 전압(ELVDD) 및 저전위 구동 전압(ELVSS)을 포함할 수 있다. 전원 공급부(40)는 생성된 구동 전압들(ELVDD, ELVSS)을 대응되는 전원 라인(PL1, PL2)을 통해 화소(PX)들에 제공할 수 있다.
표시 패널(50)에는 복수의 화소(PX)(또는, 서브 화소로 명명됨)들이 배치된다. 화소(PX)들은 예를 들어, 표시 패널(50) 상에 매트릭스 형태로 배열될 수 있다. 화소(PX)들은 제1 게이트 라인들(GL11~GL1n) 및 데이터 라인들(DL1~DLm)을 통해 공급되는 게이트 신호 및 데이터 신호에 대응하는 휘도로 발광할 수 있다. 일 실시 예에서, 각각의 화소(PX)는 레드, 그린, 블루 및 화이트 중 어느 하나의 색을 표시할 수 있으나, 본 실시 예가 이로써 한정되지 않는다.
타이밍 제어부(10), 게이트 구동부(20), 데이터 구동부(30) 및 전원 공급부(40)는 각각 별개의 집적 회로(Integrated Circuit; IC)로 구성되거나 적어도 일부가 통합된 집적 회로로 구성될 수 있다. 예를 들어, 데이터 구동부(30) 및 전원 공급부(40) 중 적어도 하나가 타이밍 제어부(10)와 통합된 집적 회로로 구성될 수 있다.
또한, 도 1에서는 게이트 구동부(20)와 데이터 구동부(30)가 표시 패널(50)과 별개의 구성 요소로써 도시되지만, 게이트 구동부(20) 및 데이터 구동부(30) 중 적어도 하나는 표시 패널(50)과 일체로 형성되는 인 패널(In Panel) 방식으로 구성될 수 있다. 예를 들어, 게이트 구동부(20)는 게이트 인 패널(Gate In Panel; GIP) 방식에 따라 표시 패널(50)과 일체로 형성될 수 있다.
도 2는 도 1에 도시된 화소의 일 실시 예를 나타낸 회로도이다. 도 2는 i번째 제1 게이트 라인(GL1i)과 j번째 데이터 라인(DLj)에 연결되는 화소(PXij)를 예로써 도시한다.
도 2를 참조하면, 화소(PX)는 스위칭 트랜지스터(ST), 구동 트랜지스터(DT), 센싱 트랜지스터(SST), 스토리지 커패시터(Cst) 및 발광 소자(LD)를 포함한다.
스위칭 트랜지스터(ST)의 제1 전극은 데이터 라인(DLj)과 연결되고, 제2 전극은 제1 노드(N1)와 연결된다. 스위칭 트랜지스터(ST)의 게이트 전극은 제1 게이트 라인(GL1i)과 연결된다. 스위칭 트랜지스터(ST)는 제1 게이트 라인(GL1i)으로 게이트 온 레벨의 게이트 신호가 인가될 때 턴 온되어, 데이터 라인(DLj)으로 인가되는 데이터 신호를 제1 노드(N1)로 전달한다.
스토리지 커패시터(Cst)의 제1 전극은 제1 노드(N1)와 연결되고, 제2 전극은 고전위 구동 전압(ELVDD)을 제공받도록 구성될 수 있다. 스토리지 커패시터(Cst)는 제1 노드(N1)에 인가되는 전압과 고전위 구동 전압(ELVDD) 사이의 차이에 대응하는 전압을 충전할 수 있다.
구동 트랜지스터(DT)의 제1 전극은 고전위 구동 전압(ELVDD)을 제공받도록 구성되고, 제2 전극은 발광 소자(LD)의 제1 전극(예를 들어, 애노드 전극)에 연결된다. 구동 트랜지스터(DT)의 게이트 전극은 제1 노드(N1)에 연결된다. 구동 트랜지스터(DT)는 제1 노드(N1)를 통해 게이트 온 레벨의 전압이 인가될 때 턴 온되고, 게이트 전극에 제공되는 전압, 즉 스토리지 커패시터(Cst)에 저장된 전압에 대응하여 발광 소자(LD)를 흐르는 구동 전류의 양을 제어할 수 있다.
센싱 트랜지스터(SST)의 제1 전극은 센싱 라인(SLj)과 연결되고, 제2 전극은 발광 소자(LD)의 제1 전극에 연결된다. 센싱 트랜지스터(SST)의 게이트 전극은 제2 게이트 라인(GL2i)에 연결된다. 센싱 트랜지스터(SST)는 제2 게이트 라인(GL2i)으로 게이트 온 레벨의 센싱 신호가 인가될 때 턴 온되어, 센싱 라인(SLj)으로 인가되는 기준 전압을 발광 소자(LD)의 제1 전극으로 전달한다.
발광 소자(LD)는 구동 전류에 대응하는 광을 출력한다. 발광 소자(LD)는 유기 발광 다이오드(Organic Light Emitting Diode; OLED), 또는 마이크로 내지 나노 스케일 범위의 크기를 가지는 초소형 무기 발광 다이오드일 수 있으나, 본 발명이 이에 한정되지 않는다. 이하에서는, 발광 소자(LD)가 유기 발광 다이오드로 구성될 때의 실시 예들을 설명한다.
본 발명에서 화소(PX)들의 구조가 도 2에 도시된 것으로 한정되지 않는다. 실시 예에 따라, 화소(PX)들은 구동 트랜지스터(DT)의 문턱 전압을 보상하거나, 구동 트랜지스터(DT)의 게이트 전극의 전압 및/또는 발광 소자(LD)의 애노드 전극의 전압을 초기화하기 위한 적어도 하나의 소자를 더 포함할 수 있다.
도 2에서는 스위칭 트랜지스터(ST), 구동 트랜지스터(DT) 및 센싱 트랜지스터(SST)가 NMOS 트랜지스터인 예가 도시되지만, 본 발명은 이로써 한정되지 않는다. 예를 들어, 각각의 화소(PX)를 구성하는 트랜지스터들 중 적어도 일부 또는 전부는 PMOS 트랜지스터로 구성될 수 있다. 다양한 실시 예에서, 스위칭 트랜지스터(ST), 구동 트랜지스터(DT) 및 센싱 트랜지스터(SST) 각각은 저온 폴리 실리콘(Low Temperature Poly Silicon; LTPS) 박막 트랜지스터, 산화물 박막 트랜지스터 또는 저온 폴리 옥사이드(Low Temperature Polycrystalline Oxide; LTPO) 박막 트랜지스터로 구현될 수 있다.
도 3 및 도 4는 일 실시 예에 따른 표시 패널의 평면도들이다. 구체적으로, 도 3은 표시 패널(50)에 구비되는 화소들(R, G, B)의 발광 영역(EA)들과 보조 발광 영역(sEAR)들 및 화소들(R, G, B)에 인접하게 배치되는 투과 영역(TA)들을 도시한다. 또한, 도 4는 표시 패널(50)에 구비되는 화소들(R, G, B)의 애노드 전극(211)들, 보조 애노드 전극(212)들 및 보조 전극(240)을 도시한다.
일 실시 예에 따른 표시 패널(50)은 복수 개의 화소들(R, G, B)이 배치된다. 화소들(R, G, B) 각각은 레드, 그린 및 블루 중 어느 하나의 색을 표시할 수 있다.
화소들(R, G, B)은 서로 교차하는 행 방향(X) 및 열 방향(Y)을 따라 배열될 수 있다. 행 방향(X)을 따라 이웃하여 배열된 화소들(R, G, B)은 동일한 색을 표시하고, 열 방향(Y)을 따라 이웃하여 배열된 화소들(R, G, B)은 상이한 색을 표시할 수 있다.
표시 패널(50)은 발광 영역(EA), 보조 발광 영역(sEA) 및 투과 영역(TA)을 포함할 수 있다. 발광 영역(EA)은 각 화소들(R, G, B)의 발광 소자들이 배치되어, 도 2의 구동 트랜지스터에 의해 제어되는 전류량에 따라 발광하는 영역을 의미한다. 일 실시 예에서, 화소들(R, G, B)의 발광 영역(EA)의 크기는 서로 동일하거나 상이할 수 있다. 일 실시 예에서, 녹색 화소(G)의 발광 영역(EA)은 적색 화소(R) 및 청색 화소(B)들의 발광 영역(EA)들 보다 넓은 면적을 가질 수 있다. 그러나 본 실시 예가 이로써 한정되지 않는다.
보조 발광 영역(sEA)은 행 방향(X)으로 인접한 동일 색상의 발광 영역(EA)들 사이에 배치된다. 보조 발광 영역(sEA)은 투과 영역(TA)의 일부로, 보조 발광 소자가 배치되는 영역일 수 있다. 보조 발광 소자는 임의의 화소(R, G, B)에서 불량이 발생하였을 때, 발광 소자를 대신하여 구동 트랜지스터(DT)의 제어에 따라 발광하기 위해 마련될 수 있다. 이를 위해 발광 소자의 애노드 전극(211)과 보조 발광 소자의 보조 애노드 전극(212)은 각각의 발광 영역(EA)과 보조 발광 영역(sEA)에 하나씩 배치될 수 있다.
투과 영역(TA)은 불투명한 도전층이 배치되지 않아 외부 광을 투과시키는 영역이다. 투과 영역(TA)은 열 방향(Y)으로 배치된 보조 발광 영역(sEA)들 사이에 배치된다. 예를 들어, 투과 영역(TA)은 적색 화소(R)의 보조 발광 영역(sEA)과 녹색 화소(G)의 보조 발광 영역(sEA) 사이에 배치될 수 있다. 이러한 실시 예에서, 투과 영역(TA)에 인접한 적색 화소(R)의 보조 발광 영역(sEA)과 녹색 화소(G)의 보조 발광 영역(sEA)은 투과 영역(TA)과 인접하지 않은 청색 화소(B)의 보조 발광 영역(sEA)보다 작은 면적을 가질 수 있다.
도 5는 도 3 및 도 4의 I'I' 선에 따른 단면도이다.
도 5를 참조하면, 표시 패널(50)은 기판(100), 기판(100) 상에 형성되고 적어도 하나의 회로 소자가 구비되는 회로 소자층 및 발광 소자(LD)가 구비되는 발광 소자층을 포함할 수 있다.
기판(100)은 표시 패널(50)의 베이스 기재로서, 투광성 기판일 수 있다. 기판(100)은 유리 또는 강화 유리를 포함하는 경성 기판(rigid substrate) 또는 플라스틱 재질의 가요성 기판(flexible substrate)일 수 있다.
기판(100)은 발광 영역(EA), 보조 발광 영역(sEA) 및 투과 영역(TA)을 포함할 수 있다. 회로 소자층은 기판(100) 상에 형성되며, 화소들(R, G, B)를 구성하는 회로 소자들(예를 들어, 트랜지스터 및 커패시터 등) 및 배선들을 포함할 수 있다.
먼저, 기판(100) 상에는 제1 도전층이 배치될 수 있다. 제1 도전층은 광 차단층(121), 고전위 보조 배선(122) 및 저전위 보조 배선(123)을 포함할 수 있다. 광 차단층(121)은 액티브층(140), 특히, 채널과 평면 상에서 중첩되도록 배치되어, 외부광으로부터 산화물 반도체 소자를 보호할 수 있다.
고전위 보조 배선(122)은 고전위 구동 전압(ELVDD)이 인가되는 제1 전원 라인(PL1)과 연결되고, 저전위 보조 배선(123)은 저전위 구동 전압(ELVSS)이 인가되는 제2 전원 라인(PL2)과 연결될 수 있다. 일 실시 예에서, 고전위 보조 배선(122)과 저전위 보조 배선(123)은 발광 영역(EA)들과 투과 영역(TA)들 사이에서 열 방향(Y)으로 연장될 수 있다. 예를 들어, 고전위 보조 배선(122)은 임의의 화소(R, G, B)들의 발광 영역(EA)들과 인접한 화소(R, G, B)의 보조 발광 영역(sEA)들 사이에 배치되고, 저전위 보조 배선(123)은 임의의 화소(R, G, B)들의 발광 영역(EA)들과 해당 화소(R, G, B)들의 보조 발광 영역(sEA)들 사이에 배치될 수 있다. 고전위 보조 배선(122)과 저전위 보조 배선(123) 사이에 상이한 색상의 화소들(R, G, B)에 대한 발광 영역(EA)들이 배치될 수 있다.
버퍼층(130)은 제1 도전층을 커버하도록 기판(100) 상에 배치된다. 버퍼층(130)은 기판(100)으로부터 이온이나 불순물이 확산되는 것을 방지하고, 수분 침투를 차단할 수 있다.
버퍼층(130) 상에는 액티브층(140)이 형성될 수 있다. 액티브층(140)은 실리콘계 반도체 물질 또는 산화물계 반도체 물질로 형성될 수 있다. 액티브층(140)은 p형 또는 n형의 불순물을 포함하는 소스 영역과 드레인 영역, 및 소스 영역 및 드레인 영역 사이에 형성된 채널을 포함할 수 있다.
게이트 절연층(150)은 후술되는 게이트 전극(161)이 형성될 영역에 대응하여 배치될 수 있다. 예를 들어, 게이트 절연층(150)은 액티브층(140)의 채널 상에 형성될 수 있다.
게이트 절연층(150) 상에는 제2 도전층이 배치될 수 있다. 제2 도전층은 게이트 전극(161)을 포함할 수 있다. 게이트 전극(161)은 액티브층(140)의 채널에 대응하는 위치에 배치될 수 있다.
제2 도전층 상에는 층간 절연층(170)이 형성될 수 있다. 층간 절연층(170) 상에는 제3 도전층이 형성될 수 있다. 제3 도전층은 소스 전극(181) 및 드레인 전극(182)을 포함할 수 있다. 소스 전극(181) 및 드레인 전극(182)은 층간 절연층(170)을 관통하는 컨택홀을 통해 액티브층(140)의 소스 영역 및 드레인 영역에 각각 연결될 수 있다. 소스 전극(181) 및 드레인 전극(182)은 단일층 또는 다중층으로 형성될 수 있다.
소스 전극(181), 드레인 전극(182), 게이트 전극(161) 및 이들에 대응되는 액티브층(140)은 트랜지스터를 구성할 수 있다. 도 5에서는, 소스 전극(181)이 발광 소자(LD)의 애노드 전극(211)에 연결되는 구동 트랜지스터가 예로써 도시되었다.
제3 도전층은 브릿지 전극(183)을 더 포함할 수 있다. 브릿지 전극(183)은 층간 절연층(170) 및 버퍼층(130)을 관통하는 컨택홀을 통해 저전위 보조 배선(123)과 접속된다.
회로 소자층은 패시베이션층(191) 및 오버코트층(192)에 의해 커버될 수 있다. 패시베이션층(191)은 하부의 소자들을 보호하기 위한 절연막이고, 오버코트층(192)은 하부 구조의 단차를 완화시키기 위한 평탄화막일 수 있다.
발광 소자층은 오버코트층(192) 상에 형성되며, 발광 소자(LD)들 및 보조 발광 소자(sLD)들을 포함한다. 발광 소자(LD)는 애노드 전극(211), 발광층(220) 및 캐소드 전극(230)을 포함한다. 보조 발광 소자(sLD)는 보조 애노드 전극(212), 발광층(220) 및 캐소드 전극(230)을 포함한다.
애노드 전극(211)은 발광 영역(EA) 내에서 오버코트층(192) 상에 형성된다. 애노드 전극(211)은 오버코트층(192)과 패시베이션층(191)을 관통하는 제1 비아홀(VIA1)을 통해 구동 트랜지스터(DT)와 연결된다. 애노드 전극(211)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 또는 ZnO(Zinc Oxide) 등의 투명 도전 물질로 구성될 수 있다. 애노드 전극(211)이 반사형 전극일 때, 애노드 전극(211)은 투명 도전층/반사층(금속 산화물층)/투명 도전층으로 구성된 삼중층으로 형성될 수 있다. 예를 들어, 애노드 전극(211)은 ITO/Ag/ITO를 포함하는 삼중층으로 구성될 수 있다.
본 실시 예에서, 오버코트층(192) 상에는 보조 애노드 전극(212)이 더 형성된다. 보조 애노드 전극(212)은 보조 발광 영역(sEA) 내에 형성된다.
보조 애노드 전극(212)은 적어도 일 영역이 소스 전극(181)과 중첩하여 배치된다. 일 영역에서 보조 애노드 전극(212)과 소스 전극(181) 사이에 상대적으로 두께가 작은 패시베이션층(191)만이 개재되도록 구성될 수 있다. 즉, 보조 애노드 전극(212)은 제2 비아홀(VIA2)을 통해 패시베이션층(191)과 컨택될 수 있다. 제2 비아홀(VIA2) 내에서 보조 애노드 전극(212)과 소스 전극(181)이 서로 인접하게 배치된다. 그러면 후술되는 화소 리페어 시에, 외부에서 조사되는 레이저에 의해 보조 애노드 전극(212)과 소스 전극(181) 사이의 패시베이션층(191)이 제거되고 보조 애노드 전극(212)과 소스 전극(181)이 컨택될 수 있다. 화소 리페어에 대하여는 이하에서 도 6 내지 도 8을 참조하여 보다 구체적으로 설명한다.
보조 애노드 전극(212)은 애노드 전극(211)과 동일하거나 상이한 물질로 형성될 수 있다. 일 실시 예에서, 보조 애노드 전극(212)은 투명한 물질로 구성된다. 에를 들어, 보조 애노드 전극(212)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 또는 ZnO(Zinc Oxide) 등의 투명 도전 물질로 구성될 수 있다. 보조 애노드 전극(212)이 투명 도전 물질로 구성되기 때문에, 화소가 리페어되기 이전에 보조 발광 영역(sEA)은 투과 영역(TA)으로 기능할 수 있다.
오버코트층(192) 상에는 캐소드 전극(230)과 브릿지 전극(183)을 연결시키기 위한 보조 전극(240)을 더 형성된다. 보조 전극(240)은 투과 영역(TA) 내에 형성된다. 보조 전극(240)은 제3 비아홀(VIA3)을 통해 브릿지 전극(183)에 연결될 수 있다.
보조 전극(240)은 애노드 전극(211)과 동일하거나 상이한 물질로 형성될 수 있다. 다만, 보조 전극(240)은 투과 영역(TA)에 배치되므로 보조 전극(240)은 투명한 물질로 구성된다. 예를 들어, 보조 전극(240)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 또는 ZnO(Zinc Oxide) 등의 투명 도전 물질로 구성될 수 있다.
일 실시 예에서, 보조 전극(240)은 가장자리 일 영역이 저전위 보조 배선(123)과 중첩하여 배치된다. 중첩된 영역에서 보조 전극(240)은 제3 비아홀(VIA3)을 통해 브릿지 전극(183)과 연결되고, 브릿지 전극(183)을 경유하여 저전위 보조 배선(123)과 연결될 수 있다.
뱅크(250)는 오버코트층(192) 상에 형성될 수 있다. 일 실시 예에서, 뱅크(250)는 친수성 뱅크(251)와 소수성 뱅크(252)가 적층된 구조를 가질 수 있다.
친수성 뱅크(251)는 애노드 전극(211)과 보조 애노드 전극(212)의 중앙 영역을 노출하고 가장자리를 커버하도록 형성될 수 있다. 친수성 뱅크(251)에 의해 커버되지 않은 애노드 전극(211)과 보조 애노드 전극(212)의 노출 영역이 화소들(R, G, B) 각각의 발광 영역(EA)과 보조 발광 영역(sEA)으로 정의될 수 있다.
또한, 친수성 뱅크(251)는 보조 전극(240)의 중앙 영역을 노출하고 가장자리를 커버하도록 더 형성될 수 있다. 뱅크(250)에 의해 둘러싸인 보조 전극(240)의 노출 영역이 투과 영역(TA)으로 정의될 수 있다.
친수성 뱅크(251)는 산화실리콘(SiO2) 또는 질화실리콘(SiNx)과 같은 친수성의 무기 절연 물질로 형성되어, 후술되는 발광층(220)의 형성 시에 용액이 잘 퍼지게 한다.
소수성 뱅크(252)는 친수성 뱅크(251) 상의 일부 영역에 형성될 수 있다. 소수성 뱅크(252)는 행 방향(X)으로 연장된 친수성 뱅크(251) 상에 형성된다. 이러한 열 방향(Y)으로 이웃하는 화소 행들 사이에 배치되어, 화소 행들 사이를 구획할 수 있다. 행 방향(X)으로 이웃하는 발광 영역(EA)과 보조 발광 영역(sEA) 사이는 소수성 뱅크(252)에 의해 구획되지 않을 수 있다.
또한, 소수성 뱅크(252)는 보조 전극(240)의 가장자리를 둘러싸는 친수성 뱅크(251) 상에 형성될 수 있다. 소수성 뱅크(252)에 의해 투과 영역(TA)과 주변의 발광 영역(EA) 및 보조 발광 영역(sEA)들이 서로 구획될 수 있다.
소수성 뱅크(252)는 적어도 일 영역, 예를 들어 상부 영역이 소수성을 갖도록 구성되어, 화소 행들 사이에서 혼색을 방지한다.
뱅크(250)로 둘러싸인 영역 내에 발광층(220)이 형성된다. 구체적으로, 발광층(220)은 제2 뱅크(252)에 의해 구획된 화소 행들을 따라 연속적으로 형성될 수 있다. 유기층(220)은 뱅크(250)로 구획된 투과 영역(TA)을 제외하고 나머지 영역, 즉 발광 영역(EA)과 보조 발광 영역(sEA)에 형성될 수 있다.
본 실시 예에서, 발광층(220)은 용액 공정을 통해 형성될 수 있다. 예를 들어, 뱅크(250)로 둘러싸인 영역 내에 발광층(220)을 형성하기 위한 용액이 도포될 수 있다. 용액은 용매(solvant)에 발광층(220)을 구성하는 유기 재료를 혼합하여 제조될 수 있다. 용액은 잉크젯 헤드에 실장된 노즐을 구비하는 잉크젯 장비 등을 통해 발광 영역에 제팅될 수 있다. 이때, 용액들은 친수성 뱅크(251) 주변에서 혼합되고, 소수성 뱅크(252)에 주변에서는 서로 분리될 수 있다.
도포된 잉크가 경화되어 발광층(220)을 형성한다. 잉크는 경화되는 동안 용매가 증발됨에 따라 수축되고, 친수성 뱅크(251) 주변에서 서로 분리될 수 있다. 용액 공정을 통해 형성될 발광층(220)은 중앙 영역의 표면이 뱅크(250)에 접하는 가장자리 영역의 표면보다 낮게 형성될 수 있으나, 본 실시 예가 이로써 한정되지 않는다. 경화 공정 이후에 형성된 발광층(220)은 행 방향(X)을 따라 교번하여 배치된 발광 영역(EA) 및 보조 발광 영역(sEA) 사이에서 분리되지 않고 연속적으로 형성된다.
상기와 같은 본 실시 예에서, 발광층(220)은 용액 공정 시에 발광 영역(EA) 및 보조 발광 영역(sEA) 사이에서 연속적으로 형성된다. 그에 따라, 투평 표시 장치에 있어서도 용액 공정시 발생할 수 있는 발광층(220)의 표면 평편도가 개선되고, 발광층(220)의 두께 차이 및 그에 따른 휘도 편차가 감소될 수 있다.
보조 애노드 전극(212)으로 구동 전류가 인가되지 않을 때, 보조 발광 영역(sEA)에서 발광층(220)은 발광하지 않는다. 발광하지 않은 상태에서 발광층(220)은 실질적으로 투명한 상태를 유지하므로, 표시 패널(50)의 투명도가 저하되지 않는다.
캐소드 전극(230)은 발광층(220) 상에 형성된다. 캐소드 전극(230)은 표시 패널(50) 상에 넓게 형성될 수 있다. 즉, 캐소드 전극(230)은 발광 영역(EA)과 보조 발광 영역(sEA)에서 발광층(220)과 접할 수 있다. 또한, 캐소드 전극(230)은 투과 영역(TA)에서 보조 전극(240)과 접할 수 있다. 투과 영역(TA)에서 캐소드 전극(230)은 보조 전극(240) 및 브릿지 전극(183)을 경유하여 저전위 보조 배선(123)에 연결될 수 있다. 즉, 투과 영역(TA)은 캐소드 전극(230)과 보조 전극(240)이 직접 컨택되는 보조 전극 컨택부를 구성할 수 있다.
캐소드 전극(230)은 광을 투과시킬 수 있는 투명한 금속 물질(Transparent Conductive Material; TCO) 또는 반투과 금속 물질(Semi-transmissive Conductive Material)로 형성될 수 있다. 캐소드 전극(230)과 보조 전극(240)이 투명한 도전 물질로 형성되므로, 보조 전극 컨택부가 투과 영역(TA) 내에 형성되더라도, 표시 패널(50)의 투명도가 저하되지 않으면서도 캐소드 전극(230)과 보조 전극(240)의 직접 컨택을 가능하게 한다.
화소가 리페어되기 이전에, 표시 패널(50)은 화소들(R, G, B)의 발광 영역(EA)들에 배치되는 발광 소자(LD)들을 통해 영상을 표시한다. 임의의 화소(R, G, B)에서 불량이 발생하는 경우, 해당 화소(R, G, B)의 발광 소자(LD)와 구동 트랜지스터(DT) 사이의 연결이 컷팅되고, 보조 발광 소자(sLD)와 구동 트랜지스터(DT)가 연결될 수 있다. 그러면, 보조 발광 영역(sEA)이 발광 영역(EA)으로서 기능하며, 보조 발광 소자(sLD)들을 통해 영상이 표시될 수 있다.
이하에서, 상기와 같은 화소 리페어 방법에 대해 보다 구체적으로 설명한다.
도 6 내지 도 9는 일 실시 예에 따른 화소의 리페어 방법을 설명하기 위한 도면들이다. 도 10은 일 실시 예에 따라 리페어된 화소의 일 실시 예를 나타낸 평면도이다.
일 실시 예에서, 임의의 화소의 발광 소자(LD)에 불량이 발생하여 해당 화소가 올바르게 영상을 표시하지 못할 수 있다. 예를 들어, 적색 화소(R)와 청색 화소(B)는 정상적으로 발광하나, 녹색 화소(G)에서 불량이 발생할 수 있다. 이를 해소하기 위해 화소 리페어가 수행될 수 있다.
리페어 공정은 레이저 커팅과 레이저 웰딩을 통해 수행될 수 있다. 먼저 도 6에 도시된 것과 같이 불량이 발생한 화소의 구동 트랜지스터(DT)와 애노드 전극(211) 사이에 레이저가 조사될 수 있다. 레이저는 애노드 전극(211)에 선택적으로 에너지를 전달할 수 있는 파장으로 선택될 수 있다. 이때, 구동 트랜지스터(DT)의 소스 전극(181)을 포함한 다른 회로 소자의 손상을 방지하기 위해 표시 패널(50)의 상부에서 레이저가 조사될 수 있다.
그러면, 레이저 에너지에 의해 애노드 전극(211)이 컷팅될 수 있다. 애노드 전극(211)이 컷팅되면, 도 7에 도시된 것과 같이 구동 트랜지스터(DT)와 애노드 전극(211) 사이의 전기적 연결이 단절될 수 있다.
이후에, 도 8에 도시된 것과 같이 제2 비아홀(VIA2)에 레이저가 조사될 수 있다. 레이저는 패시베이션층(191)을 선택적으로 용융시킬 수 있는 파장으로 선택될 수 있다. 그러면, 레이저 에너지에 의해 제2 비아홀(VIA2) 내에서 보조 애노드 전극(212)과 소스 전극(181) 사이에 개재된 패시베이션막(191)이 제거되고, 도 9에 도시된 것과 같이 보조 애노드 전극(212)과 구동 트랜지스터(DT)의 소스 전극(181)이 컨택될 수 있다. 그러면, 구동 트랜지스터(DT)를 통해 제어되는 구동 전류가 보조 발광 소자(sLD)로 인가되고, 보조 발광 소자(sLD)를 통해 영상이 표시될 수 있다. 보조 발광 소자(sLD)를 구성하는 보조 애노드 전극(212)과 캐소드 전극(230)이 투명 도전 물질로 구성되고, 보조 발광 영역(sEA)에 다른 도전층이 형성되지 않으므로, 보조 발광 소자(sLD)는 양면 발광 방식으로 구동된다.
상기와 같은 화소 리페어 이후에, 도 10에 도시된 것과 같이 녹색 화소(G)의 발광 영역(EA(G))은 구동 트랜지스터(DT)와의 전기적 연결이 단절됨에 따라 발광하지 않으며, 녹색 화소(G)의 보조 발광 영역(sEA(G))이 발광 영역(EA(G))의 기능을 대신 수행할 수 있다. 이와 같이 화소 리페어를 통하여 화소 불량이 해소될 수 있다.
상기에서는 녹색 화소(G)에서 불량이 발생하는 경우를 예로 들어 화소 리페어 방법을 설명하였다. 그러나 본 발명은 이로써 한정되지 않으며, 다른 색상들, 즉 적색 및 청색의 화소들(R, B)에서 불량이 발생하는 경우에도 동일한 리페어 방법이 적용될 수 있다.
본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구의 범위에 의하여 나타내어지며, 특허청구의 범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
1: 표시 장치
10: 타이밍 제어부
20: 게이트 구동부
30: 데이터 구동부
40: 전원 공급부
50: 표시 패널

Claims (13)

  1. 발광 영역들, 보조 발광 영역들 및 투과 영역들이 정의되는 기판;
    상기 기판 상에 배치되는 구동 트랜지스터;
    상기 발광 영역들에 배치되는 애노드 전극들;
    상기 보조 발광 영역들에 배치되는 보조 애노드 전극들;
    상기 투과 영역들에 배치되고 저전위 구동 전원에 연결되는 보조 전극들; 및
    상기 애노드 전극들, 상기 보조 애노드 전극들 및 상기 보조 전극들의 중앙 영역을 노출하고 가장자리 영역을 커버하도록 배치되어, 상기 발광 영역들, 상기 보조 발광 영역들 및 상기 투과 영역들을 정의하는 뱅크를 포함하는, 투명 표시 패널.
  2. 제1항에 있어서, 상기 보조 애노드 전극 및 상기 보조 전극은,
    투명한 도전 물질로 구성되는, 투명 표시 패널.
  3. 제2항에 있어서,
    행 방향으로 동일한 색상의 발광 영역들이 배치되고, 상기 행 방향에 수직인 열 방향으로 상이한 색상의 발광 영역들이 배치되는, 투명 표시 패널.
  4. 제3항에 있어서, 상기 보조 발광 영역들은,
    상기 행 방향으로 인접한 상기 동일한 색상의 발광 영역들 사이에 배치되고,
    상기 투과 영역들은,
    상기 열 방향으로 인접한 상기 보조 발광 영역들 사이에 배치되는, 투명 표시 패널.
  5. 제4항에 있어서, 상기 뱅크는,
    상기 발광 영역들, 상기 보조 발광 영역들 및 상기 투과 영역들을 둘러싸는 친수성 뱅크; 및
    상기 친수성 뱅크의 일 영역 상에 형성되되, 상기 행 방향으로 연장되어 화소 행들을 구획하고, 상기 투과 영역들을 둘러싸도록 배치되어 상기 투과 영역들을 인접한 발광 영역들 및 인접한 보조 발광 영역들과 구획하는 소수성 뱅크를 포함하는, 투명 표시 패널.
  6. 제5항에 있어서,
    상기 애노드 전극들 및 상기 보조 애노드 전극들의 상기 노출된 중앙 영역 상에 형성되는 발광층을 더 포함하되,
    상기 발광층은 상기 뱅크와 인접한 가장자리 영역에서 중앙 영역보다 표면의 높이가 높게 형성되는, 투명 표시 패널.
  7. 제6항에 있어서,
    상기 기판 상에 넓게 형성되고, 투명한 도전 물질로 구성되는 캐소드 전극을 더 포함하되,
    상기 캐소드 전극은,
    상기 투과 영역에서 상기 보조 전극의 상기 노출된 중앙 영역과 직접 컨택되는, 투명 표시 패널.
  8. 제3항에 있어서,
    상기 기판 상에서 상기 열 방향으로 연장되고, 상기 발광 영역들 및 상기 보조 발광 영역들 사이에 교번하여 배치되는 고전위 보조 배선들 및 저전위 보조 배선들을 더 포함하는, 투명 표시 패널.
  9. 제8항에 있어서, 상기 보조 전극은,
    적어도 일 영역이 상기 저전위 보조 배선과 중첩하도록 배치되고, 비아홀을 통해 상기 저전위 보조 배선에 연결되는, 투명 표시 패널.
  10. 제9항에 있어서, 상기 비아홀은,
    상기 투과 영역을 둘러싸는 상기 소수성 뱅크에 의해 커버되는, 투명 표시 패널.
  11. 제3항에 있어서,
    상기 기판 상에 형성되고 상기 애노드 전극들 또는 상기 보조 애노드 전극들로 구동 전류를 인가하는 구동 트랜지스터들을 더 포함하는, 투명 표시 패널.
  12. 제11항에 있어서, 상기 구동 트랜지스터들 각각은,
    대응되는 애노드 전극 또는 대응되는 보조 애노드 전극에 연결된 소스 전극;
    고전위 보조 배선에 연결된 드레인 전극; 및
    데이터 신호를 인가받는 게이트 전극을 포함하는, 투명 표시 패널.
  13. 제12항에 있어서, 상기 구동 트랜지스터들 중 적어도 일부에 대하여,
    상기 소스 전극과 상기 애노드 전극 사이가 레이저 컷팅되고,
    상기 소스 전극과 상기 보조 애노드 전극 사이가 레이저 웰딩된, 투명 표시 패널.
KR1020200189447A 2020-12-31 2020-12-31 투명 표시 패널 KR20220096739A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200189447A KR20220096739A (ko) 2020-12-31 2020-12-31 투명 표시 패널
US17/555,791 US20220208907A1 (en) 2020-12-31 2021-12-20 Transparent display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200189447A KR20220096739A (ko) 2020-12-31 2020-12-31 투명 표시 패널

Publications (1)

Publication Number Publication Date
KR20220096739A true KR20220096739A (ko) 2022-07-07

Family

ID=82119095

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200189447A KR20220096739A (ko) 2020-12-31 2020-12-31 투명 표시 패널

Country Status (2)

Country Link
US (1) US20220208907A1 (ko)
KR (1) KR20220096739A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111900185B (zh) * 2020-06-17 2021-06-25 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法
KR20220053757A (ko) * 2020-10-22 2022-05-02 삼성디스플레이 주식회사 표시 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102227455B1 (ko) * 2013-10-08 2021-03-11 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102136584B1 (ko) * 2013-12-27 2020-08-14 삼성디스플레이 주식회사 표시장치
KR20180066556A (ko) * 2016-12-09 2018-06-19 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법

Also Published As

Publication number Publication date
US20220208907A1 (en) 2022-06-30

Similar Documents

Publication Publication Date Title
US10418430B2 (en) Display device
KR102372775B1 (ko) 유기 발광 표시 장치
CN107785392B (zh) 显示装置
US10833141B2 (en) Display device
US11574985B2 (en) Organic light-emitting diode display device and method of manufacturing same
US20220208907A1 (en) Transparent display panel
KR20210086245A (ko) 터치 센서를 포함하는 유기 발광 다이오드 표시 장치 및 그 제조 방법
KR20130110990A (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 리페어 방법
KR101258261B1 (ko) 유기전계발광표시장치
KR20200138543A (ko) 표시 장치 및 표시 장치의 제조 방법
US11910634B2 (en) Display device and manufacturing method thereof
US20220208906A1 (en) Display device and method of manufacturing same
US11991893B2 (en) Display device having an auxiliary electrode including a concave portion or a convex portion
KR20210078014A (ko) 표시 장치
KR102569692B1 (ko) 유기발광 표시장치
KR20160083449A (ko) 유기발광 디스플레이 장치
CN113130568B (zh) 显示装置及其制造方法
JP7441290B2 (ja) 表示装置及びその製造方法｛ｄｉｓｐｌａｙ ｄｅｖｉｃｅ ａｎｄ ｍａｎｕｆａｃｔｕｒｉｎｇ ｍｅｔｈｏｄ ｔｈｅｒｅｏｆ｝
KR20220080417A (ko) 표시 장치 및 그의 제조 방법
KR20230101011A (ko) 표시 장치
KR20230097279A (ko) 표시 패널, 이를 포함하는 타일드 표시 장치, 및 표시 패널의 제조 방법
KR20220076173A (ko) 전계 발광 표시 장치 및 이의 제조 방법
KR20240107798A (ko) 표시 장치
KR20220091975A (ko) 표시 장치 및 표시 장치의 리페어 방법
KR20210043106A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination