KR20240041895A - 발광 다이오드 디스플레이 장치 - Google Patents

발광 다이오드 디스플레이 장치 Download PDF

Info

Publication number
KR20240041895A
KR20240041895A KR1020240038484A KR20240038484A KR20240041895A KR 20240041895 A KR20240041895 A KR 20240041895A KR 1020240038484 A KR1020240038484 A KR 1020240038484A KR 20240038484 A KR20240038484 A KR 20240038484A KR 20240041895 A KR20240041895 A KR 20240041895A
Authority
KR
South Korea
Prior art keywords
light emitting
planarization layer
electrode
layer
pixel
Prior art date
Application number
KR1020240038484A
Other languages
English (en)
Inventor
손현호
강한샘
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020240038484A priority Critical patent/KR20240041895A/ko
Publication of KR20240041895A publication Critical patent/KR20240041895A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 예는 발광 소자를 화소 회로에 연결하기 위한 공정에 소요되는 시간이 단축될 수 있는 구조를 갖는 발광 다이오드 디스플레이 장치를 제공하는 것으로, 본 발명에 따른 발광 다이오드 디스플레이 장치는 기판 상에 마련된 구동 박막 트랜지스터를 포함하는 화소, 화소를 덮는 제 1 평탄화층, 제 1 평탄화층에 마련된 오목부, 오목부에 배치되고 제 1 전극과 제 2 전극을 갖는 발광 소자, 제 1 평탄화층과 발광 소자를 덮는 제 2 평탄화층, 구동 박막 트랜지스터와 발광 소자의 제 1 전극에 전기적으로 연결된 화소 전극, 및 발광 소자의 제 2 전극에 전기적으로 연결된 공통 전극을 포함하며, 화소 전극과 공통 전극 각각은 제 2 평탄화층 상에 마련된다.

Description

발광 다이오드 디스플레이 장치{LIGHT EMITTING DIODE DISPLAY APPARATUS}
본 발명은 디스플레이 장치에 관한 것으로, 보다 구체적으로는, 발광 다이오드 디스플레이 장치에 관한 것이다.
디스플레이 장치는 텔레비전 또는 모니터의 표시 화면 이외에도 노트북 컴퓨터, 테블릿 컴퓨터, 스마트 폰, 휴대용 표시 기기, 휴대용 정보 기기 등의 표시 화면으로 널리 사용되고 있다.
액정 디스플레이와 유기 발광 디스플레이 장치는 스위칭 소자로서 박막 트랜지스터(Thin Film Transistor)를 이용하여 영상을 표시한다. 액정 디스플레이 장치는 자체 발광 방식이 아니기 때문에 액정 디스플레이 패널의 하부에 배치된 백라이트 유닛으로부터 조사되는 광을 이용하여 영상을 표시하게 된다. 이러한 액정 디스플레이 장치는 백라이트 유닛을 가지므로 디자인에 제약이 있으며, 휘도 및 응답 속도가 저하될 수 있다. 유기 발광 디스플레이 장치는 유기물을 포함하기 때문에 수분에 취약하여 신뢰성 및 수명이 저하될 수 있다.
최근에는, 마이크로 발광 소자를 이용한 발광 다이오드 디스플레이 장치에 대한 연구 및 개발이 진행되고 있으며, 이러한 발광 다이오드 디스플레이 장치는 고화질과 고신뢰성을 갖기 때문에 차세대 디스플레이로서 각광받고 있다.
그러나, 종래의 발광 다이오드 디스플레이 장치는 마이크로 발광 소자를 박막 트랜지스터 어레이 기판에 실장하는 공정에서 도전성 접합제를 이용한 발광 소자와 화소 회로 간의 접합을 위해 기판을 가열하거나 냉각하는데 많은 시간이 소요되고, 이로 인하여 생산성이 떨어진다는 문제점이 있다.
본 발명은 전술한 문제점을 해결하고자 안출된 것으로, 발광 소자와 화소 회로를 연결하는 공정 시간이 단축될 수 있는 발광 다이오드 디스플레이 장치를 제공하는 것을 기술적 과제로 한다.
전술한 기술적 과제를 달성하기 위한 본 발명에 따른 발광 다이오드 디스플레이 장치는 기판 상에 마련된 구동 박막 트랜지스터를 갖는 화소를 덮는 제 1 평탄화층, 제 1 평탄화층에 마련된 오목부, 오목부에 배치되고 제 1 전극과 제 2 전극을 갖는 발광 소자, 발광 소자를 덮는 제 2 평탄화층, 구동 박막 트랜지스터와 발광 소자의 제 1 전극에 전기적으로 연결된 화소 전극, 및 발광 소자의 제 2 전극에 전기적으로 연결된 공통 전극을 포함하며, 화소 전극과 공통 전극 각각은 제 2 평탄화층 상에 마련된다.
본 발명에 따른 오목부는 상기 제 1 평탄화층으로부터 오목하게 마련될 수 있다.
본 발명에 따른 화소 전극은 제 1 평탄화층과 제 2 평탄화층에 마련된 제 1 회로 컨택홀을 통해서 구동 박막 트랜지스터의 소스 전극에 전기적으로 연결되고, 제 2 평탄화층에 마련된 제 1 전극 컨택홀을 통해서 발광 소자의 제 1 전극에 전기적으로 연결된다.
본 발명에 따른 공통 전극은 제 2 평탄화층에 마련된 제 2 전극 컨택홀을 통해서 발광 소자의 제 2 전극에 전기적으로 연결된다.
상기 과제의 해결 수단에 의하면, 본 발명은 발광 소자와 화소 회로를 연결하는 공정 시간을 크게 단축시키고, 이를 통해서 발광 다이오드 디스플레이 장치의 생산성을 향상시킬 수 있다.
위에서 언급된 본 발명의 효과 외에도, 본 발명의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 예에 따른 발광 다이오드 디스플레이 장치의 구성을 설명하기 위한 도면이다.
도 2는 도 1에 도시된 화소의 구성을 설명하기 위한 회로도이다.
도 3은 도 2에 도시된 하나의 화소에서 구동 박막 트랜지스터와 발광 소자의 연결 구조를 설명하기 위한 단면도이다.
도 4는 도 3에 도시된 발광 소자를 설명하기 위한 단면도이다.
도 5는 도 3에 도시된 오목부의 변형 예를 설명하기 위한 도면이다.
도 6은 본 발명의 다른 예에 따른 발광 다이오드 디스플레이 장치를 설명하기 위한 도면이다.
도 7 내지 도 13 각각은 본 발명의 또 다른 예에 따른 발광 다이오드 디스플레이 장치를 설명하기 위한 도면들이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 일 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 일 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 발명의 일 예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 일 예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
본 명세서에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~측면에', ‘~위에’, ‘~아래에’ 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
제 1, 제 2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 구성요소는 본 발명의 기술적 사상 내에서 제 2 구성요소일 수도 있다.
"제 1 수평 축 방향", "제 2 수평 축 방향" 및 "수직 축 방향"은 서로 간의 관계가 수직으로 이루어진 기하학적인 관계만으로 해석되어서는 아니 되며, 본 발명의 구성이 기능적으로 작용할 수 있는 범위 내에서보다 넓은 방향성을 가지는 것을 의미할 수 있다.
"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제 1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제 1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제 1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미할 수 있다.
본 발명의 여러 예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하에서는 본 발명에 따른 발광 다이오드 디스플레이 장치의 바람직한 예를 첨부된 도면을 참조하여 상세히 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면 상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.
도 1은 본 발명의 일 예에 따른 발광 다이오드 디스플레이 장치의 구성을 설명하기 위한 도면이고, 도 2는 도 1에 도시된 화소의 구성을 설명하기 위한 회로도이다.
*도 1 및 도 2를 참조하면, 본 예에 따른 발광 다이오드 디스플레이 장치는 제 1 기판(100), 복수의 발광 소자(300), 및 제 2 기판(500)을 포함한다.
상기 제 1 기판(100)은 박막 트랜지스터 어레이 기판으로서, 유리 또는 플라스틱 재질로 이루어질 수 있다. 일 예에 따른 제 1 기판(100)은 표시 영역(AA) 및 비표시 영역(IA)을 포함한다.
상기 표시 영역(AA)은 제 1 기판(100)의 가장자리 부분을 제외한 나머지 부분에 마련된다. 이러한 표시 영역(AA)은 영상을 표시하는 화소 어레이가 배치되는 영역으로 정의될 수 있다.
*상기 비표시 영역(IA)은 제 1 기판(100)에 마련된 표시 영역(AA)을 제외한 나머지 부분에 마련되는 것으로, 표시 영역(AA)을 둘러싸는 제 1 기판(100)의 가장자리 부분으로 정의될 수 있다. 이러한 비표시 영역(IA)은 표시 영역(AA)의 외곽 주변으로서 표시 영역(AA)과 달리 영상이 표시되지 않으며, 화소 어레이의 구동을 위한 배선과 회로 등이 배치되는 영역으로 정의될 수 있다. 예를 들어, 비표시 영역(IA)은 표시 영역(AA)의 상측 주변에 정의된 제 1 비표시 영역, 표시 영역(AA)의 하측 주변에 정의된 제 2 비표시 영역, 표시 영역(AA)의 좌측 주변에 정의된 제 3 비표시 영역, 및 표시 영역(AA)의 우측 주변에 정의된 제 4 비표시 영역을 가질 수 있다.
일 예에 따른 제 1 기판(100)은 복수의 게이트 라인(GL), 복수의 데이터 라인(DL), 복수의 구동 전원 라인(PL), 복수의 공통 전원 라인(CL), 복수의 화소(SP), 및 복수의 오목부(130)를 포함한다.
상기 복수의 게이트 라인(GL) 각각은 제 1 기판(100) 상에 마련되는 것으로, 기판(100)의 제 1 수평 축 방향(X)을 따라 길게 연장되고, 제 2 수평 축 방향(Y)을 따라 일정한 간격으로 이격된다. 여기서, 제 1 수평 축 방향(X)은 기판(100)의 장변 길이 방향과 나란한 방향으로 정의될 수 있으며, 제 2 수평 축 방향(Y)은 제 1 기판(100)의 단변 길이 방향과 나란한 방향으로 정의될 수 있지만, 그 반대 방향으로 정의될 수도 있다.
상기 복수의 데이터 라인(DL)은 복수의 게이트 라인(GL)과 교차하도록 제 1 기판(100) 상에 마련되는 것으로, 제 1 기판(100)의 제 2 수평 축 방향(Y)을 따라 길게 연장되고, 제 1 수평 축 방향(X)을 따라 일정한 간격으로 이격된다.
상기 복수의 구동 전원 라인(PL)은 복수의 데이터 라인(DL) 각각과 나란하도록 제 1 기판(100) 상에 마련되는 것으로, 복수의 데이터 라인(DL) 각각과 함께 형성될 수 있다. 이러한 복수의 구동 전원 라인(PL) 각각은 외부로부터 제공되는 화소 구동 전원을 인접한 화소(SP)에 공급한다.
상기 복수의 구동 전원 라인(PL) 각각은 게이트 라인(GL)과 나란하도록 제 1 기판(100)의 제 1 비표시 영역에 마련된 하나의 제 1 구동 전원 공통 라인에 공통적으로 연결될 수 있다. 상기 하나의 제 1 구동 전원 공통 라인은 외부로부터 제공되는 화소 구동 전원을 복수의 구동 전원 라인(PL) 각각으로 분배하는 역할을 한다. 상기 제 1 구동 전원 공통 라인은 복수의 데이터 라인(DL) 각각과 전기적으로 분리되도록 게이트 라인(GL)과 동일층에 마련되고, 비아홀을 통해서 복수의 구동 전원 라인(PL) 각각의 끝단과 전기적으로 연결될 수 있다.
추가적으로, 상기 화소 구동 전원은 복수의 구동 전원 라인(PL) 각각의 일측 끝단과 타측 끝단에 공급될 수도 있다. 이를 위해, 복수의 구동 전원 라인(PL) 각각의 일측 끝단은 제 1 기판(100)의 제 1 비표시 영역에 마련된 하나의 제 1 구동 전원 공통 라인에 공통적으로 연결되고, 복수의 구동 전원 라인(PL) 각각의 타측 끝단은 제 1 기판(100)의 제 2 비표시 영역에 마련된 하나의 제 2 구동 전원 공통 라인에 공통적으로 연결된다. 이 경우, 본 예는 제 1 및 제 2 구동 전원 공통 라인을 통해서 복수의 구동 전원 라인(PL) 각각의 상측 끝단 및 하측 끝단 각각에 화소 구동 전원을 인가함으로써 복수의 구동 전원 라인(PL) 각각의 위치별 라인 저항 등에 따라 복수의 구동 전원 라인(PL) 각각에서 발생되는 구동 전원의 전압 강하를 최소화할 수 있다.
상기 제 1 및 제 2 구동 전원 공통 라인 각각은 복수의 데이터 라인(DL)과 동일층에 마련되고, 비아홀을 통해서 복수의 구동 전원 라인(PL) 각각의 끝단과 전기적으로 연결될 수 있다.
상기 복수의 공통 전원 라인(CL)은 복수의 게이트 라인(GL) 각각과 나란하도록 제 1 기판(100) 상에 마련되는 것으로, 복수의 게이트 라인(GL) 각각과 함께 형성될 수 있다. 이러한 복수의 공통 전원 라인(CL) 각각은 외부로부터 제공되는 공통 전원을 인접한 화소(SP)에 공급한다. 이러한 복수의 공통 전원 라인(CL) 각각은 패널 구동부(900)로부터 개별적으로 공통 전원을 공급받을 수 있다. 이 경우 패널 구동부(900)는 복수의 공통 전원 라인(CL) 각각에 공급되는 공통 전원의 전압 레벨을 개별적으로 제어하여 발광 소자(300)의 전기적인 특성 변화 및/또는 후술되는 구동 박막 트랜지스터의 전기적인 특성 변화를 보상할 수 있다.
추가적으로, 복수의 공통 전원 라인(CL)은 제 1 기판(100)의 제 3 및 제 4 비표시 영역 중 적어도 하나의 비표시 영역에 마련된 공통 전원 공급 라인에 공통적으로 연결될 수 있다. 상기 공통 전원 공급 라인은 외부로부터 제공되는 공통 전원을 복수의 공통 전원 라인(CL) 각각으로 분배하는 역할을 한다. 상기 공통 전원 공급 라인은 복수의 게이트 라인(GL) 각각과 전기적으로 분리되도록 데이터 라인(DL)과 동일층에 마련되고, 비아홀을 통해서 복수의 공통 전원 라인(CL) 각각의 끝단과 전기적으로 연결될 수 있다.
상기 복수의 화소(SP) 각각은 게이트 라인(GL)과 데이터 라인(DL)에 의해 정의되는 화소 영역에 마련된다. 복수의 화소(SP) 각각은 실제 빛이 발광되는 최소 단위의 영역으로서, 서브 화소로 정의될 수 있다. 인접한 적어도 3개의 화소(SP)는 컬러 표시를 위한 하나의 단위 화소(UP)를 구성할 수 있다. 예를 들어, 하나의 단위 화소(UP)는 인접한 적색 화소(SP1), 녹색 화소(SP2) 및 청색 화소(SP3)를 포함하며, 휘도 향상을 위해 백색 화소를 더 포함할 수도 있다.
상기 복수의 화소(SP) 각각은 화소 회로(PC)를 포함한다.
상기 화소 회로(PC)는 화소(SP) 내에 정의된 회로 영역에 마련되어 인접한 게이트 라인(GL)과 데이터 라인(DL) 및 구동 전원 라인(PL)에 연결된다. 이러한 화소 회로(PC)는 구동 전원 라인(PL)으로부터 공급되는 화소 구동 전원을 기반으로, 게이트 라인(GL)으로부터의 스캔 펄스에 응답하여 데이터 라인(DL)으로부터의 데이터 신호에 따라 발광 소자(300)에 흐르는 전류를 제어한다. 일 예에 따른 화소 회로(PC)는 스위칭 박막 트랜지스터(T1), 구동 박막 트랜지스터(T2), 및 커패시터(Cst)를 포함한다.
상기 스위칭 박막 트랜지스터(T1)는 게이트 라인(GL)에 연결된 게이트 전극, 데이터 라인(DL)에 연결된 제 1 전극, 및 구동 박막 트랜지스터(T2)의 게이트 전극(N1)에 연결된 제 2 전극을 포함한다. 여기서, 상기 스위칭 박막 트랜지스터(T1)의 제 1 및 제 2 전극은 전류의 방향에 따라 소스 전극 또는 드레인 전극이 될 수 있다. 이러한 상기 스위칭 박막 트랜지스터(T1)는 게이트 라인(GL)에 공급되는 스캔 펄스에 따라 스위칭되어 데이터 라인(DL)에 공급되는 데이터 신호를 구동 박막 트랜지스터(T2)에 공급한다.
상기 구동 박막 트랜지스터(T2)는 스위칭 박막 트랜지스터(T1)로부터 공급되는 전압 및/또는 커패시터(Cst)의 전압에 의해 턴-온됨으로써 구동 전원 라인(PL)으로부터 발광 소자(300)로 흐르는 전류 량을 제어한다. 이를 위해, 일 예에 따른 구동 박막 트랜지스터(T2)는 상기 스위칭 박막 트랜지스터(T1)의 제 2 전극(N1)에 연결된 게이트 전극, 구동 전원 라인(PL)에 연결된 드레인 전극, 및 발광 소자(300)에 연결되는 소스 전극을 포함한다. 이러한 구동 박막 트랜지스터(T2)는 스위칭 박막 트랜지스터(T1)로부터 공급되는 데이터 신호를 기반으로 구동 전원 라인(PL)으로부터 발광 소자(300)로 흐르는 데이터 전류를 제어함으로써 데이터 신호에 비례하는 밝기로 발광 소자(300)를 발광시킨다.
상기 커패시터(Cst)는 구동 박막 트랜지스터(T2)의 게이트 전극(N1)과 소스 전극 사이의 중첩 영역에 마련되어 구동 박막 트랜지스터(T2)의 게이트 전극에 공급되는 데이터 신호에 대응되는 전압을 저장하고, 저장된 전압으로 구동 박막 트랜지스터(T2)를 턴-온시킨다.
상기 복수의 오목부(130) 각각은 복수의 화소(SP) 각각에 정의된 발광 영역에 마련되어 발광 소자(300)를 수납한다. 일 예에 따른 복수의 오목부(130) 각각은 화소(SP), 즉 화소 회로(PC)를 덮도록 제 1 기판(100) 상에 마련된 제 1 평탄화층(또는 보호층)(110)으로부터 오목하게 마련된다. 예를 들어, 복수의 오목부(130) 각각은 제 1 평탄화층(110)의 상면(110a)으로부터 일정한 깊이를 갖는 홈(groove) 또는 컵(cup) 형태를 가질 수 있다. 이러한 복수의 오목부(130) 각각은 제 1 평탄화층(110)에 오목하게 마련되어 발광 소자(300)를 수납함으로써 발광 소자(300)의 두께(또는 높이)에 따른 디스플레이 장치의 두께 증가를 최소화한다.
상기 복수의 발광 소자(300) 각각은 복수의 화소(SP) 각각에 마련된 오목부(130)에 수납된다. 복수의 발광 소자(300) 각각은 해당 화소(SP)의 화소 회로(PC)와 연결됨으로써 화소 회로(PC), 즉 구동 박막 트랜지스터(T2)로부터 공통 전원 라인(CL)으로 흐르는 전류에 비례하는 밝기로 발광한다. 일 예에 따른 발광 소자(300)는 적색 광, 녹색 광, 청색 광, 및 백색 광 중 어느 하나의 광을 방출하는 발광 다이오드 소자 또는 발광 다이오드 칩일 수 있다. 예를 들어, 발광 소자(300)는 마이크로 발광체 또는 마이크로 발광 다이오드 칩일 수 있다. 여기서, 마이크로 발광 다이오드 칩은 1 내지 100 마이크로 미터의 스케일을 가질 수 있으나, 이에 한정되지 않고, 화소 영역 중 화소 회로(PC)가 차지하는 영역을 제외한 나머지 발광 영역의 크기보다 작은 크기를 가질 수 있다.
일 예에 따른 복수의 발광 소자(300) 각각은 제 1 회로 컨택홀(CCH1)을 통해서 구동 박막 트랜지스터(T2)의 소스 전극에 연결된 제 1 전극(E1), 제 2 회로 컨택홀(CCH2)을 통해서 공통 전원 라인(CL)에 연결된 제 2 전극(E2), 및 제 1 전극(E1)과 제 2 전극(E2) 사이에 마련된 발광층을 포함할 수 있다. 이러한 복수의 발광 소자(300) 각각은 제 1 및 제 2 전극(E1, E2)이 오목부(130)에 의해 은폐되지 않고 오목부(130)의 상부 방향으로 노출되도록 오목부(130)에 수납된다. 즉, 복수의 발광 소자(300) 각각은, 수직 축 방향(Z)을 기준으로, 제 1 및 제 2 전극(E1, E2)을 갖는 제 1 부분이 제 1 부분과 반대되는 제 2 부분보다 오목부(130)의 바닥면(130a)으로부터 상대적으로 멀리 이격되어 영상의 표시면에 인접하도록 오목부(130)에 수납된다. 예를 들어, 발광 소자(300)의 제 1 부분을 발광 소자(300)의 상부 그리고 발광 소자(300)의 제 2 부분을 발광 소자(300)의 하부라 가정하면, 본 예는 발광 소자(300)가 상하 반전되지 않은 상태로 오목부(130)에 수납되기 때문에 종래 대비 발광 소자(300)를 상하 반전시키는 공정을 생략할 수 있다. 이러한 발광 소자(300)의 구조에 대해서는 후술하기로 한다.
상기 제 2 기판(500)은 제 1 기판(100)을 덮도록 배치되는 것으로, 대향 기판, 컬러필터 어레이 기판, 또는 봉지 기판(encapsulation substrate)으로 정의될 수 있다. 이러한 제 2 기판(500)은 제 1 기판(100)의 표시 영역(AA)을 둘러싸는 실런트에 의해 제 1 기판(100)과 대향 합착될 수 있다.
추가적으로, 본 발명의 일 예에 따른 발광 다이오드 디스플레이 장치는 스캔 구동 회로(700), 및 패널 구동부(900)를 더 포함한다.
상기 스캔 구동 회로(700)는 패널 구동부(900)로부터 입력되는 게이트 제어 신호에 따라 스캔 펄스를 생성하여 게이트 라인에 공급한다. 일 예에 따른 스캔 구동 회로(700)는 각 화소(SP)에 마련되는 박막 트랜지스터와 동일한 공정으로 제 1 기판(100)의 제 3 비표시 영역에 내장된다. 예를 들어, 스캔 구동 회로(700)는 표시 영역(AA)의 좌측 및/또는 우측 비표시 영역에 마련될 수 있지만, 이에 한정되지 않고, 게이트 라인에 스캔 펄스를 공급할 수 있는 임의의 비표시 영역에 마련된다.
선택적으로, 스캔 구동 회로(700)는 구동 집적 회로 형태로 제작될 수 있다. 이 경우, 일 예에 따른 스캔 구동 회로(700)는 복수의 게이트 라인과 일대일로 연결되도록 제 1 기판(100)의 제 3 및/또는 제 4 비표시 영역에 실장될 수 있다. 다른 예에 따른 스캔 구동 회로(700)는 게이트 연성 회로 필름에 실장될 수 있으며, 이 경우, 게이트 연성 회로 필름은 제 1 기판(100)의 제 3 및/또는 제 4 비표시 영역에 마련된 게이트 패드부에 부착되고, 이로 인하여 스캔 구동 회로(700)는 게이트 연성 회로 필름과 게이트 패드부를 통해서 복수의 게이트 라인과 일대일로 연결될 수 있다.
상기 패널 구동부(900)는 제 1 기판(100)의 제 1 비표시 영역에 마련된 패드부에 연결되어 디스플레이 구동 시스템으로부터 공급되는 영상 데이터에 대응되는 영상을 표시 영역(AA)에 표시한다. 일 예에 따른 패널 구동부(900)는 복수의 데이터 연성 회로 필름(910), 복수의 데이터 구동 집적 회로(930), 인쇄 회로 기판(950), 타이밍 제어부(970), 및 전원 회로(990)를 포함하여 구성된다.
상기 복수의 데이터 연성 회로 필름(910) 각각은 필름 부착 공정에 의해 제 1 기판(100)의 패드부에 부착된다.
상기 복수의 데이터 구동 집적 회로(930) 각각은 복수의 데이터 연성 회로 필름(910) 각각에 개별적으로 실장된다. 이러한 데이터 구동 집적 회로(930)는 타이밍 제어부(970)로부터 제공되는 화소 데이터와 데이터 제어 신호를 수신하고, 데이터 제어 신호에 따라 화소 데이터를 아날로그 형태의 화소별 데이터 전압으로 변환하여 해당하는 데이터 라인(DL)에 공급한다.
상기 인쇄 회로 기판(950)은 복수의 데이터 연성 회로 필름(910)와 연결된다. 인쇄 회로 기판(950)은 타이밍 제어부(970)와 전원 회로(990)를 지지하고, 패널 구동부(900)의 구성들 간의 신호 및 전원을 전달하는 역할을 한다.
상기 타이밍 제어부(970)는 인쇄 회로 기판(950)에 실장되고, 인쇄 회로 기판(950)에 마련된 유저 커넥터를 통해서 디스플레이 구동 시스템으로부터 제공되는 영상 데이터와 타이밍 동기 신호를 수신한다. 타이밍 제어부(970)는 타이밍 동기 신호에 기초해 영상 데이터를 표시 영역(AA)의 화소 배치 구조에 알맞도록 정렬하여 화소 데이터를 생성하고, 생성된 화소 데이터를 데이터 구동 집적 회로(930)에 제공한다. 또한, 타이밍 제어부(970)는 타이밍 동기 신호에 기초해 데이터 제어 신호와 게이트 제어 신호 각각을 생성하여 복수의 데이터 구동 집적 회로(930) 및 스캔 구동 회로(700) 각각의 구동 타이밍을 제어한다.
상기 전원 회로(990)는 인쇄 회로 기판(950)에 실장되고, 외부로부터 입력되는 입력 전원을 이용하여 표시 영역(AA)에 영상을 표시하는데 필요한 각종 전압을 생성하여 해당 구성에 공급한다.
추가적으로, 상기 패널 구동부(900)는 인쇄 회로 기판(950)에 연결된 제어 보드를 더 포함할 수 있다. 이 경우, 상기 타이밍 제어부(970)와 전원 회로(990)는 인쇄 회로 기판(950)에 실장되지 않고 제어 보드에 실장된다. 이에 따라, 상기 인쇄 회로 기판(950)은 복수의 데이터 연성 회로 필름(910)과 제어 보드 사이의 신호 및 전원을 전달하는 역할만 한다.
이와 같은, 본 예에 따른 발광 다이오드 디스플레이 장치는 발광 소자(300)가 화소(SP)의 발광 영역에 마련된 오목부(130)에 수납됨으로써 발광 소자(300)의 실장 공정시 화소(SP)에 실장되는 발광 소자(300)의 오정렬이 방지될 수 있으며 발광 소자(300)의 얼라인 정밀도가 개선될 수 있다. 특히, 본 예에 따른 발광 다이오드 디스플레이 장치는 발광 소자(300)의 전극들이 오목부(130)의 바닥면으로부터 멀리 이격되어 컨택홀(CCH1, CCH2)을 통해서 화소 회로(PC)에 연결됨으로써 발광 소자(300)와 화소 회로(PC) 간의 연결 공정이 단순화될 수 있으며, 발광 소자(300)와 화소 회로(PC)를 연결하는 공정 시간이 단축될 수 있다.
도 3은 도 2에 도시된 하나의 화소에서 구동 박막 트랜지스터와 발광 소자의 연결 구조를 설명하기 위한 단면도이며, 도 4는 도 3에 도시된 발광 소자를 설명하기 위한 단면도이다.
도 3 및 도 4를 도 2와 결부하면, 본 예에 따른 발광 다이오드 디스플레이 장치는 복수의 화소(SP), 제 1 평탄화층(110), 오목부(130), 발광 소자(300), 제 2 평탄화층(140), 화소 전극(AE), 및 공통 전극(CE)을 포함한다.
상기 복수의 화소(SP) 각각은 제 1 기판(100) 상에 마련된 구동 박막 트랜지스터(T2)를 포함하는 화소 회로(PC)를 구비한다.
상기 구동 박막 트랜지스터(T2)는 게이트 전극(GE), 반도체층(SCL), 오믹 컨택층(OCL), 소스 전극(SE), 및 드레인 전극(DE)을 포함한다.
상기 게이트 전극(GE)은 제 1 기판(100) 상에 게이트 라인(GL)과 함께 형성된다. 이러한 게이트 전극(GE)은 게이트 절연층(103)에 의해 덮인다.
상기 게이트 절연층(103)은 무기 물질로 이루어진 단일층 또는 복수의 층으로 구성될 수 있으며, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 등으로 이루어질 수 있다.
상기 반도체층(SCL)은 게이트 전극(GE)과 중첩(overlap)되도록 게이트 절연층(103) 상에 미리 설정된 패턴(또는 섬) 형태로 마련된다. 이러한 반도체층(SCL)은 비정질 실리콘(amorphous silicon), 다결정 실리콘(polycrystalline silicon), 산화물(oxide) 및 유기물(organic material) 중 어느 하나로 이루어진 반도체 물질로 구성될 수 있지만, 이에 제한되지 않는다.
상기 오믹 컨택층(OCL)은 반도체층(SCL) 상에 미리 설정된 패턴(또는 섬) 형태로 마련된다. 여기서, 오믹 컨택층(OCL)은 반도체층(SCL)과 소스/드레인 전극(SE, DE) 간의 오믹 컨택을 위한 것으로, 생략 가능하다.
상기 소스 전극(SE)은 반도체층(SCL)의 일측과 중첩되도록 오믹 컨택층(OCL)의 일측 상에 형성된다. 소스 전극(SE)은 데이터 라인(DL) 및 구동 전원 라인(PL)과 함께 형성된다.
상기 드레인 전극(DE)은 반도체층(SCL)의 타측과 중첩되면서 소스 전극(SE)과 이격되도록 오믹 컨택층(OCL)의 타측 상에 형성된다. 상기 드레인 전극(DE)은 소스 전극(SE)과 함께 형성되는 것으로, 인접한 구동 전원 라인(PL)으로부터 분기되거나 돌출된다.
부가적으로, 화소 회로(PC)를 구성하는 스위칭 박막 트랜지스터(T1)는 상기 구동 박막 트랜지스터(T2)와 동일한 구조로 형성된다. 이때, 스위칭 박막 트랜지스터(T1)의 게이트 전극은 게이트 라인(GL)으로부터 분기되거나 돌출되고, 스위칭 박막 트랜지스터(T1)의 제 1 전극은 데이터 라인(DL)으로부터 분기되거나 돌출되며, 스위칭 박막 트랜지스터(T1)의 제 2 전극은 게이트 절연층(103)에 마련된 비아홀을 통해서 구동 박막 트랜지스터(T2)의 게이트 전극(GE)과 연결된다.
상기 화소 회로(PC)는 층간 절연층(105)에 의해 덮일 수 있다. 상기 층간 절연층(105)은 구동 박막 트랜지스터(T2)를 포함하는 화소 회로(PC)를 덮도록 제 1 기판(100)의 전면(全面)에 마련된다. 일 예에 따른 층간 절연층(105)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx)과 같은 무기 물질로 이루어지거나 벤조사이클로부텐(benzocyclobutene) 또는 포토 아크릴(photo acryl)과 같은 유기 물질로 이루어질 수 있다. 이러한 층간 절연층(105)은 생략 가능하다.
상기 제 1 평탄화층(또는 보호층)(110)은 화소(SP), 즉 화소 회로(PC)를 덮도록 기판(100)의 전면(全面)에 마련되거나 층간 절연층(105)을 덮도록 제 1 기판(100)의 전면(全面)에 마련된다. 이러한 제 1 평탄화층(110)은 구동 박막 트랜지스터(T2)를 포함하는 화소 회로(PC)를 보호하면서 층간 절연층(105) 상에 평탄면을 제공한다. 일 예에 따른 제 1 평탄화층(110)은 벤조사이클로부텐(benzocyclobutene) 또는 포토 아크릴(photo acryl)과 같은 유기 물질로 이루어질 수 있으나, 공정의 편의를 위해 포토 아크릴 물질로 이루어지는 것이 바람직하다.
상기 오목부(130)는 화소(SP)에 정의된 발광 영역에 마련되어 발광 소자(300)를 수납한다. 여기서, 화소(SP)의 발광 영역은 발광 소자(300)와 중첩되는 영역을 포함하여 정의되는 것으로, 보다 구체적으로는 화소 영역 중 화소 회로(PC)가 마련된 회로 영역을 제외한 나머지 영역으로 정의될 수 있다.
일 예에 따른 오목부(130)는 화소 회로(PC)를 덮도록 제 1 기판(100) 상에 마련된 제 1 평탄화층(110)으로부터 일정한 깊이(D1)를 가지도록 오목하게 마련된다. 이때, 오목부(130)는 발광 소자(300)의 두께(또는 전체 높이)에 대응되는 깊이(D1)를 가지도록 제 1 평탄화층(110)의 상면(110a)으로부터 오목하게 마련될 수 있다. 여기서, 오목부(130)의 바닥면(130a)은 발광 소자(300)의 두께에 기초하여 설정된 깊이(D1)를 가지도록 화소(SP)의 발광 영역과 중첩되는 제 1 평탄화층(110)의 일부, 제 1 평탄화층(110)의 전체, 제 1 평탄화층(110)의 전체와 층간 절연층(105)의 일부, 또는 제 1 평탄화층(110)과 층간 절연층(105) 및 게이트 절연층(103)의 전체가 제거되어 형성될 수도 있다. 예를 들어, 오목부(130)는 제 1 평탄화층(110)의 상면(110a)으로부터 2~6 마이크로 미터의 깊이를 가지도록 마련될 수 있다. 이러한 오목부(130)의 바닥면(130a)의 크기는 발광 소자(300)의 제 2 부분(300b)보다 넓은 크기를 갖는 홈(groove) 또는 컵(cup) 형태를 가질 수 있다.
본 예에 따른 발광 소자(300)는 화소(SP)에 마련된 오목부(130)에 수납되어 화소 회로(PC)와 연결된다. 발광 소자(300)는 화소 회로(PC)와 연결되는 제 1 및 제 2 전극(E1, E2)을 갖는 제 1 부분(300a), 및 제 1 부분(300a)과 반대되는 제 2 부분(300b)을 포함한다. 이때, 발광 소자(300)의 제 1 부분(300a)은 제 2 부분(300b)보다 오목부(130)의 바닥면(130a)으로부터 상대적으로 멀리 이격된다. 즉, 발광 소자(300)는 제 1 부분(300a)에 마련된 제 1 및 제 2 전극(E1, E2)이 오목부(130)의 내부, 보다 구체적으로 오목부(130)의 바닥면(130a)과 마주보도록 배치되지 않고, 제 2 기판(500)과 마주보도록 배치된다. 여기서, 발광 소자(300)의 제 1 부분(300a)은 제 2 부분(300b)보다 작은 크기를 가질 수 있으며, 이 경우, 발광 소자(300)는 사다리꼴 형태의 단면을 가질 수 있다.
일 예에 따른 발광 소자(300)는 발광층(EL), 제 1 전극(E1), 및 제 2 전극(E2)을 포함한다.
*상기 발광층(EL)은 제 1 전극(E1)과 제 2 전극(E2) 사이에 흐르는 전류에 따른 전자와 정공의 재결합에 따라 발광한다. 일 예에 따른 발광층(EL)은 제 1 반도체층(310), 활성층(330), 및 제 2 반도체층(350)을 포함한다.
상기 제 1 반도체층(310)은 활성층(330)에 전자를 제공한다. 일 예에 따른 제 1 반도체층(310)은 n-GaN계 반도체 물질로 이루어질 수 있으며, n-GaN계 반도체 물질로는 GaN, AlGaN, InGaN, 또는 AlInGaN 등이 될 수 있다. 여기서, 제 1 반도체층(310)의 도핑에 사용되는 불순물로는 Si, Ge, Se, Te, 또는 C 등이 사용될 수 있다.
상기 활성층(330)은 제 1 반도체층(310)의 일측 상에 마련된다. 이러한 활성층(330)은 우물층과 우물층보다 밴드 갭이 높은 장벽층을 갖는 다중 양자 우물(MQW; Multi Quantum Well) 구조를 갖는다. 일 예에 따른 활성층(330)은 InGaN/GaN 등의 다중 양자 우물 구조를 가질 수 있다.
상기 제 2 반도체층(350)은 활성층(330) 상에 마련되어, 활성층(330)에 정공을 제공한다. 일 예에 따른 제 2 반도체층(350)은 p-GaN계 반도체 물질로 이루어질 수 있으며, p-GaN계 반도체 물질로는 GaN, AlGaN, InGaN, 또는 AlInGaN 등이 될 수 있다. 여기서, 제 2 반도체층(350)의 도핑에 사용되는 불순물로는 Mg, Zn, 또는 Be 등이 이용될 수 있다.
부가적으로, 제 1 반도체층(310)과 활성층(330) 및 제 2 반도체층(350) 각각은 반도체 기판 상에 순차적으로 적층되는 구조로 마련될 수 있다. 여기서, 반도체 기판은 사파이어 기판(sapphire substrate) 또는 실리콘 기판 등의 반도체 물질을 포함한다. 이러한 반도체 기판은 제 1 반도체층(310)과 활성층(330) 및 제 2 반도체층(350) 각각을 성장시키기 위한 성장용 기판으로 사용된 후, 기판 분리 공정에 의해 제 1 반도체층(310)으로부터 분리될 수 있다. 여기서, 기판 분리 공정은 레이저 리프트 오프(Laser Lift Off) 또는 케미컬 리프트 오프(Chemical Lift Off) 등이 될 수 있다. 이에 따라, 발광 소자(300)에서 성장용 반도체 기판이 제거됨에 따라 발광 소자(300)는 얇은 두께를 가질 수 있으며, 이로 인하여 화소(SP)에 마련된 오목부(130) 내에 수납될 수 있다.
상기 제 1 전극(E1)은 제 2 반도체층(350) 상에 마련된다. 이러한 제 1 전극(E1)은 구동 박막 트랜지스터(T2)의 소스 전극(SE)과 연결된다.
상기 제 2 전극(E2)은 활성층(330)과 제 2 반도체층(350)으로부터 전기적으로 분리되도록 제 1 반도체층(310)의 타측 상에 마련된다. 이러한 제 2 전극(E2)은 공통 전원 라인(CL)과 연결된다.
일 예에 따른 제 1 및 제 2 전극(E1, E2) 각각은 Au, W, Pt, Si, Ir, Ag, Cu, Ni, Ti, 또는 Cr 등의 금속 물질 및 그 합금 중 하나 이상을 포함한 물질로 이루어질 수 있다. 다른 예에 따른 제 1 및 제 2 전극(E1, E2) 각각은 투명 도전성 재질로 이루어질 수 있으며, 상기 투명 도전성 재질은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등이 될 수 있지만, 이에 한정되지 않는다.
이와 같은, 발광 소자(300)는 제 1 전극(E1)과 제 2 전극(E2) 사이에 흐르는 전류에 따른 전자와 정공의 재결합에 따라 발광한다. 이때, 발광 소자(300)에서 발생되는 광은 제 1 및 제 2 전극(E1, E2) 각각을 투과하여 외부로 방출되어 영상을 표시한다. 다시 말하여, 발광 소자(300)에서 발생되는 광은 제 1 및 제 2 전극(E1, E2) 각각을 투과하여 오목부(130)의 바닥면(130a)을 향하는 제 1 방향과 반대되는 제 2 방향으로 방출되어 영상을 표시한다.
이와 같은, 발광 소자(300)는 접착 부재(305)에 의해 오목부(130)의 바닥면에 부착된다.
상기 접착 부재(305)는 오목부(130)의 바닥면(130a)과 발광 소자(300) 사이에 개재되어 발광 소자(300)를 오목부(130)의 바닥면(130a)에 부착시킨다. 일 예에 따른 접착 부재(305)는 발광 소자(300)의 제 2 부분(300b), 즉 제 1 반도체층(310)의 이면에 부착(또는 코팅)되어 발광 소자(300)를 오목부(130)에 실장하는 실장 공정시 오목부(130)의 바닥면(130a)에 접착될 수 있다. 다른 예에 따른 접착 부재(305)는 오목부(130)의 바닥면(130a)에 도팅(dotting)되어 발광 소자(300)의 실장 공정시 가해지는 가압력에 의해 퍼짐으로써 발광 소자(300)의 제 2 부분(300b), 즉 제 1 반도체층(310)의 이면에 접착될 수 있다. 이에 따라, 오목부(130)에 실장된 발광 소자(300)는 접착 부재(305)에 의해 1차적으로 위치 고정될 수 있다. 따라서, 본 예에 따르면, 발광 소자(300)의 실장 공정은 발광 소자(300)를 오목부(130)의 바닥면(130a)에 단순 부착하는 방식으로 수행됨으로써 발광 소자(300)의 실장 공정 시간이 단축될 수 있다.
일 예에 따른 발광 소자의 실장 공정은 적색 화소들(SP1) 각각에 적색의 발광 소자를 실장하는 공정, 녹색 화소들(SP2) 각각에 녹색의 발광 소자를 실장하는 공정, 및 청색 화소들(SP3) 각각에 청색의 발광 소자를 실장하는 공정을 포함할 수 있으며, 백색 화소들 각각에 백색의 발광 소자를 실장하는 공정을 더 포함할 수 있다.
일 예에 따른 발광 소자의 실장 공정은 화소들 각각에 백색의 발광 소자를 실장하는 공정만을 포함할 수 있다. 이 경우, 제 1 기판(100) 또는 제 2 기판(500)은 각 화소와 중첩되는 컬러필터층을 포함한다. 컬러필터층은 백색 광 중에서 해당 화소와 대응되는 색상의 파장을 갖는 광만을 투과시킨다.
일 예에 따른 발광 소자의 실장 공정은 화소들 각각에 제 1 색상의 발광 소자를 실장하는 공정만을 포함할 수 있다. 이 경우, 제 1 기판(100) 또는 제 2 기판(500)은 파장 변환층, 및 각 화소와 중첩되는 컬러필터층을 포함한다. 파장 변환층은 제 1 색상의 발광 소자로부터 입사되는 광의 일부를 기반으로 제 2 색상의 광을 방출한다. 컬러필터층은 제 1 색상의 광과 제 2 색상의 광의 혼합에 따른 백색 광 중에서 해당 화소와 대응되는 색상의 파장을 갖는 광만을 투과시킨다. 여기서, 제 1 색상은 청색이 될 수 있고, 제 2 색상은 황색이 될 수 있다.
상기 제 2 평탄화층(140)은 발광 소자(300)를 덮도록 제 1 평탄화층(110) 상에 마련된다. 제 2 평탄화층(140)은 제 1 평탄화층(110)의 상면과 오목부(130)에 배치된 발광 소자(130)의 주변 및 발광 소자(300)의 상면을 덮도록 제 1 기판(100)의 전면(全面) 상에 마련된다. 이때, 제 2 평탄화층(140)은 오목부(130)에 배치된 발광 소자(300)의 주변 공간을 매립하면서 오목부(130)에 배치된 발광 소자(300)의 제 1 및 제 2 전극(E1, E2)을 모두 덮을 수 있을 정도의 두께로 마련될 수 있다. 이러한 제 2 평탄화층(140)은 제 1 평탄화층(110) 상에 평탄면을 제공한다. 또한, 제 2 평탄화층(140)은 오목부(130)에 배치된 발광 소자(300)의 주변 공간을 매립함으로써 접착 부재(305)에 의해 오목부(130)에 1차 고정된 발광 소자(300)를 2차적으로 고정하는 역할도 한다.
상기 화소 전극(AE)은 구동 박막 트랜지스터(T2)와 발광 소자(300)의 제 1 전극(E1)에 전기적으로 연결되는 것으로, 애노드 전극으로 정의될 수 있다. 화소 전극(AE)은 발광 소자(300)의 제 1 전극(E1)과 구동 박막 트랜지스터(T2)에 중첩되는 제 2 평탄화층(140) 상에 마련된다. 이러한 화소 전극(AE)은 층간 절연층(105)과 제 1 평탄화층(110) 및 제 2 평탄화층(140)을 관통하여 마련된 제 1 회로 컨택홀(CCH1)을 통해서 구동 박막 트랜지스터(T2)의 소스 전극(SE)에 전기적으로 연결되고, 제 2 평탄화층(140)에 마련된 제 1 전극 컨택홀(ECH1)을 통해서 발광 소자(300)의 제 1 전극(E1)에 전기적으로 연결된다. 이에 따라, 발광 소자(300)의 제 1 전극(E1)은 화소 전극(AE)을 통해서 구동 박막 트랜지스터(T2)의 소스 전극(SE)과 전기적으로 연결된다. 이와 같이, 화소 전극(AE)은 발광 다이오드 디스플레이 장치가 전면 발광(top emission) 방식일 경우, 투명 도전 물질로 이루어지고, 발광 다이오드 디스플레이 장치가 후면 발광(bottom emission) 방식일 경우, 광 반사 도전 물질로 이루어질 수 있다. 여기서, 투명 도전 물질은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등이 될 수 있지만, 이에 한정되지 않는다. 광 반사 도전 물질은 Al, Ag, Au, Pt, 또는 Cu 등이 될 수 있지만, 이에 한정되지 않는다. 광 반사 도전 물질로 이루어진 화소 전극(AE)은 광 반사 도전 물질을 포함하는 단일층 또는 상기 단일층이 적층된 다중층으로 이루어질 수 있다.
상기 제 1 회로 컨택홀(CCH1)은 구동 박막 트랜지스터(T2)의 소스 전극(SE) 일부와 중첩되는 층간 절연층(105)과 제 1 평탄화층(110) 및 제 2 평탄화층(140)에 마련되어 구동 박막 트랜지스터(T2)의 소스 전극(SE) 일부를 노출시킨다. 이러한 제 1 회로 컨택홀(CCH1)은 포토리소그라피 공정과 식각 공정을 이용한 홀 패터닝 공정에 의해 구동 박막 트랜지스터(T2)의 소스 전극(SE) 일부와 중첩되는 층간 절연층(105)과 제 1 평탄화층(110) 및 제 2 평탄화층(140)이 제거되어 마련될 수 있다.
상기 제 1 전극 컨택홀(ECH1)은 발광 소자(300)의 제 1 전극(E1) 일부 또는 전체를 노출시키는 것으로, 제 1 회로 컨택홀(CCH1)과 함께 마련된다. 이러한 제 1 전극 컨택홀(ECH1)은 포토리소그라피 공정과 식각 공정을 이용한 홀 패터닝 공정에 의해 발광 소자(300)의 제 1 전극(E1) 일부 또는 전체와 중첩되는 제 2 평탄화층(140)이 제거되어 마련될 수 있다. 여기서, 제 1 회로 컨택홀(CCH1)과 제 1 전극 컨택홀(ECH1)이 서로 다른 깊이를 가지므로, 본 예는 하프 톤 마스크를 이용한 포토리소그라피 공정을 통해서 제 2 평탄화층(140) 상에 마스크 패턴을 형성하고, 마스크 패턴을 이용한 식각 공정을 통해서 제 1 회로 컨택홀(CCH1)과 제 1 전극 컨택홀(ECH1) 각각을 동시에 형성할 수 있다.
상기 공통 전극(CE)은 발광 소자(300)의 제 2 전극(E2)과 공통 전원 라인(CL)에 전기적으로 연결되는 것으로, 캐소드 전극으로 정의될 수 있다. 공통 전극(CE)은 발광 소자(300)의 제 2 전극(E2)과 공통 전원 라인(CL)에 중첩되는 제 2 평탄화층(140) 상에 마련된다. 여기서, 공통 전극(CE)은 화소 전극(AE)과 동일한 물질로 이루어질 수 있다. 이러한 공통 전극(CE)은 게이트 절연층(103)과 층간 절연층(105)과 제 1 평탄화층(110) 및 제 2 평탄화층(140)을 관통하여 마련된 제 2 회로 컨택홀(CCH2)을 통해서 공통 전원 라인(CL)에 전기적으로 연결되고, 제 2 평탄화층(140)에 마련된 제 2 전극 컨택홀(ECH2)을 통해서 발광 소자(300)의 제 2 전극(E2)에 전기적으로 연결된다. 이에 따라, 발광 소자(300)의 제 2 전극(E2)은 공통 전극(CE)을 통해서 공통 전원 라인(CL)과 전기적으로 연결된다.
상기 제 2 회로 컨택홀(CCH2)은 공통 전원 라인(CL)의 일부와 중첩되는 게이트 절연층(103)과 층간 절연층(105)과 제 1 평탄화층(110) 및 제 2 평탄화층(140)에 마련되어 공통 전원 라인(CL)의 일부를 노출시킨다. 이러한 제 2 회로 컨택홀(CCH2)은 포토리소그라피 공정과 식각 공정을 이용한 홀 패터닝 공정에 의해 공통 전원 라인(CL)의 일부와 중첩되는 게이트 절연층(103)과 층간 절연층(105)과 제 1 평탄화층(110) 및 제 2 평탄화층(140)이 제거되어 마련될 수 있다. 제 2 회로 컨택홀(CCH2)은 제 1 회로 컨택홀(CCH1)과 제 1 전극 컨택홀(ECH1)과 함께 마련된다.
상기 제 2 전극 컨택홀(ECH2)은 발광 소자(300)의 제 2 전극(E2) 일부 또는 전체를 노출시키는 것으로, 제 2 회로 컨택홀(CCH2)과 함께 마련된다. 이러한 제 2 전극 컨택홀(ECH2)은 포토리소그라피 공정과 식각 공정을 이용한 홀 패터닝 공정에 의해 발광 소자(300)의 제 2 전극(E2) 일부 또는 전체와 중첩되는 제 2 평탄화층(140)이 제거되어 마련될 수 있다. 여기서, 제 2 회로 컨택홀(CCH2)과 제 2 전극 컨택홀(ECH2)은 제 1 회로 컨택홀(CCH1)과 제 1 전극 컨택홀(ECH1)과 동일한 홀 패터닝 공정에 의해 마련될 수 있다.
상기 화소 전극(AE) 및 상기 공통 전극(CE)은 제 1 및 제 2 회로 컨택홀(CCH1, CCH2)과 제 1 및 제 2 전극 컨택홀(ECH1, ECH2)을 포함하는 제 2 평탄화층(140) 상에 전극 물질을 증착하는 증착 공정과 포토리소그라피 공정 및 식각 공정을 이용한 전극 패터닝 공정에 의해 동시에 마련될 수 있다. 이에 따라, 본 예는 발광 소자(300)와 화소 회로(PC)를 연결하는 화소 전극(AE) 및 상기 공통 전극(CE)을 동시에 형성할 수 있으므로, 전극 연결 공정을 단순화할 수 있으며, 발광 소자(300)와 화소 회로(PC)를 연결하는 공정 시간을 크게 단축시키고, 이를 통해서 발광 다이오드 디스플레이 장치의 생산성을 향상시킬 수 있다.
본 예에 따른 발광 다이오드 디스플레이 장치는 제 2 기판(500)을 더 포함한다.
상기 제 2 기판(500)은 제 1 기판(100)의 패드부를 제외한 나머지 부분을 덮도록 배치됨으로써 제 1 기판(100) 상에 마련된 화소 어레이를 보호하는 것으로, 컬러필터 어레이 기판, 대향 기판 또는 봉지 기판으로 정의될 수 있다. 예를 들어, 일 예에 따른 제 2 기판(500)은 투명 유리 재질 또는 투명 플라스틱 재질로 이루어질 수 있지만, 이에 한정되지 않는다.
일 예에 따른 제 2 기판(500)은 블랙 매트릭스(510)를 포함한다.
상기 블랙 매트릭스(510)는 제 1 기판(100)에 마련된 각 화소(SP)의 개구 영역을 정의한다. 즉, 블랙 매트릭스(510)는 각 화소(SP)의 발광 소자(300)와 중첩되는 개구 영역을 제외한 나머지 차광 영역과 중첩되는 제 2 기판(500) 상에 마련됨으로써 인접한 개구 영역 사이의 혼색을 방지한다. 일 예에 따른 블랙 매트릭스(510)는 복수의 게이트 라인(GL)과 복수의 공통 전원 라인(CL) 및 각 화소(SP)의 화소 회로(PC) 각각을 덮는 복수의 제 1 차광 패턴, 복수의 데이터 라인(DL)과 복수의 구동 전원 라인(PL) 각각을 덮는 복수의 제 2 차광 패턴, 및 제 2 기판(500)의 가장자리 부분을 덮는 제 3 차광 패턴을 포함할 수 있다. 여기서, 제 1 내지 제 3 차광 패턴은 동일한 층에 마련될 수 있고, 이로 인하여 블랙 매트릭스(510)는 메쉬 형태를 가질 수 있다.
추가적으로, 제 2 기판(500)은 블랙 매트릭스(510)에 의해 정의되는 개구 영역에 마련된 광추출층(530)을 더 포함할 수 있다. 상기 광추출층(530)은 투명 물질로 이루어져 발광 소자(300)로부터 방출되는 광을 외부로 추출하는 역할을 한다. 발광 소자(300)와 마주하는 광추출층(530)의 대향면은 발광 소자(300)로부터 방출되는 광의 직진성을 증가시키기 위한 렌즈 형태를 가질 수 있다. 이러한 광추출층(530)은 제 2 기판(500)에 마련된 블랙 매트릭스(510)와 개구 영역 간의 단차를 최소화하는 역할도 함께 한다.
한편, 각 화소(SP)에 배치된 발광 소자(300)가 백색 광을 방출할 경우, 제 2 기판(500)은 상기 광추출층(530) 대신에 개구 영역에 마련된 컬러필터층(530)을 포함한다.
상기 컬러필터층(530)은 복수의 화소(SP) 각각에 정의된 색상에 대응되는 적색 컬러필터, 녹색 컬러필터, 및 청색 컬러필터를 포함할 수 있다. 이러한 컬러필터층(530)은 화소(SP)에서 방출되는 방출되는 백색 광 중에서 해당 화소와 대응되는 색상의 파장을 갖는 광만을 투과시킨다.
본 예에 따른 발광 다이오드 디스플레이 장치는 화소(SP)와 발광 소자(300)를 포함하는 제 1 기판(100)의 상면을 덮는 봉지층(encapsulation layer; 160)을 더 포함한다.
상기 봉지층(160)은 화소(SP)와 발광 소자(300)를 덮도록 제 2 기판(500)과 제 1 기판(100) 사이에 마련된다. 즉, 봉지층(160)은 화소(SP)와 발광 소자(300)를 포함하는 제 1 기판(100)의 상면에 코팅됨으로써 제 1 기판(100)에 마련된 화소(SP) 및 발광 소자(300)를 보호한다. 일 예에 따른 봉지층(160)은 OCA(optical clear adhesive) 또는 OCR(optical clear resin)이 될 수 있지만, 이에 한정되지 않는다.
일 예에 따른 봉지층(160)은 열 및/또는 광 경화성 수지로 이루어져 액상 상태로 제 1 기판(100)의 상면에 코팅된 후, 열 및/또는 광을 이용한 경화 공정에 의해 경화될 수 있다. 이때, 봉지층(160)의 경화 공정은 제 1 기판(100)의 상면에 코팅된 봉지층(160)과 제 2 기판(500)의 합착 공정 이후에 수행될 수 있다. 이러한 봉지층(160)은 제 1 기판(100)과 제 2 기판(500)의 합착 공정시 제 2 기판(500)의 눌림을 완충하는 역할도 한다.
본 예에 따른 발광 다이오드 디스플레이 장치는 제 1 기판(100)과 발광 소자(300) 사이에 배치된 반사층(101)을 더 포함한다.
상기 반사층(101)은 발광 소자(300)와 중첩되도록 오목부(130)의 바닥면(130a)과 제 1 기판(100) 사이에 배치된다. 일 예에 따른 반사층(101)은 구동 박막 트랜지스터(T2)의 게이트 전극(GE)과 동일한 물질로 이루어져 게이트 전극(GE)과 동일한 층에 마련될 수 있다. 이러한 반사층(101)은 발광 소자(300)로부터 입사되는 광을 제 2 기판(500) 쪽으로 반사시킨다. 이에 따라, 본 예에 따른 발광 다이오드 디스플레이 장치는 반사층(101)을 포함함에 따라 전면 발광(top emission) 구조를 갖는다.
선택적으로, 상기 반사층(101)은 구동 박막 트랜지스터(T2)의 소스/드레인 전극(SE/DE)과 동일한 물질로 이루어져 소스/드레인 전극(SE/DE)과 동일한 층에 마련될 수도 있다.
도 5는 도 3에 도시된 오목부의 변형 예를 설명하기 위한 도면이다.
도 5를 참조하면, 변형 예에 따른 오목부(130)는 하나의 단위 화소(UP)를 구성하는 인접한 적어도 3개의 화소들(SP1, SP2, SP3) 각각마다 각기 다른 깊이(D1, D2, D3)로 마련될 수 있다. 즉, 변형 예에 따른 오목부(130)는 해당 화소에 배치될 발광 소자(300)의 높이를 기반으로 제 1 평탄화층(110)으로부터 각기 다른 깊이(D1, D2, D3)로 마련됨으로써 적색 발광 소자(300-1), 녹색 발광 소자(300-2), 및 청색 발광 소자(300-3) 간의 높이 편차(또는 단차)를 제거하거나 최소화한다.
본 예에 따른 발광 다이오드 디스플레이 장치는 컬러 영상을 구현하기 위하여, 적색 화소(SP1), 녹색 화소(SP2), 및 청색 화소(SP3)를 포함하며, 발광 소자(300)는 적색 발광 소자(300-1), 녹색 발광 소자(300-2), 및 청색 발광 소자(300-3)로 구분되어, 해당 색상의 화소에 마련된 오목부(130)에 배치된다. 이때, 적색 발광 소자(300-1), 녹색 발광 소자(300-2), 및 청색 발광 소자(300-3) 각각은 제조 공정 상의 공정 오차 등에 의해 각기 다른 높이(또는 두께)를 가질 수 있다. 예를 들어, 발광 소자(300)의 두께가 적색 발광 소자(300-1), 녹색 발광 소자(300-2), 및 청색 발광 소자(300-3)의 순서로 두꺼울 수 있다. 이 경우, 변형 예에 따른 오목부(130)의 깊이(D1, D2, D3)는 해당 발광 소자의 높이를 기반으로 적색 화소(SP1), 녹색 화소(SP2), 및 청색 화소(SP3)의 순서로 깊게 마련된다.
따라서, 본 예는 해당 화소에 배치될 발광 소자(300)의 높이를 기반으로 각 화소의 오목부(130)를 각기 다른 깊이(D1, D2, D3)로 마련함으로써 각 화소에 배치된 발광 소자(300-1, 300-2, 300-3) 각각의 최상부면, 예를 들어 제 1 전극들(E1)을 동일한 수평 선상(HL)에 위치시킬 수 있고, 이를 통해서 상기 제 1 및 제 2 전극 컨택홀의 패터닝 공정에서 발광 소자(300-1, 300-2, 300-3) 각각의 높이 편차로 인하여 발광 소자(300-1, 300-2, 300-3) 각각의 제 1 전극(E1)이 노출되지 않는 오픈 불량을 방지할 수 있다. 또한, 본 예는 전면 발광(top emission) 구조에서, 각 화소에 각기 다른 깊이(D1, D2, D3)로 마련되는 오목부(130)를 통해서 각 화소에 배치된 발광 소자(300-1, 300-2, 300-3)와 반사층(101) 간의 광학 거리를 최적화함으로써 반사층(101)의 반사 효율을 개선할 수 있으며, 이를 통해서 발광 소자(300-1, 300-2, 300-3)의 광 효율을 극대화할 수 있다.
도 6은 본 발명의 다른 예에 따른 발광 다이오드 디스플레이 장치를 설명하기 위한 도면으로서, 이는 도 3에 도시된 발광 다이오드 디스플레이 장치에 파장 변환층을 추가로 구성한 것이다. 이에 따라, 이하에서는 파장 변환층 및 이와 관련된 구성에 대해서만 설명하기로 한다.
도 6을 참조하면, 본 예에서, 파장 변환층(170)은 제 1 기판(100)과 제 2 기판(500) 사이에 마련된다. 이러한 파장 변환층(170)은 복수의 화소(SP1, SP2, SP3) 각각에 백색을 제외한 제 1 색상의 광을 방출하는 발광 소자(300)가 동일하게 배치되는 경우에 단위 화소(UP)의 컬러 구현을 위해 봉지층(160)의 상면에 마련된다.
상기 파장 변환층(170)은 제 1 기판(100)에 마련된 봉지층(160)의 상면에 마련되되, 제 1 기판(100)의 표시 영역과 중첩되는 봉지층(160) 상에 마련된다. 일 예로서, 파장 변환층(170)은 액상 상태로 제 1 기판(110)의 상면에 직접적으로 코팅된 후, 열 및/또는 광을 이용한 경화 공정에 의해 경화될 수 있다. 다른 예로서, 파장 변환층(170)은 시트 형태로 제작되어 봉지층(160)의 상면에 직접적으로 부착될 수 있다.
상기 파장 변환층(170)은 각 화소(SP1, SP2, SP3)의 발광 소자(300)로부터 입사되는 제 1 색상의 광을 기반으로 제 2 색상의 광을 방출한다. 즉, 파장 변환층(170)은 제 1 색상의 광을 흡수하고 재발광하여 제 2 색상의 광을 방출한다. 여기서, 제 1 색상의 광은 청색이고, 제 2 색상의 광은 황색일 수 있다.
일 예에 따른 파장 변환층(170)은 형광체 또는 양자점을 포함할 수 있다. 일 예에 따른 형광체는 청색의 광에 의해 여기되어 황색의 광을 방출하는 황색의 형광체일 수 있으며, 예를 들면, YAG(Yttrium Aluminum Garnet)계 물질일 수 있다. 일 예에 따른 양자점은 청색의 광에 의해 여기되어 황색의 광을 방출하는 황색 파장의 광을 방출하는 크기를 가지며, 예를 들어, CdS, CdSe, CdTe, ZnS, ZnSe, GaAs, GaP, GaAs-P, Ga-Sb, InAs, InP, InSb, AlAs, AlP, 또는 AlSb 등으로 이루어질 수 있다.
상기 파장 변환층(170)에서 재발광되어 제 2 기판(500) 쪽으로 방출되는 제 2 색상의 광은 파장 변환층(170)에서 재발광되지 않고 제 2 기판(500) 쪽으로 방출되는 제 1 색상의 광과 혼합되어 백색 광으로 변환된다. 상기 백색 광은 각 화소(SP1, SP2, SP3)와 중첩되도록 제 2 기판(500)에 마련된 컬러필터층(530)에 의해 필터링되어 각 화소(SP1, SP2, SP3)에 대응되는 컬러 광으로 방출된다.
따라서, 본 예는 복수의 화소(SP1, SP2, SP3) 각각의 오목부(130)에 동일한 발광 소자(300)를 배치함으로써 화소의 구분 없이 발광 소자의 실장 공정을 진행할 수 있으며, 이로 인하여 발광 소자의 실장 공정 시간을 단축시킬 수 있다.
도 7은 본 발명의 다른 예에 따른 발광 다이오드 디스플레이 장치를 설명하기 위한 단면도로서, 이는 도 1 내지 도 4에 도시된 발광 다이오드 디스플레이 장치의 접착 부재를 변경한 것이다. 이에 따라, 이하에서는 접착 부재 및 이와 관련된 구성에 대해서만 설명하기로 한다.
도 7을 참조하면, 본 예에서, 접착 부재(305)는 제 1 평탄화층(110)의 상면(110a)과 오목부(130)의 측면과 바닥면(130a)에 코팅된다. 즉, 접착 부재(305)은 제 1 평탄화층(110)에 마련된 제 1 및 제 2 회로 컨택홀(CCH1, CCH2)를 제외한 제 1 평탄화층(110)의 나머지 전체를 덮도록 마련된다. 다시 말하여, 접착 부재(305)는 제 1 평탄화층(110)과 제 2 평탄화층(140) 사이에 개재되고, 제 1 평탄화층(110)과 발광 소자(300) 사이에 개재된다.
일 예에 따른 접착 부재(305)는 오목부(130)가 마련된 제 1 평탄화층(110)의 상면(110a) 전체에 일정한 두께로 코팅되되, 제 1 및 제 2 회로 컨택홀(CCH1, CCH2) 각각이 마련될 제 1 평탄화층(110)의 상면(110a)에 코팅된 접착 부재(305)의 일부는 제 1 및 제 2 회로 컨택홀(CCH1, CCH2)의 형성시 제거된다. 이에 따라, 본 예는 발광 소자(300)의 실장 공정 직전에, 접착 부재(305)를 오목부(130)가 마련된 제 1 평탄화층(110)의 상면(110a) 전체에 일정한 두께를 가지도록 코팅함으로써 도 1 내지 도 4에 도시된 예보다 접착 부재(305)를 형성하는 공정 시간을 단축시킬 수 있다.
본 예에서, 접착 부재(305)가 제 1 평탄화층(110)의 상면 전체에 마련되기 때문에 본 예의 제 2 평탄화층(140)은 접착 부재(305)를 덮도록 마련되는 것을 제외하고는 도 3에 도시된 봉지층과 동일하다.
도 8은 본 발명의 다른 예에 따른 발광 다이오드 디스플레이 장치를 설명하기 위한 도면으로서, 이는 도 3에 도시된 발광 다이오드 디스플레이 장치에서 제 2 기판을 생략하여 구성한 것이다. 이에 따라, 이하에서는 제 2 기판의 생략과 관련된 구성에 대해서만 설명하기로 한다.
도 8을 참조하면, 본 예에 따른 발광 다이오드 디스플레이 장치는 도 3에 도시된 발광 다이오드 디스플레이 장치에서 제 2 기판 대신에 커버층(400)을 포함한다.
상기 커버층(400)은 봉지층(160)을 덮도록 형성되어 각 화소(SP)를 보호하면서 각 화소(SP)의 발광 소자(300)에서 방출되는 광을 효율적으로 외부로 방출시킨다. 일 예에 따른 커버층(190)은 상대적으로 낮은 굴절율을 갖는 물질로 이루어질 수 있다. 예를 들어, 커버층(190)은 LiF, MgF2, CaF2, 또는 ScF3의 물질로 형성될 수 있으며, 서로 다른 굴절율을 갖는 다중층 구조를 가질 수 있다.
추가적으로, 본 예에 따른 발광 다이오드 디스플레이 장치는 봉지층(160)과 커버층(400) 사이에 마련된 블랙 매트릭스(180)을 더 포함한다.
상기 블랙 매트릭스(180)는 각 화소(SP)의 발광 영역과 중첩되는 개구 영역을 정의하는 것으로, 각 화소(SP)의 발광 영역을 제외한 나머지 차광 영역과 중첩되는 봉지층(160)의 상면에 마련됨으로써 인접한 화소(SP) 사이의 혼색을 방지한다. 이러한 블랙 매트릭스(180)는 봉지층(160)의 상면에 직접적으로 마련되는 것을 제외하고는 도 3 또는 도 6에 도시된 블랙 매트릭스와 동일한 형태를 가지므로 이에 대한 중복 설명은 생략한다.
한편, 각 화소(SP)에 배치된 발광 소자(300)가 백색 광을 방출할 경우, 본 예에 따른 발광 다이오드 디스플레이 장치는 컬러필터층(190)을 더 포함할 수 있다.
상기 컬러필터층(190)은 블랙 매트릭스(180)에 의해 정의된 개구 영역과 중첩되는 봉지층(160)의 상면에 직접적으로 형성되는 것으로, 복수의 화소(SP) 각각에 정의된 색상에 대응되는 적색 컬러필터, 녹색 컬러필터, 및 청색 컬러필터를 포함할 수 있다. 이러한 컬러필터층(190)은 화소(SP)에서 방출되는 방출되는 백색 광 중에서 해당 화소와 대응되는 색상의 파장을 갖는 광만을 투과시킨다.
추가적으로, 본 예에 따른 발광 다이오드 디스플레이 장치에서, 오목부(130)의 바닥면(130a)과 발광 소자(300) 사이에만 개재된 접착 부재(305)는 도 7에 도시된 접착 부재(305)로 변경될 수 있다. 즉, 본 예에서, 접착 부재(305)는 제 1 평탄화층(110)과 제 2 평탄화층(140) 사이에 개재되고, 제 1 평탄화층(110)과 발광 소자(300) 사이에 개재될 수 있다.
도 9는 본 발명의 다른 예에 따른 발광 다이오드 디스플레이 장치를 설명하기 위한 도면으로서, 이는 도 8에 도시된 발광 다이오드 디스플레이 장치에 파장 변환층을 추가로 구성한 것이다. 이에 따라, 이하에서는 파장 변환층 및 이와 관련된 구성에 대해서만 설명하기로 한다.
도 9를 참조하면, 본 예에서, 파장 변환층(170)은, 복수의 화소(SP1, SP2, SP3) 각각에 백색을 제외한 제 1 색상의 광을 방출하는 발광 소자(300)가 동일하게 배치되는 경우, 단위 화소(UP)의 컬러 구현을 위해 봉지층(160)의 상면에 마련된다. 즉, 파장 변환층(170)은 블랙 매트릭스(180)와 컬러필터층(190) 각각과 봉지층(160) 사이에 마련된다. 이러한 파장 변환층(170)은 도 6에 도시된 파장 변환층과 동일하므로, 이에 대한 중복 설명은 생략하기로 한다.
상기 블랙 매트릭스(510)는 각 화소(SP)의 발광 영역을 제외한 나머지 차광 영역과 중첩되는 파장 변환층(170) 상에 직접적으로 형성된다.
상기 컬러필터층(190)은 블랙 매트릭스(180)에 의해 정의되는 개구 영역과 중첩되는 파장 변환층(170)의 상면에 직접적으로 형성되는 것으로, 복수의 화소(SP) 각각에 정의된 색상에 대응되는 적색 컬러필터, 녹색 컬러필터, 및 청색 컬러필터를 포함할 수 있다. 이러한 컬러필터층(190)은 화소(SP)에서 방출되는 방출되는 백색 광 중에서 해당 화소와 대응되는 색상의 파장을 갖는 광만을 투과시킨다.
추가적으로, 본 예에 따른 발광 다이오드 디스플레이 장치에서, 오목부(130)의 바닥면(130a)과 발광 소자(300) 사이에만 개재된 접착 부재(305)는 도 7에 도시된 접착 부재(305)로 변경될 수 있다. 즉, 본 예에서, 접착 부재(305)는 제 1 평탄화층(110)과 제 2 평탄화층(140) 사이에 개재되고, 제 1 평탄화층(110)과 발광 소자(300) 사이에 개재될 수 있다.
도 10은 본 발명의 다른 예에 따른 발광 다이오드 디스플레이 장치를 설명하기 위한 도면으로서, 이는 도 9에 도시된 발광 다이오드 디스플레이 장치에 격벽을 추가로 구성한 것이다. 이에 따라, 이하에서는 격벽 및 이와 관련된 구성에 대해서만 설명하기로 한다.
도 10을 참조하면, 본 예에서, 격벽(175)은 각 화소(SP)의 발광 소자(300)와 중첩되는 개구 영역을 정의하도록 봉지층(160)의 상면에 직접적으로 형성된다. 즉, 격벽(175)은 각 화소(SP)의 발광 영역을 제외한 나머지 차광 영역과 중첩되는 봉지층(160)의 상면에 직접적으로 형성되어 각 화소(SP)의 개구 영역을 정의한다. 이러한 격벽(175)은 인접한 화소(SP) 사이의 혼색을 방지한다.
상기 봉지층(160)의 상면에 격벽(175)이 마련됨에 따라서 전술한 파장 변환층(170)은 격벽(175)에 의해 정의되는 각 화소(SP)의 개구 영역과 중첩되는 봉지층(160)의 상면에 직접적으로 형성된다. 이에 따라, 본 예는 격벽(175)을 통해서 인접한 화소(SP) 사이의 혼색을 방지하면서 각 화소(SP)의 개구 영역 상에만 파장 변환층(170)이 마련됨으로써 파장 변환층(170)의 재료비를 저감시킬 수 있다.
상기 봉지층(160)의 상면에 격벽(175)이 마련됨에 따라서 전술한 블랙 매트릭스(180)는 상기 격벽(175)과 동일한 형태를 가지도록 격벽(175)의 상면에 마련된다.
추가적으로, 본 예에 따른 발광 다이오드 디스플레이 장치에서, 오목부(130)의 바닥면(130a)과 발광 소자(300) 사이에만 개재된 접착 부재(305)는 도 7에 도시된 접착 부재(305)로 변경될 수 있다. 즉, 본 예에서, 접착 부재(305)는 제 1 평탄화층(110)과 제 2 평탄화층(140) 사이에 개재되고, 제 1 평탄화층(110)과 발광 소자(300) 사이에 개재될 수 있다.
도 11은 본 발명의 다른 예에 따른 발광 다이오드 디스플레이 장치를 설명하기 위한 도면으로서, 이는 도 8에 도시된 발광 다이오드 디스플레이 장치에서 봉지층을 블랙 매트릭스와 컬러필터층으로 구성한 것이다. 이에 따라, 이하에서는 블랙 매트릭스와 컬러필터층 및 이와 관련된 구성에 대해서만 설명하기로 한다.
도 11을 참조하면, 본 예에서, 블랙 매트릭스(180)는 제 1 기판(100) 상에 직접적으로 마련되어 각 화소(SP)의 발광 영역과 중첩되는 개구 영역을 정의하는 것으로, 인접한 화소(SP)들 간의 혼색으로 원천적으로 차단하여 디스플레이 장치의 블랙 휘도를 감소시켜 디스플레이 장치가 리얼 블랙(Real Black)을 구현할 수 있도록 한다. 이를 위해, 일 예에 따른 블랙 매트릭스(180)는 미리 설정된 개구 영역을 제외한 나머지 제 2 평탄화층(140), 화소 전극(AE), 공통 전극(CE), 제 1 및 제 2 회로 컨택홀(CCH1, CCH2)을 덮도록 형성되어 각 화소(SP)의 개구 영역을 정의한다. 보다 구체적으로, 일 예에 따른 블랙 매트릭스(180)는 제 1 및 제 2 회로 컨택홀(CCH1, CCH2) 각각에 충진되면서 제 2 평탄화층(140)과 화소 전극(AE) 및 공통 전극(CE) 각각의 상면에 직접적으로 형성되는 것을 제외하고는 도 7에 도시된 블랙 매트릭스와 동일하다.
상기 컬러필터층(190)은 블랙 매트릭스(180)에 의해 정의되는 개구 영역과 중첩되는 제 2 평탄화층(140)과 화소 전극(AE) 및 공통 전극(CE) 각각의 상면에 직접적으로 형성되는 것으로, 복수의 화소(SP) 각각에 정의된 색상에 대응되는 적색 컬러필터, 녹색 컬러필터, 및 청색 컬러필터를 포함할 수 있다. 이러한 컬러필터층(190)은 화소(SP)에서 방출되는 방출되는 백색 광 중에서 해당 화소와 대응되는 색상의 파장을 갖는 광만을 투과시킨다.
추가적으로, 본 예에 따른 발광 다이오드 디스플레이 장치에서, 오목부(130)의 바닥면(130a)과 발광 소자(300) 사이에만 개재된 접착 부재(305)는 도 7에 도시된 접착 부재(305)로 변경될 수 있다. 즉, 본 예에서, 접착 부재(305)는 제 1 평탄화층(110)과 제 2 평탄화층(140) 사이에 개재되고, 제 1 평탄화층(110)과 발광 소자(300) 사이에 개재될 수 있다.
이와 같은, 본 예에 따른 발광 다이오드 디스플레이 장치는 블랙 매트릭스(151)가 제 2 평탄화층(140)의 상면에 직접적으로 마련됨에 따라 블랙 휘도가 감소되어 리얼 블랙(Real Black)을 구현할 수 있다.
도 12는 본 발명의 다른 예에 따른 발광 다이오드 디스플레이 장치를 설명하기 위한 도면으로서, 이는 도 3에 도시된 발광 다이오드 디스플레이 장치에서 공통 전극과 발광 소자의 연결 구조를 변경한 것이다. 이에 따라, 이하에서는 공통 전극과 발광 소자의 연결 구조와 관련된 구성에 대해서만 설명하기로 한다.
도 12를 참조하면, 본 예에 따른 발광 다이오드 디스플레이 장치는 복수의 화소(SP), 제 1 평탄화층(110), 오목부(130), 발광 소자(300), 제 2 평탄화층(140), 화소 전극(AE), 제 3 평탄화층(150), 및 공통 전극(CE)을 포함한다.
상기 복수의 화소(SP), 제 1 평탄화층(110), 오목부(130), 발광 소자(300), 제 2 평탄화층(140), 및 화소 전극(AE) 각각은 도 3에 도시된 발광 다이오드 디스플레이와 동일하므로, 이에 대한 중복 설명은 생략하기로 한다.
상기 제 3 평탄화층(150)은 화소 전극(AE)을 덮도록 제 2 평탄화층(140) 상에 마련된다. 이때, 제 3 평탄화층(150)은 제 2 평탄화층(140)과 동일한 물질로 이루어질 수 있다.
상기 공통 전극(CE)은 발광 소자(300)의 제 2 전극(E2)과 전기적으로 연결되는 것으로, 캐소드 전극으로 정의될 수 있다. 공통 전극(CE)은 발광 소자(300)의 제 2 전극(E2)과 중첩되는 제 3 평탄화층(150) 상에 마련된다. 이러한 공통 전극(CE)은 제 3 평탄화층(150) 및 제 2 평탄화층(140)을 관통하여 마련된 제 2 전극 컨택홀(ECH2)을 통해서 발광 소자(300)의 제 2 전극(E2)에 전기적으로 연결된다.
상기 공통 전극(CE)은 발광 소자(300)의 제 2 전극(E2)과 전기적으로 연결되도록 제 3 평탄화층(150)의 전면(全面)에 마련된다. 즉, 제 1 기판(100)에 정의된 표시 영역 전체에 마련되어 복수의 화소(SP) 각각에 배치된 발광 소자(300)의 제 2 전극(E2) 각각에 공통적으로 연결된다. 이에 따라, 본 예는 공통 전극(CE)의 저항 값을 저감시킬 수 있다. 이러한 공통 전극(CE)은 반사율이 낮은 투명 도전성 물질로 이루어질 수 있다.
상기 공통 전극(CE)은 패드부를 통해서 패널 구동부로부터 공통 전원을 공급받을 수 있다. 나아가, 공통 전극(CE)은 스캔 구동 회로를 통해서 공통 전원을 추가적으로 공급받을 수 있다. 이에 따라, 본 예는 도 3에 도시된 공통 전원 라인(CL) 및 제 2 회로 컨택홀(CCH2)을 생략할 수 있다.
상기 제 2 전극 컨택홀(ECH2)은 발광 소자(300)의 제 2 전극(E2) 일부 또는 전체를 노출시킨다. 이러한 제 2 전극 컨택홀(ECH2)은 포토리소그라피 공정과 식각 공정을 이용한 홀 패터닝 공정에 의해 발광 소자(300)의 제 2 전극(E2) 일부 또는 전체와 중첩되는 제 3 평탄화층(150) 및 제 2 평탄화층(140)이 제거되어 마련될 수 있다.
본 예에 따른 발광 다이오드 디스플레이 장치는 공통 전극(CE)을 덮는 봉지층(160)을 더 포함한다.
상기 봉지층(160)은 공통 전극(CE)과 제 2 전극 컨택홀(ECH2)을 덮도록 제 1 기판(100) 상에 코팅됨으로써 제 1 기판(100)에 마련된 화소(SP) 및 발광 소자(300)를 보호한다. 일 예에 따른 봉지층(160)은 OCA(optical clear adhesive) 또는 OCR(optical clear resin)이 될 수 있지만, 이에 한정되지 않는다.
본 예 따른 발광 다이오드 디스플레이 장치는 봉지층(160)의 상면과 결합되는 제 2 기판(500)을 더 포함한다.
상기 제 2 기판(500)은 제 1 기판(100)의 패드부를 제외한 나머지 부분을 덮도록 배치됨으로써 제 1 기판(100) 상에 마련된 화소 어레이를 보호하는 것으로, 컬러필터 어레이 기판, 대향 기판 또는 봉지 기판으로 정의될 수 있다. 상기 제 2 기판(500)은 블랙 매트릭스(510) 및 컬러필터층(530)을 포함하며, 이들 각각은 도 3에 도시된 블랙 매트릭스와 컬러필터층 각각과 동일하므로, 이에 대한 중복 설명은 생략한다.
추가적으로, 본 예의 발광 다이오드 디스플레이 장치는 도 5 내지 도 11에 도시된 발광 다이오드 디스플레이 장치의 특징들과 결합되어 구성될 수 있다.
본 예에서, 오목부(130)는 도 5에 도시된 바와 같이, 각 화소(SP)마다 각기 다른 깊이를 가질 수 있다.
본 예의 발광 다이오드 디스플레이 장치는 도 6에 도시된 파장 변환층(170)을 더 포함할 수 있으며, 파장 변환층(170)은 봉지층(160)과 제 2 기판(500) 사이에 마련된다.
본 예에서, 오목부(130)의 바닥면(130a)과 발광 소자(300) 사이에만 개재된 접착 부재(305)는 도 7에 도시된 접착 부재(305)로 변경될 수 있다. 즉, 본 예에서, 접착 부재(305)는 제 1 평탄화층(110)과 제 2 평탄화층(140) 사이에 개재되고, 제 1 평탄화층(110)과 발광 소자(300) 사이에 개재될 수 있다.
본 예의 발광 다이오드 디스플레이 장치는 봉지층(160)에 합착된 제 2 기판(500) 대신에, 도 8에 도시된 바와 같이, 봉지층(160)의 상면에 마련된 블랙 매트릭스(180)과 컬러필터층(190), 및 블랙 매트릭스(180)과 컬러필터층(190)을 덮는 커버층(400)을 포함할 수 있고, 나아가 도 9에 도시된 파장 변환층(170)을 더 포함할 수 있으며, 도 10에 도시된 격벽(175)을 더 포함할 수 있다.
본 예의 발광 다이오드 디스플레이 장치는 봉지층(160)을 생략하는 대신에, 도 11에 도시된 바와 같이, 블랙 매트릭스(180)와 컬러필터층(190)을 포함할 수 있다.
도 13은 본 발명의 다른 예에 따른 발광 다이오드 디스플레이 장치를 설명하기 위한 도면으로서, 이는 도 12에 도시된 발광 다이오드 디스플레이 장치를 후면 발광 방식으로 구성한 것이다. 이에 따라, 이하에서는 후면 발광 방식과 관련된 구성에 대해서만 설명하기로 한다.
도 13을 참조하면, 본 예에 따른 발광 다이오드 디스플레이 장치는, 도 12에 도시된 발광 다이오드 디스플레이 장치에서, 반사층(101)과 제 2 기판(500)에 마련된 블랙 매트릭스 및 컬러필터층을 생략하고, 공통 전극(CE)을 광 반사 도전 물질로 구성한 것이다.
본 예에서, 공통 전극(CE)은 높은 반사율을 갖는 광 반사 도전 물질로 형성된다. 예를 들어, 공통 전극(CE)은 Al, Ag, Au, Pt, 또는 Cu 등의 물질로 이루어진 단일층 또는 상기 단일층이 적층된 다중층으로 이루어질 수 있다.
또한, 본 예에서, 제 2 기판(500)은 금속 물질을 이루어지며, 제 2 기판(500)에 마련된 블랙 매트릭스 및 컬러필터층은 생략된다. 이 경우, 각 화소(SP)에 배치된 발광 소자(300)는 해당 화소의 색상에 대응되는 색상의 광을 방출한다.
그리고, 본 예에서, 제 1 기판(100)에 마련된 반사층(101)은 후면 발광을 위해 생략된다.
이와 같은, 본 예에 따른 발광 다이오드 디스플레이 장치는 표시 영역의 전체에 마련된 공통 전극(CE)이 광 반사 도전 물질로 이루어짐으로써 후면 발광 방식으로 영상을 표시할 수 있다.
이상에서 설명한 본 발명은 전술한 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사항을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. 그러므로, 본 발명의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100: 제 1 기판 101: 반사층
110: 제 1 평탄화층 130: 오목부
140: 제 2 평탄화층 150: 제 3 평탄화층
160: 봉지층 170: 파장 변환층
300: 발광 소자 305: 접착 부재
400: 커버층 500: 제 2 기판
700: 스캔 구동 회로 900: 패널 구동부

Claims (13)

  1. 기판 상에 구비된 박막 트랜지스터를 포함하는 화소;
    상기 화소 상에 구비된 제1 평탄화층;
    상기 제1 평탄화층 상에 구비되며, 제1 및 제2 전극을 포함하는 발광 소자;
    상기 기판과 상기 발광 소자 사이에 구비되며, 상기 발광 소자와 중첩된, 반사층; 및
    상기 제1 평탄화층 상에 구비되며, 상기 발광 소자를 둘러싸는 제2 평탄화층을 포함하고,
    상기 제2 평탄화층은 상기 발광 소자의 제1 전극을 노출시키는 제1 전극 컨택홀 및 상기 발광 소자의 제2 전극을 노출시키는 제2 전극 컨택홀을 포함하는, 발광 다이오드 디스플레이 장치.
  2. 제1 항에 있어서,
    상기 제2 평탄화층 상에 구비된 화소 전극을 더 포함하고,
    상기 제1 전극 컨택홀을 통해, 상기 화소 전극은 상기 박막 트랜지스터와 상기 발광 소자의 제1 전극을 전기적으로 연결하는, 발광 다이오드 디스플레이 장치.
  3. 제2 항에 있어서,
    상기 박막 트랜지스터와 중첩되며, 상기 제1 평탄화층 및 상기 제2 평탄화층에 형성된 제1 회로 컨택홀을 더 포함하고,
    상기 제1 회로 컨택홀을 통해, 상기 화소 전극은 상기 박막 트랜지스터와 전기적으로 연결된, 발광 다이오드 디스플레이 장치.
  4. 제1 항에 있어서,
    상기 제2 평탄화층 상에 구비된 공통 전극을 더 포함하고,
    상기 제2 전극 컨택홀을 통해, 상기 공통 전극은 상기 발광 소자와 공통 전원 라인을 전기적으로 연결하는, 발광 다이오드 디스플레이 장치.
  5. 제4 항에 있어서,
    상기 제1 평탄화층 및 상기 제2 평탄화층에 형성된 제2 회로 컨택홀을 더 포함하고,
    상기 제2 회로 컨택홀을 통해, 상기 공통 전극은 상기 공통 전원 라인과 전기적으로 연결된, 발광 다이오드 디스플레이 장치.
  6. 제1 항에 있어서,
    상기 반사층의 폭은 상기 발광 소자의 하면의 폭보다 큰, 발광 다이오드 디스플레이 장치.
  7. 제1 항에 있어서,
    상기 반사층과 상기 발광 소자의 하면 사이에 구비된 접착 부재를 더 포함하는, 발광 다이오드 디스플레이 장치.
  8. 제1 항에 있어서,
    상기 제1 평탄화층은 오목부를 가지며,
    상기 발광 소자는 상기 오목부에 배치되는, 발광 다이오드 디스플레이 장치.
  9. 제8 항에 있어서,
    상기 제2 평탄화층은 상기 오목부의 내부를 채우고,
    상기 제2 평탄화층은 상기 발광 소자의 상부에 형성된 상기 제1 및 제2 전극을 덮는, 발광 다이오드 디스플레이 장치.
  10. 제8 항에 있어서,
    상기 발광 소자와 상기 오목부 사이에 개재된 접착 부재를 더 포함하는, 발광 다이오드 디스플레이 장치.
  11. 제1 항에 있어서,
    상기 제2 평탄화층 상에 구비된 블랙 매트릭스를 더 포함하는, 발광 다이오드 디스플레이 장치.
  12. 제11 항에 있어서,
    상기 제1 평탄화층 및 상기 제2 평탄화층에 형성된 제1 회로 컨택홀; 및
    상기 제1 회로 컨택홀과 이격되며, 상기 제1 평탄화층 및 상기 제2 평탄화층에 형성된 제2 회로 컨택홀을 더 포함하고,
    상기 블랙 매트릭스는 상기 제1 회로 컨택홀 및 상기 제2 회로 컨택홀과 중첩되는, 발광 다이오드 디스플레이 장치.
  13. 제1 항에 있어서,
    상기 제2 평탄화층 상에 구비된 봉지층을 더 포함하는, 발광 다이오드 디스플레이 장치.

KR1020240038484A 2016-10-28 2024-03-20 발광 다이오드 디스플레이 장치 KR20240041895A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020240038484A KR20240041895A (ko) 2016-10-28 2024-03-20 발광 다이오드 디스플레이 장치

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160141673A KR102651097B1 (ko) 2016-10-28 2016-10-28 발광 다이오드 디스플레이 장치
KR1020240038484A KR20240041895A (ko) 2016-10-28 2024-03-20 발광 다이오드 디스플레이 장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020160141673A Division KR102651097B1 (ko) 2016-10-28 2016-10-28 발광 다이오드 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20240041895A true KR20240041895A (ko) 2024-04-01

Family

ID=60190637

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020160141673A KR102651097B1 (ko) 2016-10-28 2016-10-28 발광 다이오드 디스플레이 장치
KR1020240038484A KR20240041895A (ko) 2016-10-28 2024-03-20 발광 다이오드 디스플레이 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020160141673A KR102651097B1 (ko) 2016-10-28 2016-10-28 발광 다이오드 디스플레이 장치

Country Status (4)

Country Link
US (4) US10090335B2 (ko)
EP (2) EP3576148B1 (ko)
KR (2) KR102651097B1 (ko)
CN (2) CN114373776A (ko)

Families Citing this family (101)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102587215B1 (ko) 2016-12-21 2023-10-12 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치
WO2018194421A1 (ko) * 2017-04-20 2018-10-25 주식회사 엘지화학 반사 방지용 광학 필터 및 유기 발광 장치
CN107170779A (zh) * 2017-05-12 2017-09-15 京东方科技集团股份有限公司 一种oled显示基板及显示装置
KR102398349B1 (ko) * 2017-06-05 2022-05-17 삼성디스플레이 주식회사 표시 장치
TWI630729B (zh) * 2017-08-28 2018-07-21 友達光電股份有限公司 發光裝置
CN107564922B (zh) * 2017-09-19 2020-03-13 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
KR102360351B1 (ko) * 2017-11-15 2022-02-09 삼성디스플레이 주식회사 표시 장치
KR102523976B1 (ko) * 2017-11-21 2023-04-20 삼성전자주식회사 디스플레이 장치
KR102422091B1 (ko) 2017-12-07 2022-07-18 엘지디스플레이 주식회사 발광 소자 및 이를 이용한 표시 장치
CN110277420B (zh) * 2018-03-16 2021-11-02 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN112119445B (zh) 2018-05-17 2024-10-15 株式会社半导体能源研究所 显示装置
WO2019220246A1 (ja) * 2018-05-18 2019-11-21 株式会社半導体エネルギー研究所 表示装置、表示モジュール、電子機器、及び、表示装置の作製方法
WO2019230261A1 (ja) * 2018-05-31 2019-12-05 株式会社ジャパンディスプレイ 表示装置及びアレイ基板
TWI687912B (zh) * 2018-06-08 2020-03-11 錼創顯示科技股份有限公司 顯示裝置
CN110620127B (zh) * 2018-06-19 2022-01-14 海信视像科技股份有限公司 一种显示装置及单色微型发光二极管的制作方法
TWI684053B (zh) * 2018-06-21 2020-02-01 友達光電股份有限公司 顯示裝置及其製造方法
KR102600928B1 (ko) * 2018-07-05 2023-11-14 삼성디스플레이 주식회사 발광 표시 장치 및 그의 제조 방법
KR102520554B1 (ko) * 2018-07-30 2023-04-13 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치
US10943526B2 (en) * 2018-07-31 2021-03-09 Innolux Corporation Display device, backlight module and electronic device
KR102557981B1 (ko) 2018-08-20 2023-07-24 삼성디스플레이 주식회사 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치
US11239212B2 (en) * 2018-08-24 2022-02-01 Nanosys, Inc. Light emitting diode array containing a black matrix and an optical bonding layer and method of making the same
US11094861B2 (en) * 2018-08-28 2021-08-17 Lg Display Co., Ltd. Display device
WO2020050652A1 (en) 2018-09-05 2020-03-12 Samsung Electronics Co., Ltd. Display device and method for manufacturing the same
KR20200027891A (ko) * 2018-09-05 2020-03-13 삼성전자주식회사 디스플레이 장치 및 그 제조 방법
CN116759429A (zh) 2018-09-05 2023-09-15 株式会社半导体能源研究所 显示装置、显示模块、电子设备及显示装置的制造方法
CN110890453B (zh) * 2018-09-07 2021-08-27 群创光电股份有限公司 显示装置
US12033987B2 (en) 2018-09-07 2024-07-09 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
KR102572718B1 (ko) 2018-09-14 2023-08-31 삼성디스플레이 주식회사 컬러 필터 및 이를 포함하는 표시 장치
KR102616602B1 (ko) * 2018-10-01 2023-12-21 삼성디스플레이 주식회사 발광 장치 및 이의 제조 방법
KR102624297B1 (ko) * 2018-10-02 2024-01-15 삼성디스플레이 주식회사 표시 장치
KR102657129B1 (ko) * 2018-10-11 2024-04-16 삼성디스플레이 주식회사 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치
KR102685403B1 (ko) * 2018-10-11 2024-07-18 삼성디스플레이 주식회사 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치
KR102111461B1 (ko) * 2018-10-25 2020-05-15 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 그 제조 방법
CN111129270B (zh) 2018-10-31 2024-02-06 乐金显示有限公司 微型led显示装置
KR102655757B1 (ko) * 2018-11-23 2024-04-11 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102030323B1 (ko) * 2018-11-23 2019-10-10 엘지디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR102666614B1 (ko) * 2018-11-27 2024-05-17 삼성디스플레이 주식회사 표시 장치
KR102553231B1 (ko) * 2018-11-27 2023-07-11 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR102555828B1 (ko) * 2018-12-17 2023-07-13 엘지디스플레이 주식회사 고 해상도 마이크로 led 표시 장치 및 그 제조 방법
KR102030402B1 (ko) * 2018-12-26 2019-10-10 엘지디스플레이 주식회사 발광소자 및 이를 포함하는 표시장치
CN118173573A (zh) * 2018-12-27 2024-06-11 乐金显示有限公司 显示装置
KR102668520B1 (ko) * 2018-12-31 2024-05-22 엘지디스플레이 주식회사 투명 표시장치
KR102580167B1 (ko) * 2019-01-09 2023-09-21 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102702650B1 (ko) * 2019-02-28 2024-09-06 삼성디스플레이 주식회사 전자 장치, 전자 장치 제조 방법, 및 발광 소자 전이 방법
KR20200108152A (ko) * 2019-03-06 2020-09-17 삼성디스플레이 주식회사 표시 장치
CN109920814B (zh) * 2019-03-12 2022-10-04 京东方科技集团股份有限公司 显示基板及制造方法、显示装置
KR20200110505A (ko) * 2019-03-13 2020-09-24 삼성디스플레이 주식회사 디스플레이 장치
KR20200119444A (ko) * 2019-04-09 2020-10-20 삼성디스플레이 주식회사 표시장치 및 이의 제조 방법
KR20200130570A (ko) 2019-05-09 2020-11-19 삼성디스플레이 주식회사 색변환 패널 및 이를 포함하는 표시 장치
KR20200130606A (ko) * 2019-05-10 2020-11-19 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
US11088078B2 (en) * 2019-05-22 2021-08-10 Nanya Technology Corporation Semiconductor device and method for manufacturing the same
CN112018144A (zh) * 2019-05-28 2020-12-01 三星显示有限公司 显示装置和显示装置制造方法
KR20200138528A (ko) * 2019-05-30 2020-12-10 삼성디스플레이 주식회사 표시 장치
US11710760B2 (en) * 2019-06-21 2023-07-25 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, electronic device, and manufacturing method of display device
US20200411491A1 (en) * 2019-06-27 2020-12-31 Intel Corporation Micro light-emitting diode displays having microgrooves or wells
KR20210002287A (ko) 2019-06-28 2021-01-07 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US11699363B2 (en) * 2019-06-28 2023-07-11 Lg Display Co., Ltd. Stretchable display device
JP7289744B2 (ja) * 2019-07-11 2023-06-12 株式会社ジャパンディスプレイ 表示装置、及びその製造方法
CN110349976B (zh) * 2019-07-12 2022-02-22 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板和显示装置
KR20200026709A (ko) * 2019-08-21 2020-03-11 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
CN110581144B (zh) * 2019-09-19 2022-05-03 京东方科技集团股份有限公司 薄膜晶体管组件、阵列基板和显示面板
CN110571234B (zh) * 2019-09-29 2022-04-12 京东方科技集团股份有限公司 一种背板、显示面板以及异常发光二极管的修复方法
JPWO2021065917A1 (ko) * 2019-10-01 2021-04-08
JP7489605B2 (ja) * 2019-10-01 2024-05-24 日亜化学工業株式会社 画像表示装置の製造方法および画像表示装置
JP2021089423A (ja) 2019-11-12 2021-06-10 株式会社半導体エネルギー研究所 機能パネル、表示装置、入出力装置、情報処理装置
KR20210059107A (ko) * 2019-11-14 2021-05-25 삼성디스플레이 주식회사 표시 장치
US11610877B2 (en) 2019-11-21 2023-03-21 Semiconductor Energy Laboratory Co., Ltd. Functional panel, display device, input/output device, and data processing device
CN110867475B (zh) * 2019-11-26 2023-09-29 京东方科技集团股份有限公司 电致发光显示基板及其制备方法、电致发光显示装置
CN113140664A (zh) * 2020-01-20 2021-07-20 北京芯海视界三维科技有限公司 显示单元和显示器
KR20210094693A (ko) * 2020-01-21 2021-07-30 삼성디스플레이 주식회사 표시 패널
KR20200028350A (ko) * 2020-02-25 2020-03-16 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
JP2021135328A (ja) 2020-02-25 2021-09-13 株式会社ジャパンディスプレイ 表示装置
TW202145601A (zh) * 2020-03-30 2021-12-01 中國大陸商上海顯耀顯示科技有限公司 具有堆疊接合結構之多彩發光二極體(led)之系統及方法
KR20210124564A (ko) 2020-04-03 2021-10-15 삼성디스플레이 주식회사 표시 장치
TWI740484B (zh) * 2020-05-04 2021-09-21 宏碁股份有限公司 顯示裝置與其製造方法
KR20210140834A (ko) * 2020-05-13 2021-11-23 삼성디스플레이 주식회사 표시 장치
CN111681598A (zh) * 2020-06-03 2020-09-18 深圳市华星光电半导体显示技术有限公司 显示面板及其制造方法
US11784293B2 (en) * 2020-06-05 2023-10-10 Au Optronics Corporation Display panel and tiled display
CN113346002B (zh) * 2020-06-05 2023-06-27 友达光电股份有限公司 显示面板
CN214848667U (zh) * 2020-06-08 2021-11-23 首尔伟傲世有限公司 单元像素及显示装置
EP4170734A4 (en) * 2020-06-18 2024-06-19 Nichia Corporation METHOD FOR PRODUCING AN IMAGE DISPLAY DEVICE AND IMAGE DISPLAY DEVICE
CN111710770B (zh) * 2020-06-29 2021-12-07 京东方科技集团股份有限公司 一种显示面板及其制备方法和显示装置
KR20220001788A (ko) * 2020-06-30 2022-01-06 엘지디스플레이 주식회사 표시장치 및 그 제조방법
JP2022025375A (ja) * 2020-07-29 2022-02-10 株式会社ジャパンディスプレイ 表示装置
KR20220021978A (ko) 2020-08-14 2022-02-23 삼성디스플레이 주식회사 표시 장치
CN114093902A (zh) * 2020-08-25 2022-02-25 京东方科技集团股份有限公司 一种显示面板及其制作方法
CN112242413B (zh) * 2020-10-10 2022-10-04 武汉华星光电技术有限公司 灯板及显示装置
TWI744035B (zh) * 2020-10-14 2021-10-21 友達光電股份有限公司 顯示面板及其製造方法
KR20220053766A (ko) * 2020-10-22 2022-05-02 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
WO2022082636A1 (zh) * 2020-10-22 2022-04-28 京东方科技集团股份有限公司 显示背板及其制造方法、显示面板及其制造方法
JP7510596B2 (ja) 2020-10-30 2024-07-04 日亜化学工業株式会社 発光装置及びその製造方法
KR20220077601A (ko) 2020-12-02 2022-06-09 엘지디스플레이 주식회사 발광 소자의 전사 방법 및 이를 이용한 표시 장치의 제조 방법
CN116246547A (zh) * 2020-12-02 2023-06-09 湖北长江新型显示产业创新中心有限公司 显示面板和显示装置
CN112750854B (zh) * 2021-02-04 2024-08-30 上海天马微电子有限公司 显示面板及显示装置
CN113241343A (zh) * 2021-04-30 2021-08-10 上海天马微电子有限公司 Led显示面板和显示装置
CN115377137A (zh) * 2021-05-21 2022-11-22 深圳市奥视微科技有限公司 一种微显示阵列
KR20230008955A (ko) * 2021-07-07 2023-01-17 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
TWI778790B (zh) * 2021-09-15 2022-09-21 友達光電股份有限公司 畫素結構
CN113838882B (zh) * 2021-09-30 2024-08-27 上海天马微电子有限公司 一种显示面板及显示装置
WO2023068654A1 (ko) * 2021-10-19 2023-04-27 고려대학교 산학협력단 발광소자-박막트랜지스터 인테그레이션 구조
KR20240079694A (ko) * 2022-11-29 2024-06-05 엘지디스플레이 주식회사 표시 장치

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5402141A (en) * 1992-03-11 1995-03-28 Honeywell Inc. Multigap liquid crystal color display with reduced image retention and flicker
JP3906653B2 (ja) * 2000-07-18 2007-04-18 ソニー株式会社 画像表示装置及びその製造方法
JP4649745B2 (ja) * 2001-02-01 2011-03-16 ソニー株式会社 発光素子の転写方法
JP2003150075A (ja) 2001-11-15 2003-05-21 Sony Corp パネルモジュールのタイリング構造、パネルモジュールの接続方法、画像表示装置及びその製造方法
JPWO2005107327A1 (ja) * 2004-04-30 2008-03-21 三洋電機株式会社 発光ディスプレイ
TW200848835A (en) * 2007-06-12 2008-12-16 Eternal Chemical Co Ltd Scratch-resistant optical film having organic particles with highly uniform particle size
KR101448002B1 (ko) * 2008-04-14 2014-10-08 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20100001597A (ko) * 2008-06-27 2010-01-06 삼성전자주식회사 표시 장치와 그 제조 방법
KR101711191B1 (ko) * 2010-10-28 2017-03-02 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
WO2013080261A1 (ja) * 2011-11-30 2013-06-06 パナソニック株式会社 表示パネル及び表示パネルの製造方法
KR101476207B1 (ko) * 2012-06-08 2014-12-24 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
US9029880B2 (en) 2012-12-10 2015-05-12 LuxVue Technology Corporation Active matrix display panel with ground tie lines
TWI534993B (zh) * 2013-09-25 2016-05-21 友達光電股份有限公司 無機發光二極體之畫素結構
US9318475B2 (en) * 2014-05-15 2016-04-19 LuxVue Technology Corporation Flexible display and method of formation with sacrificial release layer
KR102335812B1 (ko) * 2014-09-19 2021-12-09 삼성디스플레이 주식회사 유기발광 표시장치
KR102545674B1 (ko) * 2015-01-28 2023-06-20 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102449804B1 (ko) * 2015-03-02 2022-10-04 삼성디스플레이 주식회사 투명 유기 발광 표시 장치 및 이의 제조 방법
US10297581B2 (en) * 2015-07-07 2019-05-21 Apple Inc. Quantum dot integration schemes
US9799713B2 (en) * 2015-07-23 2017-10-24 Apple Inc. Organic light-emitting diode display with barrier layer
US9472734B1 (en) * 2015-09-07 2016-10-18 Mikro Mesa Technology Co., Ltd. Light-emitting diode display

Also Published As

Publication number Publication date
KR102651097B1 (ko) 2024-03-22
EP3316301B1 (en) 2019-09-04
US20180122836A1 (en) 2018-05-03
CN108022940A (zh) 2018-05-11
KR20180046494A (ko) 2018-05-09
US20200203392A1 (en) 2020-06-25
EP3576148A1 (en) 2019-12-04
CN108022940B (zh) 2022-02-08
EP3316301A1 (en) 2018-05-02
EP3576148B1 (en) 2021-04-28
US10090335B2 (en) 2018-10-02
CN114373776A (zh) 2022-04-19
US20210151472A1 (en) 2021-05-20
US10937815B2 (en) 2021-03-02
US20190019816A1 (en) 2019-01-17
US10615186B2 (en) 2020-04-07
US11605654B2 (en) 2023-03-14

Similar Documents

Publication Publication Date Title
KR102651097B1 (ko) 발광 다이오드 디스플레이 장치
CN108206234B (zh) 发光二极管芯片及包括该芯片的发光二极管显示设备
KR102633079B1 (ko) 발광 다이오드 디스플레이 장치
US11398538B2 (en) Light emitting diode display device and multi-screen display device using the same
KR102612998B1 (ko) 표시 장치 및 이를 이용한 멀티 스크린 표시 장치
US11487143B2 (en) Display device, multi-screen display device using the same and method for manufacturing the same
KR102605174B1 (ko) 발광 다이오드 디스플레이 장치
KR20180079081A (ko) 액정 표시 장치
KR101895600B1 (ko) 표시 장치 및 이의 제조방법
KR20240061967A (ko) 발광 다이오드 표시 장치