KR20210094693A - 표시 패널 - Google Patents

표시 패널 Download PDF

Info

Publication number
KR20210094693A
KR20210094693A KR1020200007950A KR20200007950A KR20210094693A KR 20210094693 A KR20210094693 A KR 20210094693A KR 1020200007950 A KR1020200007950 A KR 1020200007950A KR 20200007950 A KR20200007950 A KR 20200007950A KR 20210094693 A KR20210094693 A KR 20210094693A
Authority
KR
South Korea
Prior art keywords
pxa
pattern
pixel
light
color
Prior art date
Application number
KR1020200007950A
Other languages
English (en)
Inventor
박기수
권정현
김영민
박해일
윤선태
이혜승
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200007950A priority Critical patent/KR20210094693A/ko
Priority to US17/065,720 priority patent/US11665949B2/en
Priority to CN202110040913.6A priority patent/CN113223408A/zh
Publication of KR20210094693A publication Critical patent/KR20210094693A/ko

Links

Images

Classifications

    • H01L51/5284—
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H01L27/3211—
    • H01L27/322—
    • H01L27/3244—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/36—Micro- or nanomaterials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H10K2102/3023—Direction of light emission
    • H10K2102/3026—Top emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/331—Nanoparticles used in non-emissive layers, e.g. in packaging layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks

Abstract

표시 패널은, 하부 표시 기판, 상기 하부 표시 기판상에 배치되고, 복수의 화소 영역들 및 상기 화소 영역들과 인접한 주변 영역이 정의된 상부 표시 기판을 포함하고, 상기 상부 표시 기판은, 제1 색의 광을 방출하는 제1 컬러 제어 패턴, 제1 방향에서 상기 제1 컬러 제어 패턴과 이격되어 배치되고 상기 제1 색과 다른 제2 색의 광을 방출하는 제2 컬러 제어 패턴, 및 상기 주변 영역 중 상기 제1 컬러 제어 패턴과 상기 제2 컬러 제어 패턴 사이에 배치되고 상기 제1 방향과 교차하는 제2 방향을 따라 이격배열된 제1 차광 패턴 및 제2 차광 패턴을 포함한다.

Description

표시 패널{DISPLAY PANEL}
본 발명은 표시패널에 관한 것으로, 좀 더 상세하게는 양자점을 포함하는 표시패널에 관한 것이다
표시패널은 광원으로부터 생성된 소스광을 선택적으로 투과시키는 투과형 표시패널과 표시패널 자체에서 소스광을 생성하는 발광형 표시패널을 포함한다. 표시패널은 컬러 이미지를 생성하기 위해 화소들에 따라 다른 종류의 컬러 제어층을 포함할 수 있다. 컬러 제어층은 소스광의 일부 파장범위만 투과시키거나, 소스광의 컬러를 변환시킬 수 있다. 일부의 컬러 제어층은 소스광의 컬러는 변경하지 않고, 광의 특성을 변경시킬 수도 있다.
본 발명은 수명이 향상되고, 출광 효율이 향상된 표시패널을 제공하는 것을 목적으로 한다.
본 발명에 따른 표시 패널은, 제1 전극들 및 상기 제1 전극들을 노출시키는 개구부들을 구비한 화소 정의막을 포함하는 하부 표시 기판, 상기 하부 표시 기판상에 배치되고, 복수의 화소 영역들 및 상기 화소 영역들과 인접한 주변 영역이 정의된 상부 표시 기판을 포함하고, 상기 상부 표시 기판은, 제1 색의 광을 방출하는 제1 컬러 제어 패턴, 제1 방향에서 상기 제1 컬러 제어 패턴과 이격되어 배치되고 상기 제1 색과 다른 제2 색의 광을 방출하는 제2 컬러 제어 패턴, 및 상기 주변 영역 중 상기 제1 컬러 제어 패턴과 상기 제2 컬러 제어 패턴 사이에 배치된 제1 차광 패턴 및 제2 차광 패턴을 포함하고, 상기 제1 차광 패턴 및 상기 제2 차광 패턴은 상기 제1 방향과 교차하는 제2 방향에서 서로 이격되어 소정의 이격 공간을 갖는다.
상기 표시 패널은, 상기 하부 표시 기판과 상기 상부 표시 기판 사이에 배치된 충진층을 더 포함하고, 상기 충진층은, 상기 이격 공간을 충진하는 것을 특징으로 할 수 있다.
상기 충진층은, 상기 제1 컬러 제어 패턴, 상기 제2 컬러 제어 패턴, 상기 제1 차광 패턴, 및 상기 제2 차광 패턴을 커버하는 것을 특징으로 할 수 있다.
상기 화소 영역들은, 상기 제1 컬러 제어 패턴과 중첩하는 제1 화소 영역 및 상기 제2 컬러 제어 패턴과 중첩하는 제2 화소 영역을 포함하는 제1 화소행, 및 상기 제1 화소행과 상기 제2 방향에서 이격되고, 상기 제1 컬러 제어 패턴과 중첩하는 제3 화소 영역 및 상기 제2 컬러 제어 패턴과 중첩하는 제4 화소 영역을 포함하는 제2 화소행으로 구분되고, 상기 제1 차광 패턴은 상기 제1 화소 영역과 상기 제2 화소 영역 사이에 배치되고, 상기 제2 차광 패턴은 상기 제3 화소 영역과 상기 제4 화소 영역 사이에 배치 것을 특징으로 할 수 있다.
상기 상부 표시 기판은, 상기 제2 방향으로 연장되어 상기 제1 화소 영역 및 상기 제3 화소 영역에 중첩하는 제1 컬러 필터, 및 상기 제1 컬러 필터와 상기 제1 방향에서 이격되고, 상기 제2 방향으로 연장되어 상기 제2 화소 영역 및 상기 제4 화소 영역에 중첩하고, 상기 제1 컬러 필터와 상이한 컬러를 갖는 제2 컬러 필터를 포함하는 것을 특징으로 할 수 있다.
상기 상부 표시 기판은, 상기 제1 방향 및 상기 제2 방향으로 이격되고, 상기 제1 화소 영역 내지 상기 제4 화소 영역 중 대응되는 화소 영역에 중첩하는 제1 내지 제4 컬러 필터를 포함하는 포함하는 것을 특징으로 할 수 있다.
상기 제1 차광 패턴 및 상기 제2 차광 패턴 중 적어도 어느 하나는, 상기 제2 방향에서 서로 이격된 복수의 패턴들을 포함하는 것을 특징으로 할 수 있다.
상기 제1 차광 패턴 및 상기 제2 차광 패턴은 서로 상이한 형상을 갖는 것을 특징으로 할 수 있다.
상기 하부 표시 기판은, 상기 제1 방향을 따라 연장된 게이트 라인, 및 상기 제2 방향을 따라 연장되고, 상기 게이트 라인과 절연 교차하는 데이터 라인을 더 포함하고, 상기 게이트 라인은, 상기 이격 공간과 중첩되도록 배치되는 것을 특징으로 할 수 있다.
상기 데이터 라인은, 상기 제1 차광 패턴 및 상기 제2 차광 패턴과 중첩하는 것을 특징으로 할 수 있다.
상기 하부 표시 기판은, 상기 제1 전극들 중 대응되는 제1 전극 상에 배치되고, 서로 이격된 복수의 발광 패턴들을 포함하고, 상기 발광 패턴들은 각각 상기 제1 컬러 제어 패턴 및 상기 제2 컬러 제어 패턴에 중첩하는 것을 특징으로 할 수 있다.
상기 하부 표시 기판은, 상기 제1 전극들 및 상기 화소 정의막을 커버하는 단일의 발광층을 포함하는 것을 특징으로 할 수 있다.
상기 발광층은 블루 광을 발광하는 것을 특징으로 할 수 있다.
상기 제1 컬러 제어 패턴 및 상기 제2 컬러 제어 패턴은 양자점을 포함하는 것을 특징으로 할 수 있다.
상기 제1 차광 패턴 및 상기 제2 차광 패턴의 광 투과율은 10% 이하인 것을 특징으로 할 수 있다.
상기 제1 차광 패턴 및 상기 제2 차광 패턴은 광 반사 물질을 포함하는 것을 특징으로 할 수 있다.
상기 제1 차광 패턴 및 상기 제2 차광 패턴 중 적어도 어느 하나는, 평면상에서 원, 타원, 또는 다각형 형상 중 어느 하나인 것을 특징으로 할 수 있다.
상기 상부 표시 기판은, 상기 주변 영역을 정의하고, 상기 화소 영역들을 에워싸는 격자 형상을 가진 분할 패턴을 더 포함하고, 상기 분할 패턴은 차광 물질을 포함하는 것을 특징으로 할 수 있다.
상기 분할 패턴은, 상기 이격 공간과 중첩하는 개구부가 정의되는 것을 특징으로 할 수 있다.
상기 화소 영역들 각각은, 서로 연결되고, 상기 제1 방향에서 정의된 단변들 및 상기 제2 방향에서 정의된 장변들을 포함하고, 상기 제1 차광 패턴 및 상기 제2 차광 패턴은, 상이한 상기 화소 영역들에 포함되어 서로 마주하는 장변들 사이에 배치되는 것을 특징으로 할 수 있다.
본 발명에 따르면, 화소 영역들 사이의 혼색을 방지하여 표시 패널의 표시 품질이 향상될 수 있다. 또한, 본 발명에 따르면, 충진층이 화소 영역들에 대해 고르게 형성될 수 있어 셀갭의 증가가 방지되고 표시 패널의 광 효율이 향상될 수 있다.
도 1a는 본 발명의 실시예에 따른 표시 패널의 사시도이다.
도 1b는 본 발명의 실시예에 따른 표시 패널의 단면도이다.
도 2는 본 발명의 실시예에 따른 표시 패널의 평면도이다.
도 3a는 본 발명의 실시예에 따른 표시 패널의 표시 영역의 평면도이다.
도 3b 내지 도 3d는 본 발명의 실시예에 따른 표시 패널의 단면도들이다.
도 4a 및 도 4b는 본 발명의 일 실시예에 따른 표시 패널의 단면도들이다.
도 5a는 본 발명의 일 실시예에 따른 표시 패널의 일부를 도시한 평면도이다.
도 5b는 도 5a에 도시된 일부 영역의 단면도이다.
도 6a 내지 도 6d는 본 발명의 일 실시예에 따른 표시 패널의 일부를 도시한 평면도들이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 “상에 있다”, “연결 된다”, 또는 “결합된다”고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. “및/또는”은 연관된 구성요소들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, “아래에”, “하측에”, “위에”, “상측에” 등의 용어는 도면에 도시된 구성요소들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 의미와 일치하 는 의미를 갖는 것으로 해석되어야 하고, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는 한, 명시적으로 여기에서 정의된다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1a는 본 발명의 실시예에 따른 표시 패널의 사시도이다. 도 1b는 본 발명의 실시예에 따른 표시 패널의 단면도이다. 도 2는 본 발명의 실시예에 따른 표시 패널의 평면도이다.
도 1a 내지 도 2를 참조하면, 표시 패널(DP)은 액정 표시 패널(liqid crystal display panel), 전기영동 표시 패널(electrophoretic display panel), MEMS 표시 패널(microelectromechanical system display panel) 및 일렉트로웨팅 표시 패널(electrowetting display panel), 및 유기발광표시 패널(organic light emitting display panel) 중 어느 하나 일 수 있고, 특별히 제한되지 않는다.
별도로 도시하지 않았으나, 표시 패널(DP)은 샤시부재 또는 몰딩부재를 더 포함할 수 있고, 표시 패널(DP)의 종류에 따라 별도로 제공되는 백라이트 유닛으로부터 광을 수신할 수 있다.
표시 패널(DP)은 제1 표시기판(100, 또는 하부 표시기판) 및 제1 표시기판(100) 마주하며 이격된 제2 표시기판(200, 또는 상부 표시기판)을 포함할 수 있다. 제1 표시기판(100)과 제2 표시기판(200) 사이에는 소정의 셀갭이 형성될 수 있다. 셀갭은 제1 표시기판(100)과 제2 표시기판(200)을 결합하는 실런트(SLM)에 의해 유지될 수 있다. 셀갭에는 소정의 충진층이 충진될 수 있다. 이에 대한 상세한 설명은 후술하기로 한다.
제1 표시기판(100)과 제2 표시기판(200) 사이에는 이미지 생성을 위한 표시 소자가 배치될 수 있다. 표시 소자는 표시 패널(DP)의 종류에 따라 액정 커패시터, 유기 발광 소자, 전기 영동 소자, 양자점 발광 소자, 또는 초소형 발광 소자(micro LED, nano LED)를 포함할 수 있다.
도 1a에 도시된 것과 같이, 표시 패널(DP)은 표시면(DP-IS)을 통해 이미지를 표시할 수 있다. 도 1b에 도시된 제2 표시기판(200)의 외면(200-OS)이 표시면(DP-IS)으로 정의될 수 있다.
표시면(DP-IS)은 제1 방향축(DR1) 및 제2 방향축(DR2)이 정의하는 면과 평행한다. 표시면(DP-IS)은 표시영역(DA)과 비표시영역(NDA)을 포함할 수 있다. 표시영역(DA)에는 화소(PX)가 배치되고, 비표시영역(NDA)에는 화소(PX)가 미 배치된다. 비표시영역(NDA)은 표시면(DP-IS)의 테두리를 따라 정의된다. 표시영역(DA)은 비표시영역(NDA)에 의해 에워싸일 수 있다. 본 발명의 일 실시예에서 비표시영역(NDA)은 생략되거나 표시영역(DA)의 일측에만 배치될 수도 있다.
표시면(DP-IS)의 법선 방향, 즉 표시 패널(DP)의 두께 방향은 제3 방향축(DR3)이 지시한다. 이하에서 설명되는 각 층들 또는 유닛들의 전면(또는 상면)과 배면(또는 하면)은 제3 방향축(DR3)에 의해 구분된다. 그러나, 본 실시예에서 도시된 제1 내지 제3 방향축들(DR1, DR2, DR3)은 예시에 불과하다. 이하, 제1 내지 제3 방향들은 제1 내지 제3 방향축들(DR1, DR2, DR3) 각각 이 지시하는 방향으로써 정의되고, 동일한 도면 부호를 참조한다.
본 발명의 일 실시예에서 평면형 표시면(DP-IS)을 구비한 표시 패널(DP)을 도시하였으나, 이에 제한되지 않는다. 표시 패널(DP)는 곡면형 표시면 또는 입체형 표시면을 포함할 수도 있다. 입체형 표시면은 서로 다른 방향을 지시하는 복수의 표시영역들을 포함할 수도 있다.
도 2는 신호라인들(GL1~GLn, DL1~DLm) 및 화소들(PX11~PXnm)의 평면상 배치관계를 도시하였다. 신호라인들(GL1~GLn, DL1~DLm)은 복수의 게이트 라인들(GL1~GLn), 복수의 데이터 라인들(DL1~DLm)을 포함할 수 있다.
화소들(PX11~PXnm) 각각은 복수의 게이트 라인들(GL1~GLn) 중 대응하는 게이트 라인과 복수의 데이터 라인들(DL1~DLm) 중 대응하는 데이터 라인에 연결된다. 화소들(PX11~PXnm) 각각은 화소 구동회로 및 표시소자를 포함할 수 있다. 화소들(PX11~PXnm)의 화소 구동회로의 구성에 따라 더 많은 종류의 신호라인이 표시 패널(DP)에 구비될 수 있다.
도 2에는 매트릭스 형태의 화소들(PX11~PXnm)을 예시적으로 도시하였으나, 이에 제한되지 않는다. 화소들(PX11~PXnm)은 다이아몬드 배열 구조인 펜타일 형태로 배치될 수 있다.
게이트 라인들(GL1~GLn)은 게이트 구동회로(GDC)에 연결된다. 게이트 구동회로(GDC)는 게이트 신호(또는 스캔 신호)를 게이트 라인들(GL1~GLn)에 제공한다. 게이트 구동회로(GDC)는 OSG(oxide silicon gate driver circuit) 또는 ASG(amorphose silicon gate driver circuit) 공정을 통해 표시 패널(DP)에 집적화될 수 있다. 다만, 이는 예시적으로 도시한 것이고, 게이트 구동회로(GDC)는 별도의 회로 기판으로 제공되어 표시 패널(DP)에 접속될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
데이터 라인들(DL1~DLm)의 끝 단들은 비표시영역(NDA)에 제공된 패드들(PD)을 더 포함할 수 있다. 데이터 라인들(DL1~DLm)은 패드들(PD)을 통해 외부에서 제공되는 데이터 구동회로(미도시)와 접속될 수 있다. 데이터 라인들(DL1~DLm)은 데이터 구동회로를 통해 수신된 데이터 신호를 대응되는 화소에 제공한다.
도 3a는 본 발명의 실시예에 따른 표시 패널의 표시 영역의 평면도이다. 도 3b 내지 도 3d는 본 발명의 실시예에 따른 표시 패널의 단면도들이다. 도 3a은 복수의 화소 영역들(PXA-G1, PXA-R1, PXA-B1, PXA-G2, PXA-R2, PXA-B2)을 도 1b에 표시된 제2 표시기판(200)의 외면(200-OS) 상에서 바라본 형태로 도시하였다. 도 3a에는 2개의 화소행들(PXL1, PXL2)에 포함된 6개의 화소 영역들(PXA-G1, PXA-R1, PXA-B1, PXA-G2, PXA-R2, PXA-B2)을 예시적으로 도시하였다. 도 3b는 도 3a의 I-I'에 대응하는 단면을 도시하였다. 도 3c는 도 3a의 Ⅱ-Ⅱ'에 대응하는 단면을 도시하였으며, 도 3d는 도 3a의 Ⅲ-Ⅲ'에 대응하는 단면을 도시하였다.
본 실시예에서 도 3a에 도시된 화소 영역들(PXA-G1, PXA-R1, PXA-B1, PXA-G2, PXA-R2, PXA-B2)은 표시영역(DA) 전체에 반복적으로 배치될 수 있다. 화소 영역들(PXA-G1, PXA-R1, PXA-B1, PXA-G2, PXA-R2, PXA-B2)의 주변에는 주변영역(NPXA)이 배치된다. 주변영역(NPXA)은 화소 영역들(PXA-G1, PXA-R1, PXA-B1, PXA-G2, PXA-R2, PXA-B2)의 경계를 설정하며, 화소 영역들(PXA-G1, PXA-R1, PXA-B1, PXA-G2, PXA-R2, PXA-B2) 사이의 혼색을 방지한다.
본 발명에 따른 화소 영역들(PXA-G1, PXA-R1, PXA-B1, PXA-G2, PXA-R2, PXA-B2)은 제1 분할 패턴(BM1)에 형성되는 개구부(BM-OP)에 의해 정의될 수 있다. 개구부(BM-OP)의 면적은 하나의 발광 소자(EMD)에서 생성된 광이 인접한 발광 소자에서 생성된 광과 혼색되지 않고 출광될 수 있는 최대 면적일 있다. 따라서, 제1 분할 패턴(BM1)이 배치된 영역은 비화소 영역(NPXA)으로 정의되고, 개구부(BM-OP)와 대응되는 영역은 발광 소자(EMD)에서 생성된 광이 제공되는 화소 영역들(PXA-G1, PXA-R1, PXA-B1, PXA-G2, PXA-R2, PXA-B2)로 정의될 수 있다. 또한, 본 발명에 따른 차광 패턴(BW)는 비화소 영역(NPXA)의 일부와 중첩할 수 있다.
본 실시예에서 평면상 면적이 서로 동일한 제1 내지 제6 화소 영역들(PXA-G1, PXA-R1, PXA-B1, PXA-G2, PXA-R2, PXA-B2)을 예시적으로 도시하였으나, 이에 제한되지 않는다. 제1 내지 제6 화소 영역들(PXA-G1, PXA-R1, PXA-B1, PXA-G2, PXA-R2, PXA-B2) 중 적어도 2 이상의 면적은 서로 다를 수도 있다. 도 3a에는 각각의 평면상 형상이 직사각형상인 화소 영역들(PXA-G1, PXA-R1, PXA-B1, PXA-G2, PXA-R2, PXA-B2)을 도시하였으나 이에 제한되지 않는다. 평면상에서 제1 내지 제6 화소 영역들(PXA-G1, PXA-R1, PXA-B1, PXA-G2, PXA-R2, PXA-B2)은 마름모 또는 오각형과 같은 다른 형상의 다각형상을 가질 수 있다.
본 실시예에서, 화소 영역들(PXA-G1, PXA-R1, PXA-B1, PXA-G2, PXA-R2, PXA-B2) 중 제1 화소행(PXL1)을 구성하는 제1 내지 제3 화소 영역들(PXA-G1, PXA-R1, PXA-B1)은 서로 상이한 광을 제공할 수 있다. 예를 들어, 제1 화소 영역(PXA-R1)은 레드광을 제공하고, 제2 화소 영역(PXA-G1)은 그린광을 제공하고, 제3 화소 영역(PXA-B1)은 블루광을 제공할 수 있다. 본 실시예에서 블루광은 소스광에 대응될 수 있으며, 제3 화소 영역(PXA-B1)은 소스광을 제공하는 화소 영역일 수 있다.
마찬가지로 제2 화소행(PXL2)을 구성하는 제4 내지 제6 화소 영역들(PXA-G2, PXA-R2, PXA-B2)은 제1 내지 제3 화소 영역들(PXA-G1, PXA-R1, PXA-B1)과 대응되는 광들을 제공할 수 있다. 한편, 이는 예시적으로 도시한 것이고, 화소 영역들(PXA-G1, PXA-R1, PXA-B1, PXA-G2, PXA-R2, PXA-B2)이 제공하는 광들은 다양한 배열로 설계될 수 있으며, 어느 하나의 실시예로 한정되지 않는다. 도 3b를 참조하면, 화소(PX)의 구성들 중 구동 트랜지스터(TR)와 발광 소자(EMD)가 배치된 영역의 단면을 예시적으로 도시되었다. 도 3b에 도시된 것과 같이, 하부 표시기판(100)은 제1 베이스 기판(BS1), 화소(PX), 신호 라인들(GLi-1, GLi, GLi+1, DLj-1, DLj, DLj+1, DLj+2), 및 복수의 절연층들(10, 20, 30, 40, 50, 60)을 포함할 수 있다.
제1 베이스 기판(BS1)은 합성수지기판 또는 유리기판을 포함할 수 있다. 절연층들(10, 20, 30, 40, 50, 60)은 순차적으로 적층된 제1 내지 제6 절연층들(10, 20, 30, 40, 50, 60)을 예시적으로 도시하였다. 제1 내지 제6 절연층들(10, 20, 30, 40, 50, 60) 각각은 무기막, 유기막, 또는 이들의 조합으로 형성될 수 있다. 예를 들어, 제1 내지 제3 절연층들(10, 20, 30)은 무기막으로 형성되고 제4 및 제5 절연층들(40, 50)은 유기막으로 형성되고, 제6 절연층(60)은 유기막 및 무기막이 적층된 복합 구조로 형성될 수 있다.
예를 들어, 제6 절연층(60)은 두 개의 무기층들 및 상기 무기층들에 의해 밀봉된 유기층을 포함할 수 있다. 무기층들 중 발광 소자(EMD)를 커버하는 하부 무기층은, 외부 수분이나 산소가 발광 소자(EMD)에 침투하는 것을 방지할 수 있다. 예를 들어, 하부 무기층은 실리콘 질화물, 실리콘 산화물, 또는 이들이 조합된 화합물을 포함할 수 있다. 하부 무기층은 증착 공정을 통해 형성될 수 있다.
유기층은 하부 무기층 상에 배치되어 하부 무기층에 접촉할 수 있다. 유기층은 하부 무기층 상에서 평탄면을 제공할 수 있다. 하부 무기층 상면에 형성된 굴곡이나 하부 무기층 상에 존재하는 파티클(particle) 등은 유기층에 의해 커버되어, 하부 무기층의 상면의 표면 상태가 유기층 상에 형성되는 구성들에 미치는 영향을 차단할 수 있다. 또한, 유기층은 접촉하는 층들 사이의 응력을 완화시킬 수 있다. 유기층은 유기물을 포함할 수 있고, 스핀 코팅, 슬릿 코팅, 잉크젯 공정과 같은 용액 공정을 통해 형성될 수 있다.
상부 무기층은 유기층 상에 배치되어 유기층을 커버한다. 상부 무기층은 하부 무기층 상에 배치되는 것보다 상대적으로 평탄한 면에 안정적으로 형성될 수 있다. 상부 무기층은 유기층으로부터 방출되는 수분 등을 봉지하여 외부로 유입되는 것을 방지한다. 상부 무기층은 실리콘 질화물, 실리콘 산화물, 또는 이들이 조합된 화합물을 포함할 수 있다. 상부 무기층은 증착 공정을 통해 형성될 수 있다. 다만, 이에 한정되는 것은 아니며, 상부 절연층 상에 배치되고 무기물을 포함하는 적어도 하나의 추가 절연층을 더 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
도 3a에는 도 2에 도시된 신호 라인들(GL1~GLn, DL1~DLm) 중 순차적으로 배열된 3 개의 게이트 라인들(GLi-1, GLi, GLi+1) 및 이들과 절연 교차하고 순차적으로 배열된 4 개의 데이터 라인들(DLj-1, DLj, DLj+1, DLj+2)을 예시적으로 도시하였다. 신호 라인들(GLi-1, GLi, GLi+1, DLj-1, DLj, DLj+1, DLj+2)은 주변 영역(NPXA)에 배치되고 화소 영역들(PXA-G1, PXA-R1, PXA-B1, PXA-G2, PXA-R2, PXA-B2)과 비 중첩하도록 배치될 수 있다. 본 실시예에서, 게이트 라인들(GLi-1, GLi, GLi+1)은 제2 절연층(20)과 제3 절연층(30) 사이에 배치되고, 데이터 라인들(DLj, DLj+1, DLj+2)은 제3 절연층(30)과 제4 절연층(40) 사이에 배치된 것으로 도시되었으나, 이는 예시적으로 도시한 것이고, 게이트 라인들(GLi-1, GLi, GLi+1)과 데이터 라인들(DLj, DLj+1, DLj+2)은 서로 다른 층 상에 배치되어 절연될 수 있다면 다양한 층에 배치될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
구동 트랜지스터(TR)는 제어 전극(CE) 및 반도체 패턴(SP)을 포함할 수 있다. 제어 전극(CE)은 제2 절연층(20)과 제3 절연층(30) 사이에 배치되고, 반도체 패턴(SP)은 제2 절연층(20)을 사이에 두고 제어 전극(CE)으로부터 이격되어 제1 절연층(10)과 제2 절연층(20) 사이에 배치된다.
반도체 패턴(SP)은 반도체 패턴의 도핑 농도 또는 전도성에 따라 구분되는 입력 영역(IA), 출력 영역(OA), 및 채널 영역(CA)을 포함할 수 있다. 채널 영역(CA)은 제어 전극(CE)과 중첩하며 상대적으로 낮은 전도성을 가진다. 입력 영역(IA) 및 출력 영역(OA)은 채널 영역(CA)에 비해 상대적으로 높은 전도성을 가진다. 입력 영역(IA) 및 출력 영역(OA)은 채널 영역(CA)에 비해 높은 도핑 농도를 가짐으로써 형성되거나 환원 공정을 거쳐 형성될 수 있다. 입력 영역(IA) 및 출력 영역(OA) 중 어느 하나는 도 3b에 도시되지 않은 영역에서 미 도시된 연결 전극을 통해 발광 소자(EMD)와 전기적으로 연결될 수 있다.
한편, 이는 예시적으로 도시한 것이고, 구동 트랜지스터(TR)는 반도체 패턴(SP)과 별도로 제공되는 입력 전극이나 출력 전극을 더 포함할 수도 있다. 입력 전극이나 출력 전극은 반도체 물질 외의 금속이나 전도성 고분자 물질로 형성되어 반도체 패턴(SP)에 접속됨으로써 구동 트랜지스터(TR)를 구성할 수 있다. 본 발명의 일 실시예에 따른 화소(PX)는 다양한 구조의 구동 트랜지스터(TR)를 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
발광 소자(EMD)는 제4 절연층(40) 상에 배치된다. 발광 소자(EMD)는 제1 전극(E1), 제2 전극(E2), 및 발광층(EML)을 포함할 수 있다. 제1 전극(E1) 및 제2 전극(E2) 중 어느 하나는 애노드 전극이고 나머지 다른 하나는 캐소드 전극일 수 있다.
발광 소자(EMD)는 상술한 소스광을 생성할 수 있다. 즉, 본 실시예에서, 발광 소자(EMD)는 블루 광을 생성하여 제2 표시 기판(200)에 제공할 수 있다. 블루광은 410nm 내지 480 nm 파장을 포함할 수 있다. 블루광의 발광 스펙트럼은 440nm 내지 460 nm 내에서 최대 피크를 가질 수 있다.
제1 전극(E1)은 제4 절연층(40) 상에 배치된다. 제5 절연층(50)에는 제1 전극(E1)의 적어도 일부를 노출시키는 개구부(OP)가 정의된다.
발광층(EML)은 개구부(OP)와 중첩하여 배치된다. 본 실시예에서, 발광층(EML)은 화소 영역들(PXA-G1, PXA-R1, PXA-B1, PXA-G2, PXA-R2, PXA-B2)에 공통적으로 배치된 하나의 층으로 도시되었다. 이에 따라, 복수의 발광 소자들은 화소 영역들(PXA-G1, PXA-R1, PXA-B1, PXA-G2, PXA-R2, PXA-B2)에 대해 동일한 소스광을 제공할 수 있다. 다만, 이는 예시적으로 도시한 것이고, 발광층(EML)은 화소 영역들(PXA-G1, PXA-R1, PXA-B1, PXA-G2, PXA-R2, PXA-B2)마다 독립적으로 배치될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
제2 전극(E2)은 발광층(EML) 상에 배치된다. 제2 전극(E2)은 화소 영역들(PXA-G1, PXA-R1, PXA-B1, PXA-G2, PXA-R2, PXA-B2)에 공통적으로 제공되는 하나의 층으로 형성될 수 있다. 제2 전극(E2)은 광학적으로 투명할 수 있다. 이에 따라, 발광층(EML)에서 생성된 광은 제2 전극(E2)을 통과하여 제2 표시 기판(200)에 용이하게 도달될 수 있다.
한편, 도시되지 않았으나, 발광 소자(EMD)는 제1 전극(E1)과 발광층(EML) 사이 또는 제2 전극(E2)과 발광층(EML) 사이에 배치된 적어도 하나의 전하 제어층을 더 포함할 수 있다. 전하 제어층은 정공 수송층, 정공 주입층, 전자 주입층, 또는 전자 수송층을 포함할 수 있으며, 단층 또는 적층 구조로 제공될 수 있다.
상부 표시 기판(200)은 제2 베이스 기판(BS2), 컬러 필터층(CFL), 및 컬러 제어층(CCL)을 포함할 수 있다. 제2 베이스 기판(BS2)은 합성수지기판 또는 유리기판을 포함할 수 있다.
컬러 필터층(CFL)은 제2 베이스 기판(BS2)의 하면에 배치된다. 컬러 필터층(CFL)은 제1 분할 패턴(BM1), 제2 분할 패턴(BM2), 및 컬러 필터(CF)를 포함할 수 있다.
제1 분할 패턴(BM1)은 제2 베이스 기판(BS2)의 하면에 배치된다. 제1 분할 패턴(BM1)은 실질적으로 주변영역(NPXA)을 정의한다. 본 실시예에서, 제1 분할 패턴(BM1)은 화소 영역들(PXA-G1, PXA-R1, PXA-B1, PXA-G2, PXA-R2, PXA-B2)을 평면상에서 에워싸는 격자 형상을 가질 수 있다.
제1 분할 패턴(BM1)에 형성되는 개구부(BM-OP)는 제1 분할 패턴(BM1)의 광학 성질에 따라 다르게 정의될 수 있다. 본 실시예와 같이 가시광선의 전 파장대를 대부분 차단하는 제1 분할 패턴(BM1)에는 화소 영역들(PXA-G1, PXA-R1, PXA-B1, PXA-G2, PXA-R2, PXA-B2) 각각을 정의하는 개구부(BM-OP)가 정의된다. 그러나, 특정 컬러광(예컨대, 레드광, 그린광, 또는 블루광)을 중 어느 하나 이상을 투과시키는 제1 분할 패턴(BM1)에는 더 적은 개수의 개구부(BM-OP)가 정의될 수도 있다.
제2 분할 패턴(BM2)은 제1 분할 패턴(BM1)의 하면에 배치된다. 제2 분할 패턴(BM2)은 제1 분할 패턴(MB1)을 따라 형성되고 제2 분할 패턴(BM2)과 평면상 대응되는 형상을 가진다. 제2 분할 패턴(BM2)은 제1 분할 패턴(BM1)보다 작은 면적을 가지므로, 제1 분할 패턴(MB1)은 제2 분할 패턴(BM2)에 의해 일부가 노출될 수 있다.
제2 분할 패턴(BM2)은 차광 물질을 포함한다. 예를 들어, 제2 분할 패턴(BM2)은 블랙 염료, 블랙 안료, 또는 카본 블랙, 크롬 등과 같은 금속이나 금속 산화물을 포함할 수 있다. 한편, 본 발명의 일 실시예에 따른 표시 패널(DP)에 있어서, 제1 분할 패턴(BM1)과 제2 분할 패턴(BM2) 중 어느 하나는 생략될 수도 있다.
컬러 필터(CF)는 제2 베이스 기판(BS2)의 하면에 배치된다. 컬러 필터(CF)는 베이스 수지 및 베이스 수지에 분산된 염료 및/또는 안료를 포함한다. 베이스 수지는 염료 및/또는 안료가 분산되는 매질로서, 일반적으로 바인더로 지칭될 수 있는 다양한 수지 조성물로 이루어질 수 있다.
컬러 필터(CF)는 컬러에 따라 구분되는 제1 내지 제3 컬러 필터들(CF-G, CF-R, CF-B)을 포함할 수 있다. 컬러 필터들(CF-G, CF-R, CF-B)은 대응되는 화소 영역들(PXA-G1, PXA-R1, PXA-B1, PXA-G2, PXA-R2, PXA-B2)에 중첩한다. 컬러 필터들(CF-G, CF-R, CF-B)의 엣지들은 주변영역(NPXA)에 중첩할 수도 있다.
본 실시예에서, 컬러 필터들(CF-G, CF-R, CF-B)의 엣지들은 제1 분할 패턴(BM1) 및 제2 분할 패턴(BM2)을 커버한다. 컬러 필터들(CF-G, CF-R, CF-B)의 엣지들은 주변영역(NPXA)에서 서로 중첩될 수 있다. 컬러 필터들(CF-G, CF-R, CF-B)이 중첩된 영역에서 발생될 수 있는 혼색은 제1 분할 패턴(BM1) 및 제2 분할 패턴(BM2)에 의해 차단되어 외부에서 시인되지 않을 수 있다.
컬러 제어층(CCL)은 컬러 제어 패턴(CP) 및 차광 패턴(BW)을 포함할 수 있다. 컬러 제어 패턴(CP)은 베이스 수지 및 베이스 수지에 혼합된(또는 분산된) 양자점들을 포함할 수 있다. 본 실시예에서 컬러 제어 패턴(CP)은 양자점층으로 정의될 수도 있다. 베이스 수지는 양자점들이 분산되는 매질로서, 일반적으로 바인더로 지칭될 수 있는 다양한 수지 조성물로 이루어질 수 있다. 다만, 그에 제한되는 것은 아니며, 본 명세서에서 양자점들을 분산 배치시킬 수 있는 매질이면 그 명칭, 추가적인 다른 기능, 구성 물질 등에 상관없이 베이스 수지로 지칭될 수 있다. 베이스 수지는 고분자 수지일 수 있다. 예를 들어, 베이스 수지는 아크릴계 수지, 우레탄계 수지, 실리콘계 수지, 에폭시계 수지 등일 수 있다. 베이스 수지는 투명 수지일 수 있다.
양자점들은 입사되는 광의 파장을 변환하는 입자일 수 있다. 양자점들은 수 나노미터 크기의 결정 구조를 가진 물질로, 수백에서 수천 개 정도의 원자로 구성되며, 작은 크기로 인해 에너지 밴드 갭(band gap)이 커지는 양자 구속(quantum confinement) 효과를 나타낸다. 양자점들에 밴드 갭보다 에너지가 높은 파장의 빛이 입사하는 경우, 양자점들은 그 빛을 흡수하여 들뜬 상태로 되고, 특정 파장의 광을 방출하면서 바닥 상태로 떨어진다. 방출된 파장의 빛은 밴드 갭에 해당되는 값을 갖는다. 양자점들은 그 크기와 조성 등을 조절하면 양자 구속 효과에 의한 발광 특성을 조절할 수 있다.
II-VI족 화합물은 CdSe, CdTe, CdS, ZnS, ZnSe, ZnTe, ZnO, HgS, HgSe, HgTe, MgSe, MgS 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물; CdSeS, CdSeTe, CdSTe, ZnSeS, ZnSeTe, ZnSTe, HgSeS, HgSeTe, HgSTe, CdZnS, CdZnSe, CdZnTe, CdHgS, CdHgSe, CdHgTe, HgZnS, HgZnSe, HgZnTe, MgZnSe, MgZnS 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물; 및 HgZnTeS, CdZnSeS, CdZnSeTe, CdZnSTe, CdHgSeS, CdHgSeTe, CdHgSTe, HgZnSeS, HgZnSeTe, HgZnSTe 및 이들의 혼합물로 이루어진 군에서 선택되는 사원소 화합물로 이루어진 군에서 선택될 수 있다.
I-III-VI족 화합물은 AgInS2, CuInS2, AgGaS2, CuGaS2 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물, 또는 AgInGaS2, CuInGaS2 등의 사원소 화합물로부터 선택될 수 있다.
III-V족 화합물은 GaN, GaP, GaAs, GaSb, AlN, AlP, AlAs, AlSb, InN, InP, InAs, InSb 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물; GaNP, GaNAs, GaNSb, GaPAs, GaPSb, AlNP, AlNAs, AlNSb, AlPAs, AlPSb, InGaP, InAlP, InNP, InNAs, InNSb, InPAs, InPSb 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물; 및 GaAlNP, GaAlNAs, GaAlNSb, GaAlPAs, GaAlPSb, GaInNP, GaInNAs, GaInNSb, GaInPAs, GaInPSb, InAlNP, InAlNAs, InAlNSb, InAlPAs, InAlPSb 및 이들의 혼합물로 이루어진 군에서 선택되는 사원소 화합물로 이루어진 군에서 선택될 수 있다. 한편, III-V족 화합물은 II족 금속을 더 포함할 수 있다. 예를 들어, III- II-V족 화합물로 InZnP 등이 선택될 수 있다.
IV-VI족 화합물은 SnS, SnSe, SnTe, PbS, PbSe, PbTe 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물; SnSeS, SnSeTe, SnSTe, PbSeS, PbSeTe, PbSTe, SnPbS, SnPbSe, SnPbTe 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물; 및 SnPbSSe, SnPbSeTe, SnPbSTe 및 이들의 혼합물로 이루어진 군에서 선택되는 사원소 화합물로 이루어진 군에서 선택될 수 있다. IV족 원소로는 Si, Ge 및 이들의 혼합물로 이루어진 군에서 선택될 수 있다. IV족 화합물로는 SiC, SiGe 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물일 수 있다.
이때, 이원소 화합물, 삼원소 화합물 또는 사원소 화합물은 균일한 농도로 입자 내에 존재하거나, 농도 분포가 부분적으로 다른 상태로 나누어져 동일 입자 내에 존재하는 것일 수 있다. 또한 하나의 양자점들이 다른 양자점들을 둘러싸는 코어/쉘 구조를 가질 수도 있다. 코어와 쉘의 계면은 쉘에 존재하는 원소의 농도가 중심으로 갈수록 낮아지는 농도 구배(gradient)를 가질 수 있다.
일 실시예 따르면, 양자점들은 전술한 나노 결정을 포함하는 코어 및 상기 코어를 둘러싸는 쉘을 포함하는 코어-쉘 구조를 가질 수 있다. 상기 양자점들의 쉘은 상기 코어의 화학적 변성을 방지하여 반도체 특성을 유지하기 위한 보호층 역할 및/또는 양자점들에 전기 영동 특성을 부여하기 위한 차징층(charging layer)의 역할을 수행할 수 있다. 상기 쉘은 단층 또는 다중층일 수 있다. 코어와 쉘의 계면은 쉘에 존재하는 원소의 농도가 중심으로 갈수록 낮아지는 농도 구배(gradient)를 가질 수 있다. 상기 양자점들의 쉘의 예로는 금속 또는 비금속의 산화물, 반도체 화합물 또는 이들의 조합 등을 들 수 있다.
예를 들어, 상기 금속 또는 비금속의 산화물은 SiO2, Al2O3, TiO2, ZnO, MnO, Mn2O3, Mn3O4, CuO, FeO, Fe2O3, Fe3O4, CoO, Co3O4, NiO 등의 이원소 화합물, 또는 MgAl2O4, CoFe2O4, NiFe2O4, CoMn2O4등의 삼원소 화합물을 예시할 수 있으나 본 발명이 이에 제한되는 것은 아니다.
또, 상기 반도체 화합물은 CdS, CdSe, CdTe, ZnS, ZnSe, ZnTe, ZnSeS, ZnTeS, GaAs, GaP, GaSb, HgS, HgSe, HgTe, InAs, InP, InGaP, InSb, AlAs, AlP, AlSb등을 예시할 수 있으나 본 발명이 이에 제한되는 것은 아니다.
양자점들은 약 45nm 이하, 바람직하게는 약 40nm 이하, 더욱 바람직하게는 약 30nm 이하의 발광 파장 스펙트럼의 반치폭(full width of half maximum, FWHM)을 가질 수 있으며, 이 범위에서 색순도나 색재현성을 향상시킬 수 있다. 또한 이러한 양자점들을 통해 발광되는 광은 전 방향으로 방출되는바, 광 시야각이 향상될 수 있다.
또한, 양자점들의 형태는 당 분야에서 일반적으로 사용하는 형태의 것으로 특별히 한정하지 않지만, 보다 구체적으로 구형, 피라미드형, 다중 가지형(multi-arm), 또는 입방체(cubic)의 나노 입자, 나노 튜브, 나노와이어, 나노 섬유, 나노 판상 입자 등의 형태의 것을 사용할 수 있다.
양자점들은 입자 크기에 따라 방출하는 광의 색상을 조절 할 수 있으며, 이에 따라 양자점들은 청색, 적색, 녹색 등 다양한 발광 색상을 가질 수 있다.
컬러 제어 패턴(CP)은 복수로 제공되어 발광 색상에 따라 구분되는 제1 내지 제3 컬러 제어 패턴들(CP-G, CP-R, CP-B)을 포함할 수 있다. 컬러 제어 패턴들(CP-G, CP-R, CP-B)은 평면상에서 서로 이격되고, 컬러 제어 패턴들(CP-G, CP-R, CP-B)은 발광 색상과 대응되는 화소 영역들(PXA-G1, PXA-R1, PXA-B1, PXA-G2, PXA-R2, PXA-B2)에 배치될 수 있다.
컬러 제어 패턴들(CP-G, CP-R, CP-B) 각각은 2 개 이상의 화소 영역들과 중첩할 수 있다. 또한, 컬러 제어 패턴들(CP-G, CP-R, CP-B) 각각은 2 개 이상의 제1 전극(E1)과 평면상에서 중첩하여 배치될 수 있다. 본 실시예에서, 컬러 제어 패턴들(CP-G, CP-R, CP-B) 제1 방향(DR1)에서 서로 이격되고 각각이 제2 방향(DR2)을 따라 연장된 형상을 가질 수 있다.
도 3c를 참조하면, 하나의 컬러 제어 패턴(CP-G)이 두 화소 영역들(PXA-G1, PXA-G2)에 중첩하여 배치된다. 두 화소 영역들(PXA-G1, PXA-G2)은 서로 인접하고 각각 동일한 컬러 광들을 발광하는 영역들일 수 있다. 본 발명에 따르면, 동일한 컬러 광들을 발광하는 화소 영역들에 대해 단일의 컬러 제어 패턴을 배치시킴으로써, 패터닝 공정의 효율을 향상시키고 단순화시킬 수 있다. 다만, 이는 예시적으로 도시한 것이고, 컬러 제어 패턴들(CP-G, CP-R, CP-B)은 화소 영역들(PXA-G1, PXA-R1, PXA-B1, PXA-G2, PXA-R2, PXA-B2) 중 대응되는 화소 영역들에 각각 배치될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
차광 패턴(BW)은 컬러 제어 패턴들(CP-G, CP-R, CP-B) 사이에 배치된다. 차광 패턴(BW)은 주변 영역(NPXA)에 배치된다. 차광 패턴(BW)은 차광 패턴(BW)으로 입사되는 광을 흡수할 수 있다. 예를 들어, 차광 패턴(BW)은 블랙 염료, 블랙 안료, 카본 블랙 등을 포함하는 금속, 또는 금속 산화물을 포함할 수 있다. 컬러 제어 패턴들(CP-G, CP-R, CP-B)로부터 발생된 광은 모든 방향을 향해 발광될 수 있다. 차광 패턴(BW)은 컬러 제어 패턴들(CP-G, CP-R, CP-B)로부터 발생된 광 중 주변 영역(NPXA)으로 입사되는 광을 흡수하여 컬러 제어 패턴들(CP-G, CP-R, CP-B) 사이의 혼색을 방지할 수 있다.
또는, 차광 패턴(BW)은 입사되는 광을 반사 또는 산란시킬 수 있다. 차광 패턴(BW)은 컬러 제어 패턴들(CP-G, CP-R, CP-B)로부터 발생된 광 중 주변 영역(NPXA)으로 입사되는 광을 산란 또는 반사시켜 화소 영역들(PXA-G1, PXA-R1, PXA-B1, PXA-G2, PXA-R2, PXA-B2)에서 출사되도록 한다. 이에 따라, 화소 영역들(PXA-G1, PXA-R1, PXA-B1, PXA-G2, PXA-R2, PXA-B2)에서의 광 효율이 향상될 수 있다.
본 실시예에서, 하부 표시 기판(100)과 상부 표시 기판(200) 사이에는 충진층(FL)이 배치될 수 있다. 충진층(FL)은 컬러 제어층(CCL)의 하면 및 제6 절연층(60)의 상면 사이에 배치된다. 충진층(FL)은 하부 표시 기판(100)과 상부 표시 기판(200) 사이의 셀갭을 충진한다.
다시 도 3a를 참조하면, 차광 패턴(BW)은 제1 방향(DR1) 및 제2 방향(DR2)을 따라 서로 이격되어 배열되고, 복수로 제공될 수 있다. 예를 들어, 차광 패턴(BW) 중 제1 차광 패턴(BW1)은 제1 방향(DR1) 내에서 제1 화소 영역(PXA-G1)의 일 측에 배치될 수 있으며, 차광 패턴(BW) 중 제2 차광 패턴(BW2)은 제1 방향(DR1) 내에서 제4 화소 영역(PXA-G2)의 일 측에 배치될 수 있다. 제1 화소 영역(PXA-G1) 및 제4 화소 영역(PXA-G2)은 제2 방향(DR2)으로 이격되고, 제1 차광 패턴(BW1)과 제2 차광 패턴(BW2)은 제2 방향(DR2)을 따라 소정의 이격 공간(SA)을 사이에 두고 서로 이격될 수 있다.
제1 차광 패턴(BW1) 및 제2 차광 패턴(BW2) 각각은 복수로 제공될 수 있다. 화소 영역들(PXA-G1, PXA-R1, PXA-B1, PXA-G2, PXA-R2, PXA-B2) 각각은 제1 방향(DR1)에서의 단 변들 및 제2 방향(DR2)에서의 장 변들을 포함할 수 있다.
제1 차광 패턴들 및 제2 차광 패턴들은 상이한 화소 영역들(PXA-G1, PXA-R1, PXA-B1, PXA-G2, PXA-R2, PXA-B2) 각각의 장변 사이에 배치될 수 있다. 예를 들어, 제1 화소행(PXL)에 배치된 제1 차광 패턴(BW1)은 제1 화소 영역(PXA-G1)의 장 변 및 제1 화소 영역(PXA-G1)의 장 변과 마주하는 제2 화소 영역(PXA-R1)의 장 변 사이에 배치될 수 있다.
차광 패턴(BW)은 다양한 형상으로 설계될 수 있다. 예를 들어, 차광 패턴(BW)은 직사각형 등의 다각형이나, 원형, 타원형을 가질 수 있다. 차광 패턴(BW)은 화소 영역들(PXA-G1, PXA-R1, PXA-B1, PXA-G2, PXA-R2, PXA-B2)과 비 중첩하고 컬러 제어 패턴들(CP-G, CP-R, CP-B) 사이에서 복수로 제공되어 제2 방향(DR2)을 따라 배열될 수 있다면 다양한 형상으로 제공될 수 있으며, 어느 하나의 실시예로 한정되지 않는다. 차광 패턴(BW)은 데이터 라인들(DLj-1, DLj, DLj+1, DLj+2)과 나란한 방향을 따라 연장될 수 있다. 또한, 차광 패턴(BW)은 게이트 라인들(GLi-1, GLi, GLi+1)과 평면상에서 이격될 수 있다. 차광 패턴(BW)은 게이트 라인들(GLi-1, GLi, GLi+1)과 비 중첩한다. 이격 공간(SA)은 게이트 라인들(GLi-1, GLi, GLi+1)과 중첩하는 위치에 형성될 수 있다.
도 3d에 도시된 것과 같이, 차광 패턴(BW)은 제1 차광 패턴(BW1) 및 제2 차광 패턴(BW2)을 포함할 수 있다. 제1 차광 패턴(BW1)은 제1 화소행(PXL1)에 배치되고 제2 차광 패턴(BW2)은 제2 화소행(PXL2)에 배치된 차광 패턴일 수 있다. 제1 차광 패턴(BW1)과 제2 차광 패턴(BW2)은 이격 공간(SA)을 사이에 두고 서로 이격된다.
하부 표시 기판(100)에 있어서, 게이트 라인(GLi)과 중첩하는 위치에 이격 공간(SA)이 정의된다. 본 실시예에서, 충진층(FL)은 이격 공간(SA)의 적어도 일부를 충진할 수 있다. 충진층(FL)은 이격 공간(SA) 및 컬러 제어층(CCL)의 하면을 커버한다. 충진층(FL)은 절연성을 가진다. 충진층(FL)은 이격 공간(SA)을 통해 인접하는 다른 화소 영역들에도 고르게 퍼질 수 있다. 이에 대한 상세한 설명은 후술하기로 한다.
본 발명에 따르면, 표시 패널(DP)에 있어서, 차광 패턴(BW)은 소정의 이격 공간(SA)을 두고 서로 이격되어 배열된 복수의 차광 패턴들(BW1, BW2)을 포함할 수 있다. 제1 방향(DR1)을 따라 연장된 이격 공간(SA)은 제2 방향(DR2)을 따라 복수로 구비될 수 있다. 이에 따라, 이격 공간(SA)을 사이에 두고 제2 방향(DR2)에서 이격배치된 화소 영역들 사이에서의 혼색이 방지되면서도 충진층(FL)의 퍼짐이 용이하게 될 수 있다. 또한, 충진층(FL)의 퍼짐성이 개선됨으로써, 표시 기판들 사이의 이격 공간이 감소되어 표시 패널(DP)의 광 효율이 향상될 수 있다.
도 4a 및 도 4b는 본 발명의 일 실시예에 따른 표시 패널의 단면도들이다. 도 4a에는 일 실시예에 따른 전자 패널 중 도 3a와 대응되는 영역을 도시하였고, 도 4b에는 일 실시예에 따른 전자 패널 중 도 3d와 대응되는 영역을 도시하였다. 이하, 도 4a 및 도 4b를 참조하여 본 발명에 대해 설명한다. 한편, 도 1a 내지 도 3d에서 설명한 구성과 동일한 구성에 대해서는 동일한 참조부호를 부여하고 중복된 설명은 생략하기로 한다.
도 4a에 도시된 것과 같이, 표시 패널은 특정 컬러광을 투과시키는 제1 분할 패턴(BM1-A)을 포함할 수 있다. 예를 들어, 제1 분할 패턴(BM1-A)은 블루광을 투과시킬 수 있다.
제1 분할 패턴(BM1-A)은 주변 영역(NPXA) 및 블루광을 발광하는 화소 영역들, 예를 들어 제3 및 제6 화소 영역들(PXA-B1, PXA-B2)과도 중첩하여 배치될 수 있다. 제1 분할 패턴(BM1-A)은 도 3b에 도시된 컬러 필터(CF-B)가 배치된 영역에 배치될 수 있으며, 이에 따라, 컬러 필터(CF-B)는 생략될 수 있다. 제1 분할 패턴(BM1-A)에 정의된 개구부(BM-OP1)는 도 3b에 도시된 제1 분할 패턴(BM1)의 개구부(BM-OP)와 상이한 형상으로 형성될 수 있다.
또는, 도 4b에 도시된 것과 같이, 제1 분할 패턴(BM1-B)과 제2 분할 패턴(BM2-B)은 차광 패턴(BW)과 대응되는 형상을 가질 수 있다. 즉, 제1 분할 패턴(BM1-B)과 제2 분할 패턴(BM2-B)에는 차광 패턴(BW)의 이격 공간(SA)과 대응되는 개구부(BM-OP2)가 형성될 수 있다. 이에 따라, 충진층(FL)은 이격 공간(SA) 내에서 제1 분할 패턴(BM1-B)과 제2 분할 패턴(BM2-B)에 의해 노출된 제2 베이스 기판(BS2)의 하면 중 일부와 접촉할 수도 있다.
도 5a는 본 발명의 일 실시예에 따른 표시 패널의 일부를 도시한 평면도이다. 도 5b는 도 5a에 도시된 일부 영역의 단면도이다. 용이한 설명을 위해, 도 5a에는 상부 표시 기판(200)의 평면도를 도시하였으며 화소 영역들(PXA-G1, PXA-R1, PXA-B1, PXA-G2, PXA-R2, PXA-B2)은 설명의 편의를 위해 점선 처리하였고, 도 5b에는 상부 표시 기판(200)의 구성들 중 제2 베이스 기판(BS2)과 컬러 제어층(CCL)만 예시적으로 도시하였다.
상술한 바와 같이, 상부 표시 기판(200)은 복수의 차광 패턴들(BW1a, BW2a, BW3a, BW1b, BW2b, BW3b)을 포함한다. 본 실시예에 따르면, 제1 화소행(PXL1)에 배치된 제1 행 차광 패턴들(BW1a, BW2a, BW3a) 및 제2 화소행(PXL2)에 배치된 제2 행 차광 패턴들(BW1b, BW2b, BW3b)을 포함할 수 있다.
제1 행 차광 패턴들(BW1a, BW2a, BW3a)과 제2 행 차광 패턴들(BW1b, BW2b, BW3b)은 이격 공간(SA)을 사이에 두고 제2 방향(DR2)에서 서로 이격될 수 있다. 제1 행 차광 패턴들(BW1a, BW2a, BW3a) 및 제2 행 차광 패턴들(BW1b, BW2b, BW3b) 각각은
제2 방향(DR2)을 따라 연장되고 제1 방향(DR1)을 따라 배열될 수 있다.
컬러 제어 패턴들(CP1, CP2, CP3)은 각각 제2 방향(DR2)을 따라 연장되고 제1 방향(DR1)에서 서로 이격된 될 수 있다.
본 실시예에서 제2 방향(DR2)으로 배열된 차광 패턴들은 인접한 2 개의 컬러 제어 패턴들 사이에 배치될 수 있다. 예를 들어, 제1 행 제2 차광 패턴(BW2a) 및 제2 행 제2 차광 패턴(BW2b)은 제1 컬러 제어 패턴(CP1) 및 제2 컬러 제어 패턴(CP2) 사이에 배치될 수 있다.
본 실시예에서, 제2 방향(DR2)에서 인접하는 2 개의 컬러 제어 패턴들 사이 공간은 제1 영역(A1) 및 제2 영역(A2)으로 구분될 수 있다.
제1 영역(A1)은 제1 행 차광 패턴들(BW1a, BW2a, BW3a)과 제2 행 차광 패턴들(BW1b, BW2b, BW3b)에 의해 커버되는 영역일 수 있다. 제1 영역(A1)은 화소 영역들(PXA-G1, PXA-R1, PXA-B1, PXA-G2, PXA-R2, PXA-B2) 사이 영역일 수 있다. 제2 영역(A2)은 제1 행 차광 패턴들(BW1a, BW2a, BW3a)과 제2 행 차광 패턴들(BW1b, BW2b, BW3b)로부터 이격된 영역일 수 있다. 제2 영역(A2)은 제1 행 차광 패턴들(BW1a, BW2a, BW3a)과 제2 행 차광 패턴들(BW1b, BW2b, BW3b)과 비 중첩한다. 제2 영역(A2)은 사이 공간(SA)에 의해 차광 패턴들(BW1a, BW2a, BW3a)로부터 노출된 영역일 수 있다.
제1 영역(A1)은 대체로 화소 영역들 사이에 배치되고 제2 영역(A2)은 주변 영역(NPXA) 사이에 배치될 수 있다. 이에 따라, 주변 영역(NPXA) 중 인접하는 화소 영역들 사이의 혼색에 따른 영향이 상대적으로 크지 않은 영역(제2 영역)에서 차광 패턴을 제거함으로써, 차광 패턴의 부재에 따른 표시 품질 저하 문제를 완화시킬 수 있다.
도 5b를 참조하면, 제1 컬러 제어 패턴(CP1)과 제2 컬러 제어 패턴(CP2) 사이의 제1 영역(A1)은 차광 패턴(BW)에 의해 커버된다. 충진층(FL)은 제1 영역(A1)에 충진되지 않고 차광 패턴(BW)을 커버한다.
도 5b를 참조하면, 제1 컬러 제어 패턴(CP1)과 제2 컬러 제어 패턴(CP2) 사이의 제2 영역(A2)은 차광 패턴(BW)으로부터 노출된다. 충진층(FL)은 컬러 제어 패턴들(CP1, CP2)을 커버하고 제2 영역(A2)을 충진한다. 이에 따라, 충진층(FL)은 차광 패턴(BW)을 사이에 두고 제2 방향(DR2)에서 인접하는 2 개의 화소 영역들 사이를 용이하게 이동함으로써, 충진층(FL)은 화소 영역들(PXA-G1, PXA-R1, PXA-B1, PXA-G2, PXA-R2, PXA-B2)에 고르게 퍼질 수 있다. 이에 따라, 컬러 제어 패턴들(CP1, CP2, CP3) 사이의 혼색이 방지되면서도 충진층(FL)의 퍼짐성이 개선될 수 있다.
도 6a 내지 도 6d는 본 발명의 일 실시예에 따른 표시 패널의 일부를 도시한 평면도들이다. 도 6a 내지 도 6d에는 도 5a와 대응되는 영역을 도시하였다. 이하, 도 6a 내지 도 6d를 참조하여 본 발명에 대해 설명한다.
도 6a에 도시된 것과 같이, 상부 표시 기판(200-A)에 있어서, 컬러 제어 패턴들(CP-G1, CP-R1, CP-B1, CP-G2, CP-R2, CP-B2)은 화소 영역들(PXA-G1, PXA-R1, PXA-B1, PXA-G2, PXA-R2, PXA-B2)에 각각 대응되도록 배치될 수 있다. 컬러 제어 패턴들(CP-G1, CP-R1, CP-B1, CP-G2, CP-R2, CP-B2)은 대응되는 화소 영역에 중첩하여 배치될 수 있다. 본 발명에 따르면, 동일한 컬러광들을 생성하는 화소 영역들에 대하여 서로 분리된 복수의 패턴들로 제공할 수 있어 화소 배열의 다양한 설계가 가능해질 수 있다.
또는, 도 6b에 도시된 것과 같이, 상부 표시 기판(200-B)에 있어서, 차광 패턴들(BW1c, BW2c, BW3c) 각각은 타원 형상을 가질 수 있다. 차광 패턴들(BW1c, BW2c, BW3c)은 제1 영역(A1)을 커버하고 제2 영역(A2)을 노출시킨다.
또는, 도 6c에 도시된 것과 같이, 상부 표시 기판(200-C)에 있어서, 제1 차광 패턴들(BW1d, BW2d, BW3d) 및 제2 차광 패턴들(BW1e, BW2e, BW3e)은 서로 상이한 형상을 가질 수도 있다. 예를 들어, 제1 컬러 제어 패턴(CP1)과 제2 컬러 제어 패턴(CP2) 사이에 배치되어 동일한 열을 구성하는 차광 패턴들(BW2d, BW2e)은 서로 상이한 형상으로 제공될 수 있다.
제1 차광 패턴들(BW1d, BW2d, BW3d)은 타원 형상일 수 있다. 제2 차광 패턴들(BW1e, BW2e, BW3e) 각각에 포함된 복수의 패턴들은 원 형상일 수 있다.
또는, 도 6d에 도시된 것과 같이, 상부 표시 기판(200-D)에 있어서, 차광 패턴들(BW1f, BW2f, BW3f)은 인접하는 화소 영역들 사이에서 복수로 구비될 수 있다.
본 발명에 따르면, 차광 패턴들은 다양한 형상을 갖도록 설계될 수 있다. 차광 패턴들에 소정의 이격 공간(SA)을 형성함으로써, 화소 영역들(PXA-G1, PXA-R1, PXA-B1, PXA-G2, PXA-R2, PXA-B2) 전체에 대해 PXA충진층(FL)이 고르게 퍼질 수 있어 상부 표시 기판과 하부 표시 기판 사이의 셀갭의 과도한 증가를 방지하여 표시 패널의 광 효율이 향상될 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
100: 하부 표시 기판 200: 상부 표시 기판
FL: 충진층 CFL: 컬러 필터층
CCL: 컬러 제어층 BW: 차광 패턴

Claims (20)

  1. 제1 전극들 및 상기 제1 전극들을 노출시키는 개구부들을 구비한 화소 정의막을 포함하는 하부 표시 기판;
    상기 하부 표시 기판상에 배치되고, 복수의 화소 영역들 및 상기 화소 영역들과 인접한 주변 영역이 정의된 상부 표시 기판을 포함하고,
    상기 상부 표시 기판은,
    제1 색의 광을 방출하는 제1 컬러 제어 패턴, 제1 방향에서 상기 제1 컬러 제어 패턴과 이격되어 배치되고 상기 제1 색과 다른 제2 색의 광을 방출하는 제2 컬러 제어 패턴, 및 상기 주변 영역 중 상기 제1 컬러 제어 패턴과 상기 제2 컬러 제어 패턴 사이에 배치된 제1 차광 패턴 및 제2 차광 패턴을 포함하고,
    상기 제1 차광 패턴 및 상기 제2 차광 패턴은 상기 제1 방향과 교차하는 제2 방향에서 서로 이격되어 소정의 이격 공간을 갖는 표시 패널.
  2. 제1 항에 있어서,
    상기 표시 패널은,
    상기 하부 표시 기판과 상기 상부 표시 기판 사이에 배치된 충진층을 더 포함하고,
    상기 충진층은,
    상기 이격 공간을 충진하는 것을 특징으로 하는 표시 패널.
  3. 제2 항에 있어서,
    상기 충진층은,
    상기 제1 컬러 제어 패턴, 상기 제2 컬러 제어 패턴, 상기 제1 차광 패턴, 및 상기 제2 차광 패턴을 커버하는 것을 특징으로 하는 표시 패널.
  4. 제1 항에 있어서,
    상기 화소 영역들은,
    상기 제1 컬러 제어 패턴과 중첩하는 제1 화소 영역 및 상기 제2 컬러 제어 패턴과 중첩하는 제2 화소 영역을 포함하는 제1 화소행, 및
    상기 제1 화소행과 상기 제2 방향에서 이격되고, 상기 제1 컬러 제어 패턴과 중첩하는 제3 화소 영역 및 상기 제2 컬러 제어 패턴과 중첩하는 제4 화소 영역을 포함하는 제2 화소행으로 구분되고,
    상기 제1 차광 패턴은 상기 제1 화소 영역과 상기 제2 화소 영역 사이에 배치되고,
    상기 제2 차광 패턴은 상기 제3 화소 영역과 상기 제4 화소 영역 사이에 배치 것을 특징으로 하는 표시 패널.
  5. 제4 항에 있어서,
    상기 상부 표시 기판은,
    상기 제2 방향으로 연장되어 상기 제1 화소 영역 및 상기 제3 화소 영역에 중첩하는 제1 컬러 필터, 및
    상기 제1 컬러 필터와 상기 제1 방향에서 이격되고, 상기 제2 방향으로 연장되어 상기 제2 화소 영역 및 상기 제4 화소 영역에 중첩하고, 상기 제1 컬러 필터와 상이한 컬러를 갖는 제2 컬러 필터를 포함하는 것을 특징으로 하는 표시 패널.
  6. 제4 항에 있어서,
    상기 상부 표시 기판은,
    상기 제1 방향 및 상기 제2 방향으로 이격되고, 상기 제1 화소 영역 내지 상기 제4 화소 영역 중 대응되는 화소 영역에 중첩하는 제1 내지 제4 컬러 필터를 포함하는 포함하는 것을 특징으로 하는 표시 패널.
  7. 제1 항에 있어서,
    상기 제1 차광 패턴 및 상기 제2 차광 패턴 중 적어도 어느 하나는,
    상기 제2 방향에서 서로 이격된 복수의 패턴들을 포함하는 것을 특징으로 하는 표시 패널.
  8. 제1 항에 있어서,
    상기 제1 차광 패턴 및 상기 제2 차광 패턴은 서로 상이한 형상을 갖는 것을 특징으로 하는 표시 패널.
  9. 제1 항에 있어서,
    상기 하부 표시 기판은,
    상기 제1 방향을 따라 연장된 게이트 라인; 및
    상기 제2 방향을 따라 연장되고, 상기 게이트 라인과 절연 교차하는 데이터 라인을 더 포함하고,
    상기 게이트 라인은,
    상기 이격 공간과 중첩되도록 배치되는 것을 특징으로 하는 표시 패널.
  10. 제9 항에 있어서,
    상기 데이터 라인은,
    상기 제1 차광 패턴 및 상기 제2 차광 패턴과 중첩하는 것을 특징으로 하는 표시 패널.
  11. 제1 항에 있어서,
    상기 하부 표시 기판은,
    상기 제1 전극들 중 대응되는 제1 전극 상에 배치되고, 서로 이격된 복수의 발광 패턴들을 포함하고,
    상기 발광 패턴들은 각각 상기 제1 컬러 제어 패턴 및 상기 제2 컬러 제어 패턴에 중첩하는 것을 특징으로 하는 표시 패널.
  12. 제1 항에 있어서,
    상기 하부 표시 기판은,
    상기 제1 전극들 및 상기 화소 정의막을 커버하는 단일의 발광층을 포함하는 것을 특징으로 하는 표시 패널.
  13. 제12 항에 있어서,
    상기 발광층은 블루 광을 발광하는 것을 특징으로 하는 표시 패널.
  14. 제1 항에 있어서,
    상기 제1 컬러 제어 패턴 및 상기 제2 컬러 제어 패턴은 양자점을 포함하는 것을 특징으로 하는 표시 패널.
  15. 제1 항에 있어서,
    상기 제1 차광 패턴 및 상기 제2 차광 패턴의 광 투과율은 10% 이하인 것을 특징으로 하는 표시 패널.
  16. 제1 항에 있어서,
    상기 제1 차광 패턴 및 상기 제2 차광 패턴은 광 반사 물질을 포함하는 것을 특징으로 하는 표시 패널.
  17. 제1 항에 있어서,
    상기 제1 차광 패턴 및 상기 제2 차광 패턴 중 적어도 어느 하나는,
    평면상에서 원, 타원, 또는 다각형 형상 중 어느 하나인 것을 특징으로 하는 표시 패널.
  18. 제1 항에 있어서,
    상기 상부 표시 기판은,
    상기 주변 영역을 정의하고, 상기 화소 영역들을 에워싸는 격자 형상을 가진 분할 패턴을 더 포함하고,
    상기 분할 패턴은 차광 물질을 포함하는 것을 특징으로 하는 표시 패널.
  19. 제18 항에 있어서,
    상기 분할 패턴은,
    상기 이격 공간과 중첩하는 개구부가 정의되는 것을 특징으로 하는 표시 패널.
  20. 제1 항에 있어서,
    상기 화소 영역들 각각은, 서로 연결되고, 상기 제1 방향에서 정의된 단변들 및 상기 제2 방향에서 정의된 장변들을 포함하고,
    상기 제1 차광 패턴 및 상기 제2 차광 패턴은,
    상이한 상기 화소 영역들에 포함되어 서로 마주하는 장변들 사이에 배치되는 것을 특징으로 하는 표시 패널.

KR1020200007950A 2020-01-21 2020-01-21 표시 패널 KR20210094693A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200007950A KR20210094693A (ko) 2020-01-21 2020-01-21 표시 패널
US17/065,720 US11665949B2 (en) 2020-01-21 2020-10-08 Display panel
CN202110040913.6A CN113223408A (zh) 2020-01-21 2021-01-13 显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200007950A KR20210094693A (ko) 2020-01-21 2020-01-21 표시 패널

Publications (1)

Publication Number Publication Date
KR20210094693A true KR20210094693A (ko) 2021-07-30

Family

ID=76856422

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200007950A KR20210094693A (ko) 2020-01-21 2020-01-21 표시 패널

Country Status (3)

Country Link
US (1) US11665949B2 (ko)
KR (1) KR20210094693A (ko)
CN (1) CN113223408A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200097379A (ko) * 2019-02-07 2020-08-19 삼성디스플레이 주식회사 표시패널 및 그 제조방법

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010150353A1 (ja) 2009-06-23 2010-12-29 富士電機ホールディングス株式会社 フラットパネルディスプレイ、その製造中間体および製造方法
JP2013012506A (ja) * 2011-06-28 2013-01-17 Sony Corp 固体撮像素子の製造方法、固体撮像素子、電子機器の製造方法、および電子機器。
JP2013246289A (ja) * 2012-05-25 2013-12-09 Panasonic Liquid Crystal Display Co Ltd 液晶表示装置
KR20140118027A (ko) * 2013-03-28 2014-10-08 삼성디스플레이 주식회사 액정표시장치
JP2015146304A (ja) 2014-02-04 2015-08-13 ソニー株式会社 表示装置、および電子機器
KR102210677B1 (ko) 2014-09-01 2021-02-03 엘지디스플레이 주식회사 표시장치
JP6499511B2 (ja) * 2015-05-19 2019-04-10 株式会社ジャパンディスプレイ 表示装置
WO2017037560A1 (en) * 2015-08-28 2017-03-09 Semiconductor Energy Laboratory Co., Ltd. Display device
JP6754157B2 (ja) * 2015-10-26 2020-09-09 ソニーセミコンダクタソリューションズ株式会社 撮像装置
CN105487312B (zh) * 2015-12-31 2018-09-11 京东方科技集团股份有限公司 一种阵列基板、显示装置及其驱动方法
KR20180008950A (ko) 2016-07-14 2018-01-25 삼성디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
KR102651097B1 (ko) * 2016-10-28 2024-03-22 엘지디스플레이 주식회사 발광 다이오드 디스플레이 장치
KR102370450B1 (ko) * 2017-07-07 2022-03-04 삼성디스플레이 주식회사 표시 장치
CN109521511B (zh) * 2017-09-18 2021-01-26 京东方科技集团股份有限公司 微结构的制作方法、光调制器件、背光源、显示装置
KR102438446B1 (ko) * 2017-10-26 2022-08-31 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR102499724B1 (ko) * 2018-01-12 2023-02-14 삼성디스플레이 주식회사 표시장치 및 연성 회로 기판
KR102412879B1 (ko) * 2018-03-29 2022-06-27 삼성디스플레이 주식회사 색 변환 패널 및 이를 포함하는 표시 장치
WO2020065965A1 (ja) * 2018-09-28 2020-04-02 シャープ株式会社 表示デバイス
KR20200111325A (ko) 2019-03-18 2020-09-29 삼성디스플레이 주식회사 표시패널 및 이의 제조 방법
KR20200130570A (ko) 2019-05-09 2020-11-19 삼성디스플레이 주식회사 색변환 패널 및 이를 포함하는 표시 장치

Also Published As

Publication number Publication date
US20210225943A1 (en) 2021-07-22
CN113223408A (zh) 2021-08-06
US11665949B2 (en) 2023-05-30

Similar Documents

Publication Publication Date Title
US11469287B2 (en) Display panel and method for manufacturing the same
US11469403B2 (en) Display panel with reduced external reflection and improved light efficiency
KR20220008995A (ko) 표시 패널
CN111458920A (zh) 显示面板
KR20220046043A (ko) 표시패널 및 그 제조방법
US20220019003A1 (en) Display panel
EP3893284A1 (en) Display panel
KR20200120793A (ko) 표시 패널 및 파장 변환 기판 제조 방법
US11500240B2 (en) Display panel comprising a first sealing layer covering a color filter and a second sealing layer covering a color control layer and a step compensating layer
KR20210094693A (ko) 표시 패널
EP3920232A1 (en) Display panel and method of manufacturing the same
US11600804B2 (en) Display panel including a capping layer
US20230169914A1 (en) Display panel and fabricating method of the same
US20210376000A1 (en) Display panel and method for manufacturing the same
EP4057357A2 (en) Display panel and manufacturing method thereof
US20240099112A1 (en) Display device
US20230329063A1 (en) Display device
US20230157120A1 (en) Display device
US20220223653A1 (en) Display panel and manufacturing method of the same
KR20210005402A (ko) 표시패널
KR20210124556A (ko) 표시 패널
KR20220167818A (ko) 표시 패널 및 이의 제조방법
KR20210005403A (ko) 표시패널

Legal Events

Date Code Title Description
A201 Request for examination