KR20200110505A - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR20200110505A
KR20200110505A KR1020190028856A KR20190028856A KR20200110505A KR 20200110505 A KR20200110505 A KR 20200110505A KR 1020190028856 A KR1020190028856 A KR 1020190028856A KR 20190028856 A KR20190028856 A KR 20190028856A KR 20200110505 A KR20200110505 A KR 20200110505A
Authority
KR
South Korea
Prior art keywords
layer
disposed
area
substrate
blocking pattern
Prior art date
Application number
KR1020190028856A
Other languages
English (en)
Inventor
문성재
김동우
박준현
조강문
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190028856A priority Critical patent/KR20200110505A/ko
Priority to US16/793,394 priority patent/US11283054B2/en
Priority to CN202010170398.9A priority patent/CN111697034A/zh
Publication of KR20200110505A publication Critical patent/KR20200110505A/ko
Priority to US17/653,895 priority patent/US11943966B2/en

Links

Images

Classifications

    • H01L51/5284—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H01L27/32—
    • H01L51/502—
    • H01L51/5256—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/115—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers comprising active inorganic nanostructures, e.g. luminescent quantum dots
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H10K50/8445—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/331—Nanoparticles used in non-emissive layers, e.g. in packaging layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8428—Vertical spacers, e.g. arranged between the sealing arrangement and the OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements

Abstract

본 발명의 일 실시예는, 표시영역 및 상기 표시영역 외곽의 주변영역을 포함하는 제1기판; 상기 표시영역 상에 배치되고, 비발광영역으로 구획되는 발광영역을 포함하는 복수의 화소들; 상기 복수의 화소들을 덮으며, 적어도 하나의 무기봉지층 및 적어도 하나의 유기봉지층을 구비하는 박막봉지층; 상기 박막봉지층 상에서 상기 비발광영역을 적어도 일부 가리도록 구비된 제1광차단 패턴을 포함하는 빛샘방지층; 및 상기 제1기판과 마주보도록 배치되며, 상기 비발광영역을 적어도 일부 가리도록 구비된 제2광차단 패턴이 구비된 제2기판;을 포함하는, 디스플레이 장치를 제공한다.

Description

디스플레이 장치{Display apparatus}
본 발명의 실시예는 디스플레이 장치에 관한 것이다.
디스플레이 장치는 데이터를 시각적으로 표시하는 장치이다. 이러한 디스플레이 장치는 표시영역과 주변영역으로 구획된 기판을 포함한다. 상기 표시영역에는 스캔선과 데이터선이 상호 절연되어 형성되고, 복수의 화소들이 포함된다. 또한, 상기 표시영역에는 상기 화소들 각각에 대응하여 박막트랜지스터 및 상기 박막트랜지스터와 전기적으로 연결되는 화소전극이 구비된다. 또한, 상기 표시영역에는 상기 화소들에 공통으로 구비되는 대향전극이 구비될 수 있다. 주변영역에는 표시영역에 전기적 신호를 전달하는 다양한 배선들, 스캔 구동부, 데이터 구동부, 제어부 등이 구비될 수 있다.
이러한 디스플레이 장치는 그 용도가 다양해지고 있다. 이에 따라, 디스플레이 장치의 품질을 향상시키는 설계가 다양하게 시도되고 있다.
본 발명의 실시예들은 화상이 구현되는 표시영역에서 빛샘 현상이 발생하지 않는 디스플레이 장치를 제공하고자 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 실시예는, 표시영역 및 상기 표시영역 외곽의 주변영역을 포함하는 제1기판; 상기 표시영역 상에 배치되고, 비발광영역으로 구획되는 발광영역을 포함하는 복수의 화소들; 상기 복수의 화소들을 덮으며, 적어도 하나의 무기봉지층 및 적어도 하나의 유기봉지층을 구비하는 박막봉지층; 상기 박막봉지층 상에서 상기 비발광영역을 적어도 일부 가리도록 구비된 제1광차단 패턴을 포함하는 빛샘방지층; 및 상기 제1기판과 마주보도록 배치되며, 상기 비발광영역을 적어도 일부 가리도록 구비된 제2광차단 패턴이 구비된 제2기판;을 포함하는, 디스플레이 장치를 제공한다.
일 실시예에 있어서, 상기 빛샘방지층은 상기 발광영역에 대응하는 제1개구를 구비하고, 상기 제2광차단 패턴은 상기 발광영역에 대응하는 제2개구를 구비하며, 상기 제1개구의 면적은 제2개구의 면적에 비해서 크게 구비될 수 있다.
일 실시예에 있어서,상기 제2기판에는 상기 발광영역의 적어도 일부에 대응되도록 배치되며, 양자점(quantum dot)을 포함하는 양자 변환층이 구비될 수 있다.
일 실시예에 있어서,복수의 화소들은 제1화소, 제2화소, 및 제3화소를 포함하며, 상기 제1화소에 대응되도록 배치된 상기 양자 변환층은 적색 광을 발하고, 상기 제2화소에 대응되도록 배치된 상기 양자 변환층은 녹색 광을 발하며, 상기 제3화소에는 상기 양자 변환층이 배치되지 않을 수 있다.
일 실시예에 있어서, 상기 제2기판에는 상기 발광영역에 대응되도록 배치된 컬러필터가 구비될 수 있다.
일 실시예에 있어서, 상기 주변영역에 배치되는 실링 부재;를 더 포함하며, 상기 실링 부재에 의해서 상기 제1기판 및 제2기판이 합착될 수 있다.
일 실시예에 있어서,상기 제1광차단 패턴은 금속을 포함할 수 있다.
일 실시예에 있어서, 상기 제2광차단 패턴은 검은색 안료를 포함하는 블랙 매트릭스일 수 있다.
일 실시예에 있어서, 상기 주변영역에 배치되어, 상기 제1기판의 상면으로부터 돌출되어 구비된 댐부;를 포함할 수 있다.
일 실시예에 있어서, 상기 댐부의 외측에 배치되며, 상기 기판의 상면으로부터 돌출된 지지대;를 더 포함하며, 상기 지지대의 기판의 상면으로부터 높이는 상기 댐부의 기판의 상면으로부터의 높이보다 작을 수 있다.
본 발명의 다른 실시예는, 표시영역 및 상기 표시영역 외곽의 주변영역을 포함하는 제1기판; 상기 표시영역 상에 배치되며, 화소전극, 중간층 및 대향전극을 구비한 복수의 유기발광다이오드(OLED)들; 상기 복수의 유기발광다이오드들 각각의 화소전극의 중앙부를 노출하는 제3개구를 포함하며, 상기 화소전극의 가장자리를 덮어 발광영역과 비발광영역을 정의하는 화소정의막; 상기 복수의 유기발광다이오드들을 덮으며, 제1무기봉지층, 유기봉지층, 제2무기봉지층이 순차적으로 적층된 박막봉지층; 상기 박막봉지층 상에서 상기 복수의 유기발광다이오드들 사이 영역을 적어도 일부 가리도록 구비된 제1광차단 패턴을 포함하는 빛샘방지층; 및 상기 제1기판과 마주보도록 배치되며, 상기 제1광차단 패턴과 대응되도록 배치된 제2광차단 패턴이 구비된 제2기판;을 포함하는, 디스플레이 장치를 제공한다.
일 실시예에 있어서, 상기 복수의 유기발광다이오드들은 청색광을 방출할 수 있다.
일 실시예에 있어서, 상기 복수의 유기발광다이오드들 중 일부에 대응되도록 배치되며, 적색 광을 발하는 양자점을 포함하는 제1양자 변환층; 및 상기 복수의 유기발광다이오드들 중 일부에 대응되도록 배치되며, 녹색 광을 발하는 양자점을 포함하는 제2양자 변환층;을 더 포함할 수 있다.
일 실시예에 있어서, 상기 제2기판 상에는 상기 복수의 유기발광다이오들의 적어도 일부에 대응되도록 배치되며, 양자점(quantum dot)을 포함하는 양자 변환층이 구비될 수 있다.
일 실시예에 있어서, 상기 빛샘방지층은 상기 발광영역에 대응하는 제1개구를 구비하고, 상기 제2광차단 패턴은 상기 발광영역에 대응하는 제2개구를 구비하며, 상기 제1개구의 면적은 제2개구의 면적에 비해서 크게 구비될 수 있다.
일 실시예에 있어서, 상기 제1광차단 패턴은 금속을 포함하며, 상기 제2광차단 패턴은 검은색 안료를 포함하는 블랙 매트릭스로 구비될 수 있다.
일 실시예에 있어서, 상기 제2기판에는 상기 발광영역에 대응되도록 배치된 컬러필터가 구비될 수 있다.
일 실시예에 있어서, 상기 박막봉지층과 상기 빛샘방지층 사이에 배치된 버퍼층; 및 상기 주변영역에 배치된 단자;를 더 포함하며, 상기 버퍼층은 상기 주변영역까지 연장되되, 상기 단자를 노출하는 컨택홀을 포함할 수 있다.
일 실시예에 있어서, 상기 컨택홀을 통해 상기 단자와 접촉되는 추가 단자층;이 더 포함되며, 상기 추가 단자층은 상기 제1광차단 패턴과 동일물질로 구비될 수 있다.
일 실시예에 있어서, 상기 주변영역에 배치되어, 상기 제1기판의 상면으로부터 돌출되어 구비된 댐부; 및 상기 댐부 외측에 배치되어, 상기 제1기판과 상기 제2기판을 합착하는 실링부재;를 더 포함할 수 있다.
상기한 바와 같이, 본 발명의 실시예들에 따른 디스플레이 장치는 빛샘방지층을 구비하고 있어, 고품질의 화상이 구현될 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 나타낸 평면도이다.
도 2a는 도 1의 디스플레이 장치에 구비될 수 있는 일 실시예에 의한 화소의 등가 회로도이다.
도 2b는 도 1의 디스플레이 장치에 구비될 수 있는 다른 실시예에 의한 화소의 등가 회로도이다.
도 3은 본 발명의 일 실시예에 따른 디스플레이 장치의 일부를 나타낸 평면도이다.
도 4는 본 발명의 일 실시예에 따른 디스플레이 장치의 일부를 나타낸 단면도로써, 도 1의 I-I'선 및 도 3의 II-II'선에 대응한다.
도 5는 본 발명의 실시예와 비교하기 위한 비교예의 개략적인 단면도이다.
도 6은 도 4의 B 부분을 확대한 단면도이다.
도 7은 본 발명의 다른 실시예를 개략적으로 나타낸 단면도이다.
도 8은 본 발명의 또 다른 실시예를 개략적으로 나타낸 단면도이다.
도 9는 본 발명의 또 다른 실시예를 개략적으로 나타낸 단면도이다.
도 10은 도 1의 III-III'선에 대응하는 부분의 단면으로, 단자부의 일부를 나타낸다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우뿐만 아니라 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우도 포함한다.
디스플레이 장치는 화상을 표시하는 장치로서, 유기 발광 디스플레이 장치(Organic Light Emitting Display), 무기 EL 디스플레이 장치(Inorganic Light Emitting Display), 퀀텀닷 발광 디스플레이 장치 (Quantum dot Light Emitting Display), 전계 방출 디스플레이 장치(Field Emission Display), 표면 전도 전자 방출 디스플레이 장치(Surface-conduction Electron-emitter Display), 플라즈마 디스플레이 장치(PLasma Display) 등 일 수 있다.
이하에서는, 본 발명의 일 실시예에 따른 디스플레이 장치로서, 유기 발광 디스플레이 장치를 예로 하여 설명하지만, 본 발명의 디스플레이 장치는 이에 제한되지 않으며, 다양한 방식의 디스플레이 장치가 사용될 수 있다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 나타낸 평면도이다.
도 1을 참조하면, 디스플레이 장치는 제1기판(100)과 제2기판(200)이 실링 부재(600)에 의해서 합착되어 형성될 수 있다. 실링 부재(600)는 제1기판(100) 및 제2기판(200)의 외곽면을 따라 둘러싸도록 형성되어 제1기판(100)과 제2기판(200)을 합착할 수 있다.
한편, 디스플레이 장치는 표시영역(DA)과 표시영역(DA) 주변에 배치되는 주변영역(PA)을 포함한다. 디스플레이 장치는 표시영역(DA)에 배치된 복수의 화소들에서 방출되는 빛을 이용하여 소정의 이미지를 제공할 수 있다.
표시영역(DA)은 제1방향으로 연장된 데이터선(DL)과, 제1방향과 교차하는 제2방향으로 연장된 스캔선(SL)에 연결된 화소(P)들을 포함한다. 각 화소(P)는 제1방향으로 연장된 구동전압선(PL)과도 연결된다.
화소(P)들은 각각 유기발광다이오드(OLED)와 같은 디스플레이 소자를 포함할 수 있다. 각 화소(P)는 유기발광다이오드(OLED)를 통해 예컨대, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다. 본 명세서에서의 화소(P)라 함은 전술한 바와 같이 적색, 녹색, 청색, 백색 중 어느 하나의 색상의 빛을 방출하는 화소로 이해할 수 있다.
각 화소(P)는 주변영역(PA)에 배치된 내장회로들과 전기적으로 연결될 수 있다. 주변회로(PA)에는 내장 구동회로부(40), 배선부(50), 단자부(30), 내장 구동회로부(40), 제1전원공급배선(10), 및 제2전원공급배선(20)이 배치될 수 있다.
내장 구동회로부(40)는 복수의 박막트랜지스터들을 포함할 수 있으며, 스캔라인(SL)을 통해 각 화소(P)에 스캔 신호를 제공할 수 있다. 내장 구동회로부(40)은 표시영역(DA)을 사이에 두고 양측에 배치될 수 있다. 표시영역(DA)에 배치된 화소(P)들 중 일부는 좌측에 배치된 내장 구동회로부(40)와 전기적으로 연결될 수 있고, 나머지는 우측에 배치된 내장 구동회로부(40)와 전기적으로 연결될 수 있다. 다른 실시예로, 내장 구동회로부(40)는 표시영역(DA)의 일측에만 배치될 수도 있다.
내장 구동회로부(40)의 일측에는 배선부(50)가 배치된다. 배선부(50)는 내장 구동회로부(40)의 구동을 위한 신호를 전달하는 배선들이 배치되는 영역을 의미한다.
단자부(30)는 제1기판(100)의 일 측에 배치될 수 있다. 단자부(30)는 절연층에 의해 덮이지 않고 노출되어 인쇄회로기판(PCB)과 전기적으로 연결될 수 있다. 인쇄회로기판(PCB)의 단자(PCB-P)는 단자부(30)와 전기적으로 연결될 수 있다.
인쇄회로기판(PCB)은 제어부(미도시)의 신호 또는 전원을 단자부(30)로 전달한다. 제어부는 제1 및 제2연결배선(11, 21)을 통해 제1 및 제2전원공급배선(10, 20)에 각각 구동전압 및 공통전압(ELVDD, ELVSS, 후술할 도 2a, 2b 참조)을 제공할 수 있다. 구동전압(ELVDD)은 제1전원공급배선(10, first power supply line)과 연결된 구동전압라인(PL)을 통해 각 화소(P)에 제공되고, 공통전압(ELVSS)은 제2전원공급배선(20)과 연결된 화소(P)의 대향전극에 제공될 수 있다. 제2전원공급배선(20, second power supply line)은 일측이 개방된 루프 형상으로 표시영역(DA)을 부분적으로 둘러쌀 수 있다. 제2전원공급배선(20)은 내장 구동회로부(40)과 표시영역(DA) 사이에 배치될 수 있다. 제2전원공급배선(20)은 공통전압을 제공하는 바, 공통전압공급배선으로 불려질 수 있다.
제어부에서 생성된 제어 신호는 인쇄회로기판(PCB)을 통해 제3 및 제4 연결배선(31, 41)을 통해 내장 구동회로부(40) 및 배선부(50)에 전달될 수 있다. 또한, 배선부(50)로 전달된 신호는 내장 구동회로부(40)에 전달될 수 있다.
데이터 구동회로(60)는 데이터라인(DL)에 전기적으로 연결된다. 데이터 구동회로(150)의 데이터 신호는 단자부(30)에 연결된 연결배선(51) 및 연결배선(51)과 연결된 데이터라인(DL)을 통해 각 화소(P)에 제공될 수 있다. 도 1은 데이터 구동회로(60)가 인쇄회로기판(PCB)에 배치된 것을 도시하지만, 다른 실시예로, 데이터 구동회로(60)는 제1기판(100) 상에 배치될 수 있다. 예컨대, 데이터 구동회로(60)는 단자부(30)와 제1전원공급배선(10) 사이에 배치될 수 있다.
주변영역(PA)에는 댐부(120)가 배치될 수 있다. 댐부(120)는 박막봉지층(400)의 유기봉지층(420, 도 4 참조) 형성시, 유기물이 제1기판(100)의 가장자리 방향으로 흐르는 것을 차단하여, 유기봉지층(420)의 에지 테일이 형성되는 것을 방지할 수 있다. 댐부(120)는 주변영역(PA) 상에서 표시영역(DA)의 적어도 일부를 둘러싸도록 배치될 수 있다. 댐부(120)는 복수의 댐을 포함하도록 구성될 수 있으며, 복수의 댐이 배치되는 경우, 각 댐은 서로 이격되어 형성될 수 있다. 댐부(120)는 주변영역(PA)에서 실링 부재(600)보다 표시영역(DA)에 가깝게 배치될 수 있다.
일부 실시예에서, 댐부(120)의 적어도 일부는 내장 구동회로부(40) 및/또는 배선부(50)와 중첩되도록 배치될 수 있다. 댐부(120)가 내장 구동회로부(40) 및/또는 배선부(50)와 중첩되도록 배치됨에 따라, 댐부(120)가 배치될 영역을 별도로 확보하지 않을 수 있는 바, 주변영역(PA)의 사이즈가 축소될 수 있다.
그러나, 본 실시예는 이에 한정되지 않는다. 댐부(120)는 내장 구동회로부(40) 및 배선부(50)와 중첩되지 않도록 형성될 수 있다.
도 2a 및 도 2b는 본 발명의 일 실시예예 따른 디스플레이 장치의 어느 하나의 화소의 등가회로도들이다.
도 2a를 참조하면, 각 화소(P)는 스캔선(SL) 및 데이터선(DL)에 연결된 화소회로(PC) 및 화소회로(PC)에 연결된 유기발광다이오드(OLED)를 포함한다.
화소회로(PC)는 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 및 스토리지 커패시터(Cst)를 포함한다. 스위칭 박막트랜지스터(T2)는 스캔선(SL) 및 데이터선(DL)에 연결되며, 스캔선(SL)을 통해 입력되는 스캔 신호(Sn)에 따라 데이터선(DL)을 통해 입력된 데이터 신호(Dm)를 구동 박막트랜지스터(T1)로 전달한다.
스토리지 커패시터(Cst)는 스위칭 박막트랜지스터(T2) 및 구동전압선(PL)에 연결되며, 스위칭 박막트랜지스터(T2)로부터 전달받은 전압과 구동전압선(PL)에 공급되는 제1전원전압(ELVDD, 또는 구동전압)의 차이에 해당하는 전압을 저장한다.
구동 박막트랜지스터(T1)는 구동전압선(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압선(PL)으로부터 유기발광다이오드(OLED)를 흐르는 구동 전류를 제어할 수 있다. 유기발광다이오드(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다.
도 2a에서는 화소회로(PC)가 2개의 박막트랜지스터 및 1개의 스토리지 박막트랜지스터를 포함하는 경우를 설명하였으나, 본 발명은 이에 한정되지 않는다.
도 2b를 참조하면, 각 화소(PX)는 유기발광다이오드(OLED)와, 이를 구동하는 다수의 박막트랜지스터를 포함하는 화소회로(PC)를 구비할 수 있다. 화소회로(PC)는 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 센싱 박막트랜지스터(T3), 및 스토리지 커패시터(Cst)를 포함할 수 있다.
스위칭 박막트랜지스터(T2)의 게이트전극(G2)에는 스캔선(SL)이 접속되고, 소스전극(S2)에는 데이터선(DL)이 접속되며, 드레인전극(D2)에는 스토리지 커패시터(Cst)의 제1전극(CE1)이 접속될 수 있다.
이에 따라, 상기 스위칭 박막트랜지스터(T2)는 각 화소(PX)의 스캔선(SL)으로부터의 스캔 신호(Sn)에 응답하여 데이터선(DL)의 데이터 전압을 제1 노드(N)에 공급한다.
구동 박막트랜지스터(T1)의 게이트전극(G1)은 상기 제1 노드(N)에 접속되고, 소스전극(S1)은 구동전원전압(ELVDD)를 전달하는 제1전원선(PL1)에 접속되며, 드레인전극(D1)은 유기발광다이오드(OLED)의 애노드 전극에 접속될 수 있다.
이에 따라, 구동 박막트랜지스터(T1)는 자신의 소스-게이트간 전압(Vgs) 즉, 구동전원전압(ELVDD)과 제1 노드(N) 사이에 걸리는 전압에 따라 유기발광다이오드(OLED)에 흐르는 전류량을 조절할 수 있다.
센싱 박막트랜지스터(T3)의 게이트전극(G3)에는 센싱 제어선(SSL)이 접속되고, 소스전극(S3)은 제2 노드(S)에 접속되며, 드레인전극(D3)은 기준 전압선(RL)에 접속된다. 일부 실시예에서, 상기 센싱 박막트랜지스터(T3)는 상기 센싱 제어선(SSL) 대신에 상기 스캔선(SL)에 의해 제어될 수 있다.
센싱 박막트랜지스터(T3)는 유기발광다이오드(OLED)의 애노드 전극(AD)의 전위를 센싱하는 역할을 할 수 있다. 상기 센싱 박막트랜지스터(T3)는 상기 센싱 제어선(SSL)으로부터의 센싱 신호(SSn)에 응답하여 기준 전압선(RL)으로부터의 프리차징(pre-charging) 전압을 제2 노드(S)에 공급하거나, 센싱 기간 동안 유기발광다이오드(OLED)의 애노드 전극(AD)의 전압을 기준 전압선(RL)에 공급한다.
스토리지 커패시터(Cst)는 제1 노드(N)에 제1전극(CE1)이 접속되고, 제2 노드(S)에 제2전극(CE2)이 접속된다. 상기 스토리지 커패시터(Cst)는 제1 및 제2 노드(N, S) 각각에 공급되는 전압들 간의 차 전압을 충전하여 상기 구동 박막트랜지스터(T1)의 구동 전압으로 공급한다. 예를 들어, 상기 스토리지 커패시터(Cst)는 제1 및 제2 노드(N, S) 각각에 공급되는 데이터 전압(Dm)과 프리차징 전압(Vpre) 간의 차 전압을 충전할 수 있다.
바이어스 전극(BSM)은 상기 구동 박막트랜지스터(T1)과 대응되도록 형성되어 센싱 박막트랜지스터(T3)의 소스전극(S3)과 접속될 수 있다. 바이어스 전극(BSM)은 센싱 박막트랜지스터(T3)의 소스전극(S3)의 전위와 연동되어 전압을 공급 받는 바, 구동 박막트랜지스터(T1)가 안정화될 수 있다. 일부 실시예에서, 바이어스 전극(BSM)은 센싱 박막트랜지스터(T3)의 소스전극(S3)과 접속되지 않고, 별도의 바이어스 배선과 연결될 수 있다.
유기발광다이오드(OLED)의 대향전극(예컨대, 캐소드)은 공통전원전압(ELVSS)을 제공받는다. 유기발광다이오드(OLED)는 구동 박막트랜지스터(T1)로부터 구동 전류를 전달받아 발광한다.
도 2b에서는, 각 화소(PX) 마다 신호선들(SL, SSL, DL) 기준 전압선(RL), 및 제1전원선(PL1), 및 제2전원선(PL2)이 구비된 경우를 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 예컨대, 신호선들(SL, SSL, DL) 중 적어도 어느 하나, 또는/및 기준 전압선(RL), 제1전원선(PL1), 및 제2전원선(PL2)은 이웃하는 화소들에서 공유될 수 있다.
화소회로(PC)는 도 2a 및 도 2b를 참조하여 설명한 박막트랜지스터 및 스토리지 커패시터의 개수 및 회로 디자인에 한정되지 않으며, 그 개수 및 회로 디자인은 다양하게 변경 가능하다.
도 3은 본 발명의 일 실시예에 따른 디스플레이 장치의 일부를 나타낸 평면도로써, 도 1의 A영역에 대응한다. 도 4는 본 발명의 일 실시예에 따른 디스플레이 장치의 일부를 나타낸 단면도로써, 도 1의 I-I'선 및 도 3의 II-II'선에 대응한다. 도 5는 본 발명의 실시예와 비교하기 위한 비교예의 개략적인 단면도이다.
도 3 및 도 4를 참조하면, 본 발명의 일 실시예에 따른 디스플레이 장치는 표시영역(DA)과 그 외측의 주변영역(PA)을 포함한다. 표시영역(DA) 상에는 적어도 하나의 박막트랜지스터(T1) 및 상기 박막트랜지스터와 연결된 디스플레이 소자가 배치될 수 있다. 주변영역(PA)에는 댐부(120), 지지대(130), 및 실링 부재(600)가 배치될 수 있다.
본 실시예에서, 디스플레이 장치의 표싱영역(DA)은 복수의 화소(P1, P2, P3)들을 포함하며, 각 화소(P1, P2, P3)는 발광영역(EA)를 포함한다. 발광영역(EA)은 빛이 생성되어 외부로 출사되는 영역일 수 있다. 발광영역(EA) 사이에는 비발광영역(NEA)가 배치되어, 상기 비발광영역(NEA)에 의해서 각 화소(P1, P2, P3)의 발광영역(EA)이 구분될 수 있다.
도 3에 있어서, 제1화소(P1), 제2화소(P3) 및 제3화소(P3)는 서로 다른 광을 구현할 수 있다. 예컨대, 제1화소(P1)는 적색 광을, 제2화소(P2)는 녹색 광을, 제3화소(P3)는 청색 광을 구현할 수 있다. 도면에서는 제1화소(P1), 제2화소(P3) 및 제3화소(P3)의 발광영역(EA)이 둥근 모서리의 직사각형 형상을 하고 스트라이브 배열을 하고 있으나, 본 발명은 이에 한정되지 않는다. 각 화소의 발광영역(EA)는 다양한 다각형 또는 원형의 형상을 할 수 있으며, 펜타일 배열 등 다양한 배열을 할 수 있음은 물론이다.
본 실시예에 의한 디스플레이 장치는 발광영역(EA)을 노출하는 제1개구(OP1), 및 비발광영역(NEA) 가리도록 배치된 제1광차단 패턴(510)을 구비한 빛샘방지층(500)을 구비한다. 또한, 본 실시예에 의한 디스플레이 장치는 상기 제1개구(OP1)와 대응되는 제2개구(OP2), 및 상기 비발광영역(NEA)에 대응되도록 배치된 제2광차단 패턴(210)을 구비한 제2기판(200)을 포함한다.
이하, 본 발명의 일 실시예에 따른 디스플레이 장치에 대해서 도 4에 도시된 적층순서에 따라 구체적으로 설명하기로 한다.
도 4의 표시영역(DA)에서는, 도 2a 및 도 2b를 참조하여 설명한 각 화소(P)의 화소회로(PC) 중 구동 박막트랜지스터(T1) 및 스토리지 커패시터(Cst)를 도시하고 있다. 설명의 편의를 위해 도4의 표시영역(DA)에 배치된 구성을 적층 순서에 따라 설명한다.
기판(100)은 글라스재, 세라믹재, 금속재, 또는 플렉서블 또는 벤더블 특성을 갖는 물질을 포함할 수 있다.제1기판(100)이 플렉서블 또는 벤더블 특성을 갖는 경우, 제1기판(100)은 폴리에테르술폰(polyethersulphone, PES), 폴리아크릴레이트(polyacrylate, PAR), 폴리에테르 이미드(polyetherimide, PEI), 폴리에틸렌 나프탈레이트(polyethyelenen naphthalate, PEN), 폴리에틸렌 테레프탈레이드(polyethyelene terepthalate, PET), 폴리페닐렌 설파이드(polyphenylene sulfide, PPS), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide, PI), 폴리카보네이트(polycarbonate, PC) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate, CAP)와 같은 고분자 수지를 포함할 수 있다.제1기판(100)은 상기 물질의 단층 또는 다층구조를 가질 수 있으며, 다층구조의 경우 무기층을 더 포함할 수 있다. 일부 실시예에서, 제1기판(100)은 유기물/무기물/유기물의 구조를 가질 수 있다.
기판(100)과 제1버퍼층(111) 사이에는 배리어층(미도시)이 더 포함될 수 있다. 배리어층은 제1기판(100) 등으로부터의 불순물이 반도체층(A1)으로 침투하는 것을 방지하거나 최소화하는 역할을 할 수 있다. 배리어층은 산화물 또는 질화물과 같은 무기물, 또는 유기물, 또는 유무기 복합물을 포함할 수 있으며, 무기물과 유기물의 단층 또는 다층 구조로 이루어질 수 있다.
제1버퍼층(111) 상에는 구동 박막트랜지스터(T1)에 대응되도록 바이어스 전극(BSM)이 배치될 수 있다. 바이어스 전극(BSM)에는 전압이 인가될 수 있다. 예컨대, 바이어스 전극(BSM)은 센싱 박막트랜지스터(T3, 도 2b 참조)의 소스전극(S3, 도 2b 참조)과 접속되어, 상기 소스전극(S3)의 전압이 인가될 수 있다. 또한, 바이어스 전극(BSM)은 외부 광이 반도체층(A1)에 도달하는 것을 방지하는 역할을 할 수 있다. 이에 따라, 구동 박막트랜지스터(T1)의 특성이 안정화 될 수 있다. 한편, 바이어스 전극(BSM)은 경우에 따라서는 생략될 수 있다.
제2버퍼층(112)은 상기 바이어스 전극(BSM)을 덮으며, 제1기판(100)의 전면에 형성될 수 있다. 제2버퍼층(112)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2) 등을 포함할 수 있다.
제2버퍼층(112) 상에는 반도체층(A1)이 배치될 수 있다. 반도체층(A1)은 비정질 실리콘을 포함하거나, 폴리 실리콘을 포함할 수 있다. 다른 실시예로, 반도체층(A1)은 인듐(In), 갈륨(Ga), 스태늄(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 카드뮴(Cd), 게르마늄(Ge), 크롬(Cr), 티타늄(Ti), 알루미늄(Al), 세슘(Cs), 세륨(Ce) 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질의 산화물을 포함할 수 있다. 일부 실시예에서, 반도체층(A1)은 Zn 산화물계 물질로, Zn 산화물, In-Zn 산화물, Ga-In-Zn 산화물 등으로 형성될 수 있다. 또 다른 실시예에서, 반도체층(A1)은 ZnO에 인듐(In), 갈륨(Ga), 주석(Sn)과 같은 금속이 함유된 IGZO(In-Ga-Zn-O), ITZO(In-Sn-Zn-O), 또는 IGTZO(In-Ga-Sn-Zn-O) 반도체일 수 있다. 반도체층(A1)은 채널영역과 상기 채널영역의 양옆에 배치된 소스 영역 및 드레인 영역을 포함할 수 있다. 반도체층(A1)은 단층 또는 다층으로 구성될 수 있다.
반도체층(A1) 상에는 게이트절연층(113)을 사이에 두고, 상기 반도체층(A1)과 적어도 일부 중첩되도록 게이트전극(G1)이 배치된다. 게이트전극(G1)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며 단층 또는 다층으로 이루어질 수 있다. 일 예로, 게이트전극(G1)은 Mo의 단층일 수 있다. 게이트전극(G1)과 동일한 층에 스토리지 커패시터(Cst)의 제1전극(CE1)이 배치될 수 있다. 제1전극(CE1)은 게이트전극(G1)과 동일 물질로 형성될 수 있다.
게이트전극(G1) 및 스토리지 커패시터(Cst)의 제1전극(CE1)을 덮도록 층간절연층(115)이 구비될 수 있다. 층간절연층(115)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등을 포함할 수 있다.
층간절연층(115) 상부에는 스토리지 커패시터(Cst)의 제2전극(CE2), 소스전극(S1), 드레인전극(D1), 및 데이터선(DL)이 배치될 수 있다.
상기 스토리지 커패시터(Cst)의 제2전극(CE2), 소스전극(S1), 드레인전극(D1), 및 데이터선(DL)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 예로, 제2전극(CE2), 소스전극(S1), 드레인전극(D), 및 데이터선(DL)은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다. 소스전극(S1), 드레인전극(D1)은 컨택홀을 통해서 반도체층(A1)의 소스영역 또는 드레인영역에 접속될 수 있다.
스토리지 커패시터(Cst)의 제2전극(CE2)은 층간절연층(115)을 사이에 두고 제1전극(CE1)과 중첩하며, 커패시턴스을 형성한다. 이 경우, 층간절연층(115)은 스토리지 커패시터(Cst)의 유전체층의 기능을 할 수 있다.
스토리지 커패시터(Cst)의 제2전극(CE2), 소스전극(S1), 드레인전극(D1), 및 데이터선(DL)은 무기 보호층(PVX)으로 커버될 수 있다.
무기 보호층(PVX)은 질화실리콘(SiNx)과 산화실리콘(SiOx)의 단일막 또는 다층막일 수 있다. 무기 보호층(PVX)은 층간절연층(115) 상에 배치된 일부 배선들을 커버하여 보호하기 위해 도입된 것일 수 있다.제1기판(100)의 일부 영역(예컨대 주변영역의 일부)에는 데이터선(DL)과 동일한 공정에서 함께 형성된 배선들(미도시)이 노출될 수 있다. 배선들의 노출된 부분은 후술할 화소전극(310)의 패터닝시 사용되는 에천트에 의해 손상될 수 있는데, 본 실시예에서와 같이 무기 보호층(PVX)이 데이터선(DL) 및 데이터선(DL)과 함께 형성된 배선들의 적어도 일부를 커버하므로 배선들이 화소전극(310)의 패터닝 공정에서 손상되는 것을 방지할 수 있다.
상기 무기 보호층(PVX) 상에는 평탄화층(118)이 배치되며, 평탄화층(118) 상에 유기발광다이오드(OLED)가 배치될 수 있다.
평탄화층(118)은 유기 물질로 이루어진 막이 단층 또는 다층으로 형성될 수 있으며, 평탄한 상면을 제공한다. 이러한, 평탄화층(118)은 BCB(Benzocyclobutene), 폴리이미드(polyimide), HMDSO(Hexamethyldisiloxane), Polymethylmethacrylate(PMMA)나, Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다.
제1기판(100)의 표시영역(DA)에 있어서, 평탄화층(118) 상에는 유기발광다이오드(OLED)가 배치된다. 유기발광다이오드(OLED)는 화소전극(310), 유기발광층을 포함하는 중간층(320) 및 대향전극(330)을 포함한다.
화소전극(310)은 (반)투광성 전극 또는 반사 전극일 수 있다. 일부 실시예에서, 화소전극(310)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 등으로 형성된 반사층과, 반사층 상에 형성된 투명 또는 반투명 전극층을 구비할 수 있다. 투명 또는 반투명 전극층은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3; indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 및 알루미늄징크옥사이드(AZO; aluminum zinc oxide)를 포함하는 그룹에서 선택된 적어도 하나 이상을 구비할 수 있다. 일부 실시예에서, 화소전극(310)은 ITO/Ag/ITO로 구비될 수 있다.
평탄화층(118) 상에는 화소정의막(119)이 배치될 수 있으며, 화소정의막(119)은 표시영역(DA)에서 각 부화소들에 대응하는 개구, 즉 적어도 화소전극(310)의 중앙부가 노출되도록 하는 제3개구(OP3)를 가짐으로써 화소의 발광영역을 정의하는 역할을 할 수 있다. 또한, 화소정의막(119)은 화소전극(310)의 가장자리와 화소전극(310) 상부의 대향전극(330)의 사이의 거리를 증가시킴으로써 화소전극(310)의 가장자리에서 아크 등이 발생하는 것을 방지하는 역할을 할 수 있다.
화소정의막(119)은 폴리이미드, 폴리아마이드(Polyamide), 아크릴 수지, 벤조사이클로부텐 및 페놀 수지로 이루어진 군에서 선택되는 하나 이상의 유기 절연 물질로, 스핀 코팅 등의 방법으로 형성될 수 있다.
유기발광다이오드(OLED)의 중간층(320)은 유기발광층을 포함할 수 있다. 유기발광층은 적색, 녹색, 청색, 또는 백색의 빛을 방출하는 형광 또는 인광 물질을 포함하는 유기물을 포함할 수 있다. 유기발광층은 저분자 유기물 또는 고분자 유기물일 수 있으며, 유기발광층의 아래 및 위에는, 홀 수송층(HTL; hole transport layer), 홀 주입층(HIL; hole injection layer), 전자 수송층(ETL; electron transport layer) 및 전자 주입층(EIL; electron injection layer) 등과 같은 기능층이 선택적으로 더 배치될 수 있다. 중간층(320)은 복수의 화소전극(310) 각각에 대응하여 배치될 수 있다. 그러나, 이에 한정되지 않는다. 중간층(320)은 복수의 화소전극(310)에 걸쳐서 일체인 층을 포함할 수 있는 등 다양한 변형이 가능하다.
대향전극(330)은 투광성 전극 또는 반사 전극일 수 있다. 일부 실시예에서, 대향전극(330)은 투명 또는 반투명 전극일 수 있으며, Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 및 이들의 화합물을 포함하는 일함수가 작은 금속 박막으로 형성될 수 있다. 또한, 금속 박막 위에 ITO, IZO, ZnO 또는 In2O3 등의 TCO(transparent conductive oxide)막이 더 배치될 수 있다. 대향전극(330)은 표시영역(DA) 및 주변영역(PA)에 걸쳐 배치되며, 중간층(320)과 화소정의막(119)의 상부에 배치될 수 있다. 대향전극(330)은 복수의 유기발광다이오드(OLED)들에 있어서 일체(一體)로 형성되어 복수의 화소전극(310)에 대응할 수 있다.
화소정의막(119) 상에는 마스크 찍힘 방지를 위한 스페이서(119S)가 더 포함될 수 있다. 스페이서(119S)는 화소정의막(119)과 일체(一體)로 형성될 수 있다. 예컨대, 스페이서(119S)와 화소정의막(119)는 하프톤 마스크 공정을 이용하여 동일한 공정에서 동시에 형성될 수 있다.
유기발광다이오드(OLED)는 외부로부터의 수분이나 산소 등에 의해 쉽게 손상될 수 있으므로, 박막봉지층(400)으로 덮어 보호될 수 있다. 박막봉지층(400)은 표시영역(DA)을 덮으며 표시영역(DA) 외측까지 연장될 수 있다. 박막봉지층(400)은 적어도 하나의 유기봉지층과 적어도 하나의 무기봉지층을 포함한다. 예컨대, 박막봉지층(400)은 제1무기봉지층(410), 유기봉지층(420) 및 제2무기봉지층(430)을 포함할 수 있다.
제1무기봉지층(410)은 대향전극(330)을 덮으며, 산화규소, 질화규소, 및/또는트라이산질화규소 등을 포함할 수 있다. 도시되지는 않았으나, 필요에 따라 제1무기봉지층(410)과 대향전극(330) 사이에 캐핑층 등의 다른 층들이 개재될 수도 있다. 제1무기봉지층(410)은 그 하부의 구조물을 따라 형성되기에, 상면이 평탄하지 않게 된다. 유기봉지층(420)은 이러한 제1무기봉지층(410)을 덮으며, 제1무기봉지층(410)과 달리 그 상면이 대략 평탄하도록 할 수 있다. 구체적으로, 유기봉지층(420)은 표시영역(DA)에 대응하는 부분에서는 상면이 대략 평탄하도록 할 수 있다. 유기봉지층(420)은 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리카보네이트, 폴리이미드, 폴리에틸렌설포네이트, 폴리옥시메틸렌, 폴리아릴레이트, 헥사메틸디실록산으로 이루어지는 군으로부터 선택된 하나 이상의 재료를 포함할 수 있다. 제2무기봉지층(430)은 유기봉지층(420)을 덮으며, 산화규소, 질화규소, 및/또는트라이산질화규소 등을 포함할 수 있다.
박막봉지층(400)은 전술한 다층 구조를 통해 박막봉지층(400) 내에 크랙이 발생한다고 하더라도, 제1무기봉지층(410)과 유기봉지층(420) 사이에서 또는 유기봉지층(420)과 제2무기봉지층(430) 사이에서 그러한 크랙이 연결되지 않도록 할 수 있다. 이를 통해 외부로부터의 수분이나 산소 등이 표시영역(DA)으로 침투하게 되는 경로가 형성되는 것을 방지하거나 최소화할 수 있다.
박막봉지층(400) 상에는 빛샘방지층(500)이 배치된다. 빛샘방지층(500)은 어느 한 화소(P1)의 발광영역(EA)에서 발생한 광이 인접한 화소(P2)의 발광영역(EA)로 출사되는 것을 방지하기 위한 구성일 수 있다.
빛샘방지층(500)은 화소(P1, P2, P3)들의 발광영역(EA) 사이에 배치된 비발광영역(NEA)을 적어도 일부 가리도록 구비된 제1광차단 패턴(510)을 포함한다. 또한, 빛샘방지층(500)은 발광영역(EA)을 노출하는 제1개구(OP1)를 포함한다. 상기 제1개구(OP1)을 통해서 각 화소(P1, P2, P3)들의 발광영역(EA)에서 발생한 광이 출사될 수 있다.
제1광차단 패턴(510)은 금속을 포함할 수 있다. 예컨대, 제1광차단 패턴(510)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 예로, 제1광차단 패턴(510)은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다.
그러나, 본 발명은 이에 한정되지 않는다. 예컨대, 제1광차단 패턴(510)은 흑색 안료, 흑색 염료 또는 흑색의 입자 중 적어도 하나를 포함하는 블랙 매트릭스로 구비될 수 있다.
본 실시예에서, 제1기판(100)과 마주보도록 배치된 제2기판(200) 상에는 제2광차단 패턴(210)이 배치될 수 있다. 상기 제2광차단 패턴(210)은 블랙매트릭스로 써, 색선명도 및 콘트라스트를 향상시키기 위한 부재일 수 있다. 제2광차단 패턴(210)은 상기 발광영역(EA)을 노출하는 제2개구(OP2)를 구비할 수 있다.
제2광차단 패턴(210)은 가시광선을 흡수하는 물질을 포함할 수 있다. 제2광차단 패턴(210)은 흑색 안료, 흑색 염료 또는 흑색의 입자 중 적어도 하나를 포함할 수 있다. 일부 실시예에서, 제2광차단 패턴(210)은 Cr 또는 CrOx, Cr/CrOx, Cr/CrOx/CrNy, 수지(Carbon 안료, RGB 혼합안료), Graphite, Non-Cr계 등의 재료를 포함할 수 있다.
상기 제2기판(200) 상에는 상기 제2광차단 패턴(210)을 덮도록 보호층(220)이 배치될 수 있다. 보호층(220)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2) 등의 무기물을 포함할 수 있다. 보호층(220)은 폴리이미드, 에폭시 등 유기물을 포함할 수도 있다.
한편, 제2광차단 패턴(210) 또한 인접한 화소의 발광영역으로부터 오는 빛을 차단하는 역할을 할 수 있다. 그러나, 본 실시예에 따른 디스플레이 장치는 유기발광다이오드(OLED) 상부에 박막봉지층(400) 등의 부재를 채용하고 있어, 광이 발생하는 중간층(320)과 제2광차단 패턴(210) 사이의 간격이 멀게 배치될 수 있다.
이에 따라 본 실시예의 비교예인 도 5와 같이 제1광차단 패턴(510)이 존재하지 않는 경우, 제2기판(200)에 제2광차단 패턴(210)이 배치되어 있다 하더라도 하나의 화소(P1)의 발광영역(EA)으로부터 오는 빛(LP')이 인접한 다른 화소(P2)의 발광영역(EA)으로 출사하는 것을 막지 못할 수 있다.
그러나, 본 실시예에 있어서는 제1화소(P1)의 유기발광다이오드(OLED)에서 발생하는 빛 중 제2화소(P2) 방향으로 출사하는 빛(LP)은 제2광차단 패턴(210) 보다 가깝게 배치된 제1광차단 패턴(510)에 의해서 차단되어 제2화소(P2)의 발광영역(EA)로 출사되지 않을 수 있다.
표시영역(DA) 외측의 주변영역(PA)에는 내장 구동회로부(40, 도 1 참조), 배선부(50), 댐부(120), 지지대(130), 실링 부재(600)가 배치될 수 있다.
배선부(50)는 다양한 층에 배치된 제1배선(W1), 제2배선(W2), 제3배선(W3)을 포함할 수 있다. 제1배선(W1) 및 제2배선(W2)은 단자부(30, 도 1 참조)와 연결되어 제어부로부터 공급되는 제어신호를 전달하는 역할을 할 수 있으며, 제3배선(W3)은 내장 구동회로부(40, 도 1 참조)에 상기 제어 신호를 전달하는 역할을 할 수 있다.
제1배선(W1)은 게이트전극(G1)과 동일한 층에 배치될 수 있으며, 게이트전극(G1)과 동일한 물질로 동시에 형성될 수 있다. 제2배선(W2)는 바이어스 전극(BSM)과 동일한 층에 배치될 수 있으며, 바이어스 전극(BSM)과 동일한 물질로 동시에 형성될 수 있다. 제3배선(W3)은 소스전극(S1) 또는 드레인전극(D1)과 동일한 층에 배치될 수 있으며, 소스전극(S1) 또는 드레인전극(D1)과 동일한 물질로 동시에 형성될 수 있다.
표시영역(DA)에서부터 연장된 평탄화층(118) 및 화소정의막(119)의 외측에는 댐부(120)가 배치될 수 있다. 댐부(120)는 평탄화층(118) 및 화소정의막(119)과 이격되어 배치되며, 박막봉지층(400)의 유기봉지층(420)의 형성시 유기물이 제1기판(100)의 에지로 흐르는 것을 방지하는 역할을 할 수 있다. 댐부(120)가 복수 개로 구비되는 경우, 복수의 댐은 서로 이격되어 배치될 수 있다.
댐부(120)는 단일층 또는 다층구조로 형성될 수 있다. 도시된 바와 같이, 댐부(120)는 제1층(120a), 제2층(120b),및 제3층(120c)이 적층된 구조로 구비되고, 제2댐(123)은 제1층(123a), 및 제2층(123b)이 적층된 구조로 구비될 수 있다.
이 경우, 제1층(120a)은 평탄화층(118)과 동일한 물질로 동시에 구비될 수 있으며, 제2층(120b)은 화소정의막(119)과 동일한 물질로 동시에 구비될 수 있다. 제3층(120c)은 스페이서(119S)와 동일한 물질로 동시에 구비될 수 있다.
댐부(120)의 외측에서는 박막봉지층(400)의 제1무기봉지층(410) 및 제2무기봉지층(430)이 직접 접촉하게 되는 바, 유기봉지층(420)이 외부로 노출되지 않도록 할 수 있다. 즉, 유기물에 의한 외기나 수분의 침투를 방지할 수 있다.
댐부(120)의 내측영역, 표시영역(DA)과 인접한 영역에서는 무기 보호층(PVX)이 제1무기봉지층(410)과 직접적으로 접하고 있다. 제1무기봉지층(410) 및 무기 보호층(PVX)가 모두 무기 물질로 형성되는 바, 접착력이 강화될 수 있다. 또한, 댐부(120)과 지지대(130)의 사이 영역에는 유기물질이 배치되고 있지 않은 바, 외기의 투습을 효과적으로 차단할 수 있다.
댐부(120) 외측에는 지지대(130)가 배치될 수 있다. 지지대(130)는 마스크 공정시 사용되는 마스크를 지지하기 위한 부재일 수 있다. 즉, 마스크의 일측에는 마스크 지지대가 구비되어 있어, 디스플레이 장치의 지지대(130)과 맞물려 마스크를 지지할 수 있다. 지지대(130)는 유기물질로 구비되는 바, 마스크를 지지함에 있어서 완충작용을 할 수 있다. 지지대(130)는 마스크를 지지하는 역할 이외에 크랙이 표시영역 상으로 전달되는 것을 억제하는 역할을 할 수도 있다.
지지대(130)는 제1기판(100)의 상면으로부터 돌출된 구조로 돌출부라 할 수 있으며, 지지대(130)는 평탄화층(118)과 동일한 물질로 동시에 구비될 수 있다. 지지대(130)은 댐부(120)의 높이보다 작게 구비될 수 있다. 지지대(130)는 배선부(50)와 적어도 일부 중첩하도록 배치될 수 있다. 이에 따라, 주변영역(PA)의 사이즈를 축소할 수 있다.
지지대(130)의 외측에는 제1기판(100)과 제2기판(200)을 합착하는 실링 부재(600)가 배치될 수 있다. 실링 부재(600)는 지지대(130)의 외측에서 주변영역(PA)의 외곽을 둘러싸도록 배치될 수 있다. 실링 부재(600)은 실런트(sealant), 프릿(frit) 등으로 구비될 수 있다.
상기 제1기판(100)과 상기 제2기판(200) 사이에는 충진재(610)가 더 배치될 수 있다. 충진재(610)는 외부 압력 등에 대해서 완충작용을 할 수 있다. 충진재(610)은 는 메틸 실리콘(methyl silicone), 페닐 실리콘(phenyl silicone), 폴리이미드 등의 유기물질로 이루어질 수 있다. 그러나 이에 한정되는 것은 아니며, 충진재(610)는 유기 실런트인 우레탄계 수지, 에폭시계 수지, 아크릴계 수지, 또는 무기 실런트인 실리콘 등으로도 이루어질 수 있다.
한편, 제2광차단 패턴(210)이 배치된 면의 반대면인, 제2기판(200)의 상면에는 편광판, 터치스크린 패널 등이 더 배치될 수 있다.
도 6은 도 4의 B 부분을 확대한 단면도로, 화소정의막(119), 빛샘방지층(500) 및 제2광차단 패턴(210)의 배치 관계를 나타내고 있다.
도 6을 참조하면, 화소정의막(119)는 화소전극(310)의 중앙부를 노출하는 제3개구(OP3)를 구비하며, 상기 제3개구(OP3)의 측면과 화소전극(310)이 만나는 하단부에 의해서 화소의 발광영역(EA)가 정의된다. 상기 제3개구(OP3)의 측면은 비스듬한 경사를 구비할 수 있는 바, 제3개구(OP3)의 하측과 상측은 서로 다른 면적을 가질 수 있다. 본 실시예에서, 제3개구(OP3)의 면적은 제3개구(OP3)의 측면과 화소전극(310)이 만나는 경계인 하측의 면적으로 정의될 수 있다.
제2기판(200) 상에 구비된 제2광차단 패턴(210)은 상기 발광영역(EA)에 대응되도록 제2개구(OP2)가 배치된다. 제2개구(OP2)의 면적은 실직적으로 제3개구(OP3)의 면적과 동일하게 구비될 수 있다. 제2개구(OP2)에 의해서 디스플레이 장치 외부로 방출되는 최종 발광영역(EA)이 정의될 수 있는 바, 제2개구(OP2)의 면적은 중간층(320)에서 발광하는 발광영역과 일치시키는 것이 개구율 및 콘스라스트 측면에서 유리할 수 있다. 이를 표현하기 위해서, 도 6에서는, 제2개구(OP2)의 폭(a2)과 제3개구(OP3)의 폭(a3)을 동일하게 도시하고 있다.
빛샘방지층(500)은 상기 제3개구(OP3)와 대응되도록 배치된 제1개구(OP1)을 구비한다. 상기 제1개구(OP1)의 면적은 상기 제3개구(OP3)의 면적에 비해서 크게 구비될 수 있다. 즉, 제1개구(OP1)의 면적은 제1광차단 패턴(510)이 상기 화소정의막(119)의 상면에 대응하도록 배치됨에 따라, 제3개구(OP3)의 면적에 비해서 크게 구비될 수 있다. 제1광차단 패턴(510)은 빛샘을 방지하는 것으로, 발광영역(EA)과 동일하게 구비될 필요는 없으며, 제1광차단 패턴(510)을 발광영역(EA)과 동일하게 설계하는 경우, 공정에 의한 오차가 발생하는 경우 오히려 발광영역(EA)이 축소될 수 있다. 즉, 제1개구(OP1)는 공정 마진을 확보하기 위해서 제3개구(OP3) 및 제2개구(OP2)에 비해서 크게 구비될 수 있다. 이를 표현하기 위해서, 도 6에서는, 제1개구(OP1)의 폭(a1)의 제2개구(OP2)의 폭(a2) 및 제3개구(OP3)의 폭(a3)보다 크게 도시하고 있다.
도 7은 본 발명의 다른 실시예를 개략적으로 나타낸 단면도이다. 도 7에 있어서, 도 4와 동일한 참조부호는 동일 부재를 일컫는 바, 이들의 중복 설명은 생략한다.
본 실시예에 따른 디스플레이 장치는, 상기 표시영역(DA) 상에 배치된 복수의 화소(P1, P2, P3)들, 상기 복수의 화소들을 덮는 박막봉지층(400), 상기 박막봉지층 상에서 배치된 빛샘방지층(500), 및 제2광차단 패턴(210)이 구비된 제2기판(200)을 포함한다.
본 실시예에서, 디스플레이 장치의 제2기판(200)에는 양자점(quantum dot)을 포함하는 양자 발광층(QD1, QD2)이 구비될 수 있다.
양자점은 지름이 2-10nm에 불과한 반도체 입자로 특이한 전기적, 광학적 성질을 지닌 입자로, 양자점은 빛에 노출되면, 입자의 크기 및 물질의 종류 등에 따라 특정 주파수의 빛을 방출할 수 있다. 예컨대, 양자점은 입자의 크기 및/또는 물질의 종류에 따라서 빛을 받으면 적색, 녹색, 및 청색의 빛을 발할 수 있다.
양자점의 코어는 II-VI족 화합물, III-V족 화합물, IV-VI족 화합물, IV족 원소, IV족 화합물 및 이들의 조합에서 선택될 수 있다.
II-VI족 화합물은 CdSe, CdTe, ZnS, ZnSe, ZnTe, ZnO, HgS, HgSe, HgTe, MgSe, MgS 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물; AgInS, CuInS, CdSeS, CdSeTe, CdSTe, ZnSeS, ZnSeTe, ZnSTe, HgSeS, HgSeTe, HgSTe, CdZnS, CdZnSe, CdZnTe, CdHgS, CdHgSe, CdHgTe, HgZnS, HgZnSe, HgZnTe, MgZnSe, MgZnS 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물; 및 HgZnTeS, CdZnSeS, CdZnSeTe, CdZnSTe, CdHgSeS, CdHgSeTe, CdHgSTe, HgZnSeS, HgZnSeTe, HgZnSTe 및 이들의 혼합물로 이루어진 군에서 선택되는 사원소 화합물로 이루어진 군에서 선택될 수 있다.
III-V족 화합물은 GaN, GaP, GaAs, GaSb, AlN, AlP, AlAs, AlSb, InN, InP, InAs, InSb 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물; GaNP, GaNAs, GaNSb, GaPAs, GaPSb, AlNP, AlNAs, AlNSb, AlPAs, AlPSb, InGaP, InNP, InNAs, InNSb, InPAs, InPSb, GaAlNP 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물; 및 GaAlNAs, GaAlNSb, GaAlPAs, GaAlPSb, GaInNP, GaInNAs, GaInNSb, GaInPAs, GaInPSb, InAlNP, InAlNAs, InAlNSb, InAlPAs, InAlPSb 및 이들의 혼합물로 이루어진 군에서 선택되는 사원소 화합물로 이루어진 군에서 선택될 수 있다.
IV-VI족 화합물은 SnS, SnSe, SnTe, PbS, PbSe, PbTe 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물; SnSeS, SnSeTe, SnSTe, PbSeS, PbSeTe, PbSTe, SnPbS, SnPbSe, SnPbTe 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물; 및 SnPbSSe, SnPbSeTe, SnPbSTe 및 이들의 혼합물로 이루어진 군에서 선택되는 사원소 화합물로 이루어진 군에서 선택될 수 있다. IV족 원소로는 Si, Ge 및 이들의 혼합물로 이루어진 군에서 선택될 수 있다. IV족 화합물로는 SiC, SiGe 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물일 수 있다.
이때, 이원소 화합물, 삼원소 화합물 또는 사원소 화합물은 균일한 농도로 입자 내에 존재하거나, 농도 분포가 부분적으로 다른 상태로 나누어져 동일 입자 내에 존재하는 것일 수 있다. 또한 하나의 양자점이 다른 양자점을 둘러싸는 코어/쉘 구조를 가질 수도 있다. 코어와 쉘의 계면은 쉘에 존재하는 원소의 농도가 중심으로 갈수록 낮아지는 농도 구배(gradient)를 가질 수 있다.
몇몇 실시예에서, 양자점은 전술한 나노 결정을 포함하는 코어 및 상기 코어를 둘러싸는 쉘을 포함하는 코어-쉘 구조를 가질 수 있다. 상기 양자점의 쉘은 상기 코어의 화학적 변성을 방지하여 반도체 특성을 유지하기 위한 보호층 역할 및/또는 양자점에 전기 영동 특성을 부여하기 위한 차징층(charging layer)의 역할을 수행할 수 있다. 상기 쉘은 단층 또는 다중층일 수 있다. 코어와 쉘의 계면은 쉘에 존재하는 원소의 농도가 중심으로 갈수록 낮아지는 농도 구배(gradient)를 가질 수 있다. 상기 양자점의 쉘의 예로는 금속 또는 비금속의 산화물, 반도체 화합물 또는 이들의 조합 등을 들 수 있다.
예를 들어, 상기 금속 또는 비금속의 산화물은 SiO2, Al2O3, TiO2, ZnO, MnO, Mn2O3, Mn3O4, CuO, FeO, Fe2O3, Fe3O4, CoO, Co3O4, NiO 등의 이원소 화합물, 또는 MgAl2O4, CoFe2O4, NiFe2O4, CoMn2O4등의 삼원소 화합물을 예시할 수 있으나 본 발명이 이에 제한되는 것은 아니다.
또, 상기 반도체 화합물은 CdS, CdSe, CdTe, ZnS, ZnSe, ZnTe, ZnSeS, ZnTeS, GaAs, GaP, GaSb, HgS, HgSe, HgTe, InAs, InP, InGaP, InSb, AlAs, AlP, AlSb등을 예시할 수 있으나 본 발명이 이에 제한되는 것은 아니다.
양자점은 약 45nm 이하, 바람직하게는 약 40nm 이하, 더욱 바람직하게는 약 30nm 이하의 발광 파장 스펙트럼의 반치폭(full width of half maximum, FWHM)을 가질 수 있으며, 이 범위에서 색순도나 색재현성을 향상시킬 수 있다. 또한 이러한 양자점을 통해 발광되는 광은 전 방향으로 방출되는바, 광 시야각이 향상될 수 있다.
또한, 양자점의 형태는 당 분야에서 일반적으로 사용하는 형태의 것으로 특별히 한정하지 않지만, 보다 구체적으로 구형, 피라미드형, 다중 가지형(multi-arm), 또는 입방체(cubic)의 나노 입자, 나노 튜브, 나노와이어, 나노 섬유, 나노 판상 입자 등의 형태의 것을 사용할 수 있다.
양자 발광층(QD1, QD2)은 발광영역(EA)에 적어도 일부 대응되도록 배치될 수 있다. 예컨대, 제1양자 발광층(QD1)은 제1화소(P1)의 발광영역(EA)에 대응되도록 배치될 수 있으며, 제2양자 발광층(QD2)은 제2화소(P2)의 발광영역(EA)에 대응되도록 배치될 수 있다. 제3화소(P3)의 발광영역(EA)에는 양자 발광층이 대응되지 않고, 투과창(TW)이 배치될 수 있다. 투과창(TW)은 제3화소(P3)의 유기발광다이오드(OLED)로 부터 발광하는 빛의 파장 변환없이 빛이 방출될 수 있는 물질로 구비될 수 있다. 그러나, 이에 한정되지 않는다. 제3화소(P3)의 발광영역(EA)에도 양자 발광층이 배치될 수 있음은 물론이다.
일부 실시예에서, 복수의 유기발광다이오드(OLED)들은 모두 청색의 빛을 발할 수 있다. 이 경우, 제1양자 발광층(QD1)은 적색의 빛이 출광되는 양자점을 포함할 수 있으며, 제2양자 발광층(QD2)은 녹색의 빛이 출광되는 양자점을 포함할 수 있다. 이에 따라, 디스플레이 장치 외부로 출사되는 빛은 적색, 녹색, 및 청색이 될 수 있으며, 이러한 색상의 조합으로 다양한 색표현이 가능할 수 있다.
제1양자 발광층(QD1), 제2양자 발광층(QD2), 및 투과창(TW)은 제2광차단 패턴(210)의 제2개구(OP2)에 배치되는 것으로 이해될 수 있다. 제2광차단 패턴(210)은 가시광선을 흡수하는 블랙 매트릭스로 구비될 수 있는 바, 이웃하는 화소의 발광영역에서 출광하는 빛들의 혼색을 방지하고, 시인성 및 콘트라스트를 향상시킬 수 있다.
본 실시예에서, 빛샘방지층(500)은 박막봉지층(400) 상에 배치되어, 비발광영역(NEA)에 대응하는 제1광차단 패턴(510)을 구비하는 바, 상기 제2광차단 패턴(210)에 의해서도 차단할 수 없는 이웃하는 화소의 발광영역에서 출광하는 빛들을 차단할 수 있다.
도 8은 본 발명의 또 다른 실시예를 개략적으로 나타낸 단면도이다. 도 8에 있어서, 도 4와 동일한 참조부호는 동일 부재를 일컫는 바, 이들의 중복 설명은 생략한다.
본 실시예에 따른 디스플레이 장치는, 상기 표시영역(DA) 상에 배치된 복수의 화소(P1, P2, P3)들, 상기 복수의 화소들을 덮는 박막봉지층(400), 상기 박막봉지층 상에서 배치된 빛샘방지층(500), 및 제2광차단 패턴(210)이 구비된 제2기판(200)을 포함한다.
본 실시예에서, 디스플레이 장치의 제2기판(200)에는 양자점(quantum dot)을 포함하는 양자 발광층(QD1, QD2) 및 컬러필터(CF1, CF2, CF3)가 구비될 수 있다. 컬러필터(CF1, CF2, CF3)는 풀 컬러 영상의 구현, 색순도 향상 및 야외 시인성을 향상하기 위해서 도입된 것일 수 있다.
컬러필터(CF1, CF2, CF3)는 제2기판(200) 상에서 상기 제2광차단 패턴(210)의 제2개구(OP2)에 대응되도록 배치될 수 있으며, 보호층(220)은 상기 제2광차단 패턴(210) 및 상기 컬러필터(CF1, CF2, CF3)를 덮도록 구비될 수 있다.
구체적으로, 제1컬러필터(CF1)는 제1화소(P1)의 발광영역(EA)에 대응되도록 배치되고, 제2컬러필터(CF2)는 제2화소(P2)의 발광영역(EA)에 대응되도록 배치되며, 제3컬러필터(CF3)는 제3화소(P3)의 발광영역(EA)에 대응되도록 배치될 수 있다.
제1양자 발광층(QD1), 제2양자 발광층(QD2),및 투과창(TW)는 상기 보호층(220)을 사이에 두고 각각 상기 제1컬러필터(CF1), 제2컬러필터(CF2), 및 제3컬러필터(CF3)와 중첩되도록 배치될 수 있다. 제2기판(200) 상에는 제1양자 발광층(QD1), 제2양자 발광층(QD2),및 투과창(TW)은 덮도록 추가 보호층(230)이 더 구비될 수 있다. 추가 보호층(230)은 유기물질 또는 무기물질로 구비될 수 있다.
제1양자 발광층(QD1) 및 제2양자 발광층(QD2)은 서로 다른 색을 발광하는 양자점이 포함될 수 있다. 예컨대, 제1양자 발광층(QD1)은 적색 광을 발광할 수 있으며, 제2양자 발광층(QD2)는 녹색 광을 발광할 수 있다. 또한, 투과창(TW)은 제3화소(P3)의 유기발광다이오드(OLED)에서 발광하는 청색을 투과할 수 있다.
이 경우, 제1컬러필터(CF1)은 적색 컬러필터, 제2컬러필터(CF2) 녹색 컬러필터, 제3컬러필터(CF3)는 청색 컬러필터 일 수 있다.
본 실시예에 따른 디스플레이 장치는 박막봉지층(400) 및/또는 양자 발광층(QD1, QD2) 등에 의해서 유기발광다이오드(OLED)의 중간층(320)과 제2광차단 패턴(210)의 거리가 증가하는 바, 제1광차단 패턴(510)을 그 사이에 도입하여 이웃하는 화소들의 혼색을 방지할 수 있다.
도 9는 본 발명의 또 다른 실시예를 개략적으로 나타낸 단면도이다. 도 9에 있어서, 도 4와 동일한 참조부호는 동일 부재를 일컫는 바, 이들의 중복 설명은 생략한다
본 실시예에 따른 디스플레이 장치는, 상기 표시영역(DA) 상에 배치된 복수의 화소(P1, P2, P3)들, 상기 복수의 화소들을 덮는 박막봉지층(400), 상기 박막봉지층 상에서 배치된 빛샘방지층(500), 및 제2광차단 패턴(210)이 구비된 제2기판(200)을 포함한다.
본 실시예에서, 빛샘방지층(500)과 박막봉지층(400) 사이에는 제3버퍼층(520)이 더 배치될 수 있다. 제3버퍼층(520)은 빛샘방지층(500)의 제1광차단 패턴(510)을 효율적으로 형성하기 위해서 도입된 것일 수 있다.
제3버퍼층(520)은 박막봉지층(400) 상부에서 제1기판(100) 전면에 걸쳐 형성될 수 있다. 제1광차단 패턴(510)이 금속으로 형성되는 경우, 제1광차단 패턴(510)을 형성하는 금속층을 제3버퍼층(520) 상부에 전체적으로 형성한 후, 상기 금속층을 에칭을 통해서 패터닝할 수 있다. 이 때, 금속층이 들뜨지 않고 형성되기 하기 위해서 제3버퍼층(520)이 필요할 수 있다.
제3버퍼층(520)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2) 등을 포함할 수 있다.
제3버퍼층(520)은 표시영역(DA) 뿐 아니라 주변영역(PA)까지 형성될 수 있다. 이 경우, 제3버퍼층(520)에는 단자부(30)의 단자(31)가 노출될 수 있도록 컨택홀이 형성될 수 있다. 그리고 상기 컨택홀 내부에는 상기 제1광차단 패턴(510)과 동일 물질로 동시에 형성되는 추가 단자층(33)이 배치될 수 있다.
한편, 단자(31)는 다른 층에 배치되며, 표시영역(DA)에 전기적 신호를 전달하는 연결배선(CW)과 컨택홀을 통해 연결될 수 있다. 연결배선(CW)은 게이트 전극(G1)과 동일층에 동일물질로 구비될 수 있으며, 단자(31)는 소스/드레인전극(S1, D1)과 동일층에 동일물질로 구비될 수 있다.
제2기판(200) 에서 제2광차단 패턴(210)이 형성된 면의 반대면에는 터치스크린패널(700)이 더 구비될 수 있다. 터치스크린패널(700)은 터치전극을 포함하며, 상기 터치스크린패널(700)의 표면에 형성되는 접촉부위의 위치 좌표를 측정할 수 있다. 터치스크린패널(700) 상부에는 윈도우가 더 배치될 수 있다.
도 10은 본 발명의 또 다른 실시예를 개략적으로 나타낸 단면도이다. 도 10에 있어서, 도 9와 동일한 참조부호는 동일 부재를 일컫는 바, 이들의 중복 설명은 생략한다. 도 10은 도 1의 III-III'선에 대응하는 부분의 단면으로, 단자부의 일부를 나타낸다.
본 실시예에 따른 디스플레이 장치의 단자부(30)는 연결배선(CW)과 제1컨택홀(CNT1)을 통해 연결된 단자(31), 및 상기 단자(31)와 제2컨택홀(CNT')을 통해 연결된 추가단자층(33)을 포함할 수 있다.
연결배선(CW)은 제2게이트절연층(113) 상에 배치될 수 있다. 연결배선(CW)은 게이트전극(G1, 도 9 참조)과 동일물질로 동일층에 배치될 수 있다. 단자(31)은 층간절연층(115) 상에 배치될 수 있다. 단자(31)은 소스전극(S1, 도 9 참조)과 동일물질로 동일층에 배치될 수 있다. 추가단자층(33)은 제3버퍼층(520) 상에 배치되며, 제1광차단 패턴(510, 도 9 참조)과 동일한 물질로 형성될 수 있다.
제1컨택홀(CNT1)은 층간절연층(115)을 관통하는 것으로, 그 하부에 배치된 연결배선(CW)의 일부를 노출할 수 있다. 제2컨택홀(CNT')은 제3버퍼층(520)을 관통하는 것으로 그 하부에 배치된 단자(31)의 일부를 노출할 수 있다.
추가단자층(33)은 상기 제2컨택홀(CNT')을 통해서 상기 단자(31)과 접속되며, 단자(31)은 제1컨택홀(CNT)을 통해서 상기 연결배선(CW)와 접속될 수 있다. 한편, 연결배선(CW)의 일 방향의 폭(Wf)은 상기 단자(31)의 일 방향의 폭(Wp)에 비해서 작게 구비될 수 있다.
단자(31)의 가장자리는 평탄화층(118)에 의해 덮일 수 있으며, 평탄화층(118)은 상기 단자(31)의 중앙부를 노출하는 개구(P_OP)을 구비할 수 있다.
제3버퍼층(520)은 상기 평탄화층(118) 상에 배치되어, 상기 단자(31)을 덮도록 구비될 수 있다. 제3버퍼층(520)에 구비된 제2컨택홀(CNT')은 상기 개구(P-OP) 내부에 대응되도록 배치될 수 있다.
추가단자층(33)은 금속층으로 구비되는 제1광차단패턴(510)을 형성할 때, 동시에 구비될 수 있다. 이와 같이, 단자부(30)가 단자(31) 상부에, 단자(31)과 연결되는 추가단자층(33)을 더 포함함으로써, 단자부(30)의 전기적 저항이 감소할 수 있다.
여태까지, 본 발명의 실시예에 적용될 수 있는 실시예들을 설명하였다. 이와 같은 실시예들은 별도의 실시예로 구현될 수도 있고, 서로 조합된 실시예로 구현될 수 있다.
이와 같이 본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
100: 제1기판
120: 댐부
130: 지지대
200: 제2기판
210: 제2광차단 패턴
220: 보호층
OLED: 유기발광소자
400: 박막봉지층
510: 제1광차단 패턴
520: 제3버퍼층
600: 실링 부재
610: 충진재
700: 터치스크린패널

Claims (25)

  1. 표시영역 및 상기 표시영역 외곽의 주변영역을 포함하는 제1기판;
    상기 표시영역 상에 배치되고, 비발광영역으로 구획되는 발광영역을 포함하는 복수의 화소들;
    상기 복수의 화소들을 덮으며, 적어도 하나의 무기봉지층 및 적어도 하나의 유기봉지층을 구비하는 박막봉지층;
    상기 박막봉지층 상에서 상기 비발광영역을 적어도 일부 가리도록 구비된 제1광차단 패턴을 포함하는 빛샘방지층; 및
    상기 제1기판과 마주보도록 배치되며, 상기 비발광영역을 적어도 일부 가리도록 구비된 제2광차단 패턴이 구비된 제2기판;을 포함하는, 디스플레이 장치.
  2. 제1항에 있어서.
    상기 빛샘방지층은 상기 발광영역에 대응하는 제1개구를 구비하고,
    상기 제2광차단 패턴은 상기 발광영역에 대응하는 제2개구를 구비하며,
    상기 제1개구의 면적은 제2개구의 면적에 비해서 크게 구비된, 디스플레이 장치.
  3. 제1항에 있어서,
    상기 제2기판에는 상기 발광영역의 적어도 일부에 대응되도록 배치되며, 양자점(quantum dot)을 포함하는 양자 변환층이 구비된, 디스플레이 장치.
  4. 제3항에 있어서,
    복수의 화소들은 제1화소, 제2화소, 및 제3화소를 포함하며,
    상기 제1화소에 대응되도록 배치된 상기 양자 변환층은 적색 광을 발하고,
    상기 제2화소에 대응되도록 배치된 상기 양자 변환층은 녹색 광을 발하며,
    상기 제3화소에는 상기 양자 변환층이 배치되지 않는, 디스플레이 장치.
  5. 제1항에 있어서,
    상기 제2기판에는 상기 발광영역에 대응되도록 배치된 컬러필터가 구비된, 디스플레이 장치.
  6. 제1항에 있어서,
    상기 주변영역에 배치되는 실링 부재;를 더 포함하며,
    상기 실링 부재에 의해서 상기 제1기판 및 제2기판이 합착되는, 디스플레이 장치.
  7. 제1항에 있어서,
    상기 제1광차단 패턴은 금속을 포함하는, 디스플레이 장치.
  8. 제1항에 있어서,
    상기 제2광차단 패턴은 검은색 안료를 포함하는 블랙 매트릭스인, 디스플레이 장치.
  9. 제1항에 있어서,
    상기 주변영역에 배치되어, 상기 제1기판의 상면으로부터 돌출되어 구비된 댐부;를 포함하는, 디스플레이 장치.
  10. 제9항에 있어서,
    상기 댐부의 외측에 배치되며, 상기 기판의 상면으로부터 돌출된 지지대;를 더 포함하며,
    상기 지지대의 기판의 상면으로부터 높이는 상기 댐부의 기판의 상면으로부터의 높이보다 작은, 디스플레이 장치.
  11. 표시영역 및 상기 표시영역 외곽의 주변영역을 포함하는 제1기판;
    상기 표시영역 상에 배치되며, 화소전극, 중간층 및 대향전극을 구비한 유기발광다이오드(OLED)를 포함하는 복수의 화소들;
    상기 복수의 유기발광다이오드들 각각의 화소전극의 중앙부를 노출하는 제3개구를 포함하며, 상기 화소전극의 가장자리를 덮어 발광영역과 비발광영역을 정의하는 화소정의막;
    상기 복수의 유기발광다이오드들을 덮으며, 제1무기봉지층, 유기봉지층, 제2무기봉지층이 순차적으로 적층된 박막봉지층;
    상기 박막봉지층 상에서 상기 복수의 유기발광다이오드들 사이 영역을 적어도 일부 가리도록 구비된 제1광차단 패턴을 포함하는 빛샘방지층; 및
    상기 제1기판과 마주보도록 배치되며, 상기 제1광차단 패턴과 대응되도록 배치된 제2광차단 패턴이 구비된 제2기판;을 포함하는, 디스플레이 장치.
  12. 제11항에 있어서,
    상기 복수의 유기발광다이오드들은 청색광을 방출하는, 디스플레이 장치.
  13. 제12항에 있어서,
    상기 복수의 유기발광다이오드들 중 일부에 대응되도록 배치되며, 적색 광을 발하는 양자점을 포함하는 제1양자 변환층; 및
    상기 복수의 유기발광다이오드들 중 일부에 대응되도록 배치되며, 녹색 광을 발하는 양자점을 포함하는 제2양자 변환층;을 더 포함하는, 디스플레이 장치.
  14. 제11항에 있어서,
    상기 제2기판 상에는 상기 복수의 유기발광다이오들의 적어도 일부에 대응되도록 배치되며, 양자점(quantum dot)을 포함하는 양자 변환층이 구비된, 디스플레이 장치.
  15. 제11항에 있어서.
    상기 빛샘방지층은 상기 발광영역에 대응하는 제1개구를 구비하고,
    상기 제2광차단 패턴은 상기 발광영역에 대응하는 제2개구를 구비하며,
    상기 제1개구의 면적은 제2개구의 면적에 비해서 크게 구비된, 디스플레이 장치.
  16. 제11항에 있어서,
    상기 제1광차단 패턴은 금속을 포함하며, 상기 제2광차단 패턴은 검은색 안료를 포함하는 블랙 매트릭스로 구비된, 디스플레이 장치.
  17. 제11항에 있어서,
    상기 제2기판에는 상기 발광영역에 대응되도록 배치된 컬러필터가 구비된, 디스플레이 장치.
  18. 제11항에 있어서,
    상기 박막봉지층과 상기 빛샘방지층 사이에 배치된 버퍼층; 및
    상기 주변영역에 배치된 단자;를 더 포함하며,
    상기 버퍼층은 상기 주변영역까지 연장되되, 상기 단자를 노출하는 컨택홀을 포함하는, 디스플레이 장치.
  19. 제18항에 있어서,
    상기 컨택홀을 통해 상기 단자와 접촉되는 추가 단자층;이 더 포함되며, 상기 추가 단자층은 상기 제1광차단 패턴과 동일물질로 구비된, 디스플레이 장치.
  20. 제11항에 있어서,
    상기 주변영역에 배치되어, 상기 제1기판의 상면으로부터 돌출되어 구비된 댐부; 및
    상기 댐부 외측에 배치되어, 상기 제1기판과 상기 제2기판을 합착하는 실링부재;를 더 포함하는, 디스플레이 장치.
  21. 표시영역 및 상기 표시영역 외곽의 주변영역을 포함하는 제1기판;
    상기 표시영역 상에 배치되며, 화소전극, 중간층 및 대향전극을 구비한 유기발광다이오드(OLED)를 포함하는 복수의 화소들;
    상기 복수의 유기발광다이오드들을 덮으며, 제1무기봉지층, 유기봉지층, 제2무기봉지층이 순차적으로 적층된 박막봉지층;
    상기 박막봉지층 상에 배치되며, 상기 표시영역 및 상기 주변영역을 커버하는 버퍼층;
    상기 버퍼층 상에서 상기 복수의 유기발광다이오드들 사이 영역을 적어도 일부 가리도록 구비된 제1광차단 패턴을 포함하는 빛샘방지층; 및
    상기 주변영역에 배치된 단자;를 포함하며,
    상기 버퍼층은 상기 단자를 노출하는 추가 컨택홀을 구비한, 디스플레이 장치.
  22. 제21항에 있어서,
    상기 추가 컨택홀을 통해 상기 단자와 접촉되는 추가 단자층;이 더 포함되며, 상기 추가 단자층은 상기 제1광차단 패턴과 동일물질로 구비된, 디스플레이 장치.
  23. 제21항에 있어서,
    상기 단자는, 상기 단자의 하부에 배치되며 상기 표시영역으로 연장되는 연결배선과 컨택홀을 통해 연결된, 디스플레이 장치.
  24. 제23항에 있어서,
    상기 단자의 일 방향의 폭은 상기 연결배선의 일 방향의 폭보다 큰, 디스플레이 장치.
  25. 제21항에 있어서,
    상기 제1기판과 마주보도록 배치되며, 상기 제1광차단 패턴과 대응되도록 배치된 제2광차단 패턴이 구비된 제2기판;을 더 포함하는, 디스플레이 장치.
KR1020190028856A 2019-03-13 2019-03-13 디스플레이 장치 KR20200110505A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190028856A KR20200110505A (ko) 2019-03-13 2019-03-13 디스플레이 장치
US16/793,394 US11283054B2 (en) 2019-03-13 2020-02-18 Display device
CN202010170398.9A CN111697034A (zh) 2019-03-13 2020-03-12 显示装置
US17/653,895 US11943966B2 (en) 2019-03-13 2022-03-08 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190028856A KR20200110505A (ko) 2019-03-13 2019-03-13 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20200110505A true KR20200110505A (ko) 2020-09-24

Family

ID=72423508

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190028856A KR20200110505A (ko) 2019-03-13 2019-03-13 디스플레이 장치

Country Status (3)

Country Link
US (2) US11283054B2 (ko)
KR (1) KR20200110505A (ko)
CN (1) CN111697034A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116709824A (zh) * 2023-03-31 2023-09-05 惠科股份有限公司 显示面板和显示装置

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200110505A (ko) 2019-03-13 2020-09-24 삼성디스플레이 주식회사 디스플레이 장치
CN110610972B (zh) * 2019-09-19 2022-06-03 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置
TWI734213B (zh) * 2019-10-08 2021-07-21 勝智會科技顧問股份有限公司 無色差之影像掃描、顯示及照明系統
EP4188055A1 (en) * 2019-10-21 2023-05-31 BOE Technology Group Co., Ltd. Display panel and manufacture method thereof, and display apparatus
KR20210052618A (ko) * 2019-10-29 2021-05-11 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN111326562B (zh) * 2020-03-05 2023-01-24 深圳市华星光电半导体显示技术有限公司 量子点显示面板及其制备方法
JP2023528694A (ja) * 2020-03-27 2023-07-06 京東方科技集團股▲ふん▼有限公司 表示基板及びその製造方法、表示装置
KR20210129309A (ko) * 2020-04-17 2021-10-28 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20220008990A (ko) * 2020-07-14 2022-01-24 삼성디스플레이 주식회사 표시 장치
US20220077251A1 (en) * 2020-09-04 2022-03-10 Applied Materials, Inc. Oled panel with inorganic pixel encapsulating barrier
KR20220056924A (ko) * 2020-10-28 2022-05-09 삼성디스플레이 주식회사 표시 장치
CN112909205A (zh) * 2021-02-03 2021-06-04 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法、显示装置
KR20220129139A (ko) * 2021-03-15 2022-09-23 삼성디스플레이 주식회사 표시 장치
KR20230157944A (ko) * 2021-03-17 2023-11-17 도레이 카부시키가이샤 유기 el 표시장치
US11871610B2 (en) * 2021-05-13 2024-01-09 Sharp Kabushiki Kaisha Dual bank structure for improved extraction from an emissive layer
KR20230106187A (ko) * 2022-01-05 2023-07-13 삼성디스플레이 주식회사 표시 장치 및 이를 포함하는 터치 입력 시스템

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101945439B1 (ko) 2012-04-24 2019-02-11 삼성디스플레이 주식회사 플렉서블 터치 스크린 패널
KR101990321B1 (ko) * 2012-12-04 2019-06-18 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
KR102124906B1 (ko) * 2013-12-26 2020-07-07 엘지디스플레이 주식회사 터치스크린을 구비한 유기전계 발광소자 및 이의 제조 방법
KR102404577B1 (ko) * 2015-03-27 2022-06-03 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20170020594A (ko) * 2015-08-12 2017-02-23 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조방법
KR102329978B1 (ko) * 2015-10-28 2021-11-22 엘지디스플레이 주식회사 플렉서블 유기발광다이오드 표시장치
KR101765102B1 (ko) * 2015-11-30 2017-08-04 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그의 제조방법
KR102605957B1 (ko) * 2016-02-23 2023-11-27 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR101834792B1 (ko) 2016-08-31 2018-03-06 엘지디스플레이 주식회사 터치 센서를 가지는 유기 발광 표시 장치 및 그 제조 방법
KR102651097B1 (ko) * 2016-10-28 2024-03-22 엘지디스플레이 주식회사 발광 다이오드 디스플레이 장치
KR20180046708A (ko) 2016-10-28 2018-05-09 엘지디스플레이 주식회사 유기발광 표시장치
KR102605174B1 (ko) * 2016-12-19 2023-11-22 엘지디스플레이 주식회사 발광 다이오드 디스플레이 장치
KR20180082661A (ko) 2017-01-09 2018-07-19 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
CN106773219B (zh) * 2017-02-07 2019-11-05 京东方科技集团股份有限公司 一种显示装置
KR102354925B1 (ko) * 2017-06-14 2022-01-21 엘지디스플레이 주식회사 표시장치와 그의 제조방법
KR102107384B1 (ko) * 2017-10-31 2020-05-07 엘지디스플레이 주식회사 프로세스 키를 포함하는 표시장치
KR102534121B1 (ko) * 2018-01-25 2023-05-19 삼성디스플레이 주식회사 디스플레이 장치
KR102572719B1 (ko) * 2018-04-03 2023-08-31 삼성디스플레이 주식회사 표시 장치
KR20200072928A (ko) * 2018-12-13 2020-06-23 엘지디스플레이 주식회사 부분 투명 표시장치
KR20200081980A (ko) * 2018-12-28 2020-07-08 엘지디스플레이 주식회사 터치 스크린 일체형 표시장치
KR20200099251A (ko) * 2019-02-13 2020-08-24 삼성디스플레이 주식회사 표시 장치
KR20200104451A (ko) * 2019-02-26 2020-09-04 삼성디스플레이 주식회사 표시장치
KR20200110505A (ko) 2019-03-13 2020-09-24 삼성디스플레이 주식회사 디스플레이 장치
KR102325381B1 (ko) * 2019-04-15 2021-11-10 삼성디스플레이 주식회사 표시 장치
KR20210027711A (ko) * 2019-09-02 2021-03-11 삼성디스플레이 주식회사 표시 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116709824A (zh) * 2023-03-31 2023-09-05 惠科股份有限公司 显示面板和显示装置
CN116709824B (zh) * 2023-03-31 2024-04-16 惠科股份有限公司 显示面板和显示装置

Also Published As

Publication number Publication date
CN111697034A (zh) 2020-09-22
US11283054B2 (en) 2022-03-22
US20220199960A1 (en) 2022-06-23
US20200295310A1 (en) 2020-09-17
US11943966B2 (en) 2024-03-26

Similar Documents

Publication Publication Date Title
US11943966B2 (en) Display device
US11770960B2 (en) Color filter unit and display apparatus including the same
US11322553B2 (en) Display apparatus including color-conversion layer and filter layer stacked in different insulating layers
KR20210012101A (ko) 컬러 패널 및 이를 포함하는 표시 장치
KR20200140438A (ko) 디스플레이 장치
US11482588B2 (en) Display device having a floating conductive layer
US11785822B2 (en) Display apparatus including concave portion
EP3896742A1 (en) Display apparatus and method of manufacturing the same
US11302771B2 (en) Display device including pad arranged in peripheral area
KR20220060021A (ko) 디스플레이 장치
KR20210133371A (ko) 디스플레이 장치
CN220402273U (zh) 显示设备
CN219577770U (zh) 显示装置
US20240016024A1 (en) Display apparatus
US20230209962A1 (en) Display apparatus
US20220173168A1 (en) Display device and method of repairing the display device
US20230403898A1 (en) Display apparatus
US20230172004A1 (en) Display apparatus and method of manufacturing the same
US20230005996A1 (en) Display apparatus
KR20230120222A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal