KR20200028350A - 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법 - Google Patents

반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법 Download PDF

Info

Publication number
KR20200028350A
KR20200028350A KR1020200023179A KR20200023179A KR20200028350A KR 20200028350 A KR20200028350 A KR 20200028350A KR 1020200023179 A KR1020200023179 A KR 1020200023179A KR 20200023179 A KR20200023179 A KR 20200023179A KR 20200028350 A KR20200028350 A KR 20200028350A
Authority
KR
South Korea
Prior art keywords
light emitting
electrode
semiconductor light
disposed
partition wall
Prior art date
Application number
KR1020200023179A
Other languages
English (en)
Inventor
김수현
최원석
박성민
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020200023179A priority Critical patent/KR20200028350A/ko
Publication of KR20200028350A publication Critical patent/KR20200028350A/ko
Priority to US17/153,592 priority patent/US11735701B2/en
Priority to EP21152504.3A priority patent/EP3872857A1/en
Priority to CN202110086963.8A priority patent/CN113380848B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
    • H01L2224/95101—Supplying the plurality of semiconductor or solid-state bodies in a liquid medium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 디스플레이 장치 및 그 제조방법에 관한 것으로 특히, 수㎛ 내지 수십㎛ 크기의 반도체 발광소자를 이용한 디스플레이 장치 및 그 제조 방법에 관한 것이다. 본 발명은 베이스부, 상기 베이스부 상에 배치되는 복수의 트랜지스터, 상기 베이스부 상에 배치되는 복수의 반도체 발광소자, 상기 베이스부 상에 배치되며, 상기 복수의 트랜지스터 및 상기 반도체 발광소자와 전기적으로 연결되는 복수의 배선 전극, 상기 베이스부 상에 배치되며, 상기 복수의 트랜지스터를 덮도록 형성되는 격벽 및 상기 복수의 트랜지스터 중 일부 트랜지스터와 상기 복수의 배선전극 중 일부 배선전극을 연결하는 연결 전극을 포함하고, 상기 연결 전극은 상기 격벽을 관통하도록 이루어지는 것을 특징으로 하는 디스플레이 장치를 제공한다.

Description

반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법{DISPLAY DEVICE USING SEMICONDUCTOR LIGHT EMITTING DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 디스플레이 장치 및 그 제조방법에 관한 것으로 특히, 수㎛ 내지 수십㎛ 크기의 반도체 발광소자를 이용한 디스플레이 장치 및 그 제조 방법에 관한 것이다.
최근에는 디스플레이 기술분야에서 대면적 디스플레이를 구현하기 위하여, 액정 디스플레이(LCD), 유기 발광 소자(OLED) 디스플레이, 그리고 마이크로 LED 디스플레이 등이 경쟁하고 있다.
한편, 디스플레이에 100 마이크론 이하의 직경 또는 단면적을 가지는 반도체 발광소자(마이크로 LED (uLED))를 사용하면 디스플레이가 편광판 등을 사용하여 빛을 흡수하지 않기 때문에 매우 높은 효율을 제공할 수 있다. 그러나 대형 디스플레이에는 수백만 개의 반도체 발광소자들을 필요로 하기 때문에 다른 기술에 비해 소자들을 전사하는 것이 어려운 단점이 있다.
전사공정으로 현재 개발되고 있는 기술은 픽앤플레이스(pick & place), 레이저 리프트 오프법(Laser Lift-off, LLO) 또는 자가조립 등이 있다. 이 중에서, 자가조립 방식은 유체내에서 반도체 발광소자가 스스로 위치를 찾아가는 방식으로서, 대화면의 디스플레이 장치의 구현에 가장 유리한 방식이다.
최근에는 미국등록특허 제9,825,202에서 자가조립에 적합한 마이크로 LED 구조를 제시한 바 있으나, 아직 마이크로 LED의 자가조립을 통하여 디스플레이를 제조하는 기술에 대한 연구가 미비한 실정이다. 이에, 본 발명에서는 마이크로 LED가 자가조립될 수 있는 새로운 형태의 제조방법과 제조장치를 제시한다.
본 발명의 일 목적은 마이크로 크기의 반도체 발광소자를 사용한 대화면 디스플레이에서, 높은 신뢰성을 가지는 새로운 제조공정을 제공하는 것이다.
본 발명의 또 다른 일 목적은 반도체 발광소자를 조립 기판으로 자가조립할 때에, 전사 정밀도를 향상시킬 수 있는 제조공정을 제공하기 위한 것이다.
본 발명의 또 다른 일 목적은 자가조립을 위한 별도의 조립 전극을 구비하지 않고, 배선 전극만으로 자가조립을 수행할 수 있는 구조 및 방법을 제공하기 위한 것이다.
상술한 목적을 달성하기 위하여, 본 발명은 베이스부, 상기 베이스부 상에 배치되는 복수의 트랜지스터, 상기 베이스부 상에 배치되는 복수의 반도체 발광소자, 상기 베이스부 상에 배치되며, 상기 복수의 트랜지스터 및 상기 반도체 발광소자와 전기적으로 연결되는 복수의 배선 전극, 상기 베이스부 상에 배치되며, 상기 복수의 트랜지스터를 덮도록 형성되는 격벽 및 상기 복수의 트랜지스터 중 일부 트랜지스터와 상기 복수의 배선전극 중 일부 배선전극을 연결하는 연결 전극을 포함하고, 상기 연결 전극은 상기 격벽을 관통하도록 이루어지는 것을 특징으로 하는 디스플레이 장치를 제공한다.
일 실시 예에 있어서, 상기 일부 트랜지스터 및 상기 일부 배선 전극 각각은, 상기 격벽의 양면 중 상기 베이스부를 향하는 일면 상에 배치될 수 있다.
일 실시 예에 있어서, 상기 연결 전극의 일부분은 상기 격벽의 양면 중 타면 상에 배치될 수 있다.
일 실시 예에 있어서, 상기 격벽은 상기 격벽을 관통하도록 형성되는 복수의 비아홀을 구비하고, 상기 연결전극의 일부분은 상기 비아홀 내에 배치될 수 있다.
일 실시 예에 있어서, 상기 비아홀은 상기 일부 트랜지스터와 오버랩되도록 형성되는 제1비아홀 및 상기 일부 배선 전극과 오버랩되도록 형성되는 제2비아홀을 구비할 수 있다.
일 실시 예에 있어서, 상기 연결전극은 상기 제1비아홀 내에 배치되는 제1연결전극, 상기 제2비아홀 내에 배치되는 제2연결전극 및 상기 격벽의 타면 상에 배치되며, 상기 제1 및 제2연결전극을 전기적으로 연결시키는 제3연결전극을 구비할 수 있다.
일 실시 예에 있어서, 상기 격벽은 상기 격벽을 관통하도록 형성되는 복수의 홈을 구비하고, 상기 복수의 반도체 발광소자는 상기 홈 내부에 배치될 수 있다.
일 실시 예에 있어서, 상기 일부 배선전극은 상기 홈을 향해 돌출되도록 형성되는 돌출부를 구비할 수 있다.
일 실시 예에 있어서, 상기 반도체 발광소자는 상기 돌출부와 오버랩되도록 배치될 수 있다.
일 실시 예에 있어서, 상기 일부 배선전극과 상기 반도체 발광소자가 절연 상태를 유지하도록, 상기 일부 배선전극과 상기 반도체 발광소자 사이에 형성되는 유전체층을 더 포함할 수 있다.
일 실시 예에 있어서, 상기 연결전극은 상기 격벽 및 상기 유전체층을 관통하도록 형성될 수 있다.
일 실시 예에 있어서, 상기 일부 배선전극과 나란하게 배치되는 다른 배선전극은, 상기 홈을 향해 돌출되도록 형성되는 돌출부를 구비할 수 있다.
또한, 본 발명은 베이스부 상에 복수의 트랜지스터 및 복수의 배선전극을 형성하는 단계, 상기 복수의 트랜지스터 및 상기 복수의 배선 전극을 덮도록 유전체층을 형성하는 단계, 상기 유전체층 상에 복수의 홈을 구비하는 격벽을 형성하는 단계, 상기 배선 전극들 중 일부에 전압을 인가시킨 상태에서, 상기 복수의 홈 각각에 반도체 발광소자를 안착시키는 단계 및 상기 복수의 트랜지스터 중 일부와 상기 복수의 배선 전극 중 일부를 전기적으로 연결하는 연결전극을 형성하는 단계를 포함하고, 상기 일부 트랜지스터 및 상기 일부 배선 전극 각각은 상기 격벽의 일면 상에 형성되고, 상기 연결전극의 일부분은 상기 격벽의 타면 상에 형성되는 것을 특징으로하는 디스플레이 장치의 제조 방법을 제공한다.
일 실시 예에 있어서, 상기 연결전극을 형성하는 단계는 상기 격벽에 상기 일부 트랜지스터 및 상기 일부 배선전극과 오버랩되는 복수의 비아홀을 형성하는 단계, 상기 비아홀 내부 및 상기 격벽의 타면 상에 연결전극을 형성하는 단계를 포함할 수 있다.
일 실시 예에 있어서, 상기 복수의 홈 각각에 반도체 발광소자를 안착시키는 단계가 수행된 후, 상기 반도체 발광소자 및 상기 격벽을 덮는 평탄층을 형성하는 단계를 더 포함하고, 상기 비아홀은 상기 평탄층을 관통하도록 형성될 수 있다.
상기와 같은 구성의 본 발명에 의하면, 개별화소를 마이크로 발광 다이오드로 형성하는 디스플레이 장치에서, 다량의 반도체 발광소자를 한 번에 조립할 수 있다.
이와 같이, 본 발명에 따르면 작은 크기의 웨이퍼 상에서 반도체 발광소자를 다량으로 화소화시킨 후 대면적 기판으로 전사시키는 것이 가능하게 된다. 이를 통하여, 저렴한 비용으로 대면적의 디스플레이 장치를 제작하는 것이 가능하게 된다.
또한, 본 발명의 제조방법에 따르면, 용액 중에 자기장과 전기장을 이용하여 반도체 발광소자를 정위치에 동시 다발적으로 전사함으로, 부품의 크기나 개수, 전사 면적에 상관없이 저비용, 고효율, 고속 전사 구현이 가능하다.
나아가, 전기장에 의한 조립이기 때문에 별도의 추가적인 장치나 공정없이 선별적 전기적 인가를 통하여 선택적 조립이 가능하게 된다. 또한, 조립 기판을 챔버의 상측에 배치함으로 기판의 로딩 및 언로딩이 용이하며, loading, unloading을 용이하게 하고, 반도체 발광소자의 비특이적 결합이 방지될 수 있다.
또한, 본 발명에 따르면, 자가 조립을 위해 별도의 조립 전극을 형성할 필요가 없기 때문에 디스플레이 장치의 구조가 간소화되며, 디스플레이 장치의 제조 비용이 절감될 수 있다.
도 1은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 일 실시예를 나타내는 개념도이다.
도 2는 도 1의 디스플레이 장치의 A 부분의 부분 확대도이다.
도 3은 도 2의 반도체 발광소자의 확대도이다.
도 4는 도 2의 반도체 발광소자의 다른 실시예를 나타내는 확대도이다.
도 5a 내지 도 5e는 전술한 반도체 발광 소자를 제작하는 새로운 공정을 설명하기 위한 개념도들이다.
도 6은 본 발명에 따른 반도체 발광소자의 자가조립 장치의 일 예를 나타내는 개념도이다.
도 7은 도 6의 자가조립 장치의 블록 다이어그램이다.
도 8a 내지 도 8e는 도 6의 자가조립 장치를 이용하여 반도체 발광소자를 자가조립하는 공정을 나타내는 개념도이다.
도 9는 도 8a 내지 도 8e의 반도체 발광소자를 설명하기 위한 개념도이다.
도 10은 복수의 트랜지스터를 구비하는 디스플레이 장치의 회로도이고, 도 11은 복수의 트랜지스터를 구비하는 디스플레이 장치의 평면도이다.
도 12는 배선 전극을 이용하여 자가 조립 수행이 가능한 회로도이다.
도 13은 도 12에서 설명한 회로도에 따른 디스플레이 장치의 평면도이다.
도 14는 도 13에서 설명한 평면도에서 VDD 전극 및 VSS 전극만 도시한 개념도이다.
도 15는 본 발명에 따른 디스플레이 장치에 구비된 VDD 전극 및 VData 전극만을 도시한 개념도이다.
도 16은 VDD 전극 및 VData 전극을 이용하여 자가조립을 수행할 수 있도록 하는 회로도이다.
도 17은 도 16에서 설명한 회로도에 따른 디스플레이 장치의 평면도이다.
도 18은 본 발명에 따른 디스플레이 장치의 회로도이다.
도 19a는 도 17에서 설명한 회로도에 따른 디스플레이 장치의 평면도이다.
도 19b는 도 19a의 라인 B-B를 따라 취한 단면도이다.
도 19c는 도 19a의 라인 C-C를 따라 취한 단면도이다.
도 19d는 도 19a의 라인 D-D를 따라 취한 단면도이다.
도 20은 본 발명에 따른 기판을 이용하여 자가조립을 수행하는 모습을 나타내는 개념도이다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시 예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되는 것으로 해석되어서는 아니 됨을 유의해야 한다.
또한, 층, 영역 또는 기판과 같은 요소가 다른 구성요소 "상(on)"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다는 것을 이해할 수 있을 것이다.
본 명세서에서 설명되는 디스플레이 장치에는 휴대폰, 스마트 폰(smart phone), 노트북 컴퓨터(laptop computer), 디지털방송용 단말기, PDA(personal digital assistants), PMP(portable multimedia player), 네비게이션, 슬레이트 피씨(Slate PC), Tablet PC, Ultra Book, 디지털 TV, 디지털 사이니지, 헤드 마운팅 디스플레이(HMD), 데스크탑 컴퓨터 등이 포함될 수 있다. 그러나, 본 명세서에 기재된 실시 예에 따른 구성은 추후 개발되는 새로운 제품형태이라도, 디스플레이가 가능한 장치에는 적용될 수도 있음을 본 기술분야의 당업자라면 쉽게 알 수 있을 것이다.
도 1은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 일 실시예를 나타내는 개념도이고, 도 2는 도 1의 디스플레이 장치의 A 부분의 부분 확대도이고, 도 3은 도 2의 반도체 발광소자의 확대도이며, 도 4는 도 2의 반도체 발광소자의 다른 실시예를 나타내는 확대도이다.
도시에 의하면, 디스플레이 장치(100)의 제어부에서 처리되는 정보는 디스플레이 모듈(140)에서 출력될 수 있다. 상기 디스플레이 모듈의 테두리를 감싸는 폐루프 형태의 케이스(101)가 상기 디스플레이 장치의 베젤을 형성할 수 있다.
상기 디스플레이 모듈(140)은 영상이 표시되는 패널(141)을 구비하고, 상기 패널(141)은 마이크로 크기의 반도체 발광소자(150)와 상기 반도체 발광소자(150)가 장착되는 배선기판(110)을 구비할 수 있다.
상기 배선기판(110)에는 배선이 형성되어, 상기 반도체 발광소자(150)의 n형 전극(152) 및 p형 전극(156)과 연결될 수 있다. 이를 통하여, 상기 반도체 발광소자(150)는 자발광하는 개별화소로서 상기 배선기판(110) 상에 구비될 수 있다.
상기 패널(141)에 표시되는 영상은 시각 정보로서, 매트릭스 형태로 배치되는 단위 화소(sub-pixel)의 발광이 상기 배선을 통하여 독자적으로 제어됨에 의하여 구현된다.
본 발명에서는 전류를 빛으로 변환시키는 반도체 발광소자(150)의 일 종류로서 마이크로 LED(Light Emitting Diode)를 예시한다. 상기 마이크로 LED는 100마이크로 이하의 작은 크기로 형성되는 발광 다이오드가 될 수 있다. 상기 반도체 발광소자(150)는 청색, 적색 및 녹색이 발광영역에 각각 구비되어 이들의 조합에 의하여 단위 화소가 구현될 수 있다. 즉, 상기 단위 화소는 하나의 색을 구현하기 위한 최소 단위를 의미하며, 상기 단위 화소 내에 적어도 3개의 마이크로 LED가 구비될 수 있다.
보다 구체적으로, 도 3을 참조하면, 상기 반도체 발광 소자(150)는 수직형 구조가 될 수 있다.
예를 들어, 상기 반도체 발광 소자(150)는 질화 갈륨(GaN)을 주로 하여, 인듐(In) 및/또는 알루미늄(Al)이 함께 첨가되어 청색을 비롯한 다양한 빛을 발광하는 고출력의 발광 소자로 구현될 수 있다.
이러한 수직형 반도체 발광 소자는 p형 전극(156), p형 전극(156) 상에 형성된 p형 반도체층(155), p형 반도체층(155) 상에 형성된 활성층(154), 활성층(154)상에 형성된 n형 반도체층(153), 및 n형 반도체층(153) 상에 형성된 n형 전극(152)을 포함한다. 이 경우, 하부에 위치한 p형 전극(156)은 배선기판의 p전극과 전기적으로 연결될 수 있고, 상부에 위치한 n형 전극(152)은 반도체 발광소자의 상측에서 n전극과 전기적으로 연결될 수 있다. 이러한 수직형 반도체 발광 소자(150)는 전극을 상/하로 배치할 수 있으므로, 칩 사이즈를 줄일 수 있다는 큰 강점을 가지고 있다.
다른 예로서 도 4를 참조하면, 상기 반도체 발광 소자는 플립 칩 타입(flip chip type)의 발광 소자가 될 수 있다.
이러한 예로서, 상기 반도체 발광 소자(250)는 p형 전극(256), p형 전극(256)이 형성되는 p형 반도체층(255), p형 반도체층(255) 상에 형성된 활성층(254), 활성층(254) 상에 형성된 n형 반도체층(253), 및 n형 반도체층(253) 상에서 p형 전극(256)과 수평방향으로 이격 배치되는 n형 전극(252)을 포함한다. 이 경우, p형 전극(256)과 n형 전극(152)은 모두 반도체 발광소자의 하부에서 배선기판의 p전극 및 n전극과 전기적으로 연결될 수 있다.
상기 수직형 반도체 발광소자와 수평형 반도체 발광소자는 각각 녹색 반도체 발광소자, 청색 반도체 발광소자 또는 적색 반도체 발광소자가 될 수 있다. 녹색 반도체 발광소자와 청색 반도체 발광소자의 경우에 질화 갈륨(GaN)을 주로 하여, 인듐(In) 및/또는 알루미늄(Al)이 함께 첨가되어 녹색이나 청색의 빛을 발광하는 고출력의 발광 소자로 구현될 수 있다. 이러한 예로서, 상기 반도체 발광소자는 n-Gan, p-Gan, AlGaN, InGan 등 다양한 계층으로 형성되는 질화갈륨 박막이 될 수 있으며, 구체적으로 상기 p형 반도체층은 P-type GaN 이고, 상기 n형 반도체층은 N-type GaN 이 될 수 있다. 다만, 적색 반도체 발광소자의 경우에는, 상기 p형 반도체층은 P-type GaAs 이고, 상기 n형 반도체층은 N-type GaAs 가 될 수 있다.
또한, 상기 p형 반도체층은 p 전극 쪽은 Mg가 도핑된 P-type GaN 이고, n형 반도체층은 n 전극 쪽은 Si가 도핑된 N-type GaN 인 경우가 될 수 있다. 이 경우에, 전술한 반도체 발광소자들은 활성층이 없는 반도체 발광소자가 될 수 있다.
한편, 도 1 내지 도 4를 참조하면, 상기 발광 다이오드가 매우 작기 때문에 상기 디스플레이 패널은 자발광하는 단위화소가 고정세로 배열될 수 있으며, 이를 통하여 고화질의 디스플레이 장치가 구현될 수 있다.
상기에서 설명된 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치에서는 웨이퍼 상에서 성장되어, 메사 및 아이솔레이션을 통하여 형성된 반도체 발광소자가 개별 화소로 이용된다. 이 경우에, 마이크로 크기의 반도체 발광소자(150)는 웨이퍼에 상기 디스플레이 패널의 기판 상의 기설정된 위치로 전사되어야 한다. 이러한 전사기술로 픽앤플레이스(pick and place)가 있으나, 성공률이 낮고 매우 많은 시간이 요구된다. 다른 예로서, 스탬프나 롤을 이용하여 한 번에 여러개의 소자를 전사하는 기술이 있으나, 수율에 한계가 있어 대화면의 디스플레이에는 적합하지 않다. 본 발명에서는 이러한 문제를 해결할 수 있는 디스플레이 장치의 새로운 제조방법 및 제조장치를 제시한다.
이를 위하여, 이하, 먼저 디스플레이 장치의 새로운 제조방법에 대하여 살펴본다. 도 5a 내지 도 5e는 전술한 반도체 발광 소자를 제작하는 새로운 공정을 설명하기 위한 개념도들이다.
본 명세서에서는, 패시브 매트릭스(Passive Matrix, PM) 방식의 반도체 발광 소자를 이용한 디스플레이 장치를 예시한다. 다만, 이하 설명되는 예시는 액티브 매트릭스(Active Matrix, AM) 방식의 반도체 발광 소자에도 적용 가능하다. 또한, 수평형 반도체 발광소자를 자가조립하는 방식에 대하여 예시하나, 이는 수직형 반도체 발광소자를 자가조립하는 방식에도 적용가능하다.
먼저, 제조방법에 의하면, 성장기판(159)에 제1도전형 반도체층(153), 활성층(154), 제2 도전형 반도체층(155)을 각각 성장시킨다(도 5a).
제1도전형 반도체층(153)이 성장하면, 다음은, 상기 제1도전형 반도체층(153) 상에 활성층(154)을 성장시키고, 다음으로 상기 활성층(154) 상에 제2도전형 반도체층(155)을 성장시킨다. 이와 같이, 제1도전형 반도체층(153), 활성층(154) 및 제2도전형 반도체층(155)을 순차적으로 성장시키면, 도 5a에 도시된 것과 같이, 제1도전형 반도체층(153), 활성층(154) 및 제2도전형 반도체층(155)이 적층 구조를 형성한다.
이 경우에, 상기 제1도전형 반도체층(153)은 p형 반도체층이 될 수 있으며, 상기 제2도전형 반도체층(155)은 n형 반도체층이 될 수 있다. 다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 제1도전형이 n형이 되고 제2도전형이 p형이 되는 예시도 가능하다.
또한, 본 실시예에서는 상기 활성층이 존재하는 경우를 예시하나, 전술한 바와 같이 경우에 따라 상기 활성층이 없는 구조도 가능하다. 이러한 예로서, 상기 p형 반도체층은 Mg가 도핑된 P-type GaN 이고, n형 반도체층은 n 전극 쪽은 Si가 도핑된 N-type GaN 인 경우가 될 수 있다.
성장기판(159)(웨이퍼)은 광 투과적 성질을 가지는 재질, 예를 들어 사파이어(Al2O3), GaN, ZnO, AlO 중 어느 하나를 포함하여 형성될 수 있으나, 이에 한정하지는 않는다. 또한, 성장기판(159)은 반도체 물질 성장에 적합한 물질, 캐리어 웨이퍼로 형성될 수 있다. 열 전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판을 포함하여 예를 들어, 사파이어(Al2O3) 기판에 비해 열전도성이 큰 SiC 기판 또는 Si, GaAs, GaP, InP, Ga2O3 중 적어도 하나를 사용할 수 있다.
다음으로, 제1도전형 반도체층(153), 활성층(154) 및 제2 도전형 반도체층(155)의 적어도 일부를 제거하여 복수의 반도체 발광소자를 형성한다(도 5b).
보다 구체적으로, 복수의 발광소자들이 발광 소자 어레이를 형성하도록, 아이솔레이션(isolation)을 수행한다. 즉, 제1도전형 반도체층(153), 활성층(154) 및 제2 도전형 반도체층(155)을 수직방향으로 식각하여 복수의 반도체 발광소자를 형성한다.
만약, 수평형 반도체 발광소자를 형성하는 경우라면, 상기 활성층(154) 및 제2 도전형 반도체층(155)은 수직방향으로 일부가 제거되어, 상기 제1도전형 반도체층(153)이 외부로 노출되는 메사 공정과, 이후에 제1도전형 반도체층을 식각하여 복수의 반도체 발광소자 어레이를 형성하는 아이솔레이션(isolation)이 수행될 수 있다.
다음으로, 상기 제2도전형 반도체층(155)의 일면 상에 제2도전형 전극(156, 또는 p형 전극)를 각각 형성한다(도 5c). 상기 제2도전형 전극(156)은 스퍼터링 등의 증착 방법으로 형성될 수 있으나, 본 발명은 반드시 이에 한정되는 것은 아니다. 다만, 상기 제1도전형 반도체층과 제2도전형 반도체층이 각각 n형 반도체층과 p형 반도체층인 경우에는, 상기 제2도전형 전극(156)은 n형 전극이 되는 것도 가능하다.
그 다음에, 상기 성장기판(159)을 제거하여 복수의 반도체 발광소자를 구비한다. 예를 들어, 성장기판(159)은 레이저 리프트 오프법(Laser Lift-off, LLO) 또는 화학적 리프트 오프법(Chemical Lift-off, CLO)을 이용하여 제거할 수 있다(도 5d).
이후에, 유체가 채워진 챔버에서 반도체 발광소자들(150)이 기판에 안착되는 단계가 진행된다(도 5e).
예를 들어, 유체가 채워진 챔버 속에 상기 반도체 발광소자들(150) 및 기판을 넣고 유동, 중력, 표면 장력 등을 이용하여 상기 반도체 발광소자들이 상기 기판(161)에 스스로 조립되도록 한다. 이 경우에, 상기 기판은 조립기판(161)이 될 수 있다.
다른 예로서, 상기 조립기판(161) 대신에 배선기판을 유체 챔버내에 넣어, 상기 반도체 발광소자들(150)이 배선기판에 바로 안착되는 것도 가능하다. 이 경우에, 상기 기판은 배선기판이 될 수 있다. 다만, 설명의 편의상, 본 발명에서는 기판이 조립기판(161)으로서 구비되어 반도체 발광소자들(1050)이 안착되는 것을 예시한다.
반도체 발광소자들(150)이 조립기판(161)에 안착하는 것이 용이하도록, 상기 조립기판(161)에는 상기 반도체 발광소자들(150)이 끼워지는 셀들(미도시)이 구비될 수 있다. 구체적으로, 상기 조립기판(161)에는 상기 반도체 발광소자들(150)이 배선 전극에 얼라인되는 위치에 상기 반도체 발광소자들(150)이 안착되는 셀들이 형성된다. 상기 반도체 발광소자들(150)은 상기 유체 내에서 이동하다가, 상기 셀들에 조립된다.
상기 조립기판(161)에 복수의 반도체 발광소자들이 어레이된 후에, 상기 조립기판(161)의 반도체 발광소자들을 배선기판으로 전사하면, 대면적의 전사가 가능하게 된다. 따라서, 상기 조립기판(161)은 임시기판으로 지칭될 수 있다.
한편, 상기에서 설명된 자가조립 방법은 대화면 디스플레이의 제조에 적용하려면, 전사수율을 높여야만 한다. 본 발명에서는 전사수율을 높이기 위하여, 중력이나 마찰력의 영향을 최소화하고, 비특이적 결합을 막는 방법과 장치를 제안한다.
이 경우, 본 발명에 따른 디스플레이 장치는, 반도체 발광소자에 자성체를 배치시켜 자기력을 이용하여 반도체 발광소자를 이동시키고, 이동과정에서 전기장을 이용하여 상기 반도체 발광소자를 기설정된 위치에 안착시킨다. 이하에서는, 이러한 전사 방법과 장치에 대하여 첨부된 도면과 함께 보다 구체적으로 살펴본다.
도 6은 본 발명에 따른 반도체 발광소자의 자가조립 장치의 일 예를 나타내는 개념도이고, 도 7은 도 6의 자가조립 장치의 블록 다이어그램이다. 또한, 도 8a 내지 도 8d는 도 6의 자가조립 장치를 이용하여 반도체 발광소자를 자가조립하는 공정을 나타내는 개념도이며, 도 9는 도 8a 내지 도 8d의 반도체 발광소자를 설명하기 위한 개념도이다.
도 6 및 도 7의 도시에 의하면, 본 발명의 자가조립 장치(160)는 유체 챔버(162), 자석(163) 및 위치 제어부(164)를 포함할 수 있다.
상기 유체 챔버(162)는 복수의 반도체 발광소자들을 수용하는 공간을 구비한다. 상기 공간에는 유체가 채워질 수 있으며, 상기 유체는 조립용액으로서 물 등을 포함할 수 있다. 따라서, 상기 유체 챔버(162)는 수조가 될 수 있으며, 오픈형으로 구성될 수 있다. 다만, 본 발명은 이에 한정되는 것은 아니며, 상기 유체 챔버(162)는 상기 공간이 닫힌 공간으로 이루어지는 클로즈형이 될 수 있다.
상기 유체 챔버(162)에는 기판(161)이 상기 반도체 발광소자들(150)이 조립되는 조립면이 아래를 향하도록 배치될 수 있다. 예를 들어, 상기 기판(161)은 이송부에 의하여 조립위치로 이송되며, 상기 이송부는 기판이 장착되는 스테이지(165)를 구비할 수 있다. 상기 스테이지(165)가 제어부에 의하여 위치조절되며, 이를 통하여 상기 기판(161)은 상기 조립위치로 이송될 수 있다.
이 때에, 상기 조립위치에서 상기 기판(161)의 조립면이 상기 유체 챔버(150)의 바닥을 향하게 된다. 도시에 의하면, 상기 기판(161)의 조립면은 상기 유체 챔버(162)내의 유체에 잠기도록 배치된다. 따라서, 상기 반도체 발광소자(150)는 상기 유체내에서 상기 조립면으로 이동하게 된다.
상기 기판(161)은 전기장 형성이 가능한 조립기판으로서, 베이스부(161a), 유전체층(161b) 및 복수의 전극들(161c)을 포함할 수 있다.
상기 베이스부(161a)는 절연성 있는 재질로 이루어지며, 상기 복수의 전극들(161c)은 상기 베이스부(161a)의 일면에 패턴된 박막 또는 후막 bi-planar 전극이 될 수 있다. 상기 전극(161c)은 예를 들어, Ti/Cu/Ti 의 적층, Ag 페이스트 및 ITO 등으로 형성될 수 있다.
상기 유전체층(161b)은, SiO2, SiNx, SiON, Al2O3, TiO2, HfO2 등의 무기 물질로 이루어질 있다. 이와 다르게, 유전체층(161b)은, 유기 절연체로서 단일층이거나 멀티층으로 구성될 수 있다. 유전체층(161b)의 두께는, 수십 nm~수μm의 두께로 이루어질 수 있다.
나아가, 본 발명에 따른 기판(161)은 격벽에 의하여 구획되는 복수의 셀들(161d)을 포함한다. 셀들(161d)은, 일방향을 따라 순차적으로 배치되며, 폴리머(polymer) 재질로 이루어질 수 있다. 또한, 셀들(161d)을 이루는 격벽(161e)은, 이웃하는 셀들(161d)과 공유되도록 이루어진다. 상기 격벽(161e)은 상기 베이스부(161a)에서 돌출되며, 상기 격벽(161e)에 의하여 상기 셀들(161d)이 일방향을 따라 순차적으로 배치될 수 있다. 보다 구체적으로, 상기 셀들(161d)은 열과 행 방향으로 각각 순차적으로 배치되며, 매트릭스 구조를 가질 수 있다.
셀들(161d)의 내부는, 도시와 같이, 반도체 발광소자(150)를 수용하는 홈을 구비하며, 상기 홈은 상기 격벽(161e)에 의하여 한정되는 공간이 될 수 있다. 상기 홈의 형상은 반도체 발광소자의 형상과 동일 또는 유사할 수 있다. 예를 들어, 반도체 발광소자가 사각형상인 경우, 홈은 사각형상일 수 있다. 또한, 비록 도시되지는 않았지만, 반도체 발광소자가 원형인 경우, 셀들 내부에 형성된 홈은, 원형으로 이루어질 수 있다. 나아가, 셀들 각각은, 단일의 반도체 발광소자를 수용하도록 이루어진다. 즉, 하나의 셀에는, 하나의 반도체 발광소자가 수용된다.
한편, 복수의 전극들(161c)은 각각의 셀들(161d)의 바닥에 배치되는 복수의 전극라인을 구비하며, 상기 복수의 전극라인은 이웃한 셀로 연장되도록 이루어질 수 있다.
상기 복수의 전극들(161c)은 상기 셀들(161d)의 하측에 배치되며, 서로 다른 극성이 각각 인가되어 상기 셀들(161d) 내에 전기장을 생성한다. 상기 전기장 형성을 위하여, 상기 복수의 전극들(161c)을 상기 유전체층이 덮으면서, 상기 유전체층이 상기 셀들(161d)의 바닥을 형성할 수 있다. 이런 구조에서, 각 셀들(161d)의 하측에서 한 쌍의 전극(161c)에 서로 다른 극성이 인가되면 전기장이 형성되고, 상기 전기장에 의하여 상기 셀들(161d) 내부로 상기 반도체 발광소자가 삽입될 수 있다.
상기 조립위치에서 상기 기판(161)의 전극들은 전원공급부(171)와 전기적으로 연결된다. 상기 전원공급부(171)는 상기 복수의 전극에 전원을 인가하여 상기 전기장을 생성하는 기능을 수행한다.
도시에 의하면, 상기 자가조립 장치는 상기 반도체 발광소자들에 자기력을 가하기 위한 자석(163)을 구비할 수 있다. 상기 자석(163)은 상기 유체 챔버(162)와 이격 배치되어 상기 반도체 발광소자들(150)에 자기력을 가하도록 이루어진다. 상기 자석(163)은 상기 기판(161)의 조립면의 반대면을 마주보도록 배치될 수 있으며, 상기 자석(163)과 연결되는 위치 제어부(164)에 의하여 상기 자석의 위치가 제어된다.
상기 자석(163)의 자기장에 의하여 상기 유체내에서 이동하도록, 상기 반도체 발광소자(1050)는 자성체를 구비할 수 있다.
도 9를 참조하면, 자성체를 구비하는 반도체 발광 소자는 제1도전형 전극(1052) 및 제2도전형 전극(1056), 상기 제1도전형 전극(1052)이 배치되는 제1도전형 반도체층(1053), 상기 제1도전형 반도체층(1052)과 오버랩되며, 상기 제2도전형 전극(1056)이 배치되는 제2도전형 반도체층(1055), 그리고 상기 제1 및 제2도전형 반도체층(1053, 1055) 사이에 배치되는 활성층(1054)을 포함할 수 있다.
여기에서, 제1도전형은 p형이고, 제2도전형은 n형으로 구성될 수 있으며, 그 반대로도 구성될 수 있다. 또한, 전술한 바와 같이 상기 활성층이 없는 반도체 발광소자가 될 수 있다.
한편, 본 발명에서, 상기 제1도전형 전극(1052)은 반도체 발광소자의 자가조립 등에 의하여, 반도체 발광소자가 배선기판에 조립된 이후에 생성될 수 있다. 또한, 본 발명에서, 상기 제2도전형 전극(1056)은 상기 자성체를 포함할 수 있다. 자성체는 자성을 띄는 금속을 의미할 수 있다. 상기 자성체는 Ni, SmCo 등이 될 수 있으며, 다른 예로서 Gd 계, La계 및 Mn계 중 적어도 하나에 대응되는 물질을 포함할 수 있다.
자성체는 입자 형태로 상기 제2도전형 전극(1056)에 구비될 수 있다. 또한, 이와 다르게, 자성체를 포함한 도전형 전극은, 도전형 전극의 일 레이어가 자성체로 이루어질 수 있다. 이러한 예로서, 도 9에 도시된 것과 같이, 반도체 발광소자(1050)의 제2도전형 전극(1056)은, 제1층(1056a) 및 제2층(1056b)을 포함할 수 있다. 여기에서, 제1층(1056a)은 자성체를 포함하도록 이루어질 수 있고, 제2층(1056b)은 자성체가 아닌 금속소재를 포함할 수 있다.
도시와 같이, 본 예시에서는 자성체를 포함하는 제1층(1056a)이, 제2도전형 반도체층(1055)과 맞닿도록 배치될 수 있다. 이 경우, 제1층(1056a)은, 제2층(1056b)과 제2도전형 반도체층(1055) 사이에 배치된다. 상기 제2층(1056b)은 배선기판의 제2전극과 연결되는 컨택 메탈이 될 수 있다. 다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 상기 자성체는 상기 제1도전형 반도체층의 일면에 배치될 수 있다.
다시 도 6 및 도 7을 참조하면, 보다 구체적으로, 상기 자가조립 장치는 상기 유체 챔버의 상부에 x,y,z 축으로 자동 또는 수동으로 움직일 수 있는 자석 핸들러를 구비하거나, 상기 자석(163)을 회전시킬 수 있는 모터를 구비할 수 있다. 상기 자석 핸들러 및 모터는 상기 위치 제어부(164)를 구성할 수 있다. 이를 통하여, 상기 자석(163)은 상기 기판(161)과 수평한 방향, 시계방향 또는 반시계방향으로 회전하게 된다.
한편, 상기 유체 챔버(162)에는 광투과성의 바닥판(166)이 형성되고, 상기 반도체 발광소자들은 상기 바닥판(166)과 상기 기판(161)의 사이에 배치될 수 있다. 상기 바닥판(166)을 통하여 상기 유체 챔버(162)의 내부를 모니터링하도록, 이미지 센서(167)가 상기 바닥판(166)을 바라보도록 배치될 수 있다. 상기 이미지 센서(167)는 제어부(172)에 의하여 제어되며, 기판(161)의 조립면을 관찰할 수 있도록 inverted type 렌즈 및 CCD 등을 구비할 수 있다.
상기에서 설명한 자가조립 장치는 자기장과 전기장을 조합하여 이용하도록 이루어지며, 이를 이용하면, 상기 반도체 발광소자들이 상기 자석의 위치변화에 의하여 이동하는 과정에서 전기장에 의하여 상기 기판의 기설정된 위치에 안착될 수 있다. 이하, 상기에서 설명한 자기조립 장치를 이용한 조립과정에 대하여 보다 상세히 설명한다.
먼저, 도 5a 내지 도 5c에서 설명한 과정을 통하여 자성체를 구비하는 복수의 반도체 발광소자들(1050)을 형성한다. 이 경우에, 도 5c의 제2도전형 전극을 형성하는 과정에서, 자성체를 상기 반도체 발광소자에 증착할 수 있다.
다음으로, 기판(161)을 조립위치로 이송하고, 상기 반도체 발광소자들(1050)을 유체 챔버(162)에 투입한다(도 8a).
전술한 바와 같이, 상기 기판(161)의 조립위치는 상기 기판(161)의 상기 반도체 발광소자들(1050)이 조립되는 조립면이 아래를 향하도록 상기 유체 챔버(162)에 배치되는 위치가 될 수 있다.
이 경우에, 상기 반도체 발광소자들(1050) 중 일부는 유체 챔버(162)의 바닥에 가라앉고 일부는 유체 내에 부유할 수 있다. 상기 유체 챔버(162)에 광투과성의 바닥판(166)이 구비되고, 상기 반도체 발광소자들(1050) 중 일부는 바닥판(166)에 가라앉을 수 있다.
다음으로, 상기 유체 챔버(162) 내에서 상기 반도체 발광소자들(1050)이 수직방향으로 떠오르도록 상기 반도체 발광소자들(1050)에 자기력을 가한다(도 8b).
상기 자가조립 장치의 자석(163)이 원위치에서 상기 기판(161)의 조립면의 반대면으로 이동하면, 상기 반도체 발광소자들(1050)은 상기 기판(161)을 향하여 상기 유체 내에서 떠오르게 된다. 상기 원위치는 상기 유체 챔버(162)로부터 벗어난 위치가 될 수 있다. 다른 예로서, 상기 자석(163)이 전자석으로 구성될 수 있다. 이 경우에는 전자석에 전기를 공급하여 초기 자기력을 생성하게 된다.
한편, 본 예시에서, 상기 자기력의 크기를 조절하면 상기 기판(161)의 조립면과 상기 반도체 발광소자들(1050)의 이격거리가 제어될 수 있다. 예를 들어, 상기 반도체 발광소자들(1050)의 무게, 부력 및 자기력을 이용하여 상기 이격거리를 제어한다. 상기 이격거리는 상기 기판의 최외각으로부터 수 밀리미터 내지 수십 마이크로미터가 될 수 있다.
다음으로, 상기 유체 챔버(162) 내에서 상기 반도체 발광소자들(1050)이 일방향을 따라 이동하도록, 상기 반도체 발광소자들(1050)에 자기력을 가한다. 예를 들어, 상기 자석(163)을 상기 기판과 수평한 방향, 시계방향 또는 반시계방향으로 이동한다(도 8c). 이 경우에, 상기 반도체 발광소자들(1050)은 상기 자기력에 의하여 상기 기판(161)과 이격된 위치에서 상기 기판(161)과 수평한 방향으로 따라 이동하게 된다.
다음으로, 상기 반도체 발광소자들(1050)이 이동하는 과정에서 상기 기판(161)의 기설정된 위치에 안착되도록, 전기장을 가하여 상기 반도체 발광소자들(1050)을 상기 기설정된 위치로 유도하는 단계가 진행된다(도 8c). 예를 들어, 상기 반도체 발광소자들(1050)이 상기 기판(161)과 수평한 방향으로 따라 이동하는 도중에 상기 전기장에 의하여 상기 기판(161)과 수직한 방향으로 이동하여 상기 기판(161)의 기설정된 위치에 안착된다.
보다 구체적으로, 기판(161)의 bi-planar 전극에 전원을 공급하여 전기장을 생성하고, 이를 이용하여 기설정된 위치에서만 조립이 되도록 유도한게 된다. 즉 선택적으로 생성한 전기장을 이용하여, 반도체 발광소자들(1050)이 상기 기판(161)의 조립위치에 스스로 조립되도록 한다. 이를 위하여, 상기 기판(161)에는 상기 반도체 발광소자들(1050)이 끼워지는 셀들이 구비될 수 있다.
이후에, 상기 기판(161)의 언로딩 과정이 진행되며, 조립 공정이 완료된다. 상기 기판(161)이 조립 기판인 경우에, 전술한 바와 같이 어레인된 반도체 발광소자들을 배선기판으로 전사하여 디스플레이 장치를 구현하기 위한 후공정이 진행될 수 있다.
한편, 상기 반도체 발광소자들(1050)을 상기 기설정된 위치로 유도한 후에, 상기 유체 챔버(162) 내에 남아있는 반도체 발광소자들(1050)이 상기 유체 챔버(162)의 바닥으로 떨어지도록 상기 자석(163)을 상기 기판(161)과 멀어지는 방향으로 이동시킬 수 있다(도 8d). 다른 예로서, 상기 자석(163)이 전자석인 경우에 전원공급을 중단하면, 상기 유체 챔버(162) 내에 남아있는 반도체 발광소자들(1050)이 상기 유체 챔버(162)의 바닥으로 떨어지게 된다.
이후에, 상기 유체 챔버(162)의 바닥에 있는 반도체 발광소자들(1050)을 회수하면, 상기 회수된 반도체 발광소자들(1050)의 재사용이 가능하게 된다.
상기에서 설명된 자가조립 장치 및 방법은 fluidic assembly에서 조립 수율을 높이기 위해 자기장을 이용하여 먼거리의 부품들을 미리 정해진 조립 사이트 근처에 집중시키고, 조립 사이트에 별도 전기장을 인가하여 조립 사이트에만 선택적으로 부품이 조립되도록 한다. 이때 조립기판을 수조 상부에 위치시키고 조립면이 아래로 향하도록 하여 부품의 무게에 의한 중력 영향을 최소화하면서 비특이적 결합을 막아 불량을 제거한다. 즉, 전사수율을 높이기 위해 조립 기판을 상부에 위치시켜 중력이나 마찰력 영향을 최소화하며, 비특이적 결합을 막는다.
이상에서 살펴본 것과 같이, 상기와 같은 구성의 본 발명에 의하면, 개별화소를 반도체 발광소자로 형성하는 디스플레이 장치에서, 다량의 반도체 발광소자를 한번에 조립할 수 있다.
이와 같이, 본 발명에 따르면 작은 크기의 웨이퍼 상에서 반도체 발광소자를 다량으로 화소화시킨 후 대면적 기판으로 전사시키는 것이 가능하게 된다. 이를 통하여, 저렴한 비용으로 대면적의 디스플레이 장치를 제작하는 것이 가능하게 된다.
한편, 상술한 자가 조립 방법은 액티브 매트릭스(Active Matrix, AM) 방식의 디스플레이 장치의 제조에 활용될 수 있다. 이 경우, 상술한 자가조립은 복수의 트랜지스터를 구비하는 기판을 통해 수행될 수 있다. 본 발명에 따른 디스플레이 장치에 대하여 설명하기에 앞서, 복수의 트랜지스터를 구비하는 기판을 이용한 자가조립에 대하여 설명한다.
도 10은 복수의 트랜지스터를 구비하는 디스플레이 장치의 회로도이고, 도 11은 복수의 트랜지스터를 구비하는 디스플레이 장치의 평면도이다.
도 10을 참조하면, 하나의 반도체 발광소자(u-LED)의 동작을 제어하기 위해, 두 개의 트랜지스터가 구비되며, 상기 트랜지스터는 박막 트랜지스터이다. 본 명세서에서는 상기 트랜지스터가 박막 트랜지스터(Thin Film Transistor, TFT)인 경우를 예로 들어 설명하지만 이에 한정되는 것은 아니며, 하나의 반도체 발광소자의 구동을 제어하기 위해 반드시 두 개의 트랜지스터가 구비될 필요는 없다.
한편, 반도체 발광소자(u-LED)에 구비된 두 개의 도전형 전극 중 어느 하나는 VDD와 전기적으로 연결되며, 다른 하나는 Driving TFT와 전기적으로 연결된다. 한편, Driving TFT에 구비된 게이트, 소스 및 드레인 전극 중 어느 하나는 반도체 발광소자(u-LED)와 전기적으로 연결되며, 다른 하나는 VSS와 전기적으로 연결되며, 나머지 하나는 Switching TFT와 전기적으로 연결된다.
Swiching TFT에 구비된 게이트, 소스 및 드레인 전극 중 어느 하나는 Driving TFT와 전기적으로 연결되고, 다른 하나는 Gate signal 인가부와 전기적으로 연결되며, 나머지 하나는 Data signal 인가부 전기적으로 연결된다.
한편, Swiching TFT와 Driving TFT 사이에는 캐패시터가 연결된다. 구체적으로, 캐패시터의 제1극은 Swiching TFT와 Driving TFT 사이에 전기적으로 연결되며, 제2극은 VSS와 전기적으로 연결된다.
여기서, VDD 및 VSS는 일정한 전압이 인가되는 전압 공급원을 의미한다. VDD 및 VSS 각각에는 서로 다른 전압이 인가된다. Gate signal 인가부 및 Data signal 인가부 각각에 의해 인가되는 전압은 시간에 따라 달라진다. 결과적으로, 반도체 발광소자의 구동은 Gate signal 인가부 및 Data signal 인가부에 의해 제어된다.
한편, 상술한 기판을 자가조립에 활용하는 경우, 기판은 조립 전극을 구비한다. 상기 조립 전극은 상술한 전극들과 전기적으로 연결되지 않는다.
설명의 편의를 위하여, 이하 설명하는 모든 평면도는 디스플레이 장치에 배치된 전극들을 모두 투영시켜 도시한다. 도면에 복수의 전극들이 중첩된 상태로 도시되더라도 상기 전극들이 전기적으로 연결되어 있는것을 의미하지는 않는다. 서로 중첩된 전극 사이에는 별도의 구조물이 배치되어 서로 중첩된 전극들이 절연되도록 할 수 있다. 서로 중첩되어 표시된 전극들 간의 위치 관계 및 전기적인 연결 관계는 기판의 최하단에 구비된 베이스부를 기준으로 별도로 설명한다. 구체적으로, 본 명세서에서는 상기 베이스부를 기준으로 상하를 정의한다. 예를 들어, 제1구성요소와 상기 베이스부와 수직 거리가 제2구성요소와 상기 베이스부와의 수직 거리보다 작은 경우, 상기 제1구성요소는 상기 제2구성요소보다 하측에 배치된다고 설명한다.
도 11을 참조하면, 기판의 베이스부 상에는 Driving TFT(이하, 제1TFT, 410) 및 Switching TFT(이하, 제2TFT, 420)이 배치된다. 상기 TFT들은 후술할 전극들 중 일부와 동일 평면상에 배치되고, 나머지 일부와 다른 평면 상에 배치될 수 있다. TFT와 일부 전극들 사이에는 절연층이 배치될 수 있다. 상기 TFT와 전극들 사이에 형성되는 절연층에 대한 구체적인 설명은 생략한다.
또한, 기판에 구비된 베이스부 상에는 VDD 전압 공급원으로부터 인가된 전압을 인가하는 전극(이하, VDD 전극, 320), Data signal을 인가하는 전극(이하, VData, 430), VSS 전압 공급원으로부터 인가된 전압을 인가하는 전극(이하, VSS 전극, 440), Gate signal을 인가하는 전극(이하, VGate, 450)이 배치된다. 상기 네 개의 전극들은 서로 접촉하지 않는다. 예를 들어, VDD 전극(320) 및 VData 전극(430)은 서로 동일 평면상에 나란하게 배치되고, VDD 전극(320) 및 VData 전극(430)이 배치된 평면과 다른 평면 상에 상기 VSS 전극(440)과 VGate 전극(450)이 배치될 수 있다. VDD 전극(320) 및 VData 전극(430)과 VSS 전극(440)과 VGate 전극(450) 사이에는 절연층이 형성될 수 있다. 상기 전극들 사이에 형성되는 절연층에 대한 구체적인 설명은 생략한다.
한편, 상기 TFT들 및 전극들 상측에는 조립 전극이 배치된다. 상기 조립 전극들과 상기 TFT 및 다른 전극들은 전기적으로 연결되어서는 안된다. 상기 조립 전극들과 다른 구성들을 전기적으로 절연시기키 위해, 상기 조립 전극들과 다른 구성들 사이에는 절연층이 형성될 수 있다.
상기 TFT들, VDD 전극(320), VData 전극(430), VSS 전극(440), VGate 전극(450) 상측에 조립 전극(161c)이 배치된 상태에서 도 8a 및 8e에서 설명한 자가 조립이 수행될 수 있다. 이에 따라, 반도체 발광소자(350)가 기설정된 위치에 안착될 수 있다. 상기 반도체 발광소자(350)가 기설정된 위치에 안착된 상태에서 반도체 발광소자 및 기판을 덮도록 평탄층이 형성된 후, 반도체 발광소자(350)에 전압을 인가하기 위한 배선 공정이 수행된다. 상기 평탄층이 도 8a 내지 8e에서 설명한 격벽과 동일한 소재로 이루어지는 경우, 상기 평탄층과 상기 격벽은 육안으로 구분되지 않을 수 있다. 본 명세서에서는 상기 평탄층과 상기 격벽을 별도로 구분하지 않는다.
배선 공정 시 반도체 발광소자에 구비된 도전형 전극과 VDD 전극(320)이 전기적으로 연결되도록, 연결전극(321, 322, 323)이 형성되며, 반도체 발광소자에 구비된 다른 도전형 전극과 제1TFT(410)가 전기적으로 연결되도록, 다른 연결전극(340, 341, 342)가 연결된다. 여기서, 연결전극의 일부(322, 323, 341, 342)는 평탄층에 형성된 비아홀 내부에 형성된다. 또한, 연결전극의 나머지 일부(321 및 340)는 평탄층 상측에 배치된다. 즉, 상기 연결전극의 나머지 일부(321 및 340)와 조립 전극(161c), VDD 전극(320), VData 전극(430), VSS 전극(440), VGate 전극(450)은 평탄층을 사이에 두고 서로 상하측에 배치된다. 본 명세서에서는 VDD 전극(320), VData 전극(430), VSS 전극(440), VGate 전극(450) 및 연결 전극을 배선전극이라 칭하고, 조립 전극과 구분되는 표현으로 사용한다.
한편, 상기 비아홀은 상기 평탄층 뿐아니라, 상술한 전극들 상에 형성된 절연층을 관통하도록 형성된다. 상기 비아홀이 관통하는 대상은 연결전극의 접촉대상에 따라 달라질 수 있다.
한편, 상술한 구조의 경우, 자가 조립을 위해 별도의 조립 전극이 필요하다. 이 때문에, TFT가 형성된 기판 상에 직접 반도체 발광소자를 전사하기 위해서는 별도의 조립 전극을 형성하는 공정이 필요하다. 별도의 조립 전극을 형성하지 않고, 자가조립을 수행할 수 있을 경우 공정 시간이 단축되고, 공정 비용이 절감될 수 있다. 본 발명은 상술한 조립 전극을 사용하지 않고, 배선 전극만으로 자가조립을 수행할 수 있도록 하는 구조 및 방법을 제공한다.
본 발명에 대하여 설명하기에 앞서, 배선 전극을 활용하여 자가조립을 수행하기 어려운 이유에 대하여 설명한다.
도 12는 배선 전극을 이용하여 자가 조립 수행이 가능한 회로도이고, 도 13은 도 12에서 설명한 회로도에 따른 디스플레이 장치의 평면도이고, 도 14는 도 13에서 설명한 평면도에서 VDD 전극 및 VSS 전극만 도시한 개념도이다.
도 12를 참조하면, 자가조립시 VDD 전극과 VSS 전극을 통해 전압을 인가하는 방법이 활용될 수 있다. 구체적으로, 자가 조립 시 인가되는 교류 전압은 VDD 및 VSS 전극을 통해 인가된다. 이때, VSS 전극을 통해 인가된 전압은 제1TFT의 Source 전극에 인가되고, 이에 따라, 제1TFT의 Drain 전극에도 전압이 인가된다. 한편, 자가조립 전 VDD 전극에는 어떤 구성요소도 연결되지 않는다.
도 13과 같이, 자가 조립시 VDD 전극(320') 및 제1TFT(410)의 Drain 전극(400)에 교류 전압이 인가된다. 반도체 발광소자가 안착되어야 하는 영역과 인접한 위치에 배치되는 VDD 전극(320') 및 제1TFT(410)의 Drain 전극(400)은 다른 영역에 형성되는 전극보다 넓게 형성될 수 있다. 이에 따라, VDD 전극(320') 및 제1TFT(410)에 구비된 Drain 전극(400)간 거리가 줄어들며, 해당 영역에서 전기장이 강하게 발생된다.
자가조립 시 반도체 발광소자는 VDD 전극(320') 및 제1TFT(410)에 구비된 Drain 전극(400) 사이에 안착된다. 이후, 도 11에서 설명한 바와 마찬가지로, 평탄층이 형성된 후, 연결전극(321, 322, 323, 340, 341, 342)를 통해 반도체 발광소자가 VDD 전극(320') 및 제1TFT(410)와 전기적으로 연결된다.
도 12 및 13에서 설명한 자가조립 방식의 경우, 자가조립 중 제1TFT(410)에 강한 전압이 인가됨에 따라, 제1TFT(410)가 파손되는 문제가 발생될 수 있다. 이에, 자가 조립 시 인가될 수 있는 교류 전압의 크기가 제1TFT(410)가 파손되지 않는 전압으로 제한된다. 이 때문에, VDD 전압(320')과 제1TFT(410)에 구비된 Drain 전극(400) 사이에 형성되는 전기장의 세기를 일정 수준이상으로 증가시킬 수 없게 된다.
한편, 도 12 및 13에서 설명한 방식과 같이 VDD 전극 및 VSS 전극에 교류 전압을 인가하여 자가조립을 수행할 경우, 자가 조립 가능한 영역이 제한된다. 구체적으로, 도 14를 참조하면, 세 개의 VDD 전극(320a, 320b, 320b) 및 세 개의 VSS 전극(440a, 440b, 440c)가 배치된 상태에서 세 개의 VDD 전극(320a, 320b, 320b) 중 어느 하나(320a) 및 세 개의 VSS 전극(440a, 440b, 440c) 중 어느 하나(440a)에 전압을 인가하는 경우, 반도체 발광소자가 안착되는 영역은 a 영역으로 제한된다. b 영역 및 c 영역에는 반도체 발광소자가 안착되지 않는다. 이 때문에, 상술한 방식으로는 반도체 발광소자를 하나의 라인 상에 정렬 시키는 것이 어렵다.
서로 다른 색의 반도체 발광소자를 조립하는 경우, 특정 라인 상에는 한 종류의 반도체 발광소자가 정렬되어야 한다. 예를 들어, 세 개의 VDD 전극(320a, 320b, 320b) 중 어느 하나(320a) 상에는 청색 반도체 발광소자가 정렬되어야 하며, VDD 전극(320a, 320b, 320b) 중 다른 하나(320b) 상에는 적색 반도체 발광소자가 정렬되어야 하며, VDD 전극(320a, 320b, 320b) 중 나머지 하나(320c) 상에는 녹색 반도체 발광소자가 정렬되어야 한다. 도 12 및 13에서 설명한 방식으로는 이러한 선택적 자가조립이 어렵다.
본 발명은 자가조립 중 TFT가 파손될 우려가 없고, 라인 별로 동일한 색의 반도체 발광소자를 선택적으로 자가조립 할 수 있는 구조 및 방법을 제공한다.
도 15는 본 발명에 따른 디스플레이 장치에 구비된 VDD 전극 및 VData 전극만을 도시한 개념도이다.
본 발명은 서로 나란하게 배치된 VDD 전극 및 VData 전극을 자가조립에 활용할 수 있도록 하는 구조 및 방법을 제공한다. 도 15를 참조하면, 세 개의 VDD 전극(320a, 320b, 320b) 및 세 개의 VData 전극(430a, 430b, 430c)가 배치된 상태에서 세 개의 VDD 전극(320a, 320b, 320b) 중 어느 하나(320a) 및 세 개의 VData 전극(430a, 430b, 430c) 중 어느 하나(430a)에 전압을 인가하는 경우, 반도체 발광소자는 VDD 전극 및 VData 전극을 따라 일렬 정렬된다. 이를 활용하면, 라인별 선택적 자가조립이 가능하게 된다.
본 발명에 따른 디스플레이 장치에 대하여 설명하기에 앞서, 도 10 및 11에서 설명한 구조에서 VDD 전극 및 VData 전극으로 자가조립을 수행할 때 발생되는 문제에 대하여 설명한다.
도 16은 VDD 전극 및 VData 전극을 이용하여 자가조립을 수행할 수 있도록 하는 회로도이고, 도 17은 도 16에서 설명한 회로도에 따른 디스플레이 장치의 평면도이다.
도 16을 참조하면, 자가 조립 시 인가되는 교류 전압은 VDD 및 VData 전극을 통해 인가된다. 이때, VData 전극을 통해 인가된 전압은 제2TFT의 Source 전극 또는 Drain 전극 중 어느 하나에 인가된다. 한편, 자가조립 전 VDD 전극에는 어떤 구성요소도 연결되지 않는다.
도 17과 같이, 반도체 발광소자가 안착되어야 하는 영역과 인접한 위치에 배치되는 VDD 전극(520) 및 VData(530)은 다른 영역에 형성되는 전극보다 넓게 형성될 수 있다. 이를 위해, VDD 전극(520) 및 VData(530) 각각은 격벽에 형성된 홈과 오버랩되도록 돌출되는 돌출부(521 및 531)을 구비할 수 있다. 이에 따라, VDD 전극(520) 및 VData(530)간 거리가 줄어들며, 해당 영역에서 전기장이 강하게 발생된다.
자가조립 시 반도체 발광소자는 VDD 전극(520) 및 VData 전극(530) 사이에 안착된다. 이후, 도 11에서 설명한 바와 마찬가지로, 평탄층이 형성된 후, 연결전극(321, 322, 323, 340, 341, 342)를 통해 반도체 발광소자가 VDD 전극(520) 및 제1TFT(410)와 전기적으로 연결된다.
도 16 및 17에서 설명한 자가조립 방식의 경우, 자가조립 중 제2TFT(420)에 강한 전압이 인가됨에 따라, 제2TFT(420)가 파손되는 문제가 발생될 수 있다. 이에, 자가 조립 시 인가될 수 있는 교류 전압의 크기가 제2TFT(420)가 파손되지 않는 전압으로 제한된다. 이 때문에, VDD 전압(520)과 VData 전극(530) 사이에 형성되는 전기장의 세기를 일정 수준이상으로 증가시킬 수 없게 된다.
본 발명은 VData 전극과 제2TFT가 전기적으로 연결되지 않은 상태에서 자가조립을 수행할 수 있도록 한다.
도 18은 본 발명에 따른 디스플레이 장치의 회로도이고, 도 19a는 도 17에서 설명한 회로도에 따른 디스플레이 장치의 평면도이고, 도 19b는 도 19a의 라인 B-B를 따라 취한 단면도이고, 도 19c는 도 19a의 라인 C-C를 따라 취한 단면도이고, 도 19d는 도 19a의 라인 D-D를 따라 취한 단면도이다.
도 18을 참조하면, 본 발명은 VData 전극과 제2TFT가 전기적으로 연결되지 않은 상태에서 VDD 및 VData 전극에 전압을 인가한다. 이때, 자가조립 전 VDD 및 VData 전극 각각에는 어떤 구성요소도 연결되지 않는다. VData 전극과 제2TFT은 자가조립 후 배선 공정을 통해 전기적으로 연결된다.
도 19a를 참조하면, 자가 조립시 VDD 전극(320') 및 제1TFT(410)의 Drain 전극(400)에 교류 전압이 인가된다. 반도체 발광소자가 안착되어야 하는 영역과 인접한 위치에 배치되는 VDD 전극(520) 및 VData(530)은 다른 영역에 형성되는 전극보다 넓게 형성될 수 있다. 이를 위해, VDD 전극(520) 및 VData(530) 각각은 격벽에 형성된 홈과 오버랩되도록 돌출되는 돌출부(521 및 531)을 구비할 수 있다. 상기 돌출부(521 및 531)는 격벽에 형성된 홈을 향해 돌출될 수 있다. 이에 따라, VDD 전극(520) 및 VData(530)간 거리가 줄어들며, 해당 영역에서 전기장이 강하게 발생된다.
자가조립 시 반도체 발광소자는 VDD 전극(520) 및 VData 전극(530) 사이에 안착된다. 이후, 도 11에서 설명한 바와 마찬가지로, 평탄층이 형성된 후, 연결전극(321, 322, 323, 340, 341, 342)를 통해 반도체 발광소자가 VDD 전극(520) 및 제1TFT(410)와 전기적으로 연결된다.
한편, 자가조립 시 VData 전극(530)과 제2TFT(420)는 전기적으로 연결되지 않은 상태이다. VData 전극(530)과 제2TFT(420)는 평탄층이 형성된 후, 연결전극(610, 611, 612)를 통해 전기적으로 연결된다.
도 19b를 참조하면, 제1TFT(410)는 베이스부(610) 상에 배치된다. 상기 베이스부(610) 상에는 제1TFT(410)를 덮도록 배치되는 유전체층(620)이 배치된다. 자가조립 전 상기 유전체층(620) 상에는 격벽이 배치되며, 상기 격벽과 평탄층을 동일한 소재로 형성할 경우, 상기 격벽과 상기 평탄층은 구분되지 않을 수 있다. 이하에서 설명하는 평탄층(630)은 자가 조립시 활용된 격벽을 포함하는 구성이다.
반도체 발광소자(350)와 VDD 전극(520) 및 제1TFT(410) 각각을 전기적으로 연결하는 연결전극 중 일부(323, 341, 342)는 평탄층(630)에 형성된 비아홀(323', 341', 342') 내부에 형성된다. 상기 비아홀(323', 341', 342') 중 일부(342')는 유전체층(620)을 관통하도록 형성된다. 이를 통해, 연결 전극 중 일부(342)가 제1TFT와 전기적으로 연결되도록 할 수 있다. 연결전극 중 일부(323, 341)는 반도체 발광소자(350)에 형성된 제1 및 제2도전형 전극(352, 356)과 전기적으로 연결된다.
한편, 도 19c를 참조하면, 조립 전극으로 활용되는 VDD 전극(VDD 전극에 형성되는 돌출부(521) 포함)과 VData 전극(VDate 전극에 형성되는 돌출부(531) 포함) 사이에 반도체 발광소자가 배치된다. 도시되지 않았지만, 상기 돌출부(521 및 531)는 반도체 발광소자와 오버랩되도록 배치될 수 있다.
유전체층(620)은 VDD 전극(VDD 전극에 형성되는 돌출부(521) 포함)과 VData 전극(VDate 전극에 형성되는 돌출부(531) 포함)을 덮도록 형성된다. 상기 유전체층(620) 자가조립 중 VDD 전극(520) 및 VData 전극(530)이 유체와 접촉하여 산화되는 것을 방지한다. 한편, 상기 유전체층(620)은 VDD 전극(520) 및 VData 전극(530) 각각과 반도체 발광소자(350) 사이에 배치된다. 이를 통해, 반도체 발광소자(350)가 자가조립 중 VDD 전극(520) 및 VData 전극(530)과 전기적으로 연결되는 것을 방지한다.
한편, 도 19d를 참조하면, 제2TFT(420)와 VData 전극(530)은 연결 전극(610, 611, 612)에 의해 전기적으로 연결된다.
평탄층(630)은 복수의 비아홀(611', 612')을 구비한다. 상기 복수의 비아홀(611', 612')은 격벽을 관통하도록 형성된다. 상기 복수의 비아홀(611', 612') 각각의 내부에는 연결전극의 일부(611, 612)가 배치된다.
상기 복수의 비아홀(611', 612')은 상기 제2TFT(420)와 오버랩되도록 형성되는 제1비아홀(612') 및 상기 VData 전극(530)과 오버랩되도록 형성되는 제2비아홀(611')을 구비한다.
한편, 상기 연결전극(610, 611, 612)은 상기 제1비아홀(612') 내에 배치되는 제1연결전극(612), 상기 제2비아홀(611') 내에 배치되는 제2연결전극(611) 및 상기 제1 및 제2연결전극(611, 612)을 전기적으로 연결시키는 제3연결전극(610)을 구비한다. 여기서, 제2TFT(420) 및 VData 전극(530)은 평탄층(630)의 일면 상에 배치되고, 상기 제3연결전극(610)은 평탄층(630)의 타면 상에 배치된다. 격벽을 기준으로 설명하면, 제2TFT(420) 및 VData 전극(530)은 격벽의 일면 상에 배치되고, 상기 제3연결전극(610)은 격벽의 타면 상에 배치된다.
한편, 상기 제1 및 제2비아홀(611', 612')는 유전체층(620)을 관통하도록 형성된다. 이에 따라, 상기 제1 및 제2연결전극(611, 612)도 유전체층(620)을 관통하도록 형성되며, 제2TFT(420) 및 VData 전극(530) 각각과 전기적으로 연결된다.
상술한 바와 같이, 제2TFT(420)와 VData 전극(530)은 자가조립 후 연결전극에 의해 전기적으로 연결된다. 따라서, 자가 조립시 VData 전극(530)에는 TFT가 전기적으로 연결되지 않는다. 이에, 자가 조립 중 VData 전극(530)에 높은 전압을 인가하더라도 TFT가 파손될 우려가 없어진다. 이를 통해, 본 발명은 별도의 조립 전극 없이 자가조립을 수행할 수 있도록 한다.
이하, 상술한 VDD 전극(520) 및 VData 전극(530)을 이용하여 자가조립을 수행하는 방법에 대하여 설명한다.
도 20은 본 발명에 따른 기판을 이용하여 자가조립을 수행하는 모습을 나타내는 개념도이다.
도 20의 첫번째 도면을 참조하면, 조립 기판에는 홈(261d)이 형성되며, VDD 전극(520) 및 VData 전극(530) 각각에 형성되는 돌출부(521, 531)는 상기 홈(261d)과 오버랩되도록 형성된다. 이때, 제2TFT(420)과 VData 전극(530)은 전기적으로 연결되지 않은 상태이다.
도 20의 첫번째 도면에 도시된 기판을 이용하여, 도 8a 내지 8e에서 수행한 자가 조립을 수행한다. 이에 따라, 반도체 발광소자들(350)이 홈(261d) 내부에 안착된다.
상기 반도체 발광소자(350)가 기설정된 위치에 안착된 상태에서 반도체 발광소자 및 기판을 덮도록 평탄층이 형성(미도시)된다. 이후, 상기 평탄층 상에 복수의 비아홀을 형성하는 단계가 수행(도 20의 세 번째 도면 참조)된다.
상기 비아홀을 형성하는 단계는 건식 식각을 통해 수행될 수 있다. 이때, 마스크를 통해 비아홀이 형성될 위치를 제어할 수 있다. 이 때, 비아홀은 하나의 서브 픽셀 당 적어도 6개가 형성될 수 있다. 구체적으로, 비아홀은 VDD 전극(520)과 오버랩되는 영역(322'), 반도체 발광소자(350)의 제1도전형 전극과 오버랩되는 영역(323'), 제2도전형 전극과 오버랩되는 영역(341'), 제1TFT(410)의 Drain 전극과 오버랩되는 영역(342'), VData 전극(530)과 오버랩되는 영역(611') 및 제2TFT(420)의 Drain 전극 또는 Source 전극과 오버랩되는 영역(612')에 형성된다.
도 11에서 설명한 디스플레이 장치의 제조 방법에서는 하나의 서브 픽셀 당 4개의 비아홀이 형성되었다. 이와 비교하면, 본 발명에 따른 제조 방법에서는 두 개의 비아홀이 추가로 형성된다. 비아홀이 4개 형성되는 식각 공정과 비아홀이 6개 형성되는 식각 공정 모두 하나의 마스크를 통해 수행될 수 있으므로, 제2TFT(420)의 Drain 전극 또는 Source 전극과 오버랩되는 영역(612')에 형성되는 비아홀은 별도의 공정을 추가하지 않고도 형성될 수 있다.
이후, 연결전극(321, 322, 323, 340, 341, 342, 610, 611, 612)을 을 형성하여, VDD 전극(520)과 반도체 발광소자(350), 제1TFT(410)와 반도체 발광소자(350), VData 전극(530)과 제2TFT(420)를 전기적으로 연결한다.
상술한 바와 같이, 본 발명에 따르면, 별도의 조립 전극을 형성할 필요가 없기 때문에 디스플레이 장치의 제조 방법이 간소화될 수 있다. 한편, 자가조립 후 Data 전극(530)과 제2TFT(420)를 연결하는 공정은 종래 배선 공정에서 함께 수행될 수 있기 때문에, 자가조립 시 Data 전극(530)과 제2TFT(420)이 전기적으로 연결되어 있지 않더라도 새로운 공정이 추가될 필요가 없어진다.

Claims (15)

  1. 베이스부;
    상기 베이스부 상에 배치되는 복수의 트랜지스터;
    상기 베이스부 상에 배치되는 복수의 반도체 발광소자;
    상기 베이스부 상에 배치되며, 상기 복수의 트랜지스터 및 상기 반도체 발광소자와 전기적으로 연결되는 복수의 배선 전극;
    상기 베이스부 상에 배치되며, 상기 복수의 트랜지스터를 덮도록 형성되는 격벽; 및
    상기 복수의 트랜지스터 중 일부 트랜지스터와 상기 복수의 배선전극 중 일부 배선전극을 연결하는 연결 전극을 포함하고,
    상기 연결 전극은 상기 격벽을 관통하도록 이루어지는 것을 특징으로 하는 디스플레이 장치.
  2. 제1항에 있어서,
    상기 일부 트랜지스터 및 상기 일부 배선 전극 각각은,
    상기 격벽의 양면 중 상기 베이스부를 향하는 일면 상에 배치되는 것을 특징으로 하는 디스플레이 장치.
  3. 제2항에 있어서,
    상기 연결 전극의 일부분은,
    상기 격벽의 양면 중 타면 상에 배치되는 것을 특징으로 하는 디스플레이 장치.
  4. 제3항에 있어서,
    상기 격벽은 상기 격벽을 관통하도록 형성되는 복수의 비아홀을 구비하고,
    상기 연결전극의 일부분은 상기 비아홀 내에 배치되는 것을 특징으로 하는 디스플레이 장치.
  5. 제4항에 있어서,
    상기 비아홀은,
    상기 일부 트랜지스터와 오버랩되도록 형성되는 제1비아홀; 및
    상기 일부 배선 전극과 오버랩되도록 형성되는 제2비아홀을 구비하는 것을 특징으로 하는 디스플레이 장치.
  6. 제5항에 있어서,
    상기 연결전극은,
    상기 제1비아홀 내에 배치되는 제1연결전극;
    상기 제2비아홀 내에 배치되는 제2연결전극; 및
    상기 격벽의 타면 상에 배치되며, 상기 제1 및 제2연결전극을 전기적으로 연결시키는 제3연결전극을 구비하는 것을 특징으로 하는 디스플레이 장치.
  7. 제1항에 있어서,
    상기 격벽은 상기 격벽을 관통하도록 형성되는 복수의 홈을 구비하고,
    상기 복수의 반도체 발광소자는 상기 홈 내부에 배치되는 것을 특징으로 하는 디스플레이 장치.
  8. 제7항에 있어서,
    상기 일부 배선전극은,
    상기 홈을 향해 돌출되도록 형성되는 돌출부를 구비하는 것을 특징으로 하는 디스플레이 장치.
  9. 제8항에 있어서,
    상기 반도체 발광소자는 상기 돌출부와 오버랩되도록 배치되는 것을 특징으로 하는 디스플레이 장치.
  10. 제9항에 있어서,
    상기 일부 배선전극과 상기 반도체 발광소자가 절연 상태를 유지하도록, 상기 일부 배선전극과 상기 반도체 발광소자 사이에 형성되는 유전체층을 더 포함하는 것을 특징으로 하는 디스플레이 장치.
  11. 제10항에 있어서,
    상기 연결전극은,
    상기 격벽 및 상기 유전체층을 관통하도록 형성되는 것을 특징으로 하는 디스플레이 장치.
  12. 제7항에 있어서,
    상기 일부 배선전극과 나란하게 배치되는 다른 배선전극은,
    상기 홈을 향해 돌출되도록 형성되는 돌출부를 구비하는 것을 특징으로 하는 디스플레이 장치.
  13. 베이스부 상에 복수의 트랜지스터 및 복수의 배선전극을 형성하는 단계;
    상기 복수의 트랜지스터 및 상기 복수의 배선 전극을 덮도록 유전체층을 형성하는 단계;
    상기 유전체층 상에 복수의 홈을 구비하는 격벽을 형성하는 단계;
    상기 배선 전극들 중 일부에 전압을 인가시킨 상태에서, 상기 복수의 홈 각각에 반도체 발광소자를 안착시키는 단계; 및
    상기 복수의 트랜지스터 중 일부와 상기 복수의 배선 전극 중 일부를 전기적으로 연결하는 연결전극을 형성하는 단계를 포함하고,
    상기 일부 트랜지스터 및 상기 일부 배선 전극 각각은 상기 격벽의 일면 상에 형성되고,
    상기 연결전극의 일부분은 상기 격벽의 타면 상에 형성되는 것을 특징으로 하는 디스플레이 장치의 제조방법.
  14. 제13항에 있어서,
    상기 연결전극을 형성하는 단계는,
    상기 격벽에 상기 일부 트랜지스터 및 상기 일부 배선전극과 오버랩되는 복수의 비아홀을 형성하는 단계;
    상기 비아홀 내부 및 상기 격벽의 타면 상에 연결전극을 형성하는 단계를 포함하는 것을 특징으로 하는 디스플레이 장치의 제조방법.
  15. 제14항에 있어서,
    상기 복수의 홈 각각에 반도체 발광소자를 안착시키는 단계가 수행된 후, 상기 반도체 발광소자 및 상기 격벽을 덮는 평탄층을 형성하는 단계를 더 포함하고,
    상기 비아홀은 상기 평탄층을 관통하도록 형성되는 것을 특징으로 하는 디스플레이 장치의 제조방법.
KR1020200023179A 2020-02-25 2020-02-25 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법 KR20200028350A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200023179A KR20200028350A (ko) 2020-02-25 2020-02-25 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
US17/153,592 US11735701B2 (en) 2020-02-25 2021-01-20 Display device using semiconductor light emitting device and method for manufacturing the same
EP21152504.3A EP3872857A1 (en) 2020-02-25 2021-01-20 Display device using semiconductor light emitting device and method for manufacturing the same
CN202110086963.8A CN113380848B (zh) 2020-02-25 2021-01-22 使用半导体发光元件的显示装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200023179A KR20200028350A (ko) 2020-02-25 2020-02-25 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법

Publications (1)

Publication Number Publication Date
KR20200028350A true KR20200028350A (ko) 2020-03-16

Family

ID=69948712

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200023179A KR20200028350A (ko) 2020-02-25 2020-02-25 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법

Country Status (4)

Country Link
US (1) US11735701B2 (ko)
EP (1) EP3872857A1 (ko)
KR (1) KR20200028350A (ko)
CN (1) CN113380848B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023277504A1 (ko) * 2021-06-30 2023-01-05 삼성디스플레이 주식회사 화소 및 이를 구비한 표시 장치

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9825202B2 (en) 2014-10-31 2017-11-21 eLux, Inc. Display with surface mount emissive elements
KR102651097B1 (ko) * 2016-10-28 2024-03-22 엘지디스플레이 주식회사 발광 다이오드 디스플레이 장치
KR102633079B1 (ko) * 2016-10-28 2024-02-01 엘지디스플레이 주식회사 발광 다이오드 디스플레이 장치
US10157572B2 (en) * 2016-11-01 2018-12-18 Innolux Corporation Pixel driver circuitry for a display device
US11705440B2 (en) * 2017-06-26 2023-07-18 PlayNitride Inc. Micro LED display panel
KR101902566B1 (ko) * 2017-07-25 2018-09-28 엘지디스플레이 주식회사 발광 표시 장치 및 이의 제조 방법
KR102513267B1 (ko) * 2017-10-13 2023-03-23 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102603411B1 (ko) * 2017-12-18 2023-11-16 엘지디스플레이 주식회사 마이크로led 표시장치
KR102507830B1 (ko) 2017-12-29 2023-03-07 엘지디스플레이 주식회사 디스플레이 장치
US10707377B2 (en) 2018-04-19 2020-07-07 Lg Electronics Inc. Display device using semiconductor light emitting device and method for manufacturing the same
WO2019203405A1 (ko) 2018-04-19 2019-10-24 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
TWI688933B (zh) * 2018-07-16 2020-03-21 友達光電股份有限公司 顯示裝置
US10943526B2 (en) * 2018-07-31 2021-03-09 Innolux Corporation Display device, backlight module and electronic device
KR102607698B1 (ko) * 2018-08-06 2023-11-29 삼성디스플레이 주식회사 표시 장치
CN109300931B (zh) 2018-09-30 2021-02-26 上海天马微电子有限公司 一种Micro LED显示面板及制作方法、显示装置
KR102687709B1 (ko) * 2018-10-10 2024-07-22 삼성디스플레이 주식회사 표시 장치
CN116406184A (zh) * 2018-12-31 2023-07-07 乐金显示有限公司 发光二极管显示装置
KR20200014868A (ko) 2020-01-22 2020-02-11 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023277504A1 (ko) * 2021-06-30 2023-01-05 삼성디스플레이 주식회사 화소 및 이를 구비한 표시 장치

Also Published As

Publication number Publication date
CN113380848B (zh) 2023-08-04
EP3872857A1 (en) 2021-09-01
CN113380848A (zh) 2021-09-10
US11735701B2 (en) 2023-08-22
US20210265541A1 (en) 2021-08-26

Similar Documents

Publication Publication Date Title
KR102162739B1 (ko) 반도체 발광소자의 자가조립 장치 및 방법
KR20200026775A (ko) 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
KR102200046B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR20200014868A (ko) 반도체 발광소자를 이용한 디스플레이 장치
US20230084381A1 (en) Display device using semiconductor light-emitting devices
KR102116728B1 (ko) 반도체 발광소자의 자가조립 장치 및 방법
KR20200026681A (ko) 디스플레이 장치 제조를 위한 기판 및 디스플레이 장치의 제조방법
KR20200026683A (ko) 디스플레이 장치의 제조방법 및 디스플레이 장치 제조를 위한 기판
KR20200048762A (ko) 반도체 발광소자의 자가조립 장치 및 방법
KR20200023316A (ko) 반도체 발광소자를 이용한 디스플레이 장치
KR20200026669A (ko) 반도체 발광소자의 자가조립 장치 및 방법
EP4064335A1 (en) Method for manufacturing display device using semiconductor light-emitting elements and self-assembly device used therefor
KR20200014867A (ko) 반도체 발광소자의 자가조립 장치 및 방법
KR20200026673A (ko) 디스플레이 장치의 제조방법 및 디스플레이 장치 제조를 위한 기판
KR20190122117A (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
US12080689B2 (en) Display device using semiconductor light-emitting elements and manufacturing method therefor
KR20200024177A (ko) 디스플레이 장치의 제조방법 및 디스플레이 장치 제조를 위한 기판
US20220302351A1 (en) Display device using semiconductor light emitting diode
KR20200026780A (ko) 반도체 발광소자 공급 장치 및 공급 방법
US20230023582A1 (en) Display device using semiconductor light emitting device
EP4075508A1 (en) Display device using semiconductor light emitting element, and method for manufacturing same
KR20200021485A (ko) 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
KR20200023327A (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR20200026838A (ko) 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
KR20200026777A (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal