CN113380848A - 使用半导体发光元件的显示装置及其制造方法 - Google Patents

使用半导体发光元件的显示装置及其制造方法 Download PDF

Info

Publication number
CN113380848A
CN113380848A CN202110086963.8A CN202110086963A CN113380848A CN 113380848 A CN113380848 A CN 113380848A CN 202110086963 A CN202110086963 A CN 202110086963A CN 113380848 A CN113380848 A CN 113380848A
Authority
CN
China
Prior art keywords
light emitting
electrode
semiconductor light
emitting element
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110086963.8A
Other languages
English (en)
Other versions
CN113380848B (zh
Inventor
金修顕
崔元硕
朴成敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Electronics Inc
Original Assignee
LG Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Electronics Inc filed Critical LG Electronics Inc
Publication of CN113380848A publication Critical patent/CN113380848A/zh
Application granted granted Critical
Publication of CN113380848B publication Critical patent/CN113380848B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
    • H01L2224/95101—Supplying the plurality of semiconductor or solid-state bodies in a liquid medium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Devices (AREA)

Abstract

本发明涉及使用半导体发光元件的显示装置及其制造方法，尤其，涉及一种使用几μm至几十μm尺寸的半导体发光元件的显示装置及其制造方法。本发明提供一种显示装置，其特征在于，包括：基底部；复数个晶体管，配置在所述基底部上；复数个半导体发光元件，配置在所述基底部上；复数个配线电极，配置在所述基底部上，与复数个所述晶体管和所述半导体发光元件电连接；分隔壁，配置在所述基底部上，且形成为覆盖复数个所述晶体管；以及连接电极，连接复数个所述晶体管中的一部分晶体管和复数个所述配线电极中的一部分配线电极，所述连接电极形成为贯通所述分隔壁。

Description

使用半导体发光元件的显示装置及其制造方法
技术领域
本发明涉及显示装置及其制造方法，尤其，涉及一种使用几μm至几十μm尺寸的半导体发光元件的显示装置及其制造方法。
背景技术
近年来，液晶显示器(LCD)、有机发光元件(OLED)显示器以及微LED(发光二极管)显示器等一直争相在显示器的技术领域实现大面积显示器。
另一方面，若在显示器中使用具有100微米以下的直径或截面积的半导体发光元件(微LED(uLED))，则由于在显示器中不使用偏光板等吸收光，因此能够提供非常高的效率。然而，大型显示器中需要几百万个半导体发光元件，因此与其他技术相比，具有难以转移元件的缺点。
作为转移工序(transfer processes)，目前正在开发着的技术包括拾取和放置(pick&place)、激光剥离法(Laser Lift-off,LLO)或自组装等。其中，自组装方法是半导体发光元件在流体中自主地寻找位置的方法，其是对大屏幕显示装置的实现最有利的方法。
近年来，美国授权专利第9,825,202号中公开了适用于自组装的微LED结构，但是对于通过微LED的自组装来制造显示器的技术实际上仍然缺乏足够的研究。因此，本发明提出了一种微LED能够被自组装的新型的制造方法和制造装置。
发明内容
本发明的目的在于，提供一种在使用微米尺寸的半导体发光元件的大屏幕显示器中具有高可靠性的新的制造工序。
本发明的另一目的在于，提供一种在将半导体发光元件自组装到组装基板时能够提高转移精度的制造工序。
本发明的又一目的在于，提供一种仅依靠配线电极就能够执行自组装而无需设有用于自组装的额外的组装电极的结构和方法，。
为了实现上述的目的，本发明提供一种显示装置，其特征在于，包括：基底部；复数个晶体管，配置在所述基底部上；复数个半导体发光元件，配置在所述基底部上；复数个配线电极，配置在所述基底部上，与复数个所述晶体管和所述半导体发光元件电连接；分隔壁，配置在所述基底部上，且形成为覆盖复数个所述晶体管；以及连接电极，连接复数个所述晶体管中的一部分晶体管和复数个所述配线电极中的一部分配线电极，所述连接电极形成为贯通所述分隔壁。
在一实施例中，所述一部分晶体管和所述一部分配线电极可以分别配置在所述分隔壁的两个面中的朝向所述基底部的一个面上。
在一实施例中，所述连接电极的一部分可以配置在所述分隔壁的两个面中的另一个面上。
在一实施例中，所述分隔壁设置有以贯通所述分隔壁的方式形成的复数个通孔，所述连接电极的一部分可以配置在所述通孔内。
在一实施例中，所述通孔可以包括：第一通孔，形成为与所述一部分晶体管重叠；以及第二通孔，形成为与所述一部分配线电极重叠。
在一实施例中，所述连接电极可以包括：第一连接电极，配置在所述第一通孔内；第二连接电极，配置在所述第二通孔内；以及第三连接电极，配置在所述分隔壁的另一个面上，电连接所述第一连接电极和所述第二连接电极。
在一实施例中，所述分隔壁设置有以贯通所述分隔壁的方式形成的复数个槽，复数个所述半导体发光元件可以配置在所述槽的内部。
在一实施例中，所述一部分配线电极可以设置有以朝向所述槽凸出的方式形成的凸出部。
在一实施例中，所述半导体发光元件可以配置成与所述凸出部重叠。
在一实施例中，还可以包括形成在所述一部分配线电极和所述半导体发光元件之间的介电层，以使所述一部分配线电极和所述半导体发光元件保持绝缘状态。
在一实施例中，所述连接电极可以形成为贯通所述分隔壁和所述介电层。
在一实施例中，与所述一部分配线电极平行配置的其他配线电极可以设置有以朝向所述槽凸出的方式形成的凸出部。
另外，本发明提供一种显示装置的制造方法，其特征在于，包括：在基底部上形成复数个晶体管和复数个配线电极的步骤；形成介电层以覆盖复数个所述晶体管和复数个所述配线电极的步骤；在所述介电层上形成设置有复数个槽的分隔壁的步骤；在向复数个所述配线电极中的一部分配线电极施加电压的状态下，使半导体发光元件安置在复数个所述槽中的每一个槽的步骤；以及形成将复数个所述晶体管中的一部分晶体管和复数个所述配线电极中的一部分配线电极电连接的连接电极的步骤，所述一部分晶体管和所述一部分配线电极分别形成在所述分隔壁的一个面上，所述连接电极的一部分形成在所述分隔壁的另一个面上。
在一实施例中，形成所述连接电极的步骤可以包括：在所述分隔壁上形成与所述一部分晶体管和所述一部分配线电极重叠的复数个通孔的步骤；以及在所述通孔内部和所述分隔壁的另一个面上形成连接电极的步骤。
在一实施例中，在执行使半导体发光元件安置在复数个所述槽中的每一个槽的步骤之后，还包括形成覆盖所述半导体发光元件和所述分隔壁的平坦层的步骤，所述通孔可以形成为贯通所述平坦层。
根据上述构成的本发明，在由微发光二极管形成单个像素的显示装置中，能够一次性组装大量的半导体发光元件。
如上所述，根据本发明，能够使大量的半导体发光元件在小尺寸的晶片上进行像素化，然后将其转移到大面积基板。由此，能够以较低的成本制造大面积的显示装置。
另外，根据本发明的制造方法，由于利用溶液中的磁场和电场来将半导体发光元件同时大量地转移到预定位置，因此能够与部件的尺寸或数量、转移面积无关地实现低成本、高效率、高速转移。
此外，由于是基于电场的组装，因此能够通过选择性地施加电来选择性地组装，而无需额外的附加装置或工序。并且，由于将组装基板配置在腔室的上侧，因此易于基板的安装(loading)和卸载(unloading)，并且能够防止半导体发光元件的非特异性结合。
另外，根据本发明，无需为自组装而形成额外的组装电极，因此能够简化显示装置的结构，并且能够降低显示装置的制造成本。
附图说明
图1是示出本发明的使用半导体发光元件的显示装置的一实施例的概念图。
图2是图1的显示装置的A部分的局部放大图。
图3是图2的半导体发光元件的放大图。
图4是示出图2的半导体发光元件的另一实施例的放大图。
图5A至图5E是用于说明制造前述的半导体发光元件的新的工序的概念图。
图6是示出本发明的半导体发光元件的自组装装置的一例的概念图。
图7是图6的自组装装置的框图。
图8A至图8E是示出使用图6的自组装装置来将半导体发光元件进行自组装的工序的概念图。
图9是用于说明图8A至图8E的半导体发光元件的概念图。
图10是设置有复数个晶体管的显示装置的电路图，图11是设置有复数个晶体管的显示装置的俯视图。
图12是能够使用配线电极来执行自组装的电路图。
图13是基于图12所示的电路图的显示装置的俯视图。
图14是在图13所示的俯视图中仅示出VDD电极和VSS电极的概念图。
图15是仅示出设置于本发明的显示装置的VDD电极和VData电极的概念图。
图16是能够使用VDD电极和VData电极来执行自组装的电路图。
图17是基于图16所示的电路图的显示装置的俯视图。
图18是本发明的显示装置的电路图。
图19A是基于图17所示的电路图的显示装置的俯视图。
图19B是沿着图19A的B-B线截取的剖视图。
图19C是沿着图19A的C-C线截取的剖视图。
图19D是沿着图19A的D-D线截取的剖视图。
图20是示出本发明的使用基板来执行自组装的情形的概念图。
具体实施方式
下面，将参照附图详细描述本说明书中公开的实施例，无论附图符号如何，相同或相似的构成要素赋予相同的附图标记，并且将省略对此的重复描述。以下描述中使用的构成要素的后缀“模块”和“部”仅出于考虑说明书的容易撰写而赋予或混用，它们本身并不具有彼此区分的含义或作用。并且，在描述本说明书中公开的实施例时，如果判断对相关的公知技术的详细描述可能会混淆本说明书中公开的实施例的主旨，则省略其详细描述。并且，应当理解，附图仅是用于使本说明书中公开的实施例容易理解，本说明书中公开的技术思想并不受附图限制。
并且，当提及层、区域或基板等要素存在于另一构成要素“上(on)”时，应理解为其可以直接存在于另一要素上，或者它们之间还可以存在中间要素。
本说明书中所描述的显示装置可以包括手机、智能电话(smart phone)、笔记本电脑(laptop computer)、数字广播终端、个人数字助理(PDA：personal digitalassistants)、便携式多媒体播放器(PMP：portable multimedia player)、导航仪、触屏平板PC(Slate PC)、平板PC(Tablet PC)、超级本(Ultra Book)、数字TV、数字标牌、头戴式显示器(HMD)、台式计算机等。然而，本技术领域所属技术人员将容易理解，即使是后续开发的新产品形式，本说明书中记载的实施例的构成也可以适用于能够显示的装置。
图1是示出本发明的使用半导体发光元件的显示装置的一实施例的概念图，图2是图1的显示装置的A部分的局部放大图，图3是图2的半导体发光元件的放大图，图4是示出图2的半导体发光元件的另一实施例的放大图。
根据附图，显示装置100的控制部中被处理的信息可以在显示模块140中输出。围绕所述显示模块140的边缘的闭环形式的壳体101可以形成所述显示装置100的边框。
所述显示模块140包括用于显示图像的面板141，所述面板141可以包括：微米尺寸的半导体发光元件150；以及用于安装所述半导体发光元件150的配线基板110。
在所述配线基板110形成有配线，由此能够与所述半导体发光元件150的n型电极152和p型电极156连接。据此，所述半导体发光元件150可以作为自主发光的单个像素设置在所述配线基板110上。
在所述面板141显示的图像是视觉信息，通过所述配线独立地进行控制，由此实现以矩阵形式配置的单位像素(sub-pixel)的发光。
在本发明中，作为用于使电流转换为光的半导体发光元件150的一个种类示出了微LED(Light Emitting Diode)。所述微LED可以是，形成为具有100微米以下的小尺寸的发光二极管。所述半导体发光元件150在发光区域分别设置有蓝色、红色以及绿色，从而可以通过这些发光元件的组合来实现单位像素。即，所述单位像素是指用于实现一种颜色的最小单位，在所述单位像素内可以设置有至少三个微LED。
更具体而言，参照图3，所述半导体发光元件150可以是垂直型结构。
例如，所述半导体发光元件150可以由高输出的发光元件来实现，所述高输出的发光元件在氮化镓(GaN)的基础上一并添加铟(In)和/或铝(Al)来发出包括蓝色在内的各种光。
这种垂直型半导体发光元件包括：p型电极156；形成在p型电极156上的p型半导体层155；形成在p型半导体层155上的活性层154；形成在活性层154上的n型半导体层153；以及形成在n型半导体层153上的n型电极152。在该情况下，位于下部的p型电极156可以与配线基板的p电极电连接，位于上部的n型电极152可以在半导体发光元件的上侧与n电极电连接。这种垂直型半导体发光元件150可以将电极上/下配置，因此具有能够减小芯片尺寸的较大优点。
作为另一例，参照图4，所述半导体发光元件可以是倒装芯片型(flip chip type)的发光元件。
作为这种例子，所述半导体发光元件250包括：p型电极256；形成有p型电极256的p型半导体层255；形成在p型半导体层255上的活性层254；形成在活性层254上的n型半导体层253；以及在n型半导体层253上与p型电极256沿水平方向隔开配置的n型电极252。在该情况下，p型电极256和n型电极252均可以在半导体发光元件的下部与配线基板的p电极和n电极电连接。
所述垂直型半导体发光元件和水平型半导体发光元件可以分别是绿色半导体发光元件、蓝色半导体发光元件或红色半导体发光元件。在绿色半导体发光元件和蓝色半导体发光元件的情况下，可以由高输出的发光元件实现，所述高输出的发光元件在氮化镓(GaN)的基础上一并添加铟(In)和/或铝(Al)来发出绿色或蓝色的光。作为这种例子，所述半导体发光元件可以是由n-Gan、p-Gan、AlGaN、InGan等各种层形成的氮化镓薄膜，具体而言，所述p型半导体层可以是P-type GaN，所述n型半导体层可以是N-type GaN。然而，在红色半导体发光元件的情况下，所述p型半导体层可以是P-type GaAs，所述n型半导体层可以是N-type GaAs。
并且，可以是如下所述的情况：所述p型半导体层的p电极侧是掺杂有Mg的P-typeGaN，n型半导体层的n电极侧是掺杂有Si的N-type GaN。在该情况下，前述的半导体发光元件可以是不具有活性层的半导体发光元件。
另外，参照图1至图4，由于所述发光二极管非常小，因此所述显示面板可以由自主发光的单位像素高精细地排列而成，由此可以实现高画质的显示装置。
在以上描述的本发明的使用半导体发光元件的显示装置中，将在晶片上生长并通过台面和隔离来形成的半导体发光元件用作单个像素。在该情况下，具有微米尺寸的半导体发光元件150需要在所述显示面板的基板上的预设位置处转移到晶片。作为这种转移技术可以利用拾取和放置(pick and place)，但是成功率低且需要很长时间。作为另一例，有着利用印模(stamp)或辊(roll)来一次性地转移复数个元件的技术，但是成品率受限，由此不适用于大屏幕的显示器。本发明中提出能够解决这种问题的显示装置的新的制造方法和制造装置。
为此，下面，首先对显示装置的新的制造方法进行描述。图5A至图5E是用于说明制造前述的半导体发光元件的新的工序的概念图。
在本说明书中，示出了使用无源矩阵(Passive Matrix,PM)方式的半导体发光元件的显示装置。然而，以下描述的示例也可以适用于有源矩阵(Active Matrix,AM)方式的半导体发光元件。并且，示出了将水平型半导体发光元件进行自组装的方式，但是，这也适用于将垂直型半导体发光元件进行自组装的方式。
首先，根据制造方法，在生长基板159上分别使第一导电型半导体层153、活性层154、第二导电型半导体层155生长(图5A)。
若生长第一导电型半导体层153，则接着使活性层154在所述第一导电型半导体层153上生长，然后，使第二导电型半导体层155在所述活性层154上生长。如上所述，若使第一导电型半导体层153、活性层154以及第二导电型半导体层155依次生长，则如图5A所示，第一导电型半导体层153、活性层154以及第二导电型半导体层155形成层叠结构。
在该情况下，所述第一导电型半导体层153可以是p型半导体层，所述第二导电型半导体层155可以是n型半导体层。然而，本发明并不一定限于此，也可以是第一导电型是n型，而第二导电型是p型。
并且，在本实施例中示出了存在所述活性层的情况，但是如上所述，根据不同情况，还可以是不存在所述活性层的结构。作为这种例子，可以是如下所述的情况：所述p型半导体层是掺杂有Mg的P-type GaN，n型半导体层的n电极侧是掺杂有Si的N-type GaN。
生长基板159(晶片)可以由具有透光性质的材料形成，例如，可以包括蓝宝石(Al2O3)、GaN、ZnO、AlO中的某一个，但并不限于此。并且，生长基板159可以由载体晶片形成，所述载体晶片是适合于半导体物质生长的物质。可以由导热性优异的物质形成，包括传导性基板或绝缘性基板，例如，可以使用导热性高于蓝宝石(Al2O3)基板的SiC基板或Si、GaAs、GaP、InP以及Ga2O3中的至少一种。
接着，通过去除第一导电型半导体层153、活性层154以及第二导电型半导体层155的至少一部分，来形成复数个半导体发光元件(图5B)。
更具体而言，执行隔离(isolation)，使得复数个发光元件形成发光元件阵列。即，在垂直方向上对第一导电型半导体层153、活性层154以及第二导电型半导体层155进行蚀刻，由此形成复数个半导体发光元件。
假设是形成水平型半导体发光元件的情况，则可以执行在垂直方向上去除所述活性层154和所述第二导电型半导体层155的一部分而使所述第一导电型半导体层153露出到外部的台面工序、以及之后通过蚀刻第一导电型半导体层来形成复数个半导体发光元件阵列的隔离(isolation)。
然后，在所述第二导电型半导体层155的一个面上分别形成第二导电型电极156(或p型电极)(图5C)。所述第二导电型电极156可以通过溅射等沉积方法形成，但是，本发明并不一定限于此。然而，在所述第一导电型半导体层和所述第二导电型半导体层分别为n型半导体层和p型半导体层的情况下，所述第二导电型电极156还可以成为n型电极。
然后，通过去除所述生长基板159来形成复数个半导体发光元件。例如，可以利用激光剥离法(Laser Lift-off,LLO)或化学剥离法(Chemical Lift-off,CLO)来去除生长基板159(图5D)。
然后，在填充有流体的腔室中进行复数个半导体发光元件150安置到基板的步骤(图5E)。
例如，将所述半导体发光元件150和基板放置到填充有流体的腔室内，并且利用流动、重力、表面张力等来使所述半导体发光元件自主地组装到所述基板161。在该情况下，所述基板可以是组装基板161。
作为另一例，还可以代替所述组装基板161将配线基板放置在流体腔室内，从而所述半导体发光元件150直接安置在配线基板。在该情况下，所述基板可以是配线基板。然而，为了便于描述，本发明示出了基板为组装基板161且安置了复数个半导体发光元件150的情形。
在所述组装基板161可以设置有使复数个所述半导体发光元件150插入的复数个单元格(未图示)(cell)，以使复数个半导体发光元件150容易安置到组装基板161。具体而言，在所述组装基板161的所述半导体发光元件150与配线电极对准(aligned)的位置上形成有单元格，所述半导体发光元件150安置于所述单元格。所述半导体发光元件150在所述流体内进行移动的同时被组装到所述单元格。
在所述组装基板161中复数个半导体发光元件形成阵列之后，当将所述组装基板161的半导体发光元件转移到配线基板时，可以实现大面积的转移。因此，所述组装基板161可以被称为临时基板。
另外，如果想要将以上描述的自组装方法应用于大屏幕显示器的制造，则需要提高转移成品率。为了提高转移成品率，在本发明中提出了使重力或摩擦力的影响最小化且防止非特异性结合的方法和装置。
在该情况下，在本发明的显示装置中，通过将磁性体配置在半导体发光元件并利用磁力来使半导体发光元件进行移动，并且在移动过程中利用电场将所述半导体发光元件安置到预设位置。下面，将参照附图进一步对这种转移方法和装置进行详细描述。
图6是示出本发明的半导体发光元件的自组装装置的一例的概念图，图7是图6的自组装装置的框图。并且，图8A至图8E是示出使用图6的自组装装置来将半导体发光元件进行自组装的工序的概念图，图9是用于说明图8A至图8E的半导体发光元件的概念图。
如图6和图7所示，本发明的自组装装置160可以包括流体腔室162、磁体163以及位置控制部164。
所述流体腔室162具有用于容纳复数个半导体发光元件的空间。在所述空间中可以填充有流体，所述流体可以包括水等作为组装溶液。因此，所述流体腔室162可以是水槽，并且可以构成为开放型。然而，本发明不限于此，所述流体腔室162可以是所述空间形成为封闭空间的封闭型。
基板161在所述流体腔室162中可以配置成用于组装所述半导体发光元件1050的组装面朝向下方。例如，所述基板161通过移送部被移送到组装位置，所述移送部可以包括用于安装基板的平台(stage)165。所述平台165通过控制部可进行位置调节，由此，所述基板161可以被移送到所述组装位置。
此时，所述基板161的组装面在所述组装位置上朝向所述流体腔室162的底部。根据图示，所述基板161的组装面被配置成浸入到所述流体腔室162内的流体。因此，所述半导体发光元件1050在所述流体内朝向所述组装面进行移动。
所述基板161作为能够形成电场的组装基板，其可以包括基底部161a、介电层161b以及复数个电极161c。
所述基底部161a可以由具有绝缘性的材料制成，复数个所述电极161c可以是在所述基底部161a的一个面上图案化了的薄膜或厚膜双平面(bi-planar)电极。例如，所述电极161c可以由Ti/Cu/Ti的层叠、Ag膏(paste)以及ITO等形成。
所述介电层161b可以由SiO2、SiNx、SiON、Al2O3、TiO2、HfO2等无机物质构成。与此不同地，介电层161b作为有机绝缘体，可以由单层或多层构成。介电层161b的厚度可以形成为几十nm～几μm的厚度。
此外，本发明的基板161包括被分隔壁划分的复数个单元格161d。单元格161d沿着一个方向依次配置，并且可以由聚合物(polymer)材料制成。并且，形成单元格161d的分隔壁161e与相邻的单元格161d共享。所述分隔壁161e从所述基底部161a凸出，并且所述单元格161d可以通过所述分隔壁161e而沿着一个方向依次配置。更具体而言，所述单元格161d分别在列方向和行方向上依次配置，并且可以具有矩阵结构。
如图所示，单元格161d的内部设置有容纳半导体发光元件1050的槽，所述槽可以是被所述分隔壁161e限定的空间。所述槽的形状可以与半导体发光元件的形状相同或类似。例如，在半导体发光元件为四角形状的情况下，槽可以是四角形状。并且，虽然未图示，在半导体发光元件为圆形的情况下，形成在单元格内部的槽也可以是圆形。此外，每个单元格构成为容纳单个半导体发光元件。即，在一个单元格中容纳一个半导体发光元件。
另一方面，复数个电极161c设置有配置在每一个单元格161d的底部的复数个电极线，复数个所述电极线可以构成为向相邻的单元格延伸。
复数个所述电极161c配置在所述单元格161d的下侧，并且通过分别施加彼此不同的极性而在所述单元格161d内生成电场。为了形成所述电场，所述介电层在覆盖复数个所述电极161c的同时，所述介电层可以形成所述单元格161d的底部。在这种结构中，在每个单元格161d的下侧中向一对电极161c施加彼此不同的极性时，会形成电场，并且所述半导体发光元件可以通过所述电场插入到所述单元格161d的内部。
在所述组装位置中，所述基板161的电极与电源供应部171电连接。所述电源供应部171执行向复数个所述电极施加电源而生成所述电场的功能。
根据图示，所述自组装装置可以包括磁体163，所述磁体163用于向所述半导体发光元件施加磁力。所述磁体163与所述流体腔室162隔开配置，以向所述半导体发光元件1050施加磁力。所述磁体163可以被配置为面向与所述基板161的组装面相反的面，所述磁体163的位置通过与所述磁体163连接的位置控制部164控制。
所述半导体发光元件1050可以包括磁性体，以在所述流体内通过所述磁体163的磁场进行移动。
参照图9，具有磁性体的半导体发光元件可以包括：第一导电型电极1052和第二导电型电极1056；第一导电型半导体层1053，配置有所述第一导电型电极1052；第二导电型半导体层1055，与所述第一导电型半导体层1052重叠且配置有所述第二导电型电极1056；以及活性层1054，配置在所述第一导电型半导体层1053和所述第二导电型半导体层1055之间。
在此，第一导电型可以构成为p型，第二导电型可以构成为n型，反之亦然。并且，也可以形成为如前所述的未设有所述活性层的半导体发光元件。
另一方面，在本发明中，所述第一导电型电极1052可以在通过半导体发光元件的自组装等来使半导体发光元件组装到配线基板之后生成。并且，在本发明中，所述第二导电型电极1056可以包括所述磁性体。磁性体可以指带有磁性的金属。所述磁性体可以是Ni、SmCo等，作为其他示例还可以包括与Gd系、La系以及Mn系中的至少一种相对应的物质。
磁性体还可以以粒子形态设置于所述第二导电型电极1056。并且，与此不同地，在包括磁性体的导电型电极中，导电型电极的一层可以由磁性体构成。作为这种例子，如图9所示，半导体发光元件1050的第二导电型电极1056可以包括第一层1056a和第二层1056b。在此，第一层1056a可以构成为包括磁性体，第二层1056b可以包括非磁性体的金属材料。
如图所示，在本实施例中，包括磁性体的第一层1056a可以配置成与第二导电型半导体层1055相接。在该情况下，第一层1056a配置在第二层1056b和第二导电型半导体层1055之间。所述第二层1056b可以成为与配线基板的第二电极相连接的接触金属。但是，本发明并不一定限于此，所述磁性体可以配置在所述第一导电型半导体层的一个面。
再次参照图6和图7，更具体而言，所述自组装装置可以包括磁体处理器(magnethandler)或马达，所述磁体处理器可以在所述流体腔室的上部沿着x、y、z轴自动或手动的方式进行移动，所述马达能够使所述磁体163进行旋转。所述磁体处理器和所述马达可以构成所述位置控制部164。由此，所述磁体163沿着相对于所述基板161水平的方向、顺时针方向或逆时针方向进行旋转。
另外，所述流体腔室162可以形成具有透光性的底板166，复数个所述半导体发光元件可以被配置在所述底板166和所述基板161之间。图像传感器167可以被配置成面向所述底板166，以通过所述底板166对所述流体腔室162的内部进行监控。所述图像传感器167被控制部172控制，并且可以包括倒置型(inverted type)透镜和CCD等，以能够观察基板161的组装面。
以上描述的自组装装置构成为将磁场和电场组合利用，当利用这些磁场和电场时，复数个所述半导体发光元件在因所述磁体的位置变化而进行移动的过程中，可以通过电场而安置到所述基板的预设位置。下面，将进一步对使用以上描述的自组装装置的组装过程进行详细描述。
首先，通过在图5A至图5C中描述的过程，形成设置有磁性体的复数个半导体发光元件1050。在该情况下，在形成图5C的第二导电型电极的过程中，可以将磁性体沉积到所述半导体发光元件。
接着，将基板161移送到组装位置，将所述半导体发光元件1050投入到流体腔室162(图8A)。
如前所述，所述基板161的组装位置可以是，将所述基板161以所述基板161的用于组装所述半导体发光元件1050的组装面朝向下方的方式配置于所述流体腔室162的位置。
在该情况下，所述半导体发光元件1050中的一部分可以沉到流体腔室162的底部，而一部分可以漂浮在流体中。透光性的底板166设置于所述流体腔室162，所述半导体发光元件1050中的一部分可以沉到底板166。
接着，向所述半导体发光元件1050施加磁力，使得所述半导体发光元件1050在所述流体腔室162内沿着垂直方向浮起(图8B)。
当所述自组装装置的磁体163从原始位置移动到与所述基板161的组装面相反的面时，所述半导体发光元件1050在所述流体中朝向所述基板161浮起。所述原始位置可以是远离所述流体腔室162的位置。作为另一例，所述磁体163可以由电磁体构成。在该情况下，通过向电磁体供电来产生初始磁力。
另外，在本示例中，可以通过调节所述磁力的大小来对所述基板161的组装面和所述半导体发光元件1050之间的隔开距离进行控制。例如，利用所述半导体发光元件1050的重量、浮力以及磁力来控制所述隔开距离。所述隔开距离可以是距所述基板的最外侧边缘的几毫米至几十微米。
接着，向所述半导体发光元件1050施加磁力，使得所述半导体发光元件1050在所述流体腔室162内沿着一个方向进行移动。例如，所述磁体163沿着相对于所述基板水平的方向、顺时针方向或逆时针方向进行移动(图8C)。在该情况下，在所述磁力的作用下，所述半导体发光元件1050在与所述基板161隔开的位置上沿着与所述基板161呈水平的方向进行移动。
接着，执行通过施加电场来将所述半导体发光元件1050引导至所述基板161的预设位置，使得所述半导体发光元件1050在移动的过程中被安置到所述预设位置的步骤(图8C)。例如，在所述半导体发光元件1050沿着与所述基板161呈水平的方向进行移动的期间，通过所述电场使所述半导体发光元件1050朝向与所述基板161垂直的方向进行移动，由此将其安置到所述基板161的预设位置。
更具体而言，通过向基板161的bi-planar电极供应电源来产生电场，并且利用该电场来进行引导，以仅在预设位置进行组装。即，利用选择性地产生的电场来使半导体发光元件1050自主地组装到所述基板161的组装位置。为此，在所述基板161可以设置有用于使所述半导体发光元件1050插入的单元格。
然后，执行所述基板161的卸载过程，并且完成组装工序。在所述基板161为组装基板的情况下，可以将前述的对准的半导体发光元件转移到配线基板，从而能够进行用于实现显示装置的后续工序。
另外，在将所述半导体发光元件1050引导至所述预设位置之后，可以将所述磁体163朝向远离所述基板161的方向进行移动，使得残留在所述流体腔室162内的半导体发光元件1050掉落到所述流体腔室162的底部(图8D)。作为另一例，在所述磁体163是电磁体的情况下，如果中断电源供应，则残留在所述流体腔室162内的半导体发光元件1050将掉落到所述流体腔室162的底部。
然后，当回收掉落到所述流体腔室162底部的半导体发光元件1050时，能够重复使用所述回收的半导体发光元件1050。
在以上描述的自组装装置和方法中，为了提高流控组件(fluidic assembly)中的组装成品率，利用磁场将远距离的部件集中到预设的组装位置附近，并且将单独的电场施加到组装位置，从而仅仅在组装位置选择性地组装部件。此时，使组装基板位于水槽上部，并且使组装面朝向下方，由此使因部件的重量而引起的重力影响最小化，并且防止非特异性结合，从而去除不良。即，为了提高转移成品率，使组装基板位于上部，从而使重力或摩擦力的影响最小化，并且防止非特异性结合。
如上所述，根据具有如上所述的构成的本发明，在由半导体发光元件形成单个像素的显示装置中，可以一次性地组装大量的半导体发光元件。
如上所述，根据本发明，能够使大量的半导体发光元件在小尺寸的晶片上进行像素化，之后将其转移到大面积基板。据此，能够以低廉的费用制造大面积的显示装置。
另一方面，上述的自组装方法还可以应用于有源矩阵(Active Matrix,AM)方式的显示装置的制造。在该情况下，上述的自组装可以通过设置有复数个晶体管的基板来执行。在描述本发明的显示装置之前，先对使用设置有复数个晶体管的基板的自组装进行描述。
图10是设置有复数个晶体管的显示装置的电路图，图11是设置有复数个晶体管的显示装置的俯视图。
参照图10，为了控制一个半导体发光元件(u-LED)的动作，设置有两个晶体管，所述晶体管是薄膜晶体管。在本说明书中，以所述晶体管为薄膜晶体管(Thin FilmTransistor,TFT)的情形为例进行了描述，但是不限于此，为了控制一个半导体发光元件的驱动，不一定需要设置两个晶体管。
另一方面，设置于半导体发光元件(u-LED)的两个导电型电极中的某一个与VDD电连接，而另一个与驱动TFT(Driving TFT)电连接。另一方面，设置于Driving TFT的栅极、源极以及漏极电极中的某一个与半导体发光元件(u-LED)电连接，而另一个与VSS电连接，其余一个与开关TFT(Switching TFT)电连接。
设置于Swiching TFT的栅极、源极以及漏极电极中的某一个与Driving TFT电连接，而另一个与栅极信号(Gate signal)施加部电连接，其余一个与数据信号(Datasignal)施加部电连接。
另一方面，电容器连接在Swiching TFT和Driving TFT之间。具体而言，电容器的第一极在Swiching TFT和Driving TFT之间电连接，第二级与VSS电连接。
在此，VDD和VSS是指施加恒定电压的电压供应源。在VDD和VSS中，分别施加有彼此不同的电压。通过Gate signal施加部和Data signal施加部分别施加的电压，随着时间而不同。其结果，半导体发光元件的驱动通过Gate signal施加部和Data signal施加部而被控制。
另一方面，在将上述的基板用于自组装的情况下，基板包括组装电极。所述组装电极不与上述的电极电连接。
为了便于描述，下面描述的所有俯视图通过投影配置于显示装置的所有电极来示出。即使在附图中以重叠的状态示出了复数个电极，也不意味着所述电极之间电连接。在彼此重叠的电极之间可以配置有单独的结构物，从而使彼此重叠的电极之间绝缘。以设置于基板的最下端的基底部为基准单独描述彼此重叠而示出的电极之间的位置关系和电连接关系。具体而言，在本说明书中，以所述基底部为基准定义上下。例如，在第一构成要素和所述基底部之间的垂直距离小于第二构成要素和所述基底部之间的垂直距离的情况下，描述成所述第一构成要素配置在所述第二构成要素的下侧。
参照图11，在基板的基底部上配置有Driving TFT410(以下，称为第一TFT)和Switching TFT420(以下，称为第二TFT)。所述TFT可以配置在与后述的电极中的一部分相同的平面上，与其余部分不同的平面上。在TFT和一部分电极之间可以配置有绝缘层。将省略对在所述TFT和电极之间形成的绝缘层的详细描述。
另外，在设置于基板的基底部上配置有施加从VDD电压供应源施加的电压的电极320(以下，称为VDD电极)、施加Data signal的电极430(以下，称为VData)、施加从VSS电压供应源施加的电压的电极440(以下，称为VSS电极)、施加Gate signal的电极450(以下，称为VGate)。四个所述电极互不接触。例如，VDD电极320和VData电极430在相同的平面上平行配置，所述VSS电极440和所述VGate电极450可以配置在与配置有VDD电极320和VData电极430的平面不同的平面上。在VDD电极320和VData电极430与VSS电极440和VGate电极450之间可以形成有绝缘层。将省略对在所述电极之间形成的绝缘层的详细描述。
另一方面，在所述TFT和电极的上侧配置有组装电极。所述组装电极不能与所述TFT和其他电极电连接。为了使所述组装电极与其他构成电绝缘，在所述组装电极和其他构成之间可以形成有绝缘层。
在所述TFT、所述VDD电极320、所述VData电极430、所述VSS电极440、所述VGate电极450的上侧配置有组装电极161c的状态下，可以执行图8A至8E所示的自组装。由此，半导体发光元件350可以安置在预设的位置。在所述半导体发光元件350安置在预设的位置的状态下以覆盖半导体发光元件和基板的方式形成平坦层之后，执行用于向半导体发光元件350施加电压的配线工序。当所述平坦层由与图8A至图8E所示的分隔壁相同的材料构成时，所述平坦层和所述分隔壁可能无法用肉眼区分。在本书明书中不会单独区分所述平坦层和所述分隔壁。
形成有连接电极321、322、323，以在配线工序时电连接设置于半导体发光元件的导电型电极和VDD电极320，并且，连接有其他连接电极340、341、342，以电连接设置于半导体发光元件的其他导电型电极和第一TFT410。此时，连接电极的一部分322、323、341、342形成在平坦层中设有的通孔内部。并且，连接电极的其余一部分321、340配置在平坦层的上侧。即，所述连接电极的其余一部分321、340和组装电极161c、VDD电极320、VData电极430、VSS电极440、VGate电极450隔着平坦层配置在上下侧。在本说明书中，将VDD电极320、VData电极430、VSS电极440、VGate电极450以及连接电极称为配线电极，使用区别于组装电极的表达方式。
另一方面，所述通孔形成为不仅贯通所述平坦层，而且贯通形成在上述电极上的绝缘层。所述通孔贯通的对象，可以根据连接电极的接触对象而不同。
另一方面，在上述的结构的情况下，为了自组装需要额外的组装电极。为此，为了在形成有TFT的基板上直接转移半导体发光元件，需要形成额外的组装电极的工序。当能够在不形成额外的组装电极的情况下执行自组装时，可以缩短工序时间，并且可以降低工序成本。本发明提供一种能够在不使用上述的组装电极的情况下仅用配线电极来执行自组装的结构和方法。
在描述本发明之前，先对难以使用配线电极来执行自组装的原因进行描述。
图12是能够使用配线电极来执行自组装的电路图，图13是基于图12所示的电路图的显示装置的俯视图，图14是在图13所示的俯视图中仅示出的VDD电极和VSS电极的概念图。
参照图12，当自组装时，可以使用通过VDD电极和VSS电极施加电压的方法。具体而言，当自组装时，施加的交流电压通过VDD电极和VSS电极施加。此时，通过VSS电极施加的电压施加到第一TFT的源极(Source)电极，由此，电压也施加到第一TFT的漏极(Drain)电极。另一方面，在自组装前，在VDD电极中未连接有任何构成要素。
如图13所示，当自组装时，交流电压施加到VDD电极320'和第一TFT410的漏极电极400。配置在与应安置半导体发光元件的区域相邻的位置的VDD电极320'和第一TFT410的漏极电极400可以形成为比形成在其他区域的电极更宽。由此，VDD电极320'和设置于第一TFT410的漏极电极400之间的距离会变小，并在该区域中会产生强电场。
当自组装时，半导体发光元件安置在VDD电极320'和设置于第一TFT410的漏极电极400之间。然后，与图11的描述相同地，在形成平坦层之后，半导体发光元件通过连接电极321、322、323、340、341、342与VDD电极320'和第一TFT410电连接。
在图12和图13所示的自组装方式的情况下，在自组装过程中，随着强电压施加到第一TFT410，可能会发生第一TFT410损坏的问题。由此，在自组装时能够施加的交流电压的大小被限制为不使第一TFT410损坏的电压。因此，无法将形成在VDD电压320'和设置于第一TFT410的漏极电极400之间的电场的强度增加至预定程度以上。
另一方面，在如图12和图13所示的方式那样通过向VDD电极和VSS电极施加交流电压来执行自组装的情况下，可自组装的区域受限。具体而言，参照图14，在配置有三个VDD电极320a、320b、320c和三个VSS电极440a、440b、440c的状态下，当将电压施加到三个VDD电极320a、320b、320c中的某一个320a和三个VSS电极440a、440b、440c中的某一个440a时，使半导体发光元件安置的区域被限制为a区域。半导体发光元件不会安置在b区域和c区域中。因此，难以用上述的方式将半导体发光元件对齐到一条线上。
在组装彼此不同颜色的半导体发光元件的情况下，需要在特定的线上对齐一种半导体发光元件。例如，在三个VDD电极320a、320b、320c中的某一个320a上需要对齐蓝色半导体发光元件，在VDD电极320a、320b、320c中的另一个320b上需要对齐红色半导体发光元件，在VDD电极320a、320b、320c中的其余一个320c上需要对齐绿色半导体发光元件。以图12和图13所示的方式难以实现这种选择性的自组装。
本发明提供一种能够将相同颜色的半导体发光元件按线选择性地自组装，而无需担心自组装过程中TFT受损的结构和方法。
图15是仅示出设置于本发明的显示装置的VDD电极和VData电极的概念图。
本发明提供一种能够使用彼此平行配置的VDD电极和VData电极进行自组装的结构和方法。参照图15，在配置有三个VDD电极320a、320b、320c和三个VData电极430a、430b、430c的状态下，当向三个VDD电极320a、320b、320c中的某一个320a和三个VData电极430a、430b、430c中的某一个430a施加电压时，半导体发光元件沿着VDD电极和VData电极对齐成一列。利用该方法，能够实现按线选择性地自组装。
在描述本发明的显示装置之前，对图10和图11所示的结构中使用VDD电极和VData电极执行自组装时产生的问题进行描述。
图16是能够使用VDD电极和VData电极来执行自组装的电路图，图17是基于图16所示的电路图的显示装置的俯视图。
参照图16，当自组装时，施加的交流电压通过VDD和VData电极而施加。此时，通过VData电极施加的电压施加到第二TFT的源极电极或漏极电极中的某一个。另一方面，在自组装前，在VDD电极中没有连接任何构成要素。
如图17所示，配置在与应安置半导体发光元件的区域相邻的位置的VDD电极520和VData530可以形成为比形成在其他区域的电极宽。为此，VDD电极520和VData530可以分别设置有凸出的凸出部521、531，以与形成在分隔壁的槽重叠。由此，VDD电极520和VData530之间的距离会变小，并且在该区域中会产生强电场。
当自组装时，半导体发光元件安置在VDD电极520和VData电极530之间。然后，与图11的描述相同地，在形成平坦层之后，半导体发光元件通过连接电极321、322、323、340、341、342与VDD电极520和第一TFT410电连接。
在图16和图17所示的自组装方式的情况下，随着在自组装过程中向第二TFT420施加强电压，可能会发生第二TFT420损坏的问题。由此，在自组装时能够施加的交流电压的大小被限制为不使第二TFT420损坏的电压。因此，无法将形成在VDD电压520和VData电极530之间的电场的强度增加至预定程度以上。
本发明能够在VData电极和第二TFT未电连接的状态下执行自组装。
图18是本发明的显示装置的电路图，图19A是基于图17所示的电路图的显示装置的俯视图，图19B是沿着图19A的B-B线截取的剖视图，图19C是沿着图19A的C-C线截取的剖视图，图19D是沿着图19A的D-D线截取的剖视图。
参照图18，在本发明中，在VData电极和第二TFT未电连接的状态下，向VDD电极和VData电极施加电压。此时，在自组装前，VDD电极和VData电极各自未连接有任何构成要素。在自组装之后，VData电极和第二TFT通过配线工序电连接。
参照图19A，当自组装时，交流电压施加到VDD电极520和第一TFT410的漏极电极400。配置在与应安置半导体发光元件的区域相邻的位置的VDD电极520和VData530可以形成为比形成在其他区域的电极更宽。为此，VDD电极520和VData530可以分别设置有凸出的凸出部521、531，以与形成在分隔壁的槽重叠。所述凸出部521、531可以朝向形成在分隔壁的槽凸出。由此，VDD电极520和VData530之间的距离变小，并且在该区域中产生强电场。
当自组装时，半导体发光元件安置在VDD电极520和VData电极530之间。然后，与图11的描述相同地，在形成平坦层之后，半导体发光元件通过连接电极321、322、323、340、341、342与VDD电极520和第一TFT410电连接。
另一方面，当自组装时，VData电极530和第二TFT420处于未电连接的状态。在形成平坦层之后，VData电极530和第二TFT420通过连接电极610、611、612电连接。
参照图19B，第一TFT410配置在基底部610上。在所述基底部610上配置有以覆盖第一TFT410的方式配置的介电层620。在自组装之前所述介电层620上配置有分隔壁，并且当所述分隔壁和所述平坦层由相同的材料形成时，可能无法区分所述分隔壁和所述平坦层。在下面描述的平坦层630是包括在自组装时使用的分隔壁的构成。
将半导体发光元件350分别电连接至VDD电极520和第一TFT410的连接电极中的一部分323、341、342形成在平坦层630中设有的通孔323'、341'、342'的内部。所述通孔323'、341'、342'中的一部分342'形成为贯通介电层620。由此，可以使连接电极中的一部分342与第一TFT电连接。连接电极的一部分323、341与形成在半导体发光元件350的第一导电型电极352和第二导电型电极356电连接。
另一方面，参照图19C，在用作组装电极的VDD电极(包括形成在VDD电极的凸出部521)和VData电极(包括形成在VDate电极的凸出部531)之间配置有半导体发光元件。虽然未图示，但所述凸出部521、531可以配置成与半导体发光元件重叠。
介电层620形成为覆盖VDD电极(包括形成在VDD电极的凸出部521)和VData电极(包括形成在VDate电极的凸出部531)。所述介电层620防止在自组装过程中VDD电极520和VData电极530与流体接触而氧化。另一方面，所述介电层620配置在VDD电极520和VData电极530与半导体发光元件350之间。由此，防止半导体发光元件350在自组装过程中与VDD电极520和VData电极530电连接。
另一方面，参照图19D，第二TFT420和VData电极530通过连接电极610、611、612电连接。
平坦层630设置有复数个通孔611'、612'。复数个所述通孔611'、612'形成为贯通分隔壁。在复数个所述通孔611'、612'各自的内部配置有连接电极的一部分611、612。
复数个所述通孔611'、612'包括形成为与所述第二TFT420重叠的第一通孔612'和形成为与所述VData电极530重叠的第二通孔611'。
另一方面，所述连接电极610、611、612包括配置在所述第一通孔612'内的第一连接电极612、配置在所述第二通孔611'内的第二连接电极611以及用于使所述第一连接电极611和所述第二连接电极612电连接的第三连接电极610。其中，第二TFT420和VData电极530配置在平坦层630的一个面上，所述第三连接电极610配置在平坦层630的另一个面上。若以分隔壁为基准进行描述，则第二TFT420和VData电极530配置在分隔壁的一个面上，所述第三连接电极610配置在分隔壁的另一个面上。
另一方面，所述第一通孔611'和所述第二通孔612'形成为贯通介电层620。由此，所述第一连接电极611和所述第二连接电极612形成为贯通介电层620，并且分别与第二TFT420和VData电极530电连接。
如上所述，第二TFT420和VData电极530在自组装之后通过连接电极电连接。因此，当自组装时，在VData电极530未电连接有TFT。由此，在自组装过程中，即使向VData电极530施加高电压，也不用担心TFT会损坏。由此，本发明在没有额外的组装电极的情况下也能够执行自组装。
下面，对使用上述的VDD电极520和VData电极530来执行自组装的方法进行描述。
图20是示出本发明的使用基板来执行自组装的情形的概念图。
参照图20的第一张图，在组装基板上形成有槽261d，并且分别形成在VDD电极520和VData电极530的凸出部521、531形成为与所述槽261d重叠。此时，第二TFT420和VData电极530处于未电连接的状态。
利用图20的第一张图所示的基板来执行图8A至图8E中执行的自组装。由此，半导体发光元件350安装于槽261d的内部。
在所述半导体发光元件350安置在预设的位置的状态下形成平坦层(未图示)以覆盖半导体发光元件和基板。然后，执行在所述平坦层上形成复数个通孔的步骤(参照图20的第三张图)。
形成所述通孔的步骤可以通过干式蚀刻来执行。此时，可以通过掩膜板控制要形成通孔的位置。此时，按每个子像素可以形成有至少6个通孔。具体而言，通孔形成在与VDD电极520重叠的区域322'、与半导体发光元件350的第一导电型电极重叠的区域323'、与第二导电型电极重叠的区域341'、与第一TFT410的漏极电极重叠的区域342'、与VData电极530重叠的区域611'以及与第二TFT420的漏极电极或源极电极重叠的区域612'。
在图11所示的显示装置的制造方法中，每个子像素形成有四个通孔。相比之下，在本发明的制造方法中额外形成两个通孔。由于形成四个通孔的蚀刻工序和形成六个通孔的蚀刻工序均可以通过一个掩膜板来执行，因此形成在与第二TFT420的漏极电极或源极电极重叠的区域612'的通孔可以在不增加额外的工序的情况下形成。
然后，形成连接电极321、322、323、340、341、342、610、611、612来将VDD电极520和半导体发光元件350、第一TFT410和半导体发光元件350、VData电极530和第二TFT420电连接。
如上所述，根据本发明，无需形成额外的组装电极，因此可以简化显示装置的制造方法。另一方面，由于在自组装之后连接VData电极530和第二TFT420的工序能够在现有的配线工序中一起执行，因此，即使在自组装时VData电极530和第二TFT420未电连接，也无需增加新的工序。

Claims (15)

1.一种显示装置，其特征在于，包括：
基底部；
复数个晶体管，配置在所述基底部上；
复数个半导体发光元件，配置在所述基底部上；
复数个配线电极，配置在所述基底部上，与复数个所述晶体管和复数个所述半导体发光元件电连接；
分隔壁，配置在所述基底部上，且形成为覆盖复数个所述晶体管；以及
连接电极，连接复数个所述晶体管中的一部分晶体管和复数个所述配线电极中的一部分配线电极，
所述连接电极形成为贯通所述分隔壁。
2.根据权利要求1所述的显示装置，其特征在于，
所述一部分晶体管和所述一部分配线电极分别配置在所述分隔壁的两个面中的朝向所述基底部的一个面上。
3.根据权利要求2所述的显示装置，其特征在于，
所述连接电极的一部分配置在所述分隔壁的两个面中的另一个面上。
4.根据权利要求3所述的显示装置，其特征在于，
所述分隔壁设置有以贯通所述分隔壁的方式形成的复数个通孔，
所述连接电极的一部分配置在所述通孔内。
5.根据权利要求4所述的显示装置，其特征在于，
所述通孔包括：
第一通孔，形成为与所述一部分晶体管重叠；以及
第二通孔，形成为与所述一部分配线电极重叠。
6.根据权利要求5所述的显示装置，其特征在于，
所述连接电极包括：
第一连接电极，配置在所述第一通孔内；
第二连接电极，配置在所述第二通孔内；以及
第三连接电极，配置在所述分隔壁的另一个面上，电连接所述第一连接电极和所述第二连接电极。
7.根据权利要求1所述的显示装置，其特征在于，
所述分隔壁设置有以贯通所述分隔壁的方式形成的复数个槽，
复数个所述半导体发光元件配置在所述槽的内部。
8.根据权利要求7所述的显示装置，其特征在于，
所述一部分配线电极设置有以朝向所述槽凸出的方式形成的凸出部。
9.根据权利要求8所述的显示装置，其特征在于，
所述半导体发光元件配置成与所述凸出部重叠。
10.根据权利要求9所述的显示装置，其特征在于，
还包括形成在所述一部分配线电极和所述半导体发光元件之间的介电层，以使所述一部分配线电极和所述半导体发光元件保持绝缘状态。
11.根据权利要求10所述的显示装置，其特征在于，
所述连接电极形成为贯通所述分隔壁和所述介电层。
12.根据权利要求7所述的显示装置，其特征在于，
与所述一部分配线电极平行配置的其他配线电极设置有以朝向所述槽凸出的方式形成的凸出部。
13.一种显示装置的制造方法，其特征在于，包括：
在基底部上形成复数个晶体管和复数个配线电极的步骤；
形成介电层以覆盖复数个所述晶体管和复数个所述配线电极的步骤；
在所述介电层上形成设置有复数个槽的分隔壁的步骤；
在向复数个所述配线电极中的一部分配线电极施加电压的状态下，使半导体发光元件安置在复数个所述槽中的每一个槽的步骤；以及
形成将复数个所述晶体管中的一部分晶体管和复数个所述配线电极中的一部分配线电极电连接的连接电极的步骤，
所述一部分晶体管和所述一部分配线电极分别形成在所述分隔壁的一个面上，
所述连接电极的一部分形成在所述分隔壁的另一个面上。
14.根据权利要求13所述的显示装置的制造方法，其特征在于，
形成所述连接电极的步骤包括：
在所述分隔壁上形成与所述一部分晶体管和所述一部分配线电极重叠的复数个通孔的步骤；以及
在所述通孔内部和所述分隔壁的另一个面上形成连接电极的步骤。
15.根据权利要求14所述的显示装置的制造方法，其特征在于，
在执行使半导体发光元件安置在复数个所述槽中的每一个槽的步骤之后，所述控制方法还包括形成覆盖所述半导体发光元件和所述分隔壁的平坦层的步骤，
所述通孔形成为贯通所述平坦层。
CN202110086963.8A 2020-02-25 2021-01-22 使用半导体发光元件的显示装置及其制造方法 Active CN113380848B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0023179 2020-02-25
KR1020200023179A KR20200028350A (ko) 2020-02-25 2020-02-25 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법

Publications (2)

Publication Number Publication Date
CN113380848A true CN113380848A (zh) 2021-09-10
CN113380848B CN113380848B (zh) 2023-08-04

Family

ID=69948712

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110086963.8A Active CN113380848B (zh) 2020-02-25 2021-01-22 使用半导体发光元件的显示装置及其制造方法

Country Status (4)

Country Link
US (1) US11735701B2 (zh)
EP (1) EP3872857A1 (zh)
KR (1) KR20200028350A (zh)
CN (1) CN113380848B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230005033A (ko) * 2021-06-30 2023-01-09 삼성디스플레이 주식회사 화소 및 이를 구비한 표시 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108022940A (zh) * 2016-10-28 2018-05-11 乐金显示有限公司 显示装置
CN108022936A (zh) * 2016-10-28 2018-05-11 乐金显示有限公司 显示装置
CN109300931A (zh) * 2018-09-30 2019-02-01 上海天马微电子有限公司 一种Micro LED显示面板及制作方法、显示装置
CN109994068A (zh) * 2017-12-29 2019-07-09 乐金显示有限公司 显示设备
WO2019203405A1 (ko) * 2018-04-19 2019-10-24 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
US20190326477A1 (en) * 2018-04-19 2019-10-24 Lg Electronics Inc. Display device using semiconductor light emitting device and method for manufacturing the same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9825202B2 (en) 2014-10-31 2017-11-21 eLux, Inc. Display with surface mount emissive elements
US10157572B2 (en) * 2016-11-01 2018-12-18 Innolux Corporation Pixel driver circuitry for a display device
US11705440B2 (en) * 2017-06-26 2023-07-18 PlayNitride Inc. Micro LED display panel
KR101902566B1 (ko) * 2017-07-25 2018-09-28 엘지디스플레이 주식회사 발광 표시 장치 및 이의 제조 방법
KR102513267B1 (ko) * 2017-10-13 2023-03-23 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102603411B1 (ko) * 2017-12-18 2023-11-16 엘지디스플레이 주식회사 마이크로led 표시장치
TWI688933B (zh) * 2018-07-16 2020-03-21 友達光電股份有限公司 顯示裝置
US10943526B2 (en) * 2018-07-31 2021-03-09 Innolux Corporation Display device, backlight module and electronic device
KR102607698B1 (ko) * 2018-08-06 2023-11-29 삼성디스플레이 주식회사 표시 장치
KR102687709B1 (ko) * 2018-10-10 2024-07-22 삼성디스플레이 주식회사 표시 장치
CN116406184A (zh) * 2018-12-31 2023-07-07 乐金显示有限公司 发光二极管显示装置
KR20200014868A (ko) 2020-01-22 2020-02-11 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108022940A (zh) * 2016-10-28 2018-05-11 乐金显示有限公司 显示装置
CN108022936A (zh) * 2016-10-28 2018-05-11 乐金显示有限公司 显示装置
CN109994068A (zh) * 2017-12-29 2019-07-09 乐金显示有限公司 显示设备
WO2019203405A1 (ko) * 2018-04-19 2019-10-24 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
US20190326477A1 (en) * 2018-04-19 2019-10-24 Lg Electronics Inc. Display device using semiconductor light emitting device and method for manufacturing the same
CN109300931A (zh) * 2018-09-30 2019-02-01 上海天马微电子有限公司 一种Micro LED显示面板及制作方法、显示装置

Also Published As

Publication number Publication date
CN113380848B (zh) 2023-08-04
EP3872857A1 (en) 2021-09-01
KR20200028350A (ko) 2020-03-16
US11735701B2 (en) 2023-08-22
US20210265541A1 (en) 2021-08-26

Similar Documents

Publication Publication Date Title
CN111492489B (zh) 半导体发光元件的自组装装置及方法
CN113228288B (zh) 使用半导体发光器件的显示装置及其制造方法
KR20200026775A (ko) 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
KR20200014868A (ko) 반도체 발광소자를 이용한 디스플레이 장치
US20230084381A1 (en) Display device using semiconductor light-emitting devices
CN111492488B (zh) 使用半导体发光元件的显示装置及其制造方法
KR20200026681A (ko) 디스플레이 장치 제조를 위한 기판 및 디스플레이 장치의 제조방법
KR20200023316A (ko) 반도체 발광소자를 이용한 디스플레이 장치
KR20200026683A (ko) 디스플레이 장치의 제조방법 및 디스플레이 장치 제조를 위한 기판
KR20200014867A (ko) 반도체 발광소자의 자가조립 장치 및 방법
CN114746996A (zh) 利用半导体发光元件的显示装置的制造方法及用于其的自组装装置
KR20200026673A (ko) 디스플레이 장치의 제조방법 및 디스플레이 장치 제조를 위한 기판
KR20200026693A (ko) 반도체 발광소자를 이용한 디스플레이 장치의 제조방법
US12080689B2 (en) Display device using semiconductor light-emitting elements and manufacturing method therefor
KR20200024177A (ko) 디스플레이 장치의 제조방법 및 디스플레이 장치 제조를 위한 기판
US20220302351A1 (en) Display device using semiconductor light emitting diode
KR20200026780A (ko) 반도체 발광소자 공급 장치 및 공급 방법
KR20200026725A (ko) 반도체 발광소자 수거 장치 및 수거 방법
EP4075508A1 (en) Display device using semiconductor light emitting element, and method for manufacturing same
KR20200023327A (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
CN113380848B (zh) 使用半导体发光元件的显示装置及其制造方法
KR20200026838A (ko) 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
KR20200026777A (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR20200026682A (ko) 디스플레이 장치 제조를 위한 기판 및 디스플레이 장치의 제조방법
EP4160661A1 (en) Display device manufacturing substrate, and method for manufacturing display device by using same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant