KR20220077601A - 발광 소자의 전사 방법 및 이를 이용한 표시 장치의 제조 방법 - Google Patents

발광 소자의 전사 방법 및 이를 이용한 표시 장치의 제조 방법 Download PDF

Info

Publication number
KR20220077601A
KR20220077601A KR1020200166705A KR20200166705A KR20220077601A KR 20220077601 A KR20220077601 A KR 20220077601A KR 1020200166705 A KR1020200166705 A KR 1020200166705A KR 20200166705 A KR20200166705 A KR 20200166705A KR 20220077601 A KR20220077601 A KR 20220077601A
Authority
KR
South Korea
Prior art keywords
light emitting
donor substrate
wafer
substrate
emitting devices
Prior art date
Application number
KR1020200166705A
Other languages
English (en)
Inventor
안충환
박진우
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020200166705A priority Critical patent/KR20220077601A/ko
Priority to CN202111363787.4A priority patent/CN114583018A/zh
Priority to US17/534,236 priority patent/US20220173269A1/en
Priority to JP2021195228A priority patent/JP7295205B2/ja
Publication of KR20220077601A publication Critical patent/KR20220077601A/ko
Priority to JP2023094581A priority patent/JP2023123546A/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명의 일 실시예에 따른 발광 소자의 전사 방법은, 복수의 발광 소자가 형성된 경성 기판과 연성 기판을 합착하는 단계, 복수의 발광 소자를 연성 기판으로 전사하는 단계, 및 경성 기판과 연성 기판을 탈착하는 단계를 포함하고, 경성 기판과 연성 기판을 탈착하는 단계는, 경성 기판의 일면을 고정하고, 연성 기판의 최외측 부분 중 일부분을 고정 부재로 고정한 상태에서 경성 기판과 연성 기판을 이격시키는 단계를 포함한다. 따라서, 선박리 방식으로 연성 기판과 경성 기판을 탈착하여 복수의 발광 소자의 전사 불량을 저감할 수 있다.

Description

발광 소자의 전사 방법 및 이를 이용한 표시 장치의 제조 방법{LED TRANSFER METHOD AND METHOD FOR MANUFACTURING DISPLAY DEVICE USING THE SAME}
본 발명은 발광 소자의 전사 방법 및 이를 이용한 표시 장치의 제조 방법에 관한 것으로, 보다 상세하게는 복수의 발광 소자의 전사 시 수율을 향상시킨 발광 소자의 전사 방법 및 이를 이용한 표시 장치의 제조 방법에 관한 것이다.
컴퓨터의 모니터나 TV, 핸드폰 등에 사용되는 표시 장치에는 스스로 광을 발광하는 유기 발광 표시 장치(Organic Light Emitting Display; OLED) 등과 별도의 광원을 필요로 하는 액정 표시 장치(Liquid Crystal Display; LCD)등이 있다.
표시 장치는 컴퓨터의 모니터 및 TV 뿐만 아니라 개인 휴대 기기까지 그 적용 범위가 다양해지고 있으며, 넓은 표시 면적을 가지면서도 감소된 부피 및 무게를 갖는 표시 장치에 대한 연구가 진행되고 있다.
또한, 최근에는, LED를 포함하는 표시 장치가 차세대 표시 장치로 주목 받고 있다. LED는 유기 물질이 아닌 무기 물질로 이루어지므로, 신뢰성이 우수하여 액정 표시 장치나 유기 발광 표시 장치에 비해 수명이 길다. 또한, LED는 점등 속도가 빠를 뿐만 아니라, 발광 효율이 뛰어나고, 내충격성이 강해 안정성이 뛰어나며, 고휘도의 영상을 표시할 수 있다.
본 발명이 해결하고자 하는 과제는, 웨이퍼에서 도너 기판으로 복수의 발광 소자를 전사하는 전사 공정 시 복수의 발광 소자의 불량을 저감한 발광 소자의 전사 방법 및 이를 이용한 표시 장치의 제조 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는, 복수의 발광 소자의 정렬 정밀도를 향상시킨 발광 소자의 전사 방법 및 이를 이용한 표시 장치의 제조 방법을 제공하는 것이다.
본 발명이 해결하고하자 하는 또 다른 과제는, 웨이퍼와 도너 기판의 탈착 속도를 증가시켜 공정 시간을 저감한 발광 소자의 전사 방법 및 이를 이용한 표시 장치의 제조 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 웨이퍼와 도너 기판 또는 도너 기판과 표시 패널을 탈착할 때 복수의 발광 소자의 틀어짐을 최소화한 발광 소자의 전사 방법 및 이를 이용한 표시 장치의 제조 방법을 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따른 발광 소자의 전사 방법은, 복수의 발광 소자가 형성된 경성 기판과 연성 기판을 합착하는 단계, 복수의 발광 소자를 연성 기판으로 전사하는 단계, 및 경성 기판과 연성 기판을 탈착하는 단계를 포함하고, 경성 기판과 연성 기판을 탈착하는 단계는, 경성 기판의 일면을 고정하고, 연성 기판의 최외측 부분 중 일부분을 고정 부재로 고정한 상태에서 경성 기판과 연성 기판을 이격시키는 단계를 포함한다. 따라서, 선박리 방식으로 연성 기판과 경성 기판을 탈착하여 복수의 발광 소자의 전사 불량을 저감할 수 있다.
본 발명의 일 실시예에 따른 표시 장치의 제조 방법은, 웨이퍼와 도너 기판을 합착하는 단계, 웨이퍼의 복수의 발광 소자를 도너 기판으로 전사하는 단계, 웨이퍼와 도너 기판을 탈착하는 단계, 복수의 발광 소자가 배치된 도너 기판과 표시 패널을 합착하는 단계, 도너 기판의 복수의 발광 소자를 표시 패널로 전사하는 단계, 및 표시 패널과 도너 기판을 탈착하는 단계를 포함하고, 웨이퍼와 도너 기판을 탈착하는 단계는, 헤드에 웨이퍼의 일면을 고정하고, 스테이지에 도너 기판의 최외곽 부분 중 일부분을 고정한 상태에서 웨이퍼와 도너 기판을 탈착하는 단계를 포함한다. 따라서, 도너 기판의 최외곽 부분 중 일부분만을 고정한 상태에서 웨이퍼와 도너 기판을 탈착하여 웨이퍼와 도너 기판을 선박리 방식으로 분리할 수 있고, 도너 기판 상의 복수의 발광 소자에 가해지는 충격을 최소화할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명은 도너 기판을 웨이퍼로부터 탈착 시, 도너 기판의 한쪽 끝부분만 물리적으로 고정하여, 도너 기판 상의 복수의 발광 소자가 틀어지는 것을 최소화할 수 있다.
본 발명은 도너 기판과 웨이퍼를 선박리하여 복수의 발광 소자의 전사 수율 저하를 최소화할 수 있다.
본 발명은 발광 소자 전사 속도를 향상시켜 공정 시간 및 비용을 절감하고, 생산성을 향상시킬 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 발명 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 복수의 화소를 이루는 서브 화소의 개략적인 단면도이다.
도 3은 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 공정 순서도이다.
도 4a 내지 도 4g는 본 발명의 일 실시예에 따른 발광 소자의 전사 방법 및 이를 이용한 표시 장치의 제조 방법을 설명하기 위한 개략적인 공정도들이다.
도 5a 및 도 5b는 비교예 1에 따른 발광 소자의 전사 방법을 설명하기 위한 개략적인 도면이다.
도 6a 및 도 6b는 비교예 2에 따른 발광 소자의 전사 방법을 설명하기 위한 개략적인 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 제한되는 것이 아니라 서로 다른 다양한 형상으로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 면적, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 제한되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 발명 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
소자 또는 층이 다른 소자 또는 층 "위 (on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.
또한 제 1, 제 2 등이 다양한 구성 요소들을 서술하기 위해서 사용되나, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 구성 요소는 본 발명의 기술적 사상 내에서 제 2 구성 요소일 수도 있다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도면에서 나타난 각 구성의 면적 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 면적 및 두께에 반드시 한정되는 것은 아니다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하에서는 도면을 참조하여 본 발명에 대해 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다. 도 1에서는 설명의 편의를 위해 표시 장치(100)의 다양한 구성 요소 중 표시 패널(PN) 및 복수의 화소(PX)만을 도시하였다.
표시 패널(PN)은 영상을 표시하기 위한 구성으로, 표시 영역(AA) 및 비표시 영역(NA)을 포함한다.
표시 패널(PN)은 표시 영역(AA) 및 비표시 영역(NA)을 포함한다.
표시 영역(AA)은 영상을 표시하는 영역이다. 표시 영역(AA)에는 영상을 표시하기 위한 복수의 화소(PX) 및 복수의 화소(PX)를 구동하기 위한 회로부가 배치될 수 있다. 회로부는 화소(PX)를 구동하기 위한 다양한 박막 트랜지스터, 커패시터 및 배선 등을 포함할 수 있다. 예를 들어, 회로부는 구동 박막 트랜지스터, 스위칭 박막 트랜지스터, 스토리지 커패시터, 게이트 배선 및 데이터 배선 등과 같은 다양한 구성 요소로 이루어질 수 있으나, 이에 제한되지 않는다.
비표시 영역(NA)은 영상이 표시되지 않는 영역으로, 표시 영역(AA)에 배치된 화소(PX)를 구동하기 위한 다양한 배선, 구동 IC 등이 배치되는 영역이다. 예를 들어, 비표시 영역(NA)에는 게이트 드라이버 IC, 데이터 드라이버 IC와 같은 다양한 구동 IC 등이 배치될 수 있다.
도 1에서는 비표시 영역(NA)이 표시 영역(AA)을 둘러싸는 것으로 도시되어 있으나, 비표시 영역(NA)은 표시 영역(AA)의 일측에서 연장된 영역일 수도 있으며, 이에 제한되지 않는다.
표시 패널(PN)의 표시 영역(AA)에 복수의 화소(PX)가 배치된다. 복수의 화소(PX) 각각은 복수의 서브 화소로 이루어질 수 있다. 복수의 서브 화소는 빛을 발광하는 개별 단위로, 복수의 서브 화소 각각에는 발광 소자 및 구동 회로가 형성된다. 예를 들어, 복수의 화소(PX)는 적색 서브 화소, 녹색 서브 화소 및 청색 서브 화소를 포함할 수 있으나, 이에 제한되지 않고 복수의 화소(PX)는 백색 서브 화소를 더 포함할 수도 있다.
그리고 복수의 서브 화소 각각에 배치된 발광 소자는 동일한 색상의 광을 발광하는 발광 소자일 수도 있고, 서로 다른 색상의 광을 발광하는 발광 소자일 수도 있다. 예를 들어, 복수의 발광 소자 각각이 서로 다른 색상의 광을 발광하는 경우, 복수의 발광 소자 중 일부는 적색 광을 발광하는 적색 발광 소자일 수 있고, 복수의 발광 소자 중 다른 일부는 녹색 광을 발광하는 녹색 발광 소자일 수 있고, 복수의 발광 소자 중 나머지는 청색 광을 발광하는 청색 발광 소자일 수 있다. 그리고 적색 발광 소자, 녹색 발광 소자 및 청색 발광 소자로부터의 광의 조합으로 백색을 포함하는 다양한 색상의 광을 구현할 수 있다.
그리고 복수의 발광 소자가 동일한 색상의 광을 발광하는 경우, 복수의 발광 소자와 함께 광변환 부재가 함께 배치될 수 있다. 예를 들어, 복수의 발광 소자가 청색 발광 소자인 경우, 복수의 서브 화소 각각에 적색 광변환층, 녹색 광변환층을 함께 배치할 수 있다. 다만, 화소(PX)를 구성하는 복수의 서브 화소에 배치된 발광 소자의 종류 및 개수는 실시예에 따라 다양하게 구성될 수 있으며, 이에 제한되지 않는다.
복수의 화소(PX)는 등간격으로 배치될 수 있다. 복수의 화소(PX)는 동일한 간격으로 배치될 수 있다. 예를 들어, 복수의 화소(PX) 중 하나의 화소(PX)의 중심으로부터 이웃한 화소(PX)의 중심까지의 간격은 제1 간격(D1)일 수 있다. 그리고 화소(PX) 간의 간격인 제1 간격(D1)을 픽셀 피치(Pixel pitch)로도 정의할 수 있다.
이하에서는 복수의 화소(PX)에 대한 보다 상세한 설명을 위해 도 2를 함께 참조한다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 복수의 화소를 이루는 서브 화소의 개략적인 단면도이다.
도 2를 참조하면, 기판(110)은 표시 장치(100)의 다른 구성 요소를 지지하기 위한 지지 부재로, 절연 물질로 이루어질 수 있다. 예를 들어, 기판(110)은 유리 또는 수지 등으로 이루어질 수 있다. 또한, 기판(110)은 고분자 또는 폴리이미드(Polyimide; PI) 등과 같은 플라스틱을 포함하여 이루어질 수도 있고, 플렉서빌리티(flexibility)를 갖는 물질로 이루어질 수도 있다.
표시 패널(PN)의 기판(110) 상에 구동 트랜지스터(120)가 배치된다. 구동 트랜지스터(120)는 표시 장치(100)의 구동 소자로 사용될 수 있다. 구동 트랜지스터(120)는 게이트 전극(121), 액티브층(122), 소스 전극(123) 및 드레인 전극(124)을 포함한다.
기판(110) 상에 게이트 전극(121)이 배치된다. 게이트 전극(121)은 도전성 물질, 예를 들어, 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 티타늄(Ti), 또는 이들의 합금으로 구성될 수 있으나, 이에 제한되지 않는다.
게이트 전극(121) 상에 게이트 절연층(111)이 배치된다. 게이트 절연층(111)은 게이트 전극(121)과 액티브층(122)을 절연시키기 위한 층으로, 절연 물질로 이루어질 수 있다. 예를 들어, 게이트 절연층(111)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)의 단일층 또는 복층으로 구성될 수 있으나, 이에 제한되지 않는다.
게이트 절연층(111) 상에 액티브층(122)이 배치된다. 예를 들어, 액티브층(122)은 산화물 반도체, 비정질 실리콘 또는 폴리 실리콘 등으로 이루어질 수 있으나, 이에 제한되지 않는다.
액티브층(122) 상에 소스 전극(123) 및 드레인 전극(124)이 서로 이격되어 배치된다. 소스 전극(123) 및 드레인 전극(124)은 액티브층(122)과 전기적으로 연결될 수 있다. 소스 전극(123) 및 드레인 전극(124)은 도전성 물질, 예를 들어, 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 티타늄(Ti), 또는 이들의 합금으로 구성될 수 있으나, 이에 제한되는 것은 아니다.
한편, 본 명세서에서는 구동 트랜지스터(120)가 게이트 전극(121)이 가장 하부에 배치되고, 게이트 전극(121) 상에 액티브층(122) 및 액티브층(122) 상에 소스 전극(123) 및 드레인 전극(124)이 배치된 구조의 구동 트랜지스터(120)인 것으로 도시하였으나, 이에 제한되지 않는다.
게이트 절연층(111) 상에 공통 배선(CL)이 배치된다. 공통 배선(CL)은 외부로부터 공급된 공통 전원을 복수의 서브 화소의 복수의 발광 소자(LED)로 전달할 수 있다. 공통 배선(CL)은 예를 들어, 구동 트랜지스터(120)의 소스 전극(123) 및 드레인 전극(124)과 동일한 물질로 이루어져 동일한 공정으로 형성될 수 있으나, 공통 배선(CL)의 물질 및 배치는 이에 제한되지 않는다.
구동 트랜지스터(120) 및 공통 배선(CL) 상에 제1 절연층(112)이 배치된다. 제1 절연층(112)은 구동 트랜지스터(120)의 상부에 배치되어 구동 트랜지스터(120)를 보호할 수 있다. 제1 절연층(112)은 벤조사이클로부텐(benzocyclobutene) 또는 포토 아크릴(photo acryl)과 같은 유기 물질로 이루어질 수 있다.
제1 절연층(112) 상에 발광 소자(LED)가 배치된다. 발광 소자(LED)는 무기 물질로 이루어진 LED(Light Emitting Diode) 또는 마이크로 LED(Micro LED)일 수 있다. 발광 소자(LED)는 제1 절연층(112)에 형성된 컨택홀을 통해 구동 트랜지스터(120)의 소스 전극(123) 또는 드레인 전극(124)과 전기적으로 연결될 수 있다. 한편, 도 2에서는 패터닝된 제1 절연층(112) 상에 발광 소자(LED)가 배치된 것으로 도시하였으나, 패터닝되지 않고 상면이 평탄한 제1 절연층(112) 상에 발광 소자(LED)가 배치될 수도 있으며, 이에 제한되지 않는다.
복수의 발광 소자(LED)가 LED인 경우, 수평형(lateral), 수직형(vertical), 플립칩(flip chip) 등 다양한 구조로 형성될 수 있다. 수평형 LED는 발광층(EL)의 양측에서 수평으로 배치된 n전극(NE) 및 p전극(PE)을 포함한다. 수직형 LED는 발광층(EL)의 상측 및 하측에 배치된 n전극(NE) 및 p전극(PE)을 포함한다. 플립칩 LED는 수평형 LED와 실질적으로 동일한 구조로, 수평형 LED는 n전극(NE) 및 p전극(PE)이 발광층(EL)의 상측에서 수평으로 배치된 반면, 플립칩 LED는 n전극(NE) 및 p전극(PE)이 발광층(EL)의 하측에서 수평으로 배치된다. 이하에서는 복수의 발광 소자(LED)가 수평형 구조의 LED인 것으로 가정하여 설명하기로 하나, 복수의 발광 소자(LED)의 종류는 이에 제한되지 않는다.
한편, 발광 소자(LED)는 표시 패널(PN)의 TFT 어레이 공정과는 별개의 공정에 의해 제조될 수 있다. 예를 들어, 복수의 발광 소자(LED)는 사파이어와 같은 물질로 이루어진 웨이퍼(200) 상에서 형성되고, 전사 공정을 통해 구동 트랜지스터(120)와 각종 배선이 배치된 표시 패널(PN) 상에 배치될 수 있다.
발광 소자(LED)는 p형 반도체층(PL), 발광층(EL), n형 반도체층(NL), p전극(PE), n전극(NE)을 포함한다.
제1 절연층(112) 상에 n형 반도체층(NL)이 배치되고, n형 반도체층(NL) 상에 p형 반도체층(PL)이 배치된다. p형 반도체층(PL) 및 n형 반도체층(NL)은 질화갈륨(GaN)에 n형 또는 p형의 불순물을 주입하여 형성된 층일 수 있다. 예를 들어, p형 반도체층(PL)이 질화갈륨에 p형의 불순물을 주입하여 형성된 층이고, n형 반도체층(NL)이 질화갈륨에 n형의 불순물을 주입하여 형성된 층일 수 있으나, 이에 제한되지 않는다. p형의 불순물은 마그네슘(Mg), 아연(Zn), 베릴륨(Be) 등일 수 있고, n형의 불순물은 실리콘(Si), 게르마늄(Ge), 주석(Sn) 등일 수 있으나, 이에 제한되지 않는다.
p형 반도체층(PL) 및 n형 반도체층(NL) 사이에 발광층(EL)이 배치된다. 발광층(EL)은 p형 반도체층(PL) 및 n형 반도체층(NL)으로부터 정공 및 전자를 공급받아 빛을 발광할 수 있다. 발광층(EL)은 단층 또는 다중 양자우물(Multi-Quantum Well; MQW) 구조로 이루어질 수 있고, 예를 들어, 발광층(EL)은 인듐 갈륨 질화물(InGaN) 또는 질화갈륨(GaN) 등으로 이루어질 수 있으나, 이에 제한되지 않는다.
p형 반도체층(PL) 상에 p전극(PE)이 배치되고, n형 반도체층(NL) 상에 n전극(NE)이 배치된다. p전극(PE)은 p형 반도체층(PL)과 전기적으로 연결될 수 있고, n전극(NE)은 n형 반도체층(NL)과 전기적으로 연결될 수 있다.
발광 소자(LED) 및 제1 절연층(112) 상에 제2 절연층(113)이 배치된다. 제2 절연층(113)은 복수의 발광 소자(LED) 상부에 배치되어 복수의 발광 소자(LED)를 보호할 수 있다. 제2 절연층(113)은 벤조사이클로부텐(benzocyclobutene) 또는 포토 아크릴(photo acryl)과 같은 유기 물질로 이루어질 수 있다.
제2 절연층(113) 상에 제1 연결 전극(CE1) 및 제2 연결 전극(CE2)이 배치된다. 제1 연결 전극(CE1)은 제1 절연층(112) 및 제2 절연층(113)의 컨택홀을 통해 구동 트랜지스터(120)와 발광 소자(LED)를 전기적으로 연결할 수 있다. 예를 들어, 제1 연결 전극(CE1)은 구동 트랜지스터(120)의 드레인 전극(124)과 발광 소자(LED)의 p전극(PE)을 전기적으로 연결할 수 있다. 제1 연결 전극(CE1)은 ITO(Indium Tin Oxide), IGZO(Indium Gallium Zinc Oxide), IGO(Indium Gallium Oxide)와 같은 투명한 금속 산화물로 이루어질 수 있으나, 이에 제한되지 않는다.
제2 연결 전극(CE2)은 제1 절연층(112) 및 제2 절연층(113)의 컨택홀을 통해 공통 배선(CL)과 발광 소자(LED)를 전기적으로 연결할 수 있다. 예를 들어, 제2 연결 전극(CE2)은 공통 배선(CL)과 발광 소자(LED)의 n전극(NE)을 전기적으로 연결할 수 있다. 제2 연결 전극(CE2)은 ITO(Indium Tin Oxide), IGZO(Indium Gallium Zinc Oxide), IGO(Indium Gallium Oxide)와 같은 투명한 금속 산화물로 이루어질 수 있으나, 이에 제한되지 않는다.
제1 연결 전극(CE1) 및 제2 연결 전극(CE2) 상에 보호층(114)이 배치된다. 보호층(114)은 표시 패널(PN) 전면에 배치되어, 외부 충격으로부터 복수의 발광 소자(LED) 및 구동 트랜지스터(120)를 포함하는 회로를 보호할 수 있다. 보호층(114)은 예를 들어, OCA(optical clear adhesive) 또는 OCR(optical clear resin) 등으로 이루어질 수 있으나, 이에 제한되지 않는다.
한편, 도면에 도시되지는 않았으나, 복수의 발광 소자(LED)와 중첩하도록 배치된 반사층이 더 배치될 수 있다. 반사층은 복수의 발광 소자(LED)와 중첩하도록 배치되어, 복수의 발광 소자(LED)로부터 발광된 광을 표시 장치(100) 외측으로 반사시킬 수 있고, 표시 장치(100)의 광 효율을 향상시킬 수 있다.
이하에서는 도 3 내지 도 4g를 참조하여 본 발명의 일 실시예에 따른 발광 소자(LED)의 전사 방법 및 이를 이용한 표시 장치(100)의 제조 방법에 대해 설명하기로 한다.
도 3은 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 공정 순서도이다. 도 4a 내지 도 4g는 본 발명의 일 실시예에 따른 발광 소자의 전사 방법 및 이를 이용한 표시 장치의 제조 방법을 설명하기 위한 개략적인 공정도들이다. 구체적으로, 도 4a 내지 도 4g는 1차 전사 공정을 설명하기 위한 개략적인 공정도들이고, 도 4h는 2차 전사 공정을 설명하기 위한 개략적인 공정도이다. 도 4a는 웨이퍼(200)의 평면도이고, 도 4b는 도너 기판(300)의 평면도이다. 도 4c는 도 4b의 A-A'에 따른 단면도이다. 도 4d 및 도 4e는 웨이퍼(200)와 도너 기판(300)의 탈착 공정을 설명하기 위한 개략적인 단면도로, 설명의 편의를 위해, 도너 기판(300), 웨이퍼(200) 및 복수의 발광 소자(LED)를 개략적으로 도시하였다. 도 4f는 1차 전사 공정이 완료된 후 도너 기판(300)의 평면도이다. 도 4g는 2차 전사 공정을 설명하기 위한 도너 기판(300)과 표시 패널(PN)의 단면도이다.
먼저 도 3을 참조하면, 1차 전사 공정을 진행하여, 웨이퍼(200) 상의 복수의 발광 소자(LED)를 도너 기판(300)으로 전사할 수 있고, 2차 전사 공정을 진행하여 도너 기판(300) 상의 복수의 발광 소자(LED)를 표시 패널(PN)로 전사할 수 있다. 이에, 웨이퍼(200)에서 도너 기판(300)으로, 도너 기판(300)에서 표시 패널(PN)로 복수의 발광 소자(LED)를 전사하여 표시 장치(100)의 제조 공정을 완료할 수 있다.
이하에서는 도 3, 도 4a 내지 도 4f를 먼저 참조하여 1차 전사 공정에 대하여 설명하기로 한다.
도 3과 도 4a를 함께 참조하면, 웨이퍼(200)는 복수의 발광 소자(LED)가 형성되는 기판이다. 웨이퍼(200) 상에 복수의 발광 소자(LED)를 구성하는 질화갈륨(GaN), 인듐 갈륨 질화물(InGaN) 등의 물질을 형성하여 결정층을 성장시키고, 결정층을 개별 칩으로 절단하고 전극을 형성하여 복수의 발광 소자(LED)를 형성할 수 있다. 웨이퍼(200)는 사파이어, 실리콘 카바이드(SiC), 질화갈륨(GaN), 산화 아연(ZnO) 등으로 이루어질 수 있으나, 이에 제한되지 않는다. 그리고 웨이퍼(200)는 사파이어와 같은 딱딱한 물질로 이루어지므로, 경성 기판으로 정의될 수 있다.
이때, 하나의 웨이퍼(200) 상에는 동일한 색상의 광을 발광하는 복수의 발광 소자(LED)가 형성될 수도 있으며, 서로 다른 색상의 광을 발광하는 복수의 발광 소자(LED)가 형성될 수도 있다. 이하에서는 하나의 웨이퍼(200) 상에는 동일한 색상의 광을 발광하는 복수의 발광 소자(LED)가 형성된 것으로 가정하여 설명하기로 한다.
웨이퍼(200)는 액티브 영역(200A) 및 외곽 영역(200B)을 포함한다. 액티브 영역(200A)은 복수의 발광 소자(LED)가 형성되는 영역이고, 액티브 영역(200A) 외측에 배치된 외곽 영역(200B)은 적어도 하나 이상의 댐(DM) 및 복수의 얼라인 키(AK)가 배치되는 영역이다.
액티브 영역(200A)에 복수의 발광 소자(LED)가 배치된다. 복수의 발광 소자(LED)는 웨이퍼(200) 상에 에피층을 형성한 후, 이를 패터닝하여 형성할 수 있다. 구체적으로, 웨이퍼(200) 상에 복수의 발광 소자(LED)를 이루는 n형 반도체층(NL), 발광층(EL), p형 반도체층(PL)을 이루는 물질을 성장시킨 후, 이를 복수 개로 패터닝, 즉, 아이솔레이션(isolation) 공정을 진행하여 복수의 발광 소자(LED)를 형성할 수 있다.
복수의 발광 소자(LED)는 제2 간격(D2)으로 배치될 수 있다. 제2 간격(D2)은 복수의 발광 소자(LED) 중 하나의 발광 소자(LED)의 중심으로부터 이웃한 발광 소자(LED)의 중심까지의 간격일 수 있다. 그리고 제2 간격(D2)은 표시 패널(PN)의 복수의 화소(PX)의 간격인 제1 간격(D1)보다 작은 간격일 수 있다.
외곽 영역(200B)에 배치된 복수의 얼라인 키(AK)는 제1 얼라인 키(AK1) 및 제2 얼라인 키(AK2)를 포함한다. 제1 얼라인 키(AK1) 및 제2 얼라인 키(AK2)는 외곽 영역(200B)에 배치될 수 있다. 다만, 제1 얼라인 키(AK1) 및 제2 얼라인 키(AK2)는 도면에 도시된 바에 제한되지 않고, 개수 및 위치가 다양하게 설계될 수 있다.
제1 얼라인 키(AK1)는 웨이퍼(200)와 도너 기판(300)을 정렬하기 위해 사용되는 구성 요소이다. 제1 얼라인 키(AK1)는 웨이퍼(200)의 복수의 발광 소자(LED)를 도너 기판(300)으로 전사할 때, 도너 기판(300)과 정렬 및 평행도를 맞추기 위한 표식이다. 웨이퍼(200)의 제1 얼라인 키(AK1)와 도너 기판(300)의 얼라인 돌기(332)를 정렬하여 웨이퍼(200)와 도너 기판(300)을 정렬 및 평행도를 맞출 수 있다.
예를 들어, 제1 얼라인 키(AK1)는 외곽 영역(200B)에서 복수의 댐(DM) 사이에 배치되거나, 복수의 댐(DM)의 상부 또는 복수의 댐(DM) 하부에 형성되는 금속 패턴일 수 있다. 이에, 제1 얼라인 키(AK1)를 비전 방식으로 검출하여 웨이퍼(200)와 도너 기판(300)을 정렬할 수 있다. 이 경우, 제1 얼라인 키(AK1)를 후술할 댐(DM) 상에 형성하더라도, 제1 얼라인 키(AK1)는 일종의 금속 패턴이므로 제1 얼라인 키(AK1)에 의해 웨이퍼(200)와 도너 기판(300)에 발생하는 단차는 미미할 수 있다. 따라서, 제1 얼라인 키(AK1)는 외곽 영역(200B)에서 댐(DM)의 위치에 제한되지 않고 형성될 수 있다.
제2 얼라인 키(AK2)는 도너 기판(300)과 표시 패널(PN)을 정렬하기 위해 사용되는 구성 요소이다. 제2 얼라인키는 웨이퍼(200)의 복수의 발광 소자(LED)를 도너 기판(300)으로 전사할 때, 복수의 발광 소자(LED)와 함께 도너 기판(300)으로 전사될 수 있고, 이후 도너 기판(300) 상의 제2 얼라인 키(AK2)를 이용하여 도너 기판(300)과 표시 패널(PN)을 정렬 및 평행도를 맞출 수 있다.
제1 얼라인 키(AK1)와 제2 얼라인 키(AK2)는 복수의 발광 소자(LED) 형성 시 함께 형성될 수도 있고, 복수의 발광 소자(LED)와 별도의 공정으로 형성될 수도 있다. 만약, 제1 얼라인 키(AK1) 및 제2 얼라인 키(AK2)가 복수의 발광 소자(LED)와 함께 형성되는 경우, 제1 얼라인 키(AK1) 및 제2 얼라인 키(AK2)는 복수의 발광 소자(LED)를 이루는 물질 중 적어도 일부와 동일한 물질로 이루어질 수도 있다. 다만, 제1 얼라인 키(AK1) 및 제2 얼라인 키(AK2)의 물질 및 형성 공정은 설계에 따라 다양하게 구성될 수 있으며, 이에 제한되지 않는다.
제1 얼라인 키(AK1)와 제2 얼라인 키(AK2)의 형상 및 크기를 다양하게 구성할 수 있다. 외곽 영역(200B)에 배치된 제1 얼라인 키(AK1)와 제2 얼라인 키(AK2)를 식별하기 위해, 제1 얼라인 키(AK1)와 제2 얼라인 키(AK2)의 형상 또는 크기를 다르게 구성할 수 있다. 예를 들어, 제1 얼라인 키(AK1)의 크기는 제2 얼라인 키(AK2)의 크기보다 클 수 있으나, 이에 제한되는 것은 아니다.
외곽 영역(200B)에 하나 이상의 댐(DM)이 배치된다. 댐(DM)은 후술할 도너 기판(300)과의 접촉 면적을 향상시켜 도너 기판(300)과 합착력을 향상시키는 구성이다. 하나 이상의 댐(DM)은 복수의 발광 소자(LED)와 함께 형성될 수 있다. 구체적으로, 에피층을 복수 개로 패터닝하는 과정에서 외곽 영역(200B)에 중첩하는 에피층의 일부분을 패터닝하지 않고 남겨두어 하나 이상의 댐(DM)을 형성할 수 있다. 그러므로, 댐(DM)의 높이는 복수의 발광 소자(LED)의 높이와 실질적으로 동일하게 형성될 수 있다.
한편, 댐(DM)의 최소 폭은 웨이퍼(200)와 도너 기판(300)이 가장 많이 쉬프트되는 간격 및 도너 기판(300)의 복수의 댐 돌기(335)가 배치된 영역의 폭을 고려하여 설계될 수 있다. 웨이퍼(200) 상의 복수의 발광 소자(LED) 중 일부의 발광 소자(LED)만을 도너 기판(300)으로 전사하는 선택 전사 방식에서는 도너 기판(300)과 웨이퍼(200)의 합착 위치가 조금씩 달라질 수 있다. 예를 들어, 도너 기판(300)과 웨이퍼(200)의 합착 위치는 후술할 도너 기판(300)의 복수의 칩 돌기(331)의 간격인 제3 간격(D3) 내에서 달라질 수 있다. 이때, 도너 기판(300)과 웨이퍼(200)의 합착력을 향상시키도록 댐(DM)의 적어도 일부분은 후술할 도너 기판(300)의 비전사 영역(330B)의 복수의 댐 돌기(335)와 접할 수 있다. 이 경우, 댐(DM)의 적어도 일부분과 복수의 댐 돌기(335)를 접촉시키기 위해서는 도너 기판(300)과 웨이퍼(200)가 가장 많이 쉬프트되는 간격, 예를 들어, 제3 간격(D3) 이상으로 구성되어야 한다. 만약, 댐(DM)의 최소 폭이 제3 간격(D3) 이하인 경우, 댐(DM)의 적어도 일부분은 도너 기판(300)의 비전사 영역(330B)과 합착이 어려울 수 있고, 도너 기판(300)과 웨이퍼(200)의 합착력이 저하될 수 있다. 이에, 댐(DM)의 최소 폭을 웨이퍼(200)와 도너 기판(300)이 가장 많이 쉬프트되는 간격 이상으로 구성하여 전사 공정 시 웨이퍼(200)와 도너 기판(300)의 합착력을 일정 수준 이상으로 확보할 수 있다.
외곽 영역(200B)의 댐(DM)과 액티브 영역(200A)에서 최외곽에 배치된 발광 소자(LED) 사이의 간격은 하나의 발광 소자(LED)의 외곽에서부터 하나의 발광 소자(LED)의 이웃한 발광 소자(LED)의 외곽까지의 간격과 동일하거나 더 클 수 있다. 이때, 하나의 발광 소자(LED)의 외곽에서부터 이웃한 발광 소자(LED)의 외곽까지의 간격은 제2 간격(D2)보다 작은 간격이다. 외곽 영역(200B)의 댐(DM)과 액티브 영역(200A)의 최외곽에 배치된 발광 소자(LED) 사이의 간격을 발광 소자(LED)의 외곽에서부터 외곽까지의 간격과 동일하거나 크게 형성하여, 전사 공정 시 발광 소자(LED)가 서로 간섭되는 것을 최소화할 수 있으며, 이에 대하여 도 4e를 참조하여 후술하기로 한다.
한편, 도 4a에서는 액티브 영역(200A)의 네 변 각각에 인접하게 댐(DM)이 배치된 것으로 도시하였으나, 댐(DM)은 웨이퍼(200)의 엣지에까지 연장되어 형성되거나, 복수의 얼라인 키(AK)와 같은 구조물이 형성되는 부분을 제외한 외곽 영역(200B) 전체에 형성되어 일체로 이루어질 수도 있으며, 이에 제한되지 않는다.
한편, 제2 얼라인 키(AK2)는 액티브 영역(200A)과 댐(DM)을 사이에 두고 배치될 수 있다. 제2 얼라인 키(AK2)는 외곽 영역(200B)에서 댐(DM) 외측에 배치될 수 있다. 제2 얼라인 키(AK2)를 복수의 발광 소자(LED)와 동일한 공정으로 형성한 경우, 복수의 발광 소자(LED)를 형성하기 위한 에피층 패터닝 시, 제2 얼라인 키(AK2) 또한 함께 패터닝되어 형성될 수 있다. 즉, 외곽 영역(200B)에 형성된 에피층을 패터닝하여 제2 얼라인 키(AK2)를 형성할 수 있다. 이때, 댐(DM)이 형성되는 영역을 충분히 확보한 후, 댐(DM) 외측에 제2 얼라인 키(AK2)를 형성할 수 있다. 그러므로, 제2 얼라인 키(AK2)는 댐(DM)의 최소 폭, 예를 들어, 제3 간격(D3) 이상의 간격을 두고 액티브 영역(200A)과 이격되어 배치될 수 있다.
도 4b를 참조하면, 도너 기판(300)은 베이스층(310), 접착층(320), 수지층(330), 복수의 칩 돌기(331), 복수의 얼라인 돌기(332) 및 복수의 댐 돌기(335)를 포함한다.
베이스층(310)은 도너 기판(300)에 포함된 다양한 구성 요소를 지지하기 위한 구성으로, 수지층(330)의 휘어짐을 최소화하기 위해 적어도 수지층(330)보다 단단한(rigid) 재질로 이루어질 수 있다. 베이스층(310)은 수지층(330) 하부에 배치되어, 수지층(330), 복수의 칩 돌기(331) 및 복수의 얼라인 돌기(332)를 지지할 수 있다. 예를 들어, 베이스층(310)은 고분자 또는 플라스틱 등을 포함하여 이루어질 수 있고, PC(Poly Carbonate) 또는 PET(Poly Ethylene Terephthalate) 등으로 이루어질 수 있으나, 이에 제한되지 않는다.
베이스층(310) 상에 수지층(330)이 배치된다. 수지층(330)은 전사 공정 시, 복수의 발광 소자(LED)가 부착되는 복수의 칩 돌기(331)를 지지할 수 있다. 수지층(330)은 점탄성을 갖는 고분자 수지로 이루어질 수 있고, 예를 들어, 수지층(330)은 PDMS(Poly Di Methyl Siloxane; PDMS), PUA(Poly Urethane Acrylate), PEG(Poly Ethylene Glycol), PMMA(Poly Methyl Meth Acrylate), PS(Poly Styrene), 에폭시 수지, 우레탄 수지, 아크릴 수지 등으로 구성될 수 있으나, 이에 제한되지 않는다.
수지층(330)은 전사 영역(330A) 및 비전사 영역(330B)을 포함한다. 전사 영역(330A)은 복수의 칩 돌기(331)가 배치된 영역이다. 전사 영역(330A)은 복수의 발광 소자(LED)가 부착되는 복수의 칩 돌기(331)가 배치된 영역으로 전사 공정 시 웨이퍼(200) 또는 표시 패널(PN)의 적어도 일부와 중첩하도록 배치될 수 있다.
비전사 영역(330B)은 복수의 얼라인 돌기(332) 및 복수의 댐 돌기(335)가 배치된 영역이다. 비전사 영역(330B)에는 웨이퍼(200)의 제2 얼라인 키(AK2)가 전사될 수 있다.
복수의 칩 돌기(331)는 복수의 발광 소자(LED)가 배치되는 돌기로, 수지층(330)의 일면으로부터 연장되어 형성될 수 있다. 복수의 칩 돌기(331)는 수지층(330)과 일체로 이루어질 수 있고, 수지층(330)과 동일하게 점탄성을 갖는 고분자 물질로 이루어질 수 있다. 예를 들어, 복수의 칩 돌기(331)는 PDMS(Poly Di Methyl Siloxane), PUA(Poly Urethane Acrylate), PEG(Poly Ethylene Glycol), PMMA(Poly Methyl Meth Acrylate), PS(Poly Styrene), 에폭시 수지, 우레탄 수지, 아크릴 수지 등으로 이루어질 수 있으나, 이에 제한되지 않는다.
복수의 칩 돌기(331) 상면에는 복수의 발광 소자(LED)가 임시 부착될 수 있다. 웨이퍼(200) 상에 형성된 복수의 발광 소자(LED)는 복수의 칩 돌기(331) 상면으로 전사될 수 있고, 복수의 발광 소자(LED)는 표시 패널(PN)에 전사되기 전까지 복수의 칩 돌기(331) 상면에 부착된 상태를 일시적으로 유지할 수 있다. 그리고 연성 물질로 이루어진 수지층(330) 및 수지층(330)과 일체로 이루어지고 상부에 복수의 발광 소자(LED)가 임시 부착되는 복수의 칩 돌기(331)를 포함하는 도너 기판(300)은 연성 기판으로 정의할 수 있다.
이때, 복수의 칩 돌기(331)는 제3 간격(D3)으로 배치될 수 있다. 제3 간격(D3)은 웨이퍼(200)의 복수의 발광 소자(LED)의 간격인 제2 간격(D2)보다 큰 간격일 수 있다. 복수의 칩 돌기(331)의 제3 간격(D3)은 웨이퍼(200)의 복수의 발광 소자(LED)의 제2 간격(D2)의 N배일 수 있다. 이 경우, 웨이퍼(200) 상에서 제2 간격(D2)으로 배치된 복수의 발광 소자(LED) 중 일부의 발광 소자(LED)만이 도너 기판(300)의 복수의 칩 돌기(331) 상에 전사될 수 있다. 예를 들어, 제3 간격(D3)이 제2 간격(D2)의 2배인 경우, 복수의 칩 돌기(331) 상에 하나의 라인에서 홀수 번째 발광 소자(LED) 또는 짝수 번째 발광 소자(LED)를 선택적으로 전사할 수 있다.
그리고 제3 간격(D3)은 표시 패널(PN)의 복수의 화소(PX)의 간격인 제1 간격(D1), 즉, 픽셀 피치의 N배 또는 1/N배의 간격일 수 있다. 구체적으로, 하나의 칩 돌기(331)의 중심에서 이웃한 칩 돌기(331)의 중심까지의 제3 간격(D3)은 픽셀 피치의 N배 또는 1/N배일 수 있다. 복수의 칩 돌기(331)의 간격을 픽셀 피치의 N배 또는 1/N배로 형성하여, 하나의 도너 기판(300)으로 표시 패널(PN)의 픽셀 피치를 가변하여 복수의 발광 소자(LED)를 전사할 수 있다. 복수의 칩 돌기(331)의 간격인 제3 간격(D3) 및 픽셀 피치인 제1 간격(D1)을 고려하여 복수의 칩 돌기(331) 상에 배치된 복수의 발광 소자(LED)를 선택적으로 전사하여 픽셀 피치를 가변할 수 있다. 예를 들어, 픽셀 피치를 복수의 칩 돌기(331)의 간격인 제2 간격(D2)과 동일하게 형성한 경우, 복수의 칩 돌기(331) 상의 복수의 발광 소자(LED)를 표시 패널(PN)로 한번에 전사할 수 있다. 예를 들어, 픽셀 피치를 복수의 칩 돌기(331)의 제3 간격(D3)의 2배로 형성한 경우, 동일 행에 배치된 복수의 칩 돌기(331) 중 홀수 번째 칩 돌기(331) 또는 짝수 번째 칩 돌기(331) 상의 복수의 발광 소자(LED)만 전사하여 픽셀 피치를 조절할 수 있다. 다만, 복수의 칩 돌기(331)의 배치 및 간격은 설계에 따라 다양하게 변경될 수 있으며, 이에 제한되지 않는다.
복수의 칩 돌기(331)의 크기는 복수의 발광 소자(LED)의 크기보다 클 수 있다. 복수의 칩 돌기(331)의 상면의 크기를 복수의 발광 소자(LED)보다 크게 형성하여, 도너 기판(300)과 웨이퍼(200)의 정렬 오차가 발생하더라도 복수의 칩 돌기(331) 상에 복수의 발광 소자(LED)가 안착될 수 있다. 따라서, 웨이퍼(200)와 도너 기판(300)의 정렬 오차를 고려하여 복수의 칩 돌기(331)의 상면의 크기를 복수의 발광 소자(LED)보다 크게 형성할 수 있다.
비전사 영역(330B)에 복수의 얼라인 돌기(332) 및 복수의 댐 돌기(335)가 배치된다.
복수의 얼라인 돌기(332)는 복수의 제1 얼라인 돌기(333) 및 복수의 제2 얼라인 돌기(334)를 포함한다.
복수의 제1 얼라인 돌기(333)는 웨이퍼(200)와 도너 기판(300)을 정렬하기 위해 사용되는 구성 요소이다. 복수의 제1 얼라인 돌기(333)는 웨이퍼(200)의 제1 얼라인 키(AK1)와 대응되도록 배치될 수 있다. 예를 들어, 제1 웨이퍼(200)의 제1 얼라인 키(AK1)와 도너 기판(300)의 제1 얼라인 돌기(333)를 정렬하여 웨이퍼(200)와 도너 기판(300)을 정렬 및 평행도를 맞출 수 있다. 이때, 제1 얼라인 돌기(333)와 제1 얼라인 키(AK1)는 식별을 용이하게 하도록 형상 또는 크기가 상이할 수 있다. 예를 들어, 제1 얼라인 돌기(333) 및 제1 얼라인 키(AK1) 중 어느 하나는 중간에 홀이 형성된 도넛 형상으로 이루어지고, 나머지 하나는 홀에 중첩하는 원 형상으로 이루어질 수 있다. 도 4a 및 도 4b에서는 웨이퍼(200)의 제1 얼라인 키(AK1) 및 도너 기판(300)의 제1 얼라인 돌기(333)가 원형인 것으로 도시하였으나, 제1 얼라인 키(AK1) 및 제1 얼라인 돌기(333)의 형상은 이에 제한되지 않는다.
제2 얼라인 돌기(334)는 웨이퍼(200)의 제2 얼라인 키(AK2)와 대응되도록 배치될 수 있다. 예를 들어, 제2 얼라인 돌기(334)는 전사 영역(330A)의 상측에 배치된 비전사 영역(330B)과 전사 영역(330A)의 하측에 배치된 비전사 영역(330B) 각각에 2개씩 배치될 수 있다. 웨이퍼(200)의 제1 얼라인 키(AK1)와 도너 기판(300)의 제1 얼라인 돌기(333)를 정렬하여 웨이퍼(200)와 도너 기판(300)을 정렬한 후, 웨이퍼(200)의 복수의 발광 소자(LED)는 도너 기판(300)의 복수의 칩 돌기(331)로 전사되고, 웨이퍼(200)의 제2 얼라인 키(AK2)는 도너 기판(300)의 제2 얼라인 돌기(334)로 전사될 수 있다. 이때, 도너 기판(300)으로 전사된 제2 얼라인 키(AK2)는 표시 패널(PN)과 도너 기판(300)의 정렬 시 사용될 수 있다.
복수의 댐 돌기(335)는 전사 공정 시 웨이퍼(200)의 댐(DM)과 접하여 웨이퍼(200)와 도너 기판(300)의 합착력을 향상시키는 동시에 도너 기판(300)에 가해지는 충격으로부터 복수의 칩 돌기(331)가 변형되는 것을 최소화할 수 있다. 예를 들어, 웨이퍼(200)와 도너 기판(300)을 합착한 후, 복수의 발광 소자(LED)를 도너 기판(300) 상으로 전사할 때, 복수의 발광 소자(LED)가 도너 기판(300) 상으로 이동하며 도너 기판(300)에 충격이 가해질 수 있다. 도너 기판(300)에 충격이 가해지면, 수지층(330) 및 전사 영역(330A)의 복수의 칩 돌기(331)의 위치나 형태 등이 변형될 수도 있다. 이때, 전사 영역(330A)을 둘러싸도록 배치된 비전사 영역(330B)의 복수의 댐 돌기(335)는 웨이퍼(200)와 합착된 상태를 유지하며, 수지층(330) 및 전사 영역(330A)의 복수의 칩 돌기(331)가 변형되는 것을 최소화할 수 있다. 또한, 복수의 댐 돌기(335)는 웨이퍼(200)의 하나 이상의 댐(DM)과 접촉하여 웨이퍼(200)와 도너 기판(300)이 합착된 상태를 유지하도록 할 수 있다.
그리고 적어도 하나 이상의 댐 돌기(335)는 복수의 얼라인 돌기(332)에 인접하게 배치될 수 있다. 복수의 얼라인 돌기(332)와 전사 영역(330A) 사이 또는 복수의 얼라인 돌기(332)와 수지층(330)의 엣지 사이에 적어도 하나 이상의 댐 돌기(335)가 배치될 수 있다. 전사 공정 시, 복수의 얼라인 돌기(332)가 배치된 영역에서 도너 기판(300)과 웨이퍼(200)의 합착력이 약화되어 도너 기판(300)과 웨이퍼(200)가 분리되는 것을 최소화하도록 복수의 얼라인 돌기(332)에 인접하게 적어도 하나 이상의 댐 돌기(335)가 배치될 수 있다.
복수의 댐 돌기(335)는 복수의 칩 돌기(331)의 크기 이상일 수 있고, 복수의 칩 돌기(331)와 동일한 높이를 가질 수 있다. 그리고 복수의 댐 돌기(335)는 복수의 칩 돌기(331)의 크기 이상인 경우 다양한 형태로 이루어질 수 있다. 예를 들어, 복수의 댐 돌기(335) 중 전사 영역(330A)의 상측 및 하측의 비전사 영역(330B)에 배치된 복수의 제1 댐 돌기(335a)는 정사각형 형태로 이루어지고, 서로 이격되어 배치될 수 있다. 예를 들어, 복수의 댐 돌기(335) 중 전사 영역(330A)의 좌측 및 우측의 비전사 영역(330B)에 배치된 복수의 제2 댐 돌기(335b)는 직사각형 형태로 이루어질 수 있다. 다만, 복수의 댐 돌기(335)의 형상은 다양하게 구성될 수 있으며, 이에 제한되지 않는다.
그리고 복수의 댐 돌기(335)가 배치된 영역의 최소 폭은 댐(DM)의 최소 폭과 동일할 수 있다. 예를 들어, 복수의 댐 돌기(335)가 배치된 영역의 최소 폭은 웨이퍼(200)와 도너 기판(300)이 가장 많이 쉬프트되는 간격인 제3 간격(D3) 이상으로 구성될 수 있다. 이때, 도면에서는 복수의 댐 돌기(335)가 비전사 영역(330B) 전체에 배치되어 복수의 댐 돌기(335)가 배치된 비전사 영역(330B)의 폭이 웨이퍼(200)의 댐(DM)의 최소 폭과 대응되는 것으로 도시하였으나, 복수의 댐 돌기(335)는 비전사 영역(330B)의 일부에만 배치되어 비전사 영역(330B)의 폭과 복수의 댐 돌기(335)가 배치된 영역의 크기는 상이할 수도 있으며, 이에 제한되지 않는다.
그리고 도너 기판(300)의 비전사 영역(330B)에 서로 이격된 복수의 댐 돌기(335)를 배치함으로써, 웨이퍼(200)와 도너 기판(300) 합착 시 댐(DM)과 댐 돌기(335) 사이에 공기가 트랩되는 것을 저감할 수 있다. 이에 대하여 도 4c를 참조하여 상세히 후술하기로 한다.
한편, 도너 기판(300)은 복수의 칩 돌기(331)가 배치되지 않고, 수지층(330) 상에 바로 복수의 발광 소자(LED)가 전사될 수도 있다. 즉, 도너 기판(300)은 별도의 칩 돌기(331)를 포함하지 않을 수도 있다. 도너 기판(300)의 구조는 복수의 발광 소자(LED)의 형상, 배치 및 전사 방식 등에 따라 달라질 수 있으며, 이에 제한되지 않는다. 이하에서는 설명의 편의를 위해, 도너 기판(300)은 복수의 칩 돌기(331)를 포함하고, 복수의 칩 돌기(331)에 각각 복수의 발광 소자(LED)가 전사되는 것으로 가정하기로 한다.
수지층(330)과 베이스층(310) 사이에 접착층(320)이 배치된다. 접착층(320)은 수지층(330)과 표시 패널(PN)을 접착시킨다. 접착층(320)은 접착성을 갖는 물질로 이루어질 수 있고, 예를 들어, OCA(Optical Clear Adhesive), PSA(Pressure Sensitive Adhesive) 등으로 이루어질 수 있으나, 이에 제한되지 않는다.
다만, 접착층(320)은 설계에 따라 생략될 수도 있다. 예를 들어, 수지층(330)을 이루는 물질을 베이스층(310) 상에 바로 코팅한 후 이를 경화하는 방식으로 수지층(330)을 형성할 수 있다. 이러한 경우, 접착층(320)을 배치하지 않더라도 수지층(330)이 베이스층(310)에 부착될 수 있으므로, 접착층(320)은 설계에 따라 생략될 수도 있으며, 이에 제한되지 않는다.
다음으로, 도 4c를 함께 참조하면, 복수의 발광 소자(LED)가 형성된 웨이퍼(200)와 도너 기판(300)을 공정 장비에 투입한다. 그리고 공정 장비에 투입된 웨이퍼(200)와 도너 기판(300)을 정렬한다. 웨이퍼(200) 상의 복수의 발광 소자(LED)와 도너 기판(300)의 복수의 칩 돌기(331)가 서로 마주하도록 웨이퍼(200)와 도너 기판(300)을 배치한 상태에서, 웨이퍼(200)와 도너 기판(300)을 정렬할 수 있다. 예를 들어, 웨이퍼(200)의 제1 얼라인 키(AK1)와 도너 기판(300)의 제1 얼라인 돌기(333)의 중심을 정렬하여 웨이퍼(200)와 도너 기판(300)을 정렬할 수 있다.
웨이퍼(200)와 도너 기판(300)의 정렬이 완료된 후, 웨이퍼(200)와 도너 기판(300)을 합착한다(S110). 웨이퍼(200)의 액티브 영역(200A)의 복수의 발광 소자(LED)는 도너 기판(300)의 전사 영역(330A)의 복수의 칩 돌기(331)와 대응하고, 웨이퍼(200)의 외곽 영역(200B)의 댐(DM)은 도너 기판(300)의 비전사 영역(330B)의 복수의 댐 돌기(335)와 대응하도록 웨이퍼(200)와 도너 기판(300)을 합착할 수 있다.
이때, 웨이퍼(200)의 댐(DM)과 도너 기판(300)의 복수의 댐 돌기(335)가 합착되어 웨이퍼(200)와 도너 기판(300)의 접촉 면적이 증가할 수 있고, 웨이퍼(200)와 도너 기판(300)이 균일하게 합착될 수 있다. 예를 들어, 웨이퍼(200)의 액티브 영역(200A)을 둘러싸도록 배치된 댐(DM)은 도너 기판(300)의 복수의 댐 돌기(335)와 합착하여 웨이퍼(200) 전체와 도너 기판(300) 전체가 균일한 정도로 합착될 수 있다. 만약, 웨이퍼(200)에서 댐(DM)이 액티브 영역(200A)의 네 변 중 일부에만 형성된다면, 댐(DM)이 형성된 영역과 댐(DM)이 형성되지 않은 영역 사이에서 합착력 차이가 발생하여 웨이퍼(200)와 도너 기판(300) 전면이 균일하게 합착되기 어려울 수 있다. 이 경우, 웨이퍼(200)의 복수의 발광 소자(LED)와 도너 기판(300)의 복수의 칩 돌기(331)의 합착 불량이 발생할 수 있다. 이에, 웨이퍼(200)의 외곽 영역(200B) 전체에 복수의 댐(DM)을 형성하여 웨이퍼(200)와 도너 기판(300)의 합착력을 균일하게 향상시킬 수 있다.
그리고 웨이퍼(200)의 외곽 영역(200B)과 대응되는 도너 기판(300)의 비전사 영역(330B)에는 서로 이격된 복수의 댐 돌기(335)를 배치하여 공기가 트랩(trap)되는 것을 최소화할 수 있다. 구체적으로, 웨이퍼(200)의 외곽 영역(200B)에는 복수의 댐 돌기(335)보다 상대적으로 큰 크기의 댐(DM)이 배치될 수 있다. 만약, 댐(DM)과 대응되는 크기로 댐 돌기(335)를 형성한다면, 댐(DM)과 댐 돌기(335)의 접촉 면적이 증가하여 웨이퍼(200)와 도너 기판(300)의 합착력은 증가할지라도, 댐(DM)과 댐 돌기(335)에 의해 공기가 트랩되어 미합착되는 영역이 발생할 수도 있다. 이에, 댐(DM)과 대응되는 댐 돌기(335)를 서로 이격된 복수의 댐 돌기(335)로 형성하여 복수의 댐 돌기(335) 사이의 빈 공간을 통해 공기를 웨이퍼(200)와 도너 기판(300) 외측으로 이동시킬 수 있다. 이때, 전사 영역(330A)의 상측 또는 하측에 배치된 댐 돌기(335)는 열 방향으로 연장된 공기 통로를 형성하고, 전사 영역(330A)의 좌측 또는 우측에 배치된 댐 돌기(335)는 행 방향으로 연장된 공기 통로를 형성할 수 있다. 이에, 도너 기판(300)의 비전사 영역(330B)에 서로 이격된 복수의 댐 돌기(335)를 배치함으로써 웨이퍼(200)와 도너 기판(300)의 합착 시 공기가 이동하는 경로를 형성할 수 있고, 공기가 트랩되어 웨이퍼(200)와 도너 기판(300)이 미합착되는 영역을 저감할 수 있다.
다음으로, 웨이퍼(200)의 복수의 발광 소자(LED)를 도너 기판(300)으로 전사한다(S120). 웨이퍼(200)와 도너 기판(300)이 마주하도록 배치된 상태에서, 복수의 발광 소자(LED) 중 도너 기판(300)으로 전사할 발광 소자(LED)에만 선택적으로 레이저를 조사할 수 있다. 레이저가 조사된 발광 소자(LED)는 웨이퍼(200)로부터 탈착되어 도너 기판(300)의 복수의 칩 돌기(331)에 점착될 수 있다.
설계에 따라 도너 기판(300)의 복수의 칩 돌기(331) 중 일부에만 복수의 발광 소자(LED)가 전사될 수도 있고, 복수의 칩 돌기(331) 전체에 복수의 발광 소자(LED)가 전사될 수도 있다. 예를 들어, 하나의 도너 기판(300) 상에 서로 다른 웨이퍼(200)로부터 적색 발광 소자(LED), 녹색 발광 소자(LED) 및 청색 발광 소자(LED)를 전사하여 표시 패널(PN)로 적색 발광 소자(LED), 녹색 발광 소자(LED) 및 청색 발광 소자(LED)를 한번에 전사하는 경우, 복수의 칩 돌기(331) 중 일부의 칩 돌기(331)에만 하나의 웨이퍼(200)로부터 발광 소자(LED)를 전사할 수 있다. 예를 들어, 하나의 도너 기판(300) 상에 한 종류의 발광 소자(LED)만 전사하여 표시 패널(PN)로 한 종류의 발광 소자(LED)만 전사하는 경우, 복수의 칩 돌기(331) 전체에 하나의 웨이퍼(200)로부터 발광 소자(LED)를 전사할 수도 있다. 다만, 복수의 칩 돌기(331)의 간격인 제2 간격(D2) 및 표시 패널(PN)의 복수의 화소(PX)의 간격인 제1 간격(D1) 등을 고려하여 전사 공정 시 전사되는 발광 소자(LED)의 종류와 발광 소자(LED)가 전사되는 칩 돌기(331)의 위치 및 개수는 다양하게 설계될 수 있으며, 이에 제한되지 않는다.
한편, 웨이퍼(200)의 복수의 제2 얼라인 키(AK2) 중 적어도 일부의 제2 얼라인 키(AK2) 또한 도너 기판(300)으로 전사될 수 있다. 웨이퍼(200)와 도너 기판(300)이 마주하도록 배치된 상태에서, 복수의 제2 얼라인 키(AK2) 중 도너 기판(300)으로 전사할 일부의 제2 얼라인 키(AK2)에만 선택적으로 레이저를 조사할 수 있다. 그리고 레이저가 조사된 제2 얼라인 키(AK2)는 웨이퍼(200)로부터 탈착되어 도너 기판(300)의 제2 얼라인 돌기(334)에 점착될 수 있다.
이 경우, 복수의 제2 얼라인 키(AK2)가 복수의 제2 얼라인 돌기(334) 상에서 정위치를 벗어나 치우쳐 배치된다면, 복수의 제2 얼라인 키(AK2)와 일정한 간격을 유지하는 복수의 발광 소자(LED) 또한 복수의 칩 돌기(331) 상에서 정위치를 벗어나 치우쳐 배치될 수 있다. 이에, 제2 얼라인 키(AK2)를 통해 복수의 발광 소자(LED)의 위치를 용이하게 파악할 수 있다. 다만, 제2 얼라인 키(AK2)는 복수의 발광 소자(LED)와 함께 전사되지 않을 수도 있으며, 이에 제한되지 않는다.
이어서, 도 4d 및 도 4e를 참조하면, 웨이퍼(200)의 복수의 발광 소자(LED)가 도너 기판(300)으로 전사된 후, 웨이퍼(200)와 도너 기판(300)을 탈착한다(S130).
도 4d를 참조하면, 합착 상태의 웨이퍼(200)와 도너 기판(300)을 스테이지(ST) 상에 로딩할 수 있다. 합착 상태의 웨이퍼(200)와 도너 기판(300)을 스테이지(ST)와 헤드(HD) 사이에 위치시킬 수 있다. 웨이퍼(200)는 헤드(HD)와 대응하도록 배치되고, 도너 기판(300)은 스테이지(ST)와 대응하도록 배치될 수 있다.
다만, 본 명세서에서는 웨이퍼(200)와 도너 기판(300)의 탈착 공정을 위해 웨이퍼(200)와 도너 기판(300)을 스테이지(ST)로 이동시키는 것으로 설명하였으나, 웨이퍼(200)와 도너 기판(300)의 합착 및 탈착 공정은 동일 스테이지에서 수행될 수도 있으며, 이에 제한되지 않는다.
이어서, 도너 기판(300)의 최외곽 부분 중 일부분을 스테이지(ST)에 물리적으로 고정한다(S131). 고정 부재(GR)를 이용하여 도너 기판(300)의 복수의 엣지 중 하나의 엣지 또는 도너의 네 모서리 중 적어도 하나의 모서리를 스테이지(ST)에 고정할 수 있다. 그리고 고정 부재(GR)에 의해 스테이지(ST)에 고정되지 않은 도너 기판(300)의 나머지 부분은 스테이지(ST) 상에서 유동 가능할 수 있다. 예를 들어, 도너 기판(300)의 최외측 부분 중 하나의 엣지를 그리퍼(gripper)로 스테이지(ST)에 고정할 수 있다. 예를 들어, 도너 기판(300)의 최외측 부분 중 서로 이웃하는 두 모서리 부분을 그리퍼로 스테이지(ST)에 고정할 수 있다. 스테이지(ST)는 도너 기판(300)을 진공 흡착하지 않을 수 있고, 스테이지(ST)와 도너 기판(300)은 고정 부재(GR)에 의해 물리적으로 고정될 수 있다.
그리고 헤드(HD)에 웨이퍼(200)를 고정한다(S132). 헤드(HD)에 웨이퍼(200)의 일면을 고정할 수 있다. 예를 들어, 웨이퍼(200)의 일면 전체는 헤드(HD)에 진공 흡착 방식으로 고정되거나, 고정 부재로 고정될 수 있다. 이 경우, 스테이지(ST)를 헤드(HD) 측으로 이동시켜 헤드(HD)와 웨이퍼(200)를 진공 흡착할 수도 있고, 헤드(HD)를 웨이퍼(200) 측으로 이동시켜 헤드(HD)와 웨이퍼(200)를 진공 흡착할 수도 있다.
이어서, 도 4e를 참조하면, 헤드(HD) 및/또는 스테이지(ST)를 이동시킨다(S133). 헤드(HD)와 스테이지(ST)를 서로 이격시켜 웨이퍼(200)와 도너 기판(300)을 탈착한다. 구체적으로, 헤드(HD), 스테이지(ST) 또는 헤드(HD)와 스테이지(ST)를 서로 멀어지는 방향으로 이동시켜 헤드(HD)에 고정된 웨이퍼(200)와 스테이지(ST)에 일부분이 고정된 도너 기판(300)을 탈착할 수 있다. 이때, 헤드(HD)와 스테이지(ST) 중 적어도 하나를 스테이지(ST)의 일면에 수직한 방향, 즉, Z축 방향으로 이동시켜 웨이퍼(200)와 도너 기판(300)을 탈착할 수 있다. 예를 들어, 헤드(HD) 또는 스테이지(ST) 중 어느 하나를 Z축 방향으로 이동시키거나, 헤드(HD)와 스테이지(ST) 둘 다 Z축 방향으로 이동시킬 수 있다.
이 경우, 헤드(HD)에 진공 흡착 방식으로 고정된 웨이퍼(200)는 일면 전체가 헤드(HD)에 부착된 상태를 유지할 수 있다. 반면, 스테이지(ST)에 엣지 또는 모서리만이 고정된 도너 기판(300)은 스테이지(ST)에 고정되지 않아 유동 가능하도록 구성된 나머지 부분이 웨이퍼(200) 및 헤드(HD)를 따라 유동할 수 있다. 웨이퍼(200)의 일면 모두를 헤드(HD)에 고정하고, 도너 기판(300)의 최외측 부분의 일부만을 스테이지(ST)에 고정한 상태에서 웨이퍼(200)와 도너 기판(300)을 서로 멀어지는 방향으로 이동시키는 경우 웨이퍼(200)와 도너 기판(300)은 선박리 형태로 탈착될 수 있다.
예를 들어, 도너 기판(300)의 우측 엣지가 스테이지(ST)에 고정된 상태에서 웨이퍼(200) 및 헤드(HD)를 Z축 방향으로 이동시키는 경우, 웨이퍼(200)와 합착된 도너 기판(300)의 나머지 부분은 웨이퍼(200) 및 헤드(HD)를 따라 Z축 방향으로 유동할 수 있다. 먼저 웨이퍼(200)와 헤드(HD)가 Z축 방향으로 이동하기 시작하면, 웨이퍼(200)를 따라 유동할 수 없는 도너 기판(300)의 우측 엣지부터 웨이퍼(200)와 가장 먼저 박리될 수 있다. 그리고 헤드(HD) 및 웨이퍼(200)가 도너 기판(300)과 점점 멀어짐에 따라 도너 기판(300)의 우측 엣지에 인접한 도너 기판(300)의 일부분부터 웨이퍼(200)와 순차적으로 박리될 수 있다. 마지막으로, 도너 기판(300)의 좌측 엣지가 웨이퍼(200)와 박리되며 웨이퍼(200)와 도너 기판(300)의 탈착이 완료될 수 있다. 그러므로, 도너 기판(300)의 복수의 칩 돌기(331)에 점착된 복수의 발광 소자(LED)는 웨이퍼(200)로부터 라인 단위로 분리될 수 있다.
한편, 스테이지(ST)에 물리적으로 고정되지 않은 도너 기판(300)의 나머지 부분은 탈착 공정 동안 웨이퍼(200)를 따라 이동하며 스테이지(ST)로부터 들뜨게 되고, 탈착이 완료되면 스테이지(ST) 상에 안착될 수 있다. 이때, 도너 기판(300) 및 복수의 발광 소자(LED)에 수직 충격이 가해질 수 있다. 그러나, 도너 기판(300)의 복수의 칩 돌기(331)에 점착된 복수의 발광 소자(LED)는 수직 충격에 매우 강하므로, 공정 중에 도너 기판(300)이 스테이지(ST)로부터 들뜨게 되더라도 복수의 발광 소자(LED)의 전사 불량 가능성이 낮다.
그리고 선박리 과정에서 웨이퍼(200)의 댐(DM)과 액티브 영역(200A)의 최외곽에 배치된 발광 소자(LED) 사이의 간섭을 저감하도록 댐(DM)과 발광 소자(LED) 사이의 간격을 하나의 발광 소자(LED)의 외곽에서부터 이웃한 발광 소자(LED)의 외곽까지의 간격 이상으로 형성할 수 있다. 상술한 바와 같이, 웨이퍼(200)와 도너 기판(300)을 탈착할 때 복수의 발광 소자(LED)는 웨이퍼(200)로부터 라인 단위로 분리될 수 있다. 이때, 댐(DM)과 액티브 영역(200A) 사이에 충분한 간격이 확보되지 않으면, 도너 기판(300)에 전사된 액티브 영역(200A) 최외곽의 발광 소자(LED)와 댐(DM)이 순차적으로 분리되는 과정에서 최외곽의 발광 소자(LED)와 웨이퍼(200)의 댐(DM)이 간섭될 수 있다. 만약, 도너 기판(300)과 웨이퍼(200)의 전면을 한번에 분리하는 면박리 방식이라면 최외곽의 발광 소자(LED)와 댐(DM)이 간섭되지 않을 수도 있다. 다만, 본 발명의 일 실시예에 따른 발광 소자(LED)의 전사 방법 및 이를 이용한 표시 장치(100)의 제조 방법에서는 웨이퍼(200)와 도너 기판(300)을 선박리 방식으로 탈착하므로, 마지막으로 선박리가 진행되는 최외곽의 발광 소자(LED)와 댐(DM) 사이에서 간섭이 발생할 수도 있고, 복수의 발광 소자(LED)의 전사 불량으로 이어질 수 있다. 그러므로, 웨이퍼(200)의 외곽 영역(200B)의 댐(DM)과 액티브 영역(200A)의 복수의 발광 소자(LED) 사이에 충분한 간격을 확보하여 웨이퍼(200)와 도너 기판(300) 탈착 시 댐(DM)과 복수의 발광 소자(LED)가 서로 간섭하는 것을 저감할 수 있다.
한편, 도너 기판(300)의 최외곽 부분 중 일부분을 물리적으로 고정하는 대신 진공 흡착 방식으로 스테이지(ST)에 고정하는 경우, 공정 시간 및 수율 측면에서 불리할 수 있다. 도너 기판(300)의 엣지를 부분적으로 진공 흡착하는 경우, 선박리가 가능할 수도 있다. 다만, 웨이퍼(200)와 도너 기판(300)의 탈착 속도를 증가시키는 경우, 속도와 점착력이 비례하므로 웨이퍼(200)와 도너 기판(300)의 점착력이 증가할 수 있고, 도너 기판(300)을 고정할 만큼의 강한 진공압을 유지하기 어려울 수 있다. 반대로 웨이퍼(200)와 도너 기판(300)의 탈착 속도를 감소시키는 경우, 상대적으로 점착력이 낮아져 복수의 발광 소자(LED)의 미전사 불량이 증가할 수 있고, 공정 시간 또한 증가할 수 있다. 따라서, 도너 기판(300)을 진공 흡착 방식으로 고정하는 경우, 공정 시간 및 전사 수율 측면에서 불리하므로, 도너 기판(300)의 최외측 부분 중 일부분은 스테이지(ST)에 물리적인 방식으로 고정될 수 있다.
도 4f를 참조하면, 1차 전사 공정을 완료하여, 도너 기판(300) 상에 복수의 발광 소자(LED)를 배치할 수 있다. 이때, 도너 기판(300) 상에 배치된 복수의 발광 소자(LED)는 복수의 발광 소자(LED) 중 하나의 발광 소자(LED')를 중심으로 방사형으로 배치될 수 있다.
구체적으로, 복수의 발광 소자(LED) 중 하나의 발광 소자(LED')는 도너 기판(300)의 칩 돌기(331)의 중심에 배치될 수 있다. 그리고 하나의 발광 소자(LED')를 중심으로 하나의 발광 소자(LED')와 멀리 배치된 발광 소자(LED)일수록 칩 돌기(331)의 중심과 이격되어 배치될 수 있다. 예를 들어, 하나의 발광 소자(LED')에 인접한 발광 소자(LED)는 칩 돌기(331)의 중심에 인접하게 배치될 수 있고, 하나의 발광 소자(LED')와 멀리 배치된 발광 소자(LED)는 칩 돌기(331)의 중심과 이격되어 배치될 수 있다. 예를 들어, 하나의 발광 소자(LED')의 우측에 배치된 일부의 발광 소자(LED)는 칩 돌기(331)의 중심으로부터 우측으로 치우쳐 배치될 수 있고, 하나의 발광 소자(LED')의 상측에 배치된 일부의 발광 소자(LED)는 칩 돌기(331)의 중심으로부터 상측으로 치우쳐 배치될 수 있다.
이때, 하나의 발광 소자(LED')는 스테이지(ST)에 도너 기판(300)이 고정된 부분에 따라 달라질 수 있다. 예를 들어, 도너 기판(300)의 우측 엣지가 스테이지(ST)에 고정된 경우, 하나의 발광 소자(LED)는 도너 기판(300)의 중심으로부터 좌측의 영역에 배치된 발광 소자(LED) 중 하나일 수 있다. 구체적으로, 도너 기판(300)과 웨이퍼(200)를 탈착할 때, 스테이지(ST)에 물리적으로 고정된 도너 기판(300)의 우측 엣지 및 우측 엣지에 인접한 영역에서 장력이 가장 크게 작용할 수 있다. 즉, 도너 기판(300)과 웨이퍼(200) 탈착 시 도너 기판(300)에 작용하는 장력이 고정된 부분에 따라 달라질 수 있고, 장력 변화에 의해 복수의 발광 소자(LED)가 복수의 칩 돌기(331) 상에서 방사형으로 전사될 수 있다. 따라서, 도너 기판(300)의 한쪽 끝부분만을 물리적으로 고정한 후 선박리 형태로 도너 기판(300)과 웨이퍼(200)를 탈착하는 경우, 도너 기판(300) 상에 배치된 복수의 발광 소자(LED)는 방사형으로 분포될 수 있다.
마지막으로, 도 4g를 참조하면, 2차 전사 공정을 진행하여, 도너 기판(300) 상의 복수의 발광 소자(LED)를 표시 패널(PN)로 전사하여 표시 장치(100)의 제조 공정을 완료할 수 있다. 이때, 표시 패널(PN)은 복수의 발광 소자(LED)를 구동하기 위한 회로, 예를 들어, 구동 트랜지스터(120) 및 복수의 배선의 형성이 완료된 표시 패널(PN)이다.
먼저, 공정 장비에 복수의 발광 소자(LED)가 배치된 도너 기판(300)과 표시 패널(PN)을 투입한다. 이어서, 도너 기판(300)과 표시 패널(PN)을 정렬한다.
이때, 도너 기판(300)과 표시 패널(PN)은 웨이퍼(200)에서 도너 기판(300)으로 전사된 제2 얼라인 키(AK2)와 표시 패널(PN)의 얼라인 키(AK)를 기준으로 정렬될 수 있다.
도너 기판(300) 상에 배치된 복수의 발광 소자(LED)와 제2 얼라인 키(AK2)는 동일 공정으로 전사된다. 그러므로, 복수의 발광 소자(LED)와 제2 얼라인 키(AK2)의 상대적인 위치는 일정할 수 있다. 그러므로, 복수의 발광 소자(LED)와의 상대적인 위치가 일정한 제2 얼라인 키(AK2)를 기준으로 하여 도너 기판(300)과 표시 패널(PN)을 정렬하는 경우, 정위치에 복수의 발광 소자(LED)를 전사할 수 있는 정렬 정확도가 향상될 수 있다. 따라서, 도너 기판(300)의 복수의 발광 소자(LED)를 표시 패널(PN)로 전사할 때, 제2 얼라인 키(AK2)를 기준으로 도너 기판(300)과 표시 패널(PN)을 정렬할 수 있다. 다만, 본 명세서에서는 제2 얼라인 키(AK2)를 기준으로 도너 기판(300)과 표시 패널(PN)을 정렬하는 것으로 설명하였으나, 도너 기판(300)과 표시 패널(PN)을 다른 구성 요소를 기준으로 정렬할 수도 있으며, 이에 제한되지 않는다.
도너 기판(300) 상의 제2 얼라인 키(AK2)와 정렬되는 표시 패널(PN)의 얼라인 키(AK)는 표시 패널(PN) 상에 형성된 구성 요소 중 어느 하나일 수도 있고, 이 외에 별도로 형성되어 배치될 수도 있다. 예를 들어, 얼라인 키(AK)가 표시 패널(PN) 상에 형성된 구성 요소 중 어느 하나인 경우, 표시 패널(PN) 상에 형성된 구성 요소 중 복수의 발광 소자(LED)와 중첩하는 반사층, 복수의 발광 소자(LED)를 구동하기 위해 배치된 복수의 배선 중 일부의 배선 등이 얼라인 키(AK)로 기능할 수도 있다. 또한, 얼라인 키(AK)가 별도로 형성되어 배치된 경우, 얼라인 키(AK)는 표시 패널(PN)에 형성된 패턴 또는 구조물일 수 있으나, 이에 제한되는 것은 아니다.
이어서, 도너 기판(300)과 표시 패널(PN)의 정렬이 완료된 후, 도너 기판(300)과 표시 패널(PN)을 합착한다(S140). 이어서, 복수의 발광 소자(LED)를 표시 패널(PN)로 전사한다(S150). 그리고 도너 기판(300)의 복수의 발광 소자(LED)를 표시 패널(PN)로 전사한 후, 도너 기판(300)과 표시 패널(PN)을 탈착한다(S160). 이 경우, 도너 기판(300) 상에서 방사형으로 분포된 복수의 발광 소자(LED)는 표시 패널(PN)로 전사된 이후에도 방사형으로 분포될 수 있다.
이때, 도너 기판(300)과 표시 패널(PN)은 도 4e와 같은 선박리 방식으로 탈착될 수도 있고, 다른 방식으로 탈착될 수도 있다. 예를 들어, 도너 기판(300)과 표시 패널(PN)은 전면이 한번에 박리되는 면박리 방식으로 탈착될 수도 있으며, 도너 기판(300)과 표시 패널(PN)의 탈착 방식은 다양하게 구성될 수 있다.
따라서, 복수의 발광 소자(LED)를 웨이퍼(200)에서 도너 기판(300)으로 1차 전사하고, 도너 기판(300)으로 전사된 복수의 발광 소자(LED)를 다시 표시 패널(PN)로 2차 전사하는 공정을 거쳐 표시 장치(100)의 제조 공정을 완료할 수 있다.
한편, 도너 기판(300)으로 연성 기판 외에 경성 기판을 사용하는 경우도 있다. 예를 들어, 도너 기판(300)을 PDMS와 같은 물질 대신 딱딱한 물질로 구성할 수 있다. 다만, 도너 기판(300)이 경성 기판인 경우, 두께 편차로 인해 도너 기판(300)을 대면적으로 구성하기 어렵고 전사 횟수가 증가하는 문제점이 있다. 반면, 도너 기판(300)을 연성 기판으로 구성하는 경우, 도너 기판(300)의 면적을 증가시킬 수 있고, 발광 소자(LED)의 파손을 최소화할 수 있다. 이에, 도너 기판(300)으로 연성 기판을 사용할 수 있다.
한편, 연성 기판인 도너 기판(300)을 면박리 방식으로 웨이퍼(200)를 탈착하는 경우 복수의 발광 소자(LED)의 전사 불량이 발생할 수 있다. 예를 들어, 도너 기판(300)과 웨이퍼(200)를 면박리 방식으로 탈착하기 위해서는 도너 기판(300)의 일면 전체를 스테이지(ST)에 고정하고, 웨이퍼(200)의 일면 전체를 헤드(HD)에 고정한 상태에서 탈착 공정을 진행할 수 있다. 이때, 연성 기판인 도너 기판(300)을 진공 흡착 방식으로 스테이지(ST)에 고정한 경우, 도너 기판(300)에 울리불리 현상이 발생하여 복수의 LED의 전사 불량이 발생할 수 있다. 또한, 면박리 시 발생하는 표면 장력이나 진공 흡착에 의한 외력이 미세한 크기의 발광 소자(LED)에 영향을 주어, 발광 소자(LED)가 뒤집히거나 기울어진 상태로 전사될 수도 있고, 회전한 상태로 전사될 수도 있다. 이러한 전사 불량은 면박리 영역(SA) 내에서 랜덤으로 발생할 수 있고, 이는 수율 저하 및 공정 비용의 증가로 이어질 수 있다.
반면, 본 발명의 일 실시예에 따른 발광 소자(LED)의 전사 방법은 연성 기판인 도너 기판(300)의 한쪽 끝부분만을 물리적으로 고정하므로, 진공 흡착으로 인한 외력이 최소화되고, 탈착 과정에서도 도너 기판(300)이 웨이퍼(200)와 자연스럽게 선박리되므로 표면 장력이 최소화될 수 있다. 구체적으로, 연성 기판인 도너 기판(300)의 한쪽 끝을 스테이지(ST)에 물리적으로 고정하고, 경성 기판인 웨이퍼(200)는 헤드(HD)에 진공 흡착하여 고정할 수 있다. 그리고 도너 기판(300), 웨이퍼(200) 또는 도너 기판(300) 및 웨이퍼(200)를 수직한 방향으로 이동시켜 도너 기판(300)과 웨이퍼(200)를 박리할 수 있다. 이때, 도너 기판(300)은 한쪽 끝이 물리적으로 고정되어 있고, 나머지 부분은 고정되지 않은 상태이므로 도너 기판(300)의 나머지 부분은 웨이퍼(200)를 따라 함께 이동할 수 있다. 다만, 웨이퍼(200)와 도너 기판(300)의 거리가 점점 멀어짐에 따라 스테이지(ST)에 고정된 도너 기판(300)의 한쪽 끝 부분부터 순차적으로 웨이퍼(200)와 분리될 수 있다. 그러므로, 도너 기판(300)과 웨이퍼(200)의 탈착 과정에서 복수의 발광 소자(LED)에 영향을 주는 외력이 저감되어 복수의 발광 소자(LED)의 전사 불량이 최소화될 수 있다. 따라서, 본 발명의 일 실시예에 따른 발광 소자(LED)의 전사 방법 및 이를 이용한 표시 장치(100)의 제조 방법은 웨이퍼(200)와 도너 기판(300)을 선박리 방식으로 탈착하여 복수의 발광 소자(LED)의 전사 불량을 저감할 수 있다.
또한, 본 발명의 일 실시예에 따른 발광 소자(LED)의 전사 방법 및 이를 이용한 표시 장치(100)의 제조 방법에서는 웨이퍼(200)와 도너 기판(300)의 탈착 속도를 향상시켜 복수의 발광 소자(LED)의 미전사 불량을 저감할 수 있다. 도너 기판(300)의 복수의 칩 돌기(331)를 이루는 PDMS와 같은 물질은 속도가 증가하면 점착력이 증가하는 특성이 있다. 그러므로, 도너 기판(300)과 웨이퍼(200)의 탈착 속도를 증가시키는 경우, 칩 돌기(331)의 점착력이 증가하여 칩 돌기(331) 상에 부착되는 복수의 발광 소자(LED)의 부착력을 향상시킬 수 있다. 이에, 웨이퍼(200)와 도너 기판(300)을 높은 속도의 선박리 방식으로 탈착하여 복수의 발광 소자(LED)의 미전사 불량을 저감하는 동시에 전사 과정에서 복수의 발광 소자(LED)가 뒤집히거나 기울어진 채로 전사되는 것을 최소화할 수 있다.
이하에서는 도 5a 내지도 6b를 참조하여 본 발명의 일 실시예에 따른 발광 소자(LED) 전사 방법과 비교예들에 따른 발광 소자(LED) 전사 방법을 비교하기로 한다.
도 5a 및 도 5b는 비교예 1에 따른 발광 소자의 전사 방법을 설명하기 위한 개략적인 도면이다. 도 6a 및 도 6b는 비교예 2에 따른 발광 소자의 전사 방법을 설명하기 위한 개략적인 도면이다. 설명의 편의를 위해 도 5b 및 도 6b에서는 도너 기판(300)의 베이스층(310) 및 수지층(330)만을 도시하였다.
비교예 1에 따른 발광 소자(LED)의 전사 방법은 고정 부재(GR) 및 진공 흡착 방식 둘 다를 사용하여 스테이지(ST)에 도너 기판(300)을 고정한 상태에서 도너 기판(300)과 웨이퍼(200)를 박리하는 전사 방법이다. 비교예 2에 따른 발광 소자(LED)의 전사 방법은 고정 부재(GR)만을 사용하여 스테이지(ST)에 도너 기판(300)의 양측을 고정한 상태에서 도너 기판(300)과 웨이퍼(200)를 박리하는 전사 방법이다.
먼저, 도 5a 및 도 5b를 참조하면, 비교예 1에 따른 발광 소자(LED)의 전사 방법은 도너 기판(300)의 일면 전체를 스테이지(ST)에 진공 흡착한 상태에서 도너 기판(300)의 양측 엣지를 고정 부재(GR)로 고정한다. 그리고 웨이퍼(200)의 일면 전체를 진공 흡착 방식으로 헤드(HD)에 고정한다.
이어서, 웨이퍼(200)와 도너 기판(300)을 서로 멀어지는 방향으로 이동시켜 웨이퍼(200)와 도너 기판(300)을 탈착할 수 있다. 이때, 도너 기판(300)의 일면 전체는 스테이지(ST)에 고정되고, 웨이퍼(200)의 일면 전체도 헤드(HD)에 고정되어 있으므로 도너 기판(300)과 웨이퍼(200)는 면박리될 수 있다. 즉, 도너 기판(300)의 수지층(330)은 전면이 면박리 영역(SA)이 될 수 있다. 그러므로, 도너 기판(300)의 복수의 칩 돌기(331)가 배치된 수지층(330) 전체에서 복수의 발광 소자(LED)의 전사 불량이 발생할 수 있다.
도 6a 및 도 6b를 참조하면, 비교예 2에 따른 발광 소자(LED)의 전사 방법은 도너 기판(300)의 양측 엣지만을 스테이지(ST)에 고정 부재(GR)로 고정한다. 그리고 웨이퍼(200)의 일면 전체를 진공 흡착 방식으로 헤드(HD)에 고정한다.
이어서, 웨이퍼(200)와 도너 기판(300)을 서로 멀어지는 방향으로 이동시켜 웨이퍼(200)와 도너 기판(300)을 탈착할 수 있다. 이때, 도너 기판(300)의 양측 엣지만이 스테이지(ST)에 고정되고, 웨이퍼(200)의 일면 전체는 헤드(HD)에 고정되어 있으므로, 도너 기판(300)의 양측 엣지로부터 도너 기판(300)의 내측 일부 영역까지는 선박리 방식으로 탈착될 수 있다. 다만, 마지막으로 탈착되는 도너 기판(300)의 중심 영역은 웨이퍼(200)와 면박리 방식으로 탈착될 수 있다. 그러므로, 복수의 칩 돌기(331)가 배치된 수지층(330)은 양측 엣지로부터 연장된 일부 영역은 선박리 영역(LA)이 되고, 중간의 나머지 영역은 면박리 영역(SA)이 될 수 있다.
그러므로, 비교예 1 및 비교예 2에 따른 발광 소자(LED)의 전사 방법은 도너 기판(300)의 적어도 일부분이 면박리 영역(SA)이 될 수 있고, 면박리 영역(SA)에서 발생하는 복수의 발광 소자(LED)의 전사 불량 확률이 증가할 수 있다. 즉, 선박리 방식인 본 발명의 일 실시예에 따른 발광 소자(LED)의 전사 방법과 비교하여 비교예 1 및 비교예 2에 따른 발광 소자(LED)의 전사 방법은 도너 기판(300)의 면박리 영역(SA)이 증가하여 수율 측면에서 불리할 수 있다. 따라서, 본 발명의 일 실시예에 따른 발광 소자(LED)의 전사 방법은 연성 기판인 도너 기판(300)의 한쪽 끝부분만 스테이지(ST)에 물리적으로 고정하고, 웨이퍼(200)의 일면을 헤드(HD)에 진공 흡착한 상태에서 스테이지(ST) 및/또는 헤드(HD)를 이동시켜 도너 기판(300)의 전 영역이 선박리 영역(LA)이 될 수 있어, 복수의 발광 소자(LED)의 전사 불량을 저감할 수 있다.
본 발명의 다양한 실시예들에 따른 표시 장치의 제조 방법은 다음과 같이 설명될 수 있다.
본 발명의 일 실시예에 따른 발광 소자의 전사 방법은, 복수의 발광 소자가 형성된 경성 기판과 연성 기판을 합착하는 단계, 복수의 발광 소자를 연성 기판으로 전사하는 단계, 및 경성 기판과 연성 기판을 탈착하는 단계를 포함하고, 경성 기판과 연성 기판을 탈착하는 단계는, 경성 기판의 일면을 고정하고, 연성 기판의 최외측 부분 중 일부분을 고정 부재로 고정한 상태에서 경성 기판과 연성 기판을 이격시키는 단계를 포함한다.
본 발명의 다른 특징에 따르면, 경성 기판과 연성 기판을 탈착하는 단계는, 합착된 상태의 경성 기판과 연성 기판을 스테이지 상에 로딩하는 단계를 더 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 경성 기판과 연성 기판을 탈착하는 단계는, 연성 기판의 복수의 엣지 중 하나의 엣지를 스테이지에 고정 부재로 고정하는 단계를 더 포함하고, 연성 기판의 나머지 부분은 스테이지 상에서 유동 가능하도록 구성될 수 있다.
본 발명의 또 다른 특징에 따르면, 경성 기판과 연성 기판을 탈착하는 단계는, 연성 기판의 복수의 모서리 중 적어도 하나의 모서리를 스테이지에 고정 부재로 고정하는 단계를 더 포함하고, 연성 기판의 나머지 부분은 스테이지 상에서 유동 가능하도록 구성될 수 있다.
본 발명의 또 다른 특징에 따르면, 경성 기판과 연성 기판을 탈착하는 단계는, 경성 기판, 연성 기판 또는 경성 기판 및 연성 기판을 스테이지의 일면에 수직한 방향으로 이동시키는 단계를 더 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 경성 기판과 연성 기판을 탈착하는 단계는, 경성 기판과 연성 기판을 선박리하는 단계일 수 있다.
본 발명의 또 다른 특징에 따르면, 연성 기판 상에 배치된 복수의 발광 소자는 복수의 발광 소자 중 하나의 발광 소자를 중심으로 방사형으로 배치되고, 하나의 발광 소자는 연성 기판의 중심과 이격될 수 있다.
본 발명의 일 실시예에 따른 표시 장치의 제조 방법은, 웨이퍼와 도너 기판을 합착하는 단계, 웨이퍼의 복수의 발광 소자를 도너 기판으로 전사하는 단계, 웨이퍼와 도너 기판을 탈착하는 단계, 복수의 발광 소자가 배치된 도너 기판과 표시 패널을 합착하는 단계, 도너 기판의 복수의 발광 소자를 표시 패널로 전사하는 단계, 및 표시 패널과 도너 기판을 탈착하는 단계를 포함하고, 웨이퍼와 도너 기판을 탈착하는 단계는, 헤드에 웨이퍼의 일면을 고정하고, 스테이지에 도너 기판의 최외곽 부분 중 일부분을 고정한 상태에서 웨이퍼와 도너 기판을 탈착하는 단계를 포함한다.
본 발명의 다른 특징에 따르면, 웨이퍼 및 표시 패널은 경성 기판이고, 도너 기판은 연성 기판일 수 있다.
본 발명의 또 다른 특징에 따르면, 웨이퍼와 도너 기판을 탈착하는 단계는, 도너 기판의 최외곽 부분 중 하나의 엣지를 스테이지에 그리퍼로 고정하는 단계를 더 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 웨이퍼와 도너 기판을 탈착하는 단계는, 도너 기판의 최외곽 부분 중 적어도 하나 이상의 모서리를 스테이지에 그리퍼로 고정하는 단계를 더 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 웨이퍼와 도너 기판을 탈착하는 단계는, 헤드에 웨이퍼의 일면을 진공 흡착 또는 고정 부재로 고정하는 단계를 더 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 웨이퍼와 도너 기판을 탈착하는 단계는, 헤드, 스테이지 또는 헤드 및 스테이지를 Z축 방향으로 이동시키는 단계를 더 포함하고, 헤드, 스테이지 또는 헤드 및 스테이지를 Z축 방향으로 이동시킬 때, 도너 기판 상의 복수의 발광 소자는 웨이퍼로부터 라인 단위로 분리될 수 있다.
본 발명의 또 다른 특징에 따르면, 헤드, 스테이지 또는 헤드 및 스테이지를 Z축 방향으로 이동시킬 때, 도너 기판의 적어도 일부분은 스테이지와 이격될 수 있다.
본 발명의 또 다른 특징에 따르면, 웨이퍼는, 복수의 발광 소자가 형성된 액티브 영역, 및 하나 이상의 댐이 형성된 외곽 영역을 포함하고, 복수의 발광 소자 중 액티브 영역의 최외곽에 배치된 발광 소자와 댐 사이의 간격은 복수의 발광 소자 중 하나의 발광 소자의 외곽으로부터 이웃한 발광 소자의 외곽까지의 간격 이상일 수 있다.
본 발명의 또 다른 특징에 따르면, 도너 기판은 복수의 발광 소자 각각이 점착되는 칩 돌기를 포함하고, 도너 기판으로 전사된 복수의 발광 소자 중 하나의 발광 소자는 칩 돌기의 중심에 배치되고, 도너 기판으로 전사된 복수의 발광 소자 중 하나의 발광 소자의 일측에 배치된 다른 하나의 발광 소자는 칩 돌기의 중심으로부터 일측으로 치우쳐 배치될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 제한하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 제한되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 제한적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시 장치
PN: 표시 패널
AA: 표시 영역
NA: 비표시 영역
PX: 화소
110: 기판
111: 게이트 절연층
112: 제1 절연층
113: 제2 절연층
114: 보호층
120: 구동 트랜지스터
121: 게이트 전극
122: 액티브층
123: 소스 전극
124: 드레인 전극
LED, LED': 발광 소자
NL: n형 반도체층
EL: 발광층
PL: p형 반도체층
NE: n전극
PE: p전극
CE1: 제1 연결 전극
CE2: 제2 연결 전극
CL: 공통 배선
200: 웨이퍼
200A: 액티브 영역
200B: 외곽 영역
DM: 댐
AK: 얼라인 키
AK1: 제1 얼라인 키
AK2: 제2 얼라인 키
300: 도너 기판
310: 베이스층
320: 접착층
330: 수지층
330A: 전사 영역
330B: 비전사 영역
331: 칩 돌기
332: 얼라인 돌기
333: 제1 얼라인 돌기
334: 제2 얼라인 돌기
335: 댐 돌기
335a: 제1 댐 돌기
335b: 제2 댐 돌기
ST: 스테이지
HD: 헤드
GR: 고정 부재
SA: 면박리 영역
LA: 선박리 영역
D1: 제1 간격
D2: 제2 간격
D3: 제3 간격

Claims (16)

  1. 복수의 발광 소자가 형성된 경성 기판과 연성 기판을 합착하는 단계;
    상기 복수의 발광 소자를 상기 연성 기판으로 전사하는 단계; 및
    상기 경성 기판과 상기 연성 기판을 탈착하는 단계를 포함하고,
    상기 경성 기판과 상기 연성 기판을 탈착하는 단계는, 상기 경성 기판의 일면을 고정하고, 상기 연성 기판의 최외측 부분 중 일부분을 고정 부재로 고정한 상태에서 상기 경성 기판과 상기 연성 기판을 이격시키는 단계를 포함하는, 발광 소자의 전사 방법.
  2. 제1항에 있어서,
    상기 경성 기판과 상기 연성 기판을 탈착하는 단계는, 상기 합착된 상태의 상기 경성 기판과 상기 연성 기판을 스테이지 상에 로딩하는 단계를 더 포함하는, 발광 소자의 전사 방법.
  3. 제2항에 있어서,
    상기 경성 기판과 상기 연성 기판을 탈착하는 단계는, 상기 연성 기판의 복수의 엣지 중 하나의 엣지를 상기 스테이지에 상기 고정 부재로 고정하는 단계를 더 포함하고,
    상기 연성 기판의 나머지 부분은 상기 스테이지 상에서 유동 가능하도록 구성되는, 발광 소자의 전사 방법.
  4. 제2항에 있어서,
    상기 경성 기판과 상기 연성 기판을 탈착하는 단계는, 상기 연성 기판의 복수의 모서리 중 적어도 하나의 모서리를 상기 스테이지에 상기 고정 부재로 고정하는 단계를 더 포함하고,
    상기 연성 기판의 나머지 부분은 상기 스테이지 상에서 유동 가능하도록 구성되는, 발광 소자의 전사 방법.
  5. 제3항 또는 제4항에 있어서,
    상기 경성 기판과 상기 연성 기판을 탈착하는 단계는, 상기 경성 기판, 상기 연성 기판 또는 상기 경성 기판 및 상기 연성 기판을 상기 스테이지의 일면에 수직한 방향으로 이동시키는 단계를 더 포함하는, 발광 소자의 전사 방법.
  6. 제5항에 있어서,
    상기 경성 기판과 상기 연성 기판을 탈착하는 단계는, 상기 경성 기판과 상기 연성 기판을 선박리하는 단계인, 발광 소자의 전사 방법.
  7. 제1항에 있어서,
    상기 연성 기판 상에 배치된 상기 복수의 발광 소자는 상기 복수의 발광 소자 중 하나의 발광 소자를 중심으로 방사형으로 배치되고,
    상기 하나의 발광 소자는 상기 연성 기판의 중심과 이격된, 발광 소자의 전사 방법.
  8. 웨이퍼와 도너 기판을 합착하는 단계;
    상기 웨이퍼의 복수의 발광 소자를 상기 도너 기판으로 전사하는 단계;
    상기 웨이퍼와 상기 도너 기판을 탈착하는 단계;
    상기 복수의 발광 소자가 배치된 상기 도너 기판과 표시 패널을 합착하는 단계;
    상기 도너 기판의 상기 복수의 발광 소자를 상기 표시 패널로 전사하는 단계; 및
    상기 표시 패널과 상기 도너 기판을 탈착하는 단계를 포함하고,
    상기 웨이퍼와 상기 도너 기판을 탈착하는 단계는, 헤드에 상기 웨이퍼의 일면을 고정하고, 스테이지에 상기 도너 기판의 최외곽 부분 중 일부분을 고정한 상태에서 상기 웨이퍼와 상기 도너 기판을 탈착하는 단계를 포함하는, 표시 장치의 제조 방법.
  9. 제8항에 있어서,
    상기 웨이퍼 및 상기 표시 패널은 경성 기판이고, 상기 도너 기판은 연성 기판인, 표시 장치의 제조 방법.
  10. 제8항에 있어서,
    상기 웨이퍼와 상기 도너 기판을 탈착하는 단계는, 상기 도너 기판의 최외곽 부분 중 하나의 엣지를 상기 스테이지에 그리퍼로 고정하는 단계를 더 포함하는, 표시 장치의 제조 방법.
  11. 제8항에 있어서,
    상기 웨이퍼와 상기 도너 기판을 탈착하는 단계는, 상기 도너 기판의 최외곽 부분 중 적어도 하나 이상의 모서리를 상기 스테이지에 그리퍼로 고정하는 단계를 더 포함하는, 표시 장치의 제조 방법.
  12. 제8항에 있어서,
    상기 웨이퍼와 상기 도너 기판을 탈착하는 단계는, 상기 헤드에 상기 웨이퍼의 일면을 진공 흡착 또는 고정 부재로 고정하는 단계를 더 포함하는, 표시 장치의 제조 방법.
  13. 제8항에 있어서,
    상기 웨이퍼와 상기 도너 기판을 탈착하는 단계는, 상기 헤드, 상기 스테이지 또는 상기 헤드 및 상기 스테이지를 Z축 방향으로 이동시키는 단계를 더 포함하고,
    상기 헤드, 상기 스테이지 또는 상기 헤드 및 상기 스테이지를 상기 Z축 방향으로 이동시킬 때, 상기 도너 기판 상의 상기 복수의 발광 소자는 상기 웨이퍼로부터 라인 단위로 분리되는, 표시 장치의 제조 방법.
  14. 제13항에 있어서,
    상기 헤드, 상기 스테이지 또는 상기 헤드 및 상기 스테이지를 상기 Z축 방향으로 이동시킬 때, 상기 도너 기판의 적어도 일부분은 상기 스테이지와 이격되는, 표시 장치의 제조 방법.
  15. 제8항에 있어서,
    상기 웨이퍼는,
    복수의 발광 소자가 형성된 액티브 영역; 및
    하나 이상의 댐이 형성된 외곽 영역을 포함하고,
    상기 복수의 발광 소자 중 상기 액티브 영역의 최외곽에 배치된 발광 소자와 상기 댐 사이의 간격은 상기 복수의 발광 소자 중 하나의 발광 소자의 외곽으로부터 이웃한 발광 소자의 외곽까지의 간격 이상인, 표시 장치의 제조 방법.
  16. 제8항에 있어서,
    상기 도너 기판은 상기 복수의 발광 소자 각각이 점착되는 칩 돌기를 포함하고,
    상기 도너 기판으로 전사된 상기 복수의 발광 소자 중 하나의 발광 소자는 상기 칩 돌기의 중심에 배치되고,
    상기 도너 기판으로 전사된 상기 복수의 발광 소자 중 상기 하나의 발광 소자의 일측에 배치된 다른 하나의 발광 소자는 상기 칩 돌기의 중심으로부터 일측으로 치우쳐 배치되는, 표시 장치의 제조 방법.
KR1020200166705A 2020-12-02 2020-12-02 발광 소자의 전사 방법 및 이를 이용한 표시 장치의 제조 방법 KR20220077601A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020200166705A KR20220077601A (ko) 2020-12-02 2020-12-02 발광 소자의 전사 방법 및 이를 이용한 표시 장치의 제조 방법
CN202111363787.4A CN114583018A (zh) 2020-12-02 2021-11-17 发光二极管转移方法和使用该方法的显示装置的制造方法
US17/534,236 US20220173269A1 (en) 2020-12-02 2021-11-23 Led transfer method and manufacturing method of display device using the same
JP2021195228A JP7295205B2 (ja) 2020-12-02 2021-12-01 Ｌｅｄの転写方法及びそれを用いた表示装置の製造方法
JP2023094581A JP2023123546A (ja) 2020-12-02 2023-06-08 Ｌｅｄの転写方法及びそれを用いた表示装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200166705A KR20220077601A (ko) 2020-12-02 2020-12-02 발광 소자의 전사 방법 및 이를 이용한 표시 장치의 제조 방법

Publications (1)

Publication Number Publication Date
KR20220077601A true KR20220077601A (ko) 2022-06-09

Family

ID=81751797

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200166705A KR20220077601A (ko) 2020-12-02 2020-12-02 발광 소자의 전사 방법 및 이를 이용한 표시 장치의 제조 방법

Country Status (4)

Country Link
US (1) US20220173269A1 (ko)
JP (2) JP7295205B2 (ko)
KR (1) KR20220077601A (ko)
CN (1) CN114583018A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024039870A1 (en) * 2022-08-19 2024-02-22 Lumileds Llc Suction cup device and method for removing sapphire substrate

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3217885B2 (ja) * 1993-01-14 2001-10-15 大日本印刷株式会社 転写装置における転写後の基板の剥離方法
JP4234269B2 (ja) 1999-07-16 2009-03-04 浜松ホトニクス株式会社 半導体装置及びその製造方法
JP2009295853A (ja) 2008-06-06 2009-12-17 Sony Corp 素子転写装置、素子転写方法及び表示装置の製造方法
WO2013179764A1 (ja) 2012-05-30 2013-12-05 オリンパス株式会社 撮像装置の製造方法および半導体装置の製造方法
EP3417477B1 (de) * 2016-02-16 2020-01-29 EV Group E. Thallner GmbH Verfahren zum bonden von substraten
KR101754528B1 (ko) * 2016-03-23 2017-07-06 한국광기술원 건식 접착구조를 갖는 ｌｅｄ 구조체 어레이의 전사체와 이를 이용한 ｌｅｄ 구조체 어레이의 이송방법 및 ｌｅｄ 구조체
JP2018060993A (ja) 2016-09-29 2018-04-12 東レエンジニアリング株式会社 転写方法、実装方法、転写装置、及び実装装置
KR101956231B1 (ko) 2017-11-20 2019-03-08 엘지디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
TWI791128B (zh) 2018-09-19 2023-02-01 日商小村科技股份有限公司 元件之移載方法及用於該方法之移載板

Also Published As

Publication number Publication date
JP2023123546A (ja) 2023-09-05
US20220173269A1 (en) 2022-06-02
CN114583018A (zh) 2022-06-03
JP7295205B2 (ja) 2023-06-20
JP2022088340A (ja) 2022-06-14

Similar Documents

Publication Publication Date Title
US10957812B2 (en) Display device and method of manufacturing the same
KR102538424B1 (ko) 발광 소자 및 이를 이용한 표시 장치
US11239215B2 (en) Display device using semiconductor light emitting device and method for manufacturing the same
US10325888B2 (en) Manufacturing method of display
KR102616407B1 (ko) 발광 소자 및 이를 이용한 표시 장치
US20220399473A1 (en) Method of manufacturing display device
KR101888857B1 (ko) 발광 소자 및 이를 이용한 표시 장치
JP2023123546A (ja) Ｌｅｄの転写方法及びそれを用いた表示装置の製造方法
US20220181381A1 (en) Light emitting element and display device
KR20230124870A (ko) 표시 장치 및 표시 장치 제조 방법
KR20190067334A (ko) 발광 소자 및 이를 이용한 표시 장치
US20240213297A1 (en) Display Device and Method of Manufacturing the Same
KR102675598B1 (ko) 발광 소자 및 이를 이용한 표시 장치
US11984531B2 (en) Light emitting device and wafer
US20240145656A1 (en) Display device and method of manufacturing the same
US20240178359A1 (en) Display device
US20240178351A1 (en) Display device
KR102655336B1 (ko) 표시 장치 및 이의 제조 방법
KR20240079695A (ko) 표시 장치
CN118263241A (en) Display device and method for manufacturing the same
KR20230103258A (ko) Led 웨이퍼 및 표시 장치
KR20240093420A (ko) 발광 소자 및 이를 이용한 표시 장치
KR20230100996A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination