WO2023068654A1 - 발광소자-박막트랜지스터 인테그레이션 구조 - Google Patents

발광소자-박막트랜지스터 인테그레이션 구조 Download PDF

Info

Publication number
WO2023068654A1
WO2023068654A1 PCT/KR2022/015504 KR2022015504W WO2023068654A1 WO 2023068654 A1 WO2023068654 A1 WO 2023068654A1 KR 2022015504 W KR2022015504 W KR 2022015504W WO 2023068654 A1 WO2023068654 A1 WO 2023068654A1
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
thin film
film transistor
emitting element
substrate
Prior art date
Application number
PCT/KR2022/015504
Other languages
English (en)
French (fr)
Inventor
이인환
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020220129462A external-priority patent/KR20230055956A/ko
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Publication of WO2023068654A1 publication Critical patent/WO2023068654A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements

Definitions

  • the present invention relates to a light emitting element-thin film transistor integration structure and a method for manufacturing the light emitting element-thin film transistor integration structure, and more particularly, to a light emitting element-thin film transistor having a metal reflective film underneath and omitting a transfer process in the manufacturing process. It relates to an integration structure and a method of manufacturing a light emitting device-thin film transistor integration structure.
  • Representative technologies for forming a light emitting device semiconductor thin film of a conventional light emitting device-thin film transistor integration structure include a metal organic CVD (MOCVD) method and a molecular beam epitaxy (MBE) method.
  • MOCVD metal organic CVD
  • MBE molecular beam epitaxy
  • the substrate on which the light emitting device semiconductor thin film of the light emitting device-thin film transistor integration structure is formed is limited to single crystal sapphire (Al2O3), silicon (Si), silicon carbide (SiC), etc. having a relatively high transformation temperature.
  • a process of transferring a light emitting element to a second substrate such as a glass substrate is essential in the process of manufacturing a micro LED display, for example. .
  • the production cost of the light emitting device and the transfer process are high, so the production cost of the display is greatly increased, and as a result, the production cost of a large TV using a light emitting device such as a micro LED is increased.
  • One object of the present invention is to provide a light emitting device-thin film transistor integration structure that can be directly fabricated on a substrate without a transfer process.
  • Another object of the present invention is to provide a light emitting device-thin film transistor integration structure that can be collectively manufactured on a substrate by using a light emitting device-thin film transistor integrated substrate and a thin film transistor-light emitting device integrated substrate.
  • Another object of the present invention is to include a metal reflective film on the top of the substrate and to extract light generated from the light emitting layer of the light emitting device to the upper portion using the metal reflective film, thereby increasing the amount of light emitted to the top of the light emitting device and the light extraction efficiency. It is to provide a light emitting device-thin film transistor integration structure.
  • Another object of the present invention is to provide a light emitting device-thin film transistor integration structure capable of lowering the growth temperature of a semiconductor thin film compared to the existing process, as additional energy is provided to the thin film growth process using a physical vapor deposition method in the manufacturing process.
  • a light emitting element-thin film transistor integration structure is a substrate including a light emitting region and a driving region, a metal reflective film formed on the substrate, and an upper portion of the metal reflective film A buffer layer formed, a light emitting element disposed in the light emitting region, a protective layer formed on the light emitting element, a thin film transistor disposed in the driving region and driving the light emitting element, and a cathode electrode of the light emitting element and the metal reflective film. It may include an ohmic contact metal electrically connecting the.
  • the light emitting element and the thin film transistor may be integrally formed on the substrate.
  • the active layer of the thin film transistor may be disposed below the light emitting layer of the light emitting device.
  • the source thin film of the thin film transistor may block light emitted from the light emitting device from entering the active layer of the thin film transistor.
  • the active layer of the thin film transistor may be an oxide semiconductor including at least one of amorphous silicon, nanocrystalline silicon, microcrystalline silicon, polycrystalline silicon, and an InGaZnO-based material.
  • the light emitting device-thin film transistor integration structure includes forming a metal reflective film on a substrate, forming a buffer layer on the metal reflective film, forming a light emitting device in a light emitting region on the substrate, and the light emitting device. Forming a protective layer on an upper portion of the device, forming a thin film transistor in a driving region on the substrate, and electrically connecting a cathode electrode of the light emitting device and the metal reflective film using an ohmic contact metal. It can be manufactured by the process of
  • the light emitting element and the thin film transistor may be collectively manufactured using a light emitting element-thin film transistor integrated substrate.
  • the substrate, the metal reflective film, the buffer layer, the light emitting element layer, the protective layer, and the thin film transistor layer may be sequentially stacked.
  • the light emitting element-thin film transistor integration structure comprises the steps of manufacturing the light emitting element-thin film transistor integrated substrate, etching the thin film transistor layer to expose the light emitting element layer, forming a light blocking film, Forming a gate of the thin film transistor, forming a TCO on the light emitting element layer, forming an insulating protective film between the TCO and the thin film transistor, and forming a source thin film and a drain thin film of the thin film transistor. , and electrically connecting the cathode electrode of the light emitting device and the metal reflective film using an ohmic contact metal.
  • the light emitting element and the thin film transistor may be collectively manufactured using a light emitting element-thin film transistor integrated substrate.
  • the substrate, the metal reflective film, the buffer layer, the light emitting device layer, the TCO, the protective layer, and the thin film transistor layer may be sequentially stacked on the light emitting device-thin film transistor integrated substrate.
  • the metal reflective layer may include at least one of Ag and Al, and may increase light extraction efficiency of the light emitting device by reflecting light generated from the light emitting device.
  • the semiconductor thin film of the light emitting device can be grown at a low temperature by supplying additional energy to a physical vapor deposition method and a chemical vapor deposition method.
  • the substrate may be at least one of a glass substrate, a stainless steel substrate, and a polymer substrate.
  • the physical deposition method may use at least one of a sputtering method, an e-beam deposition method, and a thermal evaporation method.
  • the additional energy may use at least one of ion beam, electron beam, plasma, ultraviolet light, laser, and LED light.
  • a light emitting element-thin film transistor integration structure is disposed on a substrate including a light emitting region and a driving region, a protective layer formed on the substrate, and the driving region. and a thin film transistor for driving the light emitting element, a metal reflective film formed on the thin film transistor, a light emitting element disposed in the light emitting region, and a TCO formed on the light emitting element.
  • the thin film transistor and the light emitting element may be integrally formed on the substrate.
  • the light emitting device and the thin film transistor may be collectively manufactured using a thin film transistor-light emitting device integrated substrate.
  • the substrate, the passivation layer, the thin film transistor layer, the metal reflective film, the light emitting element layer, and the TCO may be sequentially stacked.
  • the light emitting element-thin film transistor integration structure includes the steps of manufacturing the thin film transistor-light emitting element integrated substrate, etching the light emitting element layer to expose the thin film transistor layer, and etching the metal reflective film. , forming an insulating protective film on the TCO and the light emitting element, exposing the top of the TCO, etching GI, depositing a metal thin film, and the gate, source thin film, and drain of the thin film transistor It may be manufactured by a process including forming a thin film.
  • a light emitting device-thin film transistor integration structure may be directly fabricated on a substrate without a transfer process.
  • the light emitting element-thin film transistor integration structure may be collectively manufactured on a substrate by using a light emitting element-thin film transistor integrated substrate and a thin film transistor-light emitting element integrated substrate.
  • the light emitting element-thin film transistor integration structure includes a metal reflective film on the top of the substrate, and uses the metal reflective film to extract light generated from the light emitting layer of the light emitting element upward, thereby increasing the amount of light emitted to the top of the light emitting element and the light extraction efficiency.
  • the light emitting element-thin film transistor integration structure may use a glass substrate, a stainless steel substrate, and a polymer substrate having a deformation temperature of 650 degrees (°C) or less.
  • FIG. 1 is a cross-sectional view showing a light emitting element-thin film transistor integration structure according to an embodiment of the present invention.
  • FIG. 2 is a flowchart illustrating a manufacturing method of the light emitting element-thin film transistor integration structure of FIG. 1 .
  • FIG. 3 is a view showing that a substrate, a metal reflective film, and a buffer layer are formed according to the manufacturing method of FIG. 2 .
  • FIG. 4 is a view showing that a light emitting device is formed according to the manufacturing method of FIG. 2 .
  • FIG. 5 is a flowchart illustrating an example of forming the light emitting device of FIG. 4 .
  • FIG. 6 is a view showing that a protective layer is formed according to the manufacturing method of FIG. 2 .
  • FIG. 7 is a view showing that a thin film transistor is formed according to the manufacturing method of FIG. 2 .
  • FIG. 8 is a view showing that a cathode electrode of a light emitting device and a metal reflective film are electrically connected according to the manufacturing method of FIG. 2 .
  • FIG. 9 is a diagram showing that gate lines and data lines are connected to thin film transistors.
  • FIG. 10 is a cross-sectional view showing a light emitting element-thin film transistor integration structure according to another embodiment of the present invention.
  • FIG. 11 is a flowchart illustrating a manufacturing method of the light emitting device-thin film transistor integration structure of FIG. 10 .
  • FIG. 12 is a view showing that a light emitting element-thin film transistor integrated substrate is manufactured according to the manufacturing method of FIG. 11 .
  • FIG. 13 is a view showing etching of the thin film transistor layer according to the manufacturing method of FIG. 11 .
  • FIG. 14 is a view showing the formation of a light-blocking film according to the manufacturing method of FIG. 11 .
  • FIG. 15 is a view showing that a gate of a thin film transistor is formed according to the manufacturing method of FIG. 11 .
  • FIG. 16 is a view showing that TCO is formed on the light emitting device layer according to the manufacturing method of FIG. 11 .
  • FIG. 17 is a view showing that an insulating protective film is formed between the TCO and the thin film transistor according to the manufacturing method of FIG. 11 .
  • FIG. 18 is a view illustrating the formation of a source thin film and a drain thin film of a thin film transistor according to the manufacturing method of FIG. 11 .
  • FIG. 19 is a view illustrating electrically connecting a cathode electrode of a light emitting device to a metal reflective film according to the manufacturing method of FIG. 11 .
  • 20 is a view showing another embodiment of a light emitting element-thin film transistor integrated substrate.
  • FIG. 21 is a view showing a light emitting device and thin film transistor integration structure manufactured using the light emitting device and thin film transistor integrated substrate of FIG. 20 .
  • FIG. 22 is a diagram illustrating a physical vapor deposition method for forming a semiconductor thin film of a light emitting device.
  • 23 is a view showing types of additional energy for forming a semiconductor thin film of a light emitting device.
  • 24 is a cross-sectional view showing a light emitting element-thin film transistor integration structure according to another embodiment of the present invention.
  • FIG. 25 is a flowchart illustrating a manufacturing method of the light emitting element-thin film transistor integration structure of FIG. 24 .
  • FIG. 26 is a view showing that a light emitting element-thin film transistor integrated substrate is manufactured according to the manufacturing method of FIG. 25 .
  • FIG. 27 is a view illustrating a process of fabricating a light emitting device and thin film transistor integration structure using the light emitting device and thin film transistor integrated substrate of FIG. 26 .
  • first or second may be used to describe various components, but the components should not be limited by the terms. The above terms are used only for the purpose of distinguishing one component from another component, for example, without departing from the scope of rights according to the concept of the present invention, a first component may be named a second component, Similarly, the second component may also be referred to as the first component.
  • FIG. 1 is a cross-sectional view showing a light emitting element-thin film transistor integration structure 10 according to an embodiment of the present invention
  • FIG. 2 is a flow chart showing a manufacturing method of the light emitting element-thin film transistor integration structure 10 of FIG.
  • the light emitting device-thin film transistor integration structure 10 of the present invention includes a substrate 100, a metal reflective film 200, a buffer layer 300, a light emitting device 400, a protective layer 500, a thin film transistor (600), and an ohmic contact metal (700).
  • the light emitting device-thin film transistor integration structure 10 includes a substrate 100 including a light emitting region and a driving region, a metal reflective film 200 formed on the substrate 100, and an upper portion of the metal reflective film 200.
  • a buffer layer 300 formed, a light emitting element 400 disposed in the light emitting region, a protective layer 500 formed on the light emitting element 400, disposed in the driving region, and driving the light emitting element 400 and an ohmic contact metal 700 electrically connecting a cathode electrode of the light emitting device 400 and the metal reflective film 200.
  • the light emitting device 400 and the thin film transistor 600 may be integrally formed on the substrate 100 .
  • the light emitting device-thin film transistor integration structure 10 includes forming a metal reflective film 200 on a substrate 100 (S110), the metal reflective film 200 Forming a buffer layer 300 thereon (S120), forming a light emitting device 400 in the light emitting region above the substrate 100 (S130), a protective layer 500 on the light emitting device 400 ) forming (S140), forming the thin film transistor 600 in the driving region above the substrate 100 (S150), and using the ohmic contact metal 700 to form the cathode of the light emitting element 400 It can be manufactured through the step of electrically connecting the electrode (Cathode) and the metal reflective film 200 (S160).
  • the light emitting device-thin film transistor integration structure 10 of the present invention can be directly fabricated on the substrate 100 without a transfer process.
  • the active layer 610 of the thin film transistor 600 is disposed lower than the light emitting layer 420 of the light emitting element 400, so that light emitted from the light emitting element 400 Leakage current generated in the thin film transistor 600 may be reduced.
  • the light emitting device-thin film transistor integration structure 10 includes a metal reflective film 200 on the substrate 100, and uses the metal reflective film 200 to transmit light generated from the light emitting layer 420 of the light emitting device 400. By extracting to the top, the amount of light emitted to the top of the light emitting device 400 and light extraction efficiency can be increased.
  • FIG. 3 is a view showing that the substrate 100, the metal reflective film 200, and the buffer layer 300 are formed according to the manufacturing method of FIG. 2 .
  • the light emitting element-thin film transistor integration structure 10 includes forming a metal reflective film 200 on a substrate 100 (S110), the metal It may be manufactured through the step of forming the buffer layer 300 on the reflective film 200 (S120).
  • the metal reflective film 200 may be composed of at least one of Ag and Al.
  • Light generated from the light emitting device 400 may be reflected by the metal reflective film 200 to increase light extraction efficiency of the light emitting device 400 .
  • the metal reflective film 200 may reflect light generated from the light emitting layer 420 of the light emitting device 400 and extract it upward.
  • the light emitting element-thin film transistor integration structure 10 reflects the light generated from the light emitting element 400 using the metal reflective film 200, thereby extracting the amount of light emitted to the top of the light emitting element 400 and light extraction. can increase efficiency.
  • the light emitting device-thin film transistor integration structure 10 may include a buffer layer 300 disposed between the light emitting device 400 and the metal reflective film 200 .
  • the buffer layer 300 may be a layer for facilitating deposition of the semiconductor thin film of the light emitting device 400 .
  • the buffer layer 300 may help the semiconductor layer of the light emitting device 400 to have a single crystal plane.
  • the buffer layer 300 may be composed of at least one of aluminum nitride and zinc oxide.
  • FIG. 4 is a view showing that the light emitting device 400 is formed according to the manufacturing method of FIG. 2
  • FIG. 5 is a flowchart illustrating an example of forming the light emitting device 400 of FIG. 4 .
  • the light emitting element-thin film transistor integration structure 10 includes forming a light emitting element 400 in a light emitting region above the substrate 100 (S130). can be produced through
  • the light emitting device 400 may include a first semiconductor layer 410 , a light emitting layer 420 , and a second semiconductor layer 430 .
  • the first semiconductor layer 410 may be an n-type semiconductor layer.
  • the light emitting layer 420 may be the active layer 610 .
  • the second semiconductor layer 430 may be a p-type semiconductor layer.
  • the light emitting layer 420 may generate light by combining electrons supplied from the first semiconductor layer 410 and holes supplied from the second semiconductor layer 430 .
  • MOCVD metal organic CVD
  • MBE molecular beam epitaxy
  • the substrate 100 on which the semiconductor thin film is formed is single crystal sapphire (Al2O3), silicon (Si), or silicon having a relatively high strain temperature. It was limited to carbide (SiC) and the like.
  • the transfer process of transferring the light emitting device 400 to the glass substrate 100 is essential in the micro LED manufacturing process, the micro LED according to the transfer process There is a problem that the production cost of the LED is greatly increased.
  • the semiconductor thin film of the light emitting device 400 of the present invention can be grown at a low temperature by supplying additional energy to the physical vapor deposition method and the chemical vapor deposition method.
  • the step of forming the light emitting device 400 is the step of growing a semiconductor thin film of the light emitting device 400 by a physical vapor deposition method (S131), and the substrate 100 during the semiconductor thin film growth process. It may include supplying additional energy to (S132).
  • the physical deposition method used in the thin film growth process may be at least one of a sputtering method, an e-beam deposition method, and a thermal evaporation method.
  • the additional energy supplied to the substrate 100 may be at least one of ion beam, electron beam, plasma, ultraviolet light, laser, and LED light.
  • a sputtering ion beam is provided during the thin film growth process, and a part of the energy required for semiconductor layer deposition is provided as kinetic energy of the ion beam, so that the semiconductor thin film in the existing process growth temperature can be reduced.
  • the ion beam sputtering includes helium (He), neon (Ne), argon (Ar), krypton (Kr), xenon (Xe), radon (Rn), hydrogen (H2), oxygen (O2), At least one of nitrogen (N2), chlorine (Cl2), and ammonia (NH3) may be used.
  • the sputtering target used for the ion beam sputtering may include gallium (Ga) or gallium nitride (GaN).
  • the range of the substrate 100 usable for the manufacturing process may be expanded.
  • the substrate 100 may be an amorphous substrate or a polycrystalline substrate.
  • the substrate 100 may be at least one of a glass substrate, a stainless steel substrate, and a polymer substrate having a deformation temperature of 650 degrees (°C) or less.
  • the metal reflective film 200 is formed on the top of the substrate 100. can be formed.
  • a silver (Ag) reflective film or an aluminum (Al) reflective film may be formed on the glass substrate 100 .
  • the production process of the light emitting element-thin film transistor integration structure 10 is simplified, and the manufacturing process of the light emitting element-thin film transistor integration structure 10 is simplified. costs may decrease.
  • the nitride semiconductor layer may be deposited on the glass substrate 100 having a strain temperature of 650 degrees (° C.) or less.
  • the nitride semiconductor layer is directly deposited on the glass substrate 100 , unlike the case where the nitride semiconductor layer is deposited on the sapphire substrate 100 , the light emitting device 400 may be directly fabricated on the backplane.
  • the manufacturing process of the light emitting device 400 chip and the transfer process of the light emitting device 400 may be omitted in the manufacturing process of the micro LED display.
  • the manufacturing cost according to the light emitting device 400 chip manufacturing and transfer process is reduced, the manufacturing cost of a large display including a micro LED such as a large area 4K Micro-light emitting device 400 TV can be reduced. Significant savings can be made.
  • FIG. 6 is a view showing that the protective layer 500 is formed according to the manufacturing method of FIG. 2 .
  • forming a protective layer 500 on top of the light emitting device 400 (S140) can be manufactured through
  • the protective layer 500 may serve as an insulating layer.
  • the protective layer 500 may serve as a planarization layer.
  • the protective layer 500 may be composed of an organic material such as PAC (Photo Acrylic Compound).
  • the protective layer 500 may be composed of an inorganic material such as SiO2 or SiNx.
  • the protective layer 500 may be formed as a single layer. In addition, the protective layer 500 may be formed in multiple layers.
  • FIG. 7 is a view showing that the thin film transistor 600 is formed according to the manufacturing method of FIG. 2 .
  • the light emitting element-thin film transistor integration structure 10 may be manufactured by forming a thin film transistor 600 in a driving region above the substrate 100 (S150).
  • the thin film transistor 600 may include an active layer 610 , a gate 620 , a source thin film 630 , and a drain thin film 640 .
  • the active layer 610 of the thin film transistor 600 may be an oxide semiconductor including at least one of amorphous silicon, nanocrystalline silicon, microcrystalline silicon, polycrystalline silicon, and InGaZnO-based materials.
  • the active layer 610 of the thin film transistor 600 may be disposed below the light emitting layer 420 of the light emitting device 400 .
  • the active layer 610 of the thin film transistor 600 is disposed lower than the light emitting layer 420 of the light emitting device 400, so that the light emitting device 400 It is possible to prevent emitted light from entering the thin film transistor 600 .
  • the source thin film 630 of the thin film transistor 600 may block light emitted from the light emitting device 400 from entering the active layer 610 of the thin film transistor 600 .
  • the source thin film 630 of the thin film transistor 600 is formed high, so that the light generated from the light emitting element 400 passes through the thin film transistor 600. Inflow into the active layer 610 may be blocked.
  • the active layer 610 of the thin film transistor 600 is disposed lower than the light emitting layer 420 of the light emitting element 400, thereby reducing light emitted from the light emitting element 400.
  • leakage current generated in the thin film transistor 600 can be reduced.
  • FIG. 8 is a view showing that the cathode electrode of the light emitting device 400 and the metal reflective film 200 are electrically connected according to the manufacturing method of FIG. 2 .
  • the light emitting device-thin film transistor integration structure 10 uses an ohmic contact metal 700 to form a cathode electrode of the light emitting device 400 and the metal reflective film 200. It may be manufactured through the electrically connecting step (S160).
  • the ohmic contact metal 700 may electrically connect the cathode and the metal reflective film 200 .
  • the cathode electrode of the light emitting device 400 may be connected to the first semiconductor layer 410 through the N-GaN ohmic contact metal 700 .
  • the cathode electrode of the light emitting device 400 may be connected to the metal reflective film 200 through the contact hole VIA.
  • the cathode may be formed of at least one of Ag and Al as in the metal reflective film 200 or may be formed of a different type of metal from that of the metal reflective film 200 .
  • the metal reflective film 200 can be used as a common cathode.
  • the light emitting element-thin film transistor integration structure 10 uses the metal reflective film 200 as a common cathode, thereby improving the electrical characteristics of the light emitting element 400 and manufacturing process of the light emitting element-thin film transistor integration structure 10. It is possible to simplify and reduce the manufacturing cost of the light emitting element-thin film transistor integration structure 10 .
  • FIG. 9 is a diagram showing that the gate 620 line and the data line are connected to the thin film transistor 600 .
  • the source thin film 630 of the thin film transistor 600 may be connected to a data line.
  • the gate 620 of the thin film transistor 600 may be connected to a gate line.
  • the light emitting element-thin film transistor integration structure 10 is connected to a data line and a gate line to receive a data voltage and a gate voltage 620 to output target light.
  • FIG. 10 is a cross-sectional view showing a light emitting element-thin film transistor integration structure 10 according to another embodiment of the present invention
  • FIG. 11 is a flow chart showing a manufacturing method of the light emitting element-thin film transistor integration structure 10 of FIG.
  • the light emitting device-thin film transistor integration structure 10 of the present invention includes a substrate 100, a metal reflective film 200, a buffer layer 300, a light emitting device 400, a protective layer 500, a thin film transistor (600), and an ohmic contact metal (700).
  • the light emitting device-thin film transistor integration structure 10 includes a substrate 100 including a light emitting region and a driving region, a metal reflective film 200 formed on the substrate 100, and an upper portion of the metal reflective film 200.
  • a buffer layer 300 formed, a light emitting element 400 disposed in the light emitting region, a protective layer 500 formed on the light emitting element 400, disposed in the driving region, and driving the light emitting element 400 and an ohmic contact metal 700 electrically connecting a cathode electrode of the light emitting device 400 and the metal reflective film 200.
  • the light emitting device 400 and the thin film transistor 600 may be integrally formed on the substrate 100 .
  • the light emitting element 400 and the thin film transistor 600 may be collectively manufactured using a light emitting element-thin film transistor integrated substrate.
  • the substrate 100, the metal reflective film 200, the buffer layer 300, the light emitting element layer, the protective layer 500, and the thin film transistor layer are sequentially formed. can be layered.
  • the light emitting element-thin film transistor integration structure 10 includes manufacturing the light emitting element-thin film transistor integrated substrate (S210), etching the thin film transistor layer (S220), and forming a light blocking film (LB). Forming a step (S230), forming a gate 620 of the thin film transistor 600 (S240), forming a TCO on the light emitting element layer (S250), the TCO and the thin film transistor 600 ) forming an insulating protective film (DP) between (S260), forming the source thin film 630 and the drain thin film 640 of the thin film transistor 600 (S270), and the ohmic contact metal 700. It can be manufactured through the step (S280) of electrically connecting the cathode electrode of the light emitting device 400 and the metal reflective film 200 by using the light emitting device 400.
  • the light emitting device-thin film transistor integration structure 10 of the present invention can be directly fabricated on the substrate 100 without a transfer process.
  • the light emitting element-thin film transistor integration structure 10 can be collectively manufactured on the substrate 100 by using a light emitting element-thin film transistor integrated substrate.
  • the light emitting device-thin film transistor integration structure 10 includes a metal reflective film 200 on the substrate 100, and uses the metal reflective film 200 to transmit light generated from the light emitting layer 420 of the light emitting device 400. By extracting to the top, the amount of light emitted to the top of the light emitting device 400 and light extraction efficiency can be increased.
  • FIG. 12 is a view showing that a light emitting element-thin film transistor integrated substrate is manufactured according to the manufacturing method of FIG. 11 .
  • the light emitting element-thin film transistor integration structure 10 may be manufactured through the step of manufacturing the light emitting element-thin film transistor integrated substrate (S210).
  • the substrate 100, the metal reflective film 200, the buffer layer 300, the light emitting device layer, the protective layer 500, and the thin film transistor layer may be sequentially stacked on the light emitting device-thin film transistor integrated substrate.
  • the light emitting element layer may become the light emitting element 400 through a process according to the manufacturing method of FIG. 11 .
  • the thin film transistor layer may become the thin film transistor 600 through a process according to the manufacturing method of FIG. 11 .
  • the light emitting element-thin film transistor integrated substrate may be prepared in advance prior to the manufacturing process of the light emitting element-thin film transistor integration structure 10 .
  • the light emitting element-thin film transistor integration structure 10 is manufactured according to the manufacturing method of FIG. ) It can be collectively manufactured on the substrate 100 without distinction of manufacturing process.
  • FIG. 13 is a view showing etching of the thin film transistor layer according to the manufacturing method of FIG. 11 .
  • the light emitting element-thin film transistor integration structure 10 may be manufactured through etching the thin film transistor layer (S220).
  • the thin film transistor layer may include the active layer 610 of the thin film transistor 600 and the gate insulator GI.
  • the thin film transistor layer may be etched to expose the light emitting device layer.
  • a portion of the thin film transistor layer excluding the driving region may be etched.
  • a portion of the protective layer 500 may be etched together with the thin film transistor layer.
  • FIG. 14 is a view showing the formation of a light blocking film LB according to the manufacturing method of FIG. 11 .
  • the light emitting element-thin film transistor integration structure 10 may be manufactured through forming a light blocking layer LB (S230).
  • the light blocking layer LB may prevent light emitted from the light emitting device 400 from entering the thin film transistor 600 .
  • the light blocking layer LB is formed to cross the light emitting layer 420 of the light emitting device layer in a vertical direction, so that light generated from the light emitting device 400 is transmitted to the active layer 610 of the thin film transistor 600. inflow can be prevented.
  • a thin insulating layer may be added to an edge of the light blocking layer LB.
  • the light emitting device-thin film transistor integration structure 10 includes the light blocking layer LB, so that leakage current generated in the thin film transistor 600 due to light emitted from the light emitting device 400 can be reduced.
  • FIG. 15 is a view showing that the gate 620 of the thin film transistor 600 is formed according to the manufacturing method of FIG. 11 .
  • the light emitting element-thin film transistor integration structure 10 may be manufactured through forming the gate 620 of the thin film transistor 600 ( S240 ).
  • the gate 620 may be formed by patterning the gate insulator GI of the thin film transistor layer.
  • the gate 620 may be connected to a gate line and receive a gate 620 voltage.
  • FIG. 16 is a view showing that TCO is formed on the light emitting device layer according to the manufacturing method of FIG. 11 .
  • the light emitting device-thin film transistor integration structure 10 may be manufactured by forming a TCO on the light emitting device layer (S250).
  • TCO may be formed in a light emitting region above the light emitting device layer.
  • the TCO may include a transparent conductive material so that light emitted from the light emitting layer 420 of the light emitting device 400 can pass upward.
  • the TCO may perform a p-ohmic contact function.
  • the light emitting device 400 may include a first semiconductor layer 410 , a light emitting layer 420 , and a second semiconductor layer 430 .
  • the TCO may be made of a material having transparency so that a light source emitted from the light emitting layer 420 of the light emitting device 400 can be output to the outside.
  • TCO is ITO (Indium Tin Oxide), IZO (Indium Zinc Oxide), IZTO (Indium Zinc Tin Oxide), ICO (Indium Cesium Oxide), IWO (Indium Tungsten Oxide), and aluminum doped ZnO (Zinc Oxide). ), PEDOT:PSS, polyaniline, and polythiophen.
  • TCO may be electrically connected to the light emitting device 400 .
  • TCO may be electrically connected to the second semiconductor layer 430 of the light emitting device 400 through an ohmic electrode.
  • FIG. 17 is a view showing that an insulating protection layer DP is formed between the TCO and the thin film transistor 600 according to the manufacturing method of FIG. 11 .
  • the light emitting element-thin film transistor integration structure 10 may be manufactured by forming an insulating protective film DP between the TCO and the thin film transistor 600 (S260). there is.
  • the insulating protective film DP is formed between the TCO and the thin film transistor 600 , it is possible to prevent light emitted from the TCO from entering the thin film transistor 600 .
  • the insulating protective layer DP may include at least one of SiO 2 , TiO 2 , ZrO 2 , and Al 2 O 3 .
  • FIG. 18 is a view showing that the source thin film 630 and the drain thin film 640 of the thin film transistor 600 are formed according to the manufacturing method of FIG. 11 .
  • the light emitting element-thin film transistor integration structure 10 is manufactured through the step of forming the source thin film 630 and the drain thin film 640 of the thin film transistor 600 (S270). It can be.
  • the thin film transistor 600 may include an active layer 610 , a gate 620 , a source thin film 630 , and a drain thin film 640 .
  • the source thin film 630 may be formed on the insulating protective layer DP.
  • the source thin film 630 may electrically connect the TCO and the active layer 610, which perform a p-ohmic contact function.
  • the drain thin film 640 may be formed on the active layer 610 .
  • the active layer 610 of the thin film transistor 600 may be an oxide semiconductor including at least one of amorphous silicon, nanocrystalline silicon, microcrystalline silicon, polycrystalline silicon, and InGaZnO-based materials.
  • the source thin film 630 of the thin film transistor 600 may be connected to a data line and receive a data voltage.
  • FIG. 19 is a view illustrating electrical connection of the cathode electrode of the light emitting device 400 to the metal reflective film 200 according to the manufacturing method of FIG. 11 .
  • the light emitting element-thin film transistor integration structure 10 uses an ohmic contact metal 700 to form a cathode electrode of the light emitting element 400 and the metal reflective film 200. It can be manufactured through the step of electrically connecting (S280).
  • the ohmic contact metal 700 may electrically connect the cathode and the metal reflective film 200 .
  • the cathode electrode of the light emitting device 400 may be connected to the first semiconductor layer 410 through the N-GaN ohmic contact metal 700 .
  • the cathode electrode of the light emitting device 400 may be connected to the metal reflective film 200 through the contact hole VIA.
  • the cathode may be formed of at least one of Ag and Al as in the metal reflective film 200 or may be formed of a different type of metal from that of the metal reflective film 200 .
  • the metal reflective film 200 can be used as a common cathode.
  • the light emitting element-thin film transistor integration structure 10 can improve electrical characteristics of the light emitting element 400 by using the metal reflective film 200 as a common cathode.
  • the light emitting element-thin film transistor integration structure 10 of the present invention can be collectively manufactured on the substrate 100 by using a light emitting element-thin film transistor integrated substrate.
  • the manufacturing process of the light emitting element-thin film transistor integration structure 10 can be simplified, and the manufacturing cost of the light emitting element-thin film transistor integration structure 10 can be reduced.
  • FIG. 20 is a view showing another embodiment of a light emitting element-thin film transistor integrated substrate
  • FIG. 21 is a view showing a light emitting element-thin film transistor integration structure 10 manufactured using the light emitting element-thin film transistor integrated substrate of FIG. 20. am.
  • the light emitting element 400 and the thin film transistor 600 may be collectively manufactured using a light emitting element-thin film transistor integrated substrate.
  • the light emitting element-thin film transistor integrated substrate includes the substrate 100, the metal reflective film 200, the buffer layer 300, the light emitting element layer, the TCO, the protective layer 500, and the thin film transistor layer. Can be sequentially stacked.
  • the light emitting element-thin film transistor integrated substrate may further include a TCO.
  • the manufacturing process of the light emitting element-thin film transistor integration structure 10 since a separate step of forming TCO on the light emitting element layer is not required, the manufacturing process of the light emitting element-thin film transistor integration structure 10 is minimized. It can be.
  • FIG. 22 is a diagram showing a physical deposition method for forming a semiconductor thin film of the light emitting device 400
  • FIG. 23 is a diagram showing types of additional energy for forming the semiconductor thin film of the light emitting device 400.
  • the semiconductor thin film of the light emitting device 400 can be grown at a low temperature by supplying additional energy to a physical vapor deposition method or a chemical vapor deposition method.
  • the substrate 100 may be at least one of a glass substrate, a stainless steel substrate, and a polymer substrate.
  • the physical deposition method may use at least one of a sputtering method, an e-beam deposition method, and a thermal evaporation method.
  • the additional energy may use at least one of ion beam, electron beam, plasma, ultraviolet light, laser, and LED light.
  • some of the energy required to deposit the semiconductor thin film of the light emitting device 400 may be provided as additional energy (eg, ion beam energy, plasma energy, and UV energy) instead of thermal energy.
  • additional energy eg, ion beam energy, plasma energy, and UV energy
  • the semiconductor thin film of the light emitting device 400 is supplied with additional energy of at least one of ion beam, electron beam, plasma, ultraviolet light, laser, and LED light source, so that the mobility of atoms and molecules reaching the semiconductor thin film can be improved.
  • the light emitting element-thin film transistor integration structure 10 may use an ion beam sputtering method in which sputtering ion beams are provided during thin film growth.
  • the growth temperature of the semiconductor thin film may be lowered.
  • the ion beam sputtering includes helium (He), neon (Ne), argon (Ar), krypton (Kr), xenon (Xe), radon (Rn), hydrogen (H2), oxygen (O2), nitrogen (N2), chlorine At least one of (Cl2) and ammonia (NH3) may be used.
  • a sputtering target used for the ion beam sputtering may include gallium (Ga) or gallium nitride (GaN).
  • the range of the substrate 100 usable for the manufacturing process can be expanded.
  • the substrate 100 may be an amorphous substrate or a polycrystalline substrate.
  • the substrate 100 may be at least one of a glass substrate, a stainless steel substrate, and a polymer substrate having a deformation temperature of 650 degrees (°C) or less.
  • FIG. 24 is a cross-sectional view showing a light emitting device-thin film transistor integration structure 10 according to another embodiment of the present invention
  • FIG. 25 is a flowchart illustrating a manufacturing method of the light emitting device-thin film transistor integration structure 10 of FIG. 24 .
  • the light emitting element-thin film transistor integration structure 10 is disposed on a substrate 100 including a light emitting region and a driving region, a protective layer 500 formed on the substrate 100, and the driving region.
  • the thin film transistor 600 driving the light emitting element 400, the metal reflective film 200 formed on the thin film transistor 600, the light emitting element 400 disposed in the light emitting region, and the light emitting element ( 400) may include a TCO formed on it.
  • the thin film transistor 600 and the light emitting device 400 may be integrally formed on the substrate 100 .
  • the light emitting device 400 and the thin film transistor 600 may be collectively manufactured using a thin film transistor-light emitting device integrated substrate.
  • the light emitting device 400 may be formed on top of the thin film transistor 600 .
  • the light emitting device-thin film transistor integration structure 10 includes manufacturing the thin film transistor 600-light emitting device 400 integrated substrate (S310) and etching the light emitting device layer (S320). , Etching the metal reflective film 200 (S330), forming an insulating protective film (DP) on the TCO and the light emitting device 400 (S340), exposing the top of the TCO (S350) , etching the gate insulator (GI) (S360), depositing a metal thin film (S370), and forming the gate 620, the source thin film 630, and the drain thin film 640 of the thin film transistor 600. It can be manufactured through the forming step (S380).
  • FIG. 26 is a view showing that a light emitting element-thin film transistor integrated substrate is manufactured according to the manufacturing method of FIG. 25 .
  • the thin film transistor-light emitting element integrated substrate includes the substrate 100, the protective layer 500, the thin film transistor layer, the metal reflective film 200, the light emitting element layer, and the TCO may be sequentially stacked.
  • the light emitting device layer may be disposed on the thin film transistor layer.
  • the light emitting element 400 may be formed above the thin film transistor 600 .
  • FIG. 27 is a view illustrating a process of fabricating the light emitting device and thin film transistor integration structure 10 using the light emitting device and thin film transistor integrated substrate of FIG. 26 .
  • the substrate 100, the protective layer 500, the thin film transistor layer, the metal reflective film 200, the light emitting element layer, and the TCO are sequentially formed.
  • the stacked thin film transistor-light emitting device integrated substrate may be manufactured.
  • a portion of the light emitting device layer excluding the light emitting region may be etched to expose the thin film transistor layer.
  • the TCO on the light emitting element layer may be etched together with the light emitting element layer.
  • first PR patterning may be performed, and the metal reflective film 200 may be dry-etched or wet-etched.
  • the driving region of the thin film transistor layer may be exposed.
  • an insulating protective film DP to protect the light emitting device 400 may be deposited.
  • the insulating protective layer DP may include at least one of SiO 2 , TiO 2 , ZrO 2 , and Al 2 O 3 .
  • second PR patterning may be performed, and the top of the TCO may be exposed by dry etching or wet etching.
  • the TCO may be made of a material having transparency so that a light source emitted from the light emitting layer 420 of the light emitting device 400 can be output to the outside.
  • light emitted from the light emitting layer 420 of the light emitting device 400 may pass through the exposed TCO.
  • third PR patterning may be performed, and the gate insulator GI may be dry-etched or wet-etched.
  • a metal thin film for electrically connecting the light emitting device 400 and the thin film transistor 600 may be formed by depositing a metal material.
  • the light emitting element-thin film transistor integration structure 10 according to embodiments of the present invention can be directly fabricated on the substrate 100 without a transfer process.
  • the light emitting element-thin film transistor integration structure 10 may be collectively manufactured on the substrate 100 by using a thin film transistor-light emitting element integrated substrate.
  • the light emitting device-thin film transistor integration structure 10 includes a metal reflective film 200 on the substrate 100, and uses the metal reflective film 200 to transmit light generated from the light emitting layer 420 of the light emitting device 400. By extracting to the top, the amount of light emitted to the top of the light emitting device 400 and light extraction efficiency can be increased.
  • devices and components described in the embodiments may include, for example, a processor, a controller, an arithmetic logic unit (ALU), a digital signal processor, a microcomputer, a field programmable array (FPA), It may be implemented using one or more general purpose or special purpose computers, such as a programmable logic unit (PLU), microprocessor, or any other device capable of executing and responding to instructions.
  • a processing device may run an operating system (OS) and one or more software applications running on the operating system.
  • a processing device may also access, store, manipulate, process, and generate data in response to execution of software.
  • the processing device includes a plurality of processing elements and/or a plurality of types of processing elements. It can be seen that it can include.
  • a processing device may include a plurality of processors or a processor and a controller. Other processing configurations are also possible, such as parallel processors.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

발광소자-박막트랜지스터 인테그레이션 구조는 발광 영역 및 구동 영역을 포함하는 기판, 상기 기판 상에 형성되는 금속 반사막, 상기 금속 반사막 상부에 형성되는 버퍼층, 상기 발광 영역에 배치되는 발광소자, 상기 발광소자 상에 형성되는 보호층, 상기 구동 영역에 배치되고, 상기 발광소자를 구동하는 박막트랜지스터, 및 상기 발광소자의 캐소드 전극과 상기 금속 반사막을 전기적으로 연결하는 오믹 컨택 메탈을 포함할 수 있다. 상기 발광소자 및 상기 박막트랜지스터는 상기 기판 상에 일체로 형성될 수 있다.

Description

발광소자-박막트랜지스터 인테그레이션 구조
본 발명은 발광소자-박막트랜지스터 인테그레이션 구조 및 발광소자-박막트랜지스터 인테그레이션 구조의 제조 방법에 관한 것으로서, 보다 상세하게는 제조 과정에 트랜스퍼 공정이 생략되고, 하부에 금속 반사막을 포함하는 발광소자-박막트랜지스터 인테그레이션 구조 및 발광소자-박막트랜지스터 인테그레이션 구조의 제조 방법에 관한 것이다.
종래 발광소자-박막트랜지스터 인테그레이션 구조의 발광소자 반도체 박막을 형성하는 대표적인 기술로는 MOCVD (Metal Organic CVD)법, MBE(Molecular Beam Epitaxy)법 등이 있는데, 이러한 방법들에 의해 반도체 박막을 얻기 위해서는 기판 온도를 1,000 내지 1,100 ℃ 정도로 가열된 상태를 유지하여야 한다.
이에 따라, 발광소자-박막트랜지스터 인테그레이션 구조의 발광소자 반도체 박막이 형성되는 기판은 변형 온도가 상대적으로 높은 단결정 사파이어(Al2O3), 실리콘(Si), 실리콘 카바이드(SiC) 등으로 한정되었다.
그러나, 사파이어 기판의 경우, 6인치 이상의 대면적 웨이퍼 생산이 힘들고, 생산단가가 높아 대형 TV와 같은 대면적 디스플레이를 구현하는데 어려움이 있다.
또한, 사파이어 기판의 경우 기판의 열팽창으로 인한 기판 자체의 뒤틀림 등 열화 문제가 발생할 수 있고, 기판 위에 형성된 반도체 박막과 기판의 격자 상수(lattice constant)의 차이 및 열팽창 계수의 차이로 인한 박막의 손상이 문제될 수 있다.
특히, MOCVD 방법을 이용하여 단결정 사파이어 기판 상에 반도체 박막을 성장시키는 경우, 예컨대 마이크로 LED(Micro LED) 디스플레이 제조 과정에 발광소자를 유리 기판 등의 제2 기판에 전사(transfer)하는 공정이 필수적이다.
발광소자 전사가 필요한 경우, 발광소자 제작 및 트랜스퍼 공정 비용이 많이 소모되므로, 디스플레이의 생산 비용이 크게 증가되고, 결과적으로, 마이크로 LED 등의 발광소자를 이용한 대형 TV의 생산 비용이 증가하게 된다.
또한, 종래의 발광소자-박막트랜지스터 인테그레이션 구조에서, 발광소자로부터 발생한 빛은 모든 방향으로 진행하기 때문에 발광소자 내부에서 다시 흡수되어 열에너지로 바뀌게 되는 문제가 있었다. 즉, 종래의 발광소자-박막트랜지스터 인테그레이션 구조에서는 발광소자로부터 발생한 빛의 일부만이 소자 밖으로 빠져나오게 되어, 광추출 효율이 낮은 문제가 있었다.
이러한 문제를 해결하기 위하여, DBR 미러를 사용하여 광추출 효율을 향상시키는 기술(한국공개특허 10-2007-0094344)이 공개되었으나, 이와 같은 DBR 미러를 사용한 기술에서는, DBR 미러를 적층하는 공정이 추가되므로 제조 과정이 복잡해지고, 제조 비용이 증가하는 문제가 있다.
따라서, 트랜스퍼 공정 없이도 기판 상에서 반도체 박막을 직접 성장시키고, 하부에 금속 반사막을 포함하여 광추출 효율을 증가시킨 발광소자-박막트랜지스터 인테그레이션 구조를 제조할 수 있는 기술이 필요하게 되었다.
본 발명의 일 목적은 트랜스퍼 공정 없이 기판 상에 직접 제작될 수 있는 발광소자-박막트랜지스터 인테그레이션 구조를 제공하는 것이다.
본 발명의 다른 목적은 발광소자-박막트랜지스터 통합 기판 및 박막트랜지스터-발광소자 통합 기판을 사용함으로써, 기판 상에 일괄 제조될 수 있는 발광소자-박막트랜지스터 인테그레이션 구조를 제공하는 것이다.
본 발명의 다른 목적은 기판 상부에 금속 반사막을 포함하고, 금속 반사막을 이용하여 발광소자의 발광층에서 발생한 빛을 상부로 추출함으로써, 발광소자의 상단으로 방출되는 빛의 양과 광추출 효율을 증가시킬 수 있는 발광소자-박막트랜지스터 인테그레이션 구조를 제공하는 것이다.
본 발명의 다른 목적은 제조 공정에서 물리적 증착 방식을 이용한 박막 성장 과정에 추가에너지가 제공됨에 따라, 기존 공정 대비 반도체 박막의 성장 온도를 낮출 수 있는 발광소자-박막트랜지스터 인테그레이션 구조를 제공하는 것이다.
다만, 본 발명이 해결하고자 하는 과제는 상기 언급된 과제에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 발광소자-박막트랜지스터 인테그레이션 구조는 발광 영역 및 구동 영역을 포함하는 기판, 상기 기판 상에 형성되는 금속 반사막, 상기 금속 반사막 상부에 형성되는 버퍼층, 상기 발광 영역에 배치되는 발광소자, 상기 발광소자 상에 형성되는 보호층, 상기 구동 영역에 배치되고, 상기 발광소자를 구동하는 박막트랜지스터, 및 상기 발광소자의 캐소드 전극과 상기 금속 반사막을 전기적으로 연결하는 오믹 컨택 메탈을 포함할 수 있다. 상기 발광소자 및 상기 박막트랜지스터는 상기 기판 상에 일체로 형성될 수 있다.
일 실시예에서, 상기 박막트랜지스터의 활성층은 상기 발광소자의 발광층보다 하부에 배치될 수 있다.
일 실시예에서, 상기 박막트랜지스터의 소스 박막은 상기 발광소자로부터 방출되는 광이 상기 박막트랜지스터의 상기 활성층으로 유입되는 것을 차단할 수 있다.
일 실시예에서, 상기 박막트랜지스터의 상기 활성층은 비정질 실리콘, 나노 결정질 실리콘, 마이크로 결정질 실리콘, 폴리 결정질 실리콘, 및 InGaZnO 계열 물질 중 적어도 하나를 포함하는 산화물반도체일 수 있다.
일 실시예에서, 발광소자-박막트랜지스터 인테그레이션 구조는 기판 상에 금속 반사막을 형성하는 단계, 상기 금속 반사막 상부에 버퍼층을 형성하는 단계, 상기 기판 상부의 발광 영역에 발광소자를 형성하는 단계, 상기 발광소자의 상부에 보호층을 형성하는 단계, 상기 기판 상부의 구동 영역에 박막트랜지스터를 형성하는 단계, 및 오믹 컨택 메탈을 이용하여 상기 발광소자의 캐소드 전극과 상기 금속 반사막을 전기적으로 연결하는 단계를 포함하는 공정으로 제조될 수 있다.
일 실시예에서, 상기 발광소자 및 상기 박막트랜지스터는 발광소자-박막트랜지스터 통합 기판을 이용하여 일괄 제조될 수 있다. 상기 발광소자-박막트랜지스터 통합 기판은 상기 기판, 상기 금속 반사막, 상기 버퍼층, 발광소자층, 상기 보호층, 및 박막트랜지스터층이 순차적으로 적층될 수 있다.
일 실시예에서, 발광소자-박막트랜지스터 인테그레이션 구조는 상기 발광소자-박막트랜지스터 통합 기판을 제조하는 단계, 상기 발광소자층의 노출을 위해 상기 박막트랜지스터층을 에칭하는 단계, 광 방지막을 형성하는 단계, 상기 박막트랜지스터의 게이트를 형성하는 단계, 상기 발광소자층 상부에 TCO를 형성하는 단계, 상기 TCO와 상기 박막트랜지스터 사이에 절연 보호막을 형성하는 단계, 상기 박막트랜지스터의 소스 박막 및 드레인 박막을 형성하는 단계, 및 오믹 컨택 메탈을 이용하여 상기 발광소자의 캐소드 전극과 상기 금속 반사막을 전기적으로 연결하는 단계를 포함하는 공정으로 제조될 수 있다.
일 실시예에서, 상기 발광소자 및 상기 박막트랜지스터는 발광소자-박막트랜지스터 통합 기판을 이용하여 일괄 제조될 수 있다. 상기 발광소자-박막트랜지스터 통합 기판은 상기 기판, 상기 금속 반사막, 상기 버퍼층, 발광소자층, TCO, 상기 보호층, 및 박막트랜지스터층이 순차적으로 적층될 수 있다.
일 실시예에서, 상기 금속 반사막은 Ag 및 Al 중 적어도 하나를 포함하고, 상기 발광소자로부터 발생하는 광을 반사함으로써 상기 발광소자의 광추출 효율을 증가시킬 수 있다.
일 실시예에서, 상기 발광소자의 반도체 박막은 물리적 증착 방식 및 화학적 증착 방식에 추가에너지가 공급됨으로써 저온 성장될 수 있다. 상기 기판은 유리 기판, 스테인리스 스틸 기판, 및 고분자 기판 중 적어도 하나일 수 있다.
일 실시예에서, 상기 물리적 증착 방식은 스퍼터링 방식, e-beam 증착 방식, 열증착 방식 중 적어도 하나를 이용할 수 있다.
일 실시예에서, 상기 추가에너지는 이온빔, 전자빔, 플라즈마, 자외선, 레이저, LED광 중 적어도 하나를 이용할 수 있다.
본 발명의 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 발광소자-박막트랜지스터 인테그레이션 구조는 발광 영역 및 구동 영역을 포함하는 기판, 상기 기판 상에 형성되는 보호층, 상기 구동 영역에 배치되고, 상기 발광소자를 구동하는 박막트랜지스터, 상기 박막트랜지스터 상에 형성되는 금속 반사막, 상기 발광 영역에 배치되는 발광소자, 및 상기 발광소자 상에 형성되는 TCO를 포함할 수 있다. 상기 박막트랜지스터 및 상기 발광소자는 상기 기판 상에 일체로 형성될 수 있다.
일 실시예에서, 상기 발광소자 및 상기 박막트랜지스터는 박막트랜지스터-발광소자 통합 기판을 이용하여 일괄 제조될 수 있다. 상기 박막트랜지스터-발광소자 통합 기판은 상기 기판, 상기 보호층, 박막트랜지스터층, 상기 금속 반사막, 발광소자층, 및 상기 TCO가 순차적으로 적층될 수 있다.
일 실시예에서, 발광소자-박막트랜지스터 인테그레이션 구조는 상기 박막트랜지스터- 발광소자 통합 기판을 제조하는 단계, 상기 박막트랜지스터층의 노출을 위해 상기 발광소자층을 에칭하는 단계, 상기 금속 반사막을 에칭하는 단계, 상기 TCO 및 상기 발광소자 상에 절연 보호막을 형성하는 단계, 상기 TCO의 상부를 노출하는 단계, GI를 에칭하는 단계, 금속 박막을 증착하는 단계, 및 상기 박막트랜지스터의 게이트, 소스 박막, 및 드레인 박막을 형성하는 단계를 포함하는 공정으로 제조될 수 있다.
본 발명의 실시예들에 따른 발광소자-박막트랜지스터 인테그레이션 구조는 트랜스퍼 공정 없이 기판 상에 직접 제작될 수 있다.
또한, 발광소자-박막트랜지스터 인테그레이션 구조는 발광소자-박막트랜지스터 통합 기판 및 박막트랜지스터-발광소자 통합 기판을 사용함으로써, 기판 상에 일괄 제조될 수 있다.
또한, 발광소자-박막트랜지스터 인테그레이션 구조는 기판 상부에 금속 반사막을 포함하고, 금속 반사막을 이용하여 발광소자의 발광층에서 발생한 빛을 상부로 추출함으로써, 발광소자의 상단으로 방출되는 빛의 양과 광추출 효율을 증가시킬 수 있다.
또한, 발광소자-박막트랜지스터 인테그레이션 구조의 제조 공정에서 물리적 증착 방식을 이용한 박막 성장 과정에 추가에너지가 제공되므로, 기존 공정 대비 반도체 박막의 성장 온도를 낮출 수 있다. 따라서, 발광소자-박막트랜지스터 인테그레이션 구조는 변형 온도가 650도(℃) 이하인 유리 기판, 스테인리스 스틸 기판, 및 고분자 기판을 사용할 수 있다.
다만, 본 발명의 효과는 상술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 발광소자-박막트랜지스터 인테그레이션 구조를 나타내는 단면도이다.
도 2는 도 1의 발광소자-박막트랜지스터 인테그레이션 구조의 제조 방법을 나타내는 순서도이다.
도 3은 도 2의 제조 방법에 따라 기판, 금속 반사막, 및 버퍼층이 형성된 것을 나타내는 도면이다.
도 4는 도 2의 제조 방법에 따라 발광소자가 형성되는 것을 나타내는 도면이다.
도 5는 도 4의 발광소자가 형성되는 일 예시를 나타내는 순서도이다.
도 6은 도 2의 제조 방법에 따라 보호층이 형성되는 것을 나타내는 도면이다.
도 7은 도 2의 제조 방법에 따라 박막트랜지스터가 형성되는 것을 나타내는 도면이다.
도 8은 도 2의 제조 방법에 따라 발광소자의 캐소드 전극과 금속 반사막이 전기적으로 연결되는 것을 나타내는 도면이다.
도 9는 박막트랜지스터에 게이트 라인과 데이터 라인이 연결되는 것을 나타내는 도면이다.
도 10은 본 발명의 다른 실시예에 따른 발광소자-박막트랜지스터 인테그레이션 구조를 나타내는 단면도이다.
도 11은 도 10의 발광소자-박막트랜지스터 인테그레이션 구조의 제조 방법을 나타내는 순서도이다.
도 12는 도 11의 제조 방법에 따라 발광소자-박막트랜지스터 통합 기판이 제조된 것을 나타내는 도면이다.
도 13은 도 11의 제조 방법에 따라 박막트랜지스터층이 에칭되는 것을 나타내는 도면이다.
도 14는 도 11의 제조 방법에 따라 광 방지막이 형성되는 것을 나타내는 도면이다.
도 15는 도 11의 제조 방법에 따라 박막트랜지스터의 게이트가 형성되는 것을 나타내는 도면이다.
도 16은 도 11의 제조 방법에 따라 발광소자층 상부에 TCO가 형성되는 것을 나타내는 도면이다.
도 17은 도 11의 제조 방법에 따라 TCO와 박막트랜지스터 사이에 절연 보호막이 형성되는 것을 나타내는 도면이다.
도 18은 도 11의 제조 방법에 따라 박막트랜지스터의 소스 박막 및 드레인 박막이 형성되는 것을 나타내는 도면이다.
도 19는 도 11의 제조 방법에 따라 발광소자의 캐소드 전극을 금속 반사막과 전기적으로 연결하는 것을 나타내는 도면이다.
도 20은 발광소자-박막트랜지스터 통합 기판의 다른 실시예를 나타내는 도면이다.
도 21은 도 20의 발광소자-박막트랜지스터 통합 기판을 사용하여 제조된 발광소자-박막트랜지스터 인테그레이션 구조를 나타내는 도면이다.
도 22는 발광소자의 반도체 박막을 형성하기 위한 물리적 증착 방식을 나타내는 도면이다.
도 23은 발광소자의 반도체 박막을 형성하기 위한 추가에너지의 종류를 나타내는 도면이다.
도 24는 본 발명의 다른 실시예에 따른 발광소자-박막트랜지스터 인테그레이션 구조를 나타내는 단면도이다.
도 25는 도 24의 발광소자-박막트랜지스터 인테그레이션 구조의 제조 방법을 나타내는 순서도이다.
도 26은 도 25의 제조 방법에 따라 발광소자-박막트랜지스터 통합 기판이 제조된 것을 나타내는 도면이다.
도 27은 도 26의 발광소자-박막트랜지스터 통합 기판을 사용하여 발광소자-박막트랜지스터 인테그레이션 구조가 제조되는 과정을 나타내는 도면이다.
본 명세서에 개시되어 있는 본 발명의 개념에 따른 실시예들에 대해서 특정한 구조적 또는 기능적 설명들은 단지 본 발명의 개념에 따른 실시예들을 설명하기 위한 목적으로 예시된 것으로서, 본 발명의 개념에 따른 실시예들은 다양한 형태로 실시될 수 있으며 본 명세서에 설명된 실시예들에 한정되지 않는다.
본 발명의 개념에 따른 실시예들은 다양한 변경들을 가할 수 있고 여러 가지 형태들을 가질 수 있으므로 실시예들을 도면에 예시하고 본 명세서에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시예들을 특정한 개시형태들에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 변경, 균등물, 또는 대체물을 포함한다.
제1 또는 제2 등의 용어를 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만, 예를 들어 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 표현들, 예를 들어 "~사이에"와 "바로~사이에" 또는 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시예들을 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함으로 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1은 본 발명의 일 실시예에 따른 발광소자-박막트랜지스터 인테그레이션 구조(10)를 나타내는 단면도이고, 도 2는 도 1의 발광소자-박막트랜지스터 인테그레이션 구조(10)의 제조 방법을 나타내는 순서도이다.
도 1을 참조하면, 본 발명의 발광소자-박막트랜지스터 인테그레이션 구조(10)는 기판(100), 금속 반사막(200), 버퍼층(300), 발광소자(400), 보호층(500), 박막트랜지스터(600), 및 오믹 컨택 메탈(700)을 포함할 수 있다.
구체적으로, 발광소자-박막트랜지스터 인테그레이션 구조(10)는 발광 영역 및 구동 영역을 포함하는 기판(100), 상기 기판(100) 상에 형성되는 금속 반사막(200), 상기 금속 반사막(200) 상부에 형성되는 버퍼층(300), 상기 발광 영역에 배치되는 발광소자(400), 상기 발광소자(400) 상에 형성되는 보호층(500), 상기 구동 영역에 배치되고, 상기 발광소자(400)를 구동하는 박막트랜지스터(600), 및 상기 발광소자(400)의 캐소드 전극(Cathode)과 상기 금속 반사막(200)을 전기적으로 연결하는 오믹 컨택 메탈(700)을 포함할 수 있다.
예를 들어, 상기 발광소자(400) 및 상기 박막트랜지스터(600)는 상기 기판(100) 상에 일체로 형성될 수 있다.
도 2를 참조하면, 본 발명의 실시예들에 따른 발광소자-박막트랜지스터 인테그레이션 구조(10)는 기판(100) 상에 금속 반사막(200)을 형성하는 단계(S110), 상기 금속 반사막(200) 상부에 버퍼층(300)을 형성하는 단계(S120), 상기 기판(100) 상부의 발광 영역에 발광소자(400)를 형성하는 단계(S130), 상기 발광소자(400)의 상부에 보호층(500)을 형성하는 단계(S140), 상기 기판(100) 상부의 구동 영역에 박막트랜지스터(600)를 형성하는 단계(S150), 및 오믹 컨택 메탈(700)을 이용하여 상기 발광소자(400)의 캐소드 전극(Cathode)과 상기 금속 반사막(200)을 전기적으로 연결하는 단계(S160)를 통해 제조될 수 있다.
본 발명의 발광소자-박막트랜지스터 인테그레이션 구조(10)는 트랜스퍼 공정 없이 기판(100) 상에 직접 제작될 수 있다.
또한, 발광소자-박막트랜지스터 인테그레이션 구조(10)는 박막트랜지스터(600)의 활성층(610)이 발광소자(400)의 발광층(420)보다 낮게 배치됨으로써, 발광소자(400)에서 방출되는 빛에 의해 박막트랜지스터(600)에서 발생하는 누설전류를 감소시킬 수 있다.
또한, 발광소자-박막트랜지스터 인테그레이션 구조(10)는 기판(100) 상부에 금속 반사막(200)을 포함하고, 금속 반사막(200)을 이용하여 발광소자(400)의 발광층(420)에서 발생한 빛을 상부로 추출함으로써, 발광소자(400)의 상단으로 방출되는 빛의 양과 광추출 효율을 증가시킬 수 있다.
이하, 본 발명의 발광소자-박막트랜지스터 인테그레이션 구조(10)의 구체적인 특징에 대하여는 도 3 내지 도 9를 통해 설명한다.
도 3은 도 2의 제조 방법에 따라 기판(100), 금속 반사막(200), 및 버퍼층(300)이 형성된 것을 나타내는 도면이다.
도 1, 2 및 3을 참조하면, 본 발명의 실시예들에 따른 발광소자-박막트랜지스터 인테그레이션 구조(10)는 기판(100) 상에 금속 반사막(200)을 형성하는 단계(S110), 상기 금속 반사막(200) 상부에 버퍼층(300)을 형성하는 단계(S120)를 통해 제조될 수 있다.
예를 들어, 금속 반사막(200)은 Ag 및 Al 중 적어도 하나로 구성될 수 있다.
발광소자(400)로부터 발생하는 광은 금속 반사막(200)에 반사되어 발광소자(400)의 광추출 효율이 증가될 수 있다.
예를 들어, 금속 반사막(200)은 발광소자(400)의 발광층(420)에서 발생한 빛을 반사하여 상부로 추출할 수 있다.
따라서, 발광소자-박막트랜지스터 인테그레이션 구조(10)는 금속 반사막(200)을 이용하여 상기 발광소자(400)로부터 발생하는 광을 반사함으로써, 발광소자(400)의 상단으로 방출되는 빛의 양과 광추출 효율을 증가시킬 수 있다.
발광소자-박막트랜지스터 인테그레이션 구조(10)는 발광소자(400) 및 상기 금속 반사막(200)의 사이에 배치되는 버퍼층(300)을 포함할 수 있다.
버퍼층(300)은 발광소자(400)의 반도체 박막 증착을 용이하게 하기 위한 층일 수 있다.
예를 들어, 버퍼층(300)은 발광소자(400)의 반도체층이 단일 결정면을 가질 수 있도록 도울 수 있다.
일 실시예에서, 버퍼층(300)은 알루미늄 질화물 및 아연 산화물 중 적어도 하나로 구성될 수 있다.
도 4는 도 2의 제조 방법에 따라 발광소자(400)가 형성되는 것을 나타내는 도면이고, 도 5는 도 4의 발광소자(400)가 형성되는 일 예시를 나타내는 순서도이다.
도 1 내지 5를 참조하면, 본 발명의 실시예들에 따른 발광소자-박막트랜지스터 인테그레이션 구조(10)는 상기 기판(100) 상부의 발광 영역에 발광소자(400)를 형성하는 단계(S130)를 통해 제조될 수 있다.
발광소자(400)는 제1 반도체층(410), 발광층(420), 및 제2 반도체층(430)을 포함할 수 있다. 제1 반도체층(410)은 n형 반도체층일 수 있다. 발광층(420)은 활성층(610)일 수 있다. 제2 반도체층(430)은 p형 반도체층일 수 있다.
예를 들어, 발광층(420)은 제1 반도체층(410)에서 공급되는 전자와 제2 반도체층(430)에서 공급되는 정공이 결합됨으로써, 빛을 발생시킬 수 있다.
발광소자(400)의 반도체층을 증착하는 종래의 대표적인 기술로는 MOCVD(Metal Organic CVD)법, MBE(Molecular Beam Epitaxy)법 등이 있다. 이러한 방법들에 의해 반도체층을 증착하기 위해서는 기판(100) 온도를 1,000도(℃) 내지 1,100도(℃) 정도로 가열된 상태를 유지하여야 한다.
따라서, MOCVD(Metal Organic CVD)법, MBE(Molecular Beam Epitaxy)법을 사용하는 경우, 반도체 박막이 형성되는 기판(100)은 변형 온도가 상대적으로 높은 단결정 사파이어(Al2O3), 실리콘(Si), 실리콘 카바이드(SiC) 등으로 한정되었다.
그러나, 이들 기판(100)은 12인치 이상의 대면적 웨이퍼 생산이 힘들고, 생산 단가가 높아 대형 TV와 같은 대면적 디스플레이를 구현하는데 어려움이 있다.
또한, 사파이어 기판(100) 상에 반도체 박막을 성장시키는 경우, 마이크로 LED(Micro LED) 제조 과정에 발광소자(400)를 유리 기판(100)에 전사하는 트랜스퍼 공정이 필수적이므로, 트랜스퍼 공정에 따른 마이크로 LED의 생산 비용이 크게 증가되는 문제가 있다.
이러한 문제를 해결하기 위하여, 본 발명의 발광소자(400)의 반도체 박막은 물리적 증착 방식 및 화학적 증착 방식에 추가에너지가 공급됨으로써 저온 성장될 수 있다.
예를 들어, 도 5에서 보듯이, 발광소자(400)를 형성하는 단계는 물리적 증착 방식으로 발광소자(400)의 반도체 박막을 성장(S131)하는 단계, 및 반도체 박막 성장 공정 중 기판(100)에 추가에너지를 공급(S132)하는 단계를 포함할 수 있다.
구체적으로, 박막 성장 공정에 사용되는 물리적 증착 방식은 스퍼터링 방식, e-beam 증착 방식, 열증착 방식 중 적어도 하나일 수 있다.
박막 성장 공정 단계에서 기판(100)에 공급되는 추가에너지는 이온빔, 전자빔, 플라즈마, 자외선, 레이저, LED광 중 적어도 하나일 수 있다.
예를 들어, 본 발명의 발광소자-박막트랜지스터 인테그레이션 구조(10)는 박막 성장 과정에 스퍼터링 이온빔이 제공되어, 반도체층 증착에 필요한 에너지의 일부를 이온빔의 운동에너지로 제공받음으로써, 기존 공정 반도체 박막의 성장 온도를 낮출 수 있다.
일 실시예에 있어서, 상기 이온빔 스퍼터링에는 헬륨(He), 네온(Ne), 알곤(Ar), 크립톤(Kr), 제논(Xe), 라돈(Rn), 수소(H2), 산소(O2), 질소(N2), 염소(Cl2), 암모니아(NH3) 중 적어도 하나가 사용될 수 있다.
일 실시예에 있어서, 상기 이온빔 스퍼터링에 사용되는 스퍼터링 타겟은 갈륨(Ga) 또는 갈륨 질화물(GaN)을 포함할 수 있다.
반도체층의 박막 증착 공정이 상대적으로 낮은 온도에서 수행되는 경우, 제조 공정에 사용 가능한 기판(100)의 범위가 확장될 수 있다.
예를 들어 기판(100)은 비정질 기판 또는 다결정 기판일 수 있다.
예를 들어, 기판(100)은 변형 온도가 650도(℃)이하인 유리 기판, 스테인리스 스틸 기판, 및 고분자 기판 중 적어도 하나일 수 있다.
이와 같이, 발광소자(400)의 반도체층의 제조 공정이 상대적으로 낮은 온도에서 수행되어 제조 공정에 사용 가능한 기판(100)의 범위가 확장되는 경우, 기판(100)의 상부에 금속 반사막(200)이 형성될 수 있다.
예를 들어, 발광소자-박막트랜지스터 인테그레이션 구조(10)에서 유리 기판(100) 상에 은(Ag) 반사막 또는 알루미늄(Al) 반사막이 형성될 수 있다.
이온빔 스퍼터링을 이용하여 박막 성장 단계에서부터 단일한 결정면을 가지는 반도체 박막을 성장시키는 경우, 발광소자-박막트랜지스터 인테그레이션 구조(10)의 생산 공정이 간소화되고, 발광소자-박막트랜지스터 인테그레이션 구조(10)의 제조 비용이 감소할 수 있다.
또한, 이온빔 스퍼터링을 이용하는 경우, 질화물 반도체층은 변형 온도가 650도(℃) 이하인 유리 기판(100) 상에 증착될 수 있다. 질화물 반도체층이 유리 기판(100) 상에서 직접 증착되는 경우, 사파이어 기판(100)에서 질화물 반도체층이 증착되는 경우와 달리, 발광소자(400)가 백플레인 상에 직접 제조될 수 있다.
이와 같이, 이온빔 스퍼터링을 이용하여 반도체층을 증착하는 경우, 마이크로 LED 디스플레이 생산 공정에서 발광소자(400) 칩 제작 및 발광소자(400)의 트랜스퍼 공정이 생략될 수 있다.
따라서, 본 발명을 적용하는 경우, 발광소자(400) 칩 제작 및 트랜스퍼 공정에 따른 생산 비용이 감소하므로, 대면적 4K Micro-발광소자(400) TV 등 마이크로 LED를 포함하는 대형 디스플레이의 제조 비용을 획기적으로 절감할 수 있다.
도 6은 도 2의 제조 방법에 따라 보호층(500)이 형성되는 것을 나타내는 도면이다.
도 1, 2 및 6을 참조하면, 본 발명의 실시예들에 따른 발광소자-박막트랜지스터 인테그레이션 구조(10)는 상기 발광소자(400)의 상부에 보호층(500)을 형성하는 단계(S140)를 통해 제조될 수 있다.
발광소자-박막트랜지스터 인테그레이션 구조(10)에서, 보호층(500)은 절연층으로서의 역할을 할 수 있다. 또한, 보호층(500)은 평탄화층으로서의 역할을 할 수 있다.
보호층(500)은 PAC(Photo Acryl Compound)와 같은 유기물로 구성될 수 있다. 또한, 보호층(500)은 SiO2, SiNx와 같은 무기물로 구성될 수 있다.
보호층(500)은 단층으로 형성될 수 있다. 또한, 보호층(500)은 다층으로 형성될 수도 있다.
도 7은 도 2의 제조 방법에 따라 박막트랜지스터(600)가 형성되는 것을 나타내는 도면이다.
도 1, 2 및 7을 참조하면, 발광소자-박막트랜지스터 인테그레이션 구조(10)는 상기 기판(100) 상부의 구동 영역에 박막트랜지스터(600)를 형성하는 단계(S150)를 통해 제조될 수 있다.
박막트랜지스터(600)는 활성층(610), 게이트(620), 소스 박막(630), 및 드레인 박막(640)을 포함할 수 있다.
상기 박막트랜지스터(600)의 상기 활성층(610)은 비정질 실리콘, 나노 결정질 실리콘, 마이크로 결정질 실리콘, 폴리 결정질 실리콘, 및 InGaZnO 계열 물질 중 적어도 하나를 포함하는 산화물반도체일 수 있다.
일 실시예에서, 상기 박막트랜지스터(600)의 활성층(610)은 상기 발광소자(400)의 발광층(420)보다 하부에 배치될 수 있다.
예를 들어, 본 발명의 발광소자-박막트랜지스터 인테그레이션 구조(10)는 박막트랜지스터(600)의 활성층(610)이 발광소자(400)의 발광층(420)보다 낮게 배치됨으로써, 발광소자(400)에서 방출되는 빛이 박막트랜지스터(600)로 유입되는 것을 방지할 수 있다.
또한, 상기 박막트랜지스터(600)의 소스 박막(630)은 상기 발광소자(400)로부터 방출되는 광이 상기 박막트랜지스터(600)의 상기 활성층(610)으로 유입되는 것을 차단할 수 있다.
예를 들어, 본 발명의 발광소자-박막트랜지스터 인테그레이션 구조(10)는 박막트랜지스터(600)의 소스 박막(630)이 높게 형성됨으로써, 발광소자(400)로부터 발생하는 광이 박막트랜지스터(600)의 활성층(610)으로 유입되는 것을 차단할 수 있다.
이와 같이, 발광소자-박막트랜지스터 인테그레이션 구조(10)는 박막트랜지스터(600)의 활성층(610)이 발광소자(400)의 발광층(420)보다 낮게 배치됨으로써, 발광소자(400)에서 방출되는 빛에 의해 박막트랜지스터(600)에서 발생하는 누설전류를 감소시킬 수 있다.
도 8은 도 2의 제조 방법에 따라 발광소자(400)의 캐소드 전극(Cathode)과 금속 반사막(200)이 전기적으로 연결되는 것을 나타내는 도면이다.
도 1, 2 및 8을 참조하면, 발광소자-박막트랜지스터 인테그레이션 구조(10)는 오믹 컨택 메탈(700)을 이용하여 상기 발광소자(400)의 캐소드 전극(Cathode)과 상기 금속 반사막(200)을 전기적으로 연결하는 단계(S160)를 통해 제조될 수 있다.
도 8에서 보듯이, 오믹 컨택 메탈(700)은 캐소드 전극(Cathode)과 금속 반사막(200)을 전기적으로 연결할 수 있다.
예를 들어, 발광소자(400)의 캐소드 전극(Cathode)은 N-GaN 오믹 컨택 메탈(700)을 통해 제1 반도체층(410)과 연결될 수 있다. 발광소자(400)의 캐소드 전극(Cathode)은 컨택홀(VIA)를 통해 금속 반사막(200)과 연결될 수 있다.
예를 들어, 캐소드 전극(Cathode)은 금속 반사막(200)과 동일하게 Ag 및 Al 중 적어도 하나로 구성될 수도 있고, 금속 반사막(200)과 다른 종류의 금속으로 구성될 수 있다.
예를 들어, 발광소자(400)의 캐소드 전극(Cathode)이 오믹 컨택 메탈(700)을 통해 상기 금속 반사막(200)과 전기적으로 연결됨으로써, 금속 반사막(200)은 공통 음극으로 사용될 수 있다.
따라서, 발광소자-박막트랜지스터 인테그레이션 구조(10)는 금속 반사막(200)을 공통 음극으로 사용함으로써, 발광소자(400)의 전기적 특성을 개선하고, 발광소자-박막트랜지스터 인테그레이션 구조(10)의 제조 공정을 단순화하며, 발광소자-박막트랜지스터 인테그레이션 구조(10)의 제조 비용을 감소시킬 수 있다.
도 9는 박막트랜지스터(600)에 게이트(620)라인과 데이터라인이 연결되는 것을 나타내는 도면이다.
도 9에서 보듯이, 박막트랜지스터(600)의 소스 박막(630)은 데이터 라인에 연결될 수 있다. 박막트랜지스터(600)의 게이트(620)는 게이트 라인에 연결될 수 있다.
예를 들어, 발광소자-박막트랜지스터 인테그레이션 구조(10)는 데이터 라인 및 게이트 라인에 연결되어 데이터 전압 및 게이트(620) 전압을 인가받음으로써, 목표하는 빛을 출력할 수 있다.
도 10은 본 발명의 다른 실시예에 따른 발광소자-박막트랜지스터 인테그레이션 구조(10)를 나타내는 단면도이고, 도 11은 도 10의 발광소자-박막트랜지스터 인테그레이션 구조(10)의 제조 방법을 나타내는 순서도이다.
도 10을 참조하면, 본 발명의 발광소자-박막트랜지스터 인테그레이션 구조(10)는 기판(100), 금속 반사막(200), 버퍼층(300), 발광소자(400), 보호층(500), 박막트랜지스터(600), 및 오믹 컨택 메탈(700)을 포함할 수 있다.
구체적으로, 발광소자-박막트랜지스터 인테그레이션 구조(10)는 발광 영역 및 구동 영역을 포함하는 기판(100), 상기 기판(100) 상에 형성되는 금속 반사막(200), 상기 금속 반사막(200) 상부에 형성되는 버퍼층(300), 상기 발광 영역에 배치되는 발광소자(400), 상기 발광소자(400) 상에 형성되는 보호층(500), 상기 구동 영역에 배치되고, 상기 발광소자(400)를 구동하는 박막트랜지스터(600), 및 상기 발광소자(400)의 캐소드 전극(Cathode)과 상기 금속 반사막(200)을 전기적으로 연결하는 오믹 컨택 메탈(700)을 포함할 수 있다.
예를 들어, 상기 발광소자(400) 및 상기 박막트랜지스터(600)는 상기 기판(100) 상에 일체로 형성될 수 있다.
일 실시예에서, 상기 발광소자(400) 및 상기 박막트랜지스터(600)는 발광소자-박막트랜지스터 통합 기판을 이용하여 일괄 제조될 수 있다.
예를 들어, 상기 발광소자-박막트랜지스터 통합 기판은 상기 기판(100), 상기 금속 반사막(200), 상기 버퍼층(300), 발광소자층, 상기 보호층(500), 및 박막트랜지스터층이 순차적으로 적층될 수 있다.
도 11을 참조하면, 발광소자-박막트랜지스터 인테그레이션 구조(10)는 상기 발광소자-박막트랜지스터 통합 기판을 제조하는 단계(S210), 상기 박막트랜지스터층을 에칭하는 단계(S220), 광 방지막(LB)을 형성하는 단계(S230), 상기 박막트랜지스터(600)의 게이트(620)를 형성하는 단계(S240), 상기 발광소자층 상부에 TCO를 형성하는 단계(S250), 상기 TCO와 상기 박막트랜지스터(600) 사이에 절연 보호막(DP)을 형성하는 단계(S260), 상기 박막트랜지스터(600)의 소스 박막(630) 및 드레인 박막(640)을 형성하는 단계(S270), 및 오믹 컨택 메탈(700)을 이용하여 상기 발광소자(400)의 캐소드 전극(Cathode)과 상기 금속 반사막(200)을 전기적으로 연결하는 단계(S280)를 통해 제조될 수 있다.
본 발명의 발광소자-박막트랜지스터 인테그레이션 구조(10)는 트랜스퍼 공정 없이 기판(100) 상에 직접 제작될 수 있다.
또한, 발광소자-박막트랜지스터 인테그레이션 구조(10)는 발광소자-박막트랜지스터 통합 기판을 사용함으로써, 기판(100) 상에 일괄 제조될 수 있다.
또한, 발광소자-박막트랜지스터 인테그레이션 구조(10)는 기판(100) 상부에 금속 반사막(200)을 포함하고, 금속 반사막(200)을 이용하여 발광소자(400)의 발광층(420)에서 발생한 빛을 상부로 추출함으로써, 발광소자(400)의 상단으로 방출되는 빛의 양과 광추출 효율을 증가시킬 수 있다.
이하, 본 발명의 발광소자-박막트랜지스터 인테그레이션 구조(10)의 구체적인 특징에 대하여는 도 12 내지 도 19를 통해 설명한다.
도 12는 도 11의 제조 방법에 따라 발광소자-박막트랜지스터 통합 기판이 제조된 것을 나타내는 도면이다.
도 10, 11, 및 12를 참조하면, 발광소자-박막트랜지스터 인테그레이션 구조(10)는 상기 발광소자-박막트랜지스터 통합 기판을 제조하는 단계(S210)를 통해 제조될 수 있다.
발광소자-박막트랜지스터 통합 기판은 상기 기판(100), 상기 금속 반사막(200), 상기 버퍼층(300), 발광소자층, 상기 보호층(500), 및 박막트랜지스터층이 순차적으로 적층될 수 있다.
여기서, 발광소자층은 도 11의 제조 방법에 따른 공정을 통해 발광소자(400)가 될 수 있다. 또한, 박막트랜지스터층은 도 11의 제조 방법에 따른 공정을 통해 박막트랜지스터(600)가 될 수 있다.
발광소자-박막트랜지스터 통합 기판은 발광소자-박막트랜지스터 인테그레이션 구조(10)의 제조 공정 이전에 미리 제조될 수 있다.
예를 들어, 발광소자-박막트랜지스터 인테그레이션 구조(10)는 기제조된 발광소자-박막트랜지스터 통합 기판을 기초로 도 11의 제조 방법에 따라 제조됨으로써, 박막트랜지스터(600) 제조 공정 및 발광소자(400) 제조 공정의 구분 없이, 기판(100) 상에서 일괄 제조될 수 있다.
도 13은 도 11의 제조 방법에 따라 박막트랜지스터층이 에칭되는 것을 나타내는 도면이다.
도 10, 11, 및 13을 참조하면, 발광소자-박막트랜지스터 인테그레이션 구조(10)는 상기 박막트랜지스터층을 에칭하는 단계(S220)를 통해 제조될 수 있다.
박막트랜지스터층은 박막트랜지스터(600)의 활성층(610) 및 게이트 인슐레이터(GI)를 포함할 수 있다.
박막트랜지스터층은 상기 발광소자층을 노출시키기 위해 에칭될 수 있다.
예를 들어, 구동 영역 상에 박막트랜지스터(600)를 형성하기 위하여, 박막트랜지스터층에서 구동 영역을 제외한 부분이 에칭될 수 있다.
여기서, 보호층(500)의 일부가 박막트랜지스터층과 함께 에칭될 수 있다.
도 14는 도 11의 제조 방법에 따라 광 방지막(LB)이 형성되는 것을 나타내는 도면이다.
도 10, 11, 및 14를 참조하면, 발광소자-박막트랜지스터 인테그레이션 구조(10)는 광 방지막(LB)을 형성하는 단계(S230)를 통해 제조될 수 있다.
광 방지막(LB)은 발광소자(400)에서 방출되는 빛이 박막트랜지스터(600)로 유입되는 것을 방지할 수 있다.
예를 들어, 광 방지막(LB)은 발광소자층의 발광층(420)을 수직 방향으로 가로지르는 형태로 형성됨으로써, 발광소자(400)로부터 발생하는 광이 박막트랜지스터(600)의 활성층(610)으로 유입되는 것을 차단할 수 있다.
예를 들어, 광 방지막(LB)의 가장자리에는 얇은 절연막이 추가될 수 있다.
이와 같이, 발광소자-박막트랜지스터 인테그레이션 구조(10)는 광 방지막(LB)을 포함함으로써, 발광소자(400)에서 방출되는 빛에 의해 박막트랜지스터(600)에서 발생하는 누설전류를 감소시킬 수 있다.
도 15는 도 11의 제조 방법에 따라 박막트랜지스터(600)의 게이트(620)가 형성되는 것을 나타내는 도면이다.
도 10, 11, 및 15를 참조하면, 발광소자-박막트랜지스터 인테그레이션 구조(10)는 상기 박막트랜지스터(600)의 게이트(620)를 형성하는 단계(S240)를 통해 제조될 수 있다.
예를 들어, 게이트(620)는 박막트랜지스터층의 게이트 인슐레이터(GI)가 패터닝됨으로써, 형성될 수 있다.
상기 게이트(620)는 게이트 라인에 연결되고, 게이트(620) 전압을 인가받을 수 있다.
도 16은 도 11의 제조 방법에 따라 발광소자층 상부에 TCO가 형성되는 것을 나타내는 도면이다.
도 10, 11, 및 16을 참조하면, 발광소자-박막트랜지스터 인테그레이션 구조(10)는 상기 발광소자층 상부에 TCO를 형성하는 단계(S250)를 통해 제조될 수 있다.
예를 들어, TCO는 발광소자층 상부의 발광 영역에 형성될 수 있다.
TCO는 발광소자(400)의 발광층(420)에서 출력되는 광을 상부로 통과시킬 수 있도록 투명 도전성 물질을 포함할 수 있다.
일 실시예에서, TCO는 p-오믹 컨택 기능을 수행할 수 있다.
발광소자(400)는 제1 반도체층(410), 발광층(420), 및 제2 반도체층(430)을 포함할 수 있다.
구체적으로, TCO는 발광소자(400)의 발광층(420)에서 방출된 광원이 외부로 출력될 수 있도록 투명성을 가지는 물질로 구성될 수 있다.
예를 들어, TCO는 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), ICO(Indium Cesium Oxide), IWO(Indium Tungsten Oxide), 알루미늄이 첨가된 ZnO(Zinc Oxide), PEDOT:PSS, 폴리아닐린(Polyaniline), 및 폴리티오펜(Polythiophen) 중 적어도 하나를 포함할 수 있다.
TCO는 발광소자(400)와 전기적으로 연결될 수 있다. 예를 들어, TCO는 오믹 전극을 통해 발광소자(400)의 제2 반도체층(430)과 전기적으로 연결될 수 있다.
도 17은 도 11의 제조 방법에 따라 TCO와 박막트랜지스터(600) 사이에 절연 보호막(DP)이 형성되는 것을 나타내는 도면이다.
도 10, 11, 및 17을 참조하면, 발광소자-박막트랜지스터 인테그레이션 구조(10)는 상기 TCO와 상기 박막트랜지스터(600) 사이에 절연 보호막(DP)을 형성하는 단계(S260)를 통해 제조될 수 있다.
절연 보호막(DP)은 TCO와 박막트랜지스터(600) 사이에 형성됨으로써, TCO에서 방출되는 광이 박막트랜지스터(600)로 유입되는 것을 방지할 수 있다.
예를 들어, 절연 보호막(DP)은 SiO2, TiO2, ZrO2, 및 Al2O3 중 적어도 하나를 포함할 수 있다.
도 18은 도 11의 제조 방법에 따라 박막트랜지스터(600)의 소스 박막소스 박막(630) 및 드레인 박막(640)이 형성되는 것을 나타내는 도면이다.
도 10, 11, 및 18을 참조하면, 발광소자-박막트랜지스터 인테그레이션 구조(10)는 상기 박막트랜지스터(600)의 소스 박막(630) 및 드레인 박막(640)을 형성하는 단계(S270)를 통해 제조될 수 있다.
박막트랜지스터(600)는 활성층(610), 게이트(620), 소스 박막(630), 및 드레인 박막(640)을 포함할 수 있다.
예를 들어, 소스 박막(630)은 상기 절연 보호막(DP) 상에 형성될 수 있다.
소스 박막(630)은 p-오믹 컨택 기능을 수행하는 TCO와 활성층(610)을 전기적으로 연결할 수 있다.
예를 들어, 드레인 박막(640)은 활성층(610) 상에 형성될 수 있다.
상기 박막트랜지스터(600)의 상기 활성층(610)은 비정질 실리콘, 나노 결정질 실리콘, 마이크로 결정질 실리콘, 폴리 결정질 실리콘, 및 InGaZnO 계열 물질 중 적어도 하나를 포함하는 산화물반도체일 수 있다.
예를 들어,박막트랜지스터(600)의 소스 박막(630)은 데이터 라인에 연결되고, 데이터 전압을 인가받을 수 있다.
도 19는 도 11의 제조 방법에 따라 발광소자(400)의 캐소드 전극(Cathode)을 금속 반사막(200)과 전기적으로 연결하는 것을 나타내는 도면이다.
도 10, 11, 및 19를 참조하면, 발광소자-박막트랜지스터 인테그레이션 구조(10)는 오믹 컨택 메탈(700)을 이용하여 상기 발광소자(400)의 캐소드 전극(Cathode)과 상기 금속 반사막(200)을 전기적으로 연결하는 단계(S280)를 통해 제조될 수 있다.
도 19에서 보듯이, 오믹 컨택 메탈(700)은 캐소드 전극(Cathode)과 금속 반사막(200)을 전기적으로 연결할 수 있다.
예를 들어, 발광소자(400)의 캐소드 전극(Cathode)은 N-GaN 오믹 컨택 메탈(700)을 통해 제1 반도체층(410)과 연결될 수 있다. 발광소자(400)의 캐소드 전극(Cathode)은 컨택홀(VIA)를 통해 금속 반사막(200)과 연결될 수 있다.
예를 들어, 캐소드 전극(Cathode)은 금속 반사막(200)과 동일하게 Ag 및 Al 중 적어도 하나로 구성될 수도 있고, 금속 반사막(200)과 다른 종류의 금속으로 구성될 수 있다.
예를 들어, 발광소자(400)의 캐소드 전극(Cathode)이 오믹 컨택 메탈(700)을 통해 상기 금속 반사막(200)과 전기적으로 연결됨으로써, 금속 반사막(200)은 공통 음극으로 사용될 수 있다.
즉, 발광소자-박막트랜지스터 인테그레이션 구조(10)는 금속 반사막(200)을 공통 음극으로 사용함으로써, 발광소자(400)의 전기적 특성을 개선할 수 있다.
이와 같이, 본 발명의 발광소자-박막트랜지스터 인테그레이션 구조(10)는 발광소자-박막트랜지스터 통합 기판을 사용함으로써, 기판(100) 상에 일괄 제조될 수 있다.
따라서, 발광소자-박막트랜지스터 인테그레이션 구조(10)의 제조 공정이 단순화될 수 있으며, 발광소자-박막트랜지스터 인테그레이션 구조(10)의 제조 비용이 감소할 수 있다.
도 20은 발광소자-박막트랜지스터 통합 기판의 다른 실시예를 나타내는 도면이고, 도 21은 도 20의 발광소자-박막트랜지스터 통합 기판을 사용하여 제조된 발광소자-박막트랜지스터 인테그레이션 구조(10)를 나타내는 도면이다.
도 20을 참조하면, 상기 발광소자(400) 및 상기 박막트랜지스터(600)는 발광소자-박막트랜지스터 통합 기판을 이용하여 일괄 제조될 수 있다.
예를 들어, 상기 발광소자-박막트랜지스터 통합 기판은 상기 기판(100), 상기 금속 반사막(200), 상기 버퍼층(300), 발광소자층, TCO, 상기 보호층(500), 및 박막트랜지스터층이 순차적으로 적층될 수 있다.
즉, 상기 발광소자-박막트랜지스터 통합 기판은 TCO를 더 포함할 수 있다.
이 경우, 발광소자-박막트랜지스터 인테그레이션 구조(10)의 제조 공정에서, 별도로 상기 발광소자층 상부에 TCO를 형성하는 단계가 필요하지 않으므로, 발광소자-박막트랜지스터 인테그레이션 구조(10)의 제조 공정이 최소화될 수 있다.
도 22는 발광소자(400)의 반도체 박막을 형성하기 위한 물리적 증착 방식을 나타내는 도면이고, 도 23은 발광소자(400)의 반도체 박막을 형성하기 위한 추가에너지의 종류를 나타내는 도면이다.
일 실시예에서, 상기 발광소자(400)의 반도체 박막은 물리적 증착 방식 및 화학적 증착 방식에 추가에너지가 공급됨으로써 저온 성장될 수 있다.
이에 따라, 기판(100)은 유리 기판, 스테인리스 스틸 기판, 및 고분자 기판 중 적어도 하나일 수 있다.
도 22를 참조하면, 상기 물리적 증착 방식은 스퍼터링 방식, e-beam 증착 방식, 열증착 방식 중 적어도 하나를 이용할 수 있다.
도 23을 참조하면, 상기 추가에너지는 이온빔, 전자빔, 플라즈마, 자외선, 레이저, LED광 중 적어도 하나를 이용할 수 있다.
따라서, 발광소자(400)의 반도체 박막의 증착에 필요한 에너지의 일부는 열에너지가 아닌 추가 에너지(예컨대, 이온빔 에너지, 플라즈마 에너지, 및 UV 에너지)로 제공될 수 있다.
즉, 발광소자(400)의 반도체 박막은 이온빔, 전자빔, 플라즈마, 자외선, 레이저, 및 LED광원 중 적어도 하나의 추가적인 에너지가 공급됨으로써, 반도체 박막에 도달한 원자 및 분자의 이동도가 향상될 수 있다.
예를 들어, 발광소자-박막트랜지스터 인테그레이션 구조(10)는 박막 성장 과정에 스퍼터링 이온빔이 제공되는 이온빔 스퍼터링 방식을 이용할 수 있다.
이온빔 스퍼터링을 이용하는 경우, 반도체층 증착에 필요한 에너지의 일부를 이온빔의 운동에너지로 제공받으므로, 반도체 박막의 성장 온도가 낮아질 수 있다.
상기 이온빔 스퍼터링에는 헬륨(He), 네온(Ne), 알곤(Ar), 크립톤(Kr), 제논(Xe), 라돈(Rn), 수소(H2), 산소(O2), 질소(N2), 염소(Cl2), 암모니아(NH3) 중 적어도 하나가 사용될 수 있다.
상기 이온빔 스퍼터링에 사용되는 스퍼터링 타겟은 갈륨(Ga) 또는 갈륨 질화물(GaN)을 포함할 수 있다.
상기 발광소자(400)의 반도체 박막이 상대적으로 낮은 온도에서 수행되는 경우, 제조 공정에 사용 가능한 기판(100)의 범위가 확장될 수 있다.
예를 들어 기판(100)은 비정질 기판 또는 다결정 기판일 수 있다.
예를 들어, 기판(100)은 변형 온도가 650도(℃)이하인 유리 기판, 스테인리스 스틸 기판, 및 고분자 기판 중 적어도 하나일 수 있다.
도 24는 본 발명의 다른 실시예에 따른 발광소자-박막트랜지스터 인테그레이션 구조(10)를 나타내는 단면도이고, 도 25는 도 24의 발광소자-박막트랜지스터 인테그레이션 구조(10)의 제조 방법을 나타내는 순서도이다.
도 24를 참조하면, 발광소자-박막트랜지스터 인테그레이션 구조(10)는 발광 영역 및 구동 영역을 포함하는 기판(100), 상기 기판(100) 상에 형성되는 보호층(500), 상기 구동 영역에 배치되고, 상기 발광소자(400)를 구동하는 박막트랜지스터(600), 상기 박막트랜지스터(600) 상에 형성되는 금속 반사막(200), 상기 발광 영역에 배치되는 발광소자(400), 및 상기 발광소자(400) 상에 형성되는 TCO를 포함할 수 있다.
예를 들어, 상기 박막트랜지스터(600) 및 상기 발광소자(400)는 상기 기판(100) 상에 일체로 형성될 수 있다.
일 실시예에서, 상기 발광소자(400) 및 상기 박막트랜지스터(600)는 박막트랜지스터-발광소자 통합 기판을 이용하여 일괄 제조될 수 있다.
특히, 발광소자-박막트랜지스터 인테그레이션 구조(10)에서, 발광소자(400)는 박막트랜지스터(600)의 상부에 형성될 수 있다.
도 25를 참조하면, 발광소자-박막트랜지스터 인테그레이션 구조(10)는 상기 박막트랜지스터(600)- 발광소자(400) 통합 기판을 제조하는 단계(S310), 상기 발광소자층을 에칭하는 단계(S320), 상기 금속 반사막(200)을 에칭하는 단계(S330), 상기 TCO 및 상기 발광소자(400) 상에 절연 보호막(DP)을 형성하는 단계(S340), 상기 TCO의 상부를 노출하는 단계(S350), 게이트 인슐레이터(GI)를 에칭하는 단계(S360), 금속 박막을 증착하는 단계(S370), 및 상기 박막트랜지스터(600)의 게이트(620), 소스 박막(630), 및 드레인 박막(640)을 형성하는 단계(S380)를 통해 제조될 수 있다.
도 26은 도 25의 제조 방법에 따라 발광소자-박막트랜지스터 통합 기판이 제조된 것을 나타내는 도면이다.
도 26을 참조하면, 예를 들어, 상기 박막트랜지스터-발광소자 통합 기판은 상기 기판(100), 상기 보호층(500), 박막트랜지스터층, 상기 금속 반사막(200), 발광소자층, 및 상기 TCO가 순차적으로 적층될 수 있다.
즉, 박막트랜지스터-발광소자 통합 기판은 상기 발광소자-박막트랜지스터 통합 기판과 달리, 발광소자층이 박막트랜지스터층 상부에 배치될 수 있다.
이에 따라, 발광소자-박막트랜지스터 인테그레이션 구조(10)에서 발광소자(400)는 박막트랜지스터(600)의 상부에 형성될 수 있다.
도 27은 도 26의 발광소자-박막트랜지스터 통합 기판을 사용하여 발광소자-박막트랜지스터 인테그레이션 구조(10)가 제조되는 과정을 나타내는 도면이다.
상기 박막트랜지스터-발광소자 통합 기판을 제조하는 단계(S310)는 상기 기판(100), 상기 보호층(500), 박막트랜지스터층, 상기 금속 반사막(200), 발광소자층, 및 상기 TCO가 순차적으로 적층된 상기 박막트랜지스터- 발광소자 통합 기판을 제조할 수 있다.
상기 발광소자층을 에칭하는 단계(S320)는 박막트랜지스터층을 노출시키기 위하여, 발광소자층에서 발광 영역을 제외한 부분을 에칭할 수 있다.
여기서, 발광소자층 상부의 TCO가 발광소자층과 함께 에칭될 수 있다.
상기 금속 반사막(200)을 에칭하는 단계(S330)는 제1 PR 패터닝을 수행하고, 금속 반사막(200)을 건식 에칭 또는 습식 에칭할 수 있다.
예를 들어, 금속 반사막(200)이 에칭됨에 따라, 박막트랜지스터층의 구동 영역이 노출될 수 있다.
상기 TCO 및 상기 발광소자(400) 상에 절연 보호막(DP)을 형성하는 단계(S340)는 발광소자(400)를 보호하기 위한 절연 보호막(DP)을 증착할 수 있다.
예를 들어, 절연 보호막(DP)은 SiO2, TiO2, ZrO2, 및 Al2O3 중 적어도 하나를 포함할 수 있다.
상기 TCO의 상부를 노출하는 단계(S350)는 제2 PR 패터닝을 수행하고, 건식 에칭 또는 습식 에칭으로 TCO의 상부를 노출할 수 있다.
TCO는 발광소자(400)의 발광층(420)에서 방출된 광원이 외부로 출력될 수 있도록 투명성을 가지는 물질로 구성될 수 있다.
따라서, 발광소자(400)의 발광층(420)에서 출력되는 광이 노출된 TCO의 상부로 통과될 수 있다.
게이트 인슐레이터를 에칭하는 단계(S360)는 제3 PR 패터닝을 수행하고, 게이트 인슐레이터(GI)를 건식 에칭 또는 습식 에칭할 수 있다.
금속 박막을 증착하는 단계(S370)는 금속 물질을 증착함으로써, 발광소자(400)와 박막트랜지스터(600)를 전기적으로 연결하기 위한 금속 박막을 형성할 수 있다.
상기 박막트랜지스터(600)의 게이트(620), 소스 박막(630), 및 드레인 박막(640)을 형성하는 단계(S380)는 제4 PR 패터닝을 수행하고, 전극 패터닝을 수행함으로써, 게이트(620), 소스 박막(630), 및 드레인 박막(640)을 형성할 수 있다.
이와 같이, 본 발명의 실시예들에 따른 발광소자-박막트랜지스터 인테그레이션 구조(10)는 트랜스퍼 공정 없이 기판(100) 상에 직접 제작될 수 있다.
또한, 발광소자-박막트랜지스터 인테그레이션 구조(10)는 박막트랜지스터-발광소자 통합 기판을 사용함으로써, 기판(100) 상에 일괄 제조될 수 있다.
또한, 발광소자-박막트랜지스터 인테그레이션 구조(10)는 기판(100) 상부에 금속 반사막(200)을 포함하고, 금속 반사막(200)을 이용하여 발광소자(400)의 발광층(420)에서 발생한 빛을 상부로 추출함으로써, 발광소자(400)의 상단으로 방출되는 빛의 양과 광추출 효율을 증가시킬 수 있다.
이상에서 설명된 장치는 하드웨어 구성요소, 소프트웨어 구성요소, 및/또는 하드웨어 구성요소 및 소프트웨어 구성요소의 조합으로 구현될 수 있다. 예를 들어, 실시예들에서 설명된 장치 및 구성요소는, 예를 들어, 프로세서, 콘트롤러, ALU(arithmetic logic unit), 디지털 신호 프로세서(digital signal processor), 마이크로컴퓨터, FPA(field programmable array), PLU(programmable logic unit), 마이크로프로세서, 또는 명령(instruction)을 실행하고 응답할 수 있는 다른 어떠한 장치와 같이, 하나 이상의 범용 컴퓨터 또는 특수 목적 컴퓨터를 이용하여 구현될 수 있다. 처리 장치는 운영 체제(OS) 및 상기 운영 체제 상에서 수행되는 하나 이상의 소프트웨어 애플리케이션을 수행할 수 있다. 또한, 처리 장치는 소프트웨어의 실행에 응답하여, 데이터를 접근, 저장, 조작, 처리 및 생성할 수도 있다. 이해의 편의를 위하여, 처리 장치는 하나가 사용되는 것으로 설명된 경우도 있지만, 해당 기술분야에서 통상의 지식을 가진 자는, 처리 장치가 복수 개의 처리 요소(processing element) 및/또는 복수 유형의 처리 요소를 포함할 수 있음을 알 수 있다. 예를 들어, 처리 장치는 복수 개의 프로세서 또는 하나의 프로세서 및 하나의 콘트롤러를 포함할 수 있다. 또한, 병렬 프로세서(parallel processor)와 같은, 다른 처리 구성(processing configuration)도 가능하다.
이상과 같이 실시예들이 비록 한정된 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.

Claims (15)

  1. 발광 영역 및 구동 영역을 포함하는 기판;
    상기 기판 상에 형성되는 금속 반사막;
    상기 금속 반사막 상부에 형성되는 버퍼층;
    상기 발광 영역에 배치되는 발광소자;
    상기 발광소자 상에 형성되는 보호층;
    상기 구동 영역에 배치되고, 상기 발광소자를 구동하는 박막트랜지스터; 및
    상기 발광소자의 캐소드 전극과 상기 금속 반사막을 전기적으로 연결하는 오믹 컨택 메탈을 포함하고,
    상기 발광소자 및 상기 박막트랜지스터는 상기 기판 상에 일체로 형성되는 것을 특징으로 하는,
    발광소자-박막트랜지스터 인테그레이션 구조.
  2. 제1항에 있어서,
    상기 박막트랜지스터의 활성층은 상기 발광소자의 발광층보다 하부에 배치되는 것을 특징으로 하는,
    발광소자-박막트랜지스터 인테그레이션 구조.
  3. 제2항에 있어서,
    상기 박막트랜지스터의 소스 박막은 상기 발광소자로부터 방출되는 광이 상기 박막트랜지스터의 상기 활성층으로 유입되는 것을 차단하는 것을 특징으로 하는,
    발광소자-박막트랜지스터 인테그레이션 구조.
  4. 제2항에 있어서,
    상기 박막트랜지스터의 상기 활성층은 비정질 실리콘, 나노 결정질 실리콘, 마이크로 결정질 실리콘, 폴리 결정질 실리콘, 및 InGaZnO 계열 물질 중 적어도 하나를 포함하는 산화물반도체인 것을 특징으로 하는,
    발광소자-박막트랜지스터 인테그레이션 구조.
  5. 제2항에 있어서,
    기판 상에 금속 반사막을 형성하는 단계;
    상기 금속 반사막 상부에 버퍼층을 형성하는 단계;
    상기 기판 상부의 발광 영역에 발광소자를 형성하는 단계;
    상기 발광소자의 상부에 보호층을 형성하는 단계;
    상기 기판 상부의 구동 영역에 박막트랜지스터를 형성하는 단계; 및
    오믹 컨택 메탈을 이용하여 상기 발광소자의 캐소드 전극과 상기 금속 반사막을 전기적으로 연결하는 단계를 포함하는 공정으로 제조되는 것을 특징으로 하는,
    발광소자-박막트랜지스터 인테그레이션 구조.
  6. 제1항에 있어서,
    상기 발광소자 및 상기 박막트랜지스터는 발광소자-박막트랜지스터 통합 기판을 이용하여 일괄 제조되고,
    상기 발광소자-박막트랜지스터 통합 기판은,
    상기 기판, 상기 금속 반사막, 상기 버퍼층, 발광소자층, 상기 보호층, 및 박막트랜지스터층이 순차적으로 적층된 것을 특징으로 하는,
    발광소자-박막트랜지스터 인테그레이션 구조.
  7. 제6항에 있어서,
    상기 발광소자-박막트랜지스터 통합 기판을 제조하는 단계;
    상기 발광소자층의 노출을 위해 상기 박막트랜지스터층을 에칭하는 단계;
    광 방지막을 형성하는 단계;
    상기 박막트랜지스터의 게이트를 형성하는 단계;
    상기 발광소자층 상부에 TCO를 형성하는 단계;
    상기 TCO와 상기 박막트랜지스터 사이에 절연 보호막을 형성하는 단계;
    상기 박막트랜지스터의 소스 박막 및 드레인 박막을 형성하는 단계; 및
    오믹 컨택 메탈을 이용하여 상기 발광소자의 캐소드 전극과 상기 금속 반사막을 전기적으로 연결하는 단계를 포함하는 공정으로 제조되는 것을 특징으로 하는,
    발광소자-박막트랜지스터 인테그레이션 구조.
  8. 제1항에 있어서,
    상기 발광소자 및 상기 박막트랜지스터는 발광소자-박막트랜지스터 통합 기판을 이용하여 일괄 제조되고,
    상기 발광소자-박막트랜지스터 통합 기판은,
    상기 기판, 상기 금속 반사막, 상기 버퍼층, 발광소자층, TCO, 상기 보호층, 및 박막트랜지스터층이 순차적으로 적층된 것을 특징으로 하는,
    발광소자-박막트랜지스터 인테그레이션 구조.
  9. 제1항에 있어서,
    상기 금속 반사막은,
    Ag 및 Al중 적어도 하나를 포함하고, 상기 발광소자로부터 발생하는 광을 반사함으로써 상기 발광소자의 광추출 효율을 증가시키는 것을 특징으로 하는,
    발광소자-박막트랜지스터 인테그레이션 구조.
  10. 제1항에 있어서,
    상기 발광소자의 반도체 박막은 물리적 증착 방식 및 화학적 증착 방식에 추가에너지가 공급됨으로써 저온 성장되고,
    상기 기판은 유리 기판, 스테인리스 스틸 기판, 및 고분자 기판 중 적어도 하나인 것을 특징으로 하는,
    발광소자-박막트랜지스터 인테그레이션 구조.
  11. 제10항에 있어서,
    상기 물리적 증착 방식은 스퍼터링 방식, e-beam 증착 방식, 열증착 방식 중 적어도 하나를 이용하는 것을 특징으로 하는,
    발광소자-박막트랜지스터 인테그레이션 구조.
  12. 제10항에 있어서,
    상기 추가에너지는 이온빔, 전자빔, 플라즈마, 자외선, 레이저, LED광 중 적어도 하나를 이용하는 것을 특징으로 하는,
    발광소자-박막트랜지스터 인테그레이션 구조.
  13. 발광 영역 및 구동 영역을 포함하는 기판;
    상기 기판 상에 형성되는 보호층;
    상기 구동 영역에 배치되고, 상기 발광소자를 구동하는 박막트랜지스터;
    상기 박막트랜지스터 상에 형성되는 금속 반사막;
    상기 발광 영역에 배치되는 발광소자; 및
    상기 발광소자 상에 형성되는 TCO를 포함하고,
    상기 박막트랜지스터 및 상기 발광소자는 상기 기판 상에 일체로 형성되는 것을 특징으로 하는,
    발광소자-박막트랜지스터 인테그레이션 구조.
  14. 제13항에 있어서,
    상기 발광소자 및 상기 박막트랜지스터는 박막트랜지스터-발광소자 통합 기판을 이용하여 일괄 제조되고,
    상기 박막트랜지스터-발광소자 통합 기판은,
    상기 기판, 상기 보호층, 박막트랜지스터층, 상기 금속 반사막, 발광소자층, 및 상기 TCO가 순차적으로 적층된 것을 특징으로 하는,
    발광소자-박막트랜지스터 인테그레이션 구조.
  15. 제14항에 있어서,
    상기 박막트랜지스터- 발광소자 통합 기판을 제조하는 단계;
    상기 박막트랜지스터층의 노출을 위해 상기 발광소자층을 에칭하는 단계;
    상기 금속 반사막을 에칭하는 단계;
    상기 TCO 및 상기 발광소자 상에 절연 보호막을 형성하는 단계;
    상기 TCO의 상부를 노출하는 단계;
    GI를 에칭하는 단계;
    금속 박막을 증착하는 단계; 및
    상기 박막트랜지스터의 게이트, 소스 박막, 및 드레인 박막을 형성하는 단계를 포함하는 공정으로 제조되는 것을 특징으로 하는,
    발광소자-박막트랜지스터 인테그레이션 구조.
PCT/KR2022/015504 2021-10-19 2022-10-13 발광소자-박막트랜지스터 인테그레이션 구조 WO2023068654A1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20210138964 2021-10-19
KR10-2021-0138964 2021-10-19
KR10-2022-0129462 2022-10-11
KR1020220129462A KR20230055956A (ko) 2021-10-19 2022-10-11 발광소자-박막트랜지스터 인테그레이션 구조

Publications (1)

Publication Number Publication Date
WO2023068654A1 true WO2023068654A1 (ko) 2023-04-27

Family

ID=86058244

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2022/015504 WO2023068654A1 (ko) 2021-10-19 2022-10-13 발광소자-박막트랜지스터 인테그레이션 구조

Country Status (1)

Country Link
WO (1) WO2023068654A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180046494A (ko) * 2016-10-28 2018-05-09 엘지디스플레이 주식회사 발광 다이오드 디스플레이 장치
KR20180102422A (ko) * 2017-03-07 2018-09-17 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치
CN111463231A (zh) * 2020-04-13 2020-07-28 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法
KR20210073955A (ko) * 2019-12-11 2021-06-21 삼성전자주식회사 디스플레이 장치 및 그 제조 방법
KR20210108124A (ko) * 2020-02-25 2021-09-02 삼성전자주식회사 디스플레이 장치 및 이에 구비되는 디스플레이 패널

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180046494A (ko) * 2016-10-28 2018-05-09 엘지디스플레이 주식회사 발광 다이오드 디스플레이 장치
KR20180102422A (ko) * 2017-03-07 2018-09-17 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치
KR20210073955A (ko) * 2019-12-11 2021-06-21 삼성전자주식회사 디스플레이 장치 및 그 제조 방법
KR20210108124A (ko) * 2020-02-25 2021-09-02 삼성전자주식회사 디스플레이 장치 및 이에 구비되는 디스플레이 패널
CN111463231A (zh) * 2020-04-13 2020-07-28 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法

Similar Documents

Publication Publication Date Title
WO2020036271A1 (ko) 발광 소자, 이의 제조방법 및 발광 소자를 포함하는 표시 장치
WO2014104702A1 (en) Organic light emitting element, organic light emitting display device, and method of manufacturing the organic light emitting display device
WO2009128669A2 (ko) 발광 소자 및 그 제조방법
WO2019088763A1 (ko) 반도체 소자
WO2019124843A1 (ko) 칩 스케일 패키지 발광 다이오드
WO2020017722A1 (ko) 표시 장치
WO2010114313A2 (ko) 태양전지 및 이의 제조방법
WO2020091171A1 (ko) 발광 소자 구조물 및 발광 소자의 제조방법
WO2018044102A1 (ko) 칩 스케일 패키지 발광 다이오드
WO2021049725A1 (ko) 발광 소자, 이의 제조 방법 및 이를 포함하는 표시 장치
WO2020027397A1 (ko) 발광 소자, 이의 제조방법 및 발광 소자를 포함하는 표시 장치
WO2020184777A1 (ko) 산화물 반도체 박막 트랜지스터의 제조 방법
WO2021040162A1 (ko) 발광 소자, 이의 제조 방법 및 이를 포함하는 표시 장치
WO2022164168A1 (ko) 발광 소자, 발광 소자를 포함하는 발광 소자 유닛, 및 표시 장치
WO2020111452A1 (ko) 표시 장치
WO2022045698A1 (ko) 표시 장치
WO2021054551A1 (ko) 발광 소자 및 이를 포함하는 표시 장치
WO2021002599A1 (ko) 발광 소자, 이의 제조 방법 및 표시 장치
WO2021132841A1 (ko) Led 표시장치 및 led소자 제조방법
WO2023068654A1 (ko) 발광소자-박막트랜지스터 인테그레이션 구조
WO2021118182A1 (ko) 발광 소자 및 이를 포함하는 표시 장치
WO2020130244A1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
WO2023033297A1 (ko) 발광 소자 및 이를 포함한 표시 장치, 및 발광 소자의 제조 방법
WO2021246572A1 (ko) 발광 소자, 이의 제조 방법 및 표시 장치
WO2022019705A2 (ko) 발광 소자, 이의 제조 방법 및 표시 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22883877

Country of ref document: EP

Kind code of ref document: A1