WO2020130244A1 - 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법 - Google Patents

유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법 Download PDF

Info

Publication number
WO2020130244A1
WO2020130244A1 PCT/KR2019/006170 KR2019006170W WO2020130244A1 WO 2020130244 A1 WO2020130244 A1 WO 2020130244A1 KR 2019006170 W KR2019006170 W KR 2019006170W WO 2020130244 A1 WO2020130244 A1 WO 2020130244A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
light emitting
lift
organic light
display device
Prior art date
Application number
PCT/KR2019/006170
Other languages
English (en)
French (fr)
Inventor
정세훈
기성훈
김재식
김재익
이연화
이준구
장철민
정은
Original Assignee
삼성디스플레이주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이주식회사 filed Critical 삼성디스플레이주식회사
Priority to CN201980083789.2A priority Critical patent/CN113196516A/zh
Priority to US17/414,649 priority patent/US20220052267A1/en
Publication of WO2020130244A1 publication Critical patent/WO2020130244A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/125—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/221—Changing the shape of the active layer in the devices, e.g. patterning by lift-off techniques
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/824—Cathodes combined with auxiliary electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80522—Cathodes combined with auxiliary electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations

Definitions

  • Embodiments of the present invention relates to an organic light emitting display device and a manufacturing method thereof, and more particularly, to an organic light emitting display device capable of reducing defects and simplifying a process, and a method of manufacturing the same.
  • a fine metal mask can be used as a technique for depositing an organic light emitting layer on a substrate, but due to the shadow effect of the metal mask, there is a limitation in manufacturing a high resolution organic light emitting display device, which is an alternative. Deposition techniques are required.
  • a pixel electrode and a pixel defining layer covering an end of the pixel electrode are formed on a substrate;
  • a lift-off layer and a photoresist are sequentially formed on the pixel electrode and the pixel defining layer; Patterning the lift-off layer and the photoresist to form an opening exposing a top surface of the pixel electrode and a portion of the pixel defining layer; Sequentially forming an intermediate layer including a light emitting layer on the opening and the photoresist, and a counter electrode; Forming a passivation layer so as to completely cover the top and ends of the counter electrode; And removing the lift-off layer and photoresist remaining outside the opening.
  • the photoresist may be patterned by a photolithography process.
  • the lift-off layer may be formed to include a fluoropolymer.
  • the opening may be formed by etching the lift-off layer with a first solvent containing fluorine.
  • the first deposition process may use a physical vapor deposition process.
  • the third deposition process may use a chemical vapor deposition process or an atomic layer deposition process.
  • dry etching may be performed in the same chamber in which the third deposition process is performed.
  • an auxiliary electrode may be further formed on the pixel defining layer, and the counter electrode may be formed to contact the auxiliary electrode.
  • the remaining lift-off layer may be removed using a second solvent containing fluorine.
  • the following (a1) to (a5) Performing a first unit process comprising: (a1) sequentially forming a first lift-off layer and a first photoresist on the first and second pixel electrodes and the pixel defining layer; (a2) patterning the first lift-off layer and the first photoresist to form a first opening exposing a top surface of the first pixel electrode and a portion of the pixel defining layer; (a3) sequentially forming a first intermediate layer including a first light emitting layer on the first opening and the first photoresist, and a first counter electrode; (a4) forming a first passivation layer to completely cover the top and end portions of the first counter electrode; And (a5) removing the first lift-off layer and the first photoresist remaining outside the first opening.
  • a second unit process including (b1) to (b5) below is performed.
  • (B1) sequentially forming a second lift-off layer and a second photoresist on the first passivation layer, the second pixel electrode, and the pixel defining layer;
  • (b2) patterning the second lift-off layer and the second photoresist to form a second opening exposing a top surface of the second pixel electrode and a portion of the pixel defining layer;
  • (b3) sequentially forming a second intermediate layer including a second light emitting layer on the second opening and the second photoresist, and a second opposing electrode;
  • (b5) removing the second lift-off layer and the second photoresist remaining outside the second opening.
  • the color emitted from the first emission layer and the color emitted from the second emission layer may be formed differently.
  • dry etching may be performed in the first chamber.
  • the second intermediate layer, the second opposing electrode, and the second passivation layer may be formed in a second chamber different from the first chamber.
  • the intermediate layer may be formed to further include at least one layer of a hole injection layer, a hole transport layer, an electron transport layer, and an electron import layer.
  • the sealing member is continuously disposed on the first passivation layer and the second passivation layer, and further includes a sealing member including at least one organic layer and at least one inorganic layer.
  • the first and second pixel electrodes are spaced apart on the substrate; A pixel defining layer covering ends of the first and second pixel electrodes; First and second intermediate layers respectively including first and second light emitting layers disposed as islands on the first and second pixel electrodes; First and second counter electrodes arranged in island patterns on the first and second intermediate layers, respectively; First and second passivation layers respectively disposed on the first and second counter electrodes in an island pattern and completely covering the first and second counter electrodes; An encapsulation member covering the first and second passivation layers is provided.
  • the first passivation layer and the second passivation layer may include a nitride-based material.
  • the passivation layer by forming the passivation layer by a vapor deposition method having excellent step coverage, it is possible to completely reduce the defects of the light emitting device by completely covering the counter electrode.
  • FIG. 1 is a cross-sectional view schematically showing an organic light emitting display device 1 according to a first embodiment.
  • FIG. 2 is a plan view showing a part of FIG. 1.
  • FIG. 3 is a schematic process diagram of a method of manufacturing the organic light emitting display device 1 according to the first embodiment.
  • FIG. 4 schematically illustrates steps in which the first to third pixel electrodes 101, 102, 103 and the pixel defining layer 110 are formed on the substrate 100 of the organic light emitting display device 1 according to the first embodiment. It is one section.
  • 5A to 5F are cross-sectional views schematically illustrating a first unit process of the organic light emitting diode display 1 according to the first embodiment.
  • 6A to 6F are cross-sectional views schematically illustrating a second unit process of the organic light emitting diode display 1 according to the first embodiment.
  • FIG. 7A to 7F are cross-sectional views schematically illustrating a third unit process of the organic light emitting diode display 1 according to the first embodiment.
  • FIG. 8 is an enlarged cross-sectional view of the portion VIII of FIG. 5D.
  • FIG. 10 is a cross-sectional view schematically showing an organic light emitting display device 2 according to a second embodiment.
  • FIG. 11 illustrates first to third pixel electrodes 101, 102, 103, an auxiliary electrode 120, and a pixel defining layer 110 on the substrate 100 of the organic light emitting diode display 2 according to the second embodiment. It is a cross-sectional view schematically showing the steps formed.
  • 12A to 12F are cross-sectional views schematically illustrating a first unit process of the organic light emitting diode display 2 according to the second embodiment.
  • a pixel electrode and a pixel defining layer covering an end of the pixel electrode are formed on a substrate;
  • a lift-off layer and a photoresist are sequentially formed on the pixel electrode and the pixel defining layer; Patterning the lift-off layer and the photoresist to form an opening exposing a top surface of the pixel electrode and a portion of the pixel defining layer; Sequentially forming an intermediate layer including a light emitting layer on the opening and the photoresist, and a counter electrode; Forming a passivation layer so as to completely cover the top and ends of the counter electrode; And removing the lift-off layer and photoresist remaining outside the opening.
  • FIG. 1 is a cross-sectional view schematically showing an organic light emitting display device 1 according to a first embodiment
  • FIG. 2 is a plan view showing a part of FIG. 1.
  • the organic light emitting diode display 1 includes a first pixel electrode 101, a second pixel electrode 102, and a third pixel electrode 103 on the substrate 100. ), a plurality of pixel electrodes are spaced apart from each other.
  • the pixel defining layer 110 covers the ends of the plurality of first to third pixel electrodes 101, 102, and 103, and defines an emission region and prevents electric field concentration at each pixel electrode end.
  • First to third intermediate layers 301, 302, and 303 including first to third light emitting layers are positioned on the first to third pixel electrodes 101, 102, and 103, respectively, and the first to third The first to third counter electrodes 401, 402 and 403 are positioned on the intermediate layers 301, 302, and 303, respectively.
  • the first to third pixel electrodes 101, 102, 103, the first to third intermediate layers 301, 302, 303, and the first to third counter electrodes 401, 402, 403 are island-type, respectively. Have a pattern.
  • the island-type pattern may be patterned in an island shape in which a certain region is distinguished from other regions surrounding the predetermined region.
  • the first to third pixel electrodes 101, 102, and 103, and the first to third intermediate layers 301, 302, 303 may be deposited by physical vapor deposition (PVD), respectively.
  • First to third passivation layers 501, 502, and 503 having island-type patterns are positioned on the first to third counter electrodes 401, 402, and 403, respectively.
  • the first to third passivation layers 501, 502, and 503 are materials capable of being deposited by chemical vapor deposition (CVD) or atomic layer deposition (ALD), which has better step coverage than physical vapor deposition. It can be made of.
  • the first to third passivation layers 501, 502, and 503 may include nitride-based materials.
  • the first to third passivation layers 501, 502, and 503 completely cover the first to third intermediate layers 301, 302, and 303, respectively, and the first to third counter electrodes 401, 402, and 403, respectively.
  • the first to third intermediate layers 301, 302, and 303 and the first to third counter electrodes 401, 402, and 403 can be prevented from deteriorating during the process.
  • the widths of the first to third passivation layers 501, 502, and 503 are the first to third intermediate layers 301, 302, 303, and the first to third counter electrodes 401, 402, 403, respectively. It can be formed with a larger area than the width of.
  • the encapsulation member 700 may be disposed on the first to third passivation layers 501, 502, 503. have.
  • the encapsulation member 700 may include at least one organic layer and at least one inorganic layer. 1 shows a structure in which the first inorganic layer 701, the organic layer 702, and the second inorganic layer 703 are sequentially stacked.
  • the first and second inorganic layers 701 and 703 include aluminum nitride (AlN), aluminum oxide (Al2O3) titanium nitride (TiN), titanium oxide (TiO2), silicon oxynitride (SiON), silicon nitride (SiNx), and silicon oxide ( SiOx) and the like.
  • the sealing member 700 may prevent moisture permeation to prevent damage to the organic light-emitting device susceptible to moisture together with the first to third passivation layers 501, 502, and 503 described above.
  • the first to third light emitting layers (not shown) included in the first to third intermediate layers 301, 302, and 303 located in the first to third subpixels P1, P2, and P3 may emit light of different colors. Can release.
  • the first subpixel P1 may emit red light
  • the second subpixel P2 may emit green light
  • the third subpixel P3 may emit blue light.
  • three sub-pixels are arranged, but the present invention is not limited thereto.
  • FIG. 3 is a schematic process diagram of a method of manufacturing the organic light emitting display device 1 according to the first embodiment
  • FIG. 4 is a first process on the substrate 100 of the organic light emitting display device 1 according to the first embodiment
  • 3A to 5F are cross-sectional views schematically illustrating steps in which the third pixel electrodes 101, 102, and 103 are formed
  • FIGS. 5A to 5F are views of the organic light emitting display device 1 according to the first embodiment.
  • 6A to 6F are cross-sectional views schematically showing a first unit process
  • FIGS. 6A to 6F are cross-sectional views schematically showing a second unit process of the organic light emitting diode display 1 according to the first embodiment
  • FIG. 7A to 7F are 8 is a cross-sectional view schematically illustrating a third unit process of the organic light emitting diode display 1 according to the first embodiment
  • FIG. 8 is an enlarged cross-sectional view of FIG. 5D
  • FIG. 9 is an enlarged view of FIG. 5E. It is one section.
  • a pixel electrode and a pixel defining layer covering an end of the pixel electrode are formed on a substrate (S10 ), and the pixel electrode and A lift-off layer and a photoresist are sequentially formed on the pixel defining layer (S20), and the lift-off layer and the photoresist are patterned to form an opening exposing a top surface of the pixel electrode and a portion of the pixel defining layer (S30) ), an intermediate layer including a light emitting layer on the opening and the photoresist, and a counter electrode are sequentially formed (S40), a passivation layer is formed so as to completely cover the top and ends of the counter electrode (S50), and the And removing the lift-off layer and photoresist remaining outside the opening (S60).
  • the manufacturing method will be described in detail with reference to FIGS. 4 to 9.
  • a plurality of pixel electrodes including a first pixel electrode 101, a second pixel electrode 102, and a third pixel electrode 103 is formed on the substrate 100.
  • the substrate 100 may be formed using various materials.
  • the substrate 100 may be formed using glass or plastic.
  • Plastics include polyimide, polyethylenenaphthalate, polyethyleneterephthalate, polyarylate, polycarbonate, polyetherlmide, or polyethersulfone, etc. Likewise, it can be made of a material having excellent heat resistance and durability.
  • a buffer layer (not shown) for forming a smooth surface on the upper portion of the substrate 100 and blocking impurity elements from penetrating may be further formed.
  • the buffer layer (not shown) may be formed of a single layer or multiple layers of silicon nitride and/or silicon oxide.
  • the first to third pixel electrodes 101, 102, and 103 may be formed by forming a conductive material layer (not shown) and then patterning it into an island type.
  • the conductive material layer may include a reflective film formed of Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, or a compound thereof, or a transparent conductive oxide (TCO) film above or below the aforementioned reflective film.
  • the conductive material layer may be a thin film containing silver (Ag) or a silver (Ag) alloy, or may include a transparent conductive oxide film formed on the thin film.
  • the first to third pixel electrodes 101, 102, and 103 may be reflective electrodes or translucent electrodes.
  • An insulating film (not shown) is formed on the substrate 100 on which the first to third pixel electrodes 101, 102, and 103 are formed, and patterned to form the pixel defining layer 110.
  • the pixel defining layer 110 covers ends of the first to third pixel electrodes 101, 102, and 103.
  • the pixel defining layer 110 may be formed of an organic insulating material or an inorganic insulating material.
  • the pixel-defining layer 110 includes general-purpose polymers (PMMA, PS), acrylic polymers, imide polymers, aryl ether polymers, amide polymers, fluorine polymers, p-xylene polymers, vinyl alcohol polymers, and the like. It may be formed of an organic insulating film containing these blends.
  • PMMA general-purpose polymers
  • acrylic polymers acrylic polymers, imide polymers, aryl ether polymers, amide polymers, fluorine polymers, p-xylene polymers, vinyl alcohol polymers, and the like. It may be formed of an organic insulating film containing these blends.
  • the first to third pixel electrodes 101, 102, and 103 are first to third positioned between the substrate 100 and the first to third pixel electrodes 101, 102, and 103. 3 may be formed to be electrically connected to each of the thin film transistors (not shown).
  • the first lift-off layer LOL1 and the first photoresist PR1 are sequentially formed on the structure of FIG. 4.
  • the first lift-off layer LOL1 may be a non-photosensitive organic material.
  • the first lift-off layer LOL1 may include a fluoroploymer.
  • the fluoropolymer included in the first lift-off layer LOL1 may be formed of a polymer containing a fluorine content of 20 to 60 wt%.
  • fluoropolymers are polytetrafluoroethylene, polychlorotrifluoroethylene, polydichlorodifluoroethylene, chlorotrifluoroethylene and dichlorodifluoro Among copolymers of roethylene, copolymers of tetrafluoroethylene and perfluoroalkylvinylether, and copolymers of chlorotrifluoroethylene and perfluoroalkylvinylether It may include at least one.
  • the first lift-off layer LOL1 may be formed by a coating method, a printing method, or a vapor deposition method.
  • the first photoresist PR1 is formed on the first lift-off layer LOL1.
  • the first photoresist PR1 at a position corresponding to the first pixel electrode 101 is exposed through the first photomask M1 including the light transmitting portion M11 and the light blocking portion M12.
  • the first photoresist PR1 is developed.
  • the first photoresist PR1 can be either positive or negative. In this embodiment, a positive type will be described as an example.
  • a first opening C1 is formed in a portion corresponding to the first pixel electrode 101.
  • the first lift-off layer LOL1 is etched using the patterned first photoresist PR1 of FIG. 5B as an etching mask.
  • the etching solution uses a solvent capable of etching the fluoropolymer.
  • the first solvent may include hydrofluoroether.
  • Hydrofluoroether is an electrochemically stable material with low interaction with other materials, and an environmentally stable material with low global warming coefficient and toxicity.
  • the first solvent containing fluorine forms the first undercut profile UC1 under the first opening C1 of the first photoresist PR1.
  • a second opening C2 exposing the upper surface of the first pixel electrode 101 and a portion of the pixel defining layer 110 is formed. Since the first undercut profile UC1 is formed, a wider deposition space can be secured on the first pixel electrode 101.
  • a first intermediate layer 301, a first counter electrode 401 and a first passivation layer 501 including a first emission layer are formed on the structure of FIG. 5C.
  • the first intermediate layer 301, the first counter electrode 401 and the first passivation layer 501 are formed by vacuum deposition.
  • a deposition source (not shown) is disposed in the first chamber CH1, and the deposition incident angle is adjusted and deposited so that the emitted material (not shown) enters the substrate 100.
  • the first counter electrode 401 may be a transmissive electrode or a reflective electrode.
  • the first counter electrode 401 may be a metal thin film or a metal thick film including at least one material of Ag, Mg, Al, Yb, Ca, Li, and Au. Since the first counter electrode 401 is formed to cover the first intermediate layer 301, it may serve as a protective film protecting the first intermediate layer 301, which is vulnerable to moisture and oxygen.
  • the first intermediate layer 301 and the first opposing electrode 401 are deposited on the upper surface of the first pixel electrode 101 positioned in the second opening C2 and a portion of the end portion of the pixel defining layer 110, and the first photo It is also laminated on the resist PR1.
  • the first intermediate layer 301 and the first counter electrode 401 may be deposited by a physical vapor deposition (PVD) process.
  • the first intermediate layer 301 is sputtered in the first chamber CH1, thermal evaporation, E-beam evaporation, laser molecular beam epitaxy, It can be deposited by one of the processes of pulsed laser deposition (Pulsed Laser Deposition).
  • the first counter electrode 401 is formed to cover the first intermediate layer 301 by adjusting the deposition incident angle, chamber pressure, temperature, reaction gas, and the like in the first chamber CH1.
  • the first passivation layer 501 is formed to completely cover the top and end surfaces of the first counter electrode 401.
  • the first passivation layer 501 may be deposited by chemical vapor deposition (CVD) or atomic layer deposition (ALD), which has better step coverage than physical vapor deposition.
  • the first passivation layer 501 may be deposited by one of thermal CVD (plasma CVD), plasma CVD, metal-organic chemical vapor deposition (MOCVD), and hydrogen vapor phase epitaxy (HVPE).
  • the thickness D2 of the first passivation layer 501 deposited on the side surface of the layer LOL1 is the thickness D1 and the first thickness D1 of the first passivation layer 501 deposited on the top surface of the first counter electrode 401. It is thinner than the thickness D3 of the first passivation layer 501 deposited on the upper surface of the lift-off layer LOL1.
  • a dry etching process is performed on the structure of FIG. 5D.
  • the first passivation layer 501 is etched and removed near the region where the 1 undercut profile UC1 is formed.
  • the thickness D1 ′ of the first passivation layer 501 deposited on the top surface of the first counter electrode 401 and the thickness D3 of the first passivation layer 501 deposited on the top surface of the first lift-off layer LOL1. ') has a reduced thickness compared to FIG.
  • the thickness (D2') of the first passivation layer 501 deposited on the side of the lift-off layer LOL1 is reduced compared to before the dry etching and completely removed.
  • a lift-off process is performed on the structure of FIG. 5E.
  • the lift-off process is performed outside the first chamber CH1. In one embodiment, it may be carried out in the air at room temperature.
  • the first intermediate layer 301, the first opposing electrode 401 and the first passivation layer 501 disposed on the first pixel electrode 101 remain in a pattern.
  • the first passivation layer 501 since the first passivation layer 501 is formed by a deposition method having a large step coverage, the first passivation layer 501 completely covers the first counter electrode 401, and thus, in a lift-off process, which is a wet process. The first counter electrode 401 and the first intermediate layer 301 that may be damaged are protected.
  • the area under the first undercut profile UC1 is formed, for example, the lower surface of the first lift-off layer LOL1 and the pixel defining layer 110 in FIGS. 8 and 9.
  • the first passivation layer 501 deposited on the region A1 where the upper surface meets may be an obstacle to the lift-off process.
  • FIGS. 5D, 5E, 8, and 9 illustrate a case where deposition and dry etching are performed in the same first chamber CH1, but the present invention is not limited thereto. Dry etching may be performed in a first chamber CH1 in which deposition is performed and in a subsequent chamber (not shown).
  • the second unit process will be described below. A description overlapping with the first unit process may be omitted.
  • a second lift-off layer LOL2 and a second photoresist PR2 are sequentially formed on the structure of FIG. 5F.
  • the second lift-off layer LOL2 may be the same material as the first lift-off layer LOL1.
  • the second lift-off layer LOL2 may be formed by a coating method, a printing method, or a vapor deposition method.
  • the second photoresist PR2 is formed on the second lift-off layer LOL2.
  • the second photoresist PR2 at a position corresponding to the second pixel electrode 102 is exposed through the second photomask M2 including the light transmitting portion M21 and the light blocking portion M22.
  • the second photoresist PR2 is developed.
  • a third opening C3 is formed in a portion corresponding to the second pixel electrode 102.
  • the second lift-off layer LOL2 is etched using the patterned second photoresist PR2 of FIG. 6B as an etching mask.
  • an etchant uses a solvent capable of etching the fluoropolymer.
  • the first solvent may include hydrofluoroether.
  • the first solvent containing fluorine forms the second undercut profile UC2 under the third opening C3 of the second photoresist PR2.
  • a fourth opening C4 exposing the upper surface of the second pixel electrode 102 and a portion of the pixel defining layer 110 is formed. Since the second undercut profile UC2 is formed, a wider deposition space can be secured on the second pixel electrode 102.
  • a second intermediate layer 302, a second counter electrode 402 and a second passivation layer 502 including a second light emitting layer are formed on the structure of FIG. 6C.
  • the second intermediate layer 302 may be formed to further include at least one of a second emission layer (not shown), a hole injection layer, a hole transport layer, an electron transport layer, and an electron injection layer.
  • the second counter electrode 402 may be a transmissive electrode or a reflective electrode. Since the second counter electrode 402 is formed to cover the second intermediate layer 302, it may serve as a protective film protecting the second intermediate layer 302, which is vulnerable to moisture and oxygen.
  • the second passivation layer 502 is formed to completely cover the top and end surfaces of the second counter electrode 402.
  • the second intermediate layer 302 and the second counter electrode 402 are deposited by a physical vapor deposition (PVD) process, and the second passivation layer 502 has a better step coverage than physical vapor deposition. It can be deposited by vapor deposition (CVD) or atomic layer deposition (ALD).
  • PVD physical vapor deposition
  • ALD atomic layer deposition
  • the second intermediate layer 302, the second counter electrode 402, and the second passivation layer 502 are upper surfaces of the second pixel electrodes 102 positioned in the fourth opening C4, and the pixel defining layer 110. ), and is also deposited on the second photoresist PR2.
  • the second passivation layer 502 is also formed on the lower surface of the second photoresistor PR2, the upper surface of the pixel defining layer 110, and the side surface of the second lift-off layer LOL2 in the region where the second undercut profile UC2 is formed. To be deposited.
  • a lift-off process is performed on the structure of FIG. 6E.
  • the lift-off process is performed outside the second chamber CH2. In one embodiment, it may be carried out in the air at room temperature.
  • the second lift-off layer LOL2 may be removed using a second solvent containing fluorine. Since the lift-off process is performed after the formation of the second intermediate layer 302 including the second emission layer (not shown), it is preferable to use a material having a low reactivity with the second intermediate layer 302 as the second solvent.
  • the second solvent may include a hydrofluoroether as in the first solvent.
  • the second intermediate layer 302, the second opposing electrode 402 and the second passivation layer 502 disposed on the second pixel electrode 102 remain in a pattern.
  • FIGS. 6D and 6E illustrate a case where deposition and dry etching are performed in the same second chamber CH2, but the present invention is not limited thereto. Dry etching may be performed in a second chamber CH2 where deposition is performed and a subsequent chamber (not shown).
  • the third unit process will be described below. Descriptions overlapping with the first and second unit processes may be omitted.
  • a third lift-off layer LOL3 and a third photoresist PR3 are sequentially formed on the structure of FIG. 6F.
  • the third lift-off layer LOL3 may be the same material as the first and second lift-off layers LOL1 and LOL2.
  • the third lift-off layer LOL3 may be formed by a coating method, a printing method, a vapor deposition method, or the like.
  • the third photoresist PR3 is formed on the third lift-off layer LOL3.
  • the third photoresist PR3 at a position corresponding to the third pixel electrode 103 is exposed through the third photomask M3 including the light transmitting portion M31 and the light blocking portion M32.
  • the third photoresist PR3 is developed.
  • a fifth opening C5 is formed in a portion corresponding to the third pixel electrode 103.
  • the third lift-off layer LOL3 is etched using the patterned third photoresist PR3 of FIG. 7B as an etch mask.
  • an etchant uses a solvent capable of etching the fluoropolymer.
  • the first solvent may include hydrofluoroether.
  • the first solvent containing fluorine forms a third undercut profile UC3 under the fifth opening C5 of the third photoresist PR3.
  • a third intermediate layer 303, a third counter electrode 403 and a third passivation layer 503 including a third light emitting layer are formed on the structure of FIG. 7C.
  • the third intermediate layer 303, the third counter electrode 403, and the third passivation layer 503 are formed by vacuum deposition.
  • a deposition source (not shown) is disposed in the third chamber CH3, and the deposition incident angle is adjusted and deposited so that the emitted material (not shown) enters the substrate 100.
  • the third intermediate layer 303 may be formed to further include at least one of a third emission layer (not shown), a hole injection layer, a hole transport layer, an electron transport layer, and an electron injection layer.
  • the third counter electrode 403 may be a transmissive electrode or a reflective electrode. Since the third counter electrode 403 is formed to cover the third intermediate layer 303, it may serve as a protective film protecting the third intermediate layer 303, which is susceptible to moisture and oxygen.
  • the third passivation layer 503 is formed to completely cover the top and end surfaces of the third counter electrode 403.
  • the third intermediate layer 303 and the third counter electrode 403 are deposited by a physical vapor deposition (PVD) process, and the third passivation layer 503 is a step coverage rather than physical vapor deposition. It can be deposited by excellent chemical vapor deposition (CVD) process or atomic layer deposition (ALD) process.
  • PVD physical vapor deposition
  • ALD atomic layer deposition
  • the third intermediate layer 303, the third counter electrode 403, and the third passivation layer 503 are upper surfaces of the third pixel electrodes 103 positioned in the sixth opening C6, and a pixel defining layer 110 ) Is deposited on a part of the end, and is also deposited on the third photoresist PR3.
  • the third passivation layer 503 is also formed on the lower surface of the third photoresistor PR3, the upper surface of the pixel defining layer 110, and the side surface of the third liftoff layer LOL3. To be deposited.
  • a dry etching process is performed on the structure of FIG. 7D.
  • the third passivation layer 503 is etched and removed in the vicinity of the region A3 where the third undercut profile UC3 is formed.
  • a lift-off process is performed on the structure of FIG. 7E.
  • the lift-off process is performed outside the third chamber CH3. In one embodiment, it may be carried out in the air at room temperature.
  • the third lift-off layer LOL3 may be removed using a third solvent containing fluorine. Since the lift-off process is performed after formation of the third intermediate layer 303 including the third emission layer (not shown), it is preferable to use a material having a low reactivity with the third intermediate layer 303 as the third solvent.
  • the second solvent like the first solvent, may include a hydrofluoroether.
  • the third intermediate layer 303, the third opposing electrode 403 and the third passivation layer 503 disposed on the third pixel electrode 103 remain in a pattern.
  • FIGS. 7D and 7E illustrate a case where deposition and dry etching are performed in the same third chamber CH3, but the present invention is not limited thereto.
  • the dry etching may be performed in a third chamber CH3 where deposition is performed and a subsequent chamber (not shown).
  • the encapsulation member 700 may be disposed on the first to third passivation layers 501, 502, 503. have.
  • the encapsulation member 700 may include at least one organic layer and at least one inorganic layer. 1 shows a structure in which the first inorganic layer 701, the organic layer 702, and the second inorganic layer 703 are sequentially stacked.
  • an encapsulating member (see FIG. 1, 700) covering all of the top surfaces of the first to third passivation layers 501, 502, and 503 is disposed.
  • the sealing member 700 may prevent moisture permeation to prevent damage to the organic light-emitting device susceptible to moisture together with the first to third passivation layers 501, 502, and 503 described above.
  • FIG. 10 is a cross-sectional view schematically showing an organic light emitting display device 2 according to a second embodiment
  • FIG. 11 is a first to a first substrate on the substrate 100 of the organic light emitting display device 2 according to the second embodiment.
  • a cross-sectional view schematically showing steps in which the three pixel electrodes 101, 102, 103, the auxiliary electrode 120, and the pixel defining layer 110 are formed, and FIGS. 12A to 12F are organic light emitting display devices according to the second embodiment (2) are sectional views schematically showing the first unit process.
  • the organic light emitting diode display 2 includes the first pixel electrode 101, the second pixel electrode 102, and the third pixel electrode 103 on the substrate 100.
  • a plurality of pixel electrodes are disposed spaced apart from each other, and the pixel defining layer 110 covers the ends of the first to third pixel electrodes 101, 102, and 103 to prevent electric field concentration at each pixel electrode end, Define the light emitting area.
  • the first to third pixel electrodes 101, 102 and 103 and the auxiliary electrode 120 spaced apart from the pixel defining layer 110 are disposed.
  • First to third intermediate layers 301, 302, and 303 including first to third light emitting layers are positioned on the first to third pixel electrodes 101, 102, and 103, respectively, and the first to third The first to third counter electrodes 401, 402 and 403 are positioned on the intermediate layers 301, 302, and 303, respectively.
  • the first to third pixel electrodes 101, 102, 103, the first to third intermediate layers 301, 302, 303, and the first to third counter electrodes 401, 402, 403 are island-type, respectively. Have a pattern.
  • the first to third counter electrodes 401, 402, and 403 extend on the pixel defining layer 110, respectively, and contact the auxiliary electrode 120.
  • the auxiliary electrode 120 is electrically connected to the common power voltage, and the common power voltage is applied to each of the first to third counter electrodes 401, 402, and 403 in contact with the auxiliary electrode 120. Approve.
  • the driving current is transmitted from the driving thin film transistor (not shown) to the first to third pixel electrodes 101, 102, and 103, respectively, and the first to third counter electrodes 401, 402, 403 through the auxiliary electrode 120. ), when the common power voltage is applied, the first to third light emitting layers (not shown) emit light.
  • the first to third passivation layers 501, 502, 153 are disposed on the first to third counter electrodes 401, 402, 403.
  • the first passivation layer 501 completely covers the first counter electrode 401 and extends onto the auxiliary electrode 120, so that an end of the first passivation layer 501 contacts the top surface of the auxiliary electrode 120.
  • the second passivation layer 502 completely covers the second counter electrode 402 and extends onto the auxiliary electrode 120, so that the end of the second passivation layer 502 contacts the top surface of the auxiliary electrode 120.
  • the third passivation layer 503 completely covers the third opposing electrode 403 and extends onto the auxiliary electrode 120, so that an end of the third passivation layer 503 contacts the top surface of the auxiliary electrode 120. .
  • the first to third passivation layers 501, 502, and 503 are patterned by completely covering the first to third intermediate layers 301, 302, and 303 and the first to third counter electrodes 401, 402, and 403, respectively. In the process, damage to the organic light emitting device can be prevented.
  • the first to third pixel electrodes 101, 102, and 103 are arranged spaced apart from each other in an island shape, as in the first embodiment described above, and the first to third intermediate layers 301, 302, and 303 thereon. ) May also be arranged in an island shape.
  • the first to third passivation layers 501, 502 and 503 covering the first to third counter electrodes 401, 402 and 403 may be arranged in an island shape as in the first embodiment described above.
  • An encapsulation member 700 covering all of the top surfaces of the first to third passivation layers 501, 502, 503 and the auxiliary electrode 120 is disposed.
  • the encapsulation member 700 may include at least one organic layer and at least one inorganic layer.
  • FIG. 10 shows a structure in which the first inorganic layer 701, the organic layer 702, and the second inorganic layer 703 are sequentially stacked.
  • a plurality of pixel electrodes including a first pixel electrode 101, a second pixel electrode 102 and a third pixel electrode 103 are formed on a substrate 100, and the first to the first
  • the pixel defining layer 110 covering the ends of the three pixel electrodes 101, 102 and 103 is formed, and the auxiliary electrode 210 is formed on the pixel defining layer 110.
  • Patterning of the first to third pixel electrodes 101, 102, and 103, the pixel defining layer 110, and the auxiliary electrode 120 may be formed by a photolithography process.
  • the first lift-off layer LOL1 and the first photoresist PR1 are sequentially formed on the structure of FIG. 11.
  • the first lift-off layer LOL1 may include a fluoropolymer, and may be formed by a coating method, a printing method, a deposition method, or the like.
  • the first photoresist PR1 is formed on the first lift-off layer LOL1.
  • the first photoresist PR1 at a position corresponding to the first pixel electrode 101 is exposed through the first photomask M1 including the light transmitting portion M11 and the light blocking portion M12.
  • the first photoresist PR1 is developed.
  • a first opening C1 is formed in a portion corresponding to the first pixel electrode 101.
  • the first lift-off layer LOL1 is etched using the patterned first photoresist PR1 of FIG. 12B as an etching mask.
  • the etching solution uses a solvent capable of etching the fluoropolymer.
  • the first solvent may include hydrofluoroether.
  • the first solvent containing fluorine forms the first undercut profile UC1 under the first opening C1 of the first photoresist PR1.
  • a second opening C2 exposing the upper surface of the first pixel electrode 101, a portion of the auxiliary electrode 120, and a portion of the pixel defining layer 110 is formed. Since the first undercut profile UC1 is formed, a wider deposition space can be secured on the first pixel electrode 101.
  • a first intermediate layer 301, a first counter electrode 401 and a first passivation layer 501 including a first emission layer are formed on the structure of FIG. 12C.
  • the first intermediate layer 301 may be formed to further include at least one of a hole injection layer, a hole transport layer, an electron transport layer, and an electron injection layer.
  • the first intermediate layer 301, the first counter electrode 401 and the first passivation layer 501 are formed by vacuum deposition.
  • a deposition source (not shown) is disposed in the first chamber CH1, and the deposition incident angle is adjusted and deposited so that the deposition material emitted from the deposition source (not shown) enters the substrate 100.
  • the first intermediate layer 301 is stacked on the upper surface of the first pixel electrode 101 and a part of the pixel defining layer 110.
  • the first counter electrode 401 is stacked to contact the upper surfaces of the first intermediate layer 301, the pixel defining layer 110 and the auxiliary electrode 120.
  • the first passivation layer 501 is stacked to contact the top surfaces of the first counter electrode 401 and the auxiliary electrode 120.
  • the first intermediate layer 301 and the first counter electrode 401 are deposited by a physical vapor deposition (PVD) process, and the first passivation layer 501 has better step coverage than physical vapor deposition. It can be deposited by vapor deposition (CVD) or atomic layer deposition (ALD).
  • PVD physical vapor deposition
  • ALD atomic layer deposition
  • the first intermediate layer 301, the first counter electrode 401, and the first passivation layer 501 are the top surface of the first pixel electrode 101 positioned in the second opening C2 and the first photoresist ( PR1) It is also laminated on top.
  • the first passivation layer 501 is deposited on the lower surface of the first photoresistor PR1, the upper surface of the auxiliary electrode 120, and the side surface of the second lift-off layer LOL2 in the region where the first undercut profile UC1 is formed. do.
  • a dry etching process is performed on the structure of FIG. 12D.
  • the first passivation layer 501 is etched and removed near the region where the first undercut profile UC2 is formed.
  • the first intermediate layer 301 is disposed on the first pixel electrode 101, and the first counter electrode 401 covering the first intermediate layer is disposed on the pixel defining layer 110. 120, and a first passivation layer 501 covering a portion of the first counter electrode 401 and the auxiliary electrode 120 remains in a pattern.
  • the first counter electrode 401 is connected to the auxiliary electrode 120, thereby reducing the resistance of the common electrode.
  • the second and third unit processes are performed as in the above-described first embodiment to form an intermediate layer, a counter electrode, and a passivation layer on the second pixel electrode 102 and the third pixel electrode (not shown).
  • a color organic light emitting display device can be manufactured. Since the process similar to the above-described first embodiment is repeated, the description is omitted.
  • the passivation layer is formed by a deposition method having a large step coverage
  • the intermediate electrode is completely covered by covering the opposite electrode completely. And protecting the counter electrode, and performing dry etching in the same chamber to prevent damage from atmospheric and moisture outside the chamber, and further forming an auxiliary electrode to prevent voltage drop of the common electrode.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 일 실시예는 기판 상에 화소 전극 및 상기 화소 전극의 단부를 덮는 화소 정의막을 형성함; 상기 화소 전극과 화소 정의막 상에, 리프트오프층 및 포토레지스트를 순차로 형성함; 상기 리프트오프층 및 상기 포토레지스트를 패터닝하여, 상기 화소 전극의 상면 및 화소 정의막의 일부를 노출하는 개구를 형성함; 상기 개구 및 상기 포토레지스트 상에 발광층을 포함하는 중간층, 및 대향 전극을 순차로 형성함; 상기 대향 전극의 상면 및 단부를 완전히 덮도록 패시베이션층을 형성함; 및 상기 개구 외부에 잔존하는 리프트오프층과 포토레지스트를 제거함;을 포함하는 유기 발광 표시 장치의 제조 방법을 제공한다.

Description

유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
본 발명의 실시예들은 유기 발광 표시 장치 및 이의 제조 방법에 관한 것으로서, 더 상세하게는 불량을 줄이고 공정을 간소화 할 수 있는 유기 발광 표시 장치 및 그 제조 방법에 관한 것이다.
유기 발광 표시 장치는 정공 주입 전극과 전자 주입 전극 그리고 이들 사이에 형성되어 있는 유기 발광층을 포함하는 유기 발광 소자를 구비하며, 정공 주입 전극에서 주입되는 정공과 전자 주입 전극에서 주입되는 전자가 유기 발광층에서 결합하여 생성된 엑시톤(exciton)이 여기 상태(excited state)로부터 기저 상태(ground state)로 떨어지면서 빛을 발생시키는 자발광형 표시장치이다.
유기 발광층을 기판 위에 증착하기 위한 기술로 미세 금속 마스크(Fine Metal Mask, FMM)를 사용할 수 있으나, 금속 마스크의 섀도우 현상(shadow effect)으로 인해 고해상도의 유기 발광 표시 장치를 제작하는데 한계가 있어 대안적인 증착 기술이 요구된다.
본 발명의 실시예들은 불량을 줄이고 공정을 간소화 할 수 있는 유기 발광 표시 장치 및 그 제조 방법을 제공하고자 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 실시예는 기판 상에 화소 전극 및 상기 화소 전극의 단부를 덮는 화소 정의막을 형성함; 상기 화소 전극과 화소 정의막 상에, 리프트오프층 및 포토레지스트를 순차로 형성함; 상기 리프트오프층 및 상기 포토레지스트를 패터닝하여, 상기 화소 전극의 상면 및 화소 정의막의 일부를 노출하는 개구를 형성함; 상기 개구 및 상기 포토레지스트 상에 발광층을 포함하는 중간층, 및 대향 전극을 순차로 형성함; 상기 대향 전극의 상면 및 단부를 완전히 덮도록 패시베이션층을 형성함; 및 상기 개구 외부에 잔존하는 리프트오프층과 포토레지스트를 제거함;을 포함하는 유기 발광 표시 장치의 제조 방법을 제공한다.
일 실시예에 있어서, 상기 포토레지스트는 포토리쏘그라피 공정으로 패터닝할 수 있다.
일 실시예에 있어서, 상기 리프트오프층은 불소중합체를 포함하도록 형성할 수 있다.
일 실시예에 있어서, 불소를 포함하는 제1 용매로 상기 리프트오프층을 에칭하여 상기 개구를 형성할 수 있다.
일 실시예에 있어서, 상기 중간층은 제1 증착 공정으로 형성하고, 상기 대향 전극은 제2 증착 공정으로 형성하고, 상기 패시베이션층은 상기 중간층 및 대향 전극보다 스텝 커버리지를 크게 할 수 있는 제3 증착 공정으로 형성할 수 있다.
일 실시예에 있어서, 상기 제1 증착 공정은 물리적 기상 증착 공정을 이용할 수 있다.
일 실시예에 있어서, 상기 제2 증착 공정은 물리적 기상 증착 공정을 이용할 수 있다.
일 실시예에 있어서, 상기 제3 증착 공정은 화학적 기상 증착 공정 또는 원자층 증착 공정을 이용할 수 있다.
일 실시예에 있어서, 제1 내지 제3 증착 공정은 동일한 챔버에서 진행할 수 있다.
일 실시예에 있어서, 상기 제3 증착 공정 후, 제3 증착 공정을 실시한 동일한 챔버 내에서 드라이 에칭을 실시할 수 있다.
일 실시예에 있어서, 상기 드라이 에칭으로, 상기 화소 정의막의 상면이 노출될 수 있다.
일 실시예에 있어서, 상기 화소 정의막의 상에 보조 전극을 더 형성하고, 상기 대향 전극은 상기 보조 전극에 접촉하도록 형성할 수 있다.
일 실시예에 있어서, 상기 패시베이션층 형성 후, 상기 패시베이션층을 형성한 같은 챔버에서 드라이 에칭을 실시하고, 상기 드라이 에칭으로, 상기 보조 전극의 상면이 노출될 수 있다.
일 실시예에 있어서, 상기 잔존하는 리프트오프층을 불소를 포함하는 제2 용매를 사용하여 제거할 수 있다.
일 실시예에 있어서, 상기 리프트오프층을 제거하는 공정은 대기 중에서 실시할 수 있다.
본 발명의 다른 측면에 따르면, 기판 상에 제1 및 제2 화소 전극을 형성하고, 상기 제1 및 제2 화소 전극의 단부를 덮는 화소 정의막을 형성한 후, 하기 (a1) 내지 (a5)를 포함하는 제1 단위 공정을 실시함, (a1) 상기 제1 및 제2 화소 전극과 상기 화소 정의막 상에, 제1 리프트오프층 및 제1 포토레지스트를 순차로 형성함; (a2) 상기 제1 리프트오프층 및 상기 제1 포토레지스트를 패터닝하여, 상기 제1 화소 전극의 상면 및 화소 정의막의 일부를 노출하는 제1 개구를 형성함; (a3) 상기 제1 개구 및 상기 제1 포토레지스트 상에 제1 발광층을 포함하는 제1 중간층, 및 제1 대향 전극을 순차로 형성함; (a4) 상기 제1 대향 전극의 상면 및 단부를 완전히 덮도록 제1 패시베이션층을 형성함; 및 (a5) 상기 제1 개구 외부에 잔존하는 제1 리프트오프층 및 상기 제1 포토레지스트를 제거함, 상기 제1 단위 공정 후, 하기 (b1) 내지 (b5)를 포함하는 제2 단위 공정을 실시함, (b1) 상기 제1 패시베이션층, 상기 제2 화소 전극 및 상기 화소 정의막 상에, 제2 리프트오프층과 제2 포토레지스트를 순차로 형성함; (b2) 상기 제2 리프트오프층 및 상기 제2 포토레지스트를 패터닝하여, 상기 제2 화소 전극의 상면 및 화소 정의막의 일부를 노출하는 제2 개구를 형성함; (b3) 상기 제2 개구 및 상기 제2 포토레지스트 상에 제2 발광층을 포함하는 제2 중간층, 및 제2 대향 전극을 순차로 형성함; (b4) 상기 제2 대향 전극의 상면 및 단부를 완전히 덮도록 제2 패시베이션층을 형성함; 및 (b5) 상기 제2 개구 외부에 잔존하는 제2 리프트오프층 및 상기 제2 포토레지스트를 제거함;을 포함하는 유기 발광 표시 장치의 제조 방법을 제공한다.
일 실시예에 있어서, 상기 제1 발광층에서 방출되는 색과 상기 제2 발광층에서 방출되는 색을 서로 다르게 형성할 수 있다.
일 실시예에 있어서, 상기 제1 중간층, 상기 제1 대향 전극 및 상기 제1 패시베이션 층은 제1 챔버에서 형성될 수 있다.
일 실시예에 있어서, 상기 제1 패시베이션층 형성 후, 상기 제1 챔버에서 드라이 에칭을 실시할 수 있다.
일 실시예에 있어서, 상기 제2 중간층, 상기 제2 대향 전극 및 상기 제2 패시베이션 층은, 상기 제1 챔버와 다른 제2 챔버에서 형성될 수 있다.
일 실시예에 있어서, 상기 제2 패시베이션층 형성 후, 상기 제2 챔버에서 드라이 에칭을 실시할 수 있다.
일 실시예에 있어서, 상기 중간층은 정공 주입층, 정공 수송층, 전자 수송층, 및 전자 수입층 중 적어도 하나의 층을 더 포함하도록 형성할 수 있다.
일 실시예에 있어서, 상기 제1 패시베이션층 및 상기 제2 패시베이션층 상에 연속적으로 배치되고, 적어도 하나의 유기층 및 적어도 하나의 무기층을 포함하는 봉지부재를 더 형성할 수 있다.
본 발명의 다른 측면에 따르면, 기판 상에 이격되어 배치된 제1 및 제2 화소 전극; 상기 제1 및 제2 화소 전극의 단부를 덮는 화소 정의막; 상기 제1 및 제2 화소 전극 상에 각각 아일랜드로 배치된 제1 및 제2 발광층을 각각 포함하는 제1 및 제2 중간층; 상기 제1 및 제2 중간층 상에 각각 아일랜드 패턴으로 배치된 제1 및 제2 대향 전극; 상기 제1 및 제2 대향 전극 상에 각각 아일랜드 패턴으로 배치되고, 상기 제1 및 제2 대향 전극을 완전히 덮는 제1 및 제2 패시베이션층; 상기 제1 및 제2 패시이션층을 덮는 봉지 부재;를 포함하는 유기 발광 표시 장치를 제공한다.
일 실시예에 있어서, 상기 제1 패시베이션층 및 상기 제2 패시베이션층은 질화물 계열 재료를 포함할 수 있다.
본 실시예에 따르면, 발광층을 포함하는 중간층을 미세 금속 마스크를 사용하여 증착하는 대신 리프트오프 공정으로 형성하기 때문에, 미세 금속 마스크의 미스 얼라인 문제를 방지하고 제조원가를 절감할 수 있다.
또한, 본 실시예에 따르면, 패시베이션층을 스텝 커버리지가 우수한 기상증착 방법으로 형성함으로써, 대향 전극을 완전히 커버하여 발광 소자의 불량을 줄일 수 있다.
또한, 본 실시예에 따르면, 패시베이션층의 일부를 증착 챔버에서 드라이 에칭함으로써 대향 전극의 대기 노출을 방지하여 발광 소자의 불량을 줄일 수 있다.
물론 상술한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 제1 실시예에 따른 유기 발광 표시 장치(1)를 개략적으로 도시한 단면도이다.
도 2는 도 1의 일부를 도시한 평면도이다.
도 3은 제1 실시예에 따른 유기 발광 표시 장치(1)의 제조 방법에 관한 개략적인 공정도이다.
도 4는 제1 실시예에 따른 유기 발광 표시 장치(1)의 기판(100) 위에 제1 내지 제3 화소 전극(101, 102, 103) 및 화소 정의막(110)이 형성된 단계를 개략적으로 도시한 단면도이다.
도 5a 내지 도 5f는 제1 실시예에 따른 유기 발광 표시 장치(1)의 제1 단위 공정을 개략적으로 도시한 단면도들이다.
도 6a 내지 도 6f는 제1 실시예에 따른 유기 발광 표시 장치(1)의 제2 단위 공정을 개략적으로 도시한 단면도들이다.
도 7a 내지 도 7f는 제1 실시예에 따른 유기 발광 표시 장치(1)의 제3 단위 공정을 개략적으로 도시한 단면도들이다.
도 8은 도 5d의 ⅤⅠⅠⅠ 부분을 확대한 단면도이다.
도 9는 도 5e의 Ⅸ 부분을 확대한 단면도이다.
도 10은 제2 실시예에 따른 유기 발광 표시 장치(2)를 개략적으로 도시한 단면도이다.
도 11은 제2 실시예에 따른 유기 발광 표시 장치(2)의 기판(100) 위에 제1 내지 제3 화소 전극(101, 102, 103), 보조 전극(120) 및 화소 정의막(110)이 형성된 단계를 개략적으로 도시한 단면도이다.
도 12a 내지 도 12f는 제2 실시예에 따른 유기 발광 표시 장치(2)의 제1 단위 공정을 개략적으로 도시한 단면도들이다.
본 발명의 일 실시예는 기판 상에 화소 전극 및 상기 화소 전극의 단부를 덮는 화소 정의막을 형성함; 상기 화소 전극과 화소 정의막 상에, 리프트오프층 및 포토레지스트를 순차로 형성함; 상기 리프트오프층 및 상기 포토레지스트를 패터닝하여, 상기 화소 전극의 상면 및 화소 정의막의 일부를 노출하는 개구를 형성함; 상기 개구 및 상기 포토레지스트 상에 발광층을 포함하는 중간층, 및 대향 전극을 순차로 형성함; 상기 대향 전극의 상면 및 단부를 완전히 덮도록 패시베이션층을 형성함; 및 상기 개구 외부에 잔존하는 리프트오프층과 포토레지스트를 제거함;을 포함하는 유기 발광 표시 장치의 제조 방법을 제공한다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우뿐만 아니라 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우도 포함한다.
도 1은 제1 실시예에 따른 유기 발광 표시 장치(1)를 개략적으로 도시한 단면도이고, 도 2는 도 1의 일부를 도시한 평면도이다.
도 1 및 도 2를 참조하면, 본 실시예에 따른 유기 발광 표시 장치(1)는 기판(100) 상에 제1 화소 전극(101), 제2 화소 전극(102), 제3 화소 전극(103)를 포함하는 복수의 화소 전극이 서로 이격되어 배치된다.
화소 정의막(110)은 복수의 제1 내지 제3 화소 전극 (101, 102, 103)의 단부를 커버하며, 발광 영역을 정의하고 각 화소 전극 단부에서의 전계 집중을 방지한다.
제1 내지 제3 화소 전극(101, 102, 103) 상에는 제1 내지 제3 발광층(미도시)을 포함하는 제1 내지 제3 중간층(301, 302, 303)이 각각 위치하고, 제1 내지 제3 중간층(301, 302, 303) 상에는 제1 내지 제3 대향 전극(401, 402, 403)이 각각 위치한다.
제1 내지 제3 화소 전극(101, 102, 103)과, 제1 내지 제3 중간층(301, 302, 303)과, 제1 내지 제3 대향 전극(401, 402, 403)은 각각 아일랜드 타입의 패턴을 갖는다. 아일랜드 타입의 패턴이란, 일정 영역이 그 일정 영역을 둘러싸는 다른 영역과 구별되는 섬 모양으로 패터닝 된 것일 수 있다.
제1 내지 제3 화소 전극(101, 102, 103)과, 제1 내지 제3 중간층(301, 302, 303)은 각각 물리적 기상법(Physical Vapor Deposition: PVD)으로 증착할 수 있다.
제1 내지 제3 대향 전극(401, 402, 403) 상에 각각 아일랜드 타입의 패턴을 갖는 제1 내지 제3 패시베이션층(501, 502, 503)이 위치한다.
제1 내지 제3 패시베이션층(501, 502, 503)은 물리적 기상법보다 스텝 커버리지(step coverage)가 우수한 화학적 기상법(Chemical Vapor Deposition: CVD) 또는 원자층 증착(Atomic Layer Deposition: ALD)으로 증착 가능한 재료로 이루어질 수 있다. 일 실시예로 제1 내지 제3 패시베이션층(501, 502, 503)은 나이트라이드 계열 물질을 포함할 수 있다.
제1 내지 제3 패시베이션층(501, 502, 503)은 각각 제1 내지 제3 중간층(301, 302, 303)과 제1 내지 제3 대향 전극(401, 402, 403)을 완전히 커버함으로써, 제1 내지 제3 중간층(301, 302, 303) 및 제1 내지 제3 대향 전극(401, 402, 403)이 공정 중 열화되는 것을 방지할 수 있다. 예를 들어, 제1 내지 제3 패시베이션층(501, 502, 503)의 넓이는 각각 제1 내지 제3 중간층(301, 302, 303)과 제1 내지 제3 대향 전극(401, 402, 403)의 넓이보다 넓은 면적으로 형성할 수 있다.
제1 내지 제3 패시베이션층(501, 502, 503)상에는 봉지 부재(700)가 배치될 수다. 있다. 봉지 부재(700)는 적어도 하나의 유기층 및 적어도 하나의 무기층을 포함할 수 있다. 도 1에는 제1 무기층(701), 유기층(702) 및 제2 무기층(703)이 순차로 적층된 구조를 도시하고 있다.
유기층(702)은 폴리메틸메타크릴레이트(PMMA), 폴리카보네이트(PC), 폴리스티렌(PS), 아크릴계 수지, 에폭시계 수지, 폴리이미드, 폴리에틸렌 등과 같은 폴리머(polymer)계열의 소재를 포함할 수 있다.
제1 및 제2 무기층(701, 703)은 질화알루미늄(AlN), 산화알루미늄(Al2O3) 질화티타늄(TiN), 산화티타늄(TiO2), 산질화규소(SiON), 질화규소(SiNx), 산화규소(SiOx) 등을 포함할 수 있다.
봉지 부재(700)는 투습을 방지하여 전술한 제1 내지 제3 패시베이션층(501, 502, 503)과 함께 수분에 취약한 유기 발광 소자의 손상을 방지할 수 있다.
제1 내지 제3 부화소(P1, P2, P3)에 위치하는 제1 내지 제3 중간층(301, 302, 303)에 포함되는 제1 내지 제3 발광층(미도시)는 서로 다른 색의 빛을 방출할 수 있다. 제1 부화소(P1)는 적색의 빛을, 제2 부화소(P2)는 녹색의 빛을, 제3 부화소(P3)는 청색의 빛을 방출할 수 있다. 본 실시예에서는 3개의 부화소가 배치된 경우를 도시하였으나, 본 발명은 이에 제한되지 않는다.
이하 도 3 내지 도 9를 참조하여 본 실시예에 따른 유기 발광 표시 장치(1)의 제조 방법 및 상기 제조 방법에 의해 제조된 유기 발광 표시 장치(1)를 보다 상세히 설명한다.
도 3은 제1 실시예에 따른 유기 발광 표시 장치(1)의 제조 방법에 관한 개략적인 공정도이고, 도 4는 제1 실시예에 따른 유기 발광 표시 장치(1)의 기판(100) 위에 제1 내지 제3 화소 전극(101, 102, 103) 및 화소 정의막(110)이 형성된 단계를 개략적으로 도시한 단면도이고, 도 5a 내지 도 5f는 제1 실시예에 따른 유기 발광 표시 장치(1)의 제1 단위 공정을 개략적으로 도시한 단면도들이고, 도 6a 내지 도 6f는 제1 실시예에 따른 유기 발광 표시 장치(1)의 제2 단위 공정을 개략적으로 도시한 단면도들이고, 도 7a 내지 도 7f는 제1 실시예에 따른 유기 발광 표시 장치(1)의 제3 단위 공정을 개략적으로 도시한 단면도들이고, 도 8은 도 5d의 ⅤⅠⅠⅠ 부분을 확대한 단면도이고, 도 9는 도 5e의 Ⅸ 부분을 확대한 단면도이다.
도 3을 참조하면, 제1 실시예에 따른 유기 발광 표시 장치(1)의 제조 방법은, 기판 상에 화소 전극 및 상기 화소 전극의 단부를 덮는 화소 정의막을 형성함(S10), 상기 화소 전극 및 화소 정의막 상에 리프트오프층 및 포토레지스트를 순차로 형성함(S20), 상기 리프트오프층 및 상기 포토레지스트를 패터닝하여 상기 화소 전극의 상면 및 화소 정의막의 일부를 노출하는 개구를 형성함(S30), 상기 개구 및 상기 포토레지스트 상에 발광층을 포함하는 중간층, 및 대향 전극을 순차로 형성함(S40), 상기 대향 전극의 상면 및 단부를 완전히 덮도록 패시베이션층을 형성함(S50), 및 상기 개구 외부에 잔존하는 리프트오프층 및 상기 포토레지스트를 제거함(S60)을 포함한다. 이하 도 4 내지 도 9를 참조하여 상기의 제조 방법을 상세히 설명한다.
도 4를 참조하면, 기판(100) 상에 제1 화소 전극(101), 제2 화소 전극(102) 및 제3 화소 전극(103)을 포함하는 복수의 화소 전극을 형성한다.
기판(100)은 다양한 재질을 이용하여 형성할 수 있다. 예를 들면, 기판(100)은 유리 또는 플라스틱을 이용하여 형성할 수 있다. 플라스틱은 폴리이미드 (polyimide), 폴리에틸렌나프탈레이트 (polyethylenenaphthalate), 폴리에틸렌테레프탈레이트 (polyethyleneterephthalate), 폴리아릴레이트 (Polyarylate), 폴리카보네이트 (polycarbonate), 폴리에테르이미드 (Polyetherlmide), 또는 폴리에테르술폰 (Polyethersulfone) 등과 같이 내열성 및 내구성이 우수한 소재로 만들어 질 수 있다.
도 4에는 도시되어 있지 않으나, 기판(100)의 상부에 평활한 면을 형성하고 불순 원소가 침투하는 것을 차단하기 위한 버퍼층(미도시)을 더 형성할 수 있다. 예들 들어, 버퍼층(미도시)은 실리콘질화물 및/또는 실리콘산화물 등으로 단층 또는 복수층으로 형성할 수 있다.
제1 내지 제3 화소 전극(101, 102, 103)은 도전성 물질층(미도시)을 형성한 후 이를 아일랜트 타입으로 패터닝하여 형성할 수 있다.
도전성 물질층은 Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 또는 이들의 화합물 등으로 형성된 반사막, 또는 전술한 반사막의 위 또는 아래의 투명 도전성 산화물(TCO)막을 포함할 수 있다. 또는, 도전성 물질층은 은(Ag) 또는 은(Ag) 합금을 포함하는 박막이거나, 박막 상에 형성된 투명 도전성 산화물막을 포함할 수 있다. 도전성 물질층에 따라, 제1 내지 제3 화소 전극(101, 102, 103)은, 반사 전극이거나 투광성 전극일 수 있다.
제1 내지 제3 화소 전극(101, 102, 103)이 형성된 기판(100) 상에 절연막(미도시)을 형성하고 이를 패터닝하여 화소 정의막(110)을 형성한다. 화소 정의막(110)은 제1 내지 제3 화소 전극 (101, 102, 103)의 단부를 커버한다. 화소 정의막(110)은 유기 절연재 또는 무기 절연재로 형성될 수 있다.
일 실시예로 화소 정의막(110)은 일반 범용고분자(PMMA, PS), 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함하는 유기 절연막으로 형성될 수 있다.
도 4에는 도시되어 있지 않으나 제1 내지 제3 화소 전극(101, 102, 103)는, 기판(100)과 제1 내지 제3 화소 전극(101, 102, 103) 사이에 위치하는 제1 내지 제3 박막트랜지스터(미도시)에 각각 전기적으로 접속되도록 형성될 수 있다.
도 5a를 참조하면, 도 4의 구조물 상에 제1 리프트오프층(LOL1) 및 제1 포토레지스트(PR1)가 순차로 형성된다.
제1 리프트오프층(LOL1)은 비감광 유기물일 수 있다. 제1 리프트오프층(LOL1)은 불소중합체(fluoroploymer)를 포함할 수 있다. 제1 리프트오프층(LOL1)에 포함되는 불소중합체는 20~60 wt%의 불소 함량을 포함하는 고분자(polymer)로 형성할 수 있다. 예를 들어, 불소중합체는 폴리테트라플루오로에틸렌 (polytetrafluoroethylene,), 폴리클로로트리플루오로에틸렌 (polychlorotrifluoroethylene,), 폴리디클로로디플루오로에틸렌 (polydichlorodifluoroethylene), 클로로트리플루오로에틸렌 (chlorotrifluoroethylene)과 디클로로디플루오로에틸렌과의 공중합체, 테트라플루오로에틸렌 (tetrafluoroethylene)과 퍼플루오로알킬비닐에테르 (perfluoroalkylvinylether)와의 공중합체, 클로로트리플루오로에틸렌 (chlorotrifluoroethylene)과 퍼플루오로알킬비닐에테르 (perfluoroalkylvinylether)와의 공중합체 중 적어도 하나를 포함할 수 있다. 제1 리프트오프층(LOL1)은 도포법, 인쇄법, 증착법 등의 방법으로 형성할 수 있다.
제1 리프트오프층(LOL1) 상에 제1 포토레지스트(PR1)를 형성한다. 광투과부(M11)와 광차단부(M12)를 포함하는 제1 포토마스크(M1)를 통하여 제1 화소 전극(101)에 대응되는 위치의 제1 포토레지스트(PR1)를 노광한다.
도 5b를 참조하면, 제1 포토레지스트(PR1)를 현상(develop)한다. 제1 포토레지스트(PR1)는 포지티브 형 또는 네가티브 형 어느 것도 가능하다. 본 실시예에서는 포지티브 형을 예로 설명한다. 현상된 제1 포토레지스트(PR1)는 제1 화소 전극(101)에 대응하는 부분에 제1 개구(C1) 가 형성된다.
도 5c를 참조하면, 도 5b의 패터닝 된 제1 포토레지스트(PR1)를 식각 마스크로 하여 제1 리프트오프층(LOL1)을 에칭한다.
제1 리프트오프층(LOL1)이 불소중합체를 포함하는 경우, 식각액은 불소중합체를 식각 할 수 있는 용매를 사용한다. 제1 용매는 히드로플루오로에테르(hydrofluoroether)를 포함할 수 있다. 히드로플루오로에테르는 다른 소재와의 상호작용이 낮아 전자화학적으로 안정적인 재료이고, 지구 온난화 계수와 독성이 낮아서 환경적으로 안정적인 재료이다.
식각 공정에 의해, 제1 리프트오프층(LOL1) 에칭 시, 불소를 포함하는 제1 용매는 제1 포토레지스트(PR1)의 제1 개구(C1) 아래에서 제1 언더컷 프로파일(UC1)을 형성하고, 제1 화소 전극(101)의 상면 및 화소 정의막(110)의 일부를 노출시키는 제2 개구(C2)를 형성한다. 제1 언더컷 프로파일(UC1)이 형성됨으로써 제1 화소 전극(101) 상에 보다 넓은 증착 공간을 확보할 수 있다.
도 5d를 참조하면, 도 5c의 구조물 상에 제1 발광층(미도시)를 포함하는 제1 중간층(301), 제1 대향 전극(401) 및 제1 패시베이션층(501)을 형성한다.
제1 중간층(301), 제1 대향 전극(401) 및 제1 패시베이션층(501)은 진공 증착으로 형성한다. 제1 챔버(CH1)에 증착원(미도시)을 배치하고, 증착원(미도시) 방출된 물질이 기판(100)을 향해 입사하도록 증착입사각을 조절하며 증착한다.
제1 중간층(301)은 제1 발광층(미도시) 외, 정공주입층(hole injection layer), 정공수송층(hole transport layer), 전자수송층(electron transport layer), 및 전자주입층(electron injection layer) 중 적어도 하나를 더 포함하도록 형성할 수 있다.
제1 대향 전극(401)은 투광성 전극 또는 반사 전극일 수 있다. 일 실시예로, 제1 대향 전극(401)은 Ag, Mg, Al, Yb, Ca, Li, 및 Au 중 적어도 어느 하나 이상의 물질을 포함하는 금속박막 또는 금속후막일 수 있다. 제1 대향 전극(401)은 제1 중간층(301)을 덮는 형태로 형성되기 때문에 수분과 산소에 취약한 제1 중간층(301)을 보호하는 보호막 역할을 할 수 있다.
제1 중간층(301) 및 제1 대향 전극(401)은 제2 개구(C2)에 위치하는 제1 화소 전극(101)의 상면, 화소 정의막(110)의 단부 일부에 증착되고, 제1 포토레지스트(PR1) 상부에도 적층된다.
제1 중간층(301)과 제1 대향 전극(401)은 물리적 기상 증착(PVD) 공정으로 증착 할 수 있다. 일 실시예로 제1 중간층(301)은 제1 챔버(CH1)에서 스퍼터링(Sputtering), 열증착법 (Thermal evaporation), 전자빔증착법(E-beam evaporation), 레이저분자빔증착법(Laser Molecular Beam Epitaxy), 펄스레이저증착법 (Pulsed Laser Deposition) 중 하나의 공정으로 증착될 수 있다. 제1 챔버(CH1)에서 증착 입사각, 챔버 압력, 온도, 반응가스 등을 조절하여 제1 대향 전극(401)이 제1 중간층(301)을 커버하도록 형성한다.
제1 패시베이션층(501)은 제1 대향 전극(401)의 상면 및 단부를 완전히 덮도록 형성된다. 제1 패시베이션층(501)은 물리적 기상 증착보다 스텝 커버리지가 우수한 화학적 기상 증착(CVD) 공정 또는 원자층 증착(ALD)공정으로 증착 할 수 있다. 일 실시예로 제1 패시베이션층(501)은 열 CVD(thermal CVD), 플라즈마 CVD, MOCVD (Metal-Organic Chemical Vapor Deposition), HVPE (Hydride Vapor Phase Epitaxy) 중 하나의 공정으로 증착될 수 있다.
화학적 기상 증착 또는 원자층 증착 결과, 제1 패시베이션층(501)은 제1 포토레지스트(PR1) 상부에도 적층된다. 또한, 제1 언더컷 프로파일(UC1)이 형성된 영역에서, 제1 포토레지스터(PR1)의 하면, 화소 정의막(110)의 상면, 제1 리프트오프층(LOL1)의 측면에도 증착된다.
도 5d의 ⅤⅠⅠⅠ 부분을 확대한 도 8을 참조하면, 제1 언더컷 프로파일(UC1)이 형성된 영역근방에서, 제1 포토레지스터(PR1)의 하면, 화소 정의막(110)의 상면, 제1 리프트오프층(LOL1)의 측면에 증착된 제1 패시베이션층(501)의 두께(D2)는, 제1 대향 전극(401)의 상면에 증착된 제1 패시베이션층(501)의 두께(D1)와 제1 리프트오프층(LOL1)의 상면에 증착된 제1 패시베이션층(501)의 두께(D3)보다 얇다.
도 5e를 참조하면, 도 5d의 구조물에 대해 드라이 에칭(dry etching) 공정을 실시한다. 드라이 에칭 결과, 1 언더컷 프로파일(UC1)이 형성된 영역 근방에서 제1 패시베이션층(501)이 식각되어 제거된다.
도 5d의 Ⅸ 부분을 확대한 도 9를 참조하면, 제1 패시베이션층(501)의 두께가 줄어든 것을 알 수 있다. 제1 대향 전극(401)의 상면에 증착된 제1 패시베이션층(501)의 두께(D1')와 제1 리프트오프층(LOL1)의 상면에 증착된 제1 패시베이션층(501)의 두께(D3')는 드라이 에칭 전의 도 8과 비교 시 두께가 줄어들었고, 제1 언더컷 프로파일(UC1)이 형성된 영역 근방에서, 제1 포토레지스터(PR1)의 하면, 화소 정의막(110)의 상면, 제1 리프트오프층(LOL1)의 측면에 증착된 제1 패시베이션층(501)의 두께(D2')는 드라이 에칭 전과 비교하여 줄어드어 완전히 제거되었다.
도 5f를 참조하면, 도 5e의 구조물에 대하여 리프트오프 공정을 수행한다. 리프트오프 공정은 제1 챔버(CH1) 외부에서 실시한다. 일 실시예로 상온의 대기 중에서 실시할 수도 있다.
제1 리프트오프층(LOL1)이 불소중합체를 포함하는 경우, 불소를 포함하는 제2용매를 사용하여 제1 리프트오프층(LOL1)을 제거할 수 있다. 제1 발광층(미도시)을 포함하는 제1 중간층(301) 형성 후 리프트오프 공정을 실시하기 때문에, 제2 용매는 제1 중간층(301)과의 반응성이 낮은 재료를 사용하는 것이 바람직하다. 제2 용매는 제1 용매와 같이 히드로플루오로에테르(hydrofluoroether)를 포함할 수 있다.
리프트오프 결과, 제1 화소 전극(101) 상에 배치된 제1 중간층(301), 제1 대향 전극(401) 및 제1 패시베이션층(501)이 패턴으로 남는다.
본 실시예에서는 제1 패시베이션층(501)을 스탭 커버리지가 큰 증착 방법으로 형성하였기 때문에, 제1 패시베이션층(501)은 제1 대향 전극(401)을 완전히 커버하여, 습식 공정인 리프트오프 공정 중에서 손상될 수 있는 제1 대향 전극(401) 및 제1 중간층(301)을 보호한다.
한편, 스탭 커버리지가 큰 증착 공정을 실시한 결과, 제1 언더컷 프로파일(UC1)이 형성된 영역 근방, 예를 들어 도 8 및 9에서 제1 리프트오프층(LOL1)의 하면과 화소 정의막(110)의 상면이 만나는 영역(A1)에 증착된 제1 패시베이션층(501)은 리프트오프 공정에 장애가 될 수 있다.
그러나, 본 실시예에서는 등방성 식각법인 드라이 에칭을 실시하여 해당 영역(A1)의 제1 패시베이션층(501)을 제거한 후, 리프트오프 공정을 진행할 수 있다.
그리고, 증착을 진행한 제1 챔버(CH1)와 동일한 제1 챔버(CH1)에서 드라이 에칭 공정을 진행하는 경우, 제1 챔버 외부의 대기와 수분에 의한 유기 발광 표시 장치(1)의 손상을 방지할 수 있다. 한편, 도 5d, 도 5e, 도 8, 및 도 9에는 증착과 드라이 에칭을 같은 제1 챔버(CH1)에서 진행하는 경우를 도시하고 있지만, 본 발명은 이에 한정되지 않는다. 드라이 에칭은 증착을 진행한 제1 챔버(CH1)와 다른 후속 챔버(미도시)에서 진행할 수 있다.
이하 제2 단위 공정에 대해 설명한다. 제1 단위 공정과 중복되는 설명은 생략될 수 있다.
도 6a를 참조하면, 도 5f의 구조물 상에 제2 리프트오프층(LOL2) 및 제2 포토레지스트(PR2)가 순차로 형성된다.
제2 리프트오프층(LOL2)은 제1 리프트오프층(LOL1)과 동일한 물질일 수 있다. 제2 리프트오프층(LOL2)은 도포법, 인쇄법, 증착법 등의 방법으로 형성할 수 있다.
제2 리프트오프층(LOL2) 상에 제2 포토레지스트(PR2)를 형성한다. 광투과부(M21)와 광차단부(M22)를 포함하는 제2 포토마스크(M2)를 통하여 제2 화소 전극(102)에 대응되는 위치의 제2 포토레지스트(PR2)를 노광한다.
도 6b를 참조하면, 제2 포토레지스트(PR2)를 현상한다. 현상된 제2 포토레지스트(PR2)는 제2 화소 전극(102)에 대응하는 부분에 제3 개구(C3) 가 형성된다.
도 6c를 참조하면, 도 6b의 패터닝 된 제2 포토레지스트(PR2)를 식각 마스크로 하여 제2 리프트오프층(LOL2)을 에칭한다.
제2 리프트오프층(LOL2)이 불소중합체를 포함하는 경우, 식각액은 불소중합체를 식각 할 수 있는 용매를 사용한다. 제1 용매는 히드로플루오로에테르(hydrofluoroether)를 포함할 수 있다.
식각 공정에 의해, 제2 리프트오프층(LOL2) 에칭 시, 불소를 포함하는 제1 용매는 제2 포토레지스트(PR2)의 제3 개구(C3) 아래에서 제2 언더컷 프로파일(UC2)을 형성하고, 제2 화소 전극(102)의 상면 및 화소 정의막(110)의 일부를 노출시키는 제4 개구(C4)를 형성한다. 제2 언더컷 프로파일(UC2)이 형성됨으로써 제2 화소 전극(102) 상에 보다 넓은 증착 공간을 확보할 수 있다.
도 6d를 참조하면, 도 6c의 구조물 상에 제2 발광층(미도시)를 포함하는 제2 중간층(302), 제2 대향 전극(402) 및 제2 패시베이션층(502)을 형성한다.
제2 중간층(302), 제2 대향 전극(402) 및 제2 패시베이션층(502)은 진공 증착으로 형성한다. 제2 챔버(CH2)에 증착원(미도시)을 배치하고, 증착원(미도시) 방출된 물질이 기판(100)을 향해 입사하도록 증착입사각을 조절하며 증착한다.
제2 중간층(302)은 제2 발광층(미도시) 외, 정공주입층, 정공수송층, 전자수송층, 및 전자주입층 중 적어도 하나를 더 포함하도록 형성할 수 있다.
제2 대향 전극(402)은 투광성 전극 또는 반사 전극일 수 있다. 제2 대향 전극(402)은 제2 중간층(302)을 덮는 형태로 형성되기 때문에 수분과 산소에 취약한 제2 중간층(302)을 보호하는 보호막 역할을 할 수 있다.
제2 패시베이션층(502)은 제2 대향 전극(402)의 상면 및 단부를 완전히 덮도록 형성된다.
제1 단위 공정과 같이, 제2 중간층(302)과 제2 대향 전극(402)은 물리적 기상 증착(PVD) 공정으로 증착하고, 제2 패시베이션층(502)은 물리적 기상 증착보다 스텝 커버리지가 우수한 화학적 기상 증착(CVD) 공정 또는 원자층 증착(ALD)공정으로 증착 할 수 있다.
증착 결과, 제2 중간층(302), 제2 대향 전극(402), 제2 패시베이션층(502)은 제4 개구(C4)에 위치하는 제2 화소 전극(102)의 상면, 화소 정의막(110)의 단부 일부에 증착되고, 제2 포토레지스트(PR2) 상부에도 적층된다.
제2 패시베이션층(502)은 제2 언더컷 프로파일(UC2)이 형성된 영역에서, 제2 포토레지스터(PR2)의 하면, 화소 정의막(110)의 상면, 제2 리프트오프층(LOL2)의 측면에도 증착된다.
도 6e를 참조하면, 도 6d의 구조물에 대해 드라이 에칭(dry etching) 공정을 실시한다. 드라이 에칭 결과, 제2 언더컷 프로파일(UC2)이 형성된 영역 근방(A2)에서 제2 패시베이션층(502)이 식각되어 제거된다.
도 6f를 참조하면, 도 6e의 구조물에 대하여 리프트오프 공정을 수행한다. 리프트오프 공정은 제2 챔버(CH2) 외부에서 실시한다. 일 실시예로 상온의 대기 중에서 실시할 수도 있다.
제2 리프트오프층(LOL2)이 불소중합체를 포함하는 경우, 불소를 포함하는 제2용매를 사용하여 제2 리프트오프층(LOL2)을 제거할 수 있다. 제2 발광층(미도시)을 포함하는 제2 중간층(302) 형성 후 리프트오프 공정을 실시하기 때문에, 제2 용매는 제2 중간층(302)과의 반응성이 낮은 재료를 사용하는 것이 바람직하다. 제2 용매는 제1 용매와 같이 히드로플루오로에테르(hydrofluoroether)를 포함할 수 있다.
리프트오프 결과, 제2 화소 전극(102) 상에 배치된 제2 중간층(302), 제2 대향 전극(402) 및 제2 패시베이션층(502)이 패턴으로 남는다.
한편, 도 6d 및 도 6e에는 증착과 드라이 에칭을 같은 제2 챔버(CH2)에서 진행하는 경우를 도시하고 있지만, 본 발명은 이에 한정되지 않는다. 드라이 에칭은 증착을 진행한 제2 챔버(CH2)와 다른 후속 챔버(미도시)에서 진행할 수 있다.
이하 제3 단위 공정에 대해 설명한다. 제1 및 제2 단위 공정과 중복되는 설명은 생략될 수 있다.
도 7a를 참조하면, 도 6f의 구조물 상에 제3 리프트오프층(LOL3) 및 제3 포토레지스트(PR3)가 순차로 형성된다.
제3 리프트오프층(LOL3)은 제1 및 제2 리프트오프층(LOL1, LOL2)과 동일한 물질일 수 있다. 제3 리프트오프층(LOL3)은 도포법, 인쇄법, 증착법 등의 방법으로 형성할 수 있다.
제3 리프트오프층(LOL3) 상에 제3 포토레지스트(PR3)를 형성한다. 광투과부(M31)와 광차단부(M32)를 포함하는 제3 포토마스크(M3)를 통하여 제3 화소 전극(103)에 대응되는 위치의 제3 포토레지스트(PR3)를 노광한다.
도 7b를 참조하면, 제3 포토레지스트(PR3)를 현상한다. 현상된 제3 포토레지스트(PR3)는 제3 화소 전극(103)에 대응하는 부분에 제5 개구(C5) 가 형성된다.
도 7c를 참조하면, 도 7b의 패터닝 된 제3 포토레지스트(PR3)를 식각 마스크로 하여 제3 리프트오프층(LOL3)을 에칭한다.
제3 리프트오프층(LOL3)이 불소중합체를 포함하는 경우, 식각액은 불소중합체를 식각 할 수 있는 용매를 사용한다. 제1 용매는 히드로플루오로에테르(hydrofluoroether)를 포함할 수 있다.
식각 공정에 의해, 제3 리프트오프층(LOL3) 에칭 시, 불소를 포함하는 제1 용매는 제3 포토레지스트(PR3)의 제5 개구(C5) 아래에서 제3 언더컷 프로파일(UC3)을 형성하고, 제3 화소 전극(103)의 상면 및 화소 정의막(110)의 일부를 노출시키는 제6 개구(C6)를 형성한다. 제3 언더컷 프로파일(UC3)이 형성됨으로써 제3 화소 전극(103) 상에 보다 넓은 증착 공간을 확보할 수 있다.
도 7d를 참조하면, 도 7c의 구조물 상에 제3 발광층(미도시)를 포함하는 제3 중간층(303), 제3 대향 전극(403) 및 제3 패시베이션층(503)을 형성한다.
제3 중간층(303), 제3 대향 전극(403) 및 제3 패시베이션층(503)은 진공 증착으로 형성한다. 제3 챔버(CH3)에 증착원(미도시)을 배치하고, 증착원(미도시) 방출된 물질이 기판(100)을 향해 입사하도록 증착입사각을 조절하며 증착한다.
제3 중간층(303)은 제3 발광층(미도시) 외, 정공주입층, 정공수송층, 전자수송층, 및 전자주입층 중 적어도 하나를 더 포함하도록 형성할 수 있다.
제3 대향 전극(403)은 투광성 전극 또는 반사 전극일 수 있다. 제3 대향 전극(403)은 제3 중간층(303)을 덮는 형태로 형성되기 때문에 수분과 산소에 취약한 제3 중간층(303)을 보호하는 보호막 역할을 할 수 있다.
제3 패시베이션층(503)은 제3 대향 전극(403)의 상면 및 단부를 완전히 덮도록 형성된다.
제1 및 제2 단위 공정과 같이, 제3 중간층(303)과 제3 대향 전극(403)은 물리적 기상 증착(PVD) 공정으로 증착하고, 제3 패시베이션층(503)은 물리적 기상 증착보다 스텝 커버리지가 우수한 화학적 기상 증착(CVD) 공정 또는 원자층 증착(ALD) 공정으로 증착 할 수 있다.
증착 결과, 제3 중간층(303), 제3 대향 전극(403), 제3 패시베이션층(503)은 제6 개구(C6)에 위치하는 제3 화소 전극(103)의 상면, 화소 정의막(110)의 단부 일부에 증착되고, 제3 포토레지스트(PR3) 상부에도 적층된다.
제3 패시베이션층(503)은 제3 언더컷 프로파일(UC3)이 형성된 영역에서, 제3 포토레지스터(PR3)의 하면, 화소 정의막(110)의 상면, 제3 리프트오프층(LOL3)의 측면에도 증착된다.
도 7e를 참조하면, 도 7d의 구조물에 대해 드라이 에칭(dry etching) 공정을 실시한다. 드라이 에칭 결과, 제3 언더컷 프로파일(UC3)이 형성된 영역 근방(A3)에서 제3 패시베이션층(503)이 식각되어 제거된다.
도 7f를 참조하면, 도 7e의 구조물에 대하여 리프트오프 공정을 수행한다. 리프트오프 공정은 제3 챔버(CH3) 외부에서 실시한다. 일 실시예로 상온의 대기 중에서 실시할 수도 있다.
제3 리프트오프층(LOL3)이 불소중합체를 포함하는 경우, 불소를 포함하는 제3용매를 사용하여 제3 리프트오프층(LOL3)을 제거할 수 있다. 제3 발광층(미도시)을 포함하는 제3 중간층(303) 형성 후 리프트오프 공정을 실시하기 때문에, 제3 용매는 제3 중간층(303)과의 반응성이 낮은 재료를 사용하는 것이 바람직하다. 제2 용매는 제1 용매와 같이 히드로플루오로에테르(hydrofluoroether)를 포함할 수 있다.
리프트오프 결과, 제3 화소 전극(103) 상에 배치된 제3 중간층(303), 제3 대향 전극(403) 및 제3 패시베이션층(503)이 패턴으로 남는다.
한편, 도 7d 및 도 7e에는 증착과 드라이 에칭을 같은 제3 챔버(CH3)에서 진행하는 경우를 도시하고 있지만, 본 발명은 이에 한정되지 않는다. 드라이 에칭은 증착을 진행한 제3 챔버(CH3)와 다른 후속 챔버(미도시)에서 진행할 수 있다.
제1 내지 제3 패시베이션층(501, 502, 503)상에는 봉지 부재(700)가 배치될 수다. 있다. 봉지 부재(700)는 적어도 하나의 유기층 및 적어도 하나의 무기층을 포함할 수 있다. 도 1에는 제1 무기층(701), 유기층(702) 및 제2 무기층(703)이 순차로 적층된 구조를 도시하고 있다.
상술한 제1 내지 제3 단위 공정을 실시한 후, 제1 내지 제3 패시베이션층(501, 502, 503) 상면을 모두 커버하는 봉지 부재(700 도 1 참조)가 배치된다.
봉지 부재(700)는 투습을 방지하여 전술한 제1 내지 제3 패시베이션층(501, 502, 503)과 함께 수분에 취약한 유기 발광 소자의 손상을 방지할 수 있다.
상술한 바와 같이 본 실시예에서는 제1 내지 제3 패시베이션층(501, 502, 503)을 스탭 커버리지가 큰 증착 방법으로 형성하였기 때문에, 제1 내지 제3 패시베이션층(501, 502, 503)은 제1 내지 제3 대향 전극(401, 402, 403)을 완전히 커버하여, 습식 공정인 리프트오프 공정 중에서 손상될 수 있는 제1 내지 제3 대향 전극(401, 402, 403) 및 제1 내지 제3 중간층(301, 302, 303)을 보호한다.
이하 도 10 내지 12f를 참조하여 제2 실시예에 따른 유기 발광 표시 장치(2) 및 그 제조 방법에 대해 설명한다.
도 10은 제2 실시예에 따른 유기 발광 표시 장치(2)를 개략적으로 도시한 단면도이고, 도 11은 제2 실시예에 따른 유기 발광 표시 장치(2)의 기판(100) 위에 제1 내지 제3 화소 전극(101, 102, 103), 보조 전극(120) 및 화소 정의막(110)이 형성된 단계를 개략적으로 도시한 단면도이고, 도 12a 내지 도 12f는 제2 실시예에 따른 유기 발광 표시 장치(2)의 제1 단위 공정을 개략적으로 도시한 단면도들이다.
도 10을 참조하면, 제2 실시예에 따른 유기 발광 표시 장치(2)는 기판(100) 상에 제1 화소 전극(101), 제2 화소 전극(102), 제3 화소 전극(103)를 포함하는 복수의 화소 전극이 서로 이격되어 배치되고, 화소 정의막(110)이 제1 내지 제3 화소 전극(101, 102, 103)의 단부를 커버하여 각 화소 전극 단부에서의 전계 집중을 방지하고 발광 영역을 정의한다.
본 실시예에서는 제1 실시예와 달리 화소 정의막(110) 상에 제1 내지 제3 화소 전극(101, 102, 103)과 이격된 보조 전극(120)이 배치되어 있다.
제1 내지 제3 화소 전극(101, 102, 103) 상에는 제1 내지 제3 발광층(미도시)을 포함하는 제1 내지 제3 중간층(301, 302, 303)이 각각 위치하고, 제1 내지 제3 중간층(301, 302, 303) 상에는 제1 내지 제3 대향 전극(401, 402, 403)이 각각 위치한다.
제1 내지 제3 화소 전극(101, 102, 103)과, 제1 내지 제3 중간층(301, 302, 303)과, 제1 내지 제3 대향 전극(401, 402, 403)은 각각 아일랜드 타입의 패턴을 갖는다.
본 실시예에서 제1 내지 제3 대향 전극(401, 402, 403)은 각각 화소 정의막(110) 상으로 연장되어 보조 전극(120)에 접촉한다.
도면에 도시되어 있지 않으나, 보조 전극(120)은 공통전원전압에 전기적으로 연결되고, 보조 전극(120)과 접촉하는 각 제1 내지 제3 대향 전극(401, 402, 403)에 공통전원전압을 인가한다. 제1 내지 제3 화소 전극(101, 102, 103)에 각각 구동 박막트랜지스터로부터(미도시) 구동전류가 전달되고, 보조 전극(120)을 통하여 제1 내지 제3 대향 전극(401, 402, 403)에 공통전원전압이 인가되면, 제1 내지 제3 발광층(미도시)은 발광한다.
제1 내지 제3 대향 전극(401, 402, 403) 상에 제1 내지 제3 패시베이션층(501, 502, 153)이 배치된다.
제1 패시베이션층(501)은 제1 대향 전극(401)을 완전히 커버하고, 보조 전극(120) 상으로 연장되어, 제1 패시베이션층(501)의 단부는 보조 전극(120)의 상면과 접촉한다. 제2 패시베이션층(502)은 제2 대향 전극(402)을 완전히 커버하고, 보조 전극(120) 상으로 연장되어, 제2 패시베이션층(502)의 단부는 보조 전극(120)의 상면과 접촉한다. 제3 패시베이션층(503)은 제3 대향 전극(403)을 완전히 커버하고, 보조 전극(120) 상으로 연장되어, 제3 패시베이션층(503)의 단부는 보조 전극(120)의 상면과 접촉한다.
제1 내지 제3 패시베이션층(501, 502, 503)은 제1 내지 제3 중간층(301, 302, 303) 및 제1 내지 제3 대향 전극(401, 402, 403)을 각각 완전히 커버함으로써, 패터닝 공정에서 유기 발광 소자의 손상을 방지할 수 있다.
본 실시예에서 제1 내지 제3 화소 전극(101, 102, 103)은 전술한 제1 실시예와 마찬가지로 아일랜드 형상으로 서로 이격되어 배치되고, 그 위에 제1 내지 제3 중간층(301, 302, 303)도 아일랜드 형상으로 배치될 수 있다. 그리고, 1 내지 제3 대향 전극(401, 402, 403)을 덮는 제1 내지 제3 패시베이션층(501, 502, 503)도 전술한 제1 실시예와 마찬가지로 아일랜드 형상으로 배치될 수 있다.
상기 제1 내지 제3 패시베이션층(501, 502, 503) 및 보조 전극(120)의 상면을 모두 커버하는 봉지 부재(700)가 배치된다.
봉지 부재(700)는 적어도 하나의 유기층 및 적어도 하나의 무기층을 포함할 수 있다. 도 10에는 제1 무기층(701), 유기층(702) 및 제2 무기층(703)이 순차로 적층된 구조를 도시하고 있다.
제2 실시예의 공정은 전술한 제1 실시예와 차이점을 중심으로 설명한다.
도 11을 참조하면, 기판(100) 상에 제1 화소 전극(101), 제2 화소 전극(102) 및 제3 화소 전극(103)을 포함하는 복수의 화소 전극을 형성하고, 제1 내지 제3 화소 전극(101, 102, 103)의 단부를 커버하는 화소 정의막(110)을 형성하고, 화소 정의막(110) 상에 보조 전극(210)을 형성한다. 제1 내지 제3 화소 전극(101, 102, 103), 화소 정의막(110) 및 보조 전극(120)의 패터닝은 포토리쏘그라피 공정으로 형성할 수 있다.
도 12a를 참조하면, 도 11의 구조물 상에 제1 리프트오프층(LOL1) 및 제1 포토레지스트(PR1)가 순차로 형성된다.
제1 리프트오프층(LOL1)은 불소중합체를 포함할 수 있으며, 도포법, 인쇄법, 증착법 등의 방법으로 형성할 수 있다.
제1 리프트오프층(LOL1) 상에 제1 포토레지스트(PR1)를 형성한다. 광투과부(M11)와 광차단부(M12)를 포함하는 제1 포토마스크(M1)를 통하여 제1 화소 전극(101)에 대응되는 위치의 제1 포토레지스트(PR1)를 노광한다.
도 12b를 참조하면, 제1 포토레지스트(PR1)를 현상한다. 현상된 제1 포토레지스트(PR1)는 제1 화소 전극(101)에 대응하는 부분에 제1 개구(C1) 가 형성된다.
도 12c를 참조하면, 도 12b의 패터닝 된 제1 포토레지스트(PR1)를 식각 마스크로 하여 제1 리프트오프층(LOL1)을 에칭한다.
제1 리프트오프층(LOL1)이 불소중합체를 포함하는 경우, 식각액은 불소중합체를 식각 할 수 있는 용매를 사용한다. 제1 용매는 히드로플루오로에테르(hydrofluoroether)를 포함할 수 있다.
식각 공정에 의해, 제1 리프트오프층(LOL1) 에칭 시, 불소를 포함하는 제1 용매는 제1 포토레지스트(PR1)의 제1 개구(C1) 아래에서 제1 언더컷 프로파일(UC1)을 형성하고, 제1 화소 전극(101)의 상면, 보조 전극(120)의 일부, 및 화소 정의막(110)의 일부를 노출시키는 제2 개구(C2)를 형성한다. 제1 언더컷 프로파일(UC1)이 형성됨으로써 제1 화소 전극(101) 상에 보다 넓은 증착 공간을 확보할 수 있다.
도 12d를 참조하면, 도 12c의 구조물 상에 제1 발광층(미도시)를 포함하는 제1 중간층(301), 제1 대향 전극(401) 및 제1 패시베이션층(501)을 형성한다. 제1 중간층(301)은 정공주입층, 정공수송층, 전자수송층, 및 전자주입층 중 적어도 하나를 더 포함하도록 형성할 수 있다.
제1 중간층(301), 제1 대향 전극(401) 및 제1 패시베이션층(501)은 진공 증착으로 형성한다. 제1 챔버(CH1)에 증착원(미도시)을 배치하고, 증착원(미도시)에서 방출된 증착 물질이 기판(100)을 향해 입사하도록 증착입사각을 조절하며 증착한다.
제1 중간층(301)은 제1 화소 전극(101) 상면 및 화소 정의막(110)의 일부에 적층된다.
제1 대향 전극(401)은 제1 중간층(301), 화소 정의막(110) 및 보조 전극(120)의 상면에 접촉하도록 적층된다.
제1 패시베이션층(501)은 제1 대향 전극(401) 및 보조 전극(120)의 상면에 접촉하도록 적층된다.
제1 실시예와 같이, 제1 중간층(301)과 제1 대향 전극(401)은 물리적 기상 증착(PVD) 공정으로 증착하고, 제1 패시베이션층(501)은 물리적 기상 증착보다 스텝 커버리지가 우수한 화학적 기상 증착(CVD) 공정 또는 원자층 증착(ALD)공정으로 증착 할 수 있다.
증착 결과, 제1 중간층(301), 제1 대향 전극(401), 제1 패시베이션층(501)은 제2 개구(C2)에 위치하는 제1 화소 전극(101)의 상면 및 제1 포토레지스트(PR1) 상부에도 적층된다.
제1 패시베이션층(501)은 제1 언더컷 프로파일(UC1)이 형성된 영역에서, 제1 포토레지스터(PR1)의 하면, 보조 전극(120)의 상면, 제2 리프트오프층(LOL2)의 측면에도 증착된다.
도 12e를 참조하면, 도 12d의 구조물에 대해 드라이 에칭(dry etching) 공정을 실시한다. 드라이 에칭 결과, 제1 언더컷 프로파일(UC2)이 형성된 영역 근방에서 제1 패시베이션층(501)이 식각되어 제거된다.
도 12f를 참조하면, 도 12e의 구조물에 대하여 리프트오프 공정을 수행한다. 리프트오프 공정은 제1 챔버(CH1) 외부에서 실시한다. 일 실시예로 상온의 대기 중에서 실시할 수도 있다.
리프트오프 결과, 제1 화소 전극(101) 상에 제1 중간층(301)이 배치되고, 제1 중간층을 커버하는 제1 대향 전극(401)이 화소 정의막(110) 상에 배치된 보조 전극(120)과 접촉하고, 제1 대향 전극(401)과 보조 전극(120)의 일부를 커버하는 제1 패시베이션층(501)이 패턴으로 남는다.
한편, 도 12d 및 도 12e에는 증착과 드라이 에칭을 같은 제1 챔버(CH1)에서 진행하는 경우를 도시하고 있지만, 본 발명은 이에 한정되지 않는다. 드라이 에칭은 증착을 진행한 제1 챔버(CH1)와 다른 후속 챔버(미도시)에서 진행할 수 있다.
전술한 제1 실시예와 비교 시, 제1 대향 전극(401)이 보조 전극(120)과 연결되어 공통 전극의 저항을 줄이는 효과가 있다.
본 실시예는 전술한 제1 실시예와 같이 제2 및 제3 단위 공정을 실시하여 제2 화소 전극(102) 및 제3 화소 전극(미도시)에도 중간층, 대향전극 및 패시베이션층을 형성하여 풀컬러 유기 발광 표시 장치를 제조할 수 있다. 전술한 제1 실시예와 유사한 공정이 반복되므로 설명은 생략한다.
상술한 바와 같이, 본 실시예에 따른 유기 발광 표시 장치(2) 및 그 제조 방법에 따르면, 패시베이션층을 스탭 커버리지가 큰 증착 방법으로 형성하였기 때문에, 제대향 전극을 완전히 커버하여 리프트오프 공정 중 중간층 및 대향전극을 보호하고, 동일 챔버에서 드라이 에칭을 실시하여 챔버 외부 대기와 수분으로부터 손상을 방지할 수 있고, 보조 전극을 추가 형성함으로써 공통 전극의 전압 강하를 방지 할 수 있다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (25)

  1. 기판 상에 화소 전극 및 상기 화소 전극의 단부를 덮는 화소 정의막을 형성함;
    상기 화소 전극과 화소 정의막 상에, 리프트오프층 및 포토레지스트를 순차로 형성함;
    상기 리프트오프층 및 상기 포토레지스트를 패터닝하여, 상기 화소 전극의 상면 및 화소 정의막의 일부를 노출하는 개구를 형성함;
    상기 개구 및 상기 포토레지스트 상에 발광층을 포함하는 중간층, 및 대향 전극을 순차로 형성함; 및
    상기 대향 전극의 상면 및 단부를 완전히 덮도록 패시베이션층을 형성함; 및
    상기 개구 외부에 잔존하는 리프트오프층과 포토레지스트를 제거함;을 포함하는 유기 발광 표시 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 포토레지스트는 포토리쏘그라피 공정으로 패터닝하는 유기 발광 표시 장치의 제조 방법.
  3. 제1항에 있어서,
    상기 리프트오프층은 불소중합체를 포함하도록 형성하는 유기 발광 표시 장치의 제조 방법.
  4. 제3항에 있어서,
    불소를 포함하는 제1 용매로 상기 리프트오프층을 에칭하여 상기 개구를 형성하는 유기 발광 표시 장치의 제조 방법.
  5. 제1항에 있어서,
    상기 중간층은 제1 증착 공정으로 형성하고,
    상기 대향 전극은 제2 증착 공정으로 형성하고,
    상기 패시베이션층은 상기 중간층 및 대향 전극보다 스텝 커버리지를 크게 할 수 있는 제3 증착 공정으로 형성하는 유기 발광 표시 장치의 제조 방법.
  6. 제5항에 있어서,
    상기 제1 증착 공정은 물리적 기상 증착 공정을 이용하는 유기 발광 표시 장치의 제조 방법.
  7. 제5항에 있어서,
    상기 제2 증착 공정은 물리적 기상 증착 공정을 이용하는 유기 발광 표시 장치의 제조 방법.
  8. 제5항에 있어서,
    상기 제3 증착 공정은 화학적 기상 증착 공정 또는 원자층 증착 공정을 이용하는 유기 발광 표시 장치의 제조 방법.
  9. 제5항에 있어서,
    제1 내지 제3 증착 공정은 동일한 챔버에서 진행하는 유기 발광 표시 장치의 제조 방법.
  10. 제5항에 있어서,
    상기 제3 증착 공정 후, 상기 제3 증착 공정을 실시한 챔버와 같은 챔버 또는 상기 제3 증착 공정을 실시한 챔버와 상이한 후속 챔버에서 드라이 에칭을 실시하는 유기 발광 표시 장치의 제조 방법.
  11. 제10항에 있어서,
    상기 드라이 에칭으로, 상기 화소 정의막의 상면이 노출되는 유기 발광 표시 장치의 제조 방법.
  12. 제1항에 있어서,
    상기 화소 정의막의 상에 보조 전극을 더 형성하고,
    상기 대향 전극은 상기 보조 전극에 접촉하도록 형성하는 유기 발광 표시 장치의 제조 방법.
  13. 제12항에 있어서,
    상기 패시베이션층 형성 후, 상기 패시베이션층을 형성한 챔버와 같은 챔버 또는 상기 패시베이션층을 형성한 챔버와 상이한 후속 챔버에서 드라이 에칭을 실시하고,
    상기 드라이 에칭으로, 상기 보조 전극의 상면이 노출되는 유기 발광 표시 장치의 제조 방법.
  14. 제1항에 있어서,
    상기 잔존하는 리프트오프층을 불소를 포함하는 제2 용매를 사용하여 제거하는 유기 발광 표시 장치의 제조 방법.
  15. 제1항에 있어서,
    상기 중간층, 상기 대향 전극, 및 상기 패시베이션층은 챔버에서 진공 증착하고,
    상기 리프트오프층을 제거하는 공정은 상기 챔버 외부의 대기 중에서 실시하는 유기 발광 표시 장치의 제조 방법.
  16. 제15항에 있어서,
    상기 패시베이션층은 상기 대향 전극의 상면 및 단부를 완전히 덮은 상태에서, 상기 리프트오프층을 제거하는 습식 공정에 노출되는 유기 발광 표시 장치의 제조 방법.
  17. 기판 상에 제1 및 제2 화소 전극을 형성하고, 상기 제1 및 제2 화소 전극의 단부를 덮는 화소 정의막을 형성한 후, 하기 (a1) 내지 (a5)를 포함하는 제1 단위 공정을 실시함, (a1) 상기 제1 및 제2 화소 전극과 상기 화소 정의막 상에, 제1 리프트오프층 및 제1 포토레지스트를 순차로 형성함;
    (a2) 상기 제1 리프트오프층 및 상기 제1 포토레지스트를 패터닝하여, 상기 제1 화소 전극의 상면 및 화소 정의막의 일부를 노출하는 제1 개구를 형성함;
    (a3) 상기 제1 개구 및 상기 제1 포토레지스트 상에 제1 발광층을 포함하는 제1 중간층, 및 제1 대향 전극을 순차로 형성함;
    (a4) 상기 제1 대향 전극의 상면 및 단부를 완전히 덮도록 제1 패시베이션층을 형성함; 및
    (a5) 상기 제1 개구 외부에 잔존하는 제1 리프트오프층 및 상기 제1 포토레지스트를 제거함,
    상기 제1 단위 공정 후, 하기 (b1) 내지 (b5)를 포함하는 제2 단위 공정을 실시함,
    (b1) 상기 제1 패시베이션층, 상기 제2 화소 전극 및 상기 화소 정의막 상에, 제2 리프트오프층과 제2 포토레지스트를 순차로 형성함;
    (b2) 상기 제2 리프트오프층 및 상기 제2 포토레지스트를 패터닝하여, 상기 제2 화소 전극의 상면 및 화소 정의막의 일부를 노출하는 제2 개구를 형성함;
    (b3) 상기 제2 개구 및 상기 제2 포토레지스트 상에 제2 발광층을 포함하는 제2 중간층, 및 제2 대향 전극을 순차로 형성함;
    (b4) 상기 제2 대향 전극의 상면 및 단부를 완전히 덮도록 제2 패시베이션층을 형성함; 및
    (b5) 상기 제2 개구 외부에 잔존하는 제2 리프트오프층 및 상기 제2 포토레지스트를 제거함;을 포함하는 유기 발광 표시 장치의 제조 방법.
  18. 제17항에 있어서,
    상기 제1 발광층에서 방출되는 색과 상기 제2 발광층에서 방출되는 색을 서로 다르게 형성하는 유기 발광 표시 장치의 제조 방법.
  19. 제17항에 있어서,
    상기 제1 중간층, 상기 제1 대향 전극 및 상기 제1 패시베이션 층은 제1 챔버에서 형성되는 유기 발광 표시 장치의 제조 방법.
  20. 제19항에 있어서,
    상기 제1 패시베이션층 형성 후, 상기 제1 챔버에서 드라이 에칭을 실시하는 유기 발광 표시 장치의 제조 방법.
  21. 제19항에 있어서,
    상기 제1 패시베이션 형성 후, 상기 제1 챔버와 다른 후속 챔버에서 드라이 에칭을 실시하는 유기 발광 표시 장치의 제조 방법.
  22. 제17항에 있어서,
    상기 제1 중간층 및 상기 제2 중간층은 정공 주입층, 정공 수송층, 전자 수송층, 및 전자 수입층 중 적어도 하나의 층을 더 포함하도록 형성하는 유기 발광 표시 장치의 제조 방법.
  23. 제17항에 있어서,
    상기 제1 패시베이션층 및 상기 제2 패시베이션층 상에 연속적으로 배치되고, 적어도 하나의 유기층 및 적어도 하나의 무기층을 포함하는 봉지부재를 더 형성하는 유기 발광 표시 장치의 제조 방법.
  24. 기판 상에 이격되어 배치된 제1 및 제2 화소 전극;
    상기 제1 및 제2 화소 전극의 단부를 덮는 화소 정의막;
    상기 제1 및 제2 화소 전극 상에 각각 아일랜드로 배치된 제1 및 제2 발광층을 각각 포함하는 제1 및 제2 중간층;
    상기 제1 및 제2 중간층 상에 각각 아일랜드 패턴으로 배치된 제1 및 제2 대향 전극;
    상기 제1 및 제2 대향 전극 상에 각각 아일랜드 패턴으로 배치되고, 상기 제1 및 제2 대향 전극을 완전히 덮는 제1 및 제2 패시베이션층;
    상기 제1 및 제2 패시이션층을 덮는 봉지 부재;를 포함하는 유기 발광 표시 장치.
  25. 제24항에 있어서,
    상기 제1 패시베이션층 및 상기 제2 패시베이션층은 질화물 계열 재료를 포함하는 유기 발광 표시 장치의 제조 방법.
PCT/KR2019/006170 2018-12-17 2019-05-23 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법 WO2020130244A1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201980083789.2A CN113196516A (zh) 2018-12-17 2019-05-23 有机发光显示设备和用于制造有机发光显示设备的方法
US17/414,649 US20220052267A1 (en) 2018-12-17 2019-05-23 Organic light-emitting display device, and method for manufacturing organic light-emitting display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180163307A KR20200075192A (ko) 2018-12-17 2018-12-17 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR10-2018-0163307 2018-12-17

Publications (1)

Publication Number Publication Date
WO2020130244A1 true WO2020130244A1 (ko) 2020-06-25

Family

ID=71102258

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2019/006170 WO2020130244A1 (ko) 2018-12-17 2019-05-23 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법

Country Status (4)

Country Link
US (1) US20220052267A1 (ko)
KR (1) KR20200075192A (ko)
CN (1) CN113196516A (ko)
WO (1) WO2020130244A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11222936B2 (en) 2018-12-26 2022-01-11 Samsung Display Co., Ltd. Organic light-emitting display apparatus and method of manufacturing the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114203783A (zh) * 2021-12-09 2022-03-18 深圳市华星光电半导体显示技术有限公司 柔性显示面板及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170102145A (ko) * 2016-02-29 2017-09-07 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR20170137977A (ko) * 2016-06-03 2017-12-14 삼성디스플레이 주식회사 유기발광표시장치 및 유기발광표시장치의 제조방법
KR20170142231A (ko) * 2016-06-16 2017-12-28 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20180104227A (ko) * 2017-03-10 2018-09-20 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR20180121757A (ko) * 2017-04-28 2018-11-08 삼성디스플레이 주식회사 유기발광 표시장치 및 그 제조방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284734A (ja) * 2000-03-29 2001-10-12 Fuji Photo Film Co Ltd 半導体素子の段差部被覆方法およびそれを用いた半導体素子
DE102012203583B4 (de) * 2012-03-07 2021-03-18 Pictiva Displays International Limited Organisches Licht emittierendes Bauelement
KR20140067527A (ko) * 2012-11-26 2014-06-05 삼성디스플레이 주식회사 표시 장치 및 유기 발광 표시 장치
US9431244B2 (en) * 2014-09-24 2016-08-30 Qualcomm Mems Technologies, Inc. Laser annealing technique for metal oxide TFT
US20170084643A1 (en) * 2015-09-17 2017-03-23 Intermolecular, Inc. Storage Capacitors for Displays and Methods for Forming the Same
KR102603867B1 (ko) * 2016-08-01 2023-11-21 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR20180054983A (ko) * 2016-11-15 2018-05-25 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170102145A (ko) * 2016-02-29 2017-09-07 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR20170137977A (ko) * 2016-06-03 2017-12-14 삼성디스플레이 주식회사 유기발광표시장치 및 유기발광표시장치의 제조방법
KR20170142231A (ko) * 2016-06-16 2017-12-28 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20180104227A (ko) * 2017-03-10 2018-09-20 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR20180121757A (ko) * 2017-04-28 2018-11-08 삼성디스플레이 주식회사 유기발광 표시장치 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11222936B2 (en) 2018-12-26 2022-01-11 Samsung Display Co., Ltd. Organic light-emitting display apparatus and method of manufacturing the same
US11678522B2 (en) 2018-12-26 2023-06-13 Samsung Display Co., Ltd. Organic light-emitting display apparatus and method of manufacturing the same

Also Published As

Publication number Publication date
CN113196516A (zh) 2021-07-30
KR20200075192A (ko) 2020-06-26
US20220052267A1 (en) 2022-02-17

Similar Documents

Publication Publication Date Title
WO2020054915A1 (ko) 표시 패널
WO2020036271A1 (ko) 발광 소자, 이의 제조방법 및 발광 소자를 포함하는 표시 장치
WO2020009273A1 (ko) 표시 장치 및 그 제조 방법
WO2014098510A1 (en) Light emitting diode and method of fabricating the same
WO2020226267A1 (ko) 표시 장치
WO2020122337A1 (ko) 표시 장치 및 그의 제조 방법
WO2009128669A2 (ko) 발광 소자 및 그 제조방법
WO2020130244A1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
WO2020040384A1 (ko) 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치
WO2020145450A1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
WO2019124843A1 (ko) 칩 스케일 패키지 발광 다이오드
WO2021118139A1 (ko) 디스플레이용 발광 소자 및 그것을 가지는 디스플레이 장치
WO2020027397A1 (ko) 발광 소자, 이의 제조방법 및 발광 소자를 포함하는 표시 장치
WO2020149474A1 (ko) 발광 장치, 이를 포함하는 표시 장치 및 표시 장치의 제조 방법
WO2020149476A1 (ko) 발광 장치, 이를 포함하는 표시 장치
WO2020091171A1 (ko) 발광 소자 구조물 및 발광 소자의 제조방법
CN111162103A (zh) 有机发光显示装置及其制造方法
WO2020122377A1 (ko) 표시 장치 및 표시 장치 제조 방법
WO2020145449A1 (ko) 유기 발광 표시 장치
KR20200121427A (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
WO2020149513A1 (ko) 발광 소자의 제조방법 및 발광 소자를 포함하는 표시 장치
WO2020040378A1 (ko) 표시 장치의 제조 방법
KR20210069784A (ko) 유기발광 표시장치 및 유기발광 표시장치의 제조방법
WO2021025236A1 (ko) 표시 장치
WO2020004747A1 (en) Method of manufacturing organic light-emitting display device

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19901223

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19901223

Country of ref document: EP

Kind code of ref document: A1