WO2020036271A1 - 발광 소자, 이의 제조방법 및 발광 소자를 포함하는 표시 장치 - Google Patents

발광 소자, 이의 제조방법 및 발광 소자를 포함하는 표시 장치 Download PDF

Info

Publication number
WO2020036271A1
WO2020036271A1 PCT/KR2019/000105 KR2019000105W WO2020036271A1 WO 2020036271 A1 WO2020036271 A1 WO 2020036271A1 KR 2019000105 W KR2019000105 W KR 2019000105W WO 2020036271 A1 WO2020036271 A1 WO 2020036271A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
electrode
light emitting
emitting device
insulating
Prior art date
Application number
PCT/KR2019/000105
Other languages
English (en)
French (fr)
Inventor
조현민
김대현
김동욱
민정홍
이승아
차형래
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to CN201980054010.4A priority Critical patent/CN112567538B/zh
Priority to CN202410777216.2A priority patent/CN118630108A/zh
Priority to US17/250,633 priority patent/US11810905B2/en
Priority to EP19849162.3A priority patent/EP3840064A4/en
Publication of WO2020036271A1 publication Critical patent/WO2020036271A1/ko
Priority to US18/483,444 priority patent/US20240038738A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Definitions

  • the inorganic light emitting diode may be manufactured by growing an n-type or p-type doped semiconductor layer and an inorganic phosphor layer on a substrate, forming a rod having a specific shape, and then separating the rod.
  • the chemical method is used to separate the light emitting device, there is a problem that the insulating material layer surrounding the outer surface of the light emitting device is partially damaged.
  • an object of the present invention is to provide a light emitting device including a protective film layer protecting an insulating material layer on an outer circumferential surface of the light emitting device and a method of manufacturing the same.
  • the first insulating layer includes at least one of silicon oxide (SiOx), aluminum oxide (Al 2 O 3 ), and silicon oxynitride (SiOxNy), and the second insulating layer is silicon nitride (SiNx) or aluminum nitride ( AlN) and silicon oxynitride (SiOxNy).
  • the forming of the first insulating layer may include forming a first insulating film disposed to cover an outer surface of the device rod, and etching the first insulating film to expose a top surface of the device rod.
  • the forming of the second insulating layer may include forming a second insulating film disposed to cover the outer surface of the device rod, and etching the second insulating film to expose the top surface of the device rod. It may include.
  • the plurality of light emitting devices 300 may be aligned between the first electrode branch 210B and the second electrode branch 220B. Specifically, at least some of the plurality of light emitting devices 300 may have one end electrically connected to the first electrode branch 210B, and the other end may be electrically connected to the second electrode branch 220B.
  • the light emitting device 300 may have a structure in which the first conductive semiconductor 310, the device active layer 330, the second conductive semiconductor 320, and the electrode material layer 370 are sequentially formed.
  • the formed order of the light emitting device 300 is the first conductivity type semiconductor 310, the device active layer 330, the second conductivity type semiconductor 320, and the electrode material layer 370 in a direction parallel to the insulating substrate layer 200. ) May be arranged.
  • the light emitting device 300 in which the plurality of layers is formed may be disposed in a horizontal direction parallel to the insulating substrate layer 200.
  • the present invention is not limited thereto, and the light emitting devices 300 may be arranged such that the above-described stacking direction is opposite between the first electrode 210 and the second electrode 220.
  • some of the material of the second insulating material layer 520 may be disposed in a region where the lower surface of the light emitting device 300 and the first insulating material layer 510 are in contact with each other. This may be formed when the light emitting device 300 is aligned on the first insulating material layer 510 and the second insulating material layer 520 is disposed thereon when the display device 10 is manufactured. If some voids are formed in the first insulating material layer 510 in contact with the bottom surface of the light emitting device 300, the voids are formed of the second insulating material layer 520 when the second insulating material layer 520 is formed. Some may be formed by penetration.
  • One end of a direction in which the second electrode 220 of the third insulating material layer 530 is disposed may be aligned with one side of the second insulating material layer 520.
  • the first insulating material layer 510, the second insulating material layer 520, the third insulating material layer 530, and the passivation layer 550 may be made of the same material, but may be made of different materials. In addition, various materials for providing insulation to the first insulating material layer 510, the second insulating material layer 520, the third insulating material layer 530, and the passivation layer 550 may be applicable.
  • FIG. 3 is a schematic view of a light emitting device according to an embodiment. 4 is a cross-sectional view taken along line 3b-3b 'of FIG. 3a.
  • the device active layer 330 is disposed between the first conductivity type semiconductor 310 and the second conductivity type semiconductor 320 and may include a material having a single or multiple quantum well structure.
  • the device active layer 330 includes a material having a multi-quantum well structure, a plurality of quantum layers and a well layer may be alternately stacked.
  • the device active layer 330 may emit light by combining electron-hole pairs according to an electrical signal applied through the first conductive semiconductor 310 and the second conductive semiconductor 320.
  • the light emitted by the device active layer 330 is not limited to light in the blue wavelength band, and may emit light in the red and green wavelength bands in some cases.
  • the length of the device active layer 330 may have a range of 0.05 ⁇ m to 0.25 ⁇ m, but is not limited thereto.
  • the electrode material layer 370 may be an ohmic contact electrode. However, the present invention is not limited thereto and may be a Schottky contact electrode.
  • the electrode material layer 370 may include a conductive metal.
  • the electrode material layer 370 may include at least one of aluminum (Al), titanium (Ti), indium (In), gold (Au), and silver (Ag).
  • the electrode material layer 370 may include the same material or may include different materials. However, it is not limited thereto.
  • the first insulating layer 381 is formed outside the first conductivity type semiconductor 310, the second conductivity type semiconductor 320, the device active layer 330, and the electrode material layer 370, and functions to protect them. can do.
  • the first insulating layer 381 may be formed to surround side surfaces of the members, such that both ends of the light emitting device 300 in the longitudinal direction, for example, the first conductive semiconductor 310 and the electrode material layer 370 are formed. ) May not be formed at both ends disposed. However, it is not limited thereto.
  • the first insulating layer 381 may be formed of insulating materials, for example, silicon oxide (SiO x ), silicon nitride (SiN x ), silicon oxynitride (SiO x N y ), and nitride Aluminum nitride (AlN), aluminum oxide (Aluminum oxide, Al 2 O 3 ), and the like may be included. Accordingly, an electrical short circuit that may occur when the device active layer 330 is in direct contact with the first electrode 210 or the second electrode 220 may be prevented. In addition, since the first insulating layer 381 includes the device active layer 330 to protect the outer circumferential surface of the light emitting device 300, a decrease in luminous efficiency can be prevented.
  • the thickness of the first insulating layer 381 may have a range of 0.5 ⁇ m to 1.5 ⁇ m, but is not limited thereto.
  • the second insulating layer 382 has an insulating property and has an etching selectivity different from that of the first insulating layer 381, for example, silicon oxide (SiO x ). , Silicon nitride (SiN x ), silicon oxynitride (SiO x N y ), aluminum nitride (AlN), aluminum oxide (Aluminum oxide, Al 2 O 3 ), and the like.
  • the second insulating layer 382 may include silicon nitride (SiN x ).
  • the present invention is not limited thereto. Accordingly, in manufacturing the light emitting device 300, the second insulating layer 382 may prevent the first insulating layer 381 from being damaged.
  • the first insulating layer 381 may have a substantially constant thickness in a direction of a long axis crossing both ends of the light emitting device 300.
  • the light emitting device 300 may be cylindrical. Accordingly, as shown in FIG. 3B, the cross-sectional view cut in the longitudinal direction across both ends of the light emitting device 300 may have a rectangular shape. However, the shape of the light emitting device 300 is not limited thereto, and may have various shapes such as a cube, a cube, a hexagonal column, and the like.
  • the light emitting device 300 may have a length l of 1 ⁇ m to 10 ⁇ m or 2 ⁇ m to 5 ⁇ m, and preferably have a length of about 4 ⁇ m.
  • the diameter of the light emitting device 300 may have a range of 400nm to 700nm, preferably has a thickness of about 500nm.
  • FIG. 5 is an enlarged view of a portion A of FIG. 2.
  • the end surface of the light emitting element 300 maintains a smooth shape and thus the first contact electrode
  • the disconnection problem of breaking the electrode material at 261 can be prevented.
  • the end surface of the light emitting device 300 has a rough surface or a part of the light emitting device 300 is inclined due to protruding or recessed, the thin film coating of the contact electrode material when the first contact electrode 261 is in contact with the light emitting device 300 Poor step coverage can cause some of the electrode material to break.
  • 6 to 16 are cross-sectional views schematically illustrating a method of manufacturing a light emitting device according to one embodiment.
  • a lower substrate layer 1000 including a base substrate 1100 and a buffer material layer 1200 formed on the base substrate 1100 is prepared.
  • the lower substrate layer 1000 may have a structure in which the base substrate 1100 and the buffer material layer 1200 are sequentially stacked.
  • a plurality of conductive semiconductor layers are formed on the base substrate 1100.
  • the plurality of conductive semiconductor layers grown by the epitaxial method can be grown by forming seed crystals and depositing a crystalline material thereon.
  • the conductive semiconductor layer may be formed by electron beam deposition, physical vapor deposition (PVD), chemical vapor deposition (CVD), plasma laser deposition (PLD), or dual-type thermal deposition (Dual-type). thermal evaporation, sputtering, metal organic chemical vapor deposition (MOCVD), and the like, and preferably, may be formed by metal-organic chemical vapor deposition (MOCVD).
  • MOCVD metal-organic chemical vapor deposition
  • the present invention is not limited thereto.
  • the precursor material for forming the plurality of conductive semiconductor layers is not particularly limited within the range that can be conventionally selected for forming the target material.
  • the precursor material may be a metal precursor including an alkyl group such as a methyl group or an ethyl group.
  • it may be a compound such as trimethyl gallium (Ga (CH 3 ) 3 ), trimethyl aluminum (Al (CH 3 ) 3 ), triethyl phosphate ((C 2 H 5 ) 3 PO 4 ), but is not limited thereto.
  • a method for forming a plurality of conductive semiconductor layers, process conditions, and the like will be omitted and descriptions will be made in detail with respect to the order of the manufacturing method of the light emitting device 300 and the stacked structure.
  • the isolation layer 1300 may be disposed on the buffer material layer 1200, and crystals of the first conductivity-type semiconductor layer 3100 may be grown on the isolation layer 1300.
  • the buffer material layer 1200 may be disposed between the base substrate 1100 and the separation layer 1300 to reduce the difference in lattice constant of the first conductivity type semiconductor layer 3100.
  • the first conductive semiconductor layer 3100 may be directly formed in the separation layer 1300 disposed on the base substrate 1100, the first conductive semiconductor layer 3100 may be used to smoothly grow crystals.
  • Buffer material layer 1200 may provide seed crystals.
  • a separation layer 1300 is formed on the lower substrate layer 1000.
  • a plurality of separation layers 1300 may be disposed in the semiconductor structure 3000 or the lower substrate layer 1000, and the buffer material layer 1200 and the first conductivity type semiconductor layer ( It may be disposed in an area other than the interface between the 1300.
  • the semiconductor structure 3000 may be partially etched to form a device rod ROD in a later step.
  • the plurality of material layers included in the semiconductor structure 3000 may be formed by performing a conventional process as described above.
  • the first conductive semiconductor layer 3100, the active material layer 3300, the second conductive semiconductor layer 3200, and the conductive electrode material layer 3700 may be sequentially formed on the separation layer 1300, respectively.
  • the first conductive semiconductor 310 of the light emitting device 300 may include the same materials as the active layer 330, the second conductive semiconductor 320, and the electrode material layer 370.
  • the light emitting device 300 may include the electrode material layer 370 or may further include another electrode material layer 370 under the first conductive semiconductor 310.
  • the conductive electrode material layer 3700 may be omitted, or another conductive electrode material layer may be formed under the first conductive semiconductor layer 3100.
  • the semiconductor structure 3000 includes the conductive electrode material layer 3700 will be described.
  • the second etching mask layer 1620 is not particularly limited as long as it is a conventional material that can serve as a mask for continuous etching of the semiconductor structure 3000.
  • the second etching mask layer 1620 may include chromium (Cr) or the like.
  • the thickness of the second etching mask layer 1620 may have a range of 30 nm to 150 nm, but is not limited thereto.
  • the semiconductor structure 3000 is etched according to the pattern of the etching pattern layer 1700 to form the device rod ROD.
  • An area in which the plurality of nanopatterns are spaced apart from the etching pattern layer 1700 may be vertically etched to form holes h.
  • the hole h may be selectively formed from the etching mask layer 1600 to the region where the separation layer 1300 is formed.
  • the method of forming the hole h may be performed by a conventional method.
  • the etching process may be dry etching, wet etching, reactive ion etching (RIE), inductively coupled plasma reactive ion etching (ICP-RIE), or the like.
  • RIE reactive ion etching
  • ICP-RIE inductively coupled plasma reactive ion etching
  • the dry etching method anisotropic etching may be performed, and thus, the dry etching method may be suitable for forming a hole h by vertical etching.
  • the etching etchant Etchant
  • the etching etchant may be Cl 2 or O 2 or the like. However, it is not limited thereto.
  • the isolation layer 1300 may be patterned together in the same etching process when the semiconductor structure 3000 is etched to form the holes h, and an etching stopper when the semiconductor structure 3000 is etched. It may be patterned in a separate process by performing the function of.
  • the etch mask layer 1600 and the etch pattern layer 1700 remaining on the vertically etched semiconductor structure 3000 may be a conventional method, for example, a dry etching method or a wet method. It is removed by etching and forms a device rod (ROD).
  • ROD device rod
  • a first insulating film 3810 partially covering the outer surface of the device rod ROD is formed.
  • At least the upper surface of the device rod ROD and the first insulating layer 3810 disposed on the separation layer 1300 or the buffer material layer 1200 are removed to remove the device rod ROD.
  • the top of the can be exposed.
  • a process such as dry etching or etch back, which is anisotropic etching, may be performed.
  • a second insulating film 3820 covering the outer circumferential surface of the first insulating film 3810 is formed.
  • the second insulating film 3820 may have a different material from the first insulating film 3810, and may be formed in substantially the same manner.
  • the second insulating layer 3820 may include a material having an etching selectivity different from that of the first insulating layer 3810 and the separation layer 1300.
  • the material that may be included in the second insulating layer 3820 may be substantially the same as the material that may be included in the second insulating layer 382 described above.
  • the separation layer 1300 is separated in the step of removing the separation layer 1300.
  • a portion of the first insulating layer 3810 may also be removed by the etchant. In this case, some members of the light emitting device 300 may be exposed to cause a failure of the light emitting device 300.
  • a second insulating film 3820 including a material having a different etching selectivity, for example, silicon nitride (SiNx) is formed on the outer circumferential surface of the first insulating film 3810. The first insulating layer 3810 may be protected from the etching liquid for separation.
  • the isolation layer 1300 when the isolation layer 1300 is removed without forming the second insulating film 3820, a part of the material included in the first insulating film 3810 may be damaged, and thus the manufactured light emitting device 300 ′ may be formed.
  • the first insulating layer 381 ′ of) has a rough surface.
  • a portion of the conductive semiconductors 310 and 320 or the device active layer 330 of the light emitting device 300 ' may be exposed and damaged, thereby causing the light emitting device 300' to be defective and having a rough surface. Poor contact between the light emitting device 300 'and the contact electrode 260 may occur due to the layer 381'.
  • the second insulating film 3820 is formed to surround the first insulating film 3810, and the separation layer 1300 is chemically separated (CLO). It may include the step of removing.
  • the second insulating film 3820 may include a material having an etch selectivity different from that of the first insulating film 3810 and the separation layer 1300, so that when the separation layer 1300 is removed, the first insulating film 3810 and the second insulating film 3810 may be removed. Damage to the insulating film 3820 can be prevented.
  • the manufactured light emitting device 300 may maintain a smooth surface without damaging the material on the outer circumferential surface thereof, and may be separated by a chemical separation method (CLO) to ensure flat end surfaces and uniformity.
  • the light emitting device 300 may prevent disconnection of the contact electrode material at both end surfaces of the light emitting device 300 in contact with the contact electrode 260, thereby improving light emission reliability of the display device 10.
  • the forming of the first insulating film 3810 and the second insulating film 3820 may include partially etching the upper surface of the device rod ROD.
  • the etching of the upper surface of the device rod ROD may be performed by forming the first insulating film 3810 and the second insulating film 3820 and simultaneously etching them.
  • the buffer material layer 1200 may provide a seed crystal of the first conductivity-type semiconductor layer 3100 grown on the isolation layer 1300, and may reduce the lattice constant between interfaces.
  • the semiconductor structure 3000 of FIG. 20 may induce a smooth crystal growth of the first conductive semiconductor layer 3100_3 by inserting the isolation layer 1300_3 into the first conductive semiconductor layer 3100_3.
  • the second insulating layer 382 of the light emitting device 300 may include a material having the same etching selectivity as the plurality of insulating layers of the display device 10, for example, the second insulating material layer 520.
  • a portion of the second insulating layer 382 may be removed in the patterning step performed to contact the contact electrodes 260 at both ends of the light emitting device 300.
  • the first insulating layer 381 of the light emitting device 300 may be partially exposed, and the contact electrode 260 may partially contact the first insulating layer 381.
  • 21 is a cross-sectional view illustrating a part of a display device according to another exemplary embodiment.
  • the contact electrode 260 may contact the exposed first insulating layer 381_4.
  • the second display layer 10 may be manufactured when the display device 10 is manufactured.
  • the second insulating layer 382_4 may be partially etched. Accordingly, the first insulating layer 381_4 is partially exposed, and since the first insulating layer 381_4 includes a material having an etching selectivity different from that of the second insulating layer 382_4, the first insulating layer 3 381_4) is hardly damaged. That is, the first conductivity type semiconductor 310, the device active layer 330, the second conductivity type semiconductor 320, and the electrode material layer 370 of the light emitting device 300_4 may be protected by the first insulating layer 381_4. Can be.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

발광 소자, 이의 제조방법 및 발광 소자를 포함하는 표시 장치가 제공된다. 발광 소자의 제조 방법은 기판 및 상기 기판 상에 형성되는 버퍼 반도체층을 포함하는 하부 기판을 준비하는 단계, 상기 하부 기판 상에 배치되는 분리층을 형성하고, 상기 분리층 상에 제1 도전형 반도체층, 활성 물질층 및 제2 도전형 반도체층을 형성하고, 상기 제1 도전형 반도체층, 활성 물질층, 제2 도전형 반도체층 및 상기 분리층을 상기 하부 기판에 수직한 방향으로 식각하여 소자 로드를 형성하는 단계, 상기 소자 로드의 외주면을 둘러싸는 제1 절연층을 형성하는 단계, 상기 제1 절연층의 외주면을 둘러싸는 제2 절연층을 형성하는 단계 및 상기 소자 로드를 상기 하부 기판으로부터 분리하여 발광 소자를 형성하는 단계를 포함한다.

Description

발광 소자, 이의 제조방법 및 발광 소자를 포함하는 표시 장치
본 발명은 발광 소자, 그 제조방법 및 발광 소자를 포함하는 표시 장치에 관한 것으로, 더욱 상세하게는 외면에 보호막층을 포함하는 발광 소자, 이의 제조 방법 및 발광 소자를 포함하는 표시 장치에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 유기발광 표시 장치(Organic Light Emitting Display, OLED), 액정 표시 장치(Liquid Crystal Display, LCD) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치의 화상을 표시하는 장치로서 유기 발광 표시 패널이나 액정 표시 패널과 같은 표시 패널을 포함한다. 그 중, 발광 표시 패널로써, 발광 소자를 포함할 수 있는데, 예를 들어 발광 다이오드(Light Emitting Diode, LED)의 경우, 유기물을 형광 물질로 이용하는 유기 발광 다이오드(OLED), 무기물을 형광물질로 이용하는 무기 발광 다이오드 등이 있다.
유기 발광 다이오드(OLED)의 경우, 발광 소자의 형광물질로 유기물을 이용하는 것으로, 제조공정이 간단하며 표시 소자가 플렉서블한 특성을 가질 수 있는 장점이 있다. 그러나, 유기물은 고온의 구동환경에 취약한 점, 청색 광의 효율이 상대적으로 낮은 것으로 알려져 있다.
반면에, 무기 발광 다이오드의 경우, 형광물질로 무기물 반도체를 이용하여, 고온의 환경에서도 내구성을 가지며, 유기 발광 다이오드에 비해 청색 광의 효율이 높은 장점이 있다. 또한, 기존의 무기 발광 다이오드 소자의 한계로 지적되었던 제조 공정에 있어서도, 유전영동(Dielectrophoresis, DEP)법을 이용한 전사방법이 개발되었다. 이에 유기 발광 다이오드에 비해 내구성 및 효율이 우수한 무기 발광 다이오드에 대한 연구가 지속되고 있다.
무기 발광 다이오드는 기판상에 n형 또는 p형으로 도핑(dopping)된 반도체층과 무기물 형광물질층을 성장시키고, 특정 형태를 가진 로드(rod)를 형성한 뒤 이를 분리하는 방법으로 제조될 수 있다. 다만, 발광 소자를 분리할 때 화학적인 방법을 이용할 경우, 발광 소자의 외면을 둘러싸는 절연성 물질층이 일부 손상되는 문제가 있었다.
따라서, 본 발명이 해결하고자 하는 과제는 발광 소자의 외주면에 절연성 물질층을 보호하는 보호막층을 포함하는 발광 소자 및 이의 제조방법을 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 발광 소자의 제조 방법은 기판 및 상기 기판 상에 형성되는 버퍼 반도체층을 포함하는 하부 기판을 준비하는 단계, 상기 하부 기판 상에 배치되는 분리층을 형성하고, 상기 분리층 상에 제1 도전형 반도체층, 활성 물질층 및 제2 도전형 반도체층을 형성하고, 상기 제1 도전형 반도체층, 활성 물질층, 제2 도전형 반도체층 및 상기 분리층을 상기 하부 기판에 수직한 방향으로 식각하여 소자 로드를 형성하는 단계, 상기 소자 로드의 외주면을 둘러싸는 제1 절연층을 형성하는 단계, 상기 제1 절연층의 외주면을 둘러싸는 제2 절연층을 형성하는 단계 및 상기 소자 로드를 상기 하부 기판으로부터 분리하여 발광 소자를 형성하는 단계를 포함할 수 있다.
상기 발광 소자를 형성하는 단계는, 상기 분리층이 불소(F)를 포함하는 분리용 식각액에 의해 식각되어 제거되는 단계를 포함하고, 상기 제2 절연층은 상기 분리용 식각액에 대한 식각 선택비가 상기 분리층의 상기 분리용 식각액에 대한 식각 선택비 보다 클 수 있다.
상기 제2 절연층은 상기 분리용 식각액에 대한 식각 선택비가 상기 제1 절연층의 상기 분리용 식각액에 대한 식각 선택비보다 클 수 있다.
상기 제1 절연층은 실리콘 산화물(SiOx), 산화 알루미늄(Al 2O 3) 및 실리콘 산질화물(SiOxNy) 중 적어도 어느 하나를 포함하고, 상기 제2 절연층은 실리콘 질화물(SiNx), 질화 알루미늄(AlN) 및 실리콘 산질화물(SiOxNy) 중 적어도 어느 하나를 포함할 수 있다.
상기 발광 소자는 상기 소자 로드가 상기 분리층이 제거되어 분리되는 면인 분리면이 실질적으로 평탄하고 상기 제2 도전형 반도체층의 상면과 상호 평행할 수 있다.
상기 발광 소자는 상기 분리면의 표면 거칠기가 8 nm Ra 내지 12 nm Ra의 범위를 가질 수 있다.
상기 제1 절연층은 상기 발광 소자의 양 단부를 가로지르는 장축의 방향으로 두께가 실질적으로 일정할 수 있다.
상기 제1 절연층을 형성하는 단계는, 상기 소자 로드의 외면을 커버하도록 배치되는 제1 절연막을 형성하는 단계 및 상기 제1 절연막을 식각하여 상기 소자 로드의 상면을 노출시키는 제1 식각 단계를 포함하고, 상기 제2 절연층을 형성하는 단계는, 상기 소자 로드의 외면을 커버하도록 배치되는 제2 절연막을 형성하는 단계 및 상기 제2 절연막을 식각하여 상기 소자 로드의 상면을 노출시키는 제2 식각 단계를 포함할 수 있다.
상기 제1 식각 단계 및 상기 제2 식각 단계에서, 상기 분리층은 상기 소자 로드가 이격된 영역과 중첩되는 영역의 적어도 일부가 노출될 수 있다.
상기 제2 절연막은 상기 제1 절연막을 형성한 뒤 상기 제1 절연막의 외면을 둘러싸도록 형성되고, 상기 제1 식각 단계와 상기 제2 식각 단계는 상기 제2 절연막을 형성한 뒤 동시에 수행될 수 있다.
상기 소자 로드를 형성하는 단계는, 상기 제2 도전형 반도체층 상에 전극 물질층을 형성하는 단계를 더 포함할 수 있다.
상기 소자 로드를 형성하는 단계는, 상기 전극 물질층 상에 식각 마스크층 및 상기 식각 마스크층 상에 적어도 하나의 나노 패턴이 서로 이격되어 배치되는 식각 패턴층을 형성하는 단계, 상기 나노 패턴이 이격되어 형성되는 영역을 상기 하부 기판에 수직한 방향으로 식각하여 홀을 형성하는 단계 및 상기 식각 마스크층 및 상기 식각 패턴층을 제거하는 단계를 포함할 수 있다.
상기 제1 도전형 반도체층, 상기 활성 물질층, 상기 제2 도전형 반도체층 및 상기 전극 물질층은 상기 분리층과 서로 다른 식각 선택비를 갖는 재료를 포함하고, 상기 홀을 형성하는 단계는, 상기 제1 도전형 반도체층, 상기 활성 물질층, 상기 제2 도전형 반도체층 및 상기 전극 물질층을 상기 하부 기판에 수직한 방향으로 식각하여 상기 나노 패턴이 이격되어 형성되는 영역과 상기 분리층이 중첩되는 영역 중 적어도 일부를 노출시키는 단계 및 상기 분리층의 노출된 영역을 식각하여 패터닝하는 단계를 더 포함할 수 있다.
상기 과제를 해결하기 위한 다른 실시예에 따른 발광 소자는 제1 극성으로 도핑된 제1 도전형 반도체, 상기 제1 도전형 반도체의 상부에 형성되는 활성층, 상기 활성층의 상부에 형성되고, 상기 제1 극성과 반대인 제2 극성으로 도핑되는 제2 도전형 반도체, 상기 제2 도전형 반도체의 상부에 형성되는 전극 물질층, 상기 제1 도전형 반도체, 상기 제2 도전형 반도체, 상기 활성층 및 상기 전극 물질층의 측면을 둘러싸는 제1 절연층 및 상기 제1 절연층의 외주면을 둘러싸는 제2 절연층을 포함하되, 상기 제1 절연층과 상기 제2 절연층은 서로 다른 식각 선택비를 가질 수 있다.
상기 제2 절연층은 불소(F)를 포함하는 분리용 식각액에 대한 식각 선택비가 상기 제1 절연층의 상기 분리용 식각액에 대한 식각 선택비보다 클 수 있다.
상기 제1 절연층은 실리콘 산화물(SiOx), 산화 알루미늄(Al 2O 3) 및 실리콘 산질화물(SiOxNy) 중 적어도 어느 하나를 포함하고, 상기 제2 절연층은 실리콘 질화물(SiNx), 질화 알루미늄(AlN) 및 실리콘 산질화물(SiOxNy) 중 적어도 어느 하나를 포함할 수 있다.
제1 도전형 반도체의 하면은 상기 제2 도전형 반도체의 상면과 각각 실질적으로 평탄하고 상호 평행하고, 상기 제1 도전형 반도체의 상기 하면 및 상기 제2 도전형 반도체의 상기 상면은 표면 거칠기가 8 nm Ra 내지 12 nm Ra의 범위를 가질 수 있다.
상기 과제를 해결하기 위한 또 다른 실시예에 따른 표시 장치는 기판, 상기 기판 상에서 제1 방향으로 연장되고, 상기 제1 방향과 다른 제2 방향으로 서로 이격되어 배치되는 적어도 하나의 제1 전극 및 제2 전극, 상기 제1 전극 및 상기 제2 전극이 서로 이격된 공간에 배치되는 적어도 하나의 발광 소자, 상기 제1 전극을 부분적으로 덮되, 상기 발광 소자의 제1 단부와 접촉하는 제1 접촉 전극 및 상기 제1 접촉 전극과 이격되어 배치되고 상기 제2 전극을 부분적으로 덮되, 상기 발광 소자의 상기 제1 단부의 반대편인 제2 단부와 접촉하는 제2 접촉 전극을 포함하며, 상기 발광 소자는 소자 로드, 상기 소자 로드의 외주면을 둘러싸는 제1 절연층 및 상기 제1 절연층의 외주면 중 적어도 일부를 둘러싸는 제2 절연층을 포함할 수 있다.
상기 소자 로드는 제1 극성으로 도핑된 제1 도전형 반도체, 상기 제1 도전형 반도체의 상부에 형성되는 활성층, 상기 활성층의 상부에 형성되고, 상기 제1 극성과 반대인 제2 극성으로 도핑되는 제2 도전형 반도체 및 상기 제2 도전형 반도체의 상부에 형성되는 전극 물질층을 포함하고, 상기 제1 절연층은 상기 제1 도전형 반도체, 상기 활성층, 상기 제2 도전형 반도체 및 상기 전극 물질층의 측면을 둘러싸며, 상기 제2 절연층은 상기 절연성 물질층과 서로 다른 식각 선택비를 갖는 재료를 포함할 수 있다.
상기 제2 절연층은 단면상 상기 발광 소자의 상기 제1 단부 및 상기 제2 단부의 상부면이 패터닝되어 상기 제1 절연층이 부분적으로 노출되고, 상기 제1 접촉 전극 및 상기 제2 접촉 전극은 상기 노출된 제1 절연층과 부분적으로 접촉할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 발광 소자의 제조 방법에 의하면, 외주면에 서로 다른 식각 선택비를 갖는 절연성 물질층과 절연성 보호층이 배치된 발광 소자를 제조할 수 있다. 상기 발광 소자는 발광 소자의 제조 시 화학적 분리방법에 의해 발광 소자를 형성하더라도, 상기 절연성 보호층은 분리용 식각액에 의해 손상되지 않고, 절연성 물질막을 일정한 두께를 갖도록 보호할 수 있다.
또, 표시 장치의 전극 사이에 배치되는 발광 소자는 양 측면이 평탄하여 실질적으로 평행하기 때문에, 접촉 전극과의 연결시 접촉 전극 재료의 단선이나 쇼트 불량을 방지할 수 있다
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 평면도이다.
도 2는 도 1의 I-I'선, II-II' 선 및 III-III' 선을 따라 자른 단면도이다.
도 3은 일 실시예에 따른 발광 소자의 개략도이다.
도 4는 도 3의 3b-3b' 선을 따라 자른 단면도이다.
도 5는 도 2의 A 부분의 확대도이다.
도 6 내지 도 16은 일 실시예에 따른 발광 소자의 제조방법을 개략적으로 도시하는 단면도들이다.
도 17은 일 비교예에 따른 발광 소자가 제조되는 방법 중 일부를 도시하는 개략도이다.
도 18은 다른 실시예에 따른 발광 소자의 제조방법 중 일부를 나타내는 개략도이다.
도 19 및 도 20은 다른 실시예에 따른 반도체 구조물 내의 분리층의 배치를 개략적으로 도시하는 단면도이다.
도 21은 다른 실시예예 따른 표시 장치의 일부분을 나타내는 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 평면도이다.
표시 장치(10)는 화소(PX)로 정의되는 영역을 적어도 하나 포함할 수 있다. 복수의 화소(PX)들은 표시 장치(10)의 표시부에 배치되어 각각 특정 파장대의 광을 표시 장치(10)의 외부로 방출할 수 있다. 도 1에서는 3개의 화소(PX1, PX2, PX3)들을 예시적으로 도시하였으나, 표시 장치(10)는 더 많은 수의 화소를 포함할 수 있음은 자명하다. 도면에서는 단면상 일 방향, 예컨대 제1 방향(D1)으로만 배치되는 복수의 화소(PX)들을 도시하고 있으나, 복수의 화소(PX)들은 제1 방향(D1)과 교차하는 방향인 제2 방향(D2)으로도 배치될 수도 있다. 또한, 도 1의 화소(PX)들이 복수개로 분할되어 각각이 하나의 화소(PX)를 구성할 수도 있다. 반드시 도 1과 같이 화소들이 평행하게 제1 방향(D1)으로만 배치되지 않고 수직한 방향(또는, 제2 방향(D2))으로 배치되거나 지그재그형으로 배치되는 등 다양한 구조가 가능하다.
도면에서는 도시하지 않았으나, 표시 장치(10)는 발광 소자(300)가 배치되어 특정 색의 광을 표시하는 발광영역과 발광영역 이외의 영역으로 정의되는 비발광영역을 포함할 수 있다. 비발광영역은 표시 장치(10)의 외부에서 시인되지 않도록 특정 부재들에 의해 커버될 수 있다. 비발광영역에는 발광영역에 배치되는 발광 소자(300)를 구동하기 위한 다양한 부재들이 배치될 수 있다. 일 예로, 비발광영역에는 발광영역으로 전기신호를 인가하기 위한 배선, 회로부, 구동부 등이 배치될 수 있으나, 이에 제한되는 것은 아니다.
복수의 화소(PX)들은 특정 파장대의 광을 방출하는 발광 소자(300)를 하나 이상 포함하여 색을 표시할 수 있다. 발광 소자(300)에서 방출되는 광은 표시 장치(10)의 발광영역을 통해 외부에서 표시될 수 있다. 일 실시예에서, 서로 다른 색을 표시하는 화소(PX)마다 서로 다른 색을 발광하는 발광 소자(300)를 포함할 수 있다. 예를 들어, 적색을 표시하는 제1 화소(PX1)는 적색의 광을 발광하는 발광 소자(300)를 포함하고, 녹색을 표시하는 제2 화소(PX2)는 녹색의 광을 발광하는 발광 소자(300)를 포함하고, 청색을 표시하는 제3 화소(PX3)는 청색의 광을 방출하는 발광 소자(300)를 포함할 수 있다. 다만, 이에 제한되는 것은 아니며, 경우에 따라서는 서로 다른 색을 나타내는 화소들이 동일한 색(예컨대 청색)을 발광하는 발광 소자(300)를 포함하고, 발광 경로 상에 파장 변환층이나 컬러 필터를 배치하여 각 화소의 색을 구현할 수도 있다. 다만, 이에 제한되는 것은 아니며, 경우에 따라서는 인접한 화소(PX)들이 같은 색의 광을 방출할 수도 있다.
도 1을 참조하면, 표시 장치(10)는 복수의 전극(210, 220)들과 복수의 발광 소자(300)를 포함할 수 있다. 각 전극(210, 220)들의 적어도 일부는 각 화소(PX) 내에 배치되어, 발광 소자(300)와 전기적으로 연결되고, 발광 소자(300)가 특정 색을 발광하도록 전기신호를 인가할 수 있다.
또한, 각 전극(210, 220)들의 적어도 일부는 발광 소자(300)를 정렬하기 위해, 화소(PX) 내에 전기장을 형성하는 데에 활용될 수 있다. 구체적으로 설명하면, 복수의 화소(PX)들에 서로 다른 색을 발광하는 발광 소자(300)를 정렬시킬 때, 각 화소(PX)별로 서로 다른 발광 소자(300)를 정확하게 정렬시키는 것이 필요하다. 유전영동법을 이용하여 발광 소자(300)를 정렬시킬 때에는, 발광 소자(300)가 포함된 용액을 표시 장치(10)에 도포하고, 이에 교류 전원을 인가하여 전기장에 의한 커패시턴스를 형성함으로써 발광 소자(300)에 유전영동힘을 가해 정렬시킬 수 있다.
복수의 전극(210, 220)은 제1 전극(210) 및 제2 전극(220)을 포함할 수 있다. 예시적인 실시예에서, 제1 전극(210)은 각 화소(PX)마다 분리된 화소 전극이고, 제2 전극(220)은 복수의 화소(PX)를 따라 공통으로 연결된 공통 전극일 수 있다. 제1 전극(210)과 제2 전극(220) 중 어느 하나는 발광 소자(300)의 애노드 전극이고, 다른 하나는 발광 소자(300)의 캐소드 전극일 수 있다. 다만, 이에 제한되지 않고 그 반대의 경우일 수도 있다.
제1 전극(210)과 제2 전극(220)은 각각 제1 방향(D1)으로 연장되어 배치되는 전극 줄기부(210S, 220S)와 전극 줄기부(210S, 220S)에서 제1 방향(D1)과 교차하는 방향인 제2 방향(D2)으로 연장되어 분지되는 적어도 하나의 전극 가지부(210B, 220B)를 포함할 수 있다.
구체적으로, 제1 전극(210)은 제1 방향(D1)으로 연장되어 배치되는 제1 전극 줄기부(210S)와 제1 전극 줄기부(210S)에서 분지되되, 제2 방향(D2)으로 연장되는 적어도 하나의 제1 전극 가지부(210B)를 포함할 수 있다. 제1 전극 줄기부(210S)는 도면에서는 도시하지 않았으나 일 단부는 신호인가패드에 연결되고, 타 단부는 제1 방향(D1)으로 연장되되, 각 화소(PX) 사이에서 전기적으로 연결이 분리될 수 있다. 상기 신호인가패드는 표시 장치(10) 또는 외부의 전력원과 연결되어 제1 전극 줄기부(210S)에 전기신호를 인가하거나, 발광 소자(300)의 정렬시 교류 전원을 인가할 수 있다.
임의의 일 화소의 제1 전극 줄기부(210S)는 동일 행에 속하는(예컨대, 제1 방향(D1)으로 인접한) 이웃하는 화소의 제1 전극 줄기부(210S)와 실질적으로 동일 직선 상에 놓일 수 있다. 다시 말해, 일 화소의 제1 전극 줄기부(210S)는 양 단이 각 화소(PX) 사이에서 이격되어 종지하되, 이웃 화소의 제1 전극 줄기부(210S)는 상기 일 화소의 제1 전극 줄기부(210S)의 연장선에 정렬될 수 있다. 이와 같은 제1 전극 줄기부(210S)의 배치는 제조 과정에서 하나의 연결된 줄기 전극으로 형성되었다가, 발광 소자(300)의 정렬 공정을 수행한 후에 레이저 등을 통해 단선되어 형성된 것일 수 있다. 이에 따라, 각 화소(PX)에 배치되는 제1 전극 줄기부(210S)는 각 제1 전극 가지부(210B)에 서로 다른 전기 신호를 인가할 수 있고, 제1 전극 가지부(210B)는 각각 별개로 구동될 수 있다.
제1 전극 가지부(210B)는 제1 전극 줄기부(210S)의 적어도 일부에서 분지되고, 제2 방향(D2)으로 연장되어 배치되되, 제1 전극 줄기부(210S)에 대향되어 배치되는 제2 전극 줄기부(220S)와 이격된 상태에서 종지될 수 있다. 즉, 제1 전극 가지부(210B)는 일 단부가 제1 전극 줄기부(210S)와 연결되고, 타 단부는 제2 전극 줄기부(220S)와 이격된 상태로 화소(PX) 내에 배치될 수 있다. 제1 전극 가지부(210B)는 각 화소(PX) 마다 전기적으로 분리되는 제1 전극 줄기부(210S)에 연결되어 있기 때문에, 각 화소(PX)별로 서로 다른 전기 신호를 인가받을 수 있다.
또한, 제1 전극 가지부(210B)는 각 화소(PX)에 하나 이상 배치될 수 있다. 도 1에서는 두개의 제1 전극 가지부(210B)가 배치되고, 그 사이에 제2 전극 가지부(220B)가 배치된 것을 도시하고 있으나, 이에 제한되지 않으며, 더 많은 수의 제1 전극 가지부(210B)가 배치될 수 있다. 이 경우, 제1 전극 가지부(210B)들은 복수개의 제2 전극 가지부(220B)와 교대로 이격된 상태로 배치되며, 그 사이에 복수개의 발광 소자(300)가 배치될 수 있다. 몇몇 실시예에서, 제1 전극 가지부(210B)들 사이에 제2 전극 가지부(220B)가 배치되어, 각 화소(PX)는 제2 전극 가지부(220B)를 기준으로 대칭구조를 가질 수 있다. 다만, 이에 제한되지 않는다.
제2 전극(220)은 제1 방향(D1)으로 연장되어 제1 전극 줄기부(210S)와 이격되어 대향하도록 배치되는 제2 전극 줄기부(220S)와 제2 전극 줄기부(220S)에서 분지되되, 제2 방향(D2)으로 연장되어 제1 전극 가지부(210B)와 이격되어 대향하도록 배치되는 적어도 하나의 제2 전극 가지부(220B)를 포함할 수 있다. 제2 전극 줄기부(220S)도 제1 전극 줄기부(210S)와 같이 일 단부는 신호인가패드에 연결될 수 있다. 다만, 제2 전극 줄기부(220S)는 타 단부가 제1 방향(D1)으로 인접한 복수의 화소(PX)로 연장될 수 있다. 즉, 제2 전극 줄기부(220S)는 각 화소(PX) 사이에서 전기적으로 연결될 수 있다. 이에 따라, 임의의 일 화소 제2 전극 줄기부(220S)는 양 단이 각 화소(PX) 사이에서 이웃 화소의 제2 전극 줄기부(220S)의 일 단에 연결되어 각 화소(PX)에 동일한 전기 신호를 인가할 수 있다.
제2 전극 가지부(220B)는 제2 전극 줄기부(220S)의 적어도 일부에서 분지되고, 제2 방향(D2)으로 연장되어 배치되되, 제1 전극 줄기부(210S)와 이격된 상태에서 종지될 수 있다. 즉, 제2 전극 가지부(220B)는 일 단부가 제2 전극 줄기부(220S)와 연결되고, 타 단부는 제1 전극 줄기부(210S)와 이격된 상태로 화소(PX) 내에 배치될 수 있다. 제2 전극 가지부(220B)는 각 화소(PX) 마다 전기적으로 연결되는 제2 전극 줄기부(220S)에 연결되어 있기 때문에, 각 화소(PX)마다 동일한 전기 신호를 인가 받을 수 있다.
또한, 제2 전극 가지부(220B)는 제1 전극 가지부(210B)와 이격되어 대향하도록 배치될 수 있다. 여기서, 제1 전극 줄기부(210S)와 제2 전극 줄기부(220S)는 각 화소(PX)의 중앙을 기준으로 서로 반대방향에서 이격되어 대향하므로, 제1 전극 가지부(210B)와 제2 전극 가지부(220B)는 연장되는 방향이 반대일 수 있다. 다시 말해, 제1 전극 가지부(210B)는 제2 방향(D2)의 일 방향으로 연장되고, 제2 전극 가지부(220B)는 제2 방향(D2)의 타 방향으로 연장되어, 각 가지부의 일 단부는 화소(PX)의 중앙을 기준으로 서로 반대방향에 배치될 수 있다. 다만, 이에 제한되지 않으며, 제1 전극 줄기부(210S)와 제2 전극 줄기부(220S)는 화소(PX)의 중앙을 기준으로 동일한 방향에서 서로 이격되어 배치될 수도 있다. 이 경우, 각 전극 줄기부(210S, 220S)에서 분지되는 제1 전극 가지부(210B)와 제2 전극 가지부(220B)는 동일한 방향으로 연장될 수도 있다.
도 1에서는 각 화소(PX) 내에 하나의 제2 전극 가지부(220B)가 배치된 것을 도시하고 있으나, 이에 제한되지 않으며, 더 많은 수의 제2 전극 가지부(220B)가 배치될 수 있다.
제1 전극 가지부(210B)와 제2 전극 가지부(220B) 사이에는 복수의 발광 소자(300)가 정렬될 수 있다. 구체적으로, 복수의 발광 소자(300) 중 적어도 일부는 일 단부가 제1 전극 가지부(210B)와 전기적으로 연결되고, 타 단부가 제2 전극 가지부(220B)와 전기적으로 연결될 수 있다.
복수의 발광 소자(300)들은 제2 방향(D2)으로 이격되고, 실질적으로 서로 평행하게 정렬될 수 있다. 발광 소자(300)들이 이격되는 간격은 특별히 제한되지 않는다. 경우에 따라서는 복수의 발광 소자(300)들이 인접하게 배치되어 무리를 이루고, 다른 복수의 발광 소자(300)들은 일정 간격 이격된 상태로 무리를 이룰 수도 있으며, 불균일한 밀집도를 가지되 일 방향으로 배향되어 정렬될 수도 있다.
제1 전극 가지부(210B)와 제2 전극 가지부(220B) 상에는 각각 접촉 전극(260)이 배치될 수 있다.
복수의 접촉 전극(260)은 제2 방향(D2)으로 연장되어 배치되되, 제1 방향(D1)으로 서로 이격되어 배치될 수 있다. 접촉 전극(260)은 발광 소자(300)의 적어도 일 단부와 컨택될 수 있으며, 접촉 전극(260)은 제1 전극(210) 또는 제2 전극(220)과 컨택되어 전기 신호를 인가받을 수 있다. 이에 따라, 접촉 전극(260)은 제1 전극(210)과 제2 전극(220)으로부터 전달되는 전기 신호를 발광 소자(300)에 전달할 수 있다.
접촉 전극(260)은 각 전극 가지부(210B, 220B) 상에서 이들을 부분적으로 덮도록 배치되며, 발광 소자(300)의 일 단부 또는 타 단부와 접촉되는 제1 접촉 전극(261)과 제2 접촉 전극(262)을 포함할 수 있다.
제1 접촉 전극(261)은 제1 전극 가지부(210B) 상에 배치되며, 발광 소자(300)의 제1 전극(210)과 전기적으로 연결되는 일 단부와 컨택될 수 있다. 제2 접촉 전극(262)은 제2 전극 가지부(220B) 상에 배치되며, 발광 소자(300)의 제2 전극(220)과 전기적으로 연결되는 타 단부와 컨택될 수 있다.
몇몇 실시예에서, 제1 전극 가지부(210B) 또는 제2 전극 가지부(220B)와 전기적으로 연결되는 발광 소자(300)의 양 단부는 n형 또는 p형으로 도핑된 도전형 반도체층일 수 있다. 제1 전극 가지부(210B)와 전기적으로 연결되는 발광 소자(300)의 일 단부가 p형으로 도핑된 도전형 반도체층일 경우, 제2 전극 가지부(220B)와 전기적으로 연결되는 발광 소자(300)의 타 단부는 n형으로 도핑된 도전형 반도체층일 수 있다. 다만, 이에 제한되는 것은 아니며, 그 반대의 경우일 수도 있다.
제1 접촉 전극(261)과 제2 접촉 전극(262)은 각각 제1 전극 가지부(210B)와 제2 전극 가지부(220B) 상에서 이들을 부분적으로 덮도록 배치될 수 있다. 도 1과 같이, 제1 접촉 전극(261)과 제2 접촉 전극(262)은 제2 방향(D2)으로 연장되며, 서로 이격되어 대향하도록 배치될 수 있다. 다만, 제1 접촉 전극(261)과 제2 접촉 전극(262)의 일 단부는 각 전극 가지부(210B, 220B)의 일 단부가 일부 노출되도록 종지할 수 있다. 또한, 제1 접촉 전극(261)과 제2 접촉 전극(262)의 타 단부는 각 전극 줄기부(210S, 220S)와 중첩되지 않도록 이격된 상태로 종지할 수 있다. 다만, 이에 제한되는 것은 아니며, 각 전극 가지부(210B, 220B)를 덮을 수도 있다.
한편, 도 1에 도시된 바와 같이, 제1 전극 줄기부(210S)와 제2 전극 줄기부(220S)는 각각 컨택홀, 예컨대 제1 전극 컨택홀(CNTD) 및 제2 전극 컨택홀(CNTS)을 통해 후술하는 박막 트랜지스터(120) 또는 전원 배선(161)과 전기적으로 연결될 수 있다. 도 1에서는 제1 전극 줄기부(210S)와 제2 전극 줄기부(220S) 상의 컨택홀은 각 화소(PX) 별로 배치된 것을 도시하고 있으나, 이에 제한되는 것은 아니다. 상술한 바와 같이, 제2 전극 줄기부(220S)의 경우 인접한 화소(PX)로 연장되어 전기적으로 연결될 수 있기 때문에, 몇몇 실시예에서 제2 전극 줄기부(220S)는 하나의 컨택홀을 통해 박막 트랜지스터와 전기적으로 연결될 수 있다.
이하에서는 도 2를 참조하여, 표시 장치(10) 상에 배치되는 복수의 부재들의 보다 구체적인 구조에 대하여 설명한다.
도 2는 도 1의 I-I'선, II-II' 선 및 III-III' 선을 따라 자른 단면도이다. 도 2는 일 화소(PX)만을 도시하고 있으나, 다른 화소의 경우에도 동일하게 적용될 수 있다. 도 2는 임의의 발광 소자(300)의 일 단부와 타 단부를 가로지르는 단면을 도시한다.
도 1 및 도 2를 참조하면, 표시 장치(10)는 기판(110), 기판(110) 상에 배치된 박막 트랜지스터(120, 140), 박막 트랜지스터(120, 140) 상부에 배치된 전극(210, 220)들과 발광 소자(300)를 포함할 수 있다. 박막 트랜지스터는 제1 박막 트랜지스터(120)와 제2 박막 트랜지스터(140)를 포함할 수 있으며, 이들은 각각 구동 트랜지스터와 스위칭 트랜지스터일 수 있다. 각 박막 트랜지스터(120, 140)는 활성층, 게이트 전극, 소스 전극 및 드레인 전극을 포함할 수 있다. 제1 전극(210)은 제1 박막 트랜지스터(120)의 드레인 전극과 전기적으로 연결될 수 있다.
더욱 구체적으로 설명하면, 기판(110)은 절연 기판일 수 있다. 기판(110)은 유리, 석영, 또는 고분자 수지 등의 절연 물질로 이루어질 수 있다. 상기 고분자 물질의 예로는 폴리에테르술폰(polyethersulphone: PES), 폴리아크릴레이트(polyacrylate: PA), 폴리아릴레이트(polyarylate: PAR), 폴리에테르이미드(polyetherimide: PEI), 폴리에틸렌 나프탈레이트(polyethylene napthalate: PEN), 폴리에틸렌 테레프탈레이드(polyethylene terepthalate: PET), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리알릴레이트(polyallylate), 폴리이미드(polyimide: PI), 폴리카보네이트(polycarbonate: PC), 셀룰로오스 트리 아세테이트(cellulose triacetate: CAT), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP) 또는 이들의 조합을 들수 있다. 기판(110)은 리지드 기판일 수 있지만, 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉시블(flexible) 기판일 수도 있다.
기판(110) 상에는 버퍼층(115)이 배치될 수 있다. 버퍼층(115)은 불순물 이온이 확산되는 것을 방지하고, 수분이나 외기의 침투를 방지하며, 표면 평탄화 기능을 수행할 수 있다. 버퍼층(115)은 실리콘 질화물, 실리콘 산화물, 또는 실리콘 산질화물 등을 포함할 수 있다.
버퍼층(115) 상에는 반도체층이 배치된다. 반도체층은 제1 박막 트랜지스터(120)의 제1 활성층(126), 제2 박막 트랜지스터(140)의 제2 활성층(146) 및 보조층(163)을 포함할 수 있다. 반도체층은 다결정 실리콘, 단결정 실리콘, 산화물 반도체 등을 포함할 수 있다.
반도체층 상에는 제1 게이트 절연층(170)이 배치된다. 제1 게이트 절연층(170)은 반도체층을 덮는다. 제1 게이트 절연층(170)은 박막 트랜지스터의 게이트 절연막으로 기능할 수 있다. 제1 게이트 절연층(170)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 알루미늄 산화물, 탄탈륨 산화물, 하프늄 산화물, 지르코늄 산화물, 티타늄 산화물 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
제1 게이트 절연층(170) 상에는 제1 도전층이 배치된다. 제1 도전층은 제1 게이트 절연층(170)을 사이에 두고 제1 박막 트랜지스터(120)의 제1 활성층(126) 상에 배치된 제1 게이트 전극(121), 제2 박막 트랜지스터(140)의 제2 활성층(146) 상에 배치된 제2 게이트 전극(141) 및 보조층(163) 상에 배치된 전원 배선(161)을 포함할 수 있다. 제1 도전층은 몰리브덴(Mo), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다. 제1 도전층은 단일막 또는 다층막일 수 있다.
제1 도전층 상에는 제2 게이트 절연층(180)이 배치된다. 제2 게이트 절연층(180)은 층간 절연막일 수 있다. 제2 게이트 절연층(180)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 하프늄 산화물, 알루미늄 산화물, 티타늄 산화물, 탄탈륨 산화물, 아연 산화물 등의 무기 절연 물질로 이루어질 수 있다.
제2 게이트 절연층(180) 상에는 제2 도전층이 배치된다. 제2 도전층은 제2 절연층을 사이에 두고 제1 게이트 전극(121) 상에 배치된 커패시터 전극(128)을 포함한다. 커패시터 전극(128)은 제1 게이트 전극(121)과 유지 커패시터를 이룰 수 있다.
제2 도전층은 상술한 제1 도전층과 동일하게 몰리브덴(Mo), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다.
제2 도전층 상에는 층간절연층(190)이 배치된다. 층간절연층(190)은 층간 절연막일 수 있다. 더 나아가, 층간절연층(190)은 표면 평탄화 기능을 수행할 수 있다. 층간절연층(190)은 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 절연 물질을 포함할 수 있다.
층간절연층(190) 상에는 제3 도전층이 배치된다. 제3 도전층은 제1 박막 트랜지스터(120)의 제1 드레인 전극(123)과 제1 소스 전극(124), 제2 박막 트랜지스터(140)의 제2 드레인 전극(143)과 제2 소스 전극(144), 및 전원 배선(161) 상부에 배치된 전원 전극(162)을 포함한다.
제1 소스 전극(124) 및 제1 드레인 전극(123)은 각각 층간절연층(190)과 제2 게이트 절연층(180)을 관통하는 제1 컨택홀(129)을 통해 제1 활성층(126)과 전기적으로 연결될 수 있다. 제2 소스 전극(144) 및 제2 드레인 전극(143)은 각각 층간절연층(190)과 제2 게이트 절연층(180)을 관통하는 제2 컨택홀(149)을 통해 제2 활성층(146)과 전기적으로 연결될 수 있다. 전원 전극(162)은 층간절연층(190)과 제2 게이트 절연층(180)을 관통하는 제3 컨택홀(169)을 통해 전원 배선(161)과 전기적으로 연결될 수 있다.
제3 도전층은 알루미늄(Al), 몰리브덴(Mo), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다. 제3 도전층은 단일막 또는 다층막일 수 있다. 예를 들어, 제3 도전층은 Ti/Al/Ti, Mo/Al/Mo, Mo/AlGe/Mo, Ti/Cu 등의 적층구조로 형성될 수 있다.
제3 도전층 상에는 절연기판층(200)이 배치된다. 절연기판층(200)은 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 물질로 이루어질 수 있다. 절연기판층(200)의 표면은 평탄할 수 있다.
절연기판층(200) 상에는 복수의 격벽(410, 420)이 배치될 수 있다. 복수의 격벽(410, 420)은 각 화소(PX) 내에서 서로 이격되어 대향하도록 배치되고, 서로 이격된 격벽(410, 420), 예컨대 제1 격벽(410) 및 제2 격벽(420) 상에는 각각 제1 전극(210)과 제2 전극(220)이 배치될 수 있다. 도 1에서는 하나의 화소(PX) 내에 3개의 격벽(410, 420), 구체적으로 2개의 제1 격벽(410)과 하나의 제2 격벽(420)이 배치되어, 각각 이들을 덮도록 제1 전극(210)과 제2 전극(220)이 배치되는 경우를 도시하고 있다. 도 2에서는 이들 중 하나의 제1 격벽(410)과 하나의 제2 격벽(420)의 단면도만을 도시하고 있으며, 이들의 배치 구조는 도 2에서 도시되지 않은 다른 제1 격벽(410)의 경우에도 동일하게 적용될 수 있다.
다만, 격벽(410, 420)의 수는 이에 제한되지 않는다. 예를 들어, 하나의 화소(PX) 내에 더 많은 수의 격벽(410, 420)이 배치되어 더 많은 수의 제1 전극(210)과 제2 전극(220)이 배치될 수도 있다. 격벽(410, 420)은 그 위에 제1 전극(210)이 배치되는 적어도 하나의 제1 격벽(410)과, 그 위에 제2 전극(220)이 배치되는 적어도 하나의 제2 격벽(420)을 포함할 수도 있다. 이 경우, 제1 격벽(410)과 제2 격벽(420)은 서로 이격되어 대향하도록 배치되되, 복수의 격벽들이 일 방향으로 서로 교대로 배치될 수 있다. 몇몇 실시예에서, 두개의 제1 격벽(410)이 이격되어 배치되고, 상기 이격된 제1 격벽(410) 사이에 하나의 제2 격벽(420)이 배치될 수도 있다.
또한, 도 2에서는 도시하지 않았으나, 상술한 바와 같이 제1 전극(210)과 제2 전극(220)은 각각 전극 줄기부(210S, 220S)와 전극 가지부(210B, 220B)를 포함할 수 있다. 도 2의 제1 격벽(410)과 제2 격벽(420) 상에는 각각 제1 전극 가지부(210B)와 제2 전극 가지부(220B)가 배치된 것으로 이해될 수 있다.
복수의 격벽(410, 420)은 실질적으로 동일한 물질로 이루어져 하나의 공정에서 형성될 수 있다. 이 경우, 격벽(410, 420)은 하나의 격자형 패턴을 이룰 수도 있다. 격벽(410, 420)은 폴리이미드(PI)를 포함할 수 있다.
한편, 도면에서는 도시하지 않았으나, 복수의 격벽(410, 420)들 중 적어도 일부는 각 화소(PX)의 경계에 배치되어 이들을 서로 구분할 수도 있다. 이 경우, 화소(PX)의 경계에 배치되는 격벽(410, 420) 상에는 전극(210, 220)이 배치되지 않을 수 있다. 이러한 격벽들도 상술한 제1 격벽(410) 및 제2 격벽(420)과 함께 실질적으로 격자형 패턴으로 배치될 수 있다. 각 화소(PX)의 경계에 배치되는 격벽(410, 420) 중 적어도 일부는 표시 장치(10)의 전극 라인을 커버하도록 형성될 수도 있다.
복수의 격벽(410, 420)은 절연기판층(200)을 기준으로 적어도 일부가 돌출된 구조를 가질 수 있다. 격벽(410, 420)은 발광 소자(300)가 배치된 평면을 기준으로 상부로 돌출될 수 있고, 상기 돌출된 부분은 적어도 일부가 경사를 가질 수 있다. 경사를 가지고 돌출된 구조의 격벽(410, 420)은 그 위에 배치되는 반사층(211, 221)이 입사되는 광을 반사시킬 수 있다. 발광 소자(300)에서 반사층(211, 221)으로 향하는 광은 반사되어 표시 장치(10)의 외부 방향, 예를 들어, 격벽(410, 420)의 상부로 전달될 수 있다. 돌출된 구조의 격벽(410, 420)의 형상은 특별히 제한되지 않는다. 도 2에서는 측면이 경사지고, 상면이 평탄하여 모서리가 각진 형태인 것을 도시하고 있으나, 이에 제한되지 않으며 곡선형으로 돌출된 구조일 수도 있다.
복수의 격벽(410, 420) 상에는 반사층(211, 221)이 배치될 수 있다.
제1 반사층(211)은 제1 격벽(410)을 덮으며, 일부는 절연기판층(200)을 관통하는 제4 컨택홀(319_1)을 통해 제1 박막 트랜지스터(120)의 제1 드레인 전극(123)과 전기적으로 연결된다. 제2 반사층(221)은 제2 격벽(420)을 덮으며, 일부는 절연기판층(200)을 관통하는 제5 컨택홀(319_2)을 통해 전원 전극(162)과 전기적으로 연결된다.
제1 반사층(211)은 화소(PX) 내에서 제4 컨택홀(319_1)을 통해 제1 박막 트랜지스터(120)의 제1 드레인 전극(123)과 전기적으로 연결될 수 있다. 따라서, 제1 박막 트랜지스터(120)는 화소(PX)와 중첩되는 영역에 배치될 수 있다. 도 1에서는 제1 전극 줄기부(210S)상에 배치된 제1 전극 컨택홀(CNTD)을 통해 제1 박막 트랜지스터(120)와 전기적으로 연결되는 것을 도시하고 있다. 즉, 제1 전극 컨택홀(CNTD)은 제4 컨택홀(319_1)일 수 있다.
제2 반사층(221)도 화소(PX) 내에서 제5 컨택홀(319_2)을 통해 전원 전극(162)과 전기적으로 연결될 수 있다. 도 2에서는 일 화소(PX) 내에서 제2 반사층(221)이 제5 컨택홀(319_2)을 통해 연결되는 것을 도시하고 있다. 도 1에서는 제2 전극 줄기부(220S) 상의 복수의 제2 전극 컨택홀(CNTS)을 통해 각 화소(PX)의 제2 전극(220)이 전원 배선(161)과 전기적으로 연결되는 것을 도시하고 있다. 즉, 제2 전극 컨택홀(CNTS)은 제5 컨택홀(319_2)일 수 있다.
상술한 바와 같이, 도 1에서는 제1 전극 컨택홀(CNTD)과 제2 전극 컨택홀(CNTS)은 각각 제1 전극 줄기부(210S)와 제2 전극 줄기부(220S)상에 배치된다. 이에 따라, 도 2는 표시 장치(10)의 단면도상, 제1 전극(210) 및 제2 전극(220)은 제1 전극 가지부(210B)와 제2 전극 가지부(220B)가 배치되는 격벽(410, 420)과 이격된 영역에서 각각 제4 컨택홀(319_1) 및 제5 컨택홀(319_2)을 통해 제1 박막 트랜지스터(120) 또는 전원 배선(161)과 전기적으로 연결되는 것을 도시하고 있다.
다만, 이에 제한되는 것은 아니다. 예를 들어, 도 1에서 제2 전극 컨택홀(CNTS)은 제2 전극 줄기부(220S) 상에서도 다양한 위치에 배치될 수 있고, 경우에 따라서는 제2 전극 가지부(220B) 상에 위치할 수도 있다. 또한, 몇몇 실시예에서는, 제2 반사층(221)은 일 화소(PX) 이외의 영역에서 하나의 제2 전극 컨택홀(CNTS) 또는 제5 컨택홀(319_2)과 연결될 수 있다.
표시 장치(10)의 화소(PX)가 배치된 발광영역 이외의 영역, 예컨대, 발광영역의 외측부에는 발광 소자(300)가 배치되지 않는 비발광영역이 존재할 수 있다. 상술한 바와 같이, 각 화소(PX)의 제2 전극(220)들은 서로 제2 전극 줄기부(220S)를 통해 전기적으로 연결되어, 동일한 전기 신호를 인가받을 수 있다.
몇몇 실시예에서 제2 전극(220)의 경우, 표시 장치(10)의 외측부에 위치한 상기 비발광영역에서 제2 전극 줄기부(220S)가 하나의 제2 전극 컨택홀(CNTS)을 통해 전원 전극(162)과 전기적으로 연결될 수 있다. 도 1의 표시 장치(10)와 달리, 제2 전극 줄기부(220S)가 하나의 컨택홀을 통해 전원 전극(162)과 연결되더라도, 제2 전극 줄기부(220S)는 인접한 화소(PX)에 연장되어 배치되고 전기적으로 연결되어 있기 때문에, 각 화소(PX)의 제2 전극 가지부(220B)에 동일한 전기 신호를 인가할 수도 있다. 표시 장치(10)의 제2 전극(220)의 경우, 전원 전극(162)으로부터 전기신호를 인가 받기 위한 컨택홀의 위치는 표시 장치(10)의 구조에 따라 다양할 수도 있다.
한편, 다시 도 1과 도 2를 참조하면, 반사층(211, 221)은 발광 소자(300)에서 방출되는 광을 반사시키기 위해, 반사율이 높은 물질을 포함할 수 있다. 일 예로, 반사층(211, 221)은 은(Ag), 구리(Cu) 등과 같은 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다.
제1 반사층(211) 및 제2 반사층(221) 상에는 각각 제1 전극층(212) 및 제2 전극층(222)이 배치될 수 있다.
제1 전극층(212)은 제1 반사층(211)의 바로 위에 배치된다. 제1 전극층(212)은 제1 반사층(211)과 실질적으로 동일한 패턴을 가질 수 있다. 제2 전극층(222)은 제2 반사층(221)의 바로 위에 배치되되, 제1 전극층(212)과 이격되도록 배치된다. 제2 전극층(222)은 제2 반사층(221)과 실질적으로 동일한 패턴을 가질 수 있다.
일 실시예에서, 전극층(212, 222)은 각각 하부의 반사층(211, 221)을 덮을 수 있다. 즉, 전극층(212, 222)은 반사층(211, 221)보다 크게 형성되어 전극층(212, 222)의 단부 측면을 덮을 수 있다. 그러나, 이에 제한되는 것은 아니다.
제1 전극층(212)과 제2 전극층(222)은 각각 제1 박막 트랜지스터(120) 또는 전원 전극(162)과 연결된 제1 반사층(211)과 제2 반사층(221)으로 전달되는 전기 신호를 후술할 접촉 전극(261, 262)들에 전달할 수 있다. 전극층(212, 222)은 투명성 전도성 물질을 포함할 수 있다. 일 예로, 전극층(212, 222)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin-Zinc Oxide) 등과 같은 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다. 몇몇 실시예에서, 반사층(211, 221)과 전극층(212, 222)은 ITO, IZO, ITZO 등과 같은 투명도전층과 은, 구리와 같은 금속층이 각각 한층 이상 적층된 구조를 이룰 수 있다. 일 예로, 반사층(211, 221)과 전극층(212, 222)은 ITO/은(Ag)/ITO의 적층구조를 형성할 수도 있다.
제1 격벽(410) 상에 배치되는 제1 반사층(211)과 제1 전극층(212)은 제1 전극(210)을 이룬다. 제1 전극(210)은 제1 격벽(410)의 양 끝단에서 연장된 영역까지 돌출될 수 있고, 이에 따라 제1 전극(210)은 상기 돌출된 영역에서 절연기판층(200)과 접촉할 수 있다. 제2 격벽(420) 상에 배치되는 제2 반사층(221)과 제2 전극층(222)은 제2 전극(220)을 이룬다. 제2 전극(220)은 제2 격벽(420)의 양 끝단에서 연장된 영역까지 돌출될 수 있고, 이에 따라 제2 전극(220)은 상기 돌출된 영역에서 절연기판층(200)과 접촉할 수 있다.
제1 전극(210)과 제2 전극(220)은 각각 제1 격벽(410)과 제2 격벽(420)의 전 영역을 커버하도록 배치될 수 있다. 다만, 상술한 바와 같이, 제1 전극(210)과 제2 전극(220)은 서로 이격되어 대향하도록 배치된다. 각 전극들이 이격된 사이에는 후술할 바와 같이 제1 절연성 물질층(510)이 배치되고, 그 상부에 발광 소자(300)가 배치될 수 있다.
또한, 제1 반사층(211)은 제1 박막 트랜지스터(120)로부터 구동 전압을 전달받을 수 있고, 제2 반사층(221)은 전원 배선(161)으로부터 전원 전압을 전달받을 수 있으므로, 제1 전극(210)과 제2 전극(220)은 각각 구동 전압과 전원 전압을 전달받는다. 제1 전극(210)은 제1 박막 트랜지스터(120)와 전기적으로 연결되고, 제2 전극(220)은 전원 배선(161)과 전기적으로 연결될 수 있다. 이에 따라, 제1 전극(210)과 제2 전극(220) 상에 배치되는 제1 접촉 전극(261) 및 제2 접촉 전극(262)은 상기 구동 전압과 전원 전압을 인가 받을 수 있다. 상기 구동 전압과 전원 전압은 발광 소자(300)로 전달되고, 발광 소자(300)에 소정이 전류가 흐르면서 광을 방출할 수 있다.
제1 전극(210) 및 제2 전극(220) 상에는 이들을 부분적으로 덮는 제1 절연성 물질층(510)이 배치된다. 제1 절연성 물질층(510)은 제1 전극(210)과 제2 전극(220)의 상면을 대부분 덮도록 배치되되, 제1 전극(210)과 제2 전극(220)의 일부를 노출시킬 수 있다. 또한, 제1 절연성 물질층(510)은 제1 전극(210) 및 제2 전극(220) 사이의 공간 내에도 배치될 수 있다. 제1 절연성 물질층(510)은 평면상 제1 전극 가지부(210B) 및 제2 전극 가지부(220B) 사이의 공간을 따라 형성된 섬형 또는 선형 형상을 가질 수 있다.
도 2에서는 하나의 제1 전극(210, 예컨대 제1 전극 가지부(210B))과 하나의 제2 전극(220, 예컨대 제2 전극 가지부(220B)) 사이의 이격된 공간에 제1 절연성 물질층(510)이 배치된 것을 도시하고 있다. 다만, 상술한 바와 같이 제1 전극(210)과 제2 전극(220)은 복수개일 수 있으므로, 제1 절연성 물질층(510)은 하나의 제1 전극(210)과 다른 제2 전극(220) 또는 하나의 제2 전극(220)과 다른 제1 전극(210) 사이에도 배치될 수 있다. 또한, 제1 절연성 물질층(510)은 제1 전극(210)과 제2 전극(220)이 서로 대향하는 각 측부의 반대 측부상에서도 이들을 부분적으로 덮도록 배치될 수 있다. 즉, 제1 절연성 물질층(510)은 제1 전극(210)과 제2 전극(220)의 중심부를 노출시키도록 배치될 수 있다.
제1 절연성 물질층(510) 상에는 발광 소자(300)가 배치된다. 제1 절연성 물질층(510)은 발광 소자(300)와 절연기판층(200) 사이에 배치될 수 있다. 제1 절연성 물질층(510)의 하면은 절연기판층(200)에 접촉하고, 제1 절연성 물질층(510)의 상면에 발광 소자(300)가 배치될 수 있다. 그리고 제1 절연성 물질층(510)은 양 측면에서 각 전극(210, 220)과 접촉하여, 이들을 전기적으로 상호 절연시킬 수 있다.
제1 절연성 물질층(510)은 각 전극(210, 220) 상의 일부 영역, 예컨대, 제1 전극(210)과 제2 전극(220)이 대향하는 방향으로 돌출된 영역 중 일부와 중첩될 수 있다. 또한, 격벽(410, 420)의 경사진 측면 및 평탄한 상면과 각 전극(210, 220)이 중첩되는 영역에도 제1 절연성 물질층(510)이 배치될 수 있다.
일 예로, 제1 절연성 물질층(510)은 제1 전극(210)과 제2 전극(220)이 서로 대향하는 방향으로 돌출된 각 단부를 덮을 수 있다. 제1 절연성 물질층(510)은 절연기판층(200)과 하면의 일부가 접촉할 수 있고, 각 전극(210, 220)과 하면의 일부 및 측면이 접촉할 수 있다. 이에 따라, 제1 절연성 물질층(510)은 각 전극(210, 220)과 중첩된 영역을 보호함과 동시에, 이들을 전기적으로 상호 절연시킬 수 있다. 또한, 발광 소자(300)의 제1 도전형 반도체(310) 및 제2 도전형 반도체(320)가 다른 기재와 직접 접촉하는 것을 방지하여 발광 소자(300)의 손상을 방지할 수 있다.
다만, 이에 제한되지 않으며, 몇몇 실시예에서는 제1 절연성 물질층(510)이 제1 전극(210)과 제2 전극(220) 상의 영역 중에서 격벽(410, 420)의 경사진 측면과 중첩되는 영역에만 배치될 수도 있다. 이 경우, 제1 절연성 물질층(510)의 하면은 격벽(410, 420)의 경사진 측면에서 종지하고, 격벽(410, 420)의 경사진 측면 중 일부 상에 배치되는 각 전극(210, 220)은 노출되어 접촉 전극(260)과 컨택될 수 있다.
또한, 제1 절연성 물질층(510)은 발광 소자(300)의 양 단부는 노출되도록 배치될 수 있다. 이에 따라, 접촉 전극(260)은 상기 각 전극(210, 220)의 노출된 상부면과 발광 소자(300)의 양 단부와 접촉될 수 있고, 접촉 전극(260)은 제1 전극(210)과 제2 전극(220)으로 인가되는 전기 신호를 발광 소자(300)로 전달할 수 있다.
발광 소자(300)는 제1 전극(210)과 제2 전극(220) 사이에 적어도 하나 배치될 수 있다. 도 2에서는 단면상 제1 전극(210)과 제2 전극(220) 사이에 하나의 발광 소자(300)가 배치된 것을 도시하고 있으나, 도 1과 같이 평면상 다른 방향(예컨대, 제2 방향(D2))으로 복수의 발광 소자(300)들이 배치될 수 있음은 자명하다.
구체적으로, 발광 소자(300)는 일 단부가 제1 전극(210)과 전기적으로 연결되고, 타 단부는 제2 전극(220)과 전기적으로 연결될 수 있다. 발광 소자(300)의 양 단부는 각각 제1 접촉 전극(261) 및 제2 접촉 전극(262)과 컨택될 수 있다.
한편, 도 1에서는 각 화소(PX) 내에 동일한 색의 광을 방출하는 발광 소자(300)만이 배치된 경우를 예시하고 있다. 다만, 이에 제한되지 않고 상술한 바와 같이 서로 다른 색의 광을 방출하는 발광 소자(300)들이 하나의 화소(PX) 내에 함께 배치될 수도 있다.
발광 소자(300)는 발광 다이오드(Light Emitting diode)일 수 있다. 발광 소자(300)는 그 크기가 대체로 나노 단위인 나노 구조물일 수 있다. 발광 소자(300)는 무기물로 이루어진 무기 발광 다이오드일 수 있다. 발광 소자(300)가 무기 발광 다이오드일 경우, 서로 대향하는 두 전극들 사이에 무기 결정 구조를 갖는 발광 물질을 배치하고 발광 물질에 특정 방향으로 전계를 형성하면, 무기 발광 다이오드가 특정 극성이 형성되는 상기 두 전극 사이에 정렬될 수 있다.
몇몇 실시예에서 발광 소자(300)는 제1 도전형 반도체(310), 소자 활성층(330), 제2 도전형 반도체(320) 및 전극 물질층(370)이 순차적으로 형성된 구조를 가질 수 있다. 발광 소자(300)의 상기 형성된 순서는 절연기판층(200)에 수평한 방향으로 제1 도전형 반도체(310), 소자 활성층(330), 제2 도전형 반도체(320) 및 전극 물질층(370)이 배치될 수 있다. 다시 말해, 상기 복수의 층들이 형성된 발광 소자(300)는 절연기판층(200)과 수평한 가로방향으로 배치될 수 있다. 다만, 이에 제한되지 않으며, 발광 소자(300)는 제1 전극(210)과 제2 전극(220) 사이에서 상술한 적층 방향이 반대가 되도록 정렬될 수도 있다.
또한, 발광 소자(300)는 상기 형성된 부재들의 외주면을 감싸는 복수의 절연층(380)을 포함할 수 있다. 절연(380)층은 제1 절연층(381)과 제1 절연층(381)을 감싸도록 배치되는 제2 절연층(382)을 포함할 수 있다. 절연층(380)은 상기 형성된 부재들을 보호할 수 있고, 이와 동시에 어느 하나의 절연층이 다른 절연층을 보호하는 기능을 수행할 수도 있다. 일 예로, 발광 소자(300)의 제조 시, 제2 절연층(382)은 제1 절연층(381)을 감싸도록 배치되고, 제1 절연층(381)과 다른 식각 선택비를 갖는 재료를 포함하여 제1 절연층(381)을 보호할 수도 있다. 이에 따라, 발광 소자(300)의 제조 시 발생할 수 있는 제1 절연층(381)의 손상을 방지할 수 있다. 보다 자세한 설명은 후술하기로 한다.
제2 절연성 물질층(520)은 발광 소자(300) 상의 적어도 일부 영역과 중첩되도록 배치될 수 있다. 제2 절연성 물질층(520)은 발광 소자(300)를 보호함과 동시에 제1 전극(210)과 제2 전극(220) 사이에서 발광 소자(300)를 고정시키는 기능을 수행할 수도 있다.
도 2에서는 제2 절연성 물질층(520)이 단면도상 발광 소자(300)의 상부면에만 배치된 것을 도시하고 있으나, 제2 절연성 물질층(520)은 발광 소자(300)의 외면을 감싸도록 배치될 수 있다. 즉, 제1 절연성 물질층(510)과 같이 제2 절연성 물질층(520)은 평면상 제1 전극 가지부(210B)와 제2 전극 가지부(220B) 사이의 공간을 따라 제2 방향(D2)으로 연장되어 섬형 또는 선형의 형상을 갖도록 배치될 수 있다.
또한, 제2 절연성 물질층(520)의 재료 중 일부는 발광 소자(300)의 하면과 제1 절연성 물질층(510)이 접하는 영역에도 배치될 수 있다. 이는 표시 장치(10)의 제조 시, 제1 절연성 물질층(510) 상에 발광 소자(300)가 정렬되고 그 위에 제2 절연성 물질층(520)이 배치될 때 형성된 것일 수도 있다. 발광 소자(300)의 하면과 접하는 제1 절연성 물질층(510)에 일부 공극이 형성되면, 제2 절연성 물질층(520)이 형성될 때 상기 공극으로 제2 절연성 물질층(520)의 재료 중 일부가 침투하여 형성된 것일 수 있다.
제2 절연성 물질층(520)은 발광 소자(300)의 양 측면이 노출되도록 배치된다. 즉, 단면상 발광 소자(300)의 상부면에 배치된 제2 절연성 물질층(520)은 일 축방향으로 측정된 길이가 발광 소자(300)보다 짧아서, 제2 절연성 물질층(520)은 발광 소자(300)의 상기 양 측면보다 내측으로 함몰될 수 있다. 이에 따라, 제1 절연성 물질층(510), 발광 소자(300) 및 제2 절연성 물질층(520)은 측면이 계단식으로 적층될 수 있다. 이 경우 후술하는 접촉 전극(261, 262)은 발광 소자(300)의 양 단부 측면과 원활하게 접촉이 이루어질 수 있다. 다만, 이에 제한되지 않으며, 제2 절연성 물질층(520)의 길이와 발광 소자(300)의 길이가 일치하여 양 측부들이 정렬될 수 있다.
한편, 제2 절연성 물질층(520)은 제1 절연성 물질층(510)을 덮도록 배치된 뒤 일부 영역, 예컨대, 발광 소자(300)가 접촉 전극(260)과 컨택되도록 노출되는 영역에서 패터닝되어 형성된 것일 수 있다. 제2 절연성 물질층(520)을 패터닝하는 단계는 통상적인 건식 식각 또는 습식 식각을 통해 수행할 수 있다. 여기서, 제1 절연성 물질층(510)이 패터닝되지 않도록 하기 위해, 제1 절연성 물질층(510)과 제2 절연성 물질층(520)은 서로 다른 식각 선택비를 갖는 재료를 포함할 수 있다. 다시 말해, 제2 절연성 물질층(520)을 패터닝할 때, 제1 절연성 물질층(510)은 에칭 스토퍼(etching stopper)의 기능을 수행할 수도 있다.
이에 따라 제2 절연성 물질층(520)이 발광 소자(300)의 외면을 덮고, 발광 소자(300)의 양 단부는 노출되도록 패터닝 하더라도, 제1 절연성 물질층(510)은 재료가 손상되지 않는다. 특히, 발광 소자(300)와 접촉 전극(260)이 컨택되는 발광 소자(300)의 양 단부에서 제1 절연성 물질층(510)과 발광 소자(300)는 매끄러운 접촉면을 형성할 수 있다.
제2 절연성 물질층(520) 상에는 제1 전극(210) 상에 배치되고, 제2 절연성 물질층(520)의 적어도 일부와 중첩되는 제1 접촉 전극(261), 제2 전극(220) 상에 배치되고, 제2 절연성 물질층(520)의 적어도 일부와 중첩되는 제2 접촉 전극(262)이 배치될 수 있다.
제1 접촉 전극(261)과 제2 접촉 전극(262)은 각각 제1 전극(210)과 제2 전극(220)의 상부면에 배치될 수 있다. 구체적으로, 제1 접촉 전극(261)과 제2 접촉 전극(262)은 제1 절연성 물질층(510)이 패터닝되어 제1 전극(210)과 제2 전극(220)의 일부가 노출되는 영역에서 각각 제1 전극층(212) 및 제2 전극층(222)과 접촉할 수 있다. 제1 접촉 전극(261)과 제2 접촉 전극(262)은 발광 소자(300)의 일 단부 측면, 예컨대 제1 도전형 반도체(310), 제2 도전형 반도체(320) 또는 전극 물질층(370)에 각각 접촉될 수 있다. 이에 따라, 제1 접촉 전극(261) 및 제2 접촉 전극(262)은 제1 전극층(212) 및 제2 전극층(222)에 인가된 전기 신호를 발광 소자(300)에 전달할 수 있다.
제1 접촉 전극(261)은 제1 전극(210) 상에서 이를 부분적으로 커버하도록 배치되되, 하면이 부분적으로 발광 소자(300), 제1 절연성 물질층(510) 및 제2 절연성 물질층(520)과 접촉할 수 있다. 제1 접촉 전극(261)의 제2 접촉 전극(262)이 배치된 방향의 일 단부는 제2 절연성 물질층(520) 상에 배치된다. 제2 접촉 전극(262)은 제2 전극(220) 상에서 이를 부분적으로 커버하도록 배치되되, 하면이 부분적으로 발광 소자(300), 제1 절연성 물질층(510) 및 제3 절연성 물질층(530)과 접촉할 수 있다. 제2 접촉 전극(262)의 제1 접촉 전극(261)이 배치된 방향의 일 단부는 제3 절연성 물질층(530) 상에 배치된다.
제1 절연성 물질층(510) 및 제2 절연성 물질층(520)은 제1 격벽(410)과 제2 격벽(420)의 상부면에서 제1 전극(210)과 제2 전극(220)을 덮도록 배치된 영역이 패터닝될 수 있다. 이에 따라, 제1 전극(210)과 제2 전극(220)은 각각 제1 전극층(212) 및 제2 전극층(222)이 노출되고, 상기 노출된 영역에서 각 접촉 전극(261, 262)과 전기적으로 연결될 수 있다.
제1 접촉 전극(261) 및 제2 접촉 전극(262)은 제2 절연성 물질층(520) 또는 제3 절연성 물질층(530) 상에서 서로 이격되어 배치될 수 있다. 즉, 제1 접촉 전극(261) 및 제2 접촉 전극(262)은 발광 소자(300)와 제2 절연성 물질층(520) 또는 제3 절연성 물질층(530)에 함께 접촉되나, 제2 절연성 물질층(520) 상에서는 적층된 방향으로 이격되어 배치됨으로써 전기적으로 절연될 수 있다. 이로 인해 제1 접촉 전극(261)과 제2 접촉 전극(262)은 각각 제1 박막 트랜지스터(120)와 전원 배선(161)에서 서로 다른 전원을 인가 받을 수 있다. 일 예로, 제1 접촉 전극(261)은 제1 박막 트랜지스터(120)에서 제1 전극(210)으로 인가되는 구동 전압을, 제2 접촉 전극(262)은 전원 배선(161)에서 제2 전극(220)으로 인가되는 공통 전원 전압을 인가받을 수 있다. 다만, 이에 제한되는 것은 아니다.
접촉 전극(261, 262)은 전도성 물질을 포함할 수 있다. 예를 들어, ITO, IZO, ITZO, 알루미늄(Al) 등을 포함할 수 있다. 다만, 이에 제한되는 것은 아니다.
또한, 접촉 전극(261, 262)은 전극층(212, 222)과 동일한 물질을 포함할 수 있다. 접촉 전극(261, 262)은 전극층(212, 222)에 컨택될 수 있도록, 전극층(212, 222) 상에서 실질적으로 동일한 패턴으로 배치될 수 있다. 일 예로, 제1 전극층(212)과 제2 전극층(222)에 컨택되는 제1 접촉 전극(261)과 제2 접촉 전극(262)은 제1 전극층(212) 및 제2 전극층(222)으로 인가되는 전기 신호를 전달받아 발광 소자(300)로 전달할 수 있다.
제3 절연성 물질층(530)은 제1 접촉 전극(261)의 상부에 배치되어, 제1 접촉 전극(261)과 제2 접촉 전극(262)을 전기적으로 상호 절연시킬 수 있다. 제3 절연성 물질층(530)은 제1 접촉 전극(261)을 덮도록 배치되되, 발광 소자(300)가 제2 접촉 전극(262)과 컨택될 수 있도록 발광 소자(300)의 일부 영역에는 중첩되지 않도록 배치될 수 있다. 제3 절연성 물질층(530)은 제2 절연성 물질층(520)의 상부면에서 제1 접촉 전극(261), 제2 접촉 전극(262) 및 제2 절연성 물질층(520)과 부분적으로 접촉할 수 있다. 제3 절연성 물질층(530)은 제2 절연성 물질층(520)의 상부면에서 제1 접촉 전극(261)의 일 단부를 커버하도록 배치될 수 있다. 이에 따라 제3 절연성 물질층(530)은 제1 접촉 전극(361)을 보호함과 동시에, 제1 접촉 전극(261)과 제2 접촉 전극(262)을 전기적으로 절연시킬 수 있다.
제3 절연성 물질층(530)의 제2 전극(220)이 배치된 방향의 일 단부는 제2 절연성 물질층(520)의 일 측면과 정렬될 수 있다.
한편, 몇몇 실시예에서, 표시 장치(10)는 제3 절연성 물질층(530)이 생략될 수도 있다. 이에 따라, 제1 접촉 전극(261)과 제2 접촉 전극(262)은 실질적으로 동일한 평면상에 배치될 수 있고, 후술할 패시베이션층(550)에 의해 제1 접촉 전극(261)과 제2 접촉 전극(262)은 전기적으로 상호 절연될 수 있다.
패시베이션층(550)은 제3 절연성 물질층(530) 및 제2 접촉 전극(262)의 상부에 형성되어, 외부 환경에 대하여 절연기판층(200) 상에 배치되는 부재들을 보호하는 기능을 할 수 있다. 제1 접촉 전극(261) 및 제2 접촉 전극(262)이 노출될 경우, 전극 손상에 의해 접촉 전극 재료의 단선 문제가 발생할 수 있기 때문에, 패시베이션층(550)으로 이들을 커버할 수 있다. 즉, 패시베이션층(550)은 제1 전극(210), 제2 전극(220), 발광 소자(300) 등을 커버하도록 배치될 수 있다. 또한, 상술한 바와 같이, 제3 절연성 물질층(530)이 생략되는 경우, 패시베이션층(550)은 제1 접촉 전극(261)과 제2 접촉 전극(262)의 상부에 형성될 수 있다. 이 경우, 패시베이션층(550)은 제1 접촉 전극(261)과 제2 접촉 전극(262)을 전기적으로 상호 절연시킬 수도 있다.
상술한 제1 절연성 물질층(510), 제2 절연성 물질층(520), 제3 절연성 물질층(530) 및 패시베이션층(550) 각각은 무기물 절연성 물질을 포함할 수 있다. 예를 들어, 제1 절연성 물질층(510), 제2 절연성 물질층(520), 제3 절연성 물질층(530) 및 패시베이션층(550)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 산화 알루미늄(Al 2O 3), 질화 알루미늄(AlN)등과 같은 물질을 포함할 수 있다. 제1 절연성 물질층(510), 제2 절연성 물질층(520), 제3 절연성 물질층(530) 및 패시베이션층(550)은 동일한 물질로 이루어질 수도 있지만, 서로 다른 물질로 이루어질 수도 있다. 기타, 제1 절연성 물질층(510), 제2 절연성 물질층(520), 제3 절연성 물질층(530) 및 패시베이션층(550)에 절연성을 부여하는 다양한 물질이 적용가능하다.
한편, 제1 절연성 물질층(510)과 제2 절연성 물질층(520)은 상술한 바와 같이, 서로 다른 식각 선택비를 가질 수 있다. 일 예로, 제1 절연성 물질층(510)이 실리콘산화물(SiOx)을 포함하는 경우, 제2 절연성 물질층(520)은 실리콘질화물(SiNx)을 포함할 수 있다. 다른 예로, 제1 절연성 물질층(510)이 실리콘질화물(SiNx)을 포함하는 경우에는, 제2 절연성 물질층(520)은 실리콘산화물(SiOx)을 포함할 수도 있다. 다만, 이에 제한되는 것은 아니다.
한편, 발광 소자(300)는 기판상에서 에픽택셜(Epitaxial) 성장법에 의해 제조될 수 있다. 기판상에 반도체층을 형성하기 위한 시드 결정(Seed crystal)층을 형성하고, 원하는 반도체 재료를 증착시켜 성장시킬 수 있다. 이하, 도 3을 참조하여 다양한 실시예들에 따른 발광 소자(300)의 구조에 대하여 상세히 설명하기로 한다.
도 3은 일 실시예에 따른 발광 소자의 개략도이다. 도 4는 도 3a의 3b-3b' 선을 따라 자른 단면도이다.
도 3을 참조하면, 발광 소자(300)는 복수의 도전형 반도체(310, 320), 소자 활성층(330), 전극 물질층(370) 및 복수의 절연층(380)을 포함할 수 있다. 제1 전극(210) 및 제2 전극(220)으로부터 인가되는 전기 신호는 복수의 도전형 반도체(310, 320)을 통해 소자 활성층(330)으로 전달되어 광을 방출할 수 있다.
구체적으로, 발광 소자(300)는 제1 도전형 반도체(310), 제2 도전형 반도체(320), 제1 도전형 반도체(310)와 제2 도전형 반도체(320) 사이에 배치되는 소자 활성층(330), 제2 도전형 반도체(320) 상에 배치되는 전극 물질층(370)과, 이들의 외주면을 둘러싸도록 배치되는 복수의 절연층(380)을 포함할 수 있다. 복수의 절연층(380)은 제1 도전형 반도체(310), 제2 도전형 반도체(320), 소자 활성층(330) 및 전극 물질층(370)과 접촉하며 이들의 외주면을 감싸는 제1 절연층(381)과, 제1 절연층(381)을 둘러싸는 제2 절연층(382)을 포함할 수 있다. 도 3의 발광 소자(300)는 제1 도전형 반도체(310), 소자 활성층(330), 제2 도전형 반도체(320) 및 전극 물질층(370)이 길이방향으로 순차적으로 형성된 구조를 도시하고 있으나, 이에 제한되지 않는다. 전극 물질층(370)은 생략될 수 있고, 몇몇 실시예에서는 제1 도전형 반도체(310) 및 제2 도전형 반도체(320)의 양 측면 중 적어도 어느 하나에 배치될 수도 있다. 이하에서는, 도 3의 발광 소자(300)를 예시하여 설명하기로 하며, 후술되는 발광 소자(300)에 관한 설명은 발광 소자(300)가 다른 구조를 더 포함하더라도 동일하게 적용될 수 있음은 자명하다.
제1 도전형 반도체(310)는 n형 반도체층일 수 있다. 일 예로, 발광 소자(300)가 청색 파장대의 광을 방출하는 경우, 제1 도전형 반도체(310)는 In xAl yGa 1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료일 수 있다. 예를 들어, n형으로 도핑된 InAlGaN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제1 도전형 반도체(310)는 제1 도전성 도펀트가 도핑될 수 있으며, 일 예로 제1 도전성 도펀트는 Si, Ge, Sn 등일 수 있다. 제1 도전형 반도체(310)의 길이는 1.5㎛ 내지 5㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
제2 도전형 반도체(320)는 p형 반도체층일 수 있다. 일 예로, 발광 소자(300)가 청색 파장대의 광을 방출하는 경우, 제2 도전형 반도체(320)는 In xAl yGa 1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료일 수 있다. 예를 들어, p형으로 도핑된 InAlGaN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제2 도전형 반도체(320)는 제2 도전성 도펀트가 도핑될 수 있으며, 일 예로 제2 도전성 도펀트는 Mg, Zn, Ca, Se, Ba 등일 수 있다. 제2 도전형 반도체(320)의 길이는 0.08㎛ 내지 0.25㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
소자 활성층(330)은 제1 도전형 반도체(310) 및 제2 도전형 반도체(320) 사이에 배치되며, 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 소자 활성층(330)이 다중 양자 우물 구조의 물질을 포함하는 경우, 양자층(Quantum layer)와 우물층(Well layer)가 서로 교번적으로 복수개 적층된 구조일 수도 있다. 소자 활성층(330)은 제1 도전형 반도체(310) 및 제2 도전형 반도체(320)를 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다. 일 예로, 소자 활성층(330)이 청색 파장대의 광을 방출하는 경우, AlGaN, AlInGaN 등의 물질을 포함할 수 있으며, 특히, 소자 활성층(330)이 다중 양자 우물 구조로, 양자층과 우물층이 교번적으로 적층된 구조인 경우, 양자층은 AlGaN 또는 AlInGaN, 우물층은 GaN 또는 AlGaN 등과 같은 물질을 포함할 수 있다. 다만, 이에 제한되는 것은 아니며, 소자 활성층(330)은 밴드갭(Band gap) 에너지가 큰 종류 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번적으로 적층된 구조일 수도 있고, 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다. 이에 따라, 소자 활성층(330)이 방출하는 광은 청색 파장대의 광으로 제한되지 않고, 경우에 따라 적색, 녹색 파장대의 광을 방출할 수도 있다. 소자 활성층(330)의 길이는 0.05㎛ 내지 0.25㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
소자 활성층(330)에서 방출되는 광은 발광 소자(300)의 길이방향 외부면 뿐만 아니다, 양 측면으로 방출될 수 있다. 즉, 소자 활성층(330)에서 방출되는 광은 일 방향으로 방향성이 제한되지 않는다.
전극 물질층(370)은 오믹(ohmic) 접촉 전극일 수 있다. 다만, 이에 제한되지 않고, 쇼트키(Schottky) 접촉 전극일 수도 있다. 전극 물질층(370)은 전도성이 있는 금속을 포함할 수 있다. 예를 들어, 전극 물질층(370)은 알루미늄(Al), 티타늄(Ti), 인듐(In), 금(Au) 및 은(Ag) 중에서 적어도 어느 하나를 포함할 수 있다. 전극 물질층(370)은 동일한 물질을 포함할 수 있고, 서로 다른 물질을 포함할 수도 있다. 다만, 이에 제한되는 것은 아니다.
제1 절연층(381)은 제1 도전형 반도체(310), 제2 도전형 반도체(320), 소자 활성층(330) 및 전극 물질층(370)의 외부에 형성되고, 이들을 보호하는 기능을 수행할 수 있다. 일 예로, 제1 절연층(381)은 상기 부재들의 측면부를 둘러싸도록 형성되어, 발광 소자(300)의 길이방향의 양 단부, 예를 들어 제1 도전형 반도체(310) 및 전극 물질층(370)이 배치된 양 단부에는 형성되지 않을 수 있다. 다만, 이에 제한되지는 않는다.
제1 절연층(381)은 절연특성을 가진 물질들, 예를 들어, 실리콘 산화물(Silicon oxide, SiO x), 실리콘 질화물(Silicon nitride, SiN x), 산질화 실리콘(SiO xN y), 질화알루미늄(Aluminum nitride, AlN), 산화알루미늄(Aluminum oxide, Al 2O 3) 등을 포함할 수 있다. 이에 따라 소자 활성층(330)이 제1 전극(210) 또는 제2 전극(220)과 직접 접촉하는 경우 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 제1 절연층(381)은 소자 활성층(330)을 포함하여 발광 소자(300)의 외주면을 보호하기 때문에, 발광 효율의 저하를 방지할 수 있다.
도면에서는 제1 절연층(381)은 길이방향으로 연장되어 제1 도전형 반도체(310)부터 전극 물질층(370)까지 커버할 수 있도록 형성된 것을 도시하고 있으나, 이에 제한되지 않는다. 제1 절연층(381)은 제1 도전형 반도체(310), 소자 활성층(330) 및 제2 도전형 반도체(320)만 커버하거나, 전극 물질층(370) 외면의 일부만 커버하여 전극 물질층(370)의 일부 외면이 노출될 수도 있다.
제1 절연층(381)의 두께는 0.5 ㎛ 내지 1.5㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
제2 절연층(382)은 제1 절연층(381)의 외주면을 감싸도록 배치될 수 있고, 제2 절연층(382)은 제1 절연층(381)과 실질적으로 동일한 형태를 가질 수 있다. 제2 절연층(382)은 제1 절연층(381)과 다른 식각 선택비를 갖는 재료를 포함함으로써, 발광 소자(300)의 제조 시 식각 또는 분리단계에서 발생할 수 있는 제1 절연층(381)의 손상을 방지하여, 제1 절연층(381)을 보호하는 기능을 수행할 수 있다. 일 예로, 분리용 식각액이 불소(F)를 포함하는 경우, 상기 분리용 식각액에 대한 제2 절연층(382)의 식각 선택비는 상기 분리용 식각액에 대한 제1 절연층(381)의 식각 선택비보다 클 수 있다.
발광 소자(300)를 제조하는 과정은, 기판 상에 성장된 소자에 제1 절연층(381)을 형성한 뒤 화학적 분리방법(Chemical Lift Off, CLO)으로 소자를 분리하는 단계를 포함할 수 있다. 여기서, 소자를 분리할 때 사용되는 분리용 식각액에 의해 제1 절연층(381)이 일부 손상될 수도 있다. 이를 방지하기 위해, 제1 절연층(381)의 외주면을 감싸도록 제2 절연층(382)을 형성하여 분리용 식각액에 의해 제1 절연층(381)이 손상되는 것을 방지할 수 있다. 제2 절연층(382)은 제1 절연층(381)과 다른 식각 선택비를 갖는 재료를 포함할 수 있으므로, 분리용 식각액에 의해 제2 절연층(382)은 식각되지 않고, 기판 상에서 성장된 소자가 분리될 수 있다.
일 실시예에 따르면, 제2 절연층(382)은 절연 특성을 가짐과 동시에 제1 절연층(381)과 다른 식각 선택비를 갖는 물질들, 예를 들어, 실리콘 산화물(Silicon oxide, SiO x), 실리콘 질화물(Silicon nitride, SiN x), 산질화 실리콘(SiO xN y), 질화알루미늄(Aluminum nitride, AlN), 산화알루미늄(Aluminum oxide, Al 2O 3) 등을 포함할 수 있다.
제1 절연층(381)이 산화 알루미늄(Al 2O 3)을 포함하는 경우, 제2 절연층(382)은 실리콘 질화물(SiN x)을 포함할 수도 있다. 다만, 이에 제한되지 않는다. 이에 따라, 발광 소자(300)의 제조 시, 제2 절연층(382)은 제1 절연층(381)의 손상을 방지할 수 있다. 제1 절연층(381)은 발광 소자(300)의 양 단부를 가로지르는 장축의 방향으로 두께가 실질적으로 일정할 수 있다.
제2 절연층(382)의 두께는 0.5 ㎛ 내지 1.5㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
또한, 몇몇 실시예에서, 제2 절연층(382)은 외주면이 표면처리될 수 있다. 상술한 바와 같이, 발광 소자(300)가 전극(210, 220) 사이에서 정렬될 때, 복수의 발광 소자(300)가 용액내에서 분산된 상태로 도포될 수 있다. 여기서, 발광 소자(300)가 용액 내에서 인접한 다른 발광 소자(300)와 응집되지 않고 분산된 상태를 유지하기 위해, 제2 절연층(382)은 표면이 소수성 또는 친수성 처리되어 상기 용액 내에서 상호 분산된 상태를 유지할 수 있다. 이에 따라, 발광 소자(300)의 정렬 시 제1 전극(210)과 제2 전극(220) 사이에 응집되지 않고 정렬될 수 있다.
발광 소자(300)는 원통형일 수 있다. 이에 따라, 도 3b에 도시된 바와 같이, 발광 소자(300)의 양 단부를 가로지르는 길이방향으로 자른 단면도는 사각형의 형상을 가질 수 있다. 다만, 발광 소자(300)의 형태가 이에 제한되는 것은 아니며, 정육면체, 직육면체, 육각기둥형 등 다양한 형태를 가질 수 있다. 발광 소자(300)는 길이(l)가 1㎛ 내지 10㎛ 또는 2㎛ 내지 5㎛의 범위를 가질 수 있으며, 바람직하게는 4㎛ 내외의 길이를 가질 수 있다. 또한, 발광 소자(300)의 직경은 400nm 내지 700nm의 범위를 가질 수 있으며, 바람직하게는 500nm 내외의 두께를 가질 수 있다.
이하에서는, 편의상 도 3에 도시된 발광 소자(300)를 예시하여 설명하겠으나, 상술한 바와 같이, 더 많은 수의 전극 물질층(370)을 포함하거나, 다른 구조를 더 포함하는 경우에도 동일하게 적용될 수 있다.
한편, 도 5는 도 2의 A 부분의 확대도이다.
도 5를 참조하면, 발광 소자(300)는 양 단부를 가로지르는 단면상 제1 도전형 반도체(310), 소자 활성층(330), 제2 도전형 반도체(320) 및 전극 물질층(370)이 절연기판층(200)과 수평한 방향으로 형성되고, 제1 절연층(381)과 제2 절연층(382)이 절연기판층(200)과 수직한 방향으로 형성될 수 있다. 즉, 발광 소자(300)는 상기 부재들이 형성된 방향에 수직하도록 절연기판층(200) 상에 배치될 수 있다.
상술한 바와 같이, 발광 소자(300)의 제조 시, 제2 절연층(382)에 의해 제1 절연층(381)이 손상되지 않고 보호되기 때문에, 발광 소자(300)의 외주면은 매끄러운 면을 형성할 수 있으며, 제1 절연층(381)과 제2 절연층(382)에 의해 소자 활성층(330)이 다른 부재와 접촉되는 것을 방지할 수 있다. 즉, 제1 절연층(381)은 발광 소자(300)의 양 단부를 가로지르는 장축의 방향으로 두께가 실질적으로 일정할 수 있다.
또한, 발광 소자(300)의 제조 시, 제2 절연층(382)에 의해 발광 소자(300)의 외면이 손상되는 것을 방지하면서 분리할 수 있기 때문에, 발광 소자(300)의 양 단부면은 매끄러운 면을 형성하고, 비교적 낮은 거칠기를 가질 수 있다. 이에 따라, 발광 소자(300)의 제1 도전형 반도체(310)가 매끄러운 면을 형성함에 따라, 제1 접촉 전극(261)과의 컨택시 재료가 단선되는 문제를 방지할 수 있다.
발광 소자(300)의 일 단부면과 제1 접촉 전극(261)이 접하는 면(도 4의 4a-4a' 선)에서, 발광 소자(300)의 단부면은 매끄러운 형상을 유지하여 제1 접촉 전극(261)의 전극 재료가 끊어지는 단선문제를 방지할 수 있다. 예컨대, 발광 소자(300)의 단부면이 거친 표면을 가지거나 일부가 돌출 또는 함몰되어 경사가 생기는 경우, 제1 접촉 전극(261)과 발광 소자(300)가 접촉될 때 접촉 전극 재료의 박막 도포성(step coverage)가 불량하여 전극 재료가 일부 끊어질 수 있다. 즉, 발광 소자(300)와 제1 접촉 전극(261)이 접촉되는 영역(도 4의 4a-4a')에서 컨택 불량으로 인하여 발광 소자(300)에 전기신호가 전달되지 않고 발광 불량이 발생할 수도 있다.
반면에 도 5에 도시된 바와 같이, 발광 소자(300)의 단부면이 매끄러운 면을 형성하는 경우, 발광 소자(300)와 접촉 전극(260)이 접촉되는 영역(도 5의 4a-4a')에서 접촉 전극 재료의 단선문제를 방지할 수 있다. 이에 따라 표시 장치(10)에 있어서 발광 소자(300)의 신뢰도를 향상시킬 수 있다. 일 실시예에 따르면, 발광 소자(300)의 단부면의 거칠기 값은 8 nm Ra 내지 12 nm Ra의 값을 가질 수 있다. 다만, 이에 제한되는 것은 아니다. 한편, 도면에서는 도시하지 않았으나, 제2 접촉 전극(262)이 접촉되는 제2 도전형 반도체(320) 또는 전극 물질층(370)이 형성하는 측면의 경우에도 동일하게 적용될 수 있다.
이와 같은 발광 소자(300)의 매끄러운 단부면은 발광 소자(300)의 제조 시, 발광 소자(300)가 분리층(1300, 도 8에 도시)을 화학적으로 제거하여 분리하는 화학적 분리방법(Chemical Lift Off, CLO)에 의해 제조됨으로써 형성된 것일 수 있다. 즉, 하부 기판층에서 발광 소자(300)가 분리될 때, 발광 소자(300)의 단부면에서 성장된 재료가 끊어지도록 물리적인 외력을 가하지 않고, 분리층(1300) 상에서 성장된 발광 소자(300)가 분리층(1300)이 제거됨으로써 발광 소자(300)가 분리된 것일 수 있다.
여기서, 화학적 분리방법에 의해 발광 소자(300)를 제조할 때, 발광 소자(300)의 외주면이 손상되지 않도록 제2 절연층(382)을 형성할 수 있다. 제2 절연층(382)은 분리층(1300)을 제거할 때 사용되는 분리용 식각액에 의해 식각되지 않는 재료를 포함할 수 있다. 이에 따라, 일 실시예에 따른 발광 소자(300)는 화학적 분리방법에 의해 발광 소자(300)를 제조하더라도 외주면의 손상을 방지할 수 있다. 이와 동시에 발광 소자(300)의 양 단부면이 평탄하도록 매끄러운 면을 형성할 수 있고, 상술한 접촉 전극(261, 262) 재료의 단선 문제를 방지할 수 있다.
이하에서는 도 6 내지 도 16을 참조하여, 일 실시예에 따른 발광 소자(300)의 제조방법에 대하여 상세히 설명한다.
도 6 내지 도 16은 일 실시예에 따른 발광 소자의 제조방법을 개략적으로 도시하는 단면도들이다.
먼저, 도 6을 참조하면, 베이스 기판(1100), 베이스 기판(1100) 상에 형성된 버퍼 물질층(1200)을 포함하는 하부기판층(1000)을 준비한다. 도 5에 도시된 바와 같이, 하부기판층(1000)은 베이스 기판(1100) 및 버퍼 물질층(1200)이 순차적으로 적층된 구조를 가질 수 있다.
베이스 기판(1100)은 사파이어 기판(Al 2O 3) 및 유리와 같은 투명성 기판을 포함할 수 있다. 다만, 이에 제한되는 것은 아니며, GaN, SiC, ZnO, Si, GaP 및 GaAs 등과 같은 도전성 기판으로 이루어질 수도 있다. 이하에서는, 베이스 기판(1100)이 사파이어 기판(Al 2O 3)인 경우를 예시하여 설명한다. 베이스 기판(1100)의 두께는 특별히 제한되지 않으나, 일 예로 베이스 기판(1100)은 두께가 400㎛ 내지 1500㎛의 범위를 가질 수 있다.
베이스 기판(1100) 상에는 복수의 도전형 반도체층이 형성된다. 에피택셜법에 의해 성장되는 복수의 도전형 반도체층은 시드 결정을 형성하고, 그 위에 결정 재료를 증착하여 성장될 수 있다. 여기서, 도전형 반도체층은 전자빔 증착법, 물리적 기상 증착법(Physical vapor deposition, PVD), 화학적 기상 증착법(Chemical vapor deposition, CVD), 플라즈마 레이저 증착법(Plasma laser deposition, PLD), 이중형 열증착법(Dual-type thermal evaporation), 스퍼터링(Sputtering), 금속-유기물 화학기상 증착법(Metal organic chemical vapor deposition, MOCVD) 등일 수 있으며, 바람직하게는, 금속-유기물 화학기상 증착법(MOCVD)에 의해 형성될 수 있다. 다만, 이에 제한되지 않는다.
복수의 도전형 반도체층을 형성하기 위한 전구체 물질은 대상 물질을 형성하기 위해 통상적으로 선택될 수 있는 범위 내에서 특별히 제한되지 않는다. 일 예로, 전구체 물질은 메틸기 또는 에틸기와 같은 알킬기를 포함하는 금속 전구체일 수 있다. 예를 들어, 트리메틸 갈륨(Ga(CH 3) 3), 트리메틸 알루미늄(Al(CH 3) 3), 트리에틸 인산염((C 2H 5) 3PO 4)과 같은 화합물일 수 있으나, 이에 제한되지 않는다. 이하에서는, 복수의 도전형 반도체층을 형성하는 방법이나 공정 조건 등에 대하여는 생략하여 설명하며, 발광 소자(300)의 제조방법의 순서나 적층 구조에 대하여 상세히 설명하기로 한다.
베이스 기판(1100) 상에는 버퍼 물질층(1200)이 형성된다. 도면에서는 버퍼 물질층(1200)이 한층 적층된 것을 도시하고 있으나, 이에 제한되지 않으며, 복수의 층을 형성할 수도 있다.
후술하는 단계에서, 버퍼 물질층(1200)은 그 위에 분리층(1300)이 배치되고 분리층(1300) 상에서 제1 도전형 반도체층(3100) 결정이 성장할 수 있다. 버퍼 물질층(1200)은 제1 도전형 반도체층(3100)의 격자 상수 차이를 줄여주기 위해 베이스 기판(1100)과 분리층(1300) 사이에 게재될 수 있다. 제1 도전형 반도체층(3100)이 베이스 기판(1100) 상에 배치되는 분리층(1300)에서 직접 형성될 수 있으나, 제1 도전형 반도체층(3100)이 원활하게 결정 성장을 할 수 있도록, 버퍼 물질층(1200)이 시드 결정을 제공할 수도 있다.
일 예로, 버퍼 물질층(1200)은 언도프드(Undoped) 반도체를 포함할 수 있으며, 실질적으로 제1 도전형 반도체층(3100)과 동일한 물질을 포함하되, n형 또는 p형으로 도핑되지 않은 물질일 수 있다. 예시적인 실시예에서, 버퍼 물질층(1200)은 도핑되지 않은 InAlGaN, GaN, AlGaN, InGaN, AlN 및 InN 중 적어도 어느 하나일 수 있으나, 이에 제한되지 않는다.
한편, 몇몇 실시예에서 버퍼 물질층(1200) 상에는 복수의 층이 형성되고, 그 위에 분리층(1300)이 배치될 수 있다. 또한, 버퍼 물질층(1200)은 베이스 기판(1100)에 따라 생략될 수도 있다. 이에 대한 자세한 내용은 다른 실시예들이 참조된다. 이하에서는, 베이스 기판(1100) 상에 언도프트 반도체 물질을 포함하는 버퍼 물질층(1200)이 형성된 경우를 예시하여 설명하기로 한다.
다음으로, 도 7을 참조하면, 하부기판층(1000) 상에 분리층(1300)을 형성한다.
분리층(1300)은 그 위에 제1 도전형 반도체층(3100)이 형성될 수 있다. 즉, 분리층(1300)은 제1 도전형 반도체층(3100)과 버퍼 물질층(1200) 사이에 게재될 수 있는데, 분리층(1300)은 제1 도전형 반도체층(3100)의 결정이 원활하게 성장하는 재료를 포함할 수 있다. 분리층(1300)은 절연물질 및 전도성 물질 중 적어도 어느 하나를 포함할 수 있다. 일 예로, 분리층(1300)은 절연물질로써 실리콘 산화물(SiO x), 실리콘 질화물(SiN x), 실리콘 산질화물(SiO xN y) 등을 포함할 수 있으며, 전도성 물질로써 ITO, IZO, IGO, ZnO, 그래핀, 그래핀 산화물(Graphene oxide) 등을 포함할 수도 있다. 다만, 이에 제한되는 것은 아니다.
분리층(1300)은 후술하는 단계에서 식각되어 제거됨으로써, 발광 소자(300)를 하부기판층(1000)으로부터 분리하는 기능을 수행할 수도 있다. 분리층(1300)이 제거되는 단계는 상술한 바와 같이 화학적 분리방법(CLO)에 의해 수행될 수 있고, 이에 따라 발광 소자(300)의 단부면은 분리층(1300)의 표면과 실질적으로 동일한 형성을 가질 수 있다. 즉, 발광 소자(300)의 단부면은 평탄한 면을 가질 수 있다.
또한, 분리층(1300)은 반도체 구조물(3000)을 식각하는 공정에서, 반도체 구조물(3000)과 버퍼 물질층(1200) 사이에서 에칭스토퍼(etching stopper)의 기능을 수행할 수도 있다. 즉, 반도체 구조물(3000)을 식각할 때, 하나의 공정에서 분리층(1300)을 동시에 패터닝할 수 있고, 서로 다른 공정에서 각각 패터닝할 수도 있다. 발광 소자(300)의 제조방법에 이에 특별히 제한되는 것은 아니다.
다만, 이에 제한되는 것은 아니며, 분리층(1300)은 반도체 구조물(3000) 또는 하부기판층(1000) 내에서 더 많은 수가 배치될 수도 있고, 버퍼 물질층(1200)과 제1 도전형 반도체층(1300) 사이의 계면 이외의 영역에도 배치될 수 있다.
다음으로, 도 8을 참조하면, 분리층(1300) 상에 제1 도전형 반도체층(3100), 활성물질층(3300), 제2 도전형 반도체층(3200) 및 도전성 전극물질층(3700)을 형성하여 반도체 구조물(3000)을 형성한다.
반도체 구조물(3000)은 후술하는 단계에서 일부 식각되어 소자 로드(ROD)를 형성할 수 있다. 반도체 구조물(3000)에 포함되는 복수의 물질층들은 상술한 바와 같이 통상적인 공정을 수행하여 형성될 수 있다. 분리층(1300) 상에는 제1 도전형 반도체층(3100), 활성물질층(3300), 제2 도전형 반도체층(3200) 및 도전성 전극물질층(3700)을 순차적으로 형성될 수 있으며, 이들은 각각 발광 소자(300)의 제1 도전형 반도체(310) 소자 활성층(330), 제2 도전형 반도체(320) 및 전극 물질층(370)과 동일한 물질들을 포함할 수 있다.
한편, 발광 소자(300)는 전극 물질층(370)이 생략되거나, 제1 도전형 반도체(310)의 하부에 다른 전극 물질층(370)을 더 포함할 수도 있다. 다시 말해, 도 8과 달리 반도체 구조물(3000)은 도전성 전극물질층(3700)이 생략되거나, 제1 도전형 반도체층(3100) 하부에 다른 도전성 전극물질층이 형성될 수도 있다. 다만, 이하에서는 반도체 구조물(3000)이 도전성 전극물질층(3700)을 포함하는 경우를 예시하여 설명하기로 한다.
다음으로, 도 9 내지 도 11을 참조하면, 제1 도전형 반도체층(3100), 활성 물질층(3300), 제2 도전형 반도체층(3200) 및 전극 물질층(3700)을 하부기판층(1000)에 수직한 방향으로 식각하여 소자 로드(ROD)를 형성한다
먼저, 도 9 및 도 10을 참조하면, 반도체 구조물(3000)을 수직으로 식각하여 소자 로드(ROD)를 형성하는 단계는 통상적으로 수행될 수 있는 패터닝 공정을 포함할 수 있다. 일 예로, 반도체 구조물(3000)을 식각하여 소자 로드(ROD)를 형성하는 단계는, 반도체 구조물(3000) 상에 식각 마스크층(1600) 및 식각 패턴층(1700)을 형성하는 단계, 식각 패턴층(1700)의 패턴에 따라 반도체 구조물(3000)을 식각하는 단계 및 식각 마스크층(1600)과 식각 패턴층(1700)을 제거하는 단계를 포함할 수 있다.
식각 마스크층(1600)은 반도체 구조물(3000)의 제1 도전형 반도체층(3100), 활성 물질층(3300), 제2 도전형 반도체층(3200) 및 도전성 전극물질층(3700)의 연속적인 에칭을 위한 마스크의 역할을 수행할 수 있다. 식각 마스크층(1600)은 절연성 물질을 포함하는 제1 식각 마스크층(1610)과 금속을 포함하는 제2 식각 마스크층(1620)을 포함할 수도 있다.
식각 마스크층(1600)의 제1 식각 마스크층(1610)에 포함되는 절연성 물질은 산화물 또는 질화물을 이용할 수 있다. 예를 들어, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy) 등일 수 있다. 제1 식각 마스크층(1610)의 두께는 0.5㎛ 내지 1.5㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
제2 식각 마스크층(1620)의 경우, 반도체 구조물(3000)의 연속적인 식각을 위해 마스크의 역할을 수행할 수 있는 통상적인 재료이면 특별히 제한되는 것은 아니다. 예를 들어, 제2 식각 마스크층(1620)은 크롬(Cr) 등을 포함할 수도 있다. 제2 식각 마스크층(1620)의 두께는 30nm 내지 150nm의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
식각 마스크층(1600) 상에는 형성되는 식각 패턴층(1700)은 적어도 하나의 나노 패턴이 서로 이격되어 배치될 수 있다. 식각 패턴층(1700)은 반도체 구조물(3000)의 연속적인 식각을 위해 마스크의 역할을 수행할 수 있다. 식각 패턴층(1700)은 폴리머, 폴리스티렌 스피어, 실리카 스피어 등을 포함하여 패턴을 형성할 수 있는 방법이면 특별히 제한되지 않는다.
일 예로, 식각 패턴층(1700)이 폴리머를 포함하는 경우, 폴리머를 이용하여 패턴을 형성할 수 있는 통상적인 방법이 채용될 수 있다. 예를 들어, 포토리소그래피, e-빔 리소그래피, 나노 임프린트 리소그래피 등의 방법으로 폴리머를 포함하는 식각 패턴층(1700)을 형성할 수 있다.
특히, 식각 패턴층(1700)의 구조, 형태 및 이격된 간격은 최종적으로 제조되는 발광 소자(300)의 형태와 연관될 수 있다. 다만, 상술한 바와 같이, 발광 소자(300)의 형상이 다양할 수 있으므로, 식각 패턴층(1700)의 구조는 특별히 제한되지 않는다. 일 예로, 식각 패턴층(1700)이 서로 이격된 원형의 패턴을 가질 경우, 반도체 구조물(3000)을 수직으로 식각하여 제조되는 발광 소자(300)는 원통형을 가질 수 있다. 다만, 이에 제한되지 않는다.
다음으로, 식각 패턴층(1700)의 패턴에 따라 반도체 구조물(3000)을 식각하여 소자 로드(ROD)를 형성한다. 식각 패턴층(1700) 중 복수의 나노 패턴들이 이격된 영역은 수직으로 식각되어 홀(hole, h)을 형성할 수 있다. 홀(h)은 식각 마스크층(1600)부터 분리층(1300)이 형성된 영역까지 선택적으로 형성될 수 있다.
홀(h)을 형성하는 방법은 통상적인 방법으로 수행될 수 있다. 예를 들어, 식각공정은 건식식각법, 습식식각법, 반응성 이온 에칭법(Reactive ion etching, RIE), 유도 결합 플라즈마 반응성 이온 에칭법(Inductively coupled plasma reactive ion etching, ICP-RIE) 등일 수 있다. 건식 식각법의 경우 이방성 식각이 가능하여 수직 식각에 의한 홀(h)을 형성하기에 적합할 수 있다. 상술한 방법의 식각법을 이용할 경우, 식각 에천트(Etchant)는 Cl 2 또는 O 2 등일 수 있다. 다만, 이에 제한되는 것은 아니다.
몇몇 실시예에서, 반도체 구조물(3000)의 식각은 건식 식각법과 습식 식각법을 혼용하여 이루어질 수 있다. 예를 들어, 먼저 건식 식각법에 의해 깊이 방향의 식각을 한 후, 등방성 식각인 습식 식각법을 통해 식각된 측벽이 표면과 수직한 평면에 놓이도록 할 수 있다.
한편, 반도체 구조물(3000)을 식각하여 소자 로드(ROD)를 형성하는 단계는, 하나의 식각공정을 수행하여 분리층(1300)의 적어도 일부를 함께 패터닝할 수 있고, 서로 다른 식각공정을 수행하여 소자 로드(ROD)를 형성한 뒤, 분리층(1300)을 일부 패터닝할 수도 있다.
즉, 분리층(1300)은 반도체 구조물(3000)이 식각되어 홀(h)을 형성할 때, 동일한 식각 공정에서 함께 패터닝될 수 있고, 반도체 구조물(3000)이 식각될 때 에칭 스토퍼(etching stopper)의 기능을 수행하여 별개의 공정에서 패터닝될 수도 있다.
예를 들어, 도 10에 도시된 바와 같이, 반도체 구조물(3000)을 패터닝할 때, 식각 에천트가 분리층(1300)을 제거하는 에천트를 포함하지 않는 경우, 반도체 구조물(3000)만이 식각되어 홀(h)을 형성하고, 분리층(1300)은 식각되지 않고 에칭 스토퍼의 기능을 수행할 수도 있다. 이에 따라, 소자 로드(ROD)는 형성되되, 분리층(1300)은 식각되지 않은 상태로 존재하고, 다른 식각 공정, 이용한 식각 공정을 수행하여 분리층(1300)을 패터닝할 수도 있다. 반면에, 도면에서는 도시하지 않았으나, 식각 에천트가 분리층(1300)을 제거하는 에천트를 포함하는 경우, 반도체 구조물(3000)과 분리층(1300)이 함께 식각될 수도 있으며, 이에 제한되는 것은 아니다.
그리고, 도 11에 도시된 바와 같이, 수직식각된 반도체 구조물(3000)의 상부에 남아있는 식각 마스크층(1600)과 식각 패턴층(1700)은 통상적인 방법, 예를 들어, 건식식각법, 습식식각법을 통해 제거되고, 소자 로드(ROD)를 형성한다.
다음으로, 도 12 및 도 13을 참조하면, 소자 로드(ROD)의 외측면을 부분적으로 감싸는 제1 절연막(3810)을 형성한다.
제1 절연막(3810)은 소자 로드(ROD)의 외면에 형성되는 절연물질로서, 수직 식각된 소자 로드(ROD)의 외면에 절연물질을 도포하거나 침지시키는 방법 등을 이용하여 형성될 수 있으나, 이에 제한되는 것은 아니다. 일 예로, 제1 절연막(3810)은 원자층 증착법(Atomic layer depsotion, ALD)으로 형성될 수 있다. 제1 절연막(3810)은 발광 소자(300)의 제1 절연층(381)을 형성할 수 있다. 상술한 바와 같이 제1 절연막(3810)은 실리콘 산화물(SiO x), 실리콘 질화물(SiN x), 실리콘 산질화물(SiO xN y), 산화 알루미늄(Al 2O 3), 질화 알루미늄(AlN) 등일 수 있다.
도 12를 참조하면, 제1 절연막(3810)은 소자 로드(ROD)의 측면, 상면 및 소자 로드(ROD)가 이격되어 식각됨으로써 외부로 노출된 분리층(1300) 또는 버퍼 물질층(1200) 상에도 형성될 수 있다. 소자 로드(ROD)의 양 단부 측면을 노출시키기 위해, 소자 로드(ROD)의 상부 면에 형성된 제1 절연막(3810)은 제거될 필요가 있다. 따라서, 소자 로드(ROD)의 길이 방향과 수직한 방향, 다시 말해 베이스 기판(1100)과 평행한 방향으로 형성된 제1 절연막(3810)은 일부 제거될 수 있다. 즉, 도 13에 도시된 바와 같이, 적어도 소자 로드(ROD)의 상면과, 분리층(1300) 또는 버퍼 물질층(1200) 상에 배치된 제1 절연막(3810)을 제거하여 소자 로드(ROD)의 상면을 노출할 수 있다. 이를 위해 이방성 식각인 건식 식각이나 에치백 등의 공정이 수행될 수 있다.
다음으로, 도 14 및 도 15를 참조하여, 제1 절연막(3810)의 외주면을 감싸는 제2 절연막(3820)을 형성한다. 제2 절연막(3820)은 제1 절연막(3810)과 서로 다른 재료를 갖되, 실질적으로 동일한 방법으로 형성될 수 있다.
제2 절연막(3820)은 소자 로드(ROD)가 하부기판층(1000)으로부터 분리되어 제조된 발광 소자(300)에서 제2 절연층(382)을 형성할 수 있다. 소자 로드(ROD)가 하부기판층(1000)으로부터 분리되는 단계는 분리층(1300)을 식각하여 제거함으로써 수행될 수 있는데, 여기서 제2 절연막(3820)은 분리층(1300)이 식각될 때 제1 절연막(3810)이 손상되는 것을 방지할 수 있다.
일 실시예에 따르면, 제2 절연막(3820)은 제1 절연막(3810) 및 분리층(1300)과 서로 다른 식각 선택비를 갖는 재료를 포함할 수 있다. 제2 절연막(3820)에 포함될 수 있는 재료는 상술한 제2 절연층(382)에 포함될 수 있는 재료와 실질적으로 동일할 수 있다.
마지막으로, 도 16에 도시된 바와 같이, 하부기판층(1000) 상의 분리층(1300)을 제거하여 소자 로드(ROD)를 분리시킴으로써 발광 소자(300)를 제조한다.
소자 로드(ROD)를 분리하는 단계는 화학적 분리방법(CLO)에 의해 분리층(1300)을 제거하는 단계를 포함할 수 있다. 분리층(1300)을 제거하기 위해, 불산(HF) 또는 버퍼 산화 에칭(Buffered oxide etch, BOE) 등의 분리용 식각액을 이용하여 습식 식각공정을 수행할 수 있으나, 이에 제한되는 것은 아니다.
상술한 바와 같이, 제2 절연막(3820)은 분리용 식각액에 의해 재료가 손상되지 않고 유지될 수 있으며, 제1 절연막(3810)을 보호하는 기능을 수행할 수 있다. 이에 따라, 제조된 발광 소자(300)는 외주면이 제1 절연층(381)과 제2 절연층(382)이 매끄러운 형태를 유지할 수 있다. 또한, 제1 절연층(381)은 발광 소자(300)의 양 단부를 가로지르는 장축의 방향으로 두께가 실질적으로 동일할 수 있다.
일 예로, 분리층(1300)이 불소(F)를 포함하는 분리용 식각액에 의해 제거될 때, 제1 절연막(3810)과 제2 절연막(3820)은 손상되지 않을 수 있다. 즉, 제2 절연막(3820)은 상기 분리용 식각액에 대한 식각 선택비가 제1 절연막(3810)의 상기 분리용 식각액에 대한 식각 선택비보다 클 수 있다. 또한, 제2 절연막(3820)은 상기 분리용 식각액에 대한 식각 선택비가 분리층(1300)의 상기 분리용 식각액에 대한 식각 선택비보다 클 수 있다.
예를 들어, 제1 절연막(3810)이 산화 알루미늄(Al 2O 3)을 포함하고, 분리층(1300)이 실리콘 산화물(SiOx)을 포함하는 경우, 분리층(1300)을 제거하는 단계에서 분리용 식각액에 의해 제1 절연막(3810)의 일부가 함께 제거될 수도 있다. 이 경우, 발광 소자(300)의 일부 부재들이 노출되어 발광 소자(300)의 불량을 발생시킬 수도 있다. 이를 방지하기 위해 제1 절연막(3810)의 외주면에 서로 다른 식각 선택비를 갖는 재료, 예컨대 실리콘 질화물(SiNx)을 포함하는 제2 절연막(3820)을 형성하여, 분리층(1300)이 제거될 때, 분리용 식각액으로부터 제1 절연막(3810)을 보호할 수 있다.
이에 따라, 분리층(1300)이 제거되더라도 제조된 발광 소자(300)는 제2 절연층(382)이 외주면을 감싸도록 형성되고, 분리용 식각액에 의해 손상되지 않고 매끄러운 면을 유지할 수 있다.
한편, 제2 절연막(3820)이 생략되는 경우에는, 분리층(1300)을 제거하는 단계에서 제1 절연막(3810)에 포함된 재료의 일부가 손상될 수 있다. 도 17은 일 비교예에 따른 발광 소자가 제조되는 방법 중 일부를 도시하는 개략도이다.
도 17을 참조하면, 제2 절연막(3820)을 형성하지 않고, 분리층(1300)을 제거하는 경우, 제1 절연막(3810)에 포함된 재료의 일부가 손상되어, 제조된 발광 소자(300')의 제1 절연층 (381')은 표면이 거친 형태를 갖는 것을 알 수 있다. 이 경우, 발광 소자(300')의 도전형 반도체(310, 320) 또는 소자 활성층(330)의 일부가 노출되어 손상됨으로써 발광 소자(300')가 불량일 수 있고, 거친 표면을 가지는 제1 절연층 (381')에 의해 발광 소자(300')와 접촉 전극(260)의 접촉불량이 발생할 수도 있다.
반면에, 도 16에 도시된 바와 같이, 제2 절연막(3820)을 형성한 뒤, 분리층(1300)을 제거하여 제조된 발광 소자(300)는 제2 절연층(382)을 포함하여 분리용 식각액에 의해 제1 절연층(381) 및 제2 절연층(382) 재료의 손상을 방지하고, 발광 소자(300)의 외주면을 매끄럽게 유지할 수 있다. 이에 따라, 도전형 반도체(310, 320) 또는 소자 활성층(330)이 노출되지 않도록 보호하고, 발광 소자(300)와 접촉 전극(260)간의 접촉불량을 감소시킬 수 있다.
또한, 화학적 분리방법(CLO)에 의해 제조된 발광 소자(300)는 단부면이 평탄하고 매끄러운 형상을 유지할 수 있고, 동시에 복수의 발광 소자(300)들은 단부면의 균일성(uniformity)을 확보할 수도 있다.
이상과 같이, 일 실시예에 따른 발광 소자(300)의 제조방법은 제1 절연막(3810)을 감싸도록 제2 절연막(3820)을 형성하고, 분리층(1300)을 화학적 분리방법(CLO)으로 제거하는 단계를 포함할 수 있다. 제2 절연막(3820)은 제1 절연막(3810) 및 분리층(1300)과 서로 다른 식각 선택비를 갖는 재료를 포함함으로써, 분리층(1300)이 제거될 때 제1 절연막(3810)과 제2 절연막(3820) 재료의 손상을 방지할 수 있다. 이에 따라, 제조된 발광 소자(300)는 외주면의 재료가 손상되지 않고 매끄러운 면을 유지할 수 있으며, 화학적 분리방법(CLO)에 의해 분리됨으로써 단부면이 평탄하고, 균일성을 확보할 수 있다. 또한, 발광 소자(300)가 접촉 전극(260)과 컨택되는 양 단부면에서 접촉 전극 재료의 단선을 방지하여, 표시 장치(10)의 발광 신뢰도를 향상시킬 수 있다.
한편, 제1 절연막(3810)과 제2 절연막(3820)을 형성하는 단계는 각각 소자 로드(ROD)의 상면이 노출되도록 일부 식각하는 단계를 포함한다. 여기서, 소자 로드(ROD)의 상면이 노출되도록 식각하는 단계는 제1 절연막(3810)과 제2 절연막(3820)을 형성한 뒤 이들을 동시에 식각함으로써 수행될 수 있다.
도 18은 다른 실시예에 따른 발광 소자의 제조방법 중 일부를 나타내는 개략도이다.
도 18을 참조하면, 소자 로드(ROD)의 외부를 감싸도록 제1 절연막(3810_1)을 형성하고, 소자 로드(ROD)의 상면을 노출시키기 전에 제1 절연막(3810_1)의 외부를 감싸는 제2 절연막(3820_1)을 형성할 수 있다. 다시 말해, 제1 절연막(3810_1)의 일부를 식각하여 소자 로드(ROD)의 상면을 노출시키는 단계를 생략하고, 제1 절연막(3810_1) 상에 직접 제2 절연막(3820_1)을 형성한다. 이 후, 소자 로드(ROD)의 상면을 노출시키기 위해, 제1 절연막(3810_1)과 제2 절연막(3820_1)을 부분적으로 제거하는 식각공정을 함께 수행할 수 있다.
이 경우, 제1 절연막(3810_1) 또는 제2 절연막(3820_1)을 형성하는 공정과, 소자 로드(ROD)의 상면을 노출시키기 위한 식각공정을 각각 한번에 수행할 수 있기 때문에, 공정상의 이점이 있다. 또한, 경우에 따라서는 건식 식각을 통해 제1 절연막(3810_1)과 제2 절연막(3820_1)을 하나의 식각 공정에서 제거할 수도 있다.
한편, 분리층(1300)의 배치는 도 7의 경우에 제한되지 않는다. 분리층(1300)은 하부기판층(1000)의 버퍼물질층(1200)의 일부가 노출되도록 패턴을 가질 수 있고, 경우에 따라서는 버퍼물질층(1200) 상에 제1 서브 도전형 반도체층(3100')이 배치되고, 그 위에 분리층(1300)이 배치될 수도 있다. 이하에서는 분리층(1300)의 다른 실시예들에 대하여 설명하도록 한다.
도 19 및 도 20은 다른 실시예에 따른 반도체 구조물 내의 분리층의 배치를 개략적으로 도시하는 단면도이다. 일 실시예예 따르면, 분리층(1300_2)은 복수의 분리층 마스크(1310)가 서로 이격되어 패턴을 형성할 수 있다.
도 19에 따르면, 제1 도전형 반도체층(3100_2)은 버퍼 물질층(1200_2)에서부터 성장할 수 있다. 이 경우, 분리층(1300_2) 상에서 제1 도전형 반도체층(3100_2)이 직접 성장하는 경우보다 제1 도전형 반도체층(3100_2)의 결정립 계면간 결함이 감소할 수 있다. 분리층(1300_2)의 분리층 마스크(1310)가 이격된 간격 사이로 제1 도전형 반도체층(3100_2)의 결정이 성장하고, 분리층 마스크(1310) 상에서 상기 결정들이 병합(merge)함으로써, 상기 병합되는 영역에만 결정립 계면이 형성될 수 있다. 즉, 분리층 마스크(1310)를 형성함으로써 최종적으로 형성되는 제1 도전형 반도체층(3100_2) 내의 결정립 계면간 결함의 수는 감소할 수 있다.
또한, 분리층(1300)은 반도체 구조물(3000)의 제1 도전형 반도체층(3100) 내에 배치될 수도 있다.
도 20을 참조하면, 분리층(1300_3)은 버퍼 물질층(1200) 상에 적층된 제1 서브 도전형 반도체층(3100'_3) 상에 배치되고, 그 위에 제1 도전형 반도체층(3100_3)이 적층될 수 있다. 제1 서브 도전형 반도체층(3100'_3)은 실질적으로 제1 도전형 반도체층(3100_3)과 동일한 물질을 포함할 수 있다. 즉, 분리층(1300_3)은 제1 도전형 반도체층(3100_3) 내에 배치될 수도 있다.
상술한 바와 같이, 버퍼 물질층(1200)은 분리층(1300) 상에서 성장되는 제1 도전형 반도체층(3100)의 시드 결정을 제공할 수 있으며, 계면간의 격자 상수를 줄일 수 있다. 도 20의 반도체 구조물(3000)은 분리층(1300_3)을 실질적으로 제1 도전형 반도체층(3100_3) 내에 삽입함으로써, 원활한 제1 도전형 반도체층(3100_3)의 결정 성장을 유도할 수 있다.
한편, 발광 소자(300)의 제2 절연층(382)은 표시 장치(10)의 복수의 절연층, 예컨대 제2 절연성 물질층(520)과 동일한 식각 선택비를 갖는 재료를 포함할 수도 있다. 이 경우, 표시 장치(10)의 제조 시, 발광 소자(300)의 양 단부에 접촉 전극(260)을 컨택시키기 위해 수행되는 패터닝 단계에서, 제2 절연층(382)의 일부가 제거될 수도 있다. 이에 따라, 발광 소자(300)의 제1 절연층(381)이 일부 노출되고, 접촉 전극(260)은 부분적으로 제1 절연층(381)과 접할 수도 있다.
도 21은 다른 실시예예 따른 표시 장치의 일부분을 나타내는 단면도이다.
일 실시예에 따르면, 표시 장치(10)는 발광 소자(300_4)의 제2 절연층(382_4)의 적어도 일부가 제거되고, 접촉 전극(260)은 제1 절연층(381_4)이 부분적으로 중첩되도록 배치될 수 있다.
도 21의 표시 장치(10)는 발광 소자(300_4)의 단면상 상부면의 제2 절연층(382_4)이 부분적으로 제거되고, 제1 절연층(381_4)이 일부 노출된 것을 도시하고 있다. 도면에서는 발광 소자(300_4)의 일 단부측 제1 절연층(381_4)과 접촉하는 제1 접촉 전극(261_4)만을 도시하고 있으나, 발광 소자(300_4)의 타 단부측 제1 절연층(381_4)이 제2 접촉 전극(262)과 동일하게 접촉할 수 있음은 자명하다.
도 21을 참조하면, 일 실시예에 따른 접촉 전극(260)은 상기 노출된 제1 절연층(381_4)과 접촉할 수 있다. 도 2의 표시 장치(10)와 달리, 제2 절연층(382_4)이 제2 절연성 물질층(520)과 동일한 식각 선택비를 갖는 물질을 포함하는 경우, 표시 장치(10)의 제조 시 제2 절연성 물질층(520)이 패터닝되는 단계에서 제2 절연층(382_4)이 부분적으로 식각될 수 있다. 이에 따라, 제1 절연층(381_4)이 부분적으로 노출되되, 제1 절연층(381_4)은 제2 절연층(382_4)과 서로 다른 식각 선택비를 갖는 재료를 포함하기 때문에, 제1 절연층(381_4)은 거의 손상되지 않는다. 즉, 발광 소자(300_4)의 제1 도전형 반도체(310), 소자 활성층(330), 제2 도전형 반도체(320) 및 전극 물질층(370)은 제1 절연층(381_4)에 의해 보호될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (20)

  1. 기판 및 상기 기판 상에 형성되는 버퍼 반도체층을 포함하는 하부 기판을 준비하는 단계;
    상기 하부 기판 상에 배치되는 분리층을 형성하고, 상기 분리층 상에 제1 도전형 반도체층, 활성 물질층 및 제2 도전형 반도체층을 형성하고, 상기 제1 도전형 반도체층, 활성 물질층, 제2 도전형 반도체층 및 상기 분리층을 상기 하부 기판에 수직한 방향으로 식각하여 소자 로드를 형성하는 단계;
    상기 소자 로드의 외주면을 둘러싸는 제1 절연층을 형성하는 단계;
    상기 제1 절연층의 외주면을 둘러싸는 제2 절연층을 형성하는 단계; 및
    상기 소자 로드를 상기 하부 기판으로부터 분리하여 발광 소자를 형성하는 단계를 포함하는 발광 소자의 제조방법.
  2. 제1 항에 있어서,
    상기 발광 소자를 형성하는 단계는,
    상기 분리층이 불소(F)를 포함하는 분리용 식각액에 의해 식각되어 제거되는 단계를 포함하고,
    상기 제2 절연층은 상기 분리용 식각액에 대한 식각 선택비가 상기 분리층의 상기 분리용 식각액에 대한 식각 선택비 보다 큰 발광 소자의 제조방법.
  3. 제2 항에 있어서,
    상기 제2 절연층은 상기 분리용 식각액에 대한 식각 선택비가 상기 제1 절연층의 상기 분리용 식각액에 대한 식각 선택비보다 큰 발광 소자의 제조방법.
  4. 제3 항에 있어서,
    상기 제1 절연층은 실리콘 산화물(SiOx), 산화 알루미늄(Al 2O 3) 및 실리콘 산질화물(SiOxNy) 중 적어도 어느 하나를 포함하고,
    상기 제2 절연층은 실리콘 질화물(SiNx), 질화 알루미늄(AlN) 및 실리콘 산질화물(SiOxNy) 중 적어도 어느 하나를 포함하는 발광 소자의 제조방법.
  5. 제4 항에 있어서,
    상기 발광 소자는 상기 소자 로드가 상기 분리층이 제거되어 분리되는 면인 분리면이 실질적으로 평탄하고 상기 제2 도전형 반도체층의 상면과 상호 평행한 발광 소자의 제조방법.
  6. 제5 항에 있어서,
    상기 발광 소자는 상기 분리면의 표면 거칠기가 8 nm Ra 내지 12 nm Ra의 범위를 갖는 발광 소자의 제조방법.
  7. 제5 항에 있어서,
    상기 제1 절연층은 상기 발광 소자의 양 단부를 가로지르는 장축의 방향으로 두께가 실질적으로 일정한 발광 소자의 제조방법.
  8. 제1 항에 있어서,
    상기 제1 절연층을 형성하는 단계는,
    상기 소자 로드의 외면을 커버하도록 배치되는 제1 절연막을 형성하는 단계; 및
    상기 제1 절연막을 식각하여 상기 소자 로드의 상면을 노출시키는 제1 식각 단계를 포함하고,
    상기 제2 절연층을 형성하는 단계는,
    상기 소자 로드의 외면을 커버하도록 배치되는 제2 절연막을 형성하는 단계; 및
    상기 제2 절연막을 식각하여 상기 소자 로드의 상면을 노출시키는 제2 식각 단계를 포함하는 발광 소자의 제조방법.
  9. 제8 항에 있어서,
    상기 제1 식각 단계 및 상기 제2 식각 단계에서,
    상기 분리층은 상기 소자 로드가 이격된 영역과 중첩되는 영역의 적어도 일부가 노출되는 발광 소자의 제조방법.
  10. 제9 항에 있어서,
    상기 제2 절연막은 상기 제1 절연막을 형성한 뒤 상기 제1 절연막의 외면을 둘러싸도록 형성되고,
    상기 제1 식각 단계와 상기 제2 식각 단계는 상기 제2 절연막을 형성한 뒤 동시에 수행되는 발광 소자의 제조방법.
  11. 제1 항에 있어서,
    상기 소자 로드를 형성하는 단계는, 상기 제2 도전형 반도체층 상에 전극 물질층을 형성하는 단계를 더 포함하는 발광 소자의 제조방법.
  12. 제11 항에 있어서,
    상기 소자 로드를 형성하는 단계는,
    상기 전극 물질층 상에 식각 마스크층 및 상기 식각 마스크층 상에 적어도 하나의 나노 패턴이 서로 이격되어 배치되는 식각 패턴층을 형성하는 단계;
    상기 나노 패턴이 이격되어 형성되는 영역을 상기 하부 기판에 수직한 방향으로 식각하여 홀을 형성하는 단계; 및
    상기 식각 마스크층 및 상기 식각 패턴층을 제거하는 단계를 포함하는 발광 소자의 제조방법.
  13. 제12 항에 있어서,
    상기 제1 도전형 반도체층, 상기 활성 물질층, 상기 제2 도전형 반도체층 및 상기 전극 물질층은 상기 분리층과 서로 다른 식각 선택비를 갖는 재료를 포함하고,
    상기 홀을 형성하는 단계는,
    상기 제1 도전형 반도체층, 상기 활성 물질층, 상기 제2 도전형 반도체층 및 상기 전극 물질층을 상기 하부 기판에 수직한 방향으로 식각하여 상기 나노 패턴이 이격되어 형성되는 영역과 상기 분리층이 중첩되는 영역 중 적어도 일부를 노출시키는 단계; 및
    상기 분리층의 노출된 영역을 식각하여 패터닝하는 단계를 더 포함하는 발광 소자의 제조방법.
  14. 제1 극성으로 도핑된 제1 도전형 반도체;
    상기 제1 도전형 반도체의 상부에 형성되는 활성층;
    상기 활성층의 상부에 형성되고, 상기 제1 극성과 반대인 제2 극성으로 도핑되는 제2 도전형 반도체;
    상기 제2 도전형 반도체의 상부에 형성되는 전극 물질층;
    상기 제1 도전형 반도체, 상기 제2 도전형 반도체, 상기 활성층 및 상기 전극 물질층의 측면을 둘러싸는 제1 절연층 및
    상기 제1 절연층의 외주면을 둘러싸는 제2 절연층을 포함하되,
    상기 제1 절연층과 상기 제2 절연층은 서로 다른 식각 선택비를 갖는 발광 소자.
  15. 제14 항에 있어서,
    상기 제2 절연층은 불소(F)를 포함하는 분리용 식각액에 대한 식각 선택비가 상기 제1 절연층의 상기 분리용 식각액에 대한 식각 선택비보다 큰 발광 소자.
  16. 제15 항에 있어서,
    상기 제1 절연층은 실리콘 산화물(SiOx), 산화 알루미늄(Al 2O 3) 및 실리콘 산질화물(SiOxNy) 중 적어도 어느 하나를 포함하고,
    상기 제2 절연층은 실리콘 질화물(SiNx), 질화 알루미늄(AlN) 및 실리콘 산질화물(SiOxNy) 중 적어도 어느 하나를 포함하는 발광 소자.
  17. 제16 항에 있어서,
    제1 도전형 반도체의 하면은 상기 제2 도전형 반도체의 상면과 각각 실질적으로 평탄하고 상호 평행하고,
    상기 제1 도전형 반도체의 상기 하면 및 상기 제2 도전형 반도체의 상기 상면은 표면 거칠기가 8 nm Ra 내지 12 nm Ra의 범위를 가지는 발광 소자.
  18. 기판;
    상기 기판 상에서 제1 방향으로 연장되고, 상기 제1 방향과 다른 제2 방향으로 서로 이격되어 배치되는 적어도 하나의 제1 전극 및 제2 전극;
    상기 제1 전극 및 상기 제2 전극이 서로 이격된 공간에 배치되는 적어도 하나의 발광 소자;
    상기 제1 전극을 부분적으로 덮되, 상기 발광 소자의 제1 단부와 접촉하는 제1 접촉 전극; 및
    상기 제1 접촉 전극과 이격되어 배치되고 상기 제2 전극을 부분적으로 덮되, 상기 발광 소자의 상기 제1 단부의 반대편인 제2 단부와 접촉하는 제2 접촉 전극을 포함하며,
    상기 발광 소자는 소자 로드, 상기 소자 로드의 외주면을 둘러싸는 제1 절연층 및 상기 제1 절연층의 외주면 중 적어도 일부를 둘러싸는 제2 절연층을 포함하는 표시 장치.
  19. 제18 항에 있어서,
    상기 소자 로드는 제1 극성으로 도핑된 제1 도전형 반도체;
    상기 제1 도전형 반도체의 상부에 형성되는 활성층;
    상기 활성층의 상부에 형성되고, 상기 제1 극성과 반대인 제2 극성으로 도핑되는 제2 도전형 반도체; 및
    상기 제2 도전형 반도체의 상부에 형성되는 전극 물질층을 포함하고,
    상기 제1 절연층은 상기 제1 도전형 반도체, 상기 활성층, 상기 제2 도전형 반도체 및 상기 전극 물질층의 측면을 둘러싸며,
    상기 제2 절연층은 상기 절연성 물질층과 서로 다른 식각 선택비를 갖는 재료를 포함하는 표시 장치.
  20. 제19 항에 있어서,
    상기 제2 절연층은 단면상 상기 발광 소자의 상기 제1 단부 및 상기 제2 단부의 상부면이 패터닝되어 상기 제1 절연층이 부분적으로 노출되고,
    상기 제1 접촉 전극 및 상기 제2 접촉 전극은 상기 노출된 제1 절연층과 부분적으로 접촉하는 표시 장치.
PCT/KR2019/000105 2018-08-16 2019-01-03 발광 소자, 이의 제조방법 및 발광 소자를 포함하는 표시 장치 WO2020036271A1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201980054010.4A CN112567538B (zh) 2018-08-16 2019-01-03 发光元件、其制造方法以及包括发光元件的显示装置
CN202410777216.2A CN118630108A (zh) 2018-08-16 2019-01-03 发光元件、其制造方法以及包括发光元件的显示装置
US17/250,633 US11810905B2 (en) 2018-08-16 2019-01-03 Light emitting element, manufacturing method thereof, and display device including the light emitting element
EP19849162.3A EP3840064A4 (en) 2018-08-16 2019-01-03 LIGHT EMITTING DEVICE, MANUFACTURING METHOD THEREOF AND DISPLAY DEVICE WITH LIGHT EMITTING DEVICE
US18/483,444 US20240038738A1 (en) 2018-08-16 2023-10-09 Light emitting element, manufacturing method thereof, and display device including the light emitting element

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180095709A KR102568353B1 (ko) 2018-08-16 2018-08-16 발광 소자, 이의 제조방법 및 발광 소자를 포함하는 표시 장치
KR10-2018-0095709 2018-08-16

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US17/250,633 A-371-Of-International US11810905B2 (en) 2018-08-16 2019-01-03 Light emitting element, manufacturing method thereof, and display device including the light emitting element
US18/483,444 Continuation US20240038738A1 (en) 2018-08-16 2023-10-09 Light emitting element, manufacturing method thereof, and display device including the light emitting element

Publications (1)

Publication Number Publication Date
WO2020036271A1 true WO2020036271A1 (ko) 2020-02-20

Family

ID=69525457

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2019/000105 WO2020036271A1 (ko) 2018-08-16 2019-01-03 발광 소자, 이의 제조방법 및 발광 소자를 포함하는 표시 장치

Country Status (5)

Country Link
US (2) US11810905B2 (ko)
EP (1) EP3840064A4 (ko)
KR (2) KR102568353B1 (ko)
CN (2) CN112567538B (ko)
WO (1) WO2020036271A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3955325A1 (en) * 2020-08-13 2022-02-16 Samsung Display Co., Ltd. Light-emitting element, method of fabricating the light-emitting element, and display device

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102568353B1 (ko) * 2018-08-16 2023-08-18 삼성디스플레이 주식회사 발광 소자, 이의 제조방법 및 발광 소자를 포함하는 표시 장치
US11271032B2 (en) * 2019-06-20 2022-03-08 Samsung Display Co., Ltd. Display device
KR20210035362A (ko) * 2019-09-23 2021-04-01 삼성디스플레이 주식회사 표시 장치
KR20210124564A (ko) * 2020-04-03 2021-10-15 삼성디스플레이 주식회사 표시 장치
KR20210156927A (ko) * 2020-06-18 2021-12-28 삼성디스플레이 주식회사 표시장치
KR20220031833A (ko) * 2020-09-04 2022-03-14 삼성디스플레이 주식회사 발광 소자 및 이를 포함하는 표시 장치
KR20220033538A (ko) * 2020-09-07 2022-03-17 삼성디스플레이 주식회사 발광 소자, 발광 소자의 제조 방법 및 표시 장치
KR20220060049A (ko) 2020-11-02 2022-05-11 삼성디스플레이 주식회사 발광 소자, 발광 소자의 제조 방법, 및 이를 포함하는 표시 장치
KR20220078016A (ko) * 2020-12-02 2022-06-10 삼성디스플레이 주식회사 표시 장치 및 발광 소자의 제조 방법
KR102542483B1 (ko) * 2020-12-31 2023-06-12 국민대학교산학협력단 초박형 led 소자, 이를 포함하는 잉크젯용 잉크 및 광원
KR20220108843A (ko) * 2021-01-27 2022-08-04 삼성디스플레이 주식회사 발광 소자, 발광 소자를 포함하는 발광 소자 유닛, 및 표시 장치
KR20230013705A (ko) * 2021-07-19 2023-01-27 삼성디스플레이 주식회사 발광 소자 및 이를 포함하는 표시 장치
KR102573266B1 (ko) * 2021-08-02 2023-08-31 국민대학교산학협력단 초박형-led 유연 스킨 패치 및 이의 제조방법
KR102583708B1 (ko) * 2021-08-05 2023-09-26 국민대학교산학협력단 초소형-led 유연 스킨 패치 및 이의 제조방법
KR20230076926A (ko) * 2021-11-23 2023-06-01 삼성디스플레이 주식회사 발광 소자 및 이를 포함하는 표시 장치
KR20230092089A (ko) * 2021-12-16 2023-06-26 삼성디스플레이 주식회사 발광 소자 및 발광 소자의 제조 방법
WO2023132446A1 (ko) * 2022-01-06 2023-07-13 삼성디스플레이 주식회사 발광 소자, 이의 제조 방법 및 표시 장치
KR20230167260A (ko) * 2022-05-31 2023-12-08 삼성디스플레이 주식회사 발광 소자 및 이를 포함한 표시 장치, 및 발광 소자의 제조 방법
KR20240139125A (ko) * 2023-03-09 2024-09-23 삼성디스플레이 주식회사 발광 소자, 이를 포함한 표시 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009152474A (ja) * 2007-12-21 2009-07-09 Panasonic Electric Works Co Ltd 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体発光素子の製造方法
KR20120122160A (ko) * 2011-04-28 2012-11-07 국민대학교산학협력단 초소형 ｌｅｄ 소자 번들 및 그 제조방법
JP2013110374A (ja) * 2011-10-26 2013-06-06 Sony Corp 発光素子およびその製造方法、並びに発光装置
KR20160059569A (ko) * 2014-11-18 2016-05-27 피에스아이 주식회사 초소형 led 소자를 전극어셈블리에 배치시키는 방법
US20160322536A1 (en) * 2013-12-30 2016-11-03 Aledia Optoelectronic device comprising semiconductor elements and its fabrication process
KR20180009014A (ko) * 2016-07-15 2018-01-25 삼성디스플레이 주식회사 발광장치 및 그의 제조방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100718159B1 (ko) * 2006-05-18 2007-05-14 삼성전자주식회사 와이어-타입 반도체 소자 및 그 제조 방법
JP5171016B2 (ja) * 2006-10-27 2013-03-27 キヤノン株式会社 半導体部材、半導体物品の製造方法、その製造方法を用いたｌｅｄアレイ
KR100888440B1 (ko) * 2007-11-23 2009-03-11 삼성전기주식회사 수직구조 발광다이오드 소자의 제조방법
TWI671811B (zh) 2009-05-12 2019-09-11 美國伊利諾大學理事會 用於可變形及半透明顯示器之超薄微刻度無機發光二極體之印刷總成
KR20110041401A (ko) 2009-10-15 2011-04-21 샤프 가부시키가이샤 발광 장치 및 그 제조 방법
US8872214B2 (en) 2009-10-19 2014-10-28 Sharp Kabushiki Kaisha Rod-like light-emitting device, method of manufacturing rod-like light-emitting device, backlight, illuminating device, and display device
US8119476B2 (en) * 2009-12-24 2012-02-21 Samsung Electronics Co., Ltd. Methods of forming integrated circuit capacitors having sidewall supports and capacitors formed thereby
US9536970B2 (en) * 2010-03-26 2017-01-03 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
JP5657591B2 (ja) * 2011-03-23 2015-01-21 株式会社東芝 半導体発光装置およびその製造方法
KR101244926B1 (ko) * 2011-04-28 2013-03-18 피에스아이 주식회사 초소형 ｌｅｄ 소자 및 그 제조방법
KR101989514B1 (ko) * 2012-07-11 2019-06-14 삼성전자주식회사 반도체 소자 및 그 제조 방법
US9159700B2 (en) 2012-12-10 2015-10-13 LuxVue Technology Corporation Active matrix emissive micro LED display
KR101436123B1 (ko) 2013-07-09 2014-11-03 피에스아이 주식회사 초소형 led를 포함하는 디스플레이 및 이의 제조방법
US9773761B2 (en) 2013-07-09 2017-09-26 Psi Co., Ltd Ultra-small LED electrode assembly and method for manufacturing same
KR102707509B1 (ko) * 2016-12-19 2024-09-23 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
KR102502608B1 (ko) * 2018-06-11 2023-02-22 삼성디스플레이 주식회사 발광 소자, 그 제조방법 및 발광 소자를 포함하는 표시 장치
KR102568308B1 (ko) 2018-06-26 2023-08-18 삼성디스플레이 주식회사 표시 장치
KR102585158B1 (ko) 2018-07-04 2023-10-05 삼성디스플레이 주식회사 표시 장치
KR102568353B1 (ko) * 2018-08-16 2023-08-18 삼성디스플레이 주식회사 발광 소자, 이의 제조방법 및 발광 소자를 포함하는 표시 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009152474A (ja) * 2007-12-21 2009-07-09 Panasonic Electric Works Co Ltd 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体発光素子の製造方法
KR20120122160A (ko) * 2011-04-28 2012-11-07 국민대학교산학협력단 초소형 ｌｅｄ 소자 번들 및 그 제조방법
JP2013110374A (ja) * 2011-10-26 2013-06-06 Sony Corp 発光素子およびその製造方法、並びに発光装置
US20160322536A1 (en) * 2013-12-30 2016-11-03 Aledia Optoelectronic device comprising semiconductor elements and its fabrication process
KR20160059569A (ko) * 2014-11-18 2016-05-27 피에스아이 주식회사 초소형 led 소자를 전극어셈블리에 배치시키는 방법
KR20180009014A (ko) * 2016-07-15 2018-01-25 삼성디스플레이 주식회사 발광장치 및 그의 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3955325A1 (en) * 2020-08-13 2022-02-16 Samsung Display Co., Ltd. Light-emitting element, method of fabricating the light-emitting element, and display device
US11949046B2 (en) 2020-08-13 2024-04-02 Samsung Display Co., Ltd. Light-emitting element, method of fabricating the light-emitting element, and display device

Also Published As

Publication number Publication date
KR20230124526A (ko) 2023-08-25
US20210167050A1 (en) 2021-06-03
US20240038738A1 (en) 2024-02-01
CN118630108A (zh) 2024-09-10
EP3840064A1 (en) 2021-06-23
CN112567538B (zh) 2024-07-05
EP3840064A4 (en) 2022-05-18
CN112567538A (zh) 2021-03-26
KR102568353B1 (ko) 2023-08-18
KR20200021014A (ko) 2020-02-27
US11810905B2 (en) 2023-11-07

Similar Documents

Publication Publication Date Title
WO2020036271A1 (ko) 발광 소자, 이의 제조방법 및 발광 소자를 포함하는 표시 장치
WO2020027397A1 (ko) 발광 소자, 이의 제조방법 및 발광 소자를 포함하는 표시 장치
WO2020009273A1 (ko) 표시 장치 및 그 제조 방법
WO2020009274A1 (ko) 표시 장치
WO2020022593A1 (ko) 표시 장치 및 그 제조 방법
WO2020111452A1 (ko) 표시 장치
WO2020027396A1 (ko) 표시 장치
WO2020017712A1 (ko) 표시 장치
WO2020091171A1 (ko) 발광 소자 구조물 및 발광 소자의 제조방법
WO2014098510A1 (en) Light emitting diode and method of fabricating the same
WO2020004713A1 (ko) 표시 장치
WO2020075939A1 (ko) 표시 장치
WO2016068418A1 (en) Display device using semiconductor light emitting device and method of fabricating the same
WO2015026032A1 (en) Display device using semiconductor light emitting device
WO2015026033A1 (en) Display device using semiconductor light emitting device
WO2020071614A1 (ko) 발광 장치 및 이의 제조 방법
WO2020149515A1 (ko) 표시 장치 및 이의 제조 방법
WO2020091174A1 (ko) 발광 소자 분산제, 이를 포함하는 발광 소자 잉크 및 표시 장치의 제조 방법
WO2020060002A1 (ko) 표시 장치 및 이의 제조 방법
WO2021049725A1 (ko) 발광 소자, 이의 제조 방법 및 이를 포함하는 표시 장치
WO2019088763A1 (ko) 반도체 소자
WO2020149529A1 (ko) 발광 소자 및 이를 포함하는 표시 장치
WO2020149517A1 (ko) 표시 장치
WO2020059994A1 (ko) 잉크젯 프린트 장치, 쌍극자 정렬 방법 및 표시 장치의 제조 방법
WO2020111453A1 (ko) 표시 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19849162

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2019849162

Country of ref document: EP

Effective date: 20210316