KR20220108843A - 발광 소자, 발광 소자를 포함하는 발광 소자 유닛, 및 표시 장치 - Google Patents

발광 소자, 발광 소자를 포함하는 발광 소자 유닛, 및 표시 장치 Download PDF

Info

Publication number
KR20220108843A
KR20220108843A KR1020210011244A KR20210011244A KR20220108843A KR 20220108843 A KR20220108843 A KR 20220108843A KR 1020210011244 A KR1020210011244 A KR 1020210011244A KR 20210011244 A KR20210011244 A KR 20210011244A KR 20220108843 A KR20220108843 A KR 20220108843A
Authority
KR
South Korea
Prior art keywords
light emitting
layer
disposed
electrode
semiconductor layer
Prior art date
Application number
KR1020210011244A
Other languages
English (en)
Inventor
강혜림
안문정
유제원
이동언
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210011244A priority Critical patent/KR20220108843A/ko
Priority to US17/476,927 priority patent/US20220238756A1/en
Priority to TW110145515A priority patent/TW202245291A/zh
Priority to CN202280007123.0A priority patent/CN116547825A/zh
Priority to PCT/KR2022/001283 priority patent/WO2022164168A1/ko
Publication of KR20220108843A publication Critical patent/KR20220108843A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

발광 소자, 발광 소자를 포함하는 발광 소자 유닛 및 표시 장치가 제공된다. 발광 소자는 제1 방향을 따라 연장된 형상을 가지며, 제1 반도체층, 상기 제1 반도체층 상에 배치된 제2 반도체층, 및 상기 제1 반도체층과 상기 제2 반도체층 사이에 배치된 소자 활성층을 포함하는 발광 소자 코어, 상기 발광 소자 코어의 측면을 둘러싸는 소자 절연막, 및 상기 소자 절연막의 외측면 상에서 적어도 상기 소자 활성층의 측면을 둘러싸도록 배치된 반사막을 포함한다.

Description

발광 소자, 발광 소자를 포함하는 발광 소자 유닛, 및 표시 장치{Light-emitting element, Light-emitting element unit including the same, and display device}
본 발명은 발광 소자, 발광 소자를 포함하는 발광 소자 유닛 및 표시 장치에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 유기발광 표시 장치(Organic Light Emitting Display, OLED), 액정 표시 장치(Liquid Crystal Display, LCD) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치의 화상을 표시하는 장치로서 유기 발광 표시 패널이나 액정 표시 패널과 같은 표시 패널을 포함한다. 그 중, 발광 표시 패널로서, 발광 소자를 포함할 수 있는데, 예를 들어 발광 다이오드(Light Emitting Diode, LED)의 경우, 유기물을 발광 물질로 이용하는 유기 발광 다이오드(OLED), 무기물을 발광 물질로 이용하는 무기 발광 다이오드 등이 있다.
본 발명이 해결하고자 하는 과제는 양 단부면을 통해 출광되는 광량이 증가된 발광 소자를 공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는 양 단부면을 통해 출광되는 광량이 증가된 복수의 발광 소자를 포함하는 발광 소자 유닛을 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는 출광 효율이 개선된 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 발광 소자는 제1 방향을 따라 연장된 형상을 가지며, 제1 반도체층, 상기 제1 반도체층 상에 배치된 제2 반도체층, 및 상기 제1 반도체층과 상기 제2 반도체층 사이에 배치된 소자 활성층을 포함하는 발광 소자 코어, 상기 발광 소자 코어의 측면을 둘러싸는 소자 절연막, 상기 소자 절연막의 외측면 상에서 적어도 상기 소자 활성층의 측면을 둘러싸도록 배치된 반사막을 포함한다.
상기 반사막은 상기 소자 활성층의 측면을 완전히 커버하도록 배치될 수 있다.
상기 반사막은 상기 소자 절연막의 외측면의 일부 영역을 노출하도록 배치될 수 있다.
상기 제1 반도체층, 상기 소자 활성층 및 상기 제2 반도체층은 상기 제1 방향을 따라 순차 배치되고, 상기 반사막의 상기 제1 방향으로의 길이는 상기 발광 소자 코어의 상기 제1 방향으로의 길이보다 작을 수 있다.
상기 반사막의 상기 제1 방향으로의 길이는 상기 소자 활성층의 상기 제1 방향으로의 두께보다 클 수 있다.
상기 반사막은 상기 소자 활성층의 측면 상에서 상기 제1 방향으로 연장되어 상기 제1 반도체층의 측면 또는 상기 제2 반도체층의 측면 상에도 배치될 수 있다.
상기 제1 반도체층의 상기 제1 방향으로의 두께는 상기 제2 반도체층의 상기 제1 방향으로의 두께보다 크고, 상기 제1 반도체층의 측면은 상기 반사막에 의해 둘러싸인 제1 영역 및 상기 반사막에 의해 노출되는 제2 영역을 포함하며, 상기 제1 영역의 상기 제1 방향으로의 길이는 상기 제2 영역의 상기 제1 방향으로의 길이보다 작을 수 있다.
상기 소자 활성층은 상기 발광 소자 코어의 제1 단부면을 향하는 제1 면, 및 상기 발광 소자 코어의 제2 단부면을 향하는 제2 면을 포함하고, 상기 발광 소자 코어의 상기 제1 단부면은 상기 발광 소자 코어의 상기 제1 방향 일 측에 위치하는 면이고, 상기 발광 소자 코어의 상기 제2 단부면은 상기 발광 소자 코어의 상기 제1 방향 타 측에 위치하는 면이며, 상기 발광 소자 코어의 상기 제1 단부면과 상기 소자 활성층의 상기 제1 면 사이의 제1 거리는 상기 발광 소자 코어의 상기 제2 단부면과 상기 소자 활성층의 상기 제2 면 사이의 제2 거리보다 작을 수 있다.
상기 다른 과제를 해결하기 위한 일 실시예에 따른 발광 소자 유닛은 제1 방향으로 연장된 형상을 갖고, 상기 제1 방향과 수직한 제2 방향으로 서로 이격되어 정렬된 복수의 발광 소자; 및 상기 복수의 발광 소자를 감싸도록 형성되고, 상기 복수의 발광 소자를 고정하는 바인더를 포함하되, 상기 복수의 발광 소자 각각은, 제1 반도체층, 상기 제1 반도체층 상에 배치된 제2 반도체층, 및 상기 제1 반도체층과 상기 제2 반도체층 사이에 배치된 소자 활성층을 포함하는 발광 소자 코어, 상기 발광 소자 코어의 측면을 둘러싸는 소자 절연막, 상기 소자 절연막의 외측면 상에서 적어도 상기 소자 활성층의 측면을 둘러싸도록 배치된 반사막을 포함한다.
상기 반사막은 상기 소자 활성층의 측면을 완전히 커버하도록 배치될 수 있다.
상기 제1 반도체층, 상기 소자 활성층 및 상기 제2 반도체층은 상기 제1 방향을 따라 순차 배치되고, 상기 반사막의 상기 제1 방향으로의 길이는 상기 발광 소자 코어의 상기 제1 방향으로의 길이보다 작을 수 있다.
상기 반사막의 상기 제1 방향으로의 길이는 상기 소자 활성층의 상기 제1 방향으로의 두께보다 클 수 있다.
상기 바인더의 상기 제1 방향으로의 두께는 상기 발광 소자 코어의 상기 제1 방향으로의 길이보다 작을 수 있다.
상기 소자 절연막은 상기 반사막이 둘러싸는 제1 영역 및 상기 반사막이 노출하는 제2 영역을 포함하고, 상기 바인더는 상기 소자 절연막의 상기 제2 영역 상에 배치되되, 상기 소자 절연막의 상기 제1 영역 상에는 배치되지 않을 수 있다.
상기 바인더는 상기 제1 반도체층은 감싸되, 상기 제2 반도체층 및 상기 소자 활성층은 감싸지 않을 수 있다.
상기 반사막은 상기 소자 활성층을 향하는 상기 바인더의 일 면과 접촉할 수 있다.
상기 바인더는 상기 발광 소자 코어의 양 단부를 노출하도록 형성되고, 상기 반사막은 상기 발광 소자 코어의 양 단부 중 일 단부 측에는 배치되되, 타 단부 측에는 배치되지 않을 수 있다.
상기 또 다른 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 기판, 상기 기판 상에 배치되며, 제1 방향으로 서로 이격된 제1 전극 및 제2 전극; 및 상기 제1 전극과 상기 제2 전극 사이에 배치되며, 상기 제1 방향으로 연장된 형상을 가지는 복수의 발광 소자를 포함하되, 상기 복수의 발광 소자 각각은, 상기 제1 방향을 따라 연장된 형상을 가지며, 제1 반도체층, 상기 제1 반도체층 상에 배치된 제2 반도체층, 및 상기 제1 반도체층과 상기 제2 반도체층 사이에 배치된 소자 활성층을 포함하는 발광 소자 코어, 상기 발광 소자 코어의 측면을 둘러싸는 소자 절연막, 상기 소자 절연막의 외측면 상에서 적어도 상기 소자 활성층의 측면을 둘러싸도록 배치된 반사막을 포함한다.
상기 반사막은 상기 소자 활성층의 측면을 완전히 커버하도록 배치될 수 있다.
상기 제1 반도체층, 상기 소자 활성층 및 상기 제2 반도체층은 상기 제1 방향을 따라 순차 배치되고, 상기 반사막의 상기 제1 방향으로의 길이는 상기 발광 소자 코어의 상기 제1 방향으로의 길이보다 작을 수 있다.
상기 제1 전극은 상기 발광 소자의 일 단부와 전기적으로 연결되고, 상기 제2 전극은 상기 발광 소자의 타 단부와 전기적으로 연결될 수 있다.
상기 제1 방향은 상기 기판의 일면과 평행할 수 있다.
상기 복수의 발광 소자 상에 배치되어, 상기 복수의 발광 소자의 양 단부를 노출하는 절연층을 더 포함할 수 있다.
상기 제1 방향은 상기 기판의 두께 방향과 평행할 수 있다.
상기 복수의 발광 소자를 감싸도록 형성되고, 상기 복수의 발광 소자를 고정하는 바인더를 더 포함할 수 있다.
상기 바인더는 상기 제1 방향과 수직한 제2 방향으로 상기 반사막과 비중첩할 수 있다.
상기 복수의 발광 소자는 상기 제1 전극 상에 배치되고, 상기 제2 전극은 상기 상기 복수의 발광 소자 상에 배치될 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 실시예에 따른 발광 소자는 소자 활성층을 포함하는 발광 소자 코어 및 상기 발광 소자 코어의 측면을 둘러싸는 반사막을 포함함으로써, 소자 활성층으로부터 생성되어 발광 소자 코어의 외면을 통해 방출되는 광의 진행 방향을 발광 소자 코어의 양 단부 측으로 유도할 수 있다. 따라서, 표시 장치의 기판 상에 배치된 발광 소자로부터 방출된 광 중 하부로 향하는 광의 양의 감소시켜 발광 소자로부터 방출된 광의 효율을 향상시킬 수 있다.
또한, 소자 유닛은 상기 복수의 발광 소자 및 복수의 발광 소자의 외면을 감싸며 고정하는 바인더를 포함할 수 있다. 이 경우, 반사막이 형성된 발광 소자의 일 단부가 표시 장치의 표시 방향을 향하도록 배열하여 소자 활성층에서 생성된 광이 발광 소자 코어의 상면을 통해 방출되는 출광량이 증가되어 표시 장치의 표시 효율이 개선될 수 있다. 또한, 바인더에 의해 복수의 발광 소자를 고정되어 추가적인 전계 인가 공정없이 제1 전극과 제2 전극 사이에 복수의 발광 소자를 정렬하기 용이할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 2는 일 실시예에 따른 표시 장치의 일 화소를 나타내는 개략적인 평면도이다.
도 3은 도 2의 I-I'선을 따라 자른 단면도이다.
도 4는 도 2의 II-II'선을 따라 자른 단면도이다.
도 5는 일 실시예에 따른 발광 소자의 개략적인 사시도이다.
도 6은 일 실시예에 따른 발광 소자의 단면도이다.
도 7은 일 실시예에 따른 발광 소자로부터 방출되는 광의 진행 방향을 나타내는 단면도이다.
도 8 내지 도 19는 일 실시예에 따른 발광 소자의 제조 공정을 나타내는 단면도들이다.
도 20은 도 3의 A 영역의 일 예를 나타낸 확대 단면도이다.
도 21은 도 20의 표시 장치의 발광 소자에서 생성된 광의 진행 방향을 나타내는 확대 단면도이다.
도 22는 도 3의 A 영역의 다른 예를 나타낸 확대 단면도이다.
도 23은 도 3의 A 영역의 또 다른 예를 나타낸 확대 단면도이다.
도 24는 도 23의 B 영역의 확대도이다.
도 25는 다른 실시예에 따른 발광 소자의 단면도이다.
도 26은 또 다른 실시예에 따른 발광 소자의 단면도이다.
도 27은 또 다른 실시예에 따른 발광 소자의 단면도이다.
도 28은 또 다른 실시예에 따른 발광 소자의 단면도이다.
도 29는 또 다른 실시예에 따른 발광 소자의 단면도이다.
도 30은 일 실시예에 따른 발광 소자 유닛의 단면도이다.
도 31은 일 실시예에 따른 발광 소자 유닛의 제조 공정 중 일부를 나타낸 단면도이다.
도 32는 다른 실시예에 따른 표시 장치의 일 화소를 나타내는 개략적인 평면도이다.
도 33은 도 32의 III-III'선을 따라 자른 단면도이다.
도 34는 도 33의 C 영역을 확대한 일 예를 나타내는 확대 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(Elements) 또는 층이 다른 소자 또는 층의 "상(On)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 이와 마찬가지로, "하(Below)", "좌(Left)" 및 "우(Right)"로 지칭되는 것들은 다른 소자와 바로 인접하게 개재된 경우 또는 중간에 다른 층 또는 다른 소재를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 1을 참조하면, 표시 장치(10)는 동영상이나 정지 영상을 표시한다. 표시 장치(10)는 표시 화면을 제공하는 모든 전자 장치를 지칭할 수 있다. 예를 들어, 표시 화면을 제공하는 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷, 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 전자 시계, 스마트 워치, 워치 폰, 헤드 마운트 디스플레이, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 내비게이션, 게임기, 디지털 카메라, 캠코더 등이 표시 장치(10)에 포함될 수 있다.
표시 장치(10)는 표시 화면을 제공하는 표시 패널을 포함한다. 표시 패널의 예로는 무기 발광 다이오드 표시 패널, 유기발광 표시 패널, 양자점 발광 표시 패널, 플라즈마 표시 패널, 전계방출 표시 패널 등을 들 수 있다. 이하에서는 표시 패널의 일 예로서, 무기 발광 다이오드 표시 패널이 적용된 경우를 예시하지만, 그에 제한되는 것은 아니며, 동일한 기술적 사상이 적용 가능하다면 다른 표시 패널에도 적용될 수 있다.
이하, 표시 장치(10)를 설명하는 실시예의 도면에는 제1 방향(DR1), 제2 방향(DR2) 및 제3 방향(DR3)이 정의되어 있다. 제1 방향(DR1)과 제2 방향(DR2)은 하나의 평면 내에서 서로 수직한 방향일 수 있다. 제3 방향(DR3)은 제1 방향(DR1)과 제2 방향(DR2)이 위치하는 평면에 수직한 방향일 수 있다. 제3 방향(DR3)은 제1 방향(DR1)과 제2 방향(DR2) 각각에 대해 수직을 이룬다. 표시 장치(10)를 설명하는 실시예에서 제3 방향(DR3)은 표시 장치(10)의 두께 방향(또는 표시 방향)을 나타낸다.
표시 장치(10)는 평면상 제1 방향(DR1)이 제2 방향(DR2)보다 긴 장변과 단변을 포함하는 직사각형 형상을 가질 수 있다. 평면상 표시 장치(10)의 장변과 단변이 만나는 코너부는 직각일 수 있지만, 이에 제한되지 않으며, 라운드진 곡선 형상을 가질 수도 있다. 표시 장치(10)의 형상은 예시된 것에 제한되지 않고, 다양하게 변형될 수 있다. 예를 들어, 표시 장치(10)는 평면상 정사각형, 코너부(꼭지점)가 둥근 사각형, 기타 다각형, 원형 등 기타 다른 형상을 가질 수도 있다.
표시 장치(10)의 표시면은 두께 방향인 제3 방향(DR3)의 일 측에 배치될 수 있다. 표시 장치(10)를 설명하는 실시예들에서 다른 별도의 언급이 없는 한, "상부"는 제3 방향(DR3) 일 측으로 표시 방향을 나타내고, "상면"은 제3 방향(DR3) 일 측을 향하는 표면을 나타낸다. 또한, "하부"는 제3 방향(DR3) 타 측으로 표시 방향의 반대 방향을 나타내고, 하면은 제3 방향(DR3) 타 측을 향하는 표면을 지칭한다. 또한, "좌", "우", "상", "하"는 표시 장치(10)를 평면에서 바라보았을 때의 방향을 나타낸다. 예를 들어, "우측"는 제1 방향(DR1) 일 측, "좌측"는 제1 방향(DR1) 타 측, "상측"은 제2 방향(DR2) 일 측, "하측"은 제2 방향(DR2) 타 측을 나타낸다.
표시 장치(10)는 표시 영역(DPA)과 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DPA)은 화면이 표시될 수 있는 영역이고, 비표시 영역(NDA)은 화면이 표시되지 않는 영역이다.
표시 영역(DPA)의 형상은 표시 장치(10)의 형상을 추종할 수 있다. 예를 들어, 표시 영역(DPA)의 형상은 표시 장치(10)의 전반적인 형상과 유사하게 평면상 직사각형 형상을 가질 수 있다. 표시 영역(DPA)은 대체로 표시 장치(10)의 중앙을 차지할 수 있다.
표시 영역(DPA)은 복수의 화소(PX)를 포함할 수 있다. 복수의 화소(PX)는 행렬 방향으로 배열될 수 있다. 각 화소(PX)의 형상은 평면상 직사각형 또는 정사각형일 수 있다. 예시적인 실시예에서, 각 화소(PX)는 무기 입자로 이루어진 복수의 발광 소자를 포함할 수 있다.
표시 영역(DPA)의 주변에는 비표시 영역(NDA)이 배치될 수 있다. 비표시 영역(NDA)은 표시 영역(DPA)을 전부 또는 부분적으로 둘러쌀 수 있다. 비표시 영역(NDA)은 표시 장치(10)의 베젤을 구성할 수 있다.
도 2는 일 실시예에 따른 표시 장치의 일 화소를 나타내는 개략적인 평면도이다.
도 2를 참조하면, 표시 장치(10)의 각 화소(PX)는 발광 영역(EMA) 및 비발광 영역(미도시)을 포함할 수 있다. 발광 영역(EMA)은 발광 소자(ED)에서 방출된 광이 출사되는 영역이고, 비발광 영역은 발광 소자(ED)에서 방출된 광들이 도달하지 않아 광이 출사되지 않는 영역으로 정의될 수 있다.
발광 영역(EMA)은 발광 소자(ED)가 배치된 영역 및 그 인접 영역을 포함할 수 있다. 또한, 발광 영역은 발광 소자(ED)에서 방출된 광이 다른 부재에 의해 반사되거나 굴절되어 출사되는 영역을 더 포함할 수 있다.
각 화소(PX)는 비발광 영역에 배치된 서브 영역(SA)을 더 포함할 수 있다. 서브 영역(SA)에는 발광 소자(ED)가 배치되지 않을 수 있다. 서브 영역(SA)은 일 화소(PX) 내에서 발광 영역(EMA)의 상측(또는 제2 방향(DR2) 일 측)에 배치될 수 있다. 서브 영역(SA)은 제2 방향(DR2)으로 이웃하여 배치된 화소(PX)의 발광 영역(EMA) 사이에 배치될 수 있다.
서브 영역(SA)은 분리부(ROP)를 포함할 수 있다. 서브 영역(SA)의 분리부(ROP)는 제2 방향(DR2)을 따라 서로 이웃하는 각 화소(PX)에 포함되는 제1 및 제2 전극(210, 220)이 각각 서로 분리되는 영역일 수 있다. 따라서, 서브 영역(SA)에는 각 화소(PX) 마다 배치된 제1 및 제2 전극(210, 220)의 일부가 배치될 수 있다.
일 실시예에 따른 표시 장치(10)의 일 화소(PX)은 복수의 전극(210, 220), 제1 뱅크(600), 복수의 접촉 전극(710, 720) 및 복수의 발광 소자(ED)를 포함할 수 있다. 이하, 일 실시예에 따른 표시 장치(10)의 일 화소(PX)에 포함되는 복수의 전극(210, 220), 복수의 접촉 전극(710, 720), 복수의 발광 소자(ED) 및 제1 뱅크(600)의 평면상 배치 구조를 간략하게 설명하기로 한다.
제1 뱅크(600)는 평면상 제1 방향(DR1) 및 제2 방향(DR2)으로 연장된 부분을 포함하여 표시 영역(DPA) 전면에서 격자형 패턴으로 배치될 수 있다. 제1 뱅크(600)는 각 화소(PX)의 경계에 걸쳐 배치되어 이웃하는 화소(PX)들을 구분할 수 있다. 제1 뱅크(600)는 각 화소(PX) 내에서 발광 영역(EMA)과 서브 영역(SA)을 둘러싸도록 배치되어 이들을 구분할 수 있다. 즉, 각 화소(PX)의 발광 영역(EMA)과 서브 영역(SA)은 제1 뱅크(600)에 의해 정의될 수 있다.
복수의 전극들(210, 220)은 서로 이격된 제1 전극(210) 및 제2 전극(220)을 포함할 수 있다.
제1 전극(210)은 평면상 각 화소(PX)의 좌측에 배치될 수 있다. 제1 전극(210)은 평면상 제2 방향(DR2)으로 연장된 형상을 가질 수 있다. 제1 전극(210)은 발광 영역(EMA) 및 서브 영역(SA)에 걸쳐 배치될 수 있다. 제1 전극(210)은 평면상 제2 방향(DR2)으로 연장되되, 서브 영역(SA)의 분리부(ROP)에서 제2 방향(DR2)으로 이웃한 화소(PX)의 제1 전극(210)과 서로 분리될 수 있다.
제2 전극(220)은 제1 전극(210)과 제1 방향(DR1)으로 이격되어 배치될 수 있다. 제2 전극(220)은 평면상 각 화소(PX)의 우측에 배치될 수 있다. 제2 전극(220)은 평면상 제2 방향(DR2)으로 연장된 형상을 가질 수 있다. 제2 전극(220)은 발광 영역(EMA) 및 서브 영역(SA)에 걸쳐 배치될 수 있다. 제2 전극(220)은 평면상 제2 방향(DR2)으로 연장되되, 서브 영역(SA)의 분리부(ROP)에서 제2 방향(DR2)으로 이웃한 화소(PX)의 제2 전극(220)과 서로 분리될 수 있다.
복수의 발광 소자(ED)는 제1 전극(210)과 제2 전극(220) 사이에 배치될 수 있다. 복수의 발광 소자(ED)는 일 방향으로 연장된 형상을 가질 수 있으며, 발광 소자(ED)의 연장 방향으로의 양 단부가 각각 제1 전극(210) 및 제2 전극(220) 상에 놓이도록 배치될 수 있다. 예를 들어, 복수의 발광 소자(ED)는 일 단부가 제1 전극(210) 상에 놓이고, 타 단부가 제2 전극(220) 상에 놓이도록 배치될 수 있다.
발광 소자(ED)가 연장된 방향은 제1 전극(210) 및 제2 전극(220)이 연장된 방향과 실질적으로 수직을 이룰 수 있다. 다만, 이에 제한되지 않고, 복수의 발광 소자(ED) 중 일부의 발광 소자(ED)는 발광 소자(ED)가 연장된 방향이 제1 전극(210) 및 제2 전극(220)이 연장된 방향과 실질적으로 수직을 이루도록 배치되고, 복수의 발광 소자(ED) 중 다른 일부의 발광 소자(ED)는 발광 소자(ED)가 연장된 방향이 제1 전극(210) 및 제2 전극(220)이 연장된 방향과 비스듬하도록 배치될 수도 있다.
발광 소자(ED)는 발광 소자 코어(30) 및 상기 발광 소자 코어(30)의 측면의 일부를 둘러싸도록 배치되는 반사막(39)을 포함할 수 있다.
발광 소자 코어(30)의 형상은 발광 소자(ED)의 형상과 대체로 유사할 수 있다. 구체적으로, 발광 소자 코어(30)는 발광 소자(ED)의 연장 방향인 일 방향으로 연장된 형상을 가질 수 있다. 발광 소자 코어(30)의 일 단부는 제1 전극(210) 상에 배치되고, 발광 소자 코어(30)의 타 단부는 제2 전극(220) 상에 배치될 수 있다.
반사막(39)은 발광 소자 코어(30)의 측면 상에 배치될 수 있다. 반사막(39)은 발광 소자 코어(30)의 측면을 부분적으로 둘러싸도록 배치될 수 있다. 반사막(39)은 발광 소자 코어(30)의 양 단부 중 일 단부의 측면을 둘러싸도록 배치되되, 타 단부의 측면에는 배치되지 않을 수 있다.
복수의 접촉 전극(710, 720)은 서로 이격된 제1 접촉 전극(710) 및 제2 접촉 전극(720)을 포함할 수 있다.
제1 접촉 전극(710)은 제1 전극(210) 상에 배치될 수 있다. 제1 접촉 전극(710)은 제2 방향(DR2)으로 연장된 형상을 가질 수 있다. 제1 접촉 전극(710)은 제1 전극(210) 및 발광 소자(ED)의 일 단부와 각각 접촉할 수 있다. 제1 접촉 전극(710)은 서브 영역(SA)에서 제1 개구부(OP1)에 의해 노출된 제1 전극(210)과 접촉할 수 있고, 발광 영역(EMA)에서 발광 소자(ED)의 일 단부와 접촉할 수 있다. 제1 접촉 전극(710)이 제1 전극(210) 및 발광 소자(ED)의 일 단부와 각각 접촉함으로서, 제1 전극(210)에 인가된 전기 신호는 제1 접촉 전극(710)을 통해 발광 소자(ED)의 일 단부로 전달될 수 있다.
제2 접촉 전극(720)은 제2 전극(220) 상에 배치될 수 있다. 제2 접촉 전극(720)은 제2 방향(DR2)으로 연장된 형상을 가질 수 있다. 제2 접촉 전극(720)은 제2 전극(220) 및 발광 소자(ED)의 타 단부와 각각 접촉할 수 있다. 제2 접촉 전극(720)은 서브 영역(SA)에서 제2 개구부(OP2)에 의해 노출된 제2 전극(220)과 접촉할 수 있고, 발광 영역(EMA)에서 발광 소자(ED)의 타 단부와 접촉할 수 있다. 제2 접촉 전극(720)이 제2 전극(220) 및 발광 소자(ED)의 타 단부와 각각 접촉함으로서, 제2 전극(220)에 인가된 전기 신호는 제2 접촉 전극(720)을 통해 발광 소자(ED)의 타 단부로 전달될 수 있다.
도 3은 도 2의 I-I'선을 따라 자른 단면도이다. 도 4는 도 2의 II-II'선을 따라 자른 단면도이다.
도 3을 참조하면, 표시 장치(10)는 기판(SUB), 기판(SUB) 상에 배치되는 회로 소자층(CCL), 회로 소자층(CCL) 상에 배치된 제1 및 제2 전극(210, 220), 제2 뱅크(400), 제1 및 제2 접촉 전극(710, 720), 복수의 발광 소자(ED), 제1 뱅크(600) 및 복수의 절연층을 포함하는 표시 소자층을 포함할 수 있다.
기판(SUB)은 절연 기판일 수 있다. 기판(SUB)은 유리, 석영, 또는 고분자 수지 등의 절연 물질로 이루어질 수 있다. 기판(SUB)은 리지드(Rigid) 기판일 수 있지만, 벤딩(Bending), 폴딩(Folding), 롤링(Rolling) 등이 가능한 플렉시블(Flexible) 기판일 수도 있다.
회로 소자층(CCL)은 기판(SUB) 상에 배치될 수 있다. 회로 소자층(CCL)은 하부 금속층(110), 반도체층(120), 제1 도전층(130), 제2 도전층(140) 및 복수의 절연막을 포함할 수 있다.
하부 금속층(110)은 기판(SUB) 상에 배치된다. 하부 금속층(110)은 차광층(BML), 제1 전압 라인(VL1) 및 제2 전압 라인(VL2)을 포함할 수 있다.
제1 전압 라인(VL1)은 트랜지스터(TR)의 제1 전극(SD1)의 적어도 일부와 기판(SUB)의 두께 방향으로 중첩될 수 있다. 제1 전압 라인(VL1)에는 트랜지스터(TR)에 공급되는 고전위 전압(또는, 제1 전원 전압)이 인가될 수 있다.
제2 전압 라인(VL2)은 후술하는 제2 도전 패턴(CDP2)과 기판(SUB)의 두께 방향으로 중첩될 수 있다. 제2 전압 라인(VL2)에는 제1 전압 라인(VL1)에 공급되는 고전위 전압보다 낮은 저전위 전압(또는, 제2 전원 전압)이 인가될 수 있다. 제2 전압 라인(VL2)에 인가된 제2 전원 전압은 제2 전극(220)에 공급될 수 있다. 제2 전압 라인(VL2)은 표시 장치(10)의 제조 공정 중, 발광 소자(ED)를 정렬시키기 데에 필요한 정렬 신호가 인가될 수 있다.
제1 전압 라인(VL1)에는 트랜지스터(TR)에 공급되는 고전위 전압(또는, 제1 전원 전압)이 인가되고, 제2 전압 라인(VSL)에는 제1 전압 라인(VDL)에 공급되는 고전위 전압보다 낮은 저전위 전압(또는, 제2 전원 전압)이 인가될 수 있다.
차광층(BML)은 하부에서 적어도 트랜지스터(TR)의 액티브층(ACT)의 채널 영역을 커버하도록 배치될 수 있고, 나아가 트랜지스터(TR)의 액티브층(ACT) 전체를 커버하도록 배치될 수 있다. 다만, 이에 제한되지 않고, 차광층(BML)은 생략될 수 있다.
하부 금속층(110)은 광을 차단하는 재료를 포함할 수 있다. 예를 들어, 하부 금속층(110)은 광의 투과를 차단하는 불투명한 금속 물질로 형성될 수 있다.
버퍼층(161)은 하부 금속층(110) 상에 배치될 수 있다. 버퍼층(161)은 하부 금속층(110)이 배치된 기판(SUB)의 전면을 덮도록 배치될 수 있다. 버퍼층(161)은 투습에 취약한 기판(SUB)을 통해 침투하는 수분으로부터 복수의 트랜지스터를 보호하는 역할을 할 수 있다.
반도체층(120)은 버퍼층(161) 상에 배치된다. 반도체층(120)은 트랜지스터(TR)의 액티브층(ACT)을 포함할 수 있다. 트랜지스터(TR)의 액티브층(ACT)은 상술한 바와 같이 하부 금속층(110)의 차광층(BML)과 중첩하여 배치될 수 있다.
반도체층(120)은 다결정 실리콘, 단결정 실리콘, 산화물 반도체 등을 포함할 수 있다. 예시적인 실시예에서, 반도체층(120)이 다결정 실리콘을 포함하는 경우, 다결정 실리콘은 비정질 실리콘을 결정화하여 형성될 수 있다. 반도체층이 다결정 실리콘을 포함하는 경우, 트랜지스터(TR)의 액티브층(ACT)은 불순물로 도핑된 복수의 도핑 영역 및 이들 사이의 채널 영역을 포함할 수 있다. 다른 예시적인 실시예에서, 반도체층은 산화물 반도체를 포함할 수도 있다. 상기 산화물 반도체는 예를 들어, 인듐-주석 산화물(Indium-Tin Oxide, ITO), 인듐-아연 산화물(Indium-Zinc Oxide, IZO), 인듐-갈륨 산화물(Indium-Gallium Oxide, IGO), 인듐-아연-주석 산화물(Indium-Zinc-Tin Oxide, IZTO), 인듐-갈륨-아연 산화물(Indium-Gallium-Zinc Oxide, IGZO), 인듐-갈륨-주석 산화물(Indium-Gallium-Tin Oxide, IGTO), 인듐-갈륨-아연-주석 산화물(Indium-Gallium-Zinc-Tin Oxide, IGZTO) 등일 수 있다.
게이트 절연막(162)은 반도체층(120) 상에 배치될 수 있다. 게이트 절연막(162)은 각 트랜지스터의 게이트 절연막으로 기능할 수 있다. 게이트 절연막(162)은 무기물, 예컨대 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy)을 중 적어도 어느 하나를 포함하는 무기층이 교번하여 적층된 다중층으로 형성될 수 있다.
제1 도전층(130)은 게이트 절연막(162) 상에 배치될 수 있다. 제1 도전층(130)은 트랜지스터(TR)의 게이트 전극(GE)을 포함할 수 있다. 게이트 전극(GE)은 액티브층(ACT)의 채널 영역과 기판(SUB)의 두께 방향인 제3 방향(DR3)으로 중첩하도록 배치될 수 있다.
층간 절연막(163)은 제1 도전층(130) 상에 배치될 수 있다. 층간 절연막(163)은 게이트 전극(GE)을 덮도록 배치될 수 있다. 층간 절연막(163)은 제1 도전층(130)과 그 위에 배치되는 다른 층들 사이에서 절연막의 기능을 수행하며 제1 도전층(130)을 보호할 수 있다.
제2 도전층(140)은 층간 절연막(163) 상에 배치될 수 있다. 제2 도전층(140)은 트랜지스터(TR)의 제1 전극(SD1), 트랜지스터(TR)의 제2 전극(SD2), 제1 도전 패턴(CDP1) 및 제2 도전 패턴(CDP2)을 포함할 수 있다.
트랜지스터(TR)의 제1 전극(SD1) 및 트랜지스터(TR)의 제2 전극(SD2)은 각각 층간 절연막(163) 및 게이트 절연막(162)을 관통하는 컨택홀을 통해 트랜지스터(TR)의 액티브층(ACT)의 양 단부 영역과 전기적으로 연결될 수 있다. 또한, 트랜지스터(TR)의 제1 전극(SD1)은 층간 절연막(163), 게이트 절연막(162) 및 버퍼층(161)을 관통하는 다른 컨택홀을 통해 하부 금속층(110)의 제1 전압 라인(VL1)과 전기적으로 연결될 수 있다.
제1 도전 패턴(CDP1)은 트랜지스터(TR)의 제2 전극(SD2)과 전기적으로 연결될 수 있다. 제1 도전 패턴(CDP1)은 후술하는 비아층(164)을 관통하는 제1 전극 컨택홀(CTD)을 통해 제1 전극(210)과 전기적으로 연결될 수 있다. 트랜지스터(TR)는 제1 전압 라인(VL1)으로부터 인가되는 제1 전원 전압을 제1 도전 패턴(CDP1)을 통해 제1 전극(210)으로 전달할 수 있다.
제2 도전 패턴(CDP2)은 제2 전압 라인(VL2)과 전기적으로 연결될 수 있다. 제2 도전 패턴(CDP2)은 층간 절연막(163), 게이트 절연막(162) 및 버퍼층(161)을 관통하는 컨택홀을 통해 제2 전압 라인(VL2)과 연결될 수 있다. 제2 도전 패턴(CDP2)은 제2 전극 컨택홀(CTS)을 통해 제2 전극(220)과 전기적으로 연결될 수 있다. 제2 도전 패턴(CDP2)은 제2 전압 라인(VL2)에 인가된 제2 전원 전압을 제2 전극(220)으로 전달할 수 있다.
한편, 도면에서는 제1 도전 패턴(CDP1)과 제2 도전 패턴(CDP2)이 동일한 층에 형성된 것이 예시되어 있으나, 이에 제한되지 않는다. 몇몇 실시예에서, 제2 도전 패턴(CDP2)은 제1 도전 패턴(CDP1)과 다른 도전층, 예컨대 제2 도전층(140)과 몇몇 절연층을 사이에 두고 제2 도전층(140) 상에 배치된 제3 도전층으로 형성될 수도 있다. 이 경우, 제1 전압 라인(VL1) 및 제2 전압 라인(VL2)도 하부 금속층(110)이 아닌 제3 도전층으로 형성될 수 있고, 제1 전압 라인(VL1)은 다른 도전 패턴을 통해 트랜지스터(TR)의 제1 전극(SD1)과 전기적으로 연결될 수 있다.
패시베이션층(164)은 제2 도전층(140) 상에 배치될 수 있다. 패시베이션층(164)은 제2 도전층(140)이 배치된 층간 절연막(163) 상에 배치될 수 있다. 패시베이션층(164)은 하부의 도전층을 보호하는 역할을 할 수 있다.
비아층(165)은 패시베이션층(164) 상에 배치될 수 있다. 비아층(165)은 유기 절연 물질, 예를 들어 폴리이미드(Polyimide, PI)와 같은 유기 물질을 포함할 수 있다. 비아층(165)은 표면 평탄화하는 기능을 수행할 수 있다.
상술한 버퍼층(161), 게이트 절연막(162), 층간 절연막(163) 및 패시베이션층(164)은 교번하여 적층된 복수의 무기층들로 이루어질 수 있다. 예를 들어, 상술한 버퍼층(161), 게이트 절연막(162), 층간 절연막(163) 및 패시베이션층(164)은 실리콘 산화물(Silicon Oxide, SiOx), 실리콘 질화물(Silicon Nitride, SiNx), 실리콘 산질화물(Silicon Oxynitride, SiOxNy) 중 적어도 어느 하나를 포함하는 무기층이 적층된 이중층, 또는 이들이 교번하여 적층된 다중층으로 형성될 수 있다. 다만, 이에 제한되지 않으며 버퍼층(161), 게이트 절연막(162), 층간 절연막(163) 및 패시베이션층(164)은 상술한 절연성 재료를 포함하여 하나의 무기층으로 이루어질 수도 있다.
이하, 도 2 내지 도 4를 참조하여, 표시 소자층의 구조에 대하여 설명한다. 표시 소자층은 비아층(165) 상에 배치될 수 있다. 표시 소자층은 제1 및 제2 전극(210, 220), 제2 뱅크(400), 제1 뱅크(600), 복수의 발광 소자(ED), 제1 및 제2 접촉 전극(710, 720) 및 복수의 절연층(510, 520)을 포함한다.
제2 뱅크(400)는 비아층(165) 상에 배치된다. 제2 뱅크(400)는 비아층(165) 상에 직접 배치될 수 있다. 제2 뱅크(400)는 발광 영역(EMA) 내에 배치될 수 있다.
제2 뱅크(400)는 서로 이격된 제1 서브 뱅크(410) 및 제2 서브 뱅크(420)를 포함할 수 있다. 제1 서브 뱅크(410) 및 제2 서브 뱅크(420)는 발광 영역(EMA) 내에서 제1 방향(DR1)으로 서로 이격될 수 있다. 서로 이격된 제1 서브 뱅크(410)와 제2 서브 뱅크(420) 사이에는 복수의 발광 소자(ED)들이 배치될 수 있다.
제2 뱅크(400)는 경사진 측면을 포함하여 발광 소자(ED)에서 방출되어 제2 뱅크(400)는 측면을 향해 진행하는 광의 진행 방향을 상부 방향(예컨대, 표시 방향)으로 바꾸는 역할을 할 수 있다. 즉, 제2 뱅크(400)는 발광 소자(ED)가 배치되는 공간을 제공함과 동시에 발광 소자(ED)로부터 방출되는 광의 진행 방향을 표시 방향으로 바꾸는 반사 격벽의 역할도 할 수 있다.
한편, 도면에서는 제2 뱅크(400)의 측면이 선형의 형상으로 경사진 것을 도시하였으나. 이에 제한되지 않는다. 예를 들어, 제2 뱅크(400)의 측면(또는 외면)은 곡률진 반원 또는 반타원의 형상을 가질 수도 있다. 예시적인 실시예에서 제2 뱅크(400)는 폴리이미드(Polyimide, PI)와 같은 유기 절연 물질을 포함할 수 있으나, 이에 제한되지 않는다.
제1 전극(210) 및 제2 전극(220)은 각각 제2 뱅크(400) 및 제2 뱅크(400)가 노출하는 비아층(165) 상에 배치될 수 있다.
구체적으로, 제1 전극(210)은 발광 영역(EMA)에서 제1 서브 뱅크(410) 상에 배치되고, 비발광 영역에서 비아층(165) 상에 배치될 수 있다. 제1 전극(210)은 제1 서브 뱅크(410)의 외면을 덮도록 배치될 수 있다. 제1 전극(210)은 발광 영역(EMA)에서 적어도 제2 서브 뱅크(420)와 대향하는 제1 서브 뱅크(410)의 경사진 측면 상에 배치되어, 발광 소자(ED)에서 방출된 광을 반사시킬 수 있다.
제1 전극(210)은 비아층(165)을 관통하는 제1 전극 컨택홀(CTD)을 통해 제1 도전 패턴(CDP1)과 전기적으로 연결될 수 있다. 제1 전극(210)은 제1 전극 컨택홀(CTD)이 노출하는 제1 도전 패턴(CDP1)의 상면과 접촉할 수 있다. 제1 전극(210)은 제1 도전 패턴(CDP1)을 통해 트랜지스터(TR)와 전기적으로 연결될 수 있다. 도면에서는, 제1 전극 컨택홀(CTD)이 제1 뱅크(600)와 제3 방향(DR3)으로 중첩하도록 배치된 것을 도시하였으나, 제1 전극 컨택홀(CTD)의 위치는 이에 제한되지 않는다.
제2 전극(220)은 발광 영역(EMA)에서 제2 서브 뱅크(420) 상에 배치되고, 비발광 영역에서 비아층(165) 상에 배치될 수 있다. 제2 전극(220)은 제2 서브 뱅크(420)의 외면을 덮도록 배치될 수 있다. 제2 전극(220)은 발광 영역(EMA)에서 적어도 제1 서브 뱅크(410)와 대향하는 제2 서브 뱅크(420)의 경사진 측면 상에 배치되어, 발광 소자(ED)에서 방출된 광을 반사시킬 수 있다.
제2 전극(220)은 비아층(165)을 관통하는 제2 전극 컨택홀(CTS)을 통해 제2 도전 패턴(CDP2)과 전기적으로 연결될 수 있다. 제2 전극(220)은 제2 전극 컨택홀(CTS)이 노출하는 제2 도전 패턴(CDP2)의 상면과 접촉할 수 있다. 제2 전극(220)은 제2 도전 패턴(CDP2)을 통해 제2 전압 라인(VL2)과 전기적으로 연결될 수 있다. 도면에서는, 제2 전극 컨택홀(CTS)이 제1 뱅크(600)와 제3 방향(DR3)으로 중첩하도록 배치된 것을 도시하였으나, 제2 전극 컨택홀(CTS)의 위치는 이에 제한되지 않는다.
각 화소(PX)에 배치된 제1 전극(210) 및 제2 전극(220)은 각각 평면상 제2 방향(DR2)으로 연장되되, 서브 영역(SA)의 분리부(ROP)에서 제2 방향(DR2)으로 이웃한 화소(PX)의 제1 전극(210) 및 제2 전극(220)과 서로 분리될 수 있다. 상기 제2 방향(DR2)으로 이격된 제1 전극(210) 및 제2 전극(220)의 배치는 복수의 발광 소자(ED)를 정렬하는 공정에서 이용되는 전극 라인을 서브 영역(SA)의 분리부(ROP)에서 분리함으로써 형성될 수 있다. 구체적으로, 복수의 발광 소자(ED)를 정렬하는 공정에서 제2 방향(DR2)으로 연장된 전극 라인을 이용하여 발광 소자(ED)들을 정렬한 후, 후속 공정을 통해 상기 전극 라인을 서브 영역(SA)의 분리부(ROP)에서 분리하여 제1 전극(210) 및 제2 전극(220)이 형성될 수 있다. 상기 전극 라인은 표시 장치(10)의 제조 공정 중 발광 소자(ED)를 정렬하기 위해 화소(PX) 내에 전계를 생성하는 데에 활용될 수 있다.
제1 전극(210) 및 제2 전극(220)은 발광 소자(ED)와 전기적으로 연결될 수 있다. 제1 전극(210) 및 제2 전극(220)은 각각 제1 접촉 전극(710) 및 제2 접촉 전극(720)을 통해 발광 소자(ED)의 양 단부와 연결될 수 있다.
제1 전극(210) 및 제2 전극(220) 각각은 반사율이 높은 전도성 물질을 포함할 수 있다. 예를 들어, 제1 전극(210) 및 제2 전극(220) 각각은 반사율이 높은 물질로 은(Ag), 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 티타늄(Ti) 등과 같은 금속을 포함하거나, 알루미늄(Al), 니켈(Ni), 란타늄(La) 등을 포함하는 합금일 수 있다. 제1 전극(210) 및 제2 전극(220)은 발광 소자(ED)에서 방출되어 제2 뱅크(400)의 측면으로 진행하는 광을 각 화소(PX)의 상부 방향으로 반사시킬 수 있다. 다만, 이에 제한되지 않고 제1 전극(210) 및 제2 전극(220) 각각은 투명성 전도성 물질을 더 포함할 수 있다. 예를 들어, 제1 전극(210) 및 제2 전극(220) 각각은 ITO, IZO, ITZO 등과 같은 물질을 포함할 수 있다. 몇몇 실시예에서, 제1 전극(210) 및 제2 전극(220) 각각은 투명성 전도성 물질과 반사율이 높은 금속층이 각각 한층 이상 적층된 구조를 이루거나, 이들을 포함하여 하나의 층으로 형성될 수도 있다. 예를 들어, 제1 전극(210) 및 제2 전극(220) 각각은 ITO/Ag/ITO/, ITO/Ag/IZO, 또는 ITO/Ag/ITZO/IZO 등의 적층 구조를 가질 수 있다.
제1 절연층(510)은 제1 전극(210) 및 제2 전극(220) 상에 배치될 수 있다. 제1 절연층(510)은 발광 영역(EMA)에서 비아층(165), 제2 뱅크(400), 제1 및 제2 전극(210, 220)을 덮도록 배치 수 있다. 제1 절연층(510)은 서브 영역(SA)에서 제1 전극(210), 제2 전극(220) 및 비아층(165) 상에 배치되되, 서브 영역(SA)의 분리부(ROP)에는 배치되지 않을 수 있다.
제1 절연층(510)은 제1 전극(210) 및 제2 전극(220)의 적어도 일부를 노출하는 복수의 컨택부를 포함할 수 있다. 상기 컨택부는 제1 절연층(510)을 관통하는 제1 개구부(OP1) 및 제2 개구부(OP2)를 포함할 수 있다. 상기 제1 절연층(510)을 관통하는 컨택부는 서브 영역(SA)에 위치할 수 있다.
제1 절연층(510)은 제1 전극(210) 및 제2 전극(220)을 보호함과 동시에 제1 전극(210) 및 제2 전극(220)을 상호 절연시키는 역할을 할 수 있다. 또한, 제1 절연층(510)은 후술하는 제1 절연층(510) 상에 배치되는 복수의 발광 소자(ED)가 하부의 다른 부재들과 직접 접촉하여 손상되는 것을 방지할 수도 있다. 제1 절연층(510)은 무기 절연 물질을 포함할 수 있다.
제1 뱅크(600)는 제1 절연층(510) 상에 배치될 수 있다. 제1 뱅크(600)는 평면상 제1 방향(DR1) 및 제2 방향(DR2)으로 연장된 부분을 포함하여 격자형 패턴으로 배치될 수 있다.
제1 뱅크(600)는 각 화소(PX)들의 경계에 걸쳐 배치되어 이웃하는 화소(PX)들을 구분하고, 각 화소(PX)의 발광 영역(EMA)과 서브 영역(SA)을 구분할 수 있다. 또한, 제1 뱅크(600)는 제2 뱅크(400)보다 더 큰 높이를 갖도록 형성되어 상기 영역들을 구분함으로써, 표시 장치(10)의 제조 공정 중 발광 소자(ED)를 정렬하기 위한 잉크젯 프린팅 공정에서 복수의 발광 소자(ED)가 분산된 잉크가 인접한 화소(PX)로 혼합되지 않고, 발광 영역(EMA) 내에 분사되도록 할 수 있다. 제1 뱅크(600)는 유기 절연 물질, 예를 들어 폴리이미드(Polyimide, PI)를 포함할 수 있으나, 이에 제한되는 것은 아니다.
복수의 발광 소자(ED)는 발광 영역(EMA)에서 제1 절연층(510) 상에 배치될 수 있다. 발광 소자(ED)는 제1 및 제2 서브 뱅크(410, 420) 사이에 배치될 수 있다. 발광 소자(ED)는 제1 및 제2 서브 뱅크(410, 420) 사이에서 양 단부가 각각 제1 전극(210) 및 제2 전극(220) 상에 위치하도록 제1 절연층(510) 상에 배치될 수 있다.
복수의 발광 소자(ED)들은 제1 및 제2 전극(210, 220)들이 연장된 제2 방향(DR2)을 따라 서로 이격되어 배치되며 실질적으로 상호 평행하게 정렬될 수 있다. 발광 소자(ED)는 일 방향으로 연장된 형상을 가질 수 있고, 상기 발광 소자(ED)의 연장된 길이는 제1 방향(DR1)으로 이격된 제1 전극(210) 및 제2 전극(220) 사이의 최단 간격보다 길 수 있다. 발광 소자(ED)들은 적어도 일 단부가 제1 전극(210) 및 제2 전극(220) 중 어느 하나 상에 배치되거나, 양 단부가 각각 제1 전극(210) 및 제2 전극(220) 상에 놓이도록 배치될 수 있다.
제2 절연층(520)은 발광 소자(ED) 상에 배치될 수 있다. 제2 절연층(520)은 발광 소자(ED)의 외면을 부분적으로 감싸도록 배치되어 발광 소자(ED)의 양 단부는 덮지 않도록 배치될 수 있다. 따라서, 제2 절연층(520)의 제1 방향(DR1)의 폭은 발광 소자(ED)의 연장 방향인 제1 방향(DR1)의 길이보다 작을 수 있다. 제2 절연층(520) 중 발광 소자(ED) 상에 배치된 부분은 평면도상 제1 절연층(510) 상에서 제2 방향(DR2)으로 연장되어 배치됨으로써 각 화소(PX) 내에서 선형 또는 섬형 패턴을 형성할 수 있다. 제2 절연층(520)은 표시 장치(10)의 제조 공정에서 후술하는 발광 소자(ED)를 보호함과 동시에 발광 소자(ED)를 고정시키는 역할을 할 수 있다.
제1 접촉 전극(710)은 제1 전극(210) 상에 배치될 수 있다. 제1 접촉 전극(710)은 제2 방향(DR2)으로 연장된 형상을 가질 수 있다. 제1 접촉 전극(710)은 제1 전극(210) 및 발광 소자(ED)의 일 단부와 각각 접촉할 수 있다. 구체적으로, 제1 접촉 전극(710)은 발광 영역(EMA)에서 제2 절연층(520)이 노출하는 발광 소자(ED)의 일 단부와 접촉할 수 있다. 또한, 제1 접촉 전극(710)은 서브 영역(SA)에서 제1 절연층(510)을 관통하는 제1 개구부(OP1)에 의해 노출된 제1 전극(210)과 접촉할 수 있다. 상술한 바와 같이, 제1 접촉 전극(710)이 제1 개구부(OP1)가 노출하는 제1 전극(210) 및 제2 절연층(520)이 노출하는 발광 소자(ED)의 일 단부와 각각 접촉함으로써, 제1 전극(210)에 인가된 전기 신호는 제1 접촉 전극(710)을 통해 발광 소자(ED)의 일 단부로 전달될 수 있다.
제2 접촉 전극(720)은 제2 전극(220) 상에 배치될 수 있다. 제2 접촉 전극(720)은 제2 방향(DR2)으로 연장된 형상을 가질 수 있다. 제2 접촉 전극(720)은 제2 전극(220) 및 발광 소자(ED)의 타 단부와 각각 접촉할 수 있다. 구체적으로, 제2 접촉 전극(720)은 발광 영역(EMA)에서 제2 절연층(520이 노출하는 발광 소자(ED)의 타 단부와 접촉할 수 있다. 또한, 제2 접촉 전극(720)은 서브 영역(SA)에서 제1 절연층(510)을 관통하는 제2 개구부(OP2)에 의해 노출된 제2 전극(220)과 접촉할 수 있다. 상술한 바와 같이, 제2 접촉 전극(720)이 제2 개구부(OP2)가 노출하는 제2 전극(220) 및 제2 절연층(520)이 노출하는 발광 소자(ED)의 타 단부와 각각 접촉함으로써, 제2 전극(220)에 인가된 전기 신호는 제2 접촉 전극(720)을 통해 발광 소자(ED)의 타 단부로 전달될 수 있다.
제1 접촉 전극(710) 및 제2 접촉 전극(720)은 발광 영역(EMA)에서 제2 절연층(520)을 사이에 두고, 서로 이격되어 배치될 수 있다. 발광 영역(EMA)에서 제1 접촉 전극(710) 및 제2 접촉 전극(720) 중 적어도 하나는 일부 영역이 제2 절연층(520)의 측면 상에 배치될 수 있다. 제1 접촉 전극(710) 및 제2 접촉 전극(720)은 제2 절연층(520)에 의해 서로 이격 배치되어, 상호 절연될 수 있다.
한편, 도면에서는 제1 접촉 전극(710)과 제2 접촉 전극(720)이 실질적으로 동일한 층에 배치된 것이 예시되어 있으나, 이에 제한되지 않는다. 예를 들어, 제1 접촉 전극(710)과 제2 접촉 전극(720)은 서로 다른 층에 배치될 수 있고, 이들 사이에는 다른 절연층이 더 배치될 수 있다.
제1 접촉 전극(710) 및 제2 접촉 전극(720) 각각은 전도성 물질을 포함할 수 있다. 예를 들어, 제1 접촉 전극(710) 및 제2 접촉 전극(720) 각각은 ITO, IZO, ITZO, 알루미늄(Al) 등을 포함할 수 있다. 일 예로, 제1 접촉 전극(710) 및 제2 접촉 전극(720) 각각은 투명성 전도성 물질을 포함하고, 발광 소자(ED)에서 방출된 광은 제1 접촉 전극(710) 및 제2 접촉 전극(720)을 투과하여 제1 전극(210) 및 제2 전극(220)을 향해 진행하여, 제1 전극(210) 및 제2 전극(220)의 외면에서 반사될 수 있다.
도면에는 도시하지 않았으나, 제2 절연층(520), 제1 접촉 전극(710), 및 제2 접촉 전극(720) 상에는 절연층이 더 배치될 수 있다. 상기 절연층은 기판(SUB) 상에 배치된 부재들을 외부 환경에 대하여 보호하는 기능을 할 수 있다.
도 5는 일 실시예에 따른 발광 소자의 개략적인 사시도이다. 도 6은 일 실시예에 따른 발광 소자의 단면도이다.
발광 소자(ED)는 입자형 소자로서, 소정의 종횡비를 갖는 로드 또는 원통형 형상일 수 있다. 발광 소자(ED)는 일 방향(X)으로 연장된 형상을 가지며, 상기 발광 소자(ED)의 연장 방향(또는 길이 방향, X)으로의 길이(h1)는 발광 소자(ED)의 직경보다 크며, 종횡비는 6:5 내지 100:1일 수 있지만, 이에 제한되는 것은 아니다. 이하, 발광 소자(ED)의 형상을 설명하는 도면에 있어서, 일 방향(X), 발광 소자(ED)의 연장 방향(X) 및 발광 소자(ED)의 길이 방향(X)의 용어는 상호 혼용되어 지칭될 수 있다.
발광 소자(ED)는 나노미터(nano-meter) 스케일(1nm 이상 1um 미만) 내지 마이크로미터(micro-meter) 스케일(1um 이상 1mm 미만)의 크기를 가질 수 있다. 일 실시예에서, 발광 소자(ED)는 직경과 길이(h1)가 모두 나노미터 스케일의 크기를 갖거나, 모두 마이크로미터 스케일의 크기를 가질 수 있다. 몇몇 다른 실시예에서, 발광 소자(ED)의 직경은 나노미터 스케일의 크기를 갖는 반면, 발광 소자(ED)의 길이(h1)는 마이크로미터 스케일의 크기를 가질 수 있다. 몇몇 실시예에서, 일부의 발광 소자(ED)는 직경 및/또는 길이(h1)가 나노미터 스케일의 크기를 갖는 반면, 다른 일부의 발광 소자(ED)는 직경 및/또는 길이(h1)가 마이크로미터 스케일의 크기를 가질 수도 있다.
일 실시예에서, 발광 소자(ED)는 무기 발광 다이오드일 수 있다. 무기 발광 다이오드는 복수의 반도체층을 포함할 수 있다. 예를 들어, 무기 발광 다이오드는 제1 도전형(예컨대, n형) 반도체층, 제2 도전형(예컨대, p형) 반도체층 및 이들 사이에 개재된 활성 반도체층을 포함할 수 있다. 활성 반도체층은 제1 도전형 반도체층과 제2 도전형 반도체층으로부터 각각 정공과 전자를 제공받으며, 활성 반도체층에 도달한 정공과 전자는 상호 결합하여 발광할 수 있다.
도 5 및 도 6을 참조하면, 일 실시예에 따른 발광 소자(ED)는 발광 소자 코어(30) 및 반사막(39)을 포함할 수 있다. 발광 소자(ED)는 소자 절연막(38)을 더 포함할 수 있다.
발광 소자 코어(30)는 일 방향(X)으로 연장된 형상을 가질 수 있다. 발광 소자 코어(30)는 로드 또는 원통형 형상일 수 있다. 다만, 이에 제한되지 않고 발광 소자 코어(30)는 정육면체, 직육면체, 육각기둥 등 다각기둥의 형상을 가지거나, 일 방향(X)으로 연장되되 외면이 부분적으로 경사진 형상을 가질 수도 있다.
발광 소자 코어(30)는 제1 면(30US), 제2 면(30BS) 및 측면(30SS)을 포함할 수 있다. 발광 소자 코어(30)의 제1 면(30US)은 발광 소자 코어(30)의 일 방향(X) 일 측에 배치되는 면이고, 발광 소자 코어(30)의 제2 면(30BS)은 발광 소자 코어(30)의 일 방향(X) 타 측에 배치되는 면일 수 있다. 즉, 도 5 및 도 6에서, 발광 소자 코어(30)의 제1 면(30US)은 발광 소자 코어(30)의 상면이고, 발광 소자 코어(30)의 제2 면(30BS)은 발광 소자 코어(30)의 하면일 수 있다.
일 실시예에서, 상술한 반도체층들은 발광 소자 코어(30)의 길이 방향인 일 방향(X)을 따라 순차 적층될 수 있다. 발광 소자 코어(30)는 도 5 및 도 6에 도시된 바와 같이, 일 방향(X)으로 순차 적층된 제1 반도체층(31), 소자 활성층(33), 및 제2 반도체층(32)을 포함할 수 있다. 제1 반도체층(31), 소자 활성층(33), 및 제2 반도체층(32)은 각각 상술한 제1 도전형 반도체층, 활성 반도체층 및 제2 도전형 반도체층일 수 있다.
제1 반도체층(31)은 제1 도전형 도펀트가 도핑될 수 있다. 제1 도전형 도펀트는 Si, Ge, Sn 등일 수 있다. 예시적인 실시예에서, 제1 반도체층(31)은 n형 Si로 도핑된 n-GaN일 수 있다.
제2 반도체층(32)은 소자 활성층(33)을 사이에 두고 제1 반도체층(31)과 이격되어 배치될 수 있다. 제2 반도체층(32)은 Mg, Zn, Ca, Se, Ba 등과 같은 제2 도전형 도펀트가 도핑되어 있을 수 있다. 예시적인 실시예에서, 제2 반도체층(32)은 p형 Mg로 도핑된 p-GaN일 수 있다.
소자 활성층(33)은 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 상술한 것처럼, 소자 활성층(33)은 제1 반도체층(31) 및 제2 반도체층(32)을 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다.
몇몇 실시예에서, 소자 활성층(33)은 밴드갭(Band gap) 에너지가 큰 종류의 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번적으로 적층된 구조일 수도 있고, 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다.
소자 활성층(33)이 발광하는 광은 발광 소자 코어(30)의 길이 방향인 일 방향(X)으로의 양 단부면 뿐만 아니라, 발광 소자 코어(30)의 측면(30SS)으로도 방출될 수 있다. 예를 들어, 소자 활성층(33)으로부터 생성된 광은 발광 소자 코어(30)의 제1 면(30US), 제2 면(30BS) 및 측면(30SS)을 통해 발광 소자 코어(30)의 외부로 방출될 수 있다. 발광 소자 코어(30), 구체적으로 소자 활성층(33)으로부터 방출되는 광은 하나의 방향으로 출광 방향이 제한되지 않는다.
발광 소자 코어(30)는 제2 반도체층(32) 상에 배치된 소자 전극층(37)을 더 포함할 수 있다. 제2 반도체층(32)은 소자 전극층(37)과 소자 활성층(33) 사이에 배치될 수 있다. 즉, 제1 반도체층(31), 소자 활성층(33), 제2 반도체층(32) 및 소자 전극층(37)은 일 방향(X)을 따라 순차 적층될 수 있다. 소자 전극층(37)은 제2 반도체층(32)과 접촉할 수 있다. 소자 전극층(37)은 오믹(Ohmic) 접촉 전극일 수 있지만, 이에 제한되지 않고, 쇼트키(Schottky) 접촉 전극일 수도 있다.
소자 전극층(37)은 제1 반도체층(31) 및 제2 반도체층(32)에 전기 신호를 인가하기 위해 발광 소자(ED)의 양 단부와 전극이 각각 전기적으로 연결될 때, 제2 반도체층(32)과 전극 사이에 배치되어 저항을 감소시키는 역할을 할 수 있다. 소자 전극층(37)은 알루미늄(Al), 티타늄(Ti), 인듐(In), 금(Au), 은(Ag), ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 및 ITZO(Indium Tin-Zinc Oxide) 중에서 적어도 어느 하나를 포함할 수 있다. 소자 전극층(37)은 n형 또는 p형으로 도핑된 반도체 물질을 포함할 수도 있다.
발광 소자 코어(30)의 측면(30SS)은 제1 반도체층(31)의 측면(31SS), 소자 활성층(33)의 측면(33SS) 및 제2 반도체층(32)의 측면(32SS)을 포함할 수 있다. 발광 소자 코어(30)의 측면(30SS)은 소자 전극층(37)의 측면(37SS)을 더 포함할 수 있다. 발광 소자 코어(30)의 측면(30SS)을 구성하는 제1 반도체층(31)의 측면(31SS), 소자 활성층(33)의 측면(33SS) 및 제2 반도체층(32)의 측면(32SS)은 서로 나란하게 정렬될 수 있다. 한편, 도면에서는 소자 전극층(37)의 측면(37SS)도 제2 반도체층(32)의 측면(32SS)과 나란하게 정렬된 것을 도시하였으나, 이에 제한되지 않는다. 예를 들어, 소자 전극층(37)의 측면(37SS)은 제2 반도체층(32)의 측면(32SS)보다 외측으로 돌출될 수도 있다.
소자 절연막(38)은 발광 소자 코어(30)의 측면(30SS)을 감싸도록 배치될 수 있다. 소자 절연막(38)은 적어도 소자 활성층(33)의 측면(33SS)을 둘러싸도록 배치되고, 발광 소자 코어(30)가 연장된 일 방향(X)으로 연장될 수 있다. 소자 절연막(38)은 제1 반도체층(31), 제2 반도체층(32) 및 소자 활성층(33)을 보호하는 기능을 수행할 수 있다. 소자 절연막(38)은 절연 특성을 가진 물질을 포함함으로써, 발광 소자(ED)에 전기 신호를 전달하는 전극과 소자 활성층(33)이 직접 접촉하는 경우 발생할 수 있는 전기적 단락을 방지할 수 있다. 나아가, 소자 절연막(38)은 반사막(39)과 발광 소자 코어(30)의 제1 반도체층(31), 제2 반도체층(32) 및 소자 활성층(33) 사이에 배치되어 반사막(39)이 제1 반도체층(31), 제2 반도체층(32) 및 소자 활성층(33)에 직접 접촉하는 경우 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 소자 절연막(38)은 소자 활성층(33)을 포함하여 제1 및 제2 반도체층(31, 32)의 각 측면(31SS, 32SS)을 보호하기 때문에, 발광 효율의 저하를 방지할 수 있다.
도면에서는 소자 절연막(38)이 발광 소자 코어(30)의 측면(30SS) 상에서 일 방향(X)으로 연장되어 제1 반도체층(31)의 측면(31SS), 소자 활성층(33)의 측면(33SS), 제2 반도체층(32)의 측면(32SS) 및 소자 전극층(37)의 측면(37SS)을 완전히 커버하도록 도시하였으나, 이에 제한되지 않는다. 예를 들어, 소자 절연막(38)은 소자 활성층(33)을 포함하여 일부의 반도체층의 측면만을 커버하거나, 소자 전극층(37)의 측면(37SS)의 일부 영역을 커버하되, 소자 전극층(37)의 측면(37SS)의 다른 일부 영역은 노출할 수도 있다. 다만, 이 경우에도 소자 절연막(38)은 적어도 발광 소자 코어(30)와 반사막(39) 사이에 개재될 수 있다. 또한, 도면에서는 소자 절연막(38)이 단일층으로 형성된 것을 예시하고 있으나, 이에 제한되지 않는다. 예를 들어, 소자 절연막(38)은 절연 물질을 포함하는 복수의 절연막이 적층된 구조를 가질 수도 있다.
소자 절연막(38) 내주면(또는 내측면) 및 외주면(또는 외측면)을 포함할 수 있다. 소자 절연막(38)의 내주면(또는 내측면)은 발광 소자 코어(30)가 배치되는 일 측을 향하는 측면으로서, 발광 소자 코어(30)의 측면(30SS)과 대향하는 면일 수 있다. 또한, 소자 절연막(38)의 외주면(또는 외측면)은 발광 소자 코어(30)가 배치되는 일 측의 반대 측을 향하는 측면으로서, 소자 절연막(38)의 내주면(또는 내측면)과 대향하는 면일 수 있다.
반사막(39)은 발광 소자 코어(30)의 측면(30SS) 상에 배치될 수 있다. 반사막(39)은 발광 소자 코어(30)의 측면(30SS)을 부분적으로 둘러싸도록 배치될 수 있다. 반사막(39)은 발광 소자 코어(30)의 측면(30SS)을 둘러싸되, 발광 소자 코어(30)의 측면(30SS)의 적어도 일부 영역은 노출하도록 배치될 수 있다. 반사막(39)은 발광 소자 코어(30)의 양 단부 중 적어도 일 단부의 측면 상에는 배치되지 않을 수 있다. 예를 들어, 반사막(39)은 발광 소자 코어(30)의 양 단부 중 소자 활성층(33)을 사이에 두고 제2 반도체층(32)이 배치된 측의 단부인 제1 단부의 측면 상에는 배치되고, 발광 소자 코어(30)의 양 단부 중 소자 활성층(33)을 사이에 두고 제1 반도체층(31)이 배치된 측의 단부인 제2 단부의 측면 상에는 배치되지 않을 수 있다.
반사막(39)은 적어도 소자 활성층(33)의 측면(33SS) 상에 배치되어, 상기 소자 활성층(33)의 측면(33SS)을 둘러싸도록 배치될 수 있다. 반사막(39)은 소자 활성층(33)의 측면(33SS) 상에서 소자 활성층(33)의 측면(33SS)을 완전히 커버하도록 배치될 수 있다. 반사막(39)은 상기 소자 활성층(33)의 측면(33SS) 상에서 일 방향(X)으로 연장되어 제1 반도체층(31)의 측면(31SS)의 일부 및 제2 반도체층(32)의 측면(32SS) 상에도 배치될 수 있다.
반사막(39)은 소자 절연막(38)의 외측면 상에 배치될 수 있다. 반사막(39)은 적어도 소자 활성층(33)의 측면(33SS)을 둘러싸는 소자 절연막(38)의 외측면을 둘러싸도록 배치될 수 있다. 반사막(39)은 소자 활성층(33)의 측면(33SS)을 둘러싸는 소자 절연막(38)의 외측면 상에서 일 방향(X)으로 연장될 수 있다.
반사막(39)은 소자 활성층(33)에서 생성되어 발광 소자 코어(30)의 측면(30SS)을 통해 방출되는 광을 반사시킬 수 있다. 반사막(39)이 소자 절연막(38)의 외측면 상에 배치됨으로써, 반사막(39)은 소자 활성층(33)에서 생성된 광 중 발광 소자 코어(30)의 측면(30SS)을 통해 방출되어 소자 절연막(38)을 외측면을 향하는 광의 진행 방향을 바꾸는 역할을 할 수 있다. 즉, 발광 소자 코어(30)의 측면(30SS)의 일부 영역 상에 반사막(39)을 배치함으로써, 소자 활성층(33)으로부터 생성된 광 중 발광 소자(ED)의 측면을 통해 방출되는 출광량을 감소시키고 발광 소자(ED)의 양 단부면을 통해 방출되는 출광량을 증가시킬 수 있다. 소자 활성층(33)으로부터 방출된 광의 진행 방향에 대한 상세한 설명은 다른 도면을 참조하여 설명하기로 한다.
반사막(39)은 반사 물질을 포함할 수 있다. 반사막(39)은 예를 들어, 알루미늄(Al), 니켈(Ni), 은(Ag), 란타늄(La) 등과 같이 반사율이 높은 금속 물질을 포함하는 재질로 형성되거나, 황산바륨(Barium sulfate, BaSOx)와 같이 반사율이 높은 물질을 포함할 수 있으나, 이에 제한되지 않는다.
발광 소자(ED)로부터 양 단부면을 통해 방출되는 출광량의 증가를 극대화하기 위해서는 소자 활성층(33)과 반사막(39) 사이의 적절한 배치 관계가 설정되는 것이 바람직하다. 이하, 발광 소자(ED)로부터 양 단부면을 통해 방출되는 출광량의 증가를 극대화하기 위한 발광 소자 코어(30)의 각 부재와 반사막(39) 사이의 상대적인 위치 관계 및 일 방향(X)으로의 두께 또는 길이 관계에 대하여 구체적으로 설명한다.
발광 소자 코어(30)의 소자 활성층(33)으로부터 생성된 광은 소자 활성층(33)의 상면(33US), 하면(33BS) 및 측면(33SS)을 통해 발광 소자 코어(30)의 외부로 방출될 수 있다. 따라서, 반사막(39)을 소자 활성층(33)의 측면(33SS)을 완전히 둘러싸도록 배치함에 따라, 소자 활성층(33)으로부터 생성된 광 중 발광 소자 코어(30)의 측면(30SS)으로 방출되는 광을 발광 소자 코어(30)의 양 단부면을 통해 방출하도록 유도할 수 있다.
반사막(39)의 일 방향(X)으로의 길이(h2)는 발광 소자 코어(30)의 일 방향(X)으로의 길이(h1)보다 작을 수 있다. 상기 반사막(39)의 일 방향(X)으로의 길이(h2)가 발광 소자 코어(30)의 일 방향(X)으로의 길이(h1)보다 작게 형성됨에 따라, 후술하는 바와 같이 발광 소자(ED)에 전기 신호를 인가하는 전극들이 발광 소자(ED)의 양 단부와 각각 접촉함에도 불구하고 상기 전극들이 서로 단락되는 것을 방지할 수 있다.
반사막(39)의 일 방향(X)으로의 길이(h2)는 소자 활성층(33)의 일 방향(X)으로의 두께(h3)보다 클 수 있다. 반사막(39)의 일 방향(X)으로의 길이(h2)가 소자 활성층(33)의 일 방향(X)으로의 두께(h3)보다 크게 형성됨에 따라, 소자 활성층(33)의 측면을 통해 발광 소자 코어(30)의 측면(30SS)으로 진행하는 광을 반사하는 반사 효율이 증가할 수 있다. 구체적으로, 소자 활성층(33)이 발광 소자 코어(30) 내에서 광을 생성하기 때문에 발광 소자 코어(30)의 측면(30SS) 중 상기 소자 활성층(33)의 측면(33SS)을 통해 방출되는 광의 비율이 다른 영역에 비하여 클 수 있다. 따라서, 발광 소자 코어(30)의 측면(30SS)을 통해 방출되는 광의 비율이 큰 소자 활성층(33)의 측면(33SS)을 반사막(39)이 완전히 둘러싸도록 배치함으로써, 소자 활성층(33)의 측면을 통해 발광 소자 코어(30)의 측면(30SS)으로 진행하는 광을 반사하여 발광 소자 코어(30)의 양 단부면을 통해 방출되는 광의 출광량을 증가시킬 수 있다.
한편, 소자 활성층(33)은 발광 소자 코어(30)의 연장 방향인 일 방향(X)으로의 중앙부로부터 일 방향(X) 일측에 치우쳐서(Shift) 위치할 수 있다. 제1 반도체층(31)은 발광 소자(ED) 중 대부분의 영역을 차지하도록 형성될 수 있다.
구체적으로, 제1 반도체층(31)의 일 방향(X)으로의 길이는 제2 반도체층(32)의 일 방향(X)으로의 길이 및 소자 전극층(37)의 일 방향(X)으로의 길이보다 클 수 있다. 나아가, 제1 반도체층(31)의 일 방향(X)으로의 길이는 제2 반도체층(32)의 일 방향(X)으로의 길이 및 소자 전극층(37)의 일 방향(X)으로의 길이의 합보다 클 수 있다.
제1 반도체층(31)과 제2 반도체층(32) 사이에 배치되는 소자 활성층(33)은 발광 소자(ED)의 연장 방향인 일 방향(X)으로의 중앙부로부터 일 방향(X) 일측(예컨대, 제2 반도체층(32)이 배치된 측)에 치우쳐(Shift) 위치할 수 있다. 즉, 발광 소자 코어(30)의 제1 면(30US)과 소자 활성층(33)의 상면(33US) 사이의 거리(d2)는 발광 소자 코어(30)의 제2 면(30BS)과 소자 활성층(33)의 하면(33US) 사이의 거리(d1)보다 작을 수 있다. 소자 활성층(33)이 발광 소자(ED)의 길이 방향의 일측에 치우쳐져 위치함으로써, 소자 활성층(33)으로부터 양 단부를 통해 방출되는 광의 강도(Intensity)는 소자 활성층(33)이 치우쳐져 배치되는 발광 소자 코어(30)의 제1 단부 측이 제2 단부 측보다 클 수 있다. 즉, 광을 생성하는 소자 활성층(33)이 일측으로 치우쳐져 위치함으로써, 발광 소자 코어(30)로부터 방출되는 광의 강도(Intensity)는 평면상 비대칭할 수 있다.
따라서, 발광 소자 코어(30)로부터 방출되는 광의 강도가 큰 소자 활성층(33)이 치우쳐져 배치되는 발광 소자 코어(30)의 제1 단부 측에 반사막(39)을 형성함으로써, 발광 소자(ED)로부터 양 단부면을 통해 방출되는 출광량의 증가가 극대화될 수 있다.
도 7은 일 실시예에 따른 발광 소자로부터 방출되는 광의 진행 방향을 나타내는 단면도이다.
도 6 및 도 7을 참조하면, 소자 활성층(33)으로부터 생성된 광 중 일부의 광(L1)은 소자 전극층(37)이 위치하는 발광 소자 코어(30)의 제1 면(30US)을 통해 발광 소자(ED)의 외부로 방출될 수 있다. 또한, 소자 활성층(33)으로부터 생성된 광 중 다른 일부의 광(L2)은 제1 반도체층(31)이 위치하는 발광 소자 코어(30)의 제2 면(30BS)을 통해 발광 소자(ED)의 외부로 방출될 수 있다. 또한, 소자 활성층(33)으로부터 생성되어 발광 소자 코어(30)의 측면(30SS)을 통해 방출되는 광 중 반사막(39)에 의해 둘러싸인 소자 절연막(38)의 제1 영역(38B)으로 진행하는 광(L3)은 소자 절연막(38)을 투과하여 반사막(39)의 내측면에서 반사되어 발광 소자 코어(30)의 내측으로 진행할 수 있다. 반사막(39)의 내측면에서 반사된 광(L3)중 일부의 광(L3a)은 발광 소자 코어(30)의 제1 면(30US)을 통해 발광 소자(ED)의 외부로 방출되고, 반사막(39)의 내측면에서 반사된 광(L3)중 다른 일부의 광(L3b)은 반사막(39)에 의해 노출된 소자 절연막(38)의 제2 영역(38A)을 통해 발광 소자(ED)의 외부로 방출될 수 있다. 소자 활성층(33)으로부터 생성되어 발광 소자 코어(30)의 측면(30SS)을 통해 방출되는 광 중 소자 절연막(38)의 제2 영역(38A)으로 진행하는 광(L4)은 소자 절연막(38)의 제2 영역(38A)을 통해 발광 소자(ED)의 외부로 방출될 수 있다.
본 실시예에 따른 발광 소자(ED)에 의하면, 발광 소자 코어(30)로부터 방출되는 광의 강도가 크고, 광을 생성하는 소자 활성층(33)의 측면(33SS)을 둘러싸도록 반사막(39)을 형성함으로써, 발광 소자(ED)로부터 양 단부면을 통해 방출되는 출광량의 증가가 극대화될 수 있다.
도 8 내지 도 19는 일 실시예에 따른 발광 소자의 제조 공정을 나타내는 단면도들이다.
이하, 발광 소자(ED)의 제조 공정을 설명하는 실시예의 도면에는 제4 방향(DR4) 및 제5 방향(DR5)이 정의되어 있다. 제4 방향(DR4)과 제5 방향(DR5)은 서로 수직한 방향일 수 있다. 제5 방향(DR5)은 베이스 기판(1100) 상에 형성되는 발광 소자(ED)의 연장 방향인 일 방향(X)과 평행한 방향일 수 있다. 발광 소자(ED)의 제조 공정을 설명하는 실시예에서 다른 별도의 언급이 없는 한, “상부”는 제5 방향(DR5) 일측으로 베이스 기판(1100)의 일면(또는 상면)으로부터 발광 소자(ED)의 복수의 반도체층들이 적층되는 방향을 나타내고, “상면”은 제5 방향(DR5) 일측을 향하는 표면을 나타낸다. 또한, “하부”는 제5 방향(DR5) 타측을 나타내고, “하면”은 제5 방향(DR5) 타측을 향하는 표면을 지칭한다.
먼저, 도 8을 참조하면, 하부 기판(1000)을 준비한다.
구체적으로, 하부 기판(1000)은 베이스 기판(1100) 및 베이스 기판(1100) 상에 배치된 버퍼 물질층(1200)을 포함할 수 있다.
베이스 기판(1100)은 사파이어 기판(AlxOy) 또는 유리와 같은 투명성 기판을 포함할 수 있다. 예시적인 실시예에서, 베이스 기판(1100)은 사파이어 기판(AlxOy)일 수 있다.
버퍼 물질층(1200)은 베이스 기판(1100)의 일면(또는 상면) 상에 배치될 수 있다. 버퍼 물질층(1200)은 베이스 기판(1100)과 후술하는 제1 반도체 물질층(3100, 도 9 참조)의 격자 상수 차이를 줄이는 역할을 할 수 있다. 버퍼 물질층(1200)은 언도프드(Undoped) 반도체를 포함할 수 있다. 버퍼 물질층(1200)은 후술하는 제1 반도체 물질층(3100)과 동일한 물질을 포함하되, 제1 도전형 도펀트 또는 제2 도전형 도펀트, 예컨대 n형 또는 p형으로 도핑되지 않은 물질을 포함할 수 있다. 도면에서는 버퍼 물질층(1200)이 한층 적층된 것을 도시하고 있으나, 버퍼 물질층(1200)은 복수의 층을 형성할 수도 있다.
버퍼 물질층(1200)은 베이스 기판(1100)의 종류에 따라 생략될 수도 있다.
이어, 도 9를 참조하면, 하부 기판(1000) 상에 제1 적층 구조물(3000)을 형성한다.
구체적으로, 베이스 기판(1100) 상에 버퍼 물질층(1200)이 형성된 예시적인 실시예에서, 제1 반도체 물질층(3100), 소자 활성 물질층(3300), 제2 반도체 물질층(3200) 및 전극 물질층(3700)이 순차 적층된 제1 적층 구조물(3000)을 버퍼 물질층(1200) 상에 형성한다. 제1 적층 구조물(3000)에 포함되는 복수의 물질층들은 통상적인 공정을 수행하여 형성될 수 있다.
제1 적층 구조물(3000)에 포함된 복수의 층들은 일 실시예에 따른 발광 소자 코어(30)에 포함된 각 층들에 대응될 수 있다. 구체적으로, 제1 적층 구조물(3000)의 제1 반도체 물질층(3100), 소자 활성 물질층(3300), 제2 반도체 물질층(3200) 및 전극 물질층(3700)은 각각 발광 소자 코어(30)의 제1 반도체층(31), 소자 활성층(33), 제2 반도체층(32) 및 전극층(37)에 대응되며, 각 층이 포함하는 물질과 동일한 물질을 포함할 수 있다.
이어, 도 9 및 도 10을 참조하면, 제1 적층 구조물(3000)을 식각하여 하부 기판(1000) 상에서 서로 이격된 복수의 발광 소자 코어(30)를 형성한다.
구체적으로, 제1 적층 구조물(3000)을 베이스 기판(1100)의 일면에 수직한 방향(즉, 제5 방향(DR5))으로 식각하여 서로 이격된 복수의 발광 소자 코어(30)를 형성한다.
발광 소자 코어(30)를 형성하기 위한 제1 적층 구조물(3000)의 식각 공정은 통상적인 방법에 의해 수행될 수 있다. 예시적인 실시예에서, 발광 소자 코어(30)는 제1 적층 구조물(3000) 상에 식각 마스크층을 형성하고, 제1 적층 구조물(3000)을 상기 식각 마스크층을 따라 베이스 기판(1100)의 일면에 수직한 방향, 예컨대 제5 방향(DR5)으로 식각하여 형성될 수 있다.
예를 들어, 제1 적층 구조물(3000)을 식각하여 발광 소자 코어(30)를 형성하는 식각 공정은 건식 식각법, 습식 식각법, 반응성 이온 에칭법(Reactive ion etching, RIE), 유도 결합 플라즈마 반응성 이온 에칭법(Inductively coupled plasma reactive ion etching, ICP-RIE) 등으로 진행될 수 있다. 예시적인 실시예에서, 발광 소자 코어(30)의 측면이 베이스 기판(1100)의 일면에 수직하도록 발광 소자 코어(30)를 형성하는 식각 공정은 건식 식각법과 습식 식각법을 혼용하여 이루어질 수 있다. 구체적으로, 이방성 식각인 건식 식각법에 의해 제5 방향(DR5)으로 제1 적층 구조물(3000)을 식각을 한 후, 등방성 식각인 습식 식각법을 통해 제1 적층 구조물(3000)을 식각한 구조물의 측변(또는 측면)이 베이스 기판(1100)의 일면과 수직한 평면에 놓이도록 식각 공정이 수행되어 복수의 발광 소자 코어(30)를 형성할 수 있다. 상기 식각 공정을 통해 상술한 바와 같이 복수의 발광 소자 코어(30)에 포함된 제1 반도체층(31)의 측면, 소자 활성층(33)의 측면, 및 제2 반도체층(32)의 측면을 서로 나란하게 정렬될 수 있다.
복수의 발광 소자 코어(30)는 버퍼 물질층(1200) 상에서 서로 이격될 수 있다. 각 발광 소자 코어(30)는 버퍼 물질층(1200) 상에서 상부 방향(제5 방향(DR5))으로 순차적으로 적층된 제1 반도체층(31), 소자 활성층(33), 제2 반도체층(32) 및 전극층(37)을 포함할 수 있다.
이어, 도 11을 참조하면, 복수의 발광 소자 코어(30) 상에 절연 물질층(3800)을 형성한다.
구체적으로, 복수의 발광 소자 코어(30)의 외면에 절연 물질층(3800)을 형성한다. 절연 물질층(3800)은 베이스 기판(1100)의 전면 상에 형성되어, 발광 소자 코어(30)의 외면 뿐만 아니라, 상기 발광 소자 코어(30)에 의해 노출되는 버퍼 물질층(1200) 상면에도 형성될 수 있다. 상기 발광 소자 코어(30)의 외면은 발광 소자 코어(30)의 측면 및 상면을 포함할 수 있다. 절연 물질층(3800)은 발광 소자(ED)의 소자 절연막(38)에 대응되며, 상기 소자 절연막(38)이 포함하는 물질과 동일한 물질을 포함할 수 있다.
이어, 도 11 및 도 12를 참조하면, 절연 물질층(3800)을 부분적으로 제거하는 제1 식각 공정(1st etch)을 수행하여 소자 로드(ROD)를 형성한다.
구체적으로, 절연 물질층(3800)이 발광 소자 코어(30)의 상면은 노출하되 발광 소자 코어(30)의 측면은 둘러싸도록 절연 물질층(3800)의 일부를 부분적으로 제거하는 제1 식각 공정(1st etch)을 수행할 수 있다. 구체적으로, 본 공정에서 절연 물질층(3800)은 발광 소자 코어(30)의 소자 전극층(37)의 상면을 노출하도록 일부가 제거될 수 있다. 절연 물질층(3800)을 부분적으로 제거하는 공정은 이방성 식각인 건식 식각이나 에치백 등의 공정으로 수행될 수 있다. 본 제1 식각 공정(1st etch)에서 발광 소자 코어(30)가 이격된 영역에서 노출하는 버퍼 물질층(1200) 상에 배치된 절연 물질층(3800)도 일부 제거될 수 있다. 제1 식각 공정(1st etch)을 통해 도 12에 도시된 소자 로드(ROD)를 형성할 수 있다. 상기 소자 로드(ROD)는 발광 소자 코어(30) 및 상기 발광 소자 코어(30)의 측면을 둘러싸는 소자 절연막(38)을 포함할 수 있다.
이어, 도 13을 참조하면, 하부 기판(1000) 상에서 소자 로드(ROD)의 외면을 감싸는 제1 바인더 물질층(4000)을 형성한다.
구체적으로, 제1 바인더 물질층(4000)은 복수의 소자 로드(ROD)를 감싸도록 형성될 수 있다. 제1 바인더 물질층(4000)은 복수의 소자 로드(ROD)의 상면까지 덮도록 배치될 수 있다. 즉, 제1 바인더 물질층(4000)은 복수의 소자 로드(ROD)가 제1 바인더 물질층(4000) 내에 배치되도록 형성될 수 있다.
제1 바인더 물질층(4000)의 상면은 실질적으로 평탄하게 형성되어, 하부 기판(1000)과 평행한 면을 이룰 수 있다. 제1 바인더 물질층(4000)의 하면은 하부 기판(1000)의 버퍼 물질층(1200)의 상면과 접촉하도록 형성될 수 있다. 나아가, 제1 바인더 물질층(4000)은 하부 기판(1000)의 측면을 완전히 덮도록 배치될 수 있다. 다만, 이에 제한되지 않고 제1 바인더 물질층(4000)은 버퍼 물질층(1200)의 상면에만 배치될 수도 있다.
제1 바인더 물질층(4000)은 하부 기판(1000) 상에 형성된 복수의 소자 로드(ROD)의 이격 공간을 완전히 충진하도록 형성될 수 있다. 제1 바인더 물질층(4000)은 복수의 소자 로드(ROD)의 이격 공간을 완전히 충진하도록 형성되어 이들을 고정하는 역할을 할 수 있다.
한편, 제1 바인더 물질층(4000)은 소자 로드(ROD) 상에 제1 바인더 물질층(4000)을 구성하는 재료를 도포 또는 분사하여 형성될 수 있다. 일 실시예에서, 제1 바인더 물질층(4000)은 하부 기판(1000) 상에서 잉크젯 프린팅법, 스핀 코팅법, 다이-슬롯 코팅법, 슬릿 코팅법 등을 통해 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
제1 바인더 물질층(4000)은 절연성 물질을 포함하여 형성될 수 있다. 상기 절연성 물질은 무지 절연성 물질 또는 유기 절연성 물질을 포함할 수 있다. 무기 절연성 물질의 예로는, polymer 또는 nitride 계열의 무기물을 포함하는 무기 물질을 포함할 수 있다. 실리콘 질화물(SiNx), 질화 알루미늄(AlN)등과 같은 무기물 절연성 물질을 포함할 수 있다. 또한, 상기 polymer는 PMMA(poly(methylmethacrylate)), PMGI(poly(methyl glutarimide)) 등과 같은 감광성 폴리머를 사용할 수 있으나, 이에 제한되지 않는다. 유기 절연성 물질의 예로는 폴리이미드(Polyimide, PI)를 포함할 수 있으나, 이에 제한되는 것은 아니다.
이어, 도 14를 참조하면, 제1 바인더 물질층(4000) 및 제1 바인더 물질층(4000) 내에 배치되어 제1 바인더 물질층(4000)에 의해 고정되는 소자 로드(ROD)를 하부 기판(1000)에서 분리한다.
구체적으로, 제1 바인더 물질층(4000) 및 복수의 소자 로드(ROD)를 분리하는 공정은 특별히 제한되지 않는다. 예를 들어, 제1 바인더 물질층(4000) 및 복수의 소자 로드(ROD)를 하부 기판(1000)으로부터 분리하는 공정은 물리적 분리 방법, 또는 화학적 분리 방법 등으로 수행될 수 있다. 상기 분리 공정에 의하여 제1 바인더 물질층(4000)에 의해 상호 고정되는 복수의 소자 로드(ROD)는 제1 바인더 물질층(4000)과 함께 하부 기판(1000)으로부터 분리될 수 있다.
제1 바인더 물질층(4000)은 복수의 소자 로드(ROD)를 외면을 감싸도록 형성되어 복수의 소자 로드(ROD)를 보호함과 동시에, 상기 복수의 소자 로드(ROD)를 상호 고정시켜 하부 기판(1000)으로부터 복수의 소자 로드(ROD)를 함께 분리하는 역할을 할 수 있다. 상기 분리 공정을 통해 제1 바인더 물질층(4000)은 복수의 소자 로드(ROD)의 외면을 전면적으로 감싸는 제1 영역(4100) 및 하부 기판(1000)의 측면에 배치되는 제2 영역(4200)으로 분리될 수 있다.
상기 제1 바인더 물질층(4000)에 의해 복수의 소자 로드(ROD)를 개별로 분리하지 않고 제1 바인더 물질층(4000)을 이용하여 복수의 소자 로드(ROD)를 일체화하여 분리함으로써, 각 소자 로드(ROD)의 제1 반도체층(31)이 손상되는 것을 방지할 수 있다.
이어, 도 15 및 도 16을 참조하면, 바인더 물질층 제1 영역(4100)의 일부를 제거하는 제2 식각 공정(2nd etch)을 수행하여 소자 로드(ROD)의 일부 영역을 노출시킨다.
구체적으로, 도 15에 도시된 바와 같이, 소자 활성 물질층(3300)이 배치된 측의 바인더 물질층 제1 영역(4100)을 제거하는 제2 식각 공정(2nd etch)을 수행하여, 도 16에 도시된 바와 같이 소자 로드(ROD)의 일부를 노출하는 제2 바인더 물질층(4100')을 형성한다. 제2 식각 공정은 소자 전극층(37)이 위치하는 바인더 물질층 제1 영역(4100) 상에서 바인더 물질층 제1 영역(4100)을 발광 소자 코어(30)가 연장된 방향인, 제5 방향(DR5)으로 식각할 수 있다. 상기 제2 식각 공정(2nd etch)을 통해 형성된 제2 바인더 물질층(4100')은 발광 소자 코어(30)의 소자 활성층(33), 제2 반도체층(32) 및 소자 전극층(37)을 노출할 수 있다. 또한, 제2 바인더 물질층(4100')은 소자 활성층(33), 제2 반도체층(32) 및 소자 전극층(37)의 측면을 둘러싸는 소자 절연막(38)의 일부 영역도 노출될 수 있다. 상기 제2 식각 공정(2nd etch)을 통해 소자 절연막(38)은 상기 제2 바인더 물질층(4100')이 둘러싸는 영역과 제2 바인더 물질층(4100')이 노출하는 영역을 포함할 수 있다. 소자 절연막(38) 중 상기 제2 바인더 물질층(4100')이 둘러싸는 영역은 제1 반도체층(31)의 측면을 둘러싸는 영역이고, 소자 절연막(38) 중 상기 제2 바인더 물질층(4100')이 노출하는 영역은 소자 활성층(33), 제2 반도체층(32) 및 소자 전극층(37)의 측면을 둘러싸는 영역일 수 있다. 소자 절연막(38) 중 상기 제2 바인더 물질층(4100')이 노출하는 영역은 제1 반도체층(31)의 측면을 둘러싸는 영역도 일부 포함할 수 있다. 따라서, 제2 바인더 물질층(4100')의 제5 방향(DR5)으로의 두께는 상기 발광 소자 코어(30)의 제5 방향(DR5)의 길이보다 작을 수 있다.
이어, 도 17을 참조하면, 제2 바인더 물질층(4100') 및 소자 로드(ROD) 상에 반사 물질층(3900)을 형성한다.
구체적으로, 제2 바인더 물질층(4100') 및 제2 바인더 물질층(4100')이 노출하는 소자 로드(ROD)의 외면에 반사 물질층(3900)을 형성한다. 반사 물질층(3900)은 제2 바인더 물질층(4100')의 전면 상에 형성되어, 소자 로드(ROD)의 외면 뿐만 아니라, 상기 소자 로드(ROD)를 둘러싸는 제2 바인더 물질층(4100')의 상면(4100'US)에도 형성될 수 있다.
제2 바인더 물질층(4100')이 노출하는 소자 로드(ROD)의 외면은 제2 바인더 물질층(4100')에 의해 노출된 소자 로드(ROD)의 측면의 일부 영역 및 소자 로드(ROD)의 상면을 포함할 수 있다. 구체적으로, 반사 물질층(3900)은 제2 바인더 물질층(4100')에 의해 노출된 소자 로드(ROD)의 절연막(38)의 외측면을 포함하여, 발광 소자 코어(30)의 상면을 완전히 커버하도록 형성될 수 있다. 상기 반사 물질층(3900)은 발광 소자 코어(30)의 소자 활성층(33), 제2 반도체층(22) 및 소자 전극층(37)의 측면을 둘러싸는 절연막(38)의 일부 영역을 완전히 커버하도록 형성될 수 있다. 반사 물질층(3900)은 발광 소자(ED)의 반사막(39)에 대응되며, 상기 소자 반사막(39)이 포함하는 물질과 동일한 물질을 포함할 수 있다. 즉, 반사 물질층(3900)은 소자 전극층(37)의 상면, 소자 전극층(37)의 측면, 제2 반도체층(32)의 측면, 소자 활성층(33)의 측면을 완전히 커버하도록 형성될 수 있다.
이어, 도 17 및 도 18을 참조하면, 반사 물질층(3900)의 일부를 제거하는 제3 식각 공정(3rd etch)을 수행하여 반사막(39)을 형성한다.
구체적으로, 제3 식각 공정(3rd etch)은 반사 물질층(3900) 상에서 반사 물질층(3900)을 제5 방향(DR5)으로 식각할 수 있다. 제3 식각 공정(3rd etch)은 제2 바인더 물질층(4100')의 전면에 걸쳐 수행될 수 있다. 이에 따라, 상기 제3 식각 공정(3rd etch)을 통해 발광 소자 코어(30)의 상면 및 절연막(38)의 상부면 상에 형성된 반사 물질층(3900)이 제거될 수 있다. 또한, 상기 제3 식각 공정(3rd etch)을 통해 제2 바인더 물질층(4100')의 상면(4100'US)에서 소자 로드(ROD) 사이의 이격된 영역에 형성된 반사 물질층(3900)도 제거될 수 있다. 제3 식각 공정(3rd etch)을 통해 반사 물질층(3900)의 일부가 제거되어 소자 절연막(38)의 외측면을 둘러싸는 반사막(39)이 형성될 수 있다. 상기 반사막(39)의 하부면은 제2 바인더 물질층(4100')의 상면(4100'US)과 맞닿아 접할 수 있다. 반사막(39)의 제5 방향(DR5)으로의 길이는 제2 바인더 물질층(4100')이 노출하는 발광 소자 코어(30)의 길이와 동일할 수 있다.
이어, 도 19를 참조하면, 제2 바인더 물질층(4100')을 제거하여 복수의 발광 소자(ED)를 형성한다. 제2 바인더 물질층(4100')을 제거하는 공정은 제2 바인더 물질층(4100')을 식각하는 단계를 포함할 수 있다.
도 20은 도 3의 A 영역의 일 예를 나타낸 확대 단면도이다.
도 20을 참조하면, 발광 소자(ED)는 발광 소자(ED)의 연장 방향이 기판(SUB)(또는 비아층(165))의 일면과 평행하도록 제1 전극(210)과 제2 전극(220) 사이에 배치될 수 있다. 따라서, 발광 소자(ED)의 발광 소자 코어(30)에 포함된 복수의 반도체층들은 기판(SUB)의 상면과 평행한 방향을 따라 순차적으로 배치될 수 있다. 예를 들어, 발광 소자(ED)의 제1 반도체층(31), 소자 활성층(33), 제2 반도체층(32)의 적층 방향은 기판(SUB)의 상면과 평행할 수 있다.
구체적으로, 발광 소자(ED)는 단면 상 제1 반도체층(31), 소자 활성층(33), 제2 반도체층(32) 및 소자 전극층(37)이 기판(SUB)의 상면과 수평한 방향으로 순차적으로 형성될 수 있다.
발광 소자(ED)의 제2 반도체층(32)이 배치된 제1 단부가 제1 전극(210) 상에 배치되고, 제1 반도체층(31)이 배치된 제2 단부가 제2 전극(220) 상에 배치되도록 제1 전극(210)과 제2 전극(220) 사이에 배치될 수 있다. 따라서, 반사막(39)은 제1 전극(210) 상에 배치되되, 제2 전극(220) 상에는 배치되지 않을 수 있다. 발광 소자(ED)는 제1 단부가 제1 전극(210) 측에 배치되고, 제2 단부가 제2 전극(220)에 배치됨으로써, 발광 소자(ED)의 제1 단부면은 제1 서브 뱅크(410)의 측면과 대향하고, 발광 소자(ED)의 제2 단부면은 제2 서브 뱅크(420)의 측면과 대향할 수 있다. 따라서, 발광 소자(ED)의 제1 단부면은 제1 서브 뱅크(410)의 측면 상에 배치된 제1 전극(210)과 대향하고, 발광 소자(ED)의 제2 단부면은 제2 서브 뱅크(420)의 측면 상에 배치된 제2 전극(22)과 대향할 수 있다. 한편, 발광 소자(ED)의 측면은 대체로 제1 전극(210)과 제2 전극(220) 사이의 영역 상에 배치될 수 있다.
제2 절연층(520)은 발광 소자(ED) 상에서 발광 소자(ED)의 양 단부를 노출하도록 배치될 수 있다. 제2 절연층(520)은 발광 소자(ED)의 외면을 둘러싸도록 배치될 수 있다. 예를 들어, 제2 절연층(520)은 반사막(39)의 외측면 및 반사막(39)에 의해 노출된 소자 절연막(38)의 외측면을 둘러싸도록 배치될 수 있다.
반사막(39)은 제2 절연층(520)에 의해 노출되는 발광 소자(ED)이 양 단부 중 적어도 일 단부에는 배치되지 않을 수 있다. 반사막(39)이 제2 절연층(520)에 의해 노출되는 발광 소자(ED)이 양 단부 중 적어도 일 단부에는 배치되지 않음으로써, 제1 접촉 전극(710)이 제2 절연층(520)에 의해 노출되는 발광 소자(ED)의 제1 단부와 접촉하고, 제2 접촉 전극(720)이 제2 절연층(520)에 의해 노출되는 발광 소자(ED)의 제2 단부와 접촉함에도 불구하고 상기 제1 접촉 전극(710)과 제2 접촉 전극(720)이 단락되는 것을 방지할 수 있다.
제2 절연층(520)은 반사막(39)의 적어도 일 단부를 덮도록 배치될 수 있다. 제2 절연층(520)이 제1 반도체층(31)을 향하는 반사막(39)의 일 단부를 덮도록 배치됨에 따라, 제2 절연층(520)에 의해 노출된 발광 소자(ED)의 양 단부 중 제1 단부에는 반사막(39)이 배치되되, 제2 단부에는 반사막(39)이 배치되지 않을 수 있다. 즉, 발광 소자(ED)의 제1 단부의 외측면은 반사막(39)이고, 발광 소자(ED)의 제2 단부의 외측면은 소자 절연막(38)일 수 있다.
제1 접촉 전극(710)은 제1 전극(210) 및 발광 소자(ED)의 제1 단부 상에 배치될 수 있다. 제1 접촉 전극(710)은 발광 소자(ED)의 제1 단부와 접촉할 수 있다. 구체적으로, 제1 접촉 전극(710)은 소자 전극층(37)과 반사막(39)의 외측면과 접촉할 수 있다.
제2 접촉 전극(720)은 제2 전극(220) 및 발광 소자(ED)의 제2 단부 상에 배치될 수 있다. 제2 접촉 전극(720)은 발광 소자(ED)의 제2 단부와 접촉할 수 있다. 구체적으로, 제2 접촉 전극(720)은 제1 반도체층(31)과 소자 절연막(38)의 외측면과 접촉할 수 있다. 제2 접촉 전극(720)은 반사막(39)과 접촉하지 않을 수 있다.
제1 접촉 전극(710)과 제2 접촉 전극(720)은 제2 절연층(520)을 사이에 두고 서로 이격될 수 있다. 또한, 제1 접촉 전극(710)은 반사막(39)과 접촉하되, 제2 접촉 전극(720)은 제2 절연층(520)을 사이에 두고 제1 접촉 전극(710)과 이격되어 제1 접촉 전극(710)과 제2 접촉 전극(720)은 상호 절연될 수 있다.
도 21은 도 20의 표시 장치의 발광 소자에서 생성된 광의 진행 방향을 나타내는 확대 단면도이다.
도 21을 참조하면, 상술한 바와 같이 소자 활성층(33)에서 생성된 광은 방향성 없이 무작위 방향으로 진행할 수 있다. 예를 들어, 소자 활성층(33)에서 생성된 광 중 일부의 광(LL1)은 발광 소자 코어(30)의 제1 단부면인 제1 면(30US)을 통해 방출될 수 있다. 발광 소자 코어(30)의 제1 면(30US)을 통해 방출된 광(LL1)은 제1 서브 뱅크(410)의 측면 상에 배치된 제1 전극(210)의 상면에서 반사되어 표시 장치(10)의 표시 방향으로 진행할 수 있다. 또한, 소자 활성층(33)에서 생성된 광 중 다른 일부의 광(LL2)은 발광 소자 코어(30)의 제2 단부면인 제2 면(30BS)을 통해 방출될 수 있다. 발광 소자 코어(30)의 제2 면(30BS)을 통해 방출된 광(LL2)은 제2 서브 뱅크(420)의 측면 상에 배치된 제2 전극(220)의 상면에서 반사되어 표시 장치(10)의 표시 방향으로 진행할 수 있다. 발광 소자 코어(30)의 측면을 통해 방출된 광 중 일부의 광(LL3, LL4)은 소자 절연막(38)을 투과하여 반사막(39)의 내측면으로 진행할 수 있다. 상기 반사막(39)의 내측면으로 진행한 광(LL3, LL4) 중 상부로 진행하는 광(LL3)과 하부로 진행하는 광(LL4)은 반사막(39)의 내측면에서 반사되어 발광 소자 코어(30)의 내측으로 진행하고, 발광 소자 코어(30)의 제1 면(30US)을 통해 방출될 수 있다. 또한, 발광 소자 코어(30)의 측면을 통해 방출된 광 중 일부의 광(LL5)은 반사막(39)이 형성되지 않은 소자 절연막(38)을 투과하여 방출될 수 있다.
본 실시예에 따른 발광 소자(ED)를 포함하는 표시 장치(10)에 의하면, 발광 소자(ED)가 발광 소자 코어(30) 및 상기 발광 소자 코어(30)의 측면을 둘러싸는 반사막(39)을 포함함으로써, 발광 소자 코어(30)의 소자 활성층(33)에서 생성된 광이 기판(SUB) 상에서 발광 소자 코어(30)의 양 단부면을 통해 방출되도록 유도할 수 있다. 따라서, 발광 소자(ED)에서 방출된 광이 반사 물질을 포함하는 제1 전극(210) 및 제2 전극(220) 측으로 진행하도록 유도되어, 표시 장치(10)의 출광 효율이 향상될 수 있다.
도 22는 도 3의 A 영역의 다른 예를 나타낸 확대 단면도이다.
도 22를 참조하면, 본 실시예에 따른 표시 장치(10)는 제3 절연층(530)을 더 포함하는 점이 도 20의 실시예와 차이점이다.
구체적으로, 제3 절연층(530)은 제1 접촉 전극(710) 및 제2 절연층(520) 상에 배치될 수 있다. 상기 제3 절연층(530)의 제1 접촉 전극(710) 상에 배치되어, 제1 접촉 전극(710)을 덮을 수 있다. 제3 절연층(530)은 제2 절연층(520) 상에 배치되되, 발광 소자(ED)의 제2 단부는 노출할 수 있다. 제3 절연층(530)의 일 측면은 제2 절연층(520)의 일 측면과 상호 나란하게 정렬될 수 있다
제2 접촉 전극(720_1)은 제3 절연층(530) 상에 배치될 수 있다. 제2 접촉 전극(720_1)과 제1 접촉 전극(710)은 제3 절연층(530)에 의해 상호 절연될 수 있다. 즉, 제3 절연층(530)은 제1 접촉 전극(710)과 제2 접촉 전극(720_1) 사이에 개재되어 이들을 상호 절연시키는 역할을 할 수 있다.
도 23은 도 3의 A 영역의 또 다른 예를 나타낸 확대 단면도이다. 도 24는 도 23의 B 영역의 확대도이다.
도 23 및 도 24를 참조하면, 본 실시예에 따른 표시 장치(10)는 제2 절연층(520_1)이 발광 소자(ED)의 반사막(39)과 제3 방향(DR3)으로 비중첩하는 점이 도 20의 실시예와 차이점이다.
구체적으로, 제2 절연층(520_1)은 발광 소자(ED)의 반사막(39)과 비중첩하도록 발광 소자(ED) 상에 형성될 수 있다. 따라서, 제2 절연층(520_1)은 반사막(39)에 의해 노출된 소자 절연막(38)의 외측면 상에는 배치되되, 반사막(39)의 외측면 상에는 배치되지 않을 수 있다. 따라서, 제2 절연층(520_1)과 반사막(39)이 이격된 영역에서 노출된 소자 절연막(38)은 제1 접촉 전극(710_1)과 접촉할 수 있다.
도 25는 다른 실시예에 따른 발광 소자의 단면도이다.
도 25를 참조하면, 본 실시예에 따른 발광 소자(ED_1)는 반사막(39_1)이 소자 전극층(37)을 둘러싸는 소자 절연막(38) 상에 배치되지 않는 점이 도 6의 실시예와 차이점이다.
구체적으로, 상기 반사막(39_1)은 소자 전극층(37)의 측면 상에는 배치되지 않을 수 있다. 따라서, 반사막(39_1)은 발광 소자(ED_1)의 제1 단부 측에 배치된 소자 절연막(38)을 노출할 수 있다. 즉, 반사막(39_1)은 발광 소자 코어(30)의 양 단부 노출하도록 배치될 수 있다.
본 실시예에 따른 발광 소자(ED_1)는 발광 소자(ED)의 제조 공정에서 반사막(39_1)을 형성하기 위해 반사 물질층(3900, 도 17 참조)을 식각하는 공정에서 형성될 수 있다. 구체적으로, 상기 반사 물질층(3900)의 일부를 제거하여 반사막(39_1)을 형성하는 공정에서 상기 반사 물질층(3900)이 과식각되어 도 25에 도시된 바와 같이 제1 단부 측에 배치된 소자 절연막(38)을 노출하는 반사막(39_1)이 형성될 수 있다.
한편, 반사막(39_1)이 소자 절연막(38) 상에서 발광 소자 코어(30)의 양 단부를 노출함에도 불구하고, 반사막(39_1)은 소자 활성층(33)의 측면을 둘러싸도록 형성될 수 있다. 따라서, 반사막(39_1)은 소자 활성층(33)의 측면을 둘러싸도록 형성되므로, 상기 소자 활성층(33)에서 생성되어 소자 활성층(33)의 측면을 통해 방출된 광은 상기 반사막(39_1)에 의해 반사되어 발광 소자 코어(30)의 양 단부면을 통해 방출되도록 유도될 수 있다. 따라서, 발광 소자(ED)의 양 단부면을 통해 방출되는 광의 출광량이 증가할 수 있다.
도 26은 또 다른 실시예에 따른 발광 소자의 단면도이다.
도 26을 참조하면, 본 실시예에 따른 발광 소자(ED_2)는 반사막(39_2)의 상부면이 부분적으로 곡률지게 형성되는 점이 도 6의 실시예와 차이점이다.
구체적으로, 반사막(39_2)은 소자 전극층(37)을 둘러싸는 영역에서 외면이 부분적으로 곡률지게 형성될 수 있다. 반사막(39_2)은 상면 또는 상부 단면이 부분적으로 경사진 형상을 가질 수 있다. 이는 반사막(39_2)을 형성하는 공정에서 반사 물질층(3900, 도 17 참조)을 식각하는 공정에서 형성될 수 있다. 예를 들어, 상기 반사 물질층(3900)의 상부면 뿐만 아니라, 측면도 부분적으로 제거되어 도 26에 도시된 바와 같이 상부면이 부분적으로 곡률진 반사막(39_2)을 포함하는 발광 소자(ED_2)를 형성할 수 있다.
도 27은 또 다른 실시예에 따른 발광 소자의 단면도이다.
도 27을 참조하면, 본 실시예에 따른 발광 소자(ED_3)는 소자 절연막(38_3)이 소자 전극층(37)의 측면의 일부를 노출하고, 반사막(39_3)이 소자 절연막(38_3)이 노출하는 소자 전극층(37)의 측면과 접촉하는 점이 도 6의 실시예와 차이점이다.
구체적으로, 소자 절연막(38_3)이 소자 전극층(37)의 측면의 일부를 노출할 수 있다. 상기 소자 절연막(38_3)을 형성하는 공정에서 소자 절연막 물질층(3800, 도 11 참조)이 과식각되어, 소자 절연막(38_3)이 소자 전극층(37)의 측면의 일부를 노출할 수 있다. 따라서, 발광 소자 코어(30) 및 소자 절연막(38_3)의 외면에 형성되는 반사막(39_3)은 소자 절연막(38_3)이 노출하는 소자 전극층(37)의 측면과 접촉할 수 있다.
도 28은 또 다른 실시예에 따른 발광 소자의 단면도이다.
도 28을 참조하면, 본 실시예에 따른 발광 소자(ED_4)는 소자 절연막(38_4)이 소자 전극층(37)의 측면의 일부를 노출하고, 반사막(39_4)이 소자 절연막(38_4)이 노출하는 소자 전극층(37)의 측면 비중첩하는 점이 도 27의 실시예와 차이점이다.
구체적으로, 반사막(39_4)는 소자 전극층(37)의 측면 상에는 배치되지 않을 수 있다. 소자 전극층(37)의 측면 상에는 소자 절연막(38_4) 및 반사막(39_4)이 배치되지 않을 수 있다. 따라서, 소자 전극층(37)은 노출될 수 있다.
도 29는 또 다른 실시예에 따른 발광 소자의 단면도이다.
도 29를 참조하면, 본 실시예에 따른 발광 소자(ED_5)는 소자 전극층(37_5)의 상면에 소정의 표면 거칠기가 형성되는 점이 도 6의 실시예와 차이점이다.
이와 같이, 소자 전극층(37_5)의 상면에 형성된 소정의 표면 거칠기는 소자 절연막(38) 및 반사막(39)을 형성하기 위한 식각 공정에서 별도의 식각 마스크 없이 전면 식각으로 수행되어 소자 전극층(37_5)의 상면이 상기 식각 에첸트에 노출되어 형성될 수 있다.
도 30은 일 실시예에 따른 발광 소자 유닛의 단면도이다.
도 30을 참조하면, 일 실시예에 따른 발광 소자 유닛(LU)은 복수의 발광 소자(ED) 및 바인더(40)를 포함한다. 복수의 발광 소자(ED) 각각은 상술한 바와 같이 일 방향(X)으로 연장된 형상을 가지며, 바인더(40)는 복수의 발광 소자(ED)의 일부 영역을 감싸도록 형성되어 이들을 고정시킬 수 있다.
일 실시예에 따른 발광 소자 유닛(LU)에 포함된 복수의 발광 소자(ED)의 형상 및 구조는 상술한 발광 소자(ED)와 동일할 수 있다. 따라서, 이하에서는 복수의 발광 소자(ED)의 형상 및 구조에 대한 설명은 상술한 설명으로 대체하기로 한다.
복수의 발광 소자(ED)는 서로 이격되어 소정의 간격을 두고 배열될 수 있다. 복수의 발광 소자(ED)는 발광 소자(ED)의 길이 방향인 일 방향(X)과 수직한 방향으로 서로 이격될 수 있다. 복수이 발광 소자(ED)는 바인더(40)를 사이에 두고 서로 이격 대향할 수 있다. 인접 배치된 발광 소자(ED)의 측면은 서로 이격 대향할 수 있다. 이에 제한되는 것은 아니나, 복수의 발광 소자(ED)는 매트릭스 형상으로 배열될 수 있다.
복수의 발광 소자(ED)에 포함된 복수이 반도체층의 적층 방향으로 서로 동일할 수 있다. 예를 들어, 복수의 발광 소자(ED)는 각각 제1 반도체층(31)이 소자 활성층(33)을 기준으로 도면에서 하부에 배치하고, 제2 반도체층(32)이 소자 활성층(33)을 기준으로 도면에서 상부에 배치하도록 정렬될 수 있다.
바인더(40)는 복수의 발광 소자(ED)가 바인더(40) 내에 위치하도록 형성될 수 있다. 복수의 발광 소자(ED)는 바인더(40)를 일 방향(X)으로 관통할 수 있다.
바인더(40)는 복수의 발광 소자(ED)의 측면의 일부를 감싸도록 형성될 수 있다. 바인더(40)는 복수의 발광 소자(ED)의 양 단부를 노출하도록 형성될 수 있다. 즉, 복수의 발광 소자(ED)는 양 단부, 즉 발광 소자(ED)의 상단부 및 발광 소자(ED)의 하단부가 바인더(40)로부터 일 방향(X)으로 돌출하도록 바인더(40)를 일 방향(X)으로 관통할 수 있다.
바인더(40)는 소자 절연막(38)의 외측면의 일부 영역을 둘러싸도록 배치될 수 있다. 바인더(40)는 발광 소자 코어(30) 및 소자 절연막(38)과 일 방향(X)으로 비중첩하되, 반사막(39)과 일 방향(X)으로 중첩할 수 있다.
상술한 바와 같이, 소자 절연막(38)은 반사막(39)이 둘러싸는 제1 영역(39B) 및 반사막(39)이 노출하는 제2 영역(38A)을 포함할 수 있으며, 바인더(40)는 소자 절연막(38)의 제2 영역(38A)을 감싸도록 배치될 수 있다. 바인더(40)는 소자 절연막(38)의 제2 영역(38A)의 일부에 배치되어, 발광 소자(ED)의 일 단부를 노출할 수 있다. 바인더(40)는 소자 절연막(38)의 제1 영역(38B)과 일 방향(X)과 수직한 방향으로 비중첩할 수 있다. 따라서, 바인더(40)는 반사막(39)과 일 방향(X)으로 중첩하되, 일 방향(X)과 수직한 방향으로는 비중첩할 수 있다.
바인더(40)가 반사막(38)과 일 방향(X)의 수직한 방향으로 비중첩하도록 형성됨에 따라, 바인더(40)는 제1 반도체층(31)의 측면 상에는 배치되되, 제2 반도체층(32), 소자 활성층(33)의 각 측면 상에는 배치되지 않을 수 있다. 따라서, 바인더(40)는 제1 반도체층(31)의 측면의 일부 영역은 둘러싸되, 제2 반도체층(32), 소자 활성층(33)은 감싸지 않을 수 있다.
바인더(40)는 제1 면(40US) 및 제2 면(40BS)을 포함할 수 있다. 바인더(40)의 제1 면(40US)은 바인더(40)의 상면(40US)이고, 바인더(40)의 제2 면(40BS)은 바인더(40)의 하면(40BS)일 수 있다. 바인더(40)의 제1 면(40US)은 소자 활성층(33)을 향하고, 바인더(40)의 제2 면(40BS)은 제1 반도체층(31)을 향하는 면일 수 있다.
반사막(39)은 바인더(40) 상에서 바인더(40)가 노출하는 소자 절연막(38)의 외측면을 둘러싸도록 배치될 수 있다. 반사막(39)은 바인더(40)를 기준으로 발광 소자 코어(30)의 일 단부 측에는 배치되되, 타 단부 측에는 배치되지 않을 수 있다. 상기 반사막(39)이 배치되는 발광 소자 코어(30)의 일 단부는 소자 활성층(33) 및 제2 반도체층(32)이 배치되는 측의 단부일 수 있다. 반사막(39)은 바인더(40)의 상면(40US) 상에 배치될 수 있다. 반사막(39)의 하부면은 바인더(40)의 상면(40US)과 접촉할 수 있다. 상기 반사막(39)과 바인더(40) 사이의 위치 및 접촉 관계는 발광 소자 유닛(LU)의 제조 공정을 통해 형성된 것일 수 있다.
본 실시예에 따른 발광 소자 유닛(LU)은 복수의 발광 소자(ED)를 바인더(40)로 고정함에 따라, 표시 장치(10)의 제조 공정 중 복수의 발광 소자(ED)를 기판(SUB) 상에 배치하는 공정에서 복수의 발광 소자(ED)의 일 단부가 특정 방향을 향하도록 배향하는 전계 인가 공정 및 잉크젯 프린팅 공정을 생략할 수 있다. 또한, 바인더(40)의 형상 및 평면상 면적을 조절하여 발광 소자 유닛(LU) 내에 포함된 복수의 발광 소자(ED)의 개수를 조절할 수 있으므로, 표시 장치(10)의 각 화소(PX) 별 휘도 균일성이 개선될 수 있다. 따라서, 표시 장치(10)의 표시 품질이 향상될 수 있다.
도 31은 일 실시예에 따른 발광 소자 유닛의 제조 공정 중 일부를 나타낸 단면도이다. 도 31에 도시된 단면도는 도 18에 도시된 제조 공정 이후의 공정을 도시한 발광 소자 유닛(LU)의 제조 공정도일 수 있다.
도 18 및 도 31을 참조하면, 제2 바인더 물질층(4100')의 일부를 제거하는 제4 식각 공정(4th etch)을 수행하여 발광 소자 유닛(LU)을 형성한다.
구체적으로, 제4 식각 공정(4th etch)은 제2 바인더 물질층(4100')의 하면 상에서 제2 바인더 물질층(4100')을 제5 방향(DR5)으로 식각할 수 있다. 제4 식각 공정(4th etch)은 제2 바인더 물질층(4100')의 전면에 걸쳐 수행될 수 있다. 이에 따라, 상기 제4 식각 공정(4th etch)을 통해 발광 소자 코어(30)의 타 단부가 노출되어 도 30의 발광 소자 유닛(LU)이 형성될 수 있다.
도 32는 다른 실시예에 따른 표시 장치의 일 화소를 나타내는 개략적인 평면도이다. 도 33은 도 32의 III-III'선을 따라 자른 단면도이다. 도 34는 도 33의 C 영역을 확대한 일 예를 나타내는 확대 단면도이다.
도 32 내지 도 34를 참조하면, 본 실시예에 따른 일 화소(PX)는 제1 전극(210_1), 제2 전극(220_1) 및 소자 유닛(LU)을 포함할 수 있다. 한편, 도 32에는 일 화소(PX)에 2개의 소자 유닛(LU)이 배치된 것을 도시하고 있으나, 이에 제한되지 않는다. 예를 들어, 소자 유닛(LU)과 일 화소(PX)의 상대적인 크기에 따라, 소자 유닛(LU)의 일 화소(PX) 내에 1개만 배치될 수도 있고, 3개 이상의 복수 개가 배치될 수도 있다.
제1 전극(210_1)은 패턴화되어 각 화소(PX) 마다 배치될 수 있다. 제1 전극(210_1)은 평면도상 제1 방향(DR1)으로 연장된 일 변과 제2 방향(DR2)으로 연장된 타 변을 포함하여 평면상 직사각형 형상을 가질 수 있다. 제1 전극(210_1)은 섬형의 패턴으로 배열될 수 있다. 제1 전극(210_1)은 면전극일 수 있다.
제1 전극(210_1)은 회로 소자층(CCL) 상에 배치될 수 있다. 구체적으로, 제1 전극(210_1)은 회로 소자층(CCL)의 비아층(165)에 직접 배치될 수 있다. 제1 전극(210_1)은 발광 소자 유닛(LU)의 하부에서 발광 소자 유닛(LU)을 완전히 커버할 수 있다.
제1 전극(210_1)은 비아층(165) 및 패시베이션층(164)을 관통하는 제1 전극 컨택홀(CTD)을 통해 하부에 배치된 제1 도전 패턴(CDP1)과 전기적으로 연결될 수 있다. 구체적으로, 제1 전극(210_1)은 제1 전극 컨택홀(CTD)에 의해 노출되는 제1 도전 패턴(CDP1)과 접촉할 수 있다. 제1 전극(210_1)은 제1 도전 패턴(CDP1)을 통해 제1 전압 라인(VL1)을 통해 인가되는 제1 전원 전압을 전달받을 수 있다.
제2 전극(220_1)은 제1 전극(210_1)의 상부에 배치되되, 각 화소(PX)에 대응되어 배치될 수 있다. 예시적인 실시예에서, 제2 전극(220_1)은 패턴화되어 각 화소(PX)에 배치될 수 있다. 제2 전극(220_1)은 평면도상 제1 방향(DR1)으로 연장된 일 변과 제2 방향(DR2)으로 연장된 타 변을 포함하여 평면상 직사각형 형상을 가질 수 있다. 제2 전극(220_1)은 제1 전극(210_1)과 유사하게 표시 장치(10)의 전면에 있어서 섬형의 패턴으로 배치될 수 있다. 다만, 이에 제한되지 않고 제2 전극(220_1)은 둘 이상의 화소(PX)에 배치되어 표시 영역(DPA) 전면에 있어서 하나의 면을 형성할 수도 있다.
제2 전극(220_1)은 제1 전극(210_1)과 제3 방향(DR3)으로 중첩할 수 있다. 제2 전극(220_1)의 적어도 일부 영역은 제1 전극(210_1)과 제3 방향(DR3)으로 중첩되어 배치될 수 있다. 제2 전극(220_1)과 제1 전극(210_!)은 서로 다른 폭 또는 면적을 가질 수 있다. 예시적인 실시예에서, 제2 전극(220_1)은 제1 전극(210_1)보다 큰 면적을 갖도록 형성될 수 있다
제2 전극(220_1)은 후술하는 제4 절연층(550), 비아층(165) 및 패시베이션층(164)을 관통하는 제2 전극 컨택홀(CTS)을 통해 하부에 배치된 제2 도전 패턴(CDP2)과 전기적으로 연결될 수 있다. 구체적으로, 제2 전극(220_1)은 제2 전극 컨택홀(CTS)에 의해 노출되는 제2 도전 패턴(CDP2)과 접촉할 수 있다. 제2 전극(220_1)은 제2 도전 패턴(CDP2)을 통해 제2 전압 라인(VL2)을 통해 인가되는 제2 전원 전압을 전달받을 수 있다.
발광 소자 유닛(LU)은 제1 전극(210_1)과 제2 전극(220_1) 사이에 배치될 수 있다. 발광 소자 유닛(LS)은 제1 전극(210_1) 및 제2 전극(220_1)과 제3 방향(DR3)으로 중첩하도록 제1 전극(210_1)과 제2 전극(220_1) 사이에 배치될 수 있다. 발광 소자 유닛(LU)은 제1 전극(210_1) 상에 배치될 수 있다. 발광 소자 유닛(LU)은 발광 소자(ED)의 연장 방향이 기판(SUB)의 일면과 수직하도록 배치될 수 있다. 즉, 발광 소자 유닛(LU)은 발광 소자(ED)의 연장 방향이 제3 방향(DR3)이 되도록 제1 전극(210_1)과 제2 전극(220_1) 사이에 배치될 수 있다.
발광 소자 유닛(LU)에 포함된 복수의 발광 소자(ED)의 일 단부는 하부를 향하고, 타 단부는 상부를 향하도록 배치될 수 있다. 복수의 발광 소자(ED)의 일 단부는 제1 반도체층(31)이 배치되는 측의 단부이고, 타 단부는 제2 반도체층(32)이 배치되는 측의 단부일 수 있다. 즉, 복수의 발광 소자(ED)의 일 단부는 반사막(39)이 둘러싸지 않는 측의 단부이고, 타 단부는 반사막(39)이 둘러싸는 측의 단부일 수 있다. 복수의 발광 소자(ED)의 일 단부는 하단부로 지칭되고, 타 단부는 상단부로 지칭될 수도 있다.
복수의 발광 소자(ED)의 하단부는 제1 전극(210_1)의 상면과 접촉할 수 있다. 복수의 발광 소자(ED)의 하단부와 제1 전극(210_1)의 상면이 접촉함으로써, 복수의 발광 소자(ED)과 제1 전극(210_1)은 전기적으로 연결될 수 있다.
제4 절연층(550)은 제1 전극(210_1) 상에 배치된 발광 소자 유닛(LU)을 덮도록 제1 전극(210_1) 및 발광 소자 유닛(LU) 상에 배치될 수 있다. 복수의 발광 소자(ED)의 상단부가 노출되도록 회로 소자층(CCL)으로부터 발광 소자(ED)의 상면까지의 높이보다 낮게 형성될 수 있다. 제4 절연층(550)의 발광 소자(ED)의 하단부는 완전히 커버하되, 발광 소자(ED) 상단부는 노출할 수 있다. 따라서, 발광 소자(ED)의 상단부는 제4 절연층(550)의 상면으로 돌출되어 외면이 제4 절연층(550)과 직접 접촉하지 않을 수 있다. 발광 소자(ED)의 상기 돌출된 부분의 외면은 제4 절연층(550) 상에 배치되는 제2 전극(220_1)과 접촉할 수 있다. 즉, 일 실시예에 따르면, 제4 절연층(550)의 두께는 제1 전극(210_1)의 두께와 발광 소자 코어(30)의 길이의 합보다 작을 수 있다. 제4 절연층(550)은 무기물 절연성 물질 또는 유기물 절연성 물질을 포함할 수 있다.
제2 전극(220_1)은 제4 절연층(550) 상에 배치되어 제4 절연층(550) 상면으로 돌출된 발광 소자(ED)의 상단부와 접촉할 수 있다. 제2 전극(220_1)은 발광 소자(ED)의 상단부를 감싸도록 배치될 수 있다. 구체적으로, 제2 전극(220_1)은 발광 소자 코어(30)의 소자 전극층(37)의 상면과 반사막(39)의 측면과 접촉할 수 있다. 제1 전극(210_1)은 발광 소자(ED)의 하단부와 접촉하고, 제2 전극(220_1)은 발광 소자(ED)의 상단부와 각각 접촉할 수 있다.
예시적인 실시예에서, 제1 전극(210_1)은 화소(PX) 마다 분리된 화소 전극이고, 제2 전극(220_1)은 각 화소(PX)를 따라 공통으로 연결된 공통 전극일 수 있다. 다만, 이에 제한되지 않고 제1 전극(210_1)은 각 화소(PX)를 따라 공통으로 연결된 공통 전극이고, 제2 전극(220_1)은 화소(PX) 마다 분리된 화소 전극일 수도 있다.
제1 전극(210_1)은 반사율이 높은 전도성 물질을 포함하고, 제2 전극(220_1)은 투명한 전도성 물질을 포함할 수 있다. 발광 소자(ED)는 상술한 바와 같이 양 단부 방향으로 광을 방출할 수 있고, 도면 상 제1 전극(210_1)의 상면이 향하는 제3 방향(DR3)으로 광을 방출할 수 있다. 몇몇 실시예에서, 제1 전극(210_1)은 반사율이 높은 전도성 물질을 포함하여 발광 소자(ED)에서 방출되어 제1 전극(210_1)의 상면을 향해 진행하는 광을 반사시킬 수 있다. 단위 발광 소자(ED)에서 방출된 광의 일부는 투명성 물질을 포함하는 제2 전극(220_1)을 투과하여 각 화소(PX)에서 표시 장치(10)의 표시 방향으로 출사되고, 다른 일부는 반사율이 높은 물질을 포함하는 제1 전극(210_1)의 상면에서 반사되어 각 화소(PX)에서 표시 장치(10)의 표시 방향으로 출사될 수 있다. 예시적인 실시예에서, 제1 전극(210_1)은 반사율이 높은 물질로 은(Ag), 구리(Cu), 알루미늄(Al) 등과 같은 금속을 포함하고, 제2 전극(220_1)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin-Zinc Oxide) 등과 같은 투명한 전도성 물질을 포함할 수 있다.
도 34를 참조하면, 소자 활성층(33)의 상면을 통해 방출된 광 중 일부의 광(LL1)은 발광 소자(ED)의 상면을 통해 표시 장치(10)의 표시 방향으로 방출되어 제2 전극(220_1)을 투과할 수 있다. 또한, 소자 활성층(33)의 하면을 통해 방출된 광 중 일부의 광(LL2)을 발광 소자(ED)의 하면을 통해 방출되어 제1 전극(210_1)의 상면에서 반사될 수 있다. 상기 제1 전극(210_1)의 상면에서 반사된 광은 표시 장치(10)의 표시 방향으로 방출되어 제2 전극(220_1)을 투과할 수 있다. 또한, 소자 활성층(33)의 측면을 통해 방출된 광 중 일부의 광(LL3)은 반사막(39)에 의해 둘러싸인 소자 절연막(38)을 투과하여 반사막(39)의 내측면에서 반사될 수 있다. 상기 반사막(39)의 내측면에서 반사된 광(LL3)은 발광 소자(ED)의 상면을 통해 표시 장치(10)의 표시 방향으로 방출되어 제2 전극(220_1)을 투과할 수 있다. 소자 활성층(33)의 측면을 통해 방출된 광 중 다른 일부의 광(LL4)은 반사막(39)에 노출된 소자 절연막(38)을 투과하여 바인더(40)로 진행할 수 있다. 상기 바인더로 진행한 광(LL4)은 제1 전극(210_1)의 상면에서 반사되어, 표시 장치(10)의 표시 방향으로 방출되어 제2 전극(220_1)을 투과할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 표시 장치
210: 제1 전극
220: 제2 전극
30: 발광 소자 코어
38: 소자 절연막
39: 반사막
31: 제1 반도체층
32: 제2 반도체층
33: 소자 활성층
37: 소자 전극층

Claims (27)

  1. 제1 방향을 따라 연장된 형상을 가지며, 제1 반도체층, 상기 제1 반도체층 상에 배치된 제2 반도체층, 및 상기 제1 반도체층과 상기 제2 반도체층 사이에 배치된 소자 활성층을 포함하는 발광 소자 코어;
    상기 발광 소자 코어의 측면을 둘러싸는 소자 절연막; 및
    상기 소자 절연막의 외측면 상에서 적어도 상기 소자 활성층의 측면을 둘러싸도록 배치된 반사막을 포함하는 발광 소자.
  2. 제1 항에 있어서,
    상기 반사막은 상기 소자 활성층의 측면을 완전히 커버하도록 배치되는 발광 소자.
  3. 제2 항에 있어서,
    상기 반사막은 상기 소자 절연막의 외측면의 일부 영역을 노출하도록 배치되는 발광 소자.
  4. 제2 항에 있어서,
    상기 제1 반도체층, 상기 소자 활성층 및 상기 제2 반도체층은 상기 제1 방향을 따라 순차 배치되고,
    상기 반사막의 상기 제1 방향으로의 길이는 상기 발광 소자 코어의 상기 제1 방향으로의 길이보다 작은 발광 소자.
  5. 제4 항에 있어서,
    상기 반사막의 상기 제1 방향으로의 길이는 상기 소자 활성층의 상기 제1 방향으로의 두께보다 큰 발광 소자.
  6. 제5 항에 있어서,
    상기 반사막은 상기 소자 활성층의 측면 상에서 상기 제1 방향으로 연장되어 상기 제1 반도체층의 측면 또는 상기 제2 반도체층의 측면 상에도 배치되는 발광 소자.
  7. 제6 항에 있어서,
    상기 제1 반도체층의 상기 제1 방향으로의 두께는 상기 제2 반도체층의 상기 제1 방향으로의 두께보다 크고,
    상기 제1 반도체층의 측면은 상기 반사막에 의해 둘러싸인 제1 영역 및 상기 반사막에 의해 노출되는 제2 영역을 포함하며,
    상기 제1 영역의 상기 제1 방향으로의 길이는 상기 제2 영역의 상기 제1 방향으로의 길이보다 작은 발광 소자.
  8. 제4 항에 있어서,
    상기 소자 활성층은 상기 발광 소자 코어의 제1 단부면을 향하는 제1 면, 및 상기 발광 소자 코어의 제2 단부면을 향하는 제2 면을 포함하고,
    상기 발광 소자 코어의 상기 제1 단부면은 상기 발광 소자 코어의 상기 제1 방향 일 측에 위치하는 면이고,
    상기 발광 소자 코어의 상기 제2 단부면은 상기 발광 소자 코어의 상기 제1 방향 타 측에 위치하는 면이며,
    상기 발광 소자 코어의 상기 제1 단부면과 상기 소자 활성층의 상기 제1 면 사이의 제1 거리는 상기 발광 소자 코어의 상기 제2 단부면과 상기 소자 활성층의 상기 제2 면 사이의 제2 거리보다 작은 발광 소자.
  9. 제1 방향으로 연장된 형상을 갖고, 상기 제1 방향과 수직한 제2 방향으로 서로 이격되어 정렬된 복수의 발광 소자; 및
    상기 복수의 발광 소자를 감싸도록 형성되고, 상기 복수의 발광 소자를 고정하는 바인더를 포함하되,
    상기 복수의 발광 소자 각각은,
    제1 반도체층, 상기 제1 반도체층 상에 배치된 제2 반도체층, 및 상기 제1 반도체층과 상기 제2 반도체층 사이에 배치된 소자 활성층을 포함하는 발광 소자 코어,
    상기 발광 소자 코어의 측면을 둘러싸는 소자 절연막, 및
    상기 소자 절연막의 외측면 상에서 적어도 상기 소자 활성층의 측면을 둘러싸도록 배치된 반사막을 포함하는 발광 소자 유닛.
  10. 제9 항에 있어서,
    상기 반사막은 상기 소자 활성층의 측면을 완전히 커버하도록 배치되는 발광 소자 유닛.
  11. 제10 항에 있어서,
    상기 제1 반도체층, 상기 소자 활성층 및 상기 제2 반도체층은 상기 제1 방향을 따라 순차 배치되고, 상기 반사막의 상기 제1 방향으로의 길이는 상기 발광 소자 코어의 상기 제1 방향으로의 길이보다 작은 발광 소자 유닛.
  12. 제11 항에 있어서,
    상기 반사막의 상기 제1 방향으로의 길이는 상기 소자 활성층의 상기 제1 방향으로의 두께보다 큰 발광 소자 유닛.
  13. 제11 항에 있어서,
    상기 바인더의 상기 제1 방향으로의 두께는 상기 발광 소자 코어의 상기 제1 방향으로의 길이보다 작은 발광 소자 유닛.
  14. 제9 항에 있어서,
    상기 소자 절연막은 상기 반사막이 둘러싸는 제1 영역 및 상기 반사막이 노출하는 제2 영역을 포함하고,
    상기 바인더는 상기 소자 절연막의 상기 제2 영역 상에 배치되되, 상기 소자 절연막의 상기 제1 영역 상에는 배치되지 않는 발광 소자 유닛.
  15. 제14 항에 있어서,
    상기 바인더는 상기 제1 반도체층은 감싸되, 상기 제2 반도체층 및 상기 소자 활성층은 감싸지 않는 발광 소자 유닛.
  16. 제15 항에 있어서,
    상기 반사막은 상기 소자 활성층을 향하는 상기 바인더의 일 면과 접촉하는 발광 소자 유닛.
  17. 제9 항에 있어서,
    상기 바인더는 상기 발광 소자 코어의 양 단부를 노출하도록 형성되고,
    상기 반사막은 상기 발광 소자 코어의 양 단부 중 일 단부 측에는 배치되되, 타 단부 측에는 배치되지 않는 발광 소자 유닛.
  18. 기판;
    상기 기판 상에 배치되며, 제1 방향으로 서로 이격된 제1 전극 및 제2 전극; 및
    상기 제1 전극과 상기 제2 전극 사이에 배치되며, 상기 제1 방향으로 연장된 형상을 가지는 복수의 발광 소자를 포함하되,
    상기 복수의 발광 소자 각각은,
    상기 제1 방향을 따라 연장된 형상을 가지며, 제1 반도체층, 상기 제1 반도체층 상에 배치된 제2 반도체층, 및 상기 제1 반도체층과 상기 제2 반도체층 사이에 배치된 소자 활성층을 포함하는 발광 소자 코어,
    상기 발광 소자 코어의 측면을 둘러싸는 소자 절연막, 및
    상기 소자 절연막의 외측면 상에서 적어도 상기 소자 활성층의 측면을 둘러싸도록 배치된 반사막을 포함하는 표시 장치.
  19. 제18 항에 있어서,
    상기 반사막은 상기 소자 활성층의 측면을 완전히 커버하도록 배치되는 표시 장치.
  20. 제19 항에 있어서,
    상기 제1 반도체층, 상기 소자 활성층 및 상기 제2 반도체층은 상기 제1 방향을 따라 순차 배치되고,
    상기 반사막의 상기 제1 방향으로의 길이는 상기 발광 소자 코어의 상기 제1 방향으로의 길이보다 작은 표시 장치.
  21. 제20 항에 있어서,
    상기 제1 전극은 상기 발광 소자의 일 단부와 전기적으로 연결되고,
    상기 제2 전극은 상기 발광 소자의 타 단부와 전기적으로 연결되는 표시 장치.
  22. 제21 항에 있어서,
    상기 제1 방향은 상기 기판의 일면과 평행한 표시 장치.
  23. 제22 항에 있어서,
    상기 복수의 발광 소자 상에 배치되어, 상기 복수의 발광 소자의 양 단부를 노출하는 절연층을 더 포함하는 표시 장치.
  24. 제21 항에 있어서,
    상기 제1 방향은 상기 기판의 두께 방향과 평행한 표시 장치.
  25. 제24 항에 있어서,
    상기 복수의 발광 소자를 감싸도록 형성되고, 상기 복수의 발광 소자를 고정하는 바인더를 더 포함하는 표시 장치.
  26. 제25 항에 있어서,
    상기 바인더는 상기 제1 방향과 수직한 제2 방향으로 상기 반사막과 비중첩한 표시 장치.
  27. 제25 항에 있어서,
    상기 복수의 발광 소자는 상기 제1 전극 상에 배치되고,
    상기 제2 전극은 상기 복수의 발광 소자 상에 배치되는 표시 장치.
KR1020210011244A 2021-01-27 2021-01-27 발광 소자, 발광 소자를 포함하는 발광 소자 유닛, 및 표시 장치 KR20220108843A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020210011244A KR20220108843A (ko) 2021-01-27 2021-01-27 발광 소자, 발광 소자를 포함하는 발광 소자 유닛, 및 표시 장치
US17/476,927 US20220238756A1 (en) 2021-01-27 2021-09-16 Light-emitting element, light-emitting element unit including the light-emitting element, and display device
TW110145515A TW202245291A (zh) 2021-01-27 2021-12-06 發光元件、包含發光元件之發光單元以及顯示裝置
CN202280007123.0A CN116547825A (zh) 2021-01-27 2022-01-25 发光元件、包括发光元件的发光元件单元和显示装置
PCT/KR2022/001283 WO2022164168A1 (ko) 2021-01-27 2022-01-25 발광 소자, 발광 소자를 포함하는 발광 소자 유닛, 및 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210011244A KR20220108843A (ko) 2021-01-27 2021-01-27 발광 소자, 발광 소자를 포함하는 발광 소자 유닛, 및 표시 장치

Publications (1)

Publication Number Publication Date
KR20220108843A true KR20220108843A (ko) 2022-08-04

Family

ID=82495893

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210011244A KR20220108843A (ko) 2021-01-27 2021-01-27 발광 소자, 발광 소자를 포함하는 발광 소자 유닛, 및 표시 장치

Country Status (5)

Country Link
US (1) US20220238756A1 (ko)
KR (1) KR20220108843A (ko)
CN (1) CN116547825A (ko)
TW (1) TW202245291A (ko)
WO (1) WO2022164168A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220014458A (ko) * 2020-07-28 2022-02-07 삼성디스플레이 주식회사 표시 장치
KR20230105760A (ko) * 2022-01-04 2023-07-12 삼성디스플레이 주식회사 반도체 발광 소자

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100973259B1 (ko) * 2008-02-22 2010-08-02 한국산업기술대학교산학협력단 측부 반사판을 갖는 수직구조 질화갈륨계 ｌｅｄ 소자 및그 제조방법
JP5754173B2 (ja) * 2011-03-01 2015-07-29 ソニー株式会社 発光ユニットおよび表示装置
KR101209449B1 (ko) * 2011-04-29 2012-12-07 피에스아이 주식회사 풀－칼라 ｌｅｄ 디스플레이 장치 및 그 제조방법
KR102568353B1 (ko) * 2018-08-16 2023-08-18 삼성디스플레이 주식회사 발광 소자, 이의 제조방법 및 발광 소자를 포함하는 표시 장치
KR20200088948A (ko) * 2019-01-15 2020-07-24 삼성디스플레이 주식회사 발광 소자 및 이를 포함하는 표시 장치

Also Published As

Publication number Publication date
TW202245291A (zh) 2022-11-16
WO2022164168A1 (ko) 2022-08-04
CN116547825A (zh) 2023-08-04
US20220238756A1 (en) 2022-07-28

Similar Documents

Publication Publication Date Title
KR20210065238A (ko) 표시 장치
US11749709B2 (en) Display device
US11670628B2 (en) Display device
KR20210124564A (ko) 표시 장치
US20230057723A1 (en) Display apparatus
KR20220026626A (ko) 표시 장치 및 그 제조 방법
US20220238756A1 (en) Light-emitting element, light-emitting element unit including the light-emitting element, and display device
KR20210111919A (ko) 표시 장치 및 이의 제조 방법
US20210257349A1 (en) Display device
KR20210055831A (ko) 표시 장치
US20220052107A1 (en) Display device
US11908848B2 (en) Display device including electrode patterns and method of fabricating the same
CN114361195A (zh) 显示装置及制造其的方法
CN114551526A (zh) 显示装置
KR20220030404A (ko) 표시 장치 및 그 제조 방법
KR20230016080A (ko) 표시 장치
KR20220019120A (ko) 표시 장치 및 그 제조 방법
KR20220033537A (ko) 표시 장치 및 이의 제조 방법
KR20210124594A (ko) 표시 장치 및 이의 제조 방법
KR20210132271A (ko) 표시 장치
KR20210027564A (ko) 표시 장치 및 이의 제조 방법
US11785809B2 (en) Display device
US20220199713A1 (en) Display device
US20220102585A1 (en) Display device
KR20220088565A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination