WO2020009274A1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
WO2020009274A1
WO2020009274A1 PCT/KR2018/011285 KR2018011285W WO2020009274A1 WO 2020009274 A1 WO2020009274 A1 WO 2020009274A1 KR 2018011285 W KR2018011285 W KR 2018011285W WO 2020009274 A1 WO2020009274 A1 WO 2020009274A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
light emitting
insulating layer
opening
disposed
Prior art date
Application number
PCT/KR2018/011285
Other languages
English (en)
French (fr)
Inventor
조현민
김대현
곽진오
김동현
송근규
임현덕
조성찬
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to US16/338,449 priority Critical patent/US11411044B2/en
Priority to JP2020573435A priority patent/JP7242716B2/ja
Priority to CN201880095347.5A priority patent/CN112385045A/zh
Priority to EP18925189.5A priority patent/EP3819940B1/en
Publication of WO2020009274A1 publication Critical patent/WO2020009274A1/ko
Priority to US17/818,345 priority patent/US11817474B2/en
Priority to JP2023035966A priority patent/JP2023081982A/ja
Priority to US18/508,222 priority patent/US20240088198A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction

Definitions

  • the present invention relates to a display device, and more particularly, to a display device including an inorganic light emitting diode array.
  • OLED organic light emitting display
  • LCD liquid crystal display
  • a device for displaying an image of a display device includes a display panel such as an organic light emitting display panel or a liquid crystal display panel.
  • the light emitting display panel may include a light emitting device.
  • a light emitting diode LED
  • OLED organic light emitting diode
  • Inorganic light emitting diodes using an organic material as a fluorescent material and an inorganic material as a fluorescent material may be used.
  • OLED organic light emitting diode
  • the manufacturing process is simple and there is an advantage that the display device can have a flexible characteristic.
  • the organic material is known to be vulnerable to a high temperature driving environment, and the efficiency of blue light is relatively low.
  • the inorganic light emitting diode by using an inorganic semiconductor as a fluorescent material, it has durability in a high temperature environment, there is an advantage that the blue light efficiency is higher than the organic light emitting diode.
  • a transfer method using Dielectrophoresis (DEP) has been developed. Accordingly, research into inorganic light emitting diodes having excellent durability and efficiency compared to organic light emitting diodes has been continued.
  • An object of the present invention is to provide a display device in which light emitting devices are uniformly aligned by inducing the light emitting devices to be disposed within an arbitrary region and having uniform luminance of each pixel.
  • a display device includes a first electrode, a second electrode spaced apart from and facing the first electrode, and a first electrode disposed to cover the first electrode and the second electrode.
  • An insulating layer disposed on at least a portion of the first insulating layer, the second insulating layer and the first electrode exposing at least a portion of an area where the first electrode, the second electrode, and the first insulating layer overlap;
  • At least one light emitting device disposed on the exposed first insulating layer between the second electrodes, the second insulating layer exposing the first insulating layer and the first electrode and the second electrode being At least one opening spaced apart from each other on a region facing each other and a bridge portion which is an area between the openings, the light emitting device may be disposed on the opening.
  • At least one opening may be disposed in a first direction in which the first electrode extends, and the opening may be spaced apart from another adjacent opening.
  • the first insulating layer and the second insulating layer may include materials having different etching selectivity.
  • the second insulating layer may be divided into one side region and the other region in a second direction which is a direction crossing the first direction with respect to the center of the opening, and the bridge portion may define the one region and the other region.
  • the bridge portion may extend in the second direction.
  • the opening may include a first opening and a second opening spaced apart from the first opening in the first direction
  • the light emitting device may include a first light emitting device and a second light emitting device disposed on the first opening, and the It may include a third light emitting element disposed on the second opening.
  • the first light emitting device and the second light emitting device may be spaced apart from each other in the first opening.
  • An interval between the first light emitting device and the second light emitting device may be shorter than an interval between the first light emitting device and the third light emitting device.
  • the density of the light emitting devices disposed in the first opening and the second opening may be greater than the density of the light emitting devices disposed in the bridge portion between the first opening and the second opening.
  • the opening may be disposed to overlap each side of the first electrode and the second electrode in a direction facing each other.
  • the center of the opening is disposed closer to the first electrode than the second electrode, and the first overlapping portion where the first electrode and the opening overlap each other is wider than the second overlapping portion where the second electrode and the opening overlap each other. Can be.
  • the opening may have a width measured in a second direction intersecting a first direction in which the first electrode extends, which is shorter than a spaced interval between the centers of the first electrode and the second electrode. It may be longer than the spaced apart interval between each side of the and the second electrode facing each other.
  • the width measured in the first direction at the center of the opening may be shorter than the width measured in the first direction at both ends of the opening.
  • the width measured in the second direction of the opening may be longer than the length of the long axis of the light emitting device.
  • the first electrode includes a first electrode connecting portion and a first electrode facing portion connected to the first electrode connecting portion and having a circular shape, and the second electrode is spaced apart from the first electrode facing portion to surround an outer surface.
  • the second electrode opposing part may be terminated while being spaced apart from the first electrode connecting part, and the second electrode connecting part connected to the second electrode opposing part.
  • the light emitting device is disposed between the first electrode opposing portion and the second electrode opposing portion, wherein one end of the light emitting element is disposed on the second electrode opposing portion, and the other end of the light emitting element is It may be disposed on the first electrode opposing portion.
  • a display device extends in a third direction, is spaced apart from each other, and is branched from the first electrode stem portion, the second electrode stem portion, and the first electrode stem portion. At least one first electrode branch portion extending in a fourth direction crossing the three directions, a second electrode branch portion branched from the second electrode stem portion, and extending in the fourth direction, the first portion A first insulating layer covering the electrode branch portion and the second electrode branch portion, and disposed on at least a portion of the first insulating layer, wherein the first electrode branch portion and the second electrode branch portion and the first insulating layer overlap A second insulating layer exposing at least a portion of the region, at least one light emitting element disposed on the exposed first insulating layer between the first electrode branch and the second electrode branch, and the first electrode branch And the foot A first contact electrode in contact with one end of the optical device, and a second contact electrode in contact with the second electrode branch and the other end of the light emitting device, wherein the second insulating layer
  • At least one opening and a bridge portion disposed between the openings and at least one opening spaced apart from each other on a portion of the first electrode branch portion and the second electrode branch portion facing each other, wherein the light emitting device is disposed on the opening portion.
  • the first insulating layer and the second insulating layer may include materials having different etching selectivity.
  • the first insulating layer and the second insulating layer are patterned in areas spaced apart from both ends of the fourth direction of the opening to expose the first electrode branch and the second electrode branch, and the first contact electrode. And the second contact electrode may contact the exposed first electrode branch and second electrode branch, respectively.
  • the one end of the light emitting device is electrically connected to the first electrode branch, the other end is electrically connected to the second electrode branch, and the one end of the light emitting device is an n-type semiconductor And the other end may include a p-type conductive semiconductor.
  • the display device may include an opening pattern exposing a portion of an insulating layer on the first electrode and the second electrode to induce alignment of the light emitting device into the opening pattern. Accordingly, the opening patterns may be arranged to be spaced apart at regular intervals on a region where the first electrode and the second electrode face each other, thereby uniformly aligning the light emitting devices. Accordingly, the display device may have uniform luminance for each pixel.
  • FIG. 1 is a plan view of a display device according to an exemplary embodiment.
  • FIG. 2 is an enlarged view illustrating an enlarged portion A of FIG. 1.
  • FIG. 3 is an equivalent circuit diagram of one pixel of the display device of FIG. 1.
  • FIG. 4 is a cross-sectional view taken along lines II ′ and II-II ′ of FIG. 1.
  • FIG. 5 is a cross-sectional view illustrating a part of the display device of FIG. 1.
  • FIG. 6 is a plan view of a display device according to another exemplary embodiment.
  • FIG. 7 is a schematic view of a light emitting device according to one embodiment.
  • FIGS. 8 to 12 are top plan views schematically illustrating a method of manufacturing a display device according to an exemplary embodiment.
  • 13 to 15 are plan views schematically illustrating display devices according to other exemplary embodiments.
  • 16 is a plan view of a display device according to yet another exemplary embodiment.
  • 17 is a cross-sectional view of a display device according to still another embodiment.
  • references to elements or layers as "on" of another element or layer include all instances where another layer or other element is interposed over or in the middle of another element. Like reference numerals refer to like elements throughout.
  • first, second, etc. are used to describe various components, these components are of course not limited by these terms. These terms are only used to distinguish one component from another. Therefore, of course, the first component mentioned below may be a second component within the technical spirit of the present invention.
  • FIG. 1 is a cross-sectional view of a display device according to an exemplary embodiment.
  • the display device 10 may include at least one area defined as the pixel PX.
  • the plurality of pixels PXs may be disposed in the display unit of the display device 10 to emit light of a specific wavelength band to the outside of the display device 10.
  • three pixels PX1, PX2, and PX3 are exemplarily illustrated, but it is obvious that the display device 10 may include a larger number of pixels.
  • a plurality of pixels PX are disposed only in one direction, for example, the first direction D1, in the cross-section, but the plurality of pixels PXs are arranged in a second direction that is a direction crossing the first direction D1. It may also be arranged in D2).
  • the pixels may be divided into a plurality of pixels to form one pixel PX. As shown in FIG. 1, the pixels may be arranged in a vertical direction (or in a second direction D2) or arranged in a zigzag form, instead of being disposed only in the first direction D1 in parallel.
  • the display device 10 may include a light emitting part in which the light emitting element 350 is disposed to display light of a specific color, and a non-light emitting part defined as an area other than the light emitting part.
  • the non-light emitting part may be covered by specific members so that the non-light emitting part is not visible from the outside of the display device 10.
  • Various members for driving the light emitting device 350 disposed in the light emitting part may be disposed in the non-light emitting part.
  • a wire, a circuit unit, a driver, etc. for applying an electric signal to the light emitting unit may be disposed in the non-light emitting unit, but is not limited thereto.
  • the plurality of pixels PX may include one or more light emitting devices 350 that emit light of a specific wavelength band to display colors. Light emitted from the light emitting element 350 may be displayed from the outside through the light emitting portion of the display device 10. According to an embodiment, the light emitting device 350 may emit different colors for each pixel PX displaying different colors. For example, the first pixel PX1 displaying red includes a light emitting element 350 emitting red light, and the second pixel PX2 displaying green emits light of green light.
  • the third pixel PX3 including 350 and blue may include a light emitting device 350 that emits blue light.
  • pixels representing different colors include a light emitting device 350 that emits the same color (for example, blue), and a wavelength conversion layer or a color filter is disposed on the emission path.
  • the color of each pixel may be implemented.
  • adjacent pixels PX may emit light of the same color.
  • the display device 10 includes a plurality of electrodes 310 and 320 and openings 520P and a plurality of light emission of the second insulating layer 520 disposed on the plurality of electrodes 310 and 320.
  • Element 350 may be included. At least a portion of each of the electrodes 310 and 320 may be disposed in each pixel PX to be electrically connected to the light emitting device 350 and to apply an electric signal to emit light of a specific color.
  • the electrodes 310 and 320 may be utilized to form an electric field in the pixel PX to align the light emitting device 350.
  • the electrodes 310 and 320 may be utilized to form an electric field in the pixel PX to align the light emitting device 350.
  • a solution including the light emitting devices 350 is applied to the display device 10, and AC power is applied thereto to form capacitance by an electric field to form light emitting devices ( 350) can be aligned by applying a dielectrophoretic force.
  • a second insulating layer 520 disposed to cover each electrode 310 and 320 but exposing a portion through the opening 520P is disposed so that the light emitting device 350 is uniform on each electrode 310 or 320. Can be aligned in one location.
  • the opening 520P may control the intensity of the electric field formed on each of the electrodes 310 and 320, so that the electrophoretic force may be more strongly formed in a specific region. Accordingly, the light emitting device 350 may be preferentially aligned to a specific region to which a stronger dielectric domain force is applied. Accordingly, alignment of the light emitting devices 350 may be controlled on the electrodes 310 and 320 according to the shape of the opening 520P. A more detailed description will be described later.
  • the plurality of electrodes 310 and 320 may include a first electrode 310 and a second electrode 320.
  • the first electrode 310 may be a pixel electrode separated for each pixel PX
  • the second electrode 320 may be a common electrode commonly connected along the plurality of pixels PX.
  • the first electrode 310 may be an anode of the light emitting device 350
  • the second electrode 320 may be a cathode of the light emitting device 350.
  • the present invention is not limited thereto and vice versa.
  • one of the first electrode 310 and the second electrode 320 may be an anode electrode, and the other may be a cathode electrode.
  • the first electrode 310 and the second electrode 320 respectively extend in the first direction D1 and are disposed in the first direction D1 in the electrode stem portions 310S and 320S and the electrode stem portions 310S and 320S, respectively. And at least one electrode branch part 310B and 320B extending and branching in a second direction D2 which is a direction crossing the.
  • the first electrode 310 is branched from the first electrode stem 310S and the first electrode stem 310S disposed to extend in the first direction D1, but extends in the second direction D2. At least one first electrode branch 310B may be included.
  • the first electrode stem 310S is connected to the signal applying pad, and the other end thereof extends in the first direction D1, and the connection is electrically disconnected between the pixels PX. Can be.
  • the signal applying pad may be connected to the display device 10 or an external power source to apply an electric signal to the first electrode stem 310S or to apply AC power when the light emitting device 350 is aligned. .
  • the first electrode stem 310S of any one pixel may lie on substantially the same straight line as the first electrode stem 310S of the neighboring pixels belonging to the same row (eg, adjacent in the first direction D1). Can be. In other words, both ends of the first electrode stem 310S of one pixel are terminated by being spaced apart between each pixel PX, and the first electrode stem 310S of the neighboring pixel is the first electrode string of the one pixel. It may be aligned with the extension of the base 310S.
  • the first electrode stem 310S may be formed as one connected stem electrode in a manufacturing process, and may be formed by disconnection through a laser or the like after performing the alignment process of the light emitting device 350. Accordingly, the first electrode stem 310S disposed in each pixel PX may apply different electric signals to the first electrode branch 310B, and the first electrode branch 310B may be different. Can be driven separately.
  • the first electrode branch 310B is branched from at least a portion of the first electrode stem 310S and extends in the second direction D2, and is disposed to face the first electrode stem 310S. It may be terminated in a state spaced apart from the two electrode stem portion (320S). That is, the first electrode branch 310B may be disposed in the pixel PX with one end connected to the first electrode stem 310S and the other end spaced apart from the second electrode stem 320S. have. Since the first electrode branch 310B is connected to the first electrode stem 310S that is electrically separated for each pixel PX, a different electrical signal may be applied to each pixel PX.
  • first electrode branch parts 310B may be disposed in each pixel PX.
  • FIG. 1 illustrates that two first electrode branch portions 310B are disposed, a plurality of first electrode branch portions 310B are not limited thereto.
  • the first electrode branch portions 310B may be spaced apart from each other, and may be spaced apart from the second electrode branch portion 320B, which will be described later.
  • the second electrode branch 320B may be disposed between the first electrode branch 310B so that each pixel PX may have a symmetrical structure with respect to the second electrode branch 320B. have.
  • the present invention is not limited thereto.
  • the second electrode 320 extends in the first direction D1 and branches from the second electrode stem 320S and the second electrode stem 320S disposed to face the first electrode stem 310S so as to be spaced apart from each other. At least one second electrode branch portion 320B may extend to extend in the second direction D2 to be spaced apart from the first electrode branch portion 310B to face the first electrode branch portion 310B. Like the first electrode stem 310S, the second electrode stem 320S may also be connected to one end of the signal applying pad. However, the second electrode stem 320S may extend to the plurality of pixels PX whose other ends are adjacent in the first direction D1. That is, the second electrode stem 320S may be electrically connected between each pixel PX. Accordingly, any one pixel second electrode stem 320S may be connected to one end of the second electrode stem 320S of the neighboring pixel between each pixel PX to be identical to each pixel PX. An electrical signal can be applied.
  • the second electrode branch part 320B is branched from at least a portion of the second electrode stem part 320S and extends in the second direction D2, and ends in the state spaced apart from the first electrode stem part 310S. Can be. That is, the second electrode branch part 320B may be disposed in the pixel PX with one end connected to the second electrode stem part 320S and the other end spaced apart from the first electrode stem part 310S. have. Since the second electrode branch 320B is connected to the second electrode stem 320S electrically connected to each pixel PX, the same electrical signal may be applied to each pixel PX.
  • the second electrode branch 320B may be spaced apart from the first electrode branch 310B to face each other.
  • the first electrode stem 310S and the second electrode stem 320S are spaced apart from each other in opposite directions with respect to the center of each pixel PX, and thus, face the first electrode branch 310B and the second electrode.
  • the electrode branches 320B may be opposite in direction of extension.
  • the first electrode branch part 310B extends in one direction of the second direction D2
  • the second electrode branch part 320B extends in the other direction of the second direction D2, and thus, One end may be disposed in opposite directions with respect to the center of the pixel PX.
  • first electrode stem 310S and the second electrode stem 320S may be spaced apart from each other in the same direction with respect to the center of the pixel PX.
  • first electrode branch 310B and the second electrode branch 320B branched from each of the electrode stems 310S and 320S may extend in the same direction.
  • the plurality of light emitting devices 350 may be aligned between the first electrode branch 310B and the second electrode branch 320B. Specifically, at least some of the plurality of light emitting devices 350 may be electrically connected to one end of the plurality of light emitting devices 350, and the other end of the plurality of light emitting devices 350 may be electrically connected to the second electrode branch 320B.
  • contact electrodes 361 and 362 may be disposed on the first electrode branch 310B and the second electrode branch 320B connected to the light emitting device 350, respectively. The contact electrodes 361 and 362 may contact the light emitting device 350 such that the light emitting device 350 and the electrode branch portions 310B and 320B are electrically connected to each other. The contact electrodes 361 and 362 may contact at least both sides of the light emitting device 350. Accordingly, the light emitting device 350 may emit light of a specific color by receiving an electric signal.
  • one end of the light emitting device 350 in contact with the first electrode branch 310B is an n-type doped conductive material layer and the light emitting device 350 in contact with the second electrode branch 320B.
  • the other end of) may be a p-type doped conductive material layer. However, it is not limited thereto.
  • the plurality of light emitting devices 350 may be disposed between the first electrode 310 and the second electrode 320.
  • the plurality of light emitting devices 350 may be disposed on the first electrode 310 and the second electrode 320 so as to partially expose the second insulation.
  • An opening 520P of the layer 520 may be disposed, and a plurality of light emitting devices 350 may be disposed on the opening 520P.
  • the first insulating layer 510 (shown in FIG. 4) and the first insulating layer 510 disposed on the first electrode 310 and the second electrode 320 to cover them are disposed on the first electrode.
  • the second insulating layer 520 patterned to expose at least a portion of the region where the 310 and the second electrode 320 overlap the first insulating layer 510 may be disposed.
  • the second insulating layer 520 may include an opening 520P to expose at least a portion of the first insulating layer 510.
  • the first insulating layer 510 may be disposed to cover the first electrode 310 and the second electrode 320 to protect them. In order to prevent the first electrode 310 and the second electrode 320 from shorting in the manufacturing process of the display device 10, the first insulating layer 510 may be disposed. The first insulating layer 510 may be disposed in an area in which the first electrode 310 and the second electrode 320 are spaced apart from each other to electrically insulate the first insulating layer 510. In addition, although not shown in the drawing, the first insulating layer 510 is patterned on at least a portion of the first electrode 310 and the second electrode 320 so that the contact electrodes 361 and 362 described later are formed of the first electrode ( 310 may be in contact with the second electrode 320.
  • the second insulating layer 520 is disposed on the first insulating layer 510, and at least part of an area where the first insulating layer 510 overlaps the first electrode 310 and the second electrode 320 is exposed. Can be patterned as possible. For example, the second insulating layer 520 may be patterned such that the first insulating layer 510 is exposed to expose at least a part of an area where the first electrode 310 and the second electrode 320 overlap with each side facing each other. Can be. That is, the second insulating layer 520 includes an opening 520P, and the opening 520P has a first insulating layer 510 at each side portion in which the first electrode 310 and the second electrode 320 face each other. At least a portion of the can be exposed.
  • the light emitting device 350 may be disposed on the exposed first insulating layer 510 between the first electrode 310 and the second electrode 320.
  • the opening 520P is illustrated as an angular rectangle, but is not limited thereto. The shape, structure, arrangement, and the like of the opening 520P may vary.
  • first insulating layer 510 and the second insulating layer 520 will be described later with reference to the cross-sectional view of the display device 10 illustrated in FIG. 4.
  • shape, arrangement, and the like of the opening portion 520P will be described in detail.
  • FIG. 2 is an enlarged view illustrating an enlarged portion A of FIG. 1.
  • the second insulating layer 520 may include a plurality of openings 520P, and the openings 520P may be spaced apart from each other.
  • the region in which the openings 520P are spaced apart from each other and the second insulating layer 520 is present may serve as a bridge connecting the one region and the other region in the first direction D1 with respect to the opening 520P.
  • the present disclosure is not limited thereto, and the opening 520P may be a region in which a portion of the second insulating layer 520 is patterned and exposed, and there may exist regions that are not patterned between the openings 520P.
  • the plurality of openings 520P may be arranged in the second direction D2.
  • the openings 520P may be spaced apart from other adjacent openings 520P, and the second insulating layer 520 may be disposed between the different openings 520P.
  • the second insulating layer 520 disposed between the openings 520P in one pixel PX may extend in the first direction D1, and the second insulating layer 520 may be extended between the openings 520P in the neighboring pixels PX.
  • the second insulating layer 520 may be disposed on a substantially straight line. In other words, the opening 520P may expose a portion of the second insulating layer 520 so that the second insulating layer 520 may be disposed in a substantially lattice shape.
  • the opening portion 520P is disposed in an area where the first electrode 310 and the second electrode 320 face each other, and the first electrode 310 and the second electrode 320 overlap with each side facing each other. Can be.
  • One opening 520P may protrude from the respective sides of the first electrode 310 and the second electrode 320 toward the center of the first electrode 310 and the second electrode 320, respectively.
  • the width d1 measured in one axial direction of the opening 520P is greater than the spaced distance l2 between the centers of the first electrode 310 and the second electrode 320.
  • the length of the first electrode 310 and the second electrode 320 may be longer than a spaced apart interval l1 between the opposite sides of the first electrode 310 and the second electrode 320. That is, the opening portion 520P is exposed on each side of the first electrode 310 and the second electrode 320 on the first insulating layer 510, but the openings 520P of the first electrode 310 and the second electrode 320 are exposed.
  • the center may be arranged to cover.
  • the center of the opening 520P and the center of the spaced apart area between the sides of the first electrode 310 and the second electrode 320 may be aligned with each other.
  • the opening 520P may form a symmetrical structure between the first electrode 310 and the second electrode 320.
  • the present invention is not limited thereto, and in some embodiments, the center of the opening 520P may be disposed to be adjacent to any one electrode to form an asymmetric structure on the first electrode 310 and the second electrode 320.
  • the length (h, shown in FIG. 7) of the long axis of the light emitting device 350 is longer than the spaced apart interval l1 between the sides of the first electrode 310 and the second electrode 320, and the first electrode 310 is formed. It may be shorter than the spaced apart interval l2 between the centers of the second electrode 320. In an exemplary embodiment, the spaced apart distance l2 between the centers of the first electrode 310 and the second electrode 320 may be 1.25 to 1.75 times the length h of the long axis of the light emitting device 350. .
  • the spaced distance l2 between the centers of the first electrode 310 and the second electrode 320 is 5 ⁇ m. To 12 ⁇ m.
  • the present invention is not limited thereto. Accordingly, both ends of the light emitting device 350 are disposed on the first electrode 310 and the second electrode 320 on the opening 520P, and the contact electrodes 361 and 362 and the light emitting device 350 described later. Both ends of the can be in contact.
  • the width measured in the other axis direction intersecting the one axis of the opening 520P is gradually toward the center of each electrode 310 or 320. It can be constant.
  • the width d2 measured in the second direction D2 at the center of the opening 520P is the same as the width d2 ′ measured in the second direction D2 at the end of the opening 520P. can do. That is, the shape of the opening 520P may be a substantially square rectangle. However, the shape of the opening 520P is not limited thereto and may have various structures.
  • the width d2 measured in the second direction D2 of the opening 520P may become shorter toward the end of the opening 520P, such that both ends of the opening 520P may be rounded.
  • the width d2 measured at the center of the opening 520P may be longer toward the center of each electrode 310, 320.
  • the width d2 measured in the second direction D2 of the opening 520P may be shorter than the width measured in the second direction D2 of the first electrode 310 and the second electrode 320. Accordingly, a plurality of openings 520P may be disposed on the first electrode 310 and the second electrode 320.
  • the plurality of light emitting devices 350 are disposed on the opening portion 520P between the first electrode 310 and the second electrode 320.
  • One end of the light emitting device 350 may contact the first electrode 310 or the first electrode branch 310B, and the other end may contact the second electrode 320 or the second electrode branch 320B.
  • the light emitting devices 350 may be aligned in the second direction D2 and spaced apart from each other in parallel.
  • the light emitting device 350 may include any first light emitting device 350_1, any second light emitting device 350_2 disposed relatively adjacent to the first light emitting device 350_1 and the first opening 520P_1, and
  • the third light emitting device 350_3 may be disposed on the second opening 520P_2 disposed adjacent to the first opening 520P_1.
  • the first light emitting device 350_1 and the second light emitting device 350_2 may be aligned between the first electrode 310 and the second electrode 320 while being spaced apart from each other in the first opening 520P_1.
  • the interval between the first light emitting device 350_1 and the second light emitting device 350_2 may be constant, but the present invention is not limited thereto and may vary.
  • the third light emitting devices 350_3 are disposed on the second opening 520P_2 spaced apart from the first opening 520P_1 on which the first light emitting device 350_1 and the second light emitting device 350_2 are disposed, and are spaced apart from each other. Sorted.
  • the first opening portion 520P_1 and the second opening portion 520P_2 may be spaced apart from each other at regular intervals. That is, the first light emitting device 350_1 may be spaced apart from the second light emitting device 520_2 at various intervals, but may be relatively uniformly spaced apart from the third light emitting device 350_3.
  • the light emitting device 350 may be disposed at a high density on the opening 520P, and the plurality of openings 520P may be spaced apart from each other, such as an area where the second insulating layer 520 exists, for example, the opening 520P. As a result, fewer bridges may be disposed in the bridge region connecting the one region and the other region in the first direction D1.
  • the dielectric electrophoretic force F DEP may be transmitted to the light emitting device 350.
  • the intensity of the dielectrophoretic force applied to the light emitting device 350 may be changed by the spatial change of the electric field. For example, in the case where two adjacent regions having different electric strengths exist, the dielectrophoretic force can be applied more strongly in the direction of the stronger electric field.
  • the strength of the electric field formed by the AC power source is between the first insulating layer 510 and the second insulating layer. May vary on layer 520. According to the selection of the materials of the first insulating layer 510 and the second insulating layer 520, assuming that the strength of the electric field formed in the first insulating layer 510 is stronger, the first insulating layer 510 is formed. The intensity of the electric field formed on the second insulating layer 520 may be spatially changed on the opening 520P of the second insulating layer 520.
  • the electrophoretic force applied to the light emitting device 350 on the opening 520P may be stronger. Accordingly, preferential alignment of the light emitting device 350 may be induced between the first electrode 310 and the second electrode 320 onto the opening 520P.
  • the opening 520P may allow the light emitting device 350 to be uniformly disposed in each pixel PX.
  • the light emitting device 350 When the light emitting device 350 is aligned on the first insulating layer 510 by direct electrophoresis, the light emitting device 350 may be disposed in an arbitrary alignment between the first electrode 310 and the second electrode 320.
  • the light emitting device 350 when the light emitting device 350 is aligned after forming the second insulating layer 520 including the opening 520P, the light emitting device 350 is preferentially aligned on the opening 520P. 350 may be aligned uniformly. Accordingly, the display device 10 may have uniform luminance for each pixel PX, and may prevent a phenomenon in which light is separated and emitted from one pixel PX according to the alignment of the light emitting devices 350. .
  • the first electrode stem 310S and the second electrode stem 320S are contact holes, for example, a first electrode contact hole CNTD and a second electrode contact hole CNTS. It may be electrically connected to the thin film transistor 120 or the power line 161 to be described later through.
  • contact holes on the first electrode stem 310S and the second electrode stem 320S are disposed for each pixel PX, but embodiments are not limited thereto.
  • the second electrode stem 320S may be a thin film through one contact hole, since the second electrode stem 320S may be electrically connected to the adjacent pixel PX. It may be electrically connected to a transistor.
  • the display device 10 may include a plurality of pixels PX.
  • the display device 10 may include a plurality of pixels PX.
  • FIG. 2 arbitrary i, j pixels PX (i, j) will be described.
  • an arbitrary pixel PX (i, j) of the display device 10 may include an ith scan line SLi, a jth data line DLj, a first switching element TR1, and a second pixel.
  • the switching element TR2 may include a light emitting element 350 and a storage capacitor Cst.
  • the first switching element TR1 may be electrically connected to the i th scan line SLi, the j th data line DLj, and the second switching element TR2.
  • the first switching element TR1 and the second switching element TR2 may be three-terminal elements such as thin film transistors.
  • the first switching element TR1 and the second switching element TR2 will be exemplarily described as being thin film transistors.
  • the first switching element TR1 is electrically connected to the control electrode electrically connected to the i th scan line SLi, the one electrode electrically connected to the j th data line DLj, and the control electrode of the second switching element TR2. It may include other electrodes connected to.
  • the second switching element TR2 is electrically connected to the control electrode electrically connected to the other electrode of the second switching element TR2 and the first driving voltage line QVDDL provided with the first driving voltage QVDD. It may include the other electrode electrically connected to the electrode and the light emitting device 350.
  • the storage capacitor Cst may have one electrode electrically connected to another electrode of the first switching element TR1, and the other electrode may be electrically connected to the first driving voltage line QVDDL provided with the first driving voltage QVDD. Can be connected.
  • the first switching element TR1 is turned on according to the scan signal Si provided from the i th scan line SLi to transfer the data signal Dj provided from the j th data line DLj to the storage capacitor Cst.
  • the storage capacitor Cst may charge a voltage difference between the voltage of the provided data signal Dj and the first driving voltage QVDD.
  • the second switching element TR2 may control the amount of current of the driving current provided to the light emitting element 350 according to the voltage charged in the storage capacitor Cst. That is, the first switching element TR1 may be a switching transistor, and the second switching element TR2 may be a driving transistor.
  • One end of the light emitting device 350 connected to the first electrode 310 may be electrically connected to the other electrode of the second switching device TR2.
  • the light emitting device 350 may receive a current through the other electrode of the second switching device TR2.
  • the other end of the light emitting device 350 connected to the second electrode 320 may be electrically connected to the second driving voltage line QVSSL to apply the second driving voltage QVSS.
  • the first driving voltage QVDD may have a higher voltage level than the second driving voltage QVSS.
  • FIG. 3 illustrates that the display device 10 includes two switching elements, the first switching element TR1, the second switching element TR2, and one capacitor, the storage capacitor Cst. It doesn't happen.
  • the display device 10 may include a greater number of switching elements.
  • the display device 10 may include seven different switching elements, one driving switching element, and one storage capacitor.
  • 4 is a cross-sectional view taken along lines II ′ and II-II ′ of FIG. 1. 4 illustrates only one pixel PX, but may be similarly applied to other pixels.
  • the display device 10 includes a substrate 110, thin film transistors 120 and 140 disposed on the substrate 110, and electrodes 310 disposed on the thin film transistors 120 and 140. , And 320 and a light emitting device 350.
  • the thin film transistor may include a first thin film transistor 120 and a second thin film transistor 140, which may be driving transistors and switching transistors, respectively.
  • Each thin film transistor 120 and 140 may include an active layer, a gate electrode, a source electrode, and a drain electrode.
  • the first electrode 310 may be electrically connected to the drain electrode of the first thin film transistor 120.
  • the substrate 110 may be an insulating substrate.
  • the substrate 110 may be made of an insulating material such as glass, quartz, or polymer resin.
  • the polymer material include polyethersulphone (PES), polyacrylate (PA), polyarylate (PAR), polyetherimide (PEI), polyethylene naphthalate (PEN) ), Polyethylene terepthalate (PET), polyphenylene sulfide (PPS), polyallylate, polyimide (PI), polycarbonate (PC), cellulose triacetate ( cellulose triacetate (CAT), cellulose acetate propionate (CAP), or a combination thereof.
  • the substrate 110 may be a rigid substrate, but may also be a flexible substrate capable of bending, folding, rolling, and the like.
  • the buffer layer 115 may be disposed on the substrate 110.
  • the buffer layer 115 may prevent diffusion of impurity ions, prevent penetration of moisture or external air, and perform a surface planarization function.
  • the buffer layer 115 may include silicon nitride, silicon oxide, silicon oxynitride, or the like.
  • the semiconductor layer is disposed on the buffer layer 115.
  • the semiconductor layer may include a first active layer 126 of the first thin film transistor 120, a second active layer 146 of the second thin film transistor 140, and an auxiliary layer 163.
  • the semiconductor layer may include polycrystalline silicon, single crystal silicon, oxide semiconductor, or the like.
  • the first gate insulating layer 170 is disposed on the semiconductor layer.
  • the first gate insulating layer 170 covers the semiconductor layer.
  • the first gate insulating layer 170 may function as a gate insulating film of the thin film transistor.
  • the first gate insulating layer 170 may include silicon oxide, silicon nitride, silicon oxynitride, aluminum oxide, tantalum oxide, hafnium oxide, zirconium oxide, titanium oxide, or the like. These may be used alone or in combination with each other.
  • the first conductive layer is disposed on the first gate insulating layer 170.
  • the first conductive layer includes the first gate electrode 121 and the second thin film transistor 140 disposed on the first active layer 126 of the first thin film transistor 120 with the first gate insulating layer 170 therebetween.
  • the second gate electrode 141 may be disposed on the second active layer 146 and the power line 161 may be disposed on the auxiliary layer 163.
  • the first conductive layer is molybdenum (Mo), aluminum (Al), platinum (Pt), palladium (Pd), silver (Ag), magnesium (Mg), gold (Au), nickel (Ni), neodymium (Nd), It may include one or more metals selected from iridium (Ir), chromium (Cr), calcium (Ca), titanium (Ti), tantalum (Ta), tungsten (W), and copper (Cu).
  • the first conductive layer may be a single film or a multilayer film.
  • the second gate insulating layer 180 is disposed on the first conductive layer.
  • the second gate insulating layer 180 may be an interlayer insulating layer.
  • the second gate insulating layer 180 may be made of an inorganic insulating material such as silicon oxide, silicon nitride, silicon oxynitride, hafnium oxide, aluminum oxide, titanium oxide, tantalum oxide, or zinc oxide.
  • the second conductive layer is disposed on the second gate insulating layer 180.
  • the second conductive layer includes a capacitor electrode 128 disposed on the first gate electrode 121 with the second insulating layer interposed therebetween.
  • the capacitor electrode 128 may form a storage capacitor with the first gate electrode 121.
  • the second conductive layer is made of molybdenum (Mo), aluminum (Al), platinum (Pt), palladium (Pd), silver (Ag), magnesium (Mg), gold (Au), and nickel in the same manner as the first conductive layer described above.
  • At least one metal selected from (Ni), neodymium (Nd), iridium (Ir), chromium (Cr), calcium (Ca), titanium (Ti), tantalum (Ta), tungsten (W), and copper (Cu) can do.
  • the interlayer insulating layer 190 is disposed on the second conductive layer.
  • the interlayer insulating layer 190 may be an interlayer insulating layer. Furthermore, the interlayer insulating layer 190 may perform a surface planarization function.
  • the interlayer insulating layer 190 may include an acrylic resin, an epoxy resin, a phenolic resin, a polyamide resin, a polyimide resin, and an unsaturated polyester resin.
  • Organic insulating materials such as unsaturated polyesters resin, poly phenylenethers resin, polyphenylenesulfides resin, or benzocyclobutene (BCB).
  • the third conductive layer is disposed on the interlayer insulating layer 190.
  • the third conductive layer may include the first drain electrode 123 and the first source electrode 124 of the first thin film transistor 120, the second drain electrode 143 and the second source electrode of the second thin film transistor 140 ( 144, and a power electrode 162 disposed on the power line 161.
  • the first source electrode 124 and the first drain electrode 123 are respectively connected to the first active layer 126 through the first contact hole 129 penetrating the interlayer insulating layer 190 and the second gate insulating layer 180. And can be electrically connected.
  • the second source electrode 144 and the second drain electrode 143 respectively pass through the second contact hole 149 through the interlayer insulating layer 190 and the second gate insulating layer 180. And can be electrically connected.
  • the power electrode 162 may be electrically connected to the power line 161 through the third contact hole 169 penetrating the interlayer insulating layer 190 and the second gate insulating layer 180.
  • the third conductive layer is aluminum (Al), molybdenum (Mo), platinum (Pt), palladium (Pd), silver (Ag), magnesium (Mg), gold (Au), nickel (Ni), neodymium (Nd), It may include one or more metals selected from iridium (Ir), chromium (Cr), calcium (Ca), titanium (Ti), tantalum (Ta), tungsten (W), and copper (Cu).
  • the third conductive layer may be a single film or a multilayer film.
  • the third conductive layer may be formed of a stacked structure of Ti / Al / Ti, Mo / Al / Mo, Mo / AlGe / Mo, Ti / Cu, and the like.
  • the insulating substrate layer 300 is disposed on the third conductive layer.
  • the insulating substrate layer 300 may be made of polyacrylates, epoxy resins, phenolic resins, polyamides resins, polyimides resins, and unsaturated polyester resins. It may be made of an organic material such as resin (unsaturated polyesters resin), poly phenylenethers resin, polyphenylenesulfides resin or benzocyclobutene (BCB).
  • the surface of the insulating substrate layer 300 may be flat.
  • a plurality of partitions 410 and 420 may be disposed on the insulating substrate layer 300.
  • the plurality of partitions 410 and 420 are disposed to face each other in the pixels PX and face each other, and are disposed on the partitions 410 and 420 spaced apart from each other, for example, the first and second partitions 410 and 420, respectively.
  • the first electrode 310 and the second electrode 320 may be disposed.
  • three partitions 410 and 420, specifically, two first partitions 410 and one second partition 420 are disposed in one pixel PX, and each of two first partitions 420 is disposed.
  • the case where the electrode 310 and one second electrode 320 are arranged is shown.
  • a larger number of partitions 410 and 420 may be disposed in one pixel PX.
  • a larger number of partitions 410 and 420 may be disposed to place a greater number of first and second electrodes 310 and 320.
  • the partition walls 410 and 420 may include at least one first partition wall 410 on which the first electrode 310 is disposed, and at least one second partition wall 420 on which the second electrode 320 is disposed. It may also include.
  • the first and second partitions 410 and 420 are spaced apart from each other and disposed to face each other, and a plurality of partitions may be alternately disposed in one direction.
  • two first partitions 410 may be spaced apart from each other, and one second partition 420 may be disposed between the spaced apart first partitions 410.
  • the plurality of partitions 410 and 420 may be formed of substantially the same material in one process.
  • the partitions 410 and 420 may form one lattice pattern.
  • the partitions 410 and 420 may include polyimide (PI).
  • the plurality of partitions 410 and 420 may be disposed at the boundary of each pixel PX to distinguish them from each other. These partitions may also be disposed in a substantially lattice pattern together with the first partition 410 and the second partition 420 described above. At least some of the partitions 410 and 420 disposed at the boundary of each pixel PX may be formed to cover the electrode line of the display device 10.
  • Reflective layers 311 and 321 may be disposed on the plurality of partitions 410 and 420.
  • the first reflective layer 311 covers the first partition 410 and the first drain electrode 123 of the first thin film transistor 120 through the fourth contact hole 319_1 passing through the insulating substrate layer 300. Electrically connected.
  • the second reflective layer 321 covers the second partition wall 420 and is electrically connected to the power electrode 162 through a fifth contact hole 319_2 penetrating the insulating substrate layer 300.
  • the first reflective layer 311 may be electrically connected to the first drain electrode 123 of the first thin film transistor 120 through the fourth contact hole 319_1 in the pixel PX. Therefore, the first thin film transistor 120 may be disposed in an area overlapping the pixel PX.
  • the first electrode contact hole CNTD disposed on the first electrode stem 310S is electrically connected to the first thin film transistor 120. That is, the first electrode contact hole CNTD may be the fourth contact hole 319_1.
  • the second reflective layer 321 may also be electrically connected to the power electrode 162 through the fifth contact hole 319_2 in the pixel PX.
  • the second reflective layer 321 is connected through the fifth contact hole 319_2 in one pixel PX.
  • FIG. 1 illustrates that the second electrode 320 of each pixel PX is electrically connected to the power line 161 through a plurality of second electrode contact holes CNTS on the second electrode stem 320S. have. That is, the second electrode contact hole CNTS may be the fifth contact hole 319_2.
  • the second electrode contact hole CNTS may be disposed at various positions on the second electrode stem 320S, and in some cases, may be located on the second electrode branch 320B. have.
  • the second reflective layer 321 may be connected to one second electrode contact hole CNTS or fifth contact hole 319_2 in a region other than one pixel PX.
  • FIG. 6 is a plan view of a display device according to another exemplary embodiment.
  • a non-light emitting area in which the light emitting device 350 is not disposed may exist in an area other than the light emitting part in which the pixel PX of the display device 10 is disposed, for example, an outer portion of the pixel PX.
  • the second electrodes 320 of each pixel PX may be electrically connected to each other through the second electrode stem 320S, and may receive the same electrical signal.
  • the second electrode stem 320S may include one second electrode contact hole in the non-light emitting area positioned on the outer side of the display device 10. It may be electrically connected to the power electrode 162 through CNTS. Unlike the display device 10 of FIG. 1, even when the second electrode stem 320S is connected to the power electrode 162 through one contact hole, the second electrode stem 320S is disposed on the adjacent pixel PX. Since they are disposed to extend and are electrically connected, the same electrical signal may be applied to the second electrode branch 320B of each pixel PX. In the case of the second electrode 320 of the display device 10, the position of the contact hole for receiving an electric signal from the power electrode 162 may vary depending on the structure of the display device 10. This is not restrictive.
  • the reflective layers 311 and 321 may include a material having a high reflectance in order to reflect light emitted from the light emitting device 350.
  • the reflective layers 311 and 321 may include a material such as silver (Ag) or copper (Cu), but are not limited thereto.
  • the plurality of partitions 410 and 420 may have a structure in which at least a portion thereof protrudes based on the insulating substrate layer 300.
  • the partitions 410 and 420 may protrude upward from the plane where the light emitting device 350 is disposed, and the protruding portion may have an inclination at least partially.
  • the partition walls 410 and 420 having the inclined protrusion may reflect light incident by the reflective layers 311 and 321 disposed thereon. Light directed from the light emitting device 350 to the reflective layers 311 and 321 may be reflected and transmitted to an outer direction of the display device 10, for example, above the partitions 410 and 420.
  • the first electrode layer 312 and the second electrode layer 322 may be disposed on the first reflective layer 311 and the second reflective layer 321, respectively.
  • the first electrode layer 312 is disposed directly on the first reflective layer 311.
  • the first electrode layer 312 may have a pattern substantially the same as that of the first reflective layer 311.
  • the second electrode layer 322 is disposed directly on the second reflective layer 321, and is spaced apart from the first electrode layer 312.
  • the second electrode layer 322 may have a pattern substantially the same as that of the second reflective layer 321.
  • the electrode layers 312 and 322 may cover the lower reflective layers 311 and 321, respectively. That is, the electrode layers 312 and 322 may be larger than the reflective layers 311 and 321 to cover end surfaces of the electrode layers 312 and 322. However, it is not limited thereto.
  • the electrode layers 312 and 322 may include a transparent conductive material.
  • the electrode layers 312 and 322 may include materials such as indium tin oxide (ITO), indium zinc oxide (IZO), and indium tin-zinc oxide (ITZO), but are not limited thereto.
  • the reflective layers 311 and 321 and the electrode layers 312 and 322 may have a structure in which at least one transparent conductive layer such as ITO, IZO, ITZO, and the like, and a metal layer such as silver and copper are stacked.
  • the reflective layers 311 and 321 and the electrode layers 312 and 322 may form a stacked structure of ITO / silver (Ag) / ITO.
  • the first reflective layer 311 and the first electrode layer 312 disposed on the first partition 410 may form the first electrode 310.
  • the first electrode 310 may protrude to an area extending from both ends of the first partition wall 410, whereby the first electrode 310 may contact the insulating substrate layer 300 in the protruding area.
  • the second reflective layer 321 and the second electrode layer 322 disposed on the second partition 420 may form the second electrode 320.
  • the second electrode 320 may protrude to an area extending from both ends of the second partition wall 420, whereby the second electrode 320 may contact the insulating substrate layer 300 in the protruding area. have.
  • the first electrode 310 and the second electrode 320 may be disposed to cover the entire areas of the first partition 410 and the second partition 420, respectively. However, as described above, the first electrode 310 and the second electrode 320 are spaced apart from each other to face each other. As described later, the first insulating layer 510 may be disposed between the electrodes, and the light emitting device 350 may be disposed thereon.
  • the first reflective layer 311 may receive a driving voltage from the first thin film transistor 120
  • the second reflective layer 321 may receive a power supply voltage from the power line 161.
  • 310 and the second electrode 320 receives a driving voltage and a power supply voltage, respectively.
  • the first electrode 310 may be electrically connected to the first thin film transistor 120
  • the second electrode 320 may be electrically connected to the power line 161.
  • the first contact electrode 361 and the second contact electrode 362 disposed on the first electrode 310 and the second electrode 320 may receive the driving voltage and the power supply voltage.
  • the driving voltage and the power supply voltage may be transmitted to the light emitting device 350, and light may be emitted while a current flows in the light emitting device 350.
  • the first insulating layer 510 is disposed on a portion of the first electrode 310 and the second electrode 320.
  • the first insulating layer 510 may be disposed in a space between the first electrode 310 and the second electrode 320.
  • the first insulating layer 510 may have an island or linear shape formed along a space between the first electrode branch 310B and the second electrode branch 320B in plan view.
  • the light emitting device 350 is disposed on the first insulating layer 510.
  • the first insulating layer 510 may be disposed between the light emitting element 350 and the insulating substrate layer 300.
  • the lower surface of the first insulating layer 510 may contact the insulating substrate layer 300, and the light emitting device 350 may be disposed on the upper surface of the first insulating layer 510.
  • the first insulating layer 510 may be disposed to cover ends of the electrodes 310 and 320 facing each other to electrically insulate the electrodes.
  • the first insulating layer 510 may overlap a portion of each of the electrodes 310 and 320, for example, a region in which the first electrode 310 and the second electrode 320 protrude in opposite directions.
  • the first insulating layer 510 may be disposed on the upper surfaces of the partitions 410 and 420 among regions on the electrodes 310 and 320. Accordingly, the lower surface of the first insulating layer 510 may contact the insulating substrate layer 300 and the electrodes 310 and 320. Some surfaces of the upper portions of the electrodes 310 and 320 where the first insulating layer 510 is not disposed may be exposed.
  • the light emitting device 350 may be disposed on the first insulating layer 510 so that both sides thereof are exposed. Accordingly, the contact electrodes 361 and 362 described below may contact the exposed upper surfaces of the electrodes 310 and 320 and both sides of the light emitting device 350.
  • the first insulating layer 510 may cover an upper surface of a region in which the first electrode 310 and the second electrode 320 protrude in opposite directions.
  • the first insulating layer 510 may protect the overlapping regions of the electrodes 310 and 320 and electrically insulate them from each other.
  • damage to the light emitting device 350 may be prevented by preventing the first conductive semiconductor layer 351 and the second conductive semiconductor layer 352 of the light emitting device 350 from directly contacting other substrates.
  • At least one light emitting device 350 may be disposed between the first electrode 310 and the second electrode 320. In FIG. 1, only a light emitting device 350 that emits light of the same color is disposed in each pixel PX. However, the present invention is not limited thereto, and as described above, the light emitting devices 350 that emit light of different colors may be disposed together in one pixel PX.
  • the length h of the long axis of the light emitting device 350 is equal to a distance between the first electrode 310 and the second electrode 320, such as the first electrode 310 and the second electrode 320. It may be longer than the spaced apart interval l1 between the sides facing each other, but may be shorter than the spaced apart interval l2 between the centers of the first electrode 310 and the second electrode 320. Accordingly, one end of the light emitting device 350 may contact the first electrode 310 and the other end may contact the second electrode 320. In addition, contact electrodes 361 and 362 to be described later may be smoothly and electrically contacted at both ends of the light emitting device 350.
  • the light emitting device 350 may be a light emitting diode.
  • the light emitting device 350 may be a nanostructure having a size of approximately nano units.
  • the light emitting device 350 may be an inorganic light emitting diode made of an inorganic material.
  • the light emitting device 350 is an inorganic light emitting diode, when a light emitting material having an inorganic crystal structure is disposed between two electrodes facing each other and an electric field is formed in the light emitting material in a specific direction, the inorganic light emitting diode has a specific polarity. It can be aligned between the two electrodes.
  • the light emitting device 350 may include the first conductive semiconductor layer 351, the active material layer 353, the second conductive semiconductor layer 352, and the like.
  • the second electrode material layer 357 may have a stacked structure.
  • the stacking order of the light emitting device 350 is a first conductivity type semiconductor layer 351, an active material layer 353, a second conductivity type semiconductor layer 352, and a second direction in a direction parallel to the insulating substrate layer 300.
  • An electrode material layer 357 may be disposed.
  • the light emitting device 350 in which the plurality of layers are stacked may be disposed in a horizontal direction parallel to the insulating substrate layer 300.
  • the first conductivity-type semiconductor layer 351 of the light emitting device 350 is electrically connected to one side of the first electrode 310 or the second electrode 320 of the first electrode 310.
  • the second conductive semiconductor layer 352 or the second electrode material layer 357 of the light emitting device 350 may be electrically connected to the other side of the first electrode 310 or the second electrode 320. have.
  • electrons are injected into the first conductive semiconductor layer 351 of the light emitting device 350. Holes may be injected into the second conductive semiconductor layer 352 or the second electrode material layer 357.
  • Electrons and holes injected into the light emitting device 350 may be recombined in the active material layer 353 to emit light of a specific wavelength band.
  • the present invention is not limited thereto.
  • the first conductivity-type semiconductor layer 351 of the light emitting device 350 is electrically connected to the second electrode 320, and the second conductivity-type semiconductor layer 352 is electrically connected to the first electrode 310. It may be electrically connected. A more detailed description of the structure of the light emitting device 350 will be described later.
  • the second insulating layer 520 is disposed on the first insulating layer 510, and may be disposed to overlap at least some regions on the first electrode 310, the second electrode 320, and the light emitting device 350. .
  • the second insulating layer 520 may include an opening 520P to expose a portion of the first insulating layer 510.
  • the opening 520P may be formed by forming a second insulating layer 520 to cover all of the first insulating layer 510 and then patterning the same when the display device 10 is manufactured.
  • the second insulating layer 520 may perform a function of protecting and fixing the light emitting device 350 arranged between the first electrode 310 and the second electrode 320.
  • the second insulating layer 520 may be disposed on the upper surface and the outer surface of the light emitting device 350. However, both side surfaces of the light emitting device 350 are disposed to be exposed. That is, the length of the second insulating layer 520 disposed on the top surface of the light emitting device 350 in cross section is shorter than that of the light emitting device 350 in the axial direction, so that the second insulating layer 520 is the light emitting device 350. It may be recessed inwardly than both sides of the).
  • the first insulating layer 510, the light emitting device 350, and the second insulating layer 520 may be stacked side by side.
  • the contact electrodes 361 and 362 to be described later may be in smooth contact with both ends of the light emitting device 350.
  • the present invention is not limited thereto, and both sides of the second insulating layer 520 may be aligned with the length of the light emitting device 350.
  • the second insulating layer 520 may include an opening 520P to induce uniform alignment of the plurality of light emitting devices 350 between the first electrode 310 and the second electrode 320.
  • the second insulating layer 520 may be patterned through a dry etching process or a wet etching process to form the openings 520P.
  • the first insulating layer 510 and the second insulating layer 520 include materials having different etching selectivity from each other. can do. Accordingly, when the opening 520P is formed by patterning the second insulating layer 520, the first insulating layer 510 may not be damaged.
  • Contact electrodes 361 and 362, which will be described later, may contact the light emitting device 350 on the first insulating layer 510 exposed by the opening 520P.
  • FIG. 5 is a cross-sectional view illustrating a part of the display device of FIG. 1.
  • FIG. 5 illustrates only the first insulating layer 510 and the opening 520P disposed on the first electrode 310 and the second electrode 320.
  • the cross-sectional structure of the opening portion 520P will be described in more detail with reference to FIG. 5.
  • the second insulating layer 520 is disposed on the first insulating layer 510, and the opening 520P may be formed in the region where the light emitting device 350 is disposed by patterning the second insulating layer 520.
  • the forming of the openings 520P by patterning the second insulating layer 520 may be performed through conventional dry etching or wet etching.
  • the first insulating layer 510 and the second insulating layer 520 may include materials having different etching selectivity.
  • the first insulating layer 510 may also function as an etching stopper. Accordingly, the first insulating layer 510 may maintain its shape and form an opening 520P. A more detailed description will be described later.
  • the first insulating layer 510 may be exposed to the outside by the opening 520P, and as described above, the strength of the electric field by the AC power may be strong in the exposed region.
  • An area of the second insulating layer 520 on the first insulating layer 510 may have a weaker electric field than the area exposed by the opening 520P. Accordingly, a spatial change in the electric field strength between the region where the second insulating layer 520 is present and the opening 520P may occur.
  • the spatial variation of the electric field strength may apply a stronger dielectric actuation force (F DEP ) to the light emitting device 350, and the light emitting device 350 may be preferentially disposed on the opening 520P. .
  • F DEP dielectric actuation force
  • a region of the upper surface of the first electrode 310 and the second electrode 320 protruding from the insulating substrate layer 300 by the first partition 410 and the second partition 420 is first insulating.
  • the layer 510 and the second insulating layer 520 may be patterned and exposed. In the exposed region, contact electrodes 361 and 362, which will be described later, may be contacted to be electrically connected to the first electrode 310 and the second electrode 320.
  • the first contact electrode 361 and the second electrode disposed on the first electrode 310 on the second insulating layer 520 and overlapping at least a portion of the second insulating layer 520.
  • a second contact electrode 362 disposed on the electrode 320 and overlapping at least a portion of the second insulating layer 520 may be disposed.
  • the first contact electrode 361 is disposed on the first electrode 310 to cover it, and a bottom surface thereof may partially contact the light emitting device 350, the first insulating layer 510, and the second insulating layer 520. have. One end of the first contact electrode 361 in the direction in which the second electrode 320 is disposed is disposed on the second insulating layer 520.
  • the second contact electrode 362 may be disposed on the second electrode 320 to cover it, and a bottom surface thereof may partially contact the light emitting device 350, the first insulating layer 510, and the third insulating layer 530. have. Both ends of the second contact electrode 362 in the direction in which the first electrode 310 is disposed are disposed on the third insulating layer 530.
  • the first contact electrode 361 and the second contact electrode 362 may be disposed on the upper surfaces of the first electrode 310 and the second electrode 320, respectively.
  • the first contact electrode 361 and the second contact electrode 362 may have a first electrode layer 312 and a second electrode layer 322 at upper surfaces of the first electrode 310 and the second electrode 320, respectively.
  • the first insulating layer 510 and the second insulating layer 520 are disposed to cover the first electrode 310 and the second electrode 320 on the upper surfaces of the first partition wall 410 and the second partition wall 420.
  • the first and second electrode layers 312 and 322 may be patterned to expose the first and second electrode layers 312 and 322, respectively. The exposed regions may be electrically connected to the contact electrodes 361 and 362.
  • first contact electrode 361 and the second contact electrode 362 contact one end and the other end of the light emitting device 350, for example, the first conductive semiconductor layer 351 and the electrode material layer 357, respectively. Can be. Accordingly, the first contact electrode 361 and the second contact electrode 362 may transmit an electric signal applied to the first electrode layer 312 and the second electrode layer 322 to the light emitting device 350.
  • the first contact electrode 361 and the second contact electrode 362 may be spaced apart from each other on the second insulating layer 520 or the third insulating layer 530. That is, the first contact electrode 361 and the second contact electrode 362 are in contact with the light emitting device 350 and the second insulating layer 520 or the third insulating layer 530 together, but the second insulating layer 520 ) May be electrically insulated by being spaced apart in the stacked direction. Therefore, the first contact electrode 361 and the second contact electrode 362 may receive different power from the first thin film transistor 120 and the power line 161, respectively.
  • the first contact electrode 361 may be a driving voltage applied from the first thin film transistor 120 to the first electrode 310, and the second contact electrode 362 may be a second electrode (not shown) in the power line 161.
  • the common power supply voltage applied to 320 may be applied. However, it is not limited thereto.
  • the contact electrodes 361 and 362 may include a conductive material.
  • it may include ITO, IZO, ITZO, aluminum (Al), and the like. However, it is not limited thereto.
  • the contact electrodes 361 and 362 may include the same material as the electrode layers 312 and 322.
  • the contact electrodes 361 and 362 may be disposed in substantially the same pattern on the electrode layers 312 and 322 to be in contact with the electrode layers 312 and 322.
  • the first contact electrode 361 and the second contact electrode 362 contacting the first electrode layer 312 and the second electrode layer 322 are applied to the first electrode layer 312 and the second electrode layer 322.
  • the received electrical signal may be transmitted to the light emitting device 350.
  • the third insulating layer 530 may be disposed on the first contact electrode 361 to electrically insulate the first contact electrode 361 and the second contact electrode 362 from each other.
  • the third insulating layer 530 is disposed to cover the first contact electrode 361, but does not overlap a portion of the light emitting device 350 so that the light emitting device 350 may contact the second contact electrode 362. May be arranged so as not to.
  • the third insulating layer 530 may partially contact the first contact electrode 361, the second contact electrode 362, and the second insulating layer 520 on the upper surface of the second insulating layer 520.
  • the third insulating layer 530 may be disposed to cover one end of the first contact electrode 361 on the top surface of the second insulating layer 520. Accordingly, the third insulating layer 530 may protect the first contact electrode 361 and electrically insulate the first contact electrode 361 and the second contact electrode 362.
  • One end of the third insulating layer 530 in the direction in which the second electrode 320 is disposed may be aligned with one side of the second insulating layer 520.
  • the third insulating layer 530 may be omitted in the display device 10. Accordingly, the first contact electrode 361 and the second contact electrode 362 may be disposed on substantially the same plane, and the first contact electrode 361 and the second contact by the passivation layer 550 to be described later. The electrodes 362 may be electrically insulated from each other.
  • the passivation layer 550 may be formed on the third insulating layer 530 and the second contact electrode 362, and may function to protect members disposed on the insulating substrate layer 300 against an external environment. .
  • the passivation layer 550 may cover them. That is, the passivation layer 550 may be disposed to cover the first electrode 310, the second electrode 320, the light emitting device 350, and the like.
  • the passivation layer 550 may be formed on the first contact electrode 361 and the second contact electrode 362. In this case, the passivation layer 550 may electrically insulate the first contact electrode 361 and the second contact electrode 362 from each other.
  • Each of the first insulating layer 510, the second insulating layer 520, the third insulating layer 530, and the passivation layer 550 may include an inorganic insulating material.
  • the first insulating layer 510, the second insulating layer 520, the third insulating layer 530, and the passivation layer 550 may be formed of silicon oxide (SiOx), silicon nitride (SiNx), and silicon oxynitride ( Materials such as SiO x N y), aluminum oxide (Al 2 O 3 ), aluminum nitride (AlN), and the like.
  • the first insulating layer 510, the second insulating layer 520, the third insulating layer 530, and the passivation layer 550 may be made of the same material, or may be made of different materials. In addition, various materials for providing insulation to the first insulating layer 510, the second insulating layer 520, the third insulating layer 530, and the passivation layer 550 may be applicable.
  • the first insulating layer 510 and the second insulating layer 520 may have different etching selectivity.
  • the first insulating layer 510 includes silicon oxide (SiOx)
  • the second insulating layer 520 may include silicon nitride (SiNx).
  • the first insulating layer 510 includes silicon nitride (SiNx)
  • the second insulating layer 520 may include silicon oxide (SiOx).
  • SiOx silicon oxide
  • the light emitting device 350 may be manufactured by an epitaxial growth method on a substrate.
  • a seed crystal layer for forming a semiconductor layer may be formed on a substrate, and a desired semiconductor material may be deposited and grown.
  • a desired semiconductor material may be deposited and grown.
  • FIG. 7 is a schematic view of a light emitting device according to one embodiment.
  • the light emitting device 350 includes an active material layer 353 and an electrode material layer disposed between the plurality of conductive semiconductor layers 351 and 352 and the plurality of conductive semiconductor layers 351 and 352. 357 and an insulating material layer 358. Electrical signals applied from the first electrode 310 and the second electrode 320 may be transmitted to the active material layer 353 through the plurality of conductive semiconductor layers 351 and 352 to emit light.
  • the light emitting device 350 is disposed between the first conductive semiconductor layer 351, the second conductive semiconductor layer 352, the first conductive semiconductor layer 351, and the second conductive semiconductor layer 352.
  • the active material layer 353 may be disposed, the electrode material layer 357 and the insulating material layer 358 may be disposed on the second conductivity-type semiconductor layer 352.
  • the first conductive semiconductor layer 351, the active material layer 353, the second conductive semiconductor layer 352, and the electrode material layer 357 are sequentially stacked in the longitudinal direction. Although the structure is shown, it is not limited thereto.
  • the electrode material layer 357 may be omitted, and in some embodiments, may be disposed on at least one of both sides of the first conductive semiconductor layer 351 and the second conductive semiconductor layer 352.
  • the light emitting device 350 of FIG. 7 will be described by way of example.
  • the first conductive semiconductor layer 351 may be an n-type semiconductor layer.
  • the first conductivity-type semiconductor layer 351 may have In x Al y Ga 1-xy N (0 ⁇ x ⁇ 1,0 ⁇ y ⁇ 1 , Semiconductor material having a chemical formula of 0 ⁇ x + y ⁇ 1).
  • the first conductive semiconductor layer 351 may be doped with a first conductive dopant.
  • the first conductive dopant may be Si, Ge, Sn, or the like.
  • the length of the first conductive semiconductor layer 351 may have a range of 1.5 ⁇ m to 5 ⁇ m, but is not limited thereto.
  • the second conductive semiconductor layer 352 may be a p-type semiconductor layer.
  • the second conductivity-type semiconductor layer 352 may have In x Al y Ga 1-xy N (0 ⁇ x ⁇ 1,0 ⁇ y ⁇ 1 , Semiconductor material having a chemical formula of 0 ⁇ x + y ⁇ 1).
  • the second conductive semiconductor layer 352 may be doped with a second conductive dopant.
  • the second conductive dopant may be Mg, Zn, Ca, Se, Ba, or the like.
  • the length of the second conductivity-type semiconductor layer 352 may range from 0.08 ⁇ m to 0.25 ⁇ m, but is not limited thereto.
  • the active material layer 353 is disposed between the first conductivity type semiconductor layer 351 and the second conductivity type semiconductor layer 352 and may include a material having a single or multiple quantum well structure.
  • the active material layer 353 includes a material having a multi quantum well structure, a quantum layer and a well layer may be alternately stacked.
  • the active material layer 353 may emit light by combining electron-hole pairs according to an electrical signal applied through the first conductive semiconductor layer 351 and the second conductive semiconductor layer 352.
  • the active material layer 353 may include a material such as AlGaN, AlInGaN.
  • the active material layer 353 has a multi-quantum well structure.
  • the quantum layer may include AlGaN or AlInGaN
  • the well layer may include a material such as GaN or AlGaN.
  • the active material layer 353 may have a structure in which a kind of semiconductor material having a large band gap energy and a semiconductor material having a small band gap energy are alternately stacked with each other, It may also include other Group 3 to Group 5 semiconductor materials depending on the wavelength band. Accordingly, the light emitted by the active material layer 353 is not limited to light in the blue wavelength band, and may emit light in the red and green wavelength bands in some cases.
  • the length of the active material layer 353 may have a range of 0.05 ⁇ m to 0.25 ⁇ m, but is not limited thereto.
  • Light emitted from the active material layer 353 may be emitted to both sides as well as the longitudinal outer surface of the light emitting device 350. That is, the light emitted from the active material layer 353 is not limited in one direction.
  • the electrode material layer 357 may be an ohmic contact electrode. However, the present invention is not limited thereto, and may be a Schottky contact electrode.
  • the electrode material layer 357 may include a conductive metal.
  • the electrode material layer 357 may include at least one of aluminum (Al), titanium (Ti), indium (In), gold (Au), and silver (Ag).
  • the electrode material layer 357 may include the same material or may include different materials. However, it is not limited thereto.
  • the insulating material layer 358 may be formed outside the light emitting device 350 to protect the light emitting device 350.
  • the insulating material layer 358 is formed to surround the side surface of the light emitting device 350, so that both ends of the light emitting device 350 in the longitudinal direction, for example, the first conductive semiconductor layer 351 and the second The conductive semiconductor layer 352 may not be formed at both ends.
  • the insulating material layer 358 may include materials having insulating properties, for example, silicon oxide (SiO x ), silicon nitride (SiN x ), silicon oxynitride (SiO x N y ), aluminum nitride (Aluminum nitride, AlN), aluminum oxide (Aluminum oxide, Al 2 O 3 ) and the like. Accordingly, an electrical short circuit that may occur when the active material layer 353 is in direct contact with the first electrode 310 or the second electrode 320 may be prevented. In addition, since the insulating material layer 358 includes the active material layer 353 to protect the outer surface of the light emitting device 350, it is possible to prevent a decrease in luminous efficiency.
  • the insulating material layer 358 may extend in the longitudinal direction to cover the first conductive semiconductor layer 351 to the electrode material layer 357.
  • the present invention is not limited thereto, and the insulating material layer 358 covers only the first conductive semiconductor layer 351, the active material layer 353, and the second conductive semiconductor layer 352, or the outer surface of the electrode material layer 357. Covering only a portion of the portion of the second electrode material layer 357 may be exposed.
  • insulating material layer 358 may be surface treated to disperse and disperse with other insulating material layers 358 in solution.
  • the light emitting device 350 in a solution may be maintained in a dispersed state so that the light emitting device 350 may be aligned without being bundled with each other between the first electrode 310 and the second electrode 320.
  • the insulating material layer 358 may be hydrophobic or hydrophilic to maintain a dispersed state in the solution.
  • the thickness of the insulating material layer 358 may range from 0.5 ⁇ m to 1.5 ⁇ m, but is not limited thereto.
  • the light emitting device 350 may be cylindrical. However, the shape of the light emitting device 350 is not limited thereto, and may have various shapes such as a cube, a cube, a hexagonal column, and the like.
  • the light emitting device 350 may have a length h of 1 ⁇ m to 10 ⁇ m or 2 ⁇ m to 5 ⁇ m, and preferably, a length of about 4 ⁇ m.
  • the diameter of the light emitting device 350 may have a range of 400nm to 700nm, preferably has a thickness of about 500nm.
  • FIGS. 8 to 12 are top plan views schematically illustrating a method of manufacturing a display device according to an exemplary embodiment.
  • a plurality of electrodes 310 and 320 are formed on the insulating substrate layer 300.
  • the forming of the plurality of electrodes 310 and 320 may be formed by patterning a metal or an organic material by performing a conventional mask process.
  • the first electrode stem 310S and the second electrode stem 320S extend in the first direction D1 and are spaced apart from each other to face each other.
  • the first electrode stem 310S is electrically separated from and adjacent to the neighboring pixels PX, but in FIG. 8, the first electrode stem 310S also includes a plurality of pixels adjacent to one end thereof. May extend to (PX).
  • One end of the first electrode stem 310S and the second electrode stem 320S may be connected to a signal applying pad (not shown) so that AC power may be applied when the light emitting device 350 is to be described later.
  • the first electrode branch 310B and the second electrode branch 320B are branched from the first electrode stem 310S and the second electrode stem 320S, respectively, and extend in the second direction D2. As described above, the first electrode branch 310B and the second electrode branch 320B extend in opposite directions, and are spaced apart from the second electrode stem 320S and the first electrode stem 310S, respectively. Is terminated in a closed state.
  • the first electrode 310 of FIG. 8 has a first electrode stem 310S extending to a neighboring pixel PX so that the first electrode of each pixel PX is positioned. The same is true except that it is electrically connected to the stem 310S. Detailed description thereof may be omitted.
  • the first insulating layer 510 of FIG. 4 may be disposed on the first electrode 310 and the second electrode 320. As described above, the first insulating layer 510 is disposed to cover a portion of the first electrode 310 and the second electrode 320, and may protect or electrically insulate the first insulating layer 510.
  • a second insulating layer 520 is formed on the electrodes 310 and 320 and the first insulating layer 510 (shown in FIG. 4).
  • a portion of the second insulating layer 520 is patterned to form the opening 520P.
  • the arrangement, structure, and the like of the opening 520P are the same as described above with reference to FIGS. 1 and 2. Detailed description will be omitted.
  • a plurality of light emitting devices 350 are disposed in an area overlapping the first electrode branch 310B and the second electrode branch 320B on the opening 520P.
  • a solution including the light emitting device 350 is coated between the first electrode branch 310B and the second electrode branch 320B.
  • an AC power is applied from a signal applying pad (not shown) connected to one end of the first electrode stem 310S and the second electrode stem 320S to align the light emitting devices 350.
  • the AC power applied from the signal applying pad may form capacitance due to an electric field between the first electrode branch 310B and the second electrode branch 320B.
  • the light emitting device 350 in the coated solution may receive a Dielectrophoresis Force (DEP Force) by the capacitance by the electric field.
  • DEP Force Dielectrophoresis Force
  • the light emitting device 350 may be aligned between the first electrode branch 310B and the second electrode branch 320B by a dielectric phoretic force.
  • One end of the light emitting device 350 subjected to the DEP force is connected to the first electrode branch 310B, and the other end of the light emitting device 350 has both sides of the second electrode branch 320B. In each can be connected.
  • the electrophoretic force applied to the light emitting device 350 by the capacitance may cause the light emitting device 350 to have a predetermined direction between the electrodes 310 and 320.
  • the first conductivity-type semiconductor layer 351 of the light emitting device 350 is connected at one side in the direction of the first electrode branch 310B or the second electrode branch 320B of the first electrode 310.
  • the second conductivity type semiconductor layer 352 may be connected to the second electrode branch 320B or the other side of the first electrode 310.
  • the present invention is not limited thereto, and the light emitting devices 350 may be arranged in arbitrary directions between the electrodes 310 and 320.
  • the intensity of the electric field generated by the AC power by the opening portion 520P may be different.
  • the first insulating layer 510 in the region overlapping the opening 520P may be exposed to the outside, and the other region may be covered by the second insulating layer 520.
  • the region in which the first insulating layer 510 is exposed to the outside is strongly formed in the electric field, and the second insulating layer 520 The area covered by the weak electric field is formed. Accordingly, a spatial change in the electric field strength may occur between the plurality of openings 520P, and the spatial change in the electric field strength may change the dielectric force F DEP applied to the light emitting device 350. Stronger electrophoretic force F DEP is applied to the opening 520P having the strongest electric field, and the light emitting device 350 may be preferentially aligned on the opening 520P.
  • the strength of the electric field may vary depending on the material or thickness of the second insulating layer 520, the type of the solution including the light emitting device 350, and the like.
  • the solution including the light emitting device 350 may be propylene glycol
  • the second insulating layer 520 may be silicon oxide (SiOx) or polyimide (PI).
  • the thickness of the second insulating layer 520 may be 0.3 ⁇ m to 2.0 ⁇ m.
  • the dielectrophoretic force F DEP applied to the light emitting device 350 on the opening 520P may be 7 to 32 times greater. That is, the light emitting device 350 may be aligned only on the opening 520P and may not be aligned on the second insulating layer 520.
  • the light emitting devices are formed by forming contact electrodes 361 and 362 on the electrodes 310 and 320. Contact with 350.
  • a plurality of insulating layers may be disposed on the electrodes 310 and 320.
  • the contact electrodes 361 and 362 may contact both sides of the light emitting device 350 and the upper surfaces of the partitions 410 and 420 of the electrodes 310 and 320.
  • the display device 10 of FIG. 1 may be manufactured by electrically separating the first electrode stem 310S along the cut portion CB.
  • the method of electrically separating the first electrode stem 310S is not particularly limited.
  • the first electrode 310 located in the cutout CB may be disconnected using a laser.
  • the first electrode stem 310S may be disposed to be electrically spaced apart from the neighboring pixels PX.
  • first electrode 310 and the second electrode (CNTD) on the first electrode stem 310S and the second electrode contact hole CNTS on the second electrode stem 320S may be formed.
  • 320 may be electrically connected to the first thin film transistor 120 and the power electrode 162 described above. Accordingly, a current due to a driving voltage and a power supply voltage may flow between the first electrode 310 and the second electrode 320 and may emit light from the light emitting device 350.
  • the display device 10 forms an opening 520P of the second insulating layer 520 on the first electrode 310 and the second electrode 320 to form a light emitting device. It can be induced 350 to be aligned to a particular area. Accordingly, the light emitting devices 350 may be uniformly aligned in one pixel PX of the display device 10, and may have uniform luminance for each pixel PX, and according to the alignment of the light emitting devices 350. It is possible to prevent the light emitted from the pixel PX.
  • 13 to 15 are plan views schematically illustrating display devices according to other exemplary embodiments.
  • the opening 520P may be disposed closer to one electrode, for example, the first electrode 310, between the first electrode 310 and the second electrode 320.
  • the center of the opening 520P_1 is not aligned with the center between the first electrode 310 and the second electrode 320, and is moved toward the first electrode 310. Can be arranged.
  • the first electrode 310 may be wider than the second electrode 320 in the region exposed by the opening 520P_1. Accordingly, in the display device 10_1 of FIG. 12, the first insulating layer 510 exposed on the first electrode 310 and the second electrode 320 with respect to the opening 520P_1 may have an asymmetric structure.
  • the intensity of the electric field formed by the AC power applied to align the light emitting devices 350 may be larger in the area where the exposed first insulating layer 510 is larger.
  • the spatial change of the electric field intensity is larger, and the dielectric force F applied to the light emitting device 350 is increased. DEP ) may act more strongly. Accordingly, the light emitting device 350 may be more effectively aligned on the opening 520P.
  • the opening 520P has a shape different from that of FIG. 1.
  • the width d2 measured in the second direction D2 of the opening 520P_2 may be shortened toward the center of the electrodes 310 and 320.
  • the width d2_2 measured in the second direction D2 at the center of the opening 520P_2 is longer than the width d2'_2 measured in the second direction D2 at both ends of the opening 520P_2. Accordingly, the opening 520P_2 may be formed so that the vertex has a curvature round.
  • the display device 10_3 may have a width d2_3 measured in the second direction D2 at the center of the opening 520P_3 in the second direction at both ends of the opening 520P_3. It may be shorter than the width d2'_3 measured by (D2).
  • the openings 520P_3 may be formed on the electrodes 310 and 320. 510 may maximize the spatial change of the exposed area. Accordingly, the above-described spatial variation of the electric field strength may be improved, and the alignment effect of the light emitting device 350 may be further improved.
  • the opening 520P is formed like the display device 10_1 of FIG. 13.
  • the first insulating layer 510 disposed in the region overlapping with the first electrode 310 and the second electrode 320 may be an asymmetrical structure.
  • the light emitting device 350 may be aligned with the opening 520P by transmitting a stronger dielectric kinetic force F DEP to the light emitting device 350.
  • the display device 10 is not limited to the shape of the first electrode 310 and the second electrode 320 in a linear or bar shape as shown in FIG.
  • the first electrode 310 and the second electrode 320 may have a circular shape or a fan shape.
  • 16 is a plan view illustrating a display device according to another exemplary embodiment.
  • the first electrode branch 310B_4 and the second electrode branch 320B_4 are connected to the connection 310B1_4, respectively. , 320B1_4) and the opposite parts 310B2_4 and 320B2_4 may be further included. Since the first electrode branch part 310B_4 and the second electrode branch part 320B_4 are the same as those of the display device 10 of FIG. 1 except that the formation of the first electrode branch part 310B_4 and the second electrode branch part 320B_4 is different, the difference will be described below.
  • the second electrode branch part 320B_4 is branched from the second electrode stem part 320S_4 but connected to one end of the second electrode connection part 320B1_4 and the second electrode connection part 320B1_4 extending in the second direction D2. It may include a second electrode opposing portion 320B2_4 having a planar circular shape. One end of the second electrode connection part 320B1_4 may be connected to the second electrode stem part 320S_4, and the other end may be connected to the second electrode opposing part 320B2_4.
  • the second electrode connection part 320B1_4 may have substantially the same shape as the second electrode branch part 320B of FIG. 1.
  • the second electrode opposing portion 320B2_4 may be an area in which the light emitting element 350 described later is disposed in the second electrode branch portion 320B_4.
  • the second electrode opposing portion 320B2_4 may have a circular shape in plan view, and a plurality of light emitting devices 350 may be disposed along the outer surface of the second electrode opposing portion 320B2_4. That is, the light emitting devices 350 may not be aligned in one direction but may be aligned in a circle on the second electrode opposing portion 320B2_4.
  • the first electrode branch 310B_4 is branched from the first electrode stem 310S_4 and connected to one end of the first electrode connection 310B1_4 and the first electrode connection 310B1_4 extending in the second direction D2.
  • the first electrode opposing portion 310B2_4 may be disposed in a circle so as to surround the outer surface of the second electrode opposing portion 320B2_4 and terminate in a state spaced apart from the second electrode connecting portion 320B1_4.
  • One end of the first electrode connection part 310B1_4 may be connected to the first electrode stem part 310S_4, and the other end may be connected to the first electrode opposing part 310B2_4.
  • the first electrode connection part 310B1_4 may have substantially the same shape as the first electrode branch part 310B of FIG. 1.
  • the first electrode opposed portion 310B2_4 may be disposed to surround the first electrode opposed portion 310B2_4 at a predetermined interval along the outer surface of the second electrode opposed portion 320B2_4. That is, since the inner surface of the first electrode opposed portion 310B2_4 and the outer surface of the second electrode opposed portion 320B2_4 are spaced apart in parallel in a circle, the first electrode opposed portion 310B2_4 has a circular shape having an empty center.
  • the second electrode connecting part 320B1_4 may be terminated in a state spaced apart from the second electrode connection part 320B1_4. That is, the shape of the first electrode opposing portion 310B2_4 may have a fan shape having a central angle of 180 ° or more and an empty center.
  • the light emitting device 350 may be disposed between the first electrode opposite part 310B2_4 and the second electrode opposite part 320B2_4. One end of the light emitting device 350 may contact the inner surface of the first electrode opposing portion 310B2_4, and the other end may contact the outer surface of the second electrode opposing portion 320B2_4. ) May be arranged in a circle between the first electrode opposed portion 310B2_4 and the second electrode opposed portion 320B2_4.
  • the opening 520P_4 may expose the first insulating layer 510 (not shown in FIG. 15) that overlaps with a portion of the first electrode opposite part 310B2_4 and the second electrode opposite part 320B2_4.
  • the opening portion 520P_4 also has a fan shape like the first electrode opposing portion 310B2_4. May have
  • both ends of the opening portion 520P_4 may have a curvature, and the length of one end portion in the center direction of the second electrode opposing portion 320B2_4 of the both ends may be shorter than the length of the other end portion.
  • the above-mentioned dielectric force F DEP may act strongly on the opening 520P_4. That is, alignment of the light emitting device 350 to a predetermined region can be induced.
  • the present invention is not limited thereto, and the openings 520P_4 may have substantially the same length as the lengths of both ends thereof.
  • the region exposed by the opening portion 520P_4 may have a symmetrical or asymmetrical structure with respect to the spaced center of the first electrode opposed portion 310B2_4 and the second electrode opposed portion 320B2_4. Detailed description will be omitted.
  • the first insulating layer 510 may be omitted.
  • 17 is a cross-sectional view schematically illustrating a portion of a display device according to still another embodiment.
  • the first insulating layer 510 is omitted, and the second insulating patterned to expose a portion of the first electrode 310 and the second electrode 320 spaced apart from each other to face each other.
  • Layer 520 may be disposed.
  • the first electrode 310 and the second electrode 320 may be connected to an electrode material during the manufacturing process of the display device 10, thereby causing a short defect.
  • the first insulating layer 510 is formed to protect the first electrode 310 and the second electrode 320 and electrically insulate them.
  • the first electrode 310 and the second electrode 320 In the case of including a material such as gold (Au), even if the first insulating layer 510 is omitted, a short defect between the first electrode 310 and the second electrode 320 may not occur.
  • the first insulating layer 510 may be omitted, and an opening 520P (not shown in FIG. 17) may be formed using only the second insulating layer 520 to form a spatial change in electric field strength.
  • both ends of the light emitting device 350 may have a first electrode 310 and a second electrode 320 on a region in which the first electrode 310 and the second electrode 320 protrude in opposite directions. ) Can be directly contacted.
  • the opening 520P of the second insulating layer 520 may expose a portion of the first electrode 310 and the second electrode 320 to the outside.
  • the region exposed to the outside is a region in which the electric field intensity is strong, and the spatial change of the electric field intensity is large by the opening 520P. Accordingly, the light emitting device 350 may be disposed to directly contact between the first electrode 310 and the second electrode 320.
  • a plurality of members disposed on the second insulating layer 520 and the light emitting element 350, for example, the contact electrodes 361 and 362, the third insulating layer 530, the passivation layer 550, and the like, are illustrated in FIG. 4. Same as described above with reference. Detailed description thereof will be omitted.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Device Packages (AREA)
  • Vehicle Body Suspensions (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)
  • Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)

Abstract

표시 장치가 제공된다. 일 실시예에 따른 표시 장치는, 제1 전극, 상기 제1 전극과 이격되어 대향하도록 배치된 제2 전극, 상기 제1 전극과 상기 제2 전극을 덮도록 배치된 제1 절연층, 상기 제1 절연층 상의 적어도 일부에 배치되되, 상기 제1 전극 및 상기 제2 전극과 상기 제1 절연층이 중첩되는 영역 중 적어도 일부를 노출하는 제2 절연층 및 상기 제1 전극과 상기 제2 전극 사이에서 상기 노출된 제1 절연층 상에 배치된 적어도 하나의 발광소자를 포함하고, 상기 제2 절연층은 상기 제1 절연층을 노출시키며 상기 제1 전극 및 상기 제2 전극이 서로 대향하는 영역 상에서 서로 이격되어 배치된 적어도 하나의 개구부; 및 상기 개구부 사이의 영역인 브릿지부를 포함하며, 상기 발광소자는 상기 개구부 상에 배치될 수 있다.

Description

표시 장치
본 발명은 표시 장치에 관한 것으로, 더욱 상세하게는 무기 발광 다이오드 어레이를 포함하는 표시 장치에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 유기발광 표시 장치(Organic Light Emitting Display, OLED), 액정 표시 장치(Liquid Crystal Display, LCD) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치의 화상을 표시하는 장치로서 유기 발광 표시 패널이나 액정 표시 패널과 같은 표시 패널을 포함한다. 그 중, 발광 표시 패널로써, 발광 소자를 포함할 수 있는데, 예를 들어 발광 다이오드(Light Emitting Diode, LED)의 경우, 유기물을 형광 물질로 이용하는 유기 발광 다이오드(OLED), 무기물을 형광물질로 이용하는 무기 발광 다이오드 등이 있다.
유기 발광 다이오드(OLED)의 경우, 발광 소자의 형광물질로 유기물을 이용하는 것으로, 제조공정이 간단하며 표시 소자가 플렉시블한 특성을 가질 수 있는 장점이 있다. 그러나, 유기물은 고온의 구동환경에 취약하고, 청색 광의 효율이 상대적으로 낮은 것으로 알려져 있다.
반면에, 무기 발광 다이오드의 경우, 형광물질로 무기물 반도체를 이용하여, 고온의 환경에서도 내구성을 가지며, 유기 발광 다이오드에 비해 청색 광의 효율이 높은 장점이 있다. 또한, 기존의 무기 발광 다이오드 소자의 한계로 지적되었던 제조 공정에 있어서도, 유전영동(Dielectrophoresis, DEP)법을 이용한 전사방법이 개발되었다. 이에 유기 발광 다이오드에 비해 내구성 및 효율이 우수한 무기 발광 다이오드에 대한 연구가 지속되고 있다.
본 발명이 해결하고자 하는 과제는 발광 소자를 임의의 영역 내에만 배치되도록 유도하여 발광 소자를 균일하게 정렬하고, 각 화소의 휘도가 균일한 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는, 제1 전극, 상기 제1 전극과 이격되어 대향하도록 배치된 제2 전극, 상기 제1 전극과 상기 제2 전극을 덮도록 배치된 제1 절연층, 상기 제1 절연층 상의 적어도 일부에 배치되되, 상기 제1 전극 및 상기 제2 전극과 상기 제1 절연층이 중첩되는 영역 중 적어도 일부를 노출하는 제2 절연층 및 상기 제1 전극과 상기 제2 전극 사이에서 상기 노출된 제1 절연층 상에 배치된 적어도 하나의 발광소자를 포함하고, 상기 제2 절연층은 상기 제1 절연층을 노출시키며 상기 제1 전극 및 상기 제2 전극이 서로 대향하는 영역 상에서 서로 이격되어 배치된 적어도 하나의 개구부 및 상기 개구부 사이의 영역인 브릿지부를 포함하며, 상기 발광소자는 상기 개구부 상에 배치될 수 있다.
적어도 하나의 상기 개구부는 상기 제1 전극이 연장되는 방향인 제1 방향으로 배치되고, 상기 개구부는 이웃하는 다른 상기 개구부와 이격될 수 있다.
상기 제1 절연층 및 상기 제2 절연층은 식각 선택비가 다른 재료를 포함할 수 있다.
상기 제2 절연층은 상기 개구부의 중심을 기준으로 상기 제1 방향과 교차하는 방향인 제2 방향의 일 측 영역과 타 측 영역이 구분되고, 상기 브릿지부는 상기 일 측 영역과 상기 타 측 영역을 연결할 수 있다.
상기 브릿지부는 상기 제2 방향으로 연장될 수 있다.
상기 개구부는 제1 개구부 및 제1 개구부와 상기 제1 방향으로 이웃하여 이격된 제2 개구부를 포함하며, 상기 발광 소자는 상기 제1 개구부 상에 배치된 제1 발광 소자 및 제2 발광 소자 및 상기 제2 개구부 상에 배치된 제3 발광 소자를 포함할 수 있다.
상기 제1 발광 소자 및 상기 제2 발광 소자는 상기 제1 개구부 내에서 서로 이격되어 배치될 수 있다.
상기 제1 발광 소자가 상기 제2 발광 소자와 이격된 간격은 상기 제1 발광 소자가 상기 제3 발광 소자와 이격된 간격보다 짧을 수 있다.
상기 제1 개구부 및 상기 제2 개구부에 배치된 상기 발광 소자의 밀도는 상기 제1 개구부와 상기 제2 개구부 사이의 상기 브릿지부에 배치된 발광 소자의 밀도보다 클 수 있다.
상기 개구부는 상기 제1 전극 및 상기 제2 전극이 서로 대향하는 방향의 각 측부와 중첩되도록 배치될 수 있다.
상기 개구부의 중심은 상기 제2 전극보다 상기 제1 전극과 인접하여 배치되고, 상기 제1 전극과 상기 개구부가 중첩되는 제1 중첩부는 상기 제2 전극과 상기 개구부가 중첩되는 제2 중첩부보다 넓을 수 있다.
상기 개구부는 상기 제1 전극이 연장되는 방향인 제1 방향과 교차하는 방향인 제2 방향으로 측정된 폭은 상기 제1 전극 및 상기 제2 전극의 중심간의 이격된 간격보다 짧되, 상기 제1 전극과 상기 제2 전극의 서로 대향하는 각 측부간 이격된 간격보다 길 수 있다.
상기 개구부의 중심에서 상기 제1 방향으로 측정된 폭은 상기 개구부의 양 단부에서 상기 제1 방향으로 측정된 폭보다 짧을 수 있다.
상기 개구부의 상기 제2 방향으로 측정된 폭은 상기 발광 소자의 장축의 길이보다 길 수 있다.
상기 제1 전극은 제1 전극 연결부 및 상기 제1 전극 연결부와 연결되고 원형의 형상을 갖는 제1 전극 대향부를 포함하고, 상기 제2 전극은 상기 제1 전극 대향부와 이격되어 외면을 둘러싸도록 배치되되 상기 제1 전극 연결부와 이격된 상태로 종지된 제2 전극 대향부 및 상기 제2 전극 대향부와 연결된 제2 전극 연결부를 포함할 수 있다.
상기 발광 소자는 상기 제1 전극 대향부 및 상기 제2 전극 대향부가 이격된 사이에 배치되되, 상기 발광 소자의 일 단은 상기 제2 전극 대향부 상에 배치되고, 상기 발광 소자의 타 단은 상기 제1 전극 대향부 상에 배치될 수 있다.
상기 과제를 해결하기 위한 다른 실시예에 따른 표시 장치는, 제3 방향으로 연장되고, 서로 이격되어 배치되는 제1 전극 줄기부 및 제2 전극 줄기부, 상기 제1 전극 줄기부에서 분지되고 상기 제3 방향과 교차하는 제4 방향으로 연장되어 배치된 적어도 하나의 제1 전극 가지부, 상기 제2 전극 줄기부에서 분지되고, 상기 제4 방향으로 연장되어 배치된 제2 전극 가지부, 상기 제1 전극 가지부 및 상기 제2 전극 가지부를 덮는 제1 절연층, 상기 제1 절연층 상의 적어도 일부에 배치되되, 상기 제1 전극 가지부 및 상기 제2 전극 가지부와 상기 제1 절연층이 중첩되는 영역 중 적어도 일부를 노출하는 제2 절연층, 상기 제1 전극 가지부와 상기 제2 전극 가지부 사이에서 상기 노출된 제1 절연층 상에 배치된 적어도 하나의 발광소자 및 상기 제1 전극 가지부 및 상기 발광 소자의 일 단부와 접촉되는 제1 접촉 전극, 및 상기 제2 전극 가지부 및 상기 발광 소자의 타 단부와 접촉되는 제2 접촉 전극을 포함하고, 상기 제2 절연층은 상기 제1 절연층을 노출시키며 상기 제1 전극 가지부 및 상기 제2 전극 가지부가 서로 대향하는 영역 상에서 서로 이격되어 배치된 적어도 하나의 개구부 및 상기 개구부 사이의 영역인 브릿지부를 포함하며, 상기 발광소자는 상기 개구부 상에 배치될 수 있다.
상기 제1 절연층 및 상기 제2 절연층은 식각 선택비가 다른 재료를 포함할 수 있다.
상기 제1 절연층 및 상기 제2 절연층은 상기 개구부의 상기 제4 방향의 양 단부와 이격된 영역에서 패터닝되어 상기 제1 전극 가지부와 상기 제2 전극 가지부가 노출되고, 상기 제1 접촉 전극 및 상기 제2 접촉 전극은 각각 상기 노출된 제1 전극 가지부 및 제2 전극 가지부와 접촉할 수 있다.
상기 발광 소자의 상기 일 단부는 상기 제1 전극 가지부와 전기적으로 연결되고, 상기 타 단부는 상기 제2 전극 가지부와 전기적으로 연결되며, 상기 발광 소자의 상기 일 단부는 n형으로 도전된 반도체를 포함하고, 상기 타 단부는 p형으로 도전된 반도체를 포함할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 표시 장치는, 제1 전극과 제2 전극 상의 절연층 중 일부 영역을 노출시키는 개구부 패턴을 포함하여, 발광 소자의 정렬을 상기 개구부 패턴 내로 유도할 수 있다. 따라서, 상기 개구부 패턴은 제1 전극과 제2 전극이 대향하는 영역 상에서 일정 간격을 가지고 이격되어 배치됨으로써 발광 소자를 균일하게 정렬할 수 있다. 이에 따라, 표시 장치는 각 화소마다 균일한 휘도를 가질 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 평면도이다.
도 2는 도 1의 A 부분을 확대한 확대도이다.
도 3은 도 1의 표시 장치의 일 화소의 등가 회로도이다.
도 4는 도 1의 I-I' 선과 II-II'선을 따라 자른 단면도이다.
도 5는 도 1의 표시 장치의 일부를 나타내는 단면도이다.
도 6은 다른 실시예에 따른 표시 장치의 평면도이다.
도 7은 일 실시예들에 따른 발광 소자의 개략도이다.
도 8 내지 도 12는 일 실시예에 따른 표시 장치의 제조 방법을 개략적으로 도시하는 평면도이다.
도 13 내지 도 15는 다른 실시예에 따른 표시 장치를 개략적으로 도시하는 평면도이다.
도 16은 또 다른 실시예에 따른 표시 장치의 평면도이다.
도 17은 또 다른 실시예에 따른 표시 장치의 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 단면도이다.
표시 장치(10)는 화소(PX)로 정의되는 영역을 적어도 하나 포함할 수 있다. 복수의 화소(PX)들은 표시 장치(10)의 표시부에 배치되어 각각 특정 파장대의 광을 표시 장치(10)의 외부로 방출할 수 있다. 도 1에서는 3개의 화소(PX1, PX2, PX3)들을 예시적으로 도시하였으나, 표시 장치(10)는 더 많은 수의 화소를 포함할 수 있음은 자명하다. 도면에서는 단면상 일 방향, 예컨대 제1 방향(D1)으로만 배치되는 복수의 화소(PX)들을 도시하고 있으나, 복수의 화소(PX)들은 제1 방향(D1)과 교차하는 방향인 제2 방향(D2)으로도 배치될 수도 있다. 또한, 도 1의 화소(PX)들이 복수개로 분할되어 각각이 하나의 화소(PX)를 구성할 수도 있다. 반드시 도 1과 같이 화소들이 평행하게 제1 방향(D1)으로만 배치되지 않고 수직한 방향(또는, 제2 방향(D2))으로 배치되거나 지그재그형으로 배치되는 등 다양한 구조가 가능하다.
도면에서는 도시하지 않았으나, 표시 장치(10)는 발광 소자(350)가 배치되어 특정 색의 광을 표시하는 발광부와 발광부 이외의 영역으로 정의되는 비발광부를 포함할 수 있다. 비발광부는 표시 장치(10)의 외부에서 시인되지 않도록 특정 부재들에 의해 커버될 수 있다. 비발광부에는 발광부에 배치되는 발광 소자(350)를 구동하기 위한 다양한 부재들이 배치될 수 있다. 일 예로, 비발광부에는 발광부로 전기신호를 인가하기 위한 배선, 회로부, 구동부 등이 배치될 수 있으나, 이에 제한되는 것은 아니다.
복수의 화소(PX)들은 특정 파장대의 광을 방출하는 발광 소자(350)를 하나 이상 포함하여 색을 표시할 수 있다. 발광 소자(350)에서 방출되는 광은 표시 장치(10)의 발광부를 통해 외부에서 표시될 수 있다. 일 실시예에서, 서로 다른 색을 표시하는 화소(PX)마다 서로 다른 색을 발광하는 발광 소자(350)를 포함할 수 있다. 예를 들어, 적색을 표시하는 제1 화소(PX1)는 적색의 광을 발광하는 발광 소자(350)를 포함하고, 녹색을 표시하는 제2 화소(PX2)는 녹색의 광을 발광하는 발광 소자(350)를 포함하고, 청색을 표시하는 제3 화소(PX3)는 청색의 광을 방출하는 발광 소자(350)를 포함할 수 있다. 다만, 이에 제한되는 것은 아니며, 경우에 따라서는 서로 다른 색을 나타내는 화소들이 동일한 색(예컨대 청색)을 발광하는 발광 소자(350)를 포함하고, 발광 경로 상에 파장 변환층이나 컬러 필터를 배치하여 각 화소의 색을 구현할 수도 있다. 다만, 이에 제한되는 것은 아니며, 경우에 따라서는 인접한 화소(PX)들이 같은 색의 광을 방출할 수도 있다.
도 1을 참조하면, 표시 장치(10)는 복수의 전극(310, 320)들과 복수의 전극(310, 320) 상에 배치되는 제2 절연층(520)의 개구부(520P) 및 복수의 발광 소자(350)를 포함할 수 있다. 각 전극(310, 320)들의 적어도 일부는 각 화소(PX) 내에 배치되어, 발광 소자(350)와 전기적으로 연결되고, 발광 소자(350)가 특정 색을 발광하도록 전기신호를 인가할 수 있다.
또한, 각 전극(310, 320)들의 적어도 일부는 발광 소자(350)를 정렬하기 위해, 화소(PX) 내에 전기장을 형성하는데에 활용될 수 있다. 구체적으로 설명하면, 복수의 화소(PX)들에 서로 다른 색을 발광하는 발광 소자(350)를 정렬시킬 때, 각 화소(PX)별로 서로 다른 발광 소자(350)를 정확하게 정렬시키는 것이 필요하다. 유전영동법을 이용하여 발광 소자(350)를 정렬시킬 때에는, 발광 소자(350)가 포함된 용액을 표시 장치(10)에 도포하고, 이에 교류 전원을 인가하여 전기장에 의한 커패시턴스를 형성하여 발광 소자(350)에 유전영동힘을 가해 정렬시킬 수 있다.
여기서, 각 전극(310, 320)을 덮도록 배치되되 개구부(520P)를 통해 일부를 노출시키는 제2 절연층(520)이 배치되어, 발광 소자(350)가 각 전극(310, 320) 상에서 균일한 위치에 정렬될 수 있다. 개구부(520P)는 각 전극(310, 320) 상에 형성되는 전기장의 세기를 제어하여, 특정 영역에 유전영동힘을 더 강하게 형성할 수 있다. 이에 따라, 발광 소자(350)는 더 강한 유전영동힘이 인가되는 특정 영역에 우선적으로 정렬될 수 있다. 따라서, 개구부(520P)의 형상에 따라 각 전극(310, 320) 상에서 발광 소자(350)의 정렬을 제어할 수 있다. 보다 자세한 설명은 후술하기로 한다.
복수의 전극(310, 320)은 제1 전극(310) 및 제2 전극(320)을 포함할 수 있다. 예시적인 실시예에서, 제1 전극(310)은 각 화소(PX)마다 분리된 화소 전극이고, 제2 전극(320)은 복수의 화소(PX)를 따라 공통으로 연결된 공통 전극일 수 있다. 제1 전극(310)은 발광 소자(350)의 애노드 전극이고, 제2 전극(320)은 발광 소자(350)의 캐소드 전극일 수 있다. 다만, 이에 제한되는 것은 아니며, 그 반대의 경우일 수도 있다. 다시 말해, 제1 전극(310)과 제2 전극(320) 중 어느 하나는 애노드 전극이고, 다른 하나는 캐소드 전극일 수 있다.
제1 전극(310)과 제2 전극(320)은 각각 제1 방향(D1)으로 연장되어 배치되는 전극 줄기부(310S, 320S))와 전극 줄기부(310S, 320S)에서 제1 방향(D1)과 교차하는 방향인 제2 방향(D2)으로 연장되어 분지되는 적어도 하나의 전극 가지부(310B, 320B)를 포함할 수 있다.
구체적으로, 제1 전극(310)은 제1 방향(D1)으로 연장되어 배치되는 제1 전극 줄기부(310S)와 제1 전극 줄기부(310S)에서 분지되되, 제2 방향(D2)으로 연장되는 적어도 하나의 제1 전극 가지부(310B)를 포함할 수 있다. 제1 전극 줄기부(310S)는 도면에서는 도시하지 않았으나 일 단부는 신호인가패드에 연결되고, 타 단부는 제1 방향(D1)으로 연장되되, 각 화소(PX) 사이에서 전기적으로 연결이 분리될 수 있다. 상기 신호인가패드는 표시 장치(10) 또는 외부의 전력원과 연결되어 제1 전극 줄기부(310S)에 전기신호를 인가하거나, 상술한 발광 소자(350)의 정렬시 교류 전원을 인가할 수 있다.
임의의 일 화소의 제1 전극 줄기부(310S)는 동일 행에 속하는(예컨대, 제1 방향(D1)으로 인접한) 이웃하는 화소의 제1 전극 줄기부(310S)와 실질적으로 동일 직선 상에 놓일 수 있다. 다시 말해, 일 화소의 제1 전극 줄기부(310S)는 양 단이 각 화소(PX) 사이에서 이격되어 종지하되, 이웃 화소의 제1 전극 줄기부(310S)는 상기 일 화소의 제1 전극 줄기부(310S)의 연장선에 정렬될 수 있다. 이와 같은 제1 전극 줄기부(310S)의 배치는 제조 과정에서 하나의 연결된 줄기 전극으로 형성되었다가, 발광 소자(350)의 정렬 공정을 수행한 후에 레이저 등을 통해 단선되어 형성된 것일 수 있다. 이에 따라, 각 화소(PX)에 배치되는 제1 전극 줄기부(310S)는 각 제1 전극 가지부(310B)에 서로 다른 전기 신호를 인가할 수 있고, 제1 전극 가지부(310B)는 각각 별개로 구동될 수 있다.
제1 전극 가지부(310B)는 제1 전극 줄기부(310S)의 적어도 일부에서 분지되고, 제2 방향(D2)으로 연장되어 배치되되, 제1 전극 줄기부(310S)에 대향되어 배치되는 제2 전극 줄기부(320S)와 이격된 상태에서 종지될 수 있다. 즉, 제1 전극 가지부(310B)는 일 단부가 제1 전극 줄기부(310S)와 연결되고, 타 단부는 제2 전극 줄기부(320S)와 이격된 상태로 화소(PX) 내에 배치될 수 있다. 제1 전극 가지부(310B)는 각 화소(PX) 마다 전기적으로 분리되는 제1 전극 줄기부(310S)에 연결되어 있기 때문에, 각 화소(PX)별로 서로 다른 전기 신호를 인가받을 수 있다.
또한, 제1 전극 가지부(310B)는 각 화소(PX)에 하나 이상 배치될 수 있다. 도 1에서는 두개의 제1 전극 가지부(310B)가 배치된 것을 도시하고 있으나, 이에 제한되지 않고 복수개 배치될 수 있다. 이 경우, 제1 전극 가지부(310B)들은 서로 이격되어 배치되고, 후술하는 제2 전극 가지부(320B)와 각각 이격될 수 있다. 몇몇 실시예에서, 제1 전극 가지부(310B)들 사이에 제2 전극 가지부(320B)가 배치되어, 각 화소(PX)는 제2 전극 가지부(320B)를 기준으로 대칭구조를 가질 수 있다. 다만, 이에 제한되지 않는다.
제2 전극(320)은 제1 방향(D1)으로 연장되어 제1 전극 줄기부(310S)와 이격되어 대향하도록 배치되는 제2 전극 줄기부(320S)와 제2 전극 줄기부(320S)에서 분지되되, 제2 방향(D2)으로 연장되어 제1 전극 가지부(310B)와 이격되어 대향하도록 배치되는 적어도 하나의 제2 전극 가지부(320B)를 포함할 수 있다. 제2 전극 줄기부(320S)도 제1 전극 줄기부(310S)와 같이 일 단부는 신호인가패드에 연결될 수 있다. 다만, 제2 전극 줄기부(320S)는 타 단부가 제1 방향(D1)으로 인접한 복수의 화소(PX)로 연장될 수 있다. 즉, 제2 전극 줄기부(320S)는 각 화소(PX) 사이에서 전기적으로 연결될 수 있다. 이에 따라, 임의의 일 화소 제2 전극 줄기부(320S)는 양 단이 각 화소(PX) 사이에서 이웃 화소의 제2 전극 줄기부(320S)의 일 단에 연결되어 각 화소(PX)에 동일한 전기 신호를 인가할 수 있다.
제2 전극 가지부(320B)는 제2 전극 줄기부(320S)의 적어도 일부에서 분지되고, 제2 방향(D2)으로 연장되어 배치되되, 제1 전극 줄기부(310S)와 이격된 상태에서 종지될 수 있다. 즉, 제2 전극 가지부(320B)는 일 단부가 제2 전극 줄기부(320S)와 연결되고, 타 단부는 제1 전극 줄기부(310S)와 이격된 상태로 화소(PX) 내에 배치될 수 있다. 제2 전극 가지부(320B)는 각 화소(PX) 마다 전기적으로 연결되는 제2 전극 줄기부(320S)에 연결되어 있기 때문에, 각 화소(PX)마다 동일한 전기 신호를 인가받을 수 있다.
또한, 제2 전극 가지부(320B)는 제1 전극 가지부(310B)와 이격되어 대향하도록 배치될 수 있다. 여기서, 제1 전극 줄기부(310S)와 제2 전극 줄기부(320S)는 각 화소(PX)의 중앙을 기준으로 서로 반대방향에서 이격되어 대향하므로, 제1 전극 가지부(310B)와 제2 전극 가지부(320B)는 연장되는 방향이 반대일 수 있다. 다시 말해, 제1 전극 가지부(310B)는 제2 방향(D2)의 일 방향으로 연장되고, 제2 전극 가지부(320B)는 제2 방향(D2)의 타 방향으로 연장되어, 각 가지부의 일 단부는 화소(PX)의 중앙을 기준으로 서로 반대방향에 배치될 수 있다. 다만, 이에 제한되지 않으며, 제1 전극 줄기부(310S)와 제2 전극 줄기부(320S)는 화소(PX)의 중앙을 기준으로 동일한 방향에서 서로 이격되어 배치될 수도 있다. 이 경우, 각 전극 줄기부(310S, 320S)에서 분지되는 제1 전극 가지부(310B)와 제2 전극 가지부(320B)는 동일한 방향으로 연장될 수도 있다.
제1 전극 가지부(310B)와 제2 전극 가지부(320B) 사이에는 복수의 발광 소자(350)가 정렬될 수 있다. 구체적으로, 복수의 발광 소자(350) 중 적어도 일부는 일 단부가 제1 전극 가지부(310B)와 전기적으로 연결되고, 타 단부가 제2 전극 가지부(320B)와 전기적으로 연결될 수 있다. 또한, 발광 소자(350)와 연결된 제1 전극 가지부(310B)와 제2 전극 가지부(320B) 상에는 각각 접촉 전극(361, 362)이 배치될 수 있다. 접촉 전극(361, 362)은 발광 소자(350)와 각 전극 가지부(310B, 320B)가 전기적으로 연결되도록 발광 소자(350)와 접촉할 수 있다. 접촉 전극(361, 362)은 적어도 발광 소자(350)의 양 단의 측부에서 접촉할 수 있다. 이에 따라, 발광 소자(350)는 전기 신호를 인가받아 특정 색의 광을 방출할 수 있다.
몇몇 실시예에서, 제1 전극 가지부(310B)에 접촉하는 발광 소자(350)의 일 단은 n형으로 도핑된 도전성 물질층이고, 제2 전극 가지부(320B)와 접촉하는 발광 소자(350)의 타 단은 p형으로 도핑된 도전성 물질층일 수 있다. 다만, 이에 제한되는 것은 아니다.
복수의 발광 소자(350)들은 제1 전극(310)과 제2 전극(320) 사이에 배치될 수 있는데, 제1 전극(310)과 제2 전극(320) 상에는 이들을 덮되 일부 노출되도록 제2 절연층(520)의 개구부(520P)가 배치되고, 개구부(520P) 상에서 복수의 발광 소자(350)들이 배치될 수 있다.
구체적으로, 제1 전극(310)과 제2 전극(320) 상에는 이들을 덮도록 배치되는 제1 절연층(510, 도 4에 도시), 제1 절연층(510) 상에 배치되되, 제1 전극(310)과 제2 전극(320)이 제1 절연층(510)과 중첩되는 영역 중 적어도 일부가 노출되도록 패터닝된 제2 절연층(520)이 배치될 수 있다. 제2 절연층(520)은 개구부(520P)를 포함하여, 제1 절연층(510)의 적어도 일부를 노출시킬 수 있다.
제1 절연층(510)은 제1 전극(310)과 제2 전극(320)을 덮도록 배치되어 이들을 보호할 수 있다. 표시 장치(10)의 제조과정에서 제1 전극(310)과 제2 전극(320)이 쇼트(short)되는 현상을 방지하기 위해, 제1 절연층(510)이 배치될 수 있다. 제1 절연층(510)은 제1 전극(310)과 제2 전극(320)이 서로 대향하여 이격된 영역에도 배치되어 이들을 전기적으로 절연시킬 수 있다. 또한, 도면에서는 도시하지 않았으나, 제1 전극(310)과 제2 전극(320) 상부의 적어도 일부에서 제1 절연층(510)이 패터닝되어 후술하는 접촉 전극(361, 362)이 제1 전극(310) 또는 제2 전극(320)과 컨택될 수 있다.
제2 절연층(520)은 제1 절연층(510) 상에 배치되되, 제1 절연층(510)이 제1 전극(310) 및 제2 전극(320)과 중첩되는 영역 중 적어도 일부가 노출되도록 패터닝될 수 있다. 일 예로, 제2 절연층(520)은 제1 절연층(510)이 제1 전극(310)과 제2 전극(320)이 서로 대향하는 각 측부와 중첩되는 영역 중 적어도 일부가 노출되도록 패터닝될 수 있다. 즉, 제2 절연층(520)은 개구부(520P)를 포함하며, 개구부(520P)는 제1 전극(310)과 제2 전극(320)이 대향하는 상기 각 측부에서 제1 절연층(510)의 적어도 일부를 노출시킬 수 있다. 발광 소자(350)는 제1 전극(310)과 제2 전극(320) 사이에서 상기 노출된 제1 절연층(510) 상에 배치될 수 있다. 도 1에서는 개구부(520P)가 각진 사각형으로 도시되고 있으나, 이에 제한되지 않고 개구부(520P)의 형태나 구조, 배치 등은 다양할 수 있다.
제1 절연층(510)과 제2 절연층(520)의 보다 자세한 배치나 적층 구조 등은 도 4에 도시된 표시 장치(10)의 단면도를 참조하여 후술된다. 이하에서는 개구부(520P)의 형상이나 배치 등에 대하여 자세하게 설명하기로 한다.
도 2는 도 1의 A 부분을 확대한 확대도이다.
도 1 및 도 2를 참조하면, 제2 절연층(520)은 복수의 개구부(520P)를 포함하고, 개구부(520P)는 서로 이격되어 배치될 수 있다. 개구부(520P)가 서로 이격되어 제2 절연층(520)이 존재하는 영역은 개구부(520P)를 중심으로 제1 방향(D1)의 일측 영역과 타측 영역을 연결하는 브릿지의 기능을 수행할 수도 있다. 다만, 이에 제한되는 것은 아니며, 개구부(520P)는 제2 절연층(520)의 일부가 패터닝되어 노출된 영역으로, 개구부(520P) 간에 패터닝되지 않은 영역이 존재할 수도 있다.
복수의 개구부(520P)는 제2 방향(D2)으로 배열될 수 있다. 임의의 개구부(520P)는 이웃하는 다른 개구부(520P)와 이격되어 배치되며, 서로 다른 개구부(520P) 사이에는 제2 절연층(520)이 배치될 수 있다. 일 화소(PX) 내의 개구부(520P) 사이에 배치된 제2 절연층(520)은 제1 방향(D1)으로 연장될 수 있으며, 이웃하는 화소(PX) 내의 개구부(520P) 사이에 배치된 다른 제2 절연층(520)과 실질적으로 일직선 상에 놓을 수 있다. 다시 말해, 개구부(520P)는 제2 절연층(520)의 일부를 노출시킴으로써, 제2 절연층(520)은 실질적으로 격자형으로 배치될 수 있다.
개구부(520P)는 제1 전극(310)과 제2 전극(320)이 서로 대향하는 영역에 배치되며, 제1 전극(310)과 제2 전극(320)이 서로 대향하는 각 측부와 중첩되도록 배치될 수 있다. 하나의 개구부(520P)는 제1 전극(310)과 제2 전극(320)의 상기 각 측부로부터 각각 제1 전극(310)과 제2 전극(320)의 중심을 향해 돌출되어 배치될 수 있다.
구체적으로, 개구부(520P)의 일 축방향, 예컨대 제1 방향(D1)으로 측정된 폭(d1)은 제1 전극(310)과 제2 전극(320)의 중심간 이격된 간격(l2) 보다 짧고, 제1 전극(310)과 제2 전극(320)의 서로 대향하는 각 측부간 이격된 간격(l1)보다 길 수 있다. 즉, 개구부(520P)는 제1 절연층(510) 상에서 제1 전극(310)과 제2 전극(320)의 상기 각 측부는 노출되되 제1 전극(310)과 제2 전극(320)의 각 중앙은 덮도록 배치될 수 있다. 또한, 개구부(520P)의 중심과 제1 전극(310)과 제2 전극(320)의 상기 각 측부간 이격된 영역의 중심은 서로 정렬될 수 있다. 다시 말해, 개구부(520P)는 제1 전극(310)과 제2 전극(320) 사이에서 대칭구조를 이룰 수 있다. 다만, 이에 제한되는 것은 아니며, 몇몇 실시예에서 개구부(520P)의 중심은 어느 하나의 전극과 인접하도록 배치되어, 제1 전극(310)과 제2 전극(320) 상에서 비대칭 구조를 이룰 수도 있다.
발광 소자(350)의 장축의 길이(h, 도 7에 도시)는 제1 전극(310)과 제2 전극(320)의 각 측부간 이격된 간격(l1)보다 길되, 제1 전극(310)과 제2 전극(320)의 각 중심간 이격된 간격(l2)보다 짧을 수 있다. 예시적인 실시예에서, 제1 전극(310)과 제2 전극(320)의 각 중심간 이격된 간격(l2)은 발광 소자(350)의 장축의 길이(h)에 1.25배 내지 1.75배일 수 있다. 일 예로, 발광 소자(350)의 장 축의 길이(h)가 4㎛ 내지 7㎛인 경우, 제1 전극(310)과 제2 전극(320)의 각 중심간 이격된 간격(l2)은 5㎛ 내지 12㎛일 수 있다. 다만, 이에 제한되지 않는다. 이에 따라, 개구부(520P) 상에서 발광 소자(350)의 양 단부가 각각 제1 전극(310)과 제2 전극(320) 상에 배치되고, 후술하는 접촉 전극(361, 362)과 발광 소자(350)의 양 단부가 접촉할 수 있다.
한편, 개구부(520P)의 상기 일 축과 교차하는 타 축 방향으로 측정된 폭, 예컨대 제2 방향(D2)으로 측정된 폭(d2, d2')은 각 전극(310, 320)의 중앙으로 갈수록 일정할 수 있다. 도 2를 참조하면, 개구부(520P)의 중심에서 제2 방향(D2)으로 측정된 폭(d2)은 개구부(520P)의 단부에서 제2 방향(D2)으로 측정된 폭(d2')과 동일할 수 있다. 즉, 개구부(520P)의 형상이 실질적으로 각진 사각형일 수 있다. 다만, 개구부(520P)의 형상은 이에 제한되지 않으며 다양한 구조를 가질 수 있다. 몇몇 실시예에서, 개구부(520P)의 제2 방향(D2)으로 측정된 폭(d2)은 개구부(520P)의 단부로 갈수록 짧아져서, 개구부(520P)의 양 단부가 라운드지게 형성될 수 있다. 다른 실시예에서, 개구부(520P)의 중심에서 측정된 폭(d2)은 각 전극(310, 320)의 중앙으로 갈수록 길어질 수도 있다. 보다 자세한 설명은 다른 실시예가 참조된다.
또한, 개구부(520P)의 제2 방향(D2)으로 측정된 폭(d2)은 제1 전극(310) 및 제2 전극(320)의 제2 방향(D2)으로 측정된 폭보다 짧을 수 있다. 이에 따라, 하나의 제1 전극(310) 및 제2 전극(320) 상에서 개구부(520P)는 복수개 배치될 수 있다.
복수의 발광 소자(350)는 상술한 바와 같이, 제1 전극(310)과 제2 전극(320) 사이에서 개구부(520P) 상에 배치된다. 발광 소자(350)는 일 단부는 제1 전극(310) 또는 제1 전극 가지부(310B)와 접촉하고, 타 단부는 제2 전극(320) 또는 제2 전극 가지부(320B)와 접촉할 수 있다. 일 예로, 발광 소자(350) 들은 제2 방향(D2)으로 정렬되며, 서로 평행하게 이격되어 배치될 수 있다.
발광 소자(350)는 임의의 제1 발광 소자(350_1), 제1 발광 소자(350_1)와 제1 개구부(520P_1) 내에서 비교적 인접하게 배치된 임의의 제2 발광 소자(350_2)들, 및 제1 개구부(520P_1)와 이웃하게 배치된 제2 개구부(520P_2) 상에 배치된 임의의 제3 발광 소자(350_3)들을 포함할 수 있다. 제1 발광 소자(350_1)와 제2 발광 소자(350_2)는 제1 개구부(520P_1) 내에서 서로 이격된 상태로 제1 전극(310)과 제2 전극(320) 사이에서 정렬될 수 있다. 제1 발광 소자(350_1)와 제2 발광 소자(350_2)가 이격된 간격은 일정할 수 있으나, 이에 제한되지 않고 다양할 수 있다.
제3 발광 소자(350_3)들은 제1 발광 소자(350_1)와 제2 발광 소자(350_2)가 배치된 제1 개구부(520P_1)와 일정 간격 이격된 제2 개구부(520P_2) 상에 배치되되, 서로 이격된 상태로 정렬된다. 제1 개구부(520P_1)와 제2 개구부(520P_2)는 서로 일정한 간격으로 이격될 수 있다. 즉, 제1 발광 소자(350_1)는 제2 발광 소자(520_2)와 다양한 간격으로 이격될 수 있으나, 제3 발광 소자(350_3)와는 비교적 균일하게 이격될 수 있다.
또한, 발광 소자(350)는 개구부(520P) 상에 높은 밀도로 배치될 수 있고, 복수의 개구부(520P)가 이격되어 제2 절연층(520)이 존재하는 영역, 예컨대 개구부(520P)를 중심으로 제1 방향(D1)의 일 측 영역과 타 측 영역을 연결하는 브릿지 영역에서는 적게 배치될 수 있다.
제1 전극(310)과 제2 전극(320) 사이에 교류 전원을 인가하여 전기장에 의한 커패시턴스를 형성하는 경우, 발광 소자(350)에 유전영동힘(FDEP)이 전달될 수 있다. 발광 소자(350)에 인가되는 유전영동힘의 세기는 전기장의 공간적 변화에 의해 달라질 수 있다. 예를 들어, 전기장의 세기가 다른 인접한 두 영역이 존재하는 경우, 유전영동힘은 전기장의 세기가 더 강한 영역방향으로 더 강하게 작용될 수 있다.
제2 절연층(520)의 개구부(520P)는 제1 절연층(510)의 일부영역이 노출되도록 배치되므로, 교류 전원에 의해 형성되는 전기장의 세기는 제1 절연층(510)과 제2 절연층(520) 상에서 다를 수 있다. 제1 절연층(510)과 제2 절연층(520)의 재료의 선택에 따라, 제1 절연층(510)에 형성되는 전기장의 세기가 더 강한 경우를 가정하면, 제1 절연층(510)과 제2 절연층(520) 상에 형성되는 전기장의 세기는 제2 절연층(520)의 개구부(520P) 상에서 공간적 변화가 생길 수 있다. 이에 따라, 개구부(520P) 상에서 발광 소자(350)에 인가되는 유전영동힘이 더 강할 수 있다. 이에 따라, 제1 전극(310)과 제2 전극(320) 사이에서 개구부(520P) 상으로 발광 소자(350)의 우선적 정렬을 유도할 수 있다.
개구부(520P)는 각 화소(PX) 내에서 발광 소자(350)가 균일하게 배치되도록 할 수 있다. 발광 소자(350)가 제1 절연층(510) 상에서 직접 유전영동법에 의해 정렬되는 경우, 제1 전극(310)과 제2 전극(320) 사이에서 임의의 정렬도로 배치될 수 있다. 반면에, 개구부(520P)를 포함하는 제2 절연층(520)을 형성한 뒤 발광 소자(350)를 정렬하는 경우, 개구부(520P) 상에 발광 소자(350)가 우선적으로 정렬되기 때문에 발광 소자(350)를 균일하게 정렬할 수 있다. 따라서, 표시 장치(10)는 각 화소(PX) 마다 균일한 휘도를 가질 수 있고, 발광 소자(350)의 정렬에 따라 하나의 화소(PX)에서 빛이 분리되어 방출되는 현상을 방지할 수 있다.
한편, 도 1에 도시된 바와 같이, 제1 전극 줄기부(310S)와 제2 전극 줄기부(320S)는 각각 컨택홀, 예컨대 제1 전극 컨택홀(CNTD) 및 제2 전극 컨택홀(CNTS)을 통해 후술하는 박막 트랜지스터(120) 또는 전원 배선(161)과 전기적으로 연결될 수 있다. 도 1에서는 제1 전극 줄기부(310S)와 제2 전극 줄기부(320S) 상의 컨택홀은 각 화소(PX) 별로 배치된 것을 도시하고 있으나, 이에 제한되는 것은 아니다. 상술한 바와 같이, 제2 전극 줄기부(320S)의 경우 인접한 화소(PX)로 연장되어 전기적으로 연결될 수 있기 때문에, 몇몇 실시예에서 제2 전극 줄기부(320S)는 하나의 컨택홀을 통해 박막 트랜지스터와 전기적으로 연결될 수 있다.
도 3은 도 1의 표시 장치의 일 화소의 등가 회로도이다. 도면에서는 도시하지 않았으나, 표시 장치(10)는 복수의 화소(PX)를 포함할 수 있다. 도 2에서는 임의의 제i,j 화소(PX(i, j))를 예시하여 설명하기로 한다.
도 3을 참조하면, 표시 장치(10)의 임의의 화소(PX(i,j))는 제i 스캔 라인(SLi), 제j 데이터 라인(DLj), 제1 스위칭 소자(TR1), 제2 스위칭 소자(TR2), 발광 소자(350) 및 스토리지 커패시터(Cst)를 포함할 수 있다.
제1 스위칭 소자(TR1)는 제i 스캔 라인(SLi), 제j 데이터 라인(DLj) 및 제2 스위칭 소자(TR2)와 전기적으로 연결될 수 있다. 예시적인 실시예에서, 제1 스위칭 소자(TR1)와 제2 스위칭 소자(TR2)는 박막 트랜지스터와 같은 삼 단자 소자일 수 있다. 이하에서는, 제1 스위칭 소자(TR1) 및 제2 스위칭 소자(TR2)가 박막 트랜지스터인 것으로 예시하여 설명하기로 한다.
제1 스위칭 소자(TR1)는 제i 스캔 라인(SLi)과 전기적으로 연결되는 제어 전극, 제j 데이터 라인(DLj)과 전기적으로 연결되는 일 전극 및 제2 스위칭 소자(TR2)의 제어 전극과 전기적으로 연결되는 타 전극을 포함할 수 있다.
제2 스위칭 소자(TR2)는 제2 스위칭 소자(TR2)의 타 전극과 전기적으로 연결되는 제어 전극, 제1 구동 전압(QVDD)이 제공되는 제1 구동 전압 라인(QVDDL)과 전기적으로 연결되는 일 전극 및 발광 소자(350)와 전기적으로 연결되는 타 전극을 포함할 수 있다.
스토리지 커패시터(Cst)는 일 전극이 제1 스위칭 소자(TR1)의 타 전극과 전기적으로 연결될 수 있으며, 타 전극이 제1 구동 전압(QVDD)이 제공되는 제1 구동 전압 라인(QVDDL)과 전기적으로 연결될 수 있다.
제1 스위칭 소자(TR1)는 제i 스캔 라인(SLi)으로부터 제공받은 스캔 신호(Si) 따라 턴 온 되어, 제j 데이터 라인(DLj)으로부터 제공받은 데이터 신호(Dj)를 스토리지 커패시터(Cst)에 제공할 수 있다. 스토리지 커패시터(Cst)는 제공받은 데이터 신호(Dj)의 전압과 제1 구동 전압(QVDD)의 전압 차를 충전할 수 있다. 제2 스위칭 소자(TR2)는 스토리지 커패시터(Cst)에 충전되는 전압에 따라, 발광 소자(350)에 제공되는 구동 전류의 전류량을 제어할 수 있다. 즉, 제1 스위칭 소자(TR1)는 스위칭 트랜지스터일 수 있으며, 제2 스위칭 소자(TR2)는 구동 트랜지스터일 수 있다.
발광 소자(350)는 제1 전극(310)과 연결되는 일 단부는 제2 스위칭 소자(TR2)의 상기 타 전극과 전기적으로 연결될 수 있다. 발광 소자(350)는 제2 스위칭 소자(TR2)의 상기 타 전극을 통해 전류를 인가받을 수 있다. 발광 소자(350)가 제2 전극(320)과 연결되는 타 단부는 제2 구동 전압 라인(QVSSL)과 전기적으로 연결되어 제2 구동 전압(QVSS)이 인가될 수 있다. 제1 구동 전압(QVDD)은 제2 구동 전압(QVSS)보다 전압 레벨이 높을 수 있다.
한편, 도 3에서는 표시 장치(10)가 2개의 스위칭 소자인 제1 스위칭 소자(TR1), 제2 스위칭 소자(TR2)와 하나의 커패시터인 스토리지 커패시터(Cst)를 포함한 것을 도시하고 있으나, 이에 제한되는 것은 아니다. 몇몇 실시예에서, 표시 장치(10)는 더 많은 수의 스위칭 소자를 포함할 수 있다. 도면에서는 도시하지 않았으나, 표시 장치(10)는 서로 다른 7개의 스위칭 소자와 하나의 구동 스위칭 소자 및 하나의 스토리지 커패시터를 포함할 수도 있다.
이하에서는, 도 4를 참조하여, 표시 장치(10)상에 배치되는 복수의 부재들의 보다 구체적인 구조에 대하여 설명한다.
도 4는 도 1의 I-I' 선과 II-II'선을 따라 자른 단면도이다. 도 4는 일 화소(PX)만을 도시하고 있으나, 다른 화소의 경우에도 동일하게 적용될 수 있다.
도 1 및 도 4를 참조하면, 표시 장치(10)는 기판(110), 기판(110) 상에 배치된 박막 트랜지스터(120, 140), 박막 트랜지스터(120, 140) 상부에 배치된 전극(310, 320)들과 발광 소자(350)를 포함할 수 있다. 박막 트랜지스터는 제1 박막 트랜지스터(120)와 제2 박막 트랜지스터(140)를 포함할 수 있으며, 이들은 각각 구동 트랜지스터와 스위칭 트랜지스터일 수 있다. 각 박막 트랜지스터(120, 140)는 활성층, 게이트 전극, 소스 전극 및 드레인 전극을 포함할 수 있다. 제1 전극(310)은 제1 박막 트랜지스터(120)의 드레인 전극과 전기적으로 연결될 수 있다.
더욱 구체적으로 설명하면, 기판(110)은 절연 기판일 수 있다. 기판(110)은 유리, 석영, 또는 고분자 수지 등의 절연 물질로 이루어질 수 있다. 상기 고분자 물질의 예로는 폴리에테르술폰(polyethersulphone: PES), 폴리아크릴레이트(polyacrylate: PA), 폴리아릴레이트(polyarylate: PAR), 폴리에테르이미드(polyetherimide: PEI), 폴리에틸렌 나프탈레이트(polyethylene napthalate: PEN), 폴리에틸렌 테레프탈레이드(polyethylene terepthalate: PET), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리알릴레이트(polyallylate), 폴리이미드(polyimide: PI), 폴리카보네이트(polycarbonate: PC), 셀룰로오스 트리 아세테이트(cellulose triacetate: CAT), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP) 또는 이들의 조합을 들수 있다. 기판(110)은 리지드 기판일 수 있지만, 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉서블(flexible) 기판일 수도 있다.
기판(110) 상에는 버퍼층(115)이 배치될 수 있다. 버퍼층(115)은 불순물 이온이 확산되는 것을 방지하고, 수분이나 외기의 침투를 방지하며, 표면 평탄화 기능을 수행할 수 있다. 버퍼층(115)은 실리콘 질화물, 실리콘 산화물, 또는 실리콘 산질화물 등을 포함할 수 있다.
버퍼층(115) 상에는 반도체층이 배치된다. 반도체층은 제1 박막 트랜지스터(120)의 제1 활성층(126), 제2 박막 트랜지스터(140)의 제2 활성층(146) 및 보조층(163)을 포함할 수 있다. 반도체층은 다결정 실리콘, 단결정 실리콘, 산화물 반도체 등을 포함할 수 있다.
반도체층 상에는 제1 게이트 절연층(170)이 배치된다. 제1 게이트 절연층(170)은 반도체층을 덮는다. 제1 게이트 절연층(170)은 박막 트랜지스터의 게이트 절연막으로 기능할 수 있다. 제1 게이트 절연층(170)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 알루미늄 산화물, 탄탈륨 산화물, 하프늄 산화물, 지르코늄 산화물, 티타늄 산화물 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
제1 게이트 절연층(170) 상에는 제1 도전층이 배치된다. 제1 도전층은 제1 게이트 절연층(170)을 사이에 두고 제1 박막 트랜지스터(120)의 제1 활성층(126) 상에 배치된 제1 게이트 전극(121), 제2 박막 트랜지스터(140)의 제2 활성층(146) 상에 배치된 제2 게이트 전극(141) 및 보조층(163) 상에 배치된 전원 배선(161)을 포함할 수 있다. 제1 도전층은 몰리브덴(Mo), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다. 제1 도전층은 단일막 또는 다층막일 수 있다.
제1 도전층 상에는 제2 게이트 절연층(180)이 배치된다. 제2 게이트 절연층(180)은 층간 절연막일 수 있다. 제2 게이트 절연층(180)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 하프늄 산화물, 알루미늄 산화물, 티타늄 산화물, 탄탈륨 산화물, 아연 산화물 등의 무기 절연 물질로 이루어질 수 있다.
제2 게이트 절연층(180) 상에는 제2 도전층이 배치된다. 제2 도전층은 제2 절연층을 사이에 두고 제1 게이트 전극(121) 상에 배치된 커패시터 전극(128)을 포함한다. 커패시터 전극(128)은 제1 게이트 전극(121)과 유지 커패시터를 이룰 수 있다.
제2 도전층은 상술한 제1 도전층과 동일하게 몰리브덴(Mo), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다.
제2 도전층 상에는 층간절연층(190)이 배치된다. 층간절연층(190)은 층간 절연막일 수 있다. 더 나아가, 층간절연층(190)은 표면 평탄화 기능을 수행할 수 있다. 층간절연층(190)은 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 절연 물질을 포함할 수 있다.
층간절연층(190) 상에는 제3 도전층이 배치된다. 제3 도전층은 제1 박막 트랜지스터(120)의 제1 드레인 전극(123)과 제1 소스 전극(124), 제2 박막 트랜지스터(140)의 제2 드레인 전극(143)과 제2 소스 전극(144), 및 전원 배선(161) 상부에 배치된 전원 전극(162)을 포함한다.
제1 소스 전극(124) 및 제1 드레인 전극(123)은 각각 층간절연층(190)과 제2 게이트 절연층(180)을 관통하는 제1 컨택홀(129)을 통해 제1 활성층(126)과 전기적으로 연결될 수 있다. 제2 소스 전극(144) 및 제2 드레인 전극(143)은 각각 층간절연층(190)과 제2 게이트 절연층(180)을 관통하는 제2 컨택홀(149)을 통해 제2 활성층(146)과 전기적으로 연결될 수 있다. 전원 전극(162)은 층간절연층(190)과 제2 게이트 절연층(180)을 관통하는 제3 컨택홀(169)을 통해 전원 배선(161)과 전기적으로 연결될 수 있다.
제3 도전층은 알루미늄(Al), 몰리브덴(Mo), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다. 제3 도전층은 단일막 또는 다층막일 수 있다. 예를 들어, 제3 도전층은 Ti/Al/Ti, Mo/Al/Mo, Mo/AlGe/Mo, Ti/Cu 등의 적층구조로 형성될 수 있다.
제3 도전층 상에는 절연기판층(300)이 배치된다. 절연기판층(300)은 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 물질로 이루어질 수 있다. 절연기판층(300)의 표면은 평탄할 수 있다.
절연기판층(300) 상에는 복수의 격벽(410, 420)이 배치될 수 있다. 복수의 격벽(410, 420)은 각 화소(PX) 내에서 서로 이격되어 대향하도록 배치되고, 서로 이격된 격벽(410, 420), 예컨대 제1 격벽(410)과 제2 격벽(420) 상에는 각각 제1 전극(310)과 제2 전극(320)이 배치될 수 있다. 도 1과 도 4에서는 하나의 화소(PX) 내에 3개의 격벽(410, 420), 구체적으로 2개의 제1 격벽(410)과 하나의 제2 격벽(420)이 배치되어, 각각 두개의 제1 전극(310)과 하나의 제2 전극(320)이 배치되는 경우를 도시하고 있다.
다만, 이에 제한되지 않으며, 하나의 화소(PX) 내에서 더 많은 수의 격벽(410, 420)이 배치될 수도 있다. 예를 들어, 더 많은 수의 격벽(410, 420)이 배치되어 더 많은 수의 제1 전극(310)과 제2 전극(320)이 배치될 수도 있다. 격벽(410, 420)은 그 위에 제1 전극(310)이 배치되는 적어도 하나의 제1 격벽(410)과, 그 위에 제2 전극(320)이 배치되는 적어도 하나의 제2 격벽(420)을 포함할 수도 있다. 이 경우, 제1 격벽(410)과 제2 격벽(420)은 서로 이격되어 대향하도록 배치되되, 복수의 격벽들이 일 방향으로 서로 교대로 배치될 수 있다. 몇몇 실시예에서, 두개의 제1 격벽(410)이 이격되어 배치되고, 상기 이격된 제1 격벽(410) 사이에 하나의 제2 격벽(420)이 배치될 수도 있다.
한편, 복수의 격벽(410, 420)은 실질적으로 동일한 물질로 이루어져 하나의 공정에서 형성될 수 있다. 이 경우, 격벽(410, 420)은 하나의 격자형 패턴을 이룰 수도 있다. 격벽(410, 420)은 폴리이미드(PI)를 포함할 수 있다.
한편, 도면에서는 도시하지 않았으나, 복수의 격벽(410, 420)들 중 적어도 일부는 각 화소(PX)의 경계에 배치되어 이들을 서로 구분할 수도 있다. 이러한 격벽들도 상술한 제1 격벽(410) 및 제2 격벽(420)과 함께 실질적으로 격자형 패턴으로 배치될 수 있다. 각 화소(PX)의 경계에 배치되는 격벽(410, 420) 중 적어도 일부는 표시 장치(10)의 전극 라인을 커버하도록 형성될 수도 있다.
복수의 격벽(410, 420) 상에는 반사층(311, 321)이 배치될 수 있다.
제1 반사층(311)은 제1 격벽(410)을 덮고, 절연기판층(300)을 관통하는 제4 컨택홀(319_1)을 통해 제1 박막 트랜지스터(120)의 제1 드레인 전극(123)과 전기적으로 연결된다. 제2 반사층(321)은 제2 격벽(420)을 덮고, 절연기판층(300)을 관통하는 제5 컨택홀(319_2)을 통해 전원 전극(162)과 전기적으로 연결된다.
제1 반사층(311)은 화소(PX) 내에서 제4 컨택홀(319_1)을 통해 제1 박막 트랜지스터(120)의 제1 드레인 전극(123)과 전기적으로 연결될 수 있다. 따라서, 제1 박막 트랜지스터(120)는 화소(PX)와 중첩되는 영역에 배치될 수 있다. 도 1에서는 제1 전극 줄기부(310S)상에 배치된 제1 전극 컨택홀(CNTD)을 통해 제1 박막 트랜지스터(120)와 전기적으로 연결되는 것을 도시하고 있다. 즉, 제1 전극 컨택홀(CNTD)은 제4 컨택홀(319_1)일 수 있다.
제2 반사층(321)도 화소(PX) 내에서 제5 컨택홀(319_2)을 통해 전원 전극(162)과 전기적으로 연결될 수 있다. 도 4에서는 일 화소(PX) 내에서 제2 반사층(321)이 제5 컨택홀(319_2)을 통해 연결되는 것을 도시하고 있다. 도 1에서는 제2 전극 줄기부(320S) 상의 복수의 제2 전극 컨택홀(CNTS)을 통해 각 화소(PX)의 제2 전극(320)이 전원 배선(161)과 전기적으로 연결되는 것을 도시하고 있다. 즉, 제2 전극 컨택홀(CNTS)은 제5 컨택홀(319_2)일 수 있다. 다만, 이에 제한되는 것은 아니다. 예를 들어, 도 1에서 제2 전극 컨택홀(CNTS)은 제2 전극 줄기부(320S) 상에서도 다양한 위치에 배치될 수 있고, 경우에 따라서는 제2 전극 가지부(320B) 상에 위치할 수도 있다. 또한, 몇몇 실시예에서는, 제2 반사층(321)은 일 화소(PX) 이외의 영역에서 하나의 제2 전극 컨택홀(CNTS) 또는 제5 컨택홀(319_2)과 연결될 수 있다.
도 6은 다른 실시예에 따른 표시 장치의 평면도이다.
표시 장치(10)의 화소(PX)가 배치된 발광부 이외의 영역, 예컨대, 화소(PX)의 외측부에는 발광 소자(350)가 배치되지 않는 비발광영역이 존재할 수 있다. 상술한 바와 같이, 각 화소(PX)의 제2 전극(320)들은 서로 제2 전극 줄기부(320S)를 통해 전기적으로 연결되어, 동일한 전기 신호를 인가받을 수 있다.
도 6을 참조하면, 몇몇 실시예에서 제2 전극(320)의 경우, 표시 장치(10)의 외측부에 위치한 상기 비발광영역에서 제2 전극 줄기부(320S)가 하나의 제2 전극 컨택홀(CNTS)을 통해 전원 전극(162)과 전기적으로 연결될 수 있다. 도 1의 표시 장치(10)와 달리, 제2 전극 줄기부(320S)가 하나의 컨택홀을 통해 전원 전극(162)과 연결되더라도, 제2 전극 줄기부(320S)는 인접한 화소(PX)에 연장되어 배치되고, 전기적으로 연결되어 있기 때문에, 각 화소(PX)의 제2 전극 가지부(320B)에 동일한 전기 신호를 인가할 수도 있다. 표시 장치(10)의 제2 전극(320)의 경우, 전원 전극(162)으로부터 전기신호를 인가받기 위한 컨택홀의 위치는 표시 장치(10)의 구조에 따라 다양할 수도 있다. 이에 제한되지 않는다.
한편, 다시 도 1과 도 4를 참조하면, 반사층(311, 321)은 발광 소자(350)에서 방출되는 광을 반사시키기 위해, 반사율이 높은 물질을 포함할 수 있다. 일 예로, 반사층(311, 321)은 은(Ag), 구리(Cu) 등과 같은 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다.
복수의 격벽(410, 420)은 절연기판층(300)을 기준으로 적어도 일부가 돌출된 구조를 가질 수 있다. 격벽(410, 420)은 발광 소자(350)가 배치된 평면을 기준으로 상부로 돌출될 수 있고, 상기 돌출된 부분은 적어도 일부가 경사를 가질 수 있다. 경사를 가지고 돌출된 구조의 격벽(410, 420)은 그 위에 배치되는 반사층(311, 321)이 입사되는 광을 반사시킬 수 있다. 발광 소자(350)에서 반사층(311, 321)으로 향하는 광은 반사되어 표시 장치(10)의 외부 방향, 예를 들어, 격벽(410, 420)의 상부로 전달될 수 있다.
제1 반사층(311) 및 제2 반사층(321) 상에는 각각 제1 전극층(312) 및 제2 전극층(322)이 배치될 수 있다.
제1 전극층(312)은 제1 반사층(311)의 바로 위에 배치된다. 제1 전극층(312)은 제1 반사층(311)과 실질적으로 동일한 패턴을 가질 수 있다. 제2 전극층(322)은 제2 반사층(321)의 바로 위에 배치되되, 제1 전극층(312)과 이격되도록 배치된다. 제2 전극층(322)은 제2 반사층(321)과 실질적으로 동일한 패턴을 가질 수 있다.
일 실시예에서, 전극층(312, 322)은 각각 하부의 반사층(311, 321)을 덮을 수 있다. 즉, 전극층(312, 322)은 반사층(311, 321)보다 크게 형성되어 전극층(312, 322)의 단부 측면을 덮을 수 있다. 그러나, 이에 제한되는 것은 아니다.
제1 전극층(312)과 제2 전극층(322)은 각각 제1 박막 트랜지스터(120) 또는 전원 전극(162)과 연결된 제1 반사층(311)과 제2 반사층(321)으로 전달되는 전기 신호를 후술할 접촉 전극들에 전달할 수 있다. 전극층(312, 322)은 투명성 전도성 물질을 포함할 수 있다. 일 예로, 전극층(312, 322)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin-Zinc Oxide) 등과 같은 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다. 몇몇 실시예에서, 반사층(311, 321)과 전극층(312, 322)은 ITO, IZO, ITZO 등과 같은 투명도전층과 은, 구리와 같은 금속층이 각각 한층 이상 적층된 구조를 이룰 수 있다. 일 예로, 반사층(311, 321)과 전극층(312, 322)은 ITO/은(Ag)/ITO의 적층구조를 형성할 수도 있다.
제1 격벽(410) 상에 배치되는 제1 반사층(311)과 제1 전극층(312)은 제1 전극(310)을 이룰 수 있다. 제1 전극(310)은 제1 격벽(410)의 양 끝단에서 연장된 영역까지 돌출될 수 있고, 이에 따라 제1 전극(310)은 상기 돌출된 영역에서 절연기판층(300)과 접촉할 수 있다. 제2 격벽(420) 상에 배치되는 제2 반사층(321)과 제2 전극층(322)은 제2 전극(320)을 이룰 수 있다. 제2 전극(320)은 제2 격벽(420)의 양 끝단에서 연장된 영역까지 돌출될 수 있고, 이에 따라 제2 전극(320)은 상기 돌출된 영역에서 절연기판층(300)과 접촉할 수 있다.
제1 전극(310)과 제2 전극(320)은 각각 제1 격벽(410)과 제2 격벽(420)의 전 영역을 커버하도록 배치될 수 있다. 다만, 상술한 바와 같이, 제1 전극(310)과 제2 전극(320)은 서로 이격되어 대향하도록 배치된다. 각 전극들이 이격된 사이에는 후술할 바와 같이 제1 절연층(510)이 배치되고, 그 상부에 발광 소자(350)가 배치될 수 있다.
또한, 제1 반사층(311)은 제1 박막 트랜지스터(120)로부터 구동 전압을 전달받을 수 있고, 제2 반사층(321)은 전원 배선(161)으로부터 전원 전압을 전달받을 수 있으므로, 제1 전극(310)과 제2 전극(320)은 각각 구동 전압과 전원 전압을 전달받는다. 후술할 바와 같이, 제1 전극(310)은 제1 박막 트랜지스터(120)와 전기적으로 연결되고, 제2 전극(320)은 전원 배선(161)과 전기적으로 연결될 수 있다. 이에 따라, 제1 전극(310)과 제2 전극(320) 상에 배치되는 제1 접촉 전극(361) 및 제2 접촉 전극(362)은 상기 구동 전압과 전원 전압을 인가받을 수 있다. 상기 구동 전압과 전원 전압은 발광 소자(350)로 전달되고, 발광 소자(350)에 전류가 흐르면서, 광을 방출할 수 있다.
제1 전극(310)과 제2 전극(320)의 일부 영역상에는 제1 절연층(510)이 배치된다. 제1 절연층(510)은 제1 전극(310)과 제2 전극(320) 사이의 공간 내에 배치될 수 있다. 제1 절연층(510)은 평면상 제1 전극 가지부(310B)와 제2 전극 가지부(320B) 사이의 공간을 따라 형성된 섬형 또는 선형 형상을 가질 수 있다.
제1 절연층(510) 상에는 발광 소자(350)가 배치된다. 제1 절연층(510)은 발광 소자(350)와 절연기판층(300) 사이에 배치될 수 있다. 제1 절연층(510)의 하면은 절연기판층(300)에 접촉하고, 제1 절연층(510)의 상면에 발광 소자(350)가 배치될 수 있다. 그리고 제1 절연층(510)은 각 전극(310, 320)이 서로 대향하는 단부를 덮도록 배치되어 이들을 전기적으로 상호 절연시킬 수 있다.
제1 절연층(510)은 각 전극(310, 320) 의 일부 영역, 예컨대, 제1 전극(310)과 제2 전극(320)이 대향하는 방향으로 돌출된 영역과 중첩될 수 있다. 또한, 각 전극(310, 320) 상의 영역 중에서, 격벽(410, 420)의 상부면에도 제1 절연층(510)이 배치될 수 있다. 이에 따라, 제1 절연층(510)의 하면은 절연기판층(300)과 각 전극(310, 320)에 접촉할 수 있다. 각 전극(310, 320)은 제1 절연층(510)이 배치되지 않는 상부의 일부 면이 노출될 수 있다. 또한, 발광 소자(350)는 양 측부가 노출되도록 제1 절연층(510) 상에 배치될 수 있다. 이에 따라, 후술한 접촉 전극(361, 362)은 상기 각 전극(310, 320)의 노출된 상부면과 발광 소자(350)의 양 측부와 접촉될 수 있다.
일 예로, 제1 절연층(510)은 제1 전극(310)과 제2 전극(320)이 서로 대향하는 방향으로 돌출된 영역의 상부면을 덮을 수 있다. 제1 절연층(510)은 각 전극(310, 320)과 중첩된 영역을 보호함과 동시에, 이들을 전기적으로 상호 절연시킬 수 있다. 또한, 발광 소자(350)의 제1 도전형 반도체층(351) 및 제2 도전형 반도체층(352)이 다른 기재와 직접 접촉하는 것을 방지하여 발광 소자(350)의 손상을 방지할 수 있다.
발광 소자(350)는 제1 전극(310)과 제2 전극(320) 사이에 적어도 하나 배치될 수 있다. 도 1에서는 각 화소(PX) 내에 동일한 색의 광을 방출하는 발광 소자(350)만이 배치된 경우를 예시하고 있다. 다만, 이에 제한되지 않고 상술한 바와 같이 서로 다른 색의 광을 방출하는 발광 소자(350)들이 하나의 화소(PX) 내에 함께 배치될 수도 있다.
상술한 바와 같이, 발광 소자(350)의 장축의 길이(h)는 제1 전극(310)과 제2 전극(320) 사이의 간격, 예컨대 제1 전극(310)과 제2 전극(320)이 서로 대향하는 각 측부간 이격된 간격(l1)보다 길되, 제1 전극(310)과 제2 전극(320)의 각 중심간 이격된 간격(l2)보다 짧을 수 있다. 이에 따라, 발광 소자(350)의 일 단부는 제1 전극(310)과 접촉할 수 있고, 타 단부는 제2 전극(320)과 접촉할 수 있다. 또한, 후술하는 접촉 전극(361, 362)이 발광 소자(350)의 양 단부에서 원활하게 전기적으로 접촉될 수 있다.
발광 소자(350)는 발광 다이오드(Light Emitting diode)일 수 있다. 발광 소자(350)는 그 크기가 대체로 나노 단위인 나노 구조물일 수 있다. 발광 소자(350)는 무기물로 이루어진 무기 발광 다이오드일 수 있다. 발광 소자(350)가 무기 발광 다이오드일 경우, 서로 대향하는 두 전극들 사이에 무기 결정 구조를 갖는 발광 물질을 배치하고 발광 물질에 특정 방향으로 전계를 형성하면, 무기 발광 다이오드가 특정 극성이 형성되는 상기 두 전극 사이에 정렬될 수 있다.
도 4의 확대도를 참조하면, 후술할 바와 같이 몇몇 실시예에서 발광 소자(350)는 제1 도전형 반도체층(351), 활성물질층(353), 제2 도전형 반도체층(352) 및 제2 전극 물질층(357)이 적층된 구조를 가질 수 있다. 발광 소자(350)의 상기 적층순서는 절연기판층(300)에 수평한 방향으로 제1 도전형 반도체층(351), 활성물질층(353), 제2 도전형 반도체층(352) 및 제2 전극 물질층(357)이 배치될 수 있다. 다시 말해, 상기 복수의 층들이 적층된, 발광 소자(350)는 절연기판층(300)과 수평한 가로방향으로 배치될 수 있다.
또한, 일 실시예에서, 발광 소자(350)의 제1 도전형 반도체층(351)은 제1 전극(310) 또는 제1 전극(310)의 제2 전극(320)에 대향하는 일 측부와 전기적으로 연결되고, 발광 소자(350)의 제2 도전형 반도체층(352) 또는 제2 전극 물질층(357)은 제1 전극(310)의 타 측부 또는 제2 전극(320)과 전기적으로 연결될 수 있다. 예를 들어, 제1 전극(310)이 캐소드 전극이고, 제2 전극(320)이 애노드 전극인 경우, 발광 소자(350)의 제1 도전형 반도체층(351)은 전자(electron)가 주입되고, 제2 도전형 반도체층(352) 또는 제2 전극 물질층(357)은 정공(hole)이 주입될 수도 있다. 발광 소자(350)에 주입된 전자와 전공은 활성물질층(353)에서 재결합(recombination)되어 특정 파장대의 광을 방출할 수 있다. 다만, 이에 제한되지 않는다. 경우에 따라서는, 발광 소자(350)의 제1 도전형 반도체층(351)은 제2 전극(320)과 전기적으로 연결되고, 제2 도전형 반도체층(352)은 제1 전극(310)과 전기적으로 연결될 수도 있다. 발광 소자(350)의 구조에 대한 보다 상세한 설명은 후술하기로 한다.
제2 절연층(520)은 제1 절연층(510) 상에 배치되되, 제1 전극(310), 제2 전극(320) 및 발광 소자(350) 상의 적어도 일부 영역과 중첩되도록 배치될 수 있다. 상술한 바와 같이, 제2 절연층(520)은 제1 절연층(510)의 일부 영역이 노출되도록 개구부(520P)를 포함할 수 있다. 이러한 개구부(520P)는 표시 장치(10)의 제조 시, 제1 절연층(510)을 모두 덮도록 제2 절연층(520)을 형성한 후, 이를 패터닝하여 형성된 것일 수 있다.
이 경우, 제2 절연층(520)은 제1 전극(310)과 제2 전극(320) 사이에 정렬된 발광 소자(350)를 보호함과 동시에 고정시키는 기능을 수행할 수도 있다. 도면에서는 도시되지 않았으나, 제2 절연층(520)은 발광 소자(350)의 상부면과 외면에도 배치될 수 있다. 다만, 발광 소자(350)의 양 측면은 노출되도록 배치된다. 즉, 단면상 발광 소자(350)의 상부면에 배치된 제2 절연층(520)은 일 축방향으로 측정된 길이가 발광 소자(350)보다 짧아서, 제2 절연층(520)은 발광 소자(350)의 상기 양 측면보다 내측으로 함몰될 수 있다. 이에 따라, 제1 절연층(510), 발광 소자(350) 및 제2 절연층(520)은 측면이 계단식으로 적층될 수 있다. 이 경우 후술하는 접촉 전극(361, 362)은 발광 소자(350)의 양 단부와 원활하게 접촉이 이루어질 수 있다. 다만, 이에 제한되지 않으며, 제2 절연층(520)의 길이와 발광 소자(350)의 길이가 일치하여 양 측부들이 정렬될 수 있다.
또한, 제2 절연층(520)은 개구부(520P)를 포함하여 복수의 발광 소자(350)가 제1 전극(310)과 제2 전극(320) 사이에서 균일한 정렬을 유도할 수도 있다. 제2 절연층(520)은 건식 식각 또는 습식 식각 공정을 통해 패터닝함으로써 개구부(520P)를 형성할 수 있다. 제2 절연층(520)이 패터닝될 때, 제1 절연층(510)은 식각되지 않도록 하기위해, 제1 절연층(510)과 제2 절연층(520)은 서로 식각 선택비가 다른 재료를 포함할 수 있다. 이에 따라, 제2 절연층(520)을 패터닝하여 개구부(520P)를 형성할 때, 제1 절연층(510)은 손상되지 않을 수 있다. 개구부(520P)에 의해 노출된 제1 절연층(510) 상에서 후술하는 접촉 전극(361, 362)이 발광 소자(350)와 접촉할 수 있다.
도 5는 도 1의 표시 장치의 일부를 나타내는 단면도이다. 도 5는 제1 전극(310)과 제2 전극(320) 상에 배치된 제1 절연층(510)과 개구부(520P)만 도시하고 있다. 이하에서는 도 5를 참조하여 개구부(520P)의 단면상 구조에 대하여 보다 상세하게 설명하기로 한다.
제1 절연층(510) 상에는 제2 절연층(520)이 배치되되, 발광 소자(350)가 배치되는 영역은 제2 절연층(520)이 패터닝되어 개구부(520P)가 형성될 수 있다.
제2 절연층(520)을 패터닝하여 개구부(520P)를 형성하는 단계는 통상적인 건식 식각 또는 습식 식각을 통해 수행할 수 있다. 여기서, 제1 절연층(510)이 패터닝되지 않도록 하기 위해, 제1 절연층(510)과 제2 절연층(520)은 서로 다른 식각 선택비를 갖는 재료를 포함할 수 있다. 다시 말해, 제2 절연층(520)을 패터닝할 때, 제1 절연층(510)은 에칭 스토퍼(etching stopper)의 기능을 수행할 수도 있다. 이에 따라, 제1 절연층(510)은 형태를 유지하며 개구부(520P)를 형성할 수 있다. 보다 자세한 설명은 후술하기로 한다.
제1 절연층(510)은 개구부(520P)에 의해 외부로 노출될 수 있으며, 상술한 바와 같이, 상기 노출된 영역에서는 교류 전원에 의한 전기장의 세기가 강할 수 있다. 제1 절연층(510) 상에 제2 절연층(520)이 존재하는 영역은 개구부(520P)에 의해 노출된 영역보다 전기장의 세기가 약할 수 있다. 이에 따라, 제2 절연층(520)이 존재하는 영역과 개구부(520P) 사이의 전기장 세기의 공간적 변화가 생길 수 있다. 상술한 바와 같이, 전기장 세기의 공간적 변화는 발광 소자(350)에 더 강한 유전영동힘(FDEP)을 인가할 수 있으며, 발광 소자(350)가 개구부(520P) 상에 우선적으로 배치될 수 있다.
한편, 제1 전극(310)과 제2 전극(320)의 상부면 중, 제1 격벽(410) 및 제2 격벽(420)에 의해 절연기판층(300)에 비해 돌출된 영역은 제1 절연층(510)과 제2 절연층(520)이 패터닝되어 노출될 수 있다. 상기 노출된 영역은 후술하는 접촉 전극(361, 362)이 컨택되어 제1 전극(310) 및 제2 전극(320)과 전기적으로 연결될 수 있다.
다시, 도 4를 참조하면, 제2 절연층(520) 상에는 제1 전극(310) 상에 배치되고, 제2 절연층(520)의 적어도 일부와 중첩되는 제1 접촉 전극(361)과 제2 전극(320) 상에 배치되고, 제2 절연층(520)의 적어도 일부와 중첩되는 제2 접촉 전극(362)이 배치될 수 있다.
제1 접촉 전극(361)은 제1 전극(310) 상에서 이를 커버하도록 배치되되, 하면이 부분적으로 발광 소자(350), 제1 절연층(510) 및 제2 절연층(520)과 접촉할 수 있다. 제1 접촉 전극(361)의 제2 전극(320)이 배치된 방향의 일 단부는 제2 절연층(520) 상에 배치된다.
제2 접촉 전극(362)은 제2 전극(320) 상에서 이를 커버하도록 배치되되, 하면이 부분적으로 발광 소자(350), 제1 절연층(510) 및 제3 절연층(530)과 접촉할 수 있다. 제2 접촉 전극(362)이 제1 전극(310)이 배치된 방향의 양 단부는 제3 절연층(530) 상에 배치된다.
다시 말해, 제1 접촉 전극(361)과 제2 접촉 전극(362)은 각각 제1 전극(310)과 제2 전극(320)의 상부면에 배치될 수 있다. 구체적으로, 제1 접촉 전극(361)과 제2 접촉 전극(362)은 제1 전극(310)과 제2 전극(320)의 상부면에서 각각 제1 전극층(312) 및 제2 전극층(322)과 접촉할 수 있다. 제1 절연층(510) 및 제2 절연층(520)은 제1 격벽(410)과 제2 격벽(420)의 상부면에서 제1 전극(310)과 제2 전극(320)을 덮도록 배치된 영역이 패터닝되어 각각 제1 전극층(312) 및 제2 전극층(322)이 노출되고, 상기 노출된 영역에서 각 접촉 전극(361, 362)과 전기적으로 연결될 수 있다.
또한, 제1 접촉 전극(361)과 제2 접촉 전극(362)은 발광 소자(350)의 일 단부와 타 단부, 예컨대 제1 도전형 반도체층(351) 및 전극 물질층(357)에 각각 접촉될 수 있다. 이에 따라, 제1 접촉 전극(361) 및 제2 접촉 전극(362)은 제1 전극층(312) 및 제2 전극층(322)에 인가된 전기 신호를 발광 소자(350)에 전달할 수 있다.
제1 접촉 전극(361) 및 제2 접촉 전극(362)은 제2 절연층(520) 또는 제3 절연층(530) 상에서 서로 이격되어 배치될 수 있다. 즉, 제1 접촉 전극(361) 및 제2 접촉 전극(362)은 발광 소자(350)와 제2 절연층(520) 또는 제3 절연층(530)에 함께 접촉되나, 제2 절연층(520) 상에서는 적층된 방향으로 이격되어 배치됨으로써 전기적으로 절연될 수 있다. 이로 인해 제1 접촉 전극(361)과 제2 접촉 전극(362)은 각각 제1 박막 트랜지스터(120)와 전원 배선(161)에서 서로 다른 전원을 인가 받을 수 있다. 일 예로, 제1 접촉 전극(361)은 제1 박막 트랜지스터(120)에서 제1 전극(310)으로 인가되는 구동 전압을, 제2 접촉 전극(362)은 전원 배선(161)에서 제2 전극(320)으로 인가되는 공통 전원 전압을 인가받을 수 있다. 다만, 이에 제한되는 것은 아니다.
접촉 전극(361, 362)은 전도성 물질을 포함할 수 있다. 예를 들어, ITO, IZO, ITZO, 알루미늄(Al) 등을 포함할 수 있다. 다만, 이에 제한되는 것은 아니다.
또한, 접촉 전극(361, 362)은 전극층(312, 322)과 동일한 물질을 포함할 수 있다. 접촉 전극(361, 362)은 전극층(312, 322)에 컨택될 수 있도록, 전극층(312, 322) 상에서 실질적으로 동일한 패턴으로 배치될 수 있다. 일 예로, 제1 전극층(312)과 제2 전극층(322)에 컨택되는 제1 접촉 전극(361)과 제2 접촉 전극(362)은 제1 전극층(312) 및 제2 전극층(322)으로 인가되는 전기 신호를 전달받아 발광 소자(350)로 전달할 수 있다.
제3 절연층(530)은 제1 접촉 전극(361)의 상부에 배치되어, 제1 접촉 전극(361)과 제2 접촉 전극(362)을 전기적으로 상호 절연시킬 수 있다. 제3 절연층(530)은 제1 접촉 전극(361)을 덮도록 배치되되, 발광 소자(350)가 제2 접촉 전극(362)과 컨택될 수 있도록 발광 소자(350)의 일부 영역에는 중첩되지 않도록 배치될 수 있다. 제3 절연층(530)은 제2 절연층(520)의 상부면에서 제1 접촉 전극(361), 제2 접촉 전극(362) 및 제2 절연층(520)과 부분적으로 접촉할 수 있다. 제3 절연층(530)은 제2 절연층(520)의 상부면에서 제1 접촉 전극(361)의 일 단부를 커버하도록 배치될 수 있다. 이에 따라 제3 절연층(530)은 제1 접촉 전극(361)을 보호함과 동시에, 제1 접촉 전극(361)과 제2 접촉 전극(362)을 전기적으로 절연시킬 수 있다.
제3 절연층(530)의 제2 전극(320)이 배치된 방향의 일 단부는 제2 절연층(520)의 일 측면과 정렬될 수 있다.
한편, 몇몇 실시예에서, 표시 장치(10)는 제3 절연층(530)이 생략될 수도 있다. 이에 따라, 제1 접촉 전극(361)과 제2 접촉 전극(362)은 실질적으로 동일한 평면상에 배치될 수 있고, 후술할 패시베이션층(550)에 의해 제1 접촉 전극(361)과 제2 접촉 전극(362)은 전기적으로 상호 절연될 수 있다.
패시베이션층(550)은 제3 절연층(530) 및 제2 접촉 전극(362)의 상부에 형성되어, 외부 환경에 대하여 절연기판층(300) 상에 배치되는 부재들을 보호하는 기능을 할 수 있다. 제1 접촉 전극(361) 및 제2 접촉 전극(362)이 노출될 경우, 전극 손상에 의해 접촉 전극 재료의 단선 문제가 발생할 수 있기 때문에, 패시베이션층(550)으로 이들을 커버할 수 있다. 즉, 패시베이션층(550)은 제1 전극(310), 제2 전극(320), 발광 소자(350) 등을 커버하도록 배치될 수 있다. 또한, 상술한 바와 같이, 제3 절연층(530)이 생략되는 경우, 패시베이션층(550)은 제1 접촉 전극(361)과 제2 접촉 전극(362)의 상부에 형성될 수 있다. 이 경우, 패시베이션층(550)은 제1 접촉 전극(361)과 제2 접촉 전극(362)을 전기적으로 상호 절연시킬 수도 있다.
상술한 제1 절연층(510), 제2 절연층(520), 제3 절연층(530) 및 패시베이션층(550) 각각은 무기물 절연성 물질을 포함할 수 있다. 예를 들어, 제1 절연층(510), 제2 절연층(520), 제3 절연층(530) 및 패시베이션층(550)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 산화 알루미늄(Al2O3), 질화 알루미늄(AlN)등과 같은 물질을 포함할 수 있다. 제1 절연층(510), 제2 절연층(520), 제3 절연층(530) 및 패시베이션층(550)은 동일한 물질로 이루어질 수도 있지만, 서로 다른 물질로 이루어질 수도 있다. 기타, 제1 절연층(510), 제2 절연층(520), 제3 절연층(530) 및 패시베이션층(550)에 절연성을 부여하는 다양한 물질이 적용가능하다.
한편, 제1 절연층(510)과 제2 절연층(520)은 상술한 바와 같이, 서로 다른 식각 선택비를 가질 수 있다. 일 예로, 제1 절연층(510)이 실리콘산화물(SiOx)을 포함하는 경우, 제2 절연층(520)은 실리콘질화물(SiNx)을 포함할 수 있다. 다른 예로, 제1 절연층(510)이 실리콘질화물(SiNx)을 포함하는 경우, 제2 절연층(520)은 실리콘산화물(SiOx)을 포함할 수도 있다. 다만, 이에 제한되는 것은 아니다.
한편, 발광 소자(350)는 기판상에서 에픽택셜(Epitaxial) 성장법에 의해 제조될 수 있다. 기판상에 반도체층을 형성하기 위한 시드 결정(Seed crystal)층을 형성하고, 원하는 반도체 재료를 증착시켜 성장시킬 수 있다. 이하, 도 7을 참조하여 다양한 실시예들에 따른 발광 소자(350)의 구조에 대하여 상세히 설명하기로 한다.
도 7은 일 실시예들에 따른 발광 소자의 개략도이다.
도 7을 참조하면, 발광 소자(350)는 복수의 도전형 반도체층(351, 352) 및 상기 복수의 도전형 반도체층(351, 352) 사이에 배치되는 활성물질층(353), 전극 물질층(357) 및 절연성 물질층(358)을 포함할 수 있다. 제1 전극(310) 및 제2 전극(320)으로부터 인가되는 전기 신호는 복수의 도전형 반도체층(351, 352)을 통해 활성물질층(353)으로 전달되어 광을 방출할 수 있다.
구체적으로, 발광 소자(350)는 제1 도전형 반도체층(351), 제2 도전형 반도체층(352), 제1 도전형 반도체층(351)과 제2 도전형 반도체층(352) 사이에 배치되는 활성물질층(353), 제2 도전형 반도체층(352) 상에 배치되는 전극 물질층(357) 및 절연성 물질층(358)을 포함할 수 있다. 도 7의 발광 소자(350)는 제1 도전형 반도체층(351), 활성물질층(353), 제2 도전형 반도체층(352) 및 전극 물질층(357)이 길이방향으로 순차적으로 적층된 구조를 도시하고 있으나, 이에 제한되지 않는다. 전극 물질층(357)은 생략될 수 있고, 몇몇 실시예에서는 제1 도전형 반도체층(351) 및 제2 도전형 반도체층(352)의 양 측면 중 적어도 어느 하나에 배치될 수도 있다. 이하에서는, 도 7의 발광 소자(350)를 예시하여 설명하기로 한다.
제1 도전형 반도체층(351)은 n형 반도체층일 수 있다. 일 예로, 발광 소자(350)가 청색 파장대의 광을 방출하는 경우, 제1 도전형 반도체층(351)은 InxAlyGa1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료일 수 있다. 예를 들어, n형으로 도핑된 InAlGaN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제1 도전형 반도체층(351)은 제1 도전성 도펀트가 도핑될 수 있으며, 일 예로 제1 도전성 도펀트는 Si, Ge, Sn 등일 수 있다. 제1 도전형 반도체층(351)의 길이는 1.5㎛ 내지 5㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
제2 도전형 반도체층(352)은 p형 반도체층일 수 있다. 일 예로, 발광 소자(350)가 청색 파장대의 광을 방출하는 경우, 제2 도전형 반도체층(352)은 InxAlyGa1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료일 수 있다. 예를 들어, p형으로 도핑된 InAlGaN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제2 도전형 반도체층(352)은 제2 도전성 도펀트가 도핑될 수 있으며, 일 예로 제2 도전성 도펀트는 Mg, Zn, Ca, Se, Ba 등일 수 있다. 제2 도전형 반도체층(352)의 길이는 0.08㎛ 내지 0.25㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
활성물질층(353)은 제1 도전형 반도체층(351) 및 제2 도전형 반도체층(352) 사이에 배치되며, 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 활성물질층(353)이 다중 양자 우물 구조의 물질을 포함하는 경우, 양자층(Quantum layer)와 우물층(Well layer)가 서로 교번적으로 복수개 적층된 구조일 수도 있다. 활성물질층(353)은 제1 도전형 반도체층(351) 및 제2 도전형 반도체층(352)을 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다. 일 예로, 활성물질층(353)이 청색 파장대의 광을 방출하는 경우, AlGaN, AlInGaN 등의 물질을 포함할 수 있으며, 특히, 활성물질층(353)이 다중 양자 우물 구조로, 양자층과 우물층이 교번적으로 적층된 구조인 경우, 양자층은 AlGaN 또는 AlInGaN, 우물층은 GaN 또는 AlGaN 등과 같은 물질을 포함할 수 있다. 다만, 이에 제한되는 것은 아니며, 활성물질층(353)은 밴드갭(Band gap) 에너지가 큰 종류 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번적으로 적층된 구조일 수도 있고, 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다. 이에 따라, 활성물질층(353)이 방출하는 광은 청색 파장대의 광으로 제한되지 않고, 경우에 따라 적색, 녹색 파장대의 광을 방출할 수도 있다. 활성물질층(353)의 길이는 0.05㎛ 내지 0.25㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
활성물질층(353)에서 방출되는 광은 발광 소자(350)의 길이방향 외부면 뿐만 아니다, 양 측면으로 방출될 수 있다. 즉, 활성물질층(353)에서 방출되는 광은 일 방향으로 방향성이 제한되지 않는다.
전극 물질층(357)은 오믹(ohmic) 접촉 전극일 수 있다. 다만, 이에 제한되지 않고, 쇼트키(Schottky) 접촉 전극일 수도 있다. 전극 물질층(357)은 전도성이 있는 금속을 포함할 수 있다. 예를 들어, 전극 물질층(357)은 알루미늄(Al), 티타늄(Ti), 인듐(In), 금(Au) 및 은(Ag) 중에서 적어도 어느 하나를 포함할 수 있다. 전극 물질층(357)은 동일한 물질을 포함할 수 있고, 서로 다른 물질을 포함할 수도 있다. 다만, 이에 제한되는 것은 아니다.
절연성 물질층(358)은 발광 소자(350)의 외부에 형성되어 발광 소자(350)를 보호할 수 있다. 일 예로, 절연성 물질층(358)은 발광 소자(350)의 측면부를 둘러싸도록 형성되어, 발광 소자(350)의 길이방향의 양 단부, 예를 들어 제1 도전형 반도체층(351) 및 제2 도전형 반도체층(352)이 배치된 양 단부에는 형성되지 않을 수 있다. 다만, 이에 제한되지는 않는다. 절연성 물질층(358)은 절연특성을 가진 물질들, 예를 들어, 실리콘 산화물(Silicon oxide, SiOx), 실리콘 질화물(Silicon nitride, SiNx), 산질화 실리콘(SiOxNy), 질화알루미늄(Aluminum nitride, AlN), 산화알루미늄(Aluminum oxide, Al2O3) 등을 포함할 수 있다. 이에 따라 활성물질층(353)이 제1 전극(310) 또는 제2 전극(320)과 직접 접촉하는 경우 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연성 물질층(358)은 활성물질층(353)을 포함하여 발광 소자(350)의 외부면을 보호하기 때문에, 발광 효율의 저하를 방지할 수 있다.
절연성 물질층(358)은 길이방향으로 연장되어 제1 도전형 반도체층(351)부터 전극 물질층(357)까지 커버할 수 있도록 형성될 수 있다. 다만, 이에 제한되지 않고 절연성 물질층(358)은 제1 도전형 반도체층(351), 활성물질층(353) 및 제2 도전형 반도체층(352)만 커버하거나, 전극 물질층(357) 외면의 일부만 커버하여 제2 전극 물질층(357)의 일부 외면이 노출될 수도 있다.
또한, 몇몇 실시예에서, 절연성 물질층(358)은 용액내에서 다른 절연성 물질층(358)과 응집되지 않고 분산되도록 표면처리될 수 있다. 후술하는 발광 소자(350)의 정렬시, 용액 내의 발광 소자(350)가 분산된 상태를 유지하여 제1 전극(310)과 제2 전극(320) 사이에서 서로 뭉치지 않으며 정렬될 수 있다. 일 예로, 절연성 물질층(358)은 표면이 소수성 또는 친수성 처리되어 상기 용액 내에서 상호 분산된 상태를 유지할 수 있다.
절연성 물질층(358)의 두께는 0.5 ㎛ 내지 1.5㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
발광 소자(350)는 원통형일 수 있다. 다만, 발광 소자(350)의 형태가 이에 제한되는 것은 아니며, 정육면체, 직육면체, 육각기둥형 등 다양한 형태를 가질 수 있다. 발광 소자(350)는 길이(h)가 1㎛ 내지 10㎛ 또는 2㎛ 내지 5㎛의 범위를 가질 수 있으며, 바람직하게는 4㎛ 내외의 길이를 가질 수 있다. 또한, 발광 소자(350)의 직경은 400nm 내지 700nm의 범위를 가질 수 있으며, 바람직하게는 500nm 내외의 두께를 가질 수 있다.
이하에서는, 도 8 내지 12를 참조하여 일 실시예에 따른 표시 장치(10)의 제조방법에 대하여 설명한다.
도 8 내지 도 12는 일 실시예에 따른 표시 장치의 제조 방법을 개략적으로 도시하는 평면도이다.
먼저, 도 8을 참조하면, 절연기판층(300) 상에 복수의 전극(310, 320)들을 형성한다. 복수의 전극(310, 320)을 형성하는 단계는 통상적인 마스크 공정을 수행하여 금속 또는 유기물 등을 패터닝함으로써 형성할 수 있다.
도 1을 참조하여 상술한 바와 같이, 제1 전극 줄기부(310S)와 제2 전극 줄기부(320S)는 제1 방향(D1)으로 연장되되 서로 이격되어 대향하도록 배치된다. 도 1에서는 제1 전극 줄기부(310S)가 이웃하는 화소(PX) 사이에서 전기적으로 분리되어 이격된 상태를 도시하였으나, 도 8에서는 제1 전극 줄기부(310S)도 일 단부가 인접한 복수의 화소(PX)로 연장될 수 있다. 제1 전극 줄기부(310S)와 제2 전극 줄기부(320S)의 일 단부는 신호인가패드(미도시)와 연결되어 후술하는 발광 소자(350)의 정렬시 교류 전원이 인가될 수 있다.
제1 전극 가지부(310B)와 제2 전극 가지부(320B)는 각각 제1 전극 줄기부(310S)와 제2 전극 줄기부(320S)에서 분지되어 제2 방향(D2)으로 연장된다. 상술한 바와 같이, 제1 전극 가지부(310B)와 제2 전극 가지부(320B)는 서로 반대방향으로 연장되되, 각각 제2 전극 줄기부(320S)와 제1 전극 줄기부(310S)에서 이격된 상태로 종지된다.
즉, 도 8의 제1 전극(310)은 도 1의 제1 전극(310)에 비해 제1 전극 줄기부(310S)가 이웃하는 화소(PX)로 연장되어 각 화소(PX)의 제1 전극 줄기부(310S)와 전기적으로 연결된 것을 제외하고는 동일하다. 이에 대한 자세한 설명은 생략하기도 한다. 또한, 도면에서는 도시하지 않았으나, 제1 전극(310)과 제2 전극(320) 상에는 도 4의 제1 절연층(510)이 배치될 수 있다. 제1 절연층(510)은 상술한 바와 같이, 제1 전극(310) 및 제2 전극(320)의 일부를 덮도록 배치되고, 이들을 보호하거나 전기적으로 절연시킬 수 있다.
다음으로, 도 9를 참조하면, 상기 전극(310, 320)들 및 제1 절연층(510, 도 4에 도시) 상에 제2 절연층(520)을 형성한다.
제2 절연층(520)은 후술하는 공정에 의해 개구부(520P)가 형성될 수 있다. 제2 절연층(520)을 형성하는 단계를 통상적인 패터닝 방법에 의해 수행될 수 있다. 도 8에서는 제2 절연층(520)이 제1 전극 가지부(310B) 및 제2 전극 가지부(320B)의 일부를 덮도록 배치된 것을 도시하고 있으나, 이에 제한되지 않는다. 경우에 따라서는 제1 전극 가지부(310B)와 제2 전극 가지부(320B)를 모두 덮도록 배치되거나, 제1 전극 줄기부(310S)와 제2 전극 줄기부(320S)를 덮을 수도 있다. 한편, 제2 절연층(520)은 상술한 바와 같이 제1 절연층(510)과 식각 선택비가 다른 재료를 포함할 수 있다.
다음으로 도 10을 참조하면, 제2 절연층(520)의 일부를 패터닝하여 개구부(520P)를 형성한다. 개구부(520P)의 배치나 구조 등은 도 1 및 도 2를 참조하여 상술한 바와 동일하다. 자세한 설명은 생략한다.
다음으로 도 11을 참조하면, 개구부(520P) 상에서 제1 전극 가지부(310B)와 제2 전극 가지부(320B)와 중첩되는 영역에 복수의 발광 소자(350)를 배치한다.
구체적으로, 도면에서는 도시하지 않았으나, 제1 전극 가지부(310B)와 제2 전극 가지부(320B) 사이에 발광 소자(350)를 포함하는 용액을 도포한다. 그리고, 제1 전극 줄기부(310S)와 제2 전극 줄기부(320S)의 일 단부에 연결된 신호인가패드(미도시)에서 교류 전원을 인가하여 발광 소자(350)를 정렬시킨다.
신호인가패드(미도시)에서 인가되는 교류 전원은 제1 전극 가지부(310B)와 제2 전극 가지부(320B) 사이에 전기장에 의한 커패시턴스를 형성할 수 있다. 상기 도포된 용액 내의 발광 소자(350)는 전기장에 의한 커패시턴스에 의해 유전영동힘(Dielectrophoresis Force, DEP Force)을 받을 수 있다. 발광 소자(350)는 유전영동힘에 의해 제1 전극 가지부(310B)와 제2 전극 가지부(320B) 사이에 정렬될 수 있다. 유전영동힘(DEP Force)를 받는 발광 소자(350)는 일 단부가 제1 전극 가지부(310B)에 연결되고, 발광 소자(350)의 타 단부는 제2 전극 가지부(320B)의 양 측면에서 각각 연결될 수 있다.
상기 커패시턴스에 의해 발광 소자(350)에 인가되는 유전영동힘은 발광 소자(350)가 각 전극들(310, 320) 사이에서 일정 방향성을 갖도록 할 수 있다. 예를 들어, 발광 소자(350)의 제1 도전형 반도체층(351)은 제1 전극 가지부(310B) 또는 제1 전극(310)의 제2 전극 가지부(320B) 방향의 일 측면에서 연결되고, 제2 도전형 반도체층(352)은 제2 전극 가지부(320B) 또는 제1 전극(310)의 타 측면에서 연결될 수도 있다. 다만, 이에 제한되는 것은 아니며, 발광 소자(350)는 각 전극들(310, 320) 사이에서 임의의 방향으로 정렬될 수도 있다.
또한, 제1 전극(310)과 제2 전극(320) 상에서, 개구부(520P)에 의해 교류 전원에 의해 생기는 전기장의 세기는 다를 수 있다.
구체적으로, 개구부(520P)와 중첩되는 영역의 제1 절연층(510)은 외부로 노출되고, 그 이외의 영역은 제2 절연층(520)에 의해 커버될 수 있다. 제1 전극(310)과 제2 전극(320) 사이에 교류 전원을 인가하면 제1 절연층(510)이 외부로 노출된 영역은 전기장의 세기가 강하게 형성되고, 제2 절연층(520)에 의해 커버된 영역은 전기장의 세기가 약하게 형성된다. 이에 따라, 복수의 개구부(520P) 사이에서 전기장 세기의 공간적 변화가 생길 수 있고, 전기장 세기의 공간적 변화는 발광 소자(350)에 인가되는 유전영동힘(FDEP)에 변화를 줄 수 있다. 전기장의 세기가 강한 개구부(520P) 상에는 더 강한 유전영동힘(FDEP)이 가해지고, 발광 소자(350)는 개구부(520P) 상에 우선적으로 정렬될 수 있다.
여기서, 전기장의 세기는 제2 절연층(520)의 재료나 두께, 발광 소자(350)를 포함하는 용액의 종류 등에 따라 달리질 수 있다. 예시적인 실시예에서, 발광 소자(350)를 포함하는 용액은 프로필렌글리콜(Propylene glycol)이고, 제2 절연층(520)이 실리콘산화물(SiOx) 또는 폴리이미드(PI)일 수 있다. 제2 절연층(520)의 두께는 0.3㎛ 내지 2.0㎛ 일 수 있다. 이 경우, 개구부(520P) 상에서 발광 소자(350)에 인가되는 유전영동힘(FDEP)은 7배 내지 32배 이상 클 수 있다. 즉, 발광 소자(350)는 개구부(520P) 상에만 정렬되고, 제2 절연층(520) 상에는 정렬되지 않을 수 있다.
발광 소자(350)의 배치에 대한 자세한 설명은 도 1을 참조하여 상술한 바와 같다.
다음으로, 도 12를 참조하면, 각 전극(310, 320) 사이에 발광 소자(350)를 정렬한 뒤, 각 전극들(310, 320) 상에 접촉 전극(361, 362)을 형성하여 발광 소자(350)와 접촉 시킨다. 또한, 도면에서는 도시하지 않았으나, 도 4에 도시된 바와 같이, 각 전극들(310, 320) 상에는 복수의 절연층이 배치될 수 있다. 접촉 전극(361, 362)은 상술한 바와 같이 발광 소자(350)의 양 측부와 각 전극들(310, 320)의 격벽(410, 420) 상의 상부면에서 접촉될 수 있다.
마지막으로, 도 12에 도시된 바와 같이, 절단부(CB)를 따라 제1 전극 줄기부(310S)를 전기적으로 분리하여 도 1의 표시 장치(10)를 제조할 수 있다. 제1 전극 줄기부(310S)를 전기적으로 분리하는 방법은 특별히 제한되지 않는다. 일 예로, 레이저를 이용하여 절단부(CB)에 위치한 제1 전극(310)을 단선시킬 수 있다. 이에 따라, 제1 전극 줄기부(310S)는 이웃하는 화소(PX) 간에 전기적으로 분리되어 이격된 상태로 배치될 수 있다.
또한, 제1 전극 줄기부(310S) 상의 제1 전극 컨택홀(CNTD) 및 제2 전극 줄기부(320S) 상의 제2 전극 컨택홀(CNTS)을 통해 제1 전극(310)과 제2 전극(320)은 상술한 제1 박막 트랜지스터(120) 및 전원 전극(162)과 전기적으로 연결될 수 있다. 이에 따라, 제1 전극(310)과 제2 전극(320) 사이에는 구동 전압과 전원 전압에 의한 전류가 흐를 수 있고, 발광 소자(350)에서 발광할 수 있다.
이상에서 설명한 바와 같이, 일 실시예에 따른 표시 장치(10)는 제1 전극(310)과 제2 전극(320) 상에 제2 절연층(520)의 개구부(520P)를 형성하여, 발광 소자(350)를 특정 영역으로 정렬되도록 유도할 수 있다. 이에 따라, 표시 장치(10)의 일 화소(PX) 내에서 발광 소자(350)가 균일하게 정렬되고, 화소(PX)별로 균일한 휘도를 가질 수 있고, 발광 소자(350)의 정렬에 따라 하나의 화소(PX)에서 빛이 분리되어 방출되는 현상을 방지할 수 있다.
이하에서는, 표시 장치(10)의 다른 실시예에 대하여 설명한다. 도 13 내지 도 15는 다른 실시예에 따른 표시 장치를 개략적으로 도시하는 평면도이다.
일 실시예에서, 개구부(520P)는 제1 전극(310)과 제2 전극(320) 사이에서 하나의 전극, 예컨대 제1 전극(310)에 보다 인접하게 배치될 수 있다.
구체적으로, 도 13의 표시 장치(10_1)는 개구부(520P_1)의 중심은 제1 전극(310)과 제2 전극(320) 사이의 중심에 정렬되지 않고, 제1 전극(310) 방향으로 이동되어 배치될 수 있다. 이에 따라, 개구부(520P_1)에 의해 노출된 영역은 제1 전극(310)이 제2 전극(320)보다 넓을 수 있다. 따라서, 도 12의 표시 장치(10_1)는 개구부(520P_1)를 중심으로 제1 전극(310)과 제2 전극(320) 상에서 노출된 제1 절연층(510)이 비대칭적 구조를 가질 수 있다.
상술한 바와 같이, 발광 소자(350)를 정렬하기 위해 인가되는 교류 전원에 의해 형성되는 전기장의 세기는 노출된 제1 절연층(510)이 넓은 영역이 더 클 수 있다. 이 경우, 제1 전극(310)과 중첩되는 영역에서 노출된 제1 절연층(510)이 더 넓기 때문에, 전기장 세기의 공간적 변화가 더 크고, 발광 소자(350)에 인가되는 유전영동힘(FDEP)이 더 강하게 작용될 수 있다. 이에 따라, 발광 소자(350)를 더 효과적으로 개구부(520P) 상에 정렬시킬 수 있다.
도 14의 표시 장치(10_2)와 도 15의 표시 장치(10_3)는 개구부(520P)가 도 1과 다른 형상을 가진 것을 도시하고 있다.
구체적으로, 도 14의 표시 장치(10_2)는 개구부(520P_2)의 제2 방향(D2)으로 측정된 폭(d2)이 각 전극들(310, 320)의 중심으로 갈수록 짧아질 수 있다. 개구부(520P_2)의 중심부에서 제2 방향(D2)으로 측정된 폭(d2_2)은 개구부(520P_2)의 양 단부에서 제2 방향(D2)으로 측정된 폭(d2'_2)보다 길다. 이에 따라, 개구부(520P_2)는 꼭지점이 곡률을 가지고 라운드(round)지게 형성될 수 있다.
다만, 이에 제한되는 것은 아니다. 도 15에 도시된 바와 같이, 몇몇 실시예에서 표시 장치(10_3)는 개구부(520P_3)의 중심부에서 제2 방향(D2)으로 측정된 폭(d2_3)은 개구부(520P_3)의 양 단부에서 제2 방향(D2)으로 측정된 폭(d2'_3)보다 짧을 수 있다. 또한, 개구부(520P_3)의 제2 방향(D2)으로 측정된 폭(d2_3, d2'_3)을 선형적으로 변화시킬 경우, 개구부(520P_3)는 각 전극(310, 320) 상에서 제1 절연층(510)이 노출된 영역의 공간적 변화를 극대화 할 수 있다. 이에 따라, 상술한 전기장 세기의 공간적 변화도 향상시킬 수 있으며, 발광 소자(350)의 정렬 효과를 더 향상시킬 수도 있다.
도면에서는 도시하지 않았으나, 도 14의 표시 장치(10_2)와 도 15의 표시 장치(10_3)의 경우에도, 도 13의 표시 장치(10_1)와 같이 개구부(520P)가 제1 전극(310) 또는 제2 전극(320) 중 어느 하나에 더 인접하도록 배치되어, 제1 전극(310)과 제2 전극(320)과 중첩되는 영역에서 노출된 제1 절연층(510)이 비대칭구조를 가질 수도 있다. 이 경우, 상술한 바와 같이 발광 소자(350)에 더 강한 유전영동힘(FDEP)을 전달하여 개구부(520P) 상에 발광 소자(350)를 정렬할 수 있다.
한편, 표시 장치(10)는 제1 전극(310)과 제2 전극(320)의 형상이 도 1과 같이 선형 또는 막대형으로 한정되는 것은 아니다. 경우에 따라서 제1 전극(310)과 제2 전극(320)은 형상이 원형 또는 부채꼴형 등일 수도 있다.
도 16은 다른 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 16을 참조하면, 일 실시예에 따른 표시 장치(10_4)는 도 1의 표시 장치(10)와 달리, 제1 전극 가지부(310B_4)와 제2 전극 가지부(320B_4)가 각각 연결부(310B1_4, 320B1_4) 및 대향부(310B2_4, 320B2_4)를 더 포함할 수 있다. 제1 전극 가지부(310B_4)와 제2 전극 가지부(320 B_4)의 형성이 상이한 것을 제외하고는 도 1의 표시 장치(10)와 동일하므로, 이하에서는 차이점에 대하여 설명하기로한다.
제2 전극 가지부(320B_4)는 제2 전극 줄기부(320S_4)에서 분지되되 제2 방향(D2)으로 연장된 제2 전극 연결부(320B1_4), 제2 전극 연결부(320B1_4)의 일 단과 연결되고, 평면상 원형의 형상을 갖는 제2 전극 대향부(320B2_4)를 포함할 수 있다. 제2 전극 연결부(320B1_4)의 일 단은 제2 전극 줄기부(320S_4)와 연결되고, 타 단은 제2 전극 대향부(320B2_4)와 연결될 수 있다. 제2 전극 연결부(320B1_4)는 실질적으로 도 1의 제2 전극 가지부(320B)와 동일한 형태를 가질 수 있다.
제2 전극 대향부(320B2_4)는 제2 전극 가지부(320B_4)에서 후술하는 발광 소자(350)가 배치되는 영역일 수 있다. 제2 전극 대향부(320B2_4)는 평면상 원형의 형상을 가질 수 있어, 제2 전극 대향부(320B2_4)의 외면을 따라 복수의 발광 소자(350)가 배치될 수 있다. 즉, 발광 소자(350)는 일 방향으로 정렬되지 않고, 제2 전극 대향부(320B2_4) 상에서 원을 그리며 정렬될 수 있다.
제1 전극 가지부(310B_4)는 제1 전극 줄기부(310S_4)에서 분지되되 제2 방향(D2)으로 연장된 제1 전극 연결부(310B1_4), 제1 전극 연결부(310B1_4)의 일 단과 연결되고, 제2 전극 대향부(320B2_4)의 외면을 둘러싸도록 원형으로 배치되되, 제2 전극 연결부(320B1_4)와 이격된 상태로 종지하는 제1 전극 대향부(310B2_4)를 포함할 수 있다. 제1 전극 연결부(310B1_4)의 일 단은 제1 전극 줄기부(310S_4)와 연결되고, 타 단은 제1 전극 대향부(310B2_4)와 연결될 수 있다. 제1 전극 연결부(310B1_4)는 실질적으로 도 1의 제1 전극 가지부(310B)와 동일한 형태를 가질 수 있다.
제1 전극 대향부(310B2_4)는 제2 전극 대향부(320B2_4)의 외면을 따라 일정 간격 이격된 상태로 이를 둘러싸하도록 배치될 수 있다. 즉, 제1 전극 대향부(310B2_4)의 내측면과 제2 전극 대향부(320B2_4)의 외측면은 원형으로 평행하게 이격되므로, 제1 전극 대향부(310B2_4)는 중심부가 빈 원형의 형상을 갖되, 제2 전극 연결부(320B1_4)와 이격된 상태에서 종지할 수 있다. 즉, 제1 전극 대향부(310B2_4)의 형상은 중심각의 크기가 180° 이상이고, 중심이 비어있는 부채꼴 형상을 가질 수 있다.
발광 소자(350)는 제1 전극 대향부(310B2_4)와 제2 전극 대향부(320B2_4)가 이격된 사이에 배치될 수 있다. 발광 소자(350)의 일 단부는 제1 전극 대향부(310B2_4)의 내측면에 접촉할 수 있고, 타 단부는 제2 전극 대향부(320B2_4)의 외측면에 접촉할 수 있으며, 발광 소자(350)들은 제1 전극 대향부(310B2_4)와 제2 전극 대향부(320B2_4) 사이에서 원을 그리며 정렬될 수 있다.
개구부(520P_4)는 제1 전극 대향부(310B2_4)와 제2 전극 대향부(320B2_4)의 일부 영역과 중첩하는 제1 절연층(510, 도 15에는 미도시)을 외부로 노출시킬 수 있다. 도 15의 경우, 제1 전극 대향부(310B2_4)와 제2 전극 대향부(320B2_4)가 실질적으로 원형으로 형성되기 떄문에, 개구부(520P_4)도 제1 전극 대향부(310B2_4)와 같이 부채꼴 형상을 가질 수도 있다.
다시 말해, 개구부(520P_4)의 양 단부는 곡률을 가지며, 상기 양 단부 중 제2 전극 대향부(320B2_4) 중심방향의 일 단부의 길이는 타 단부의 길이보다 짧을 수 있다. 이 경우, 개구부(520P_4)의 양 단부간 길이의 차이에 따라 전기장 세기의 공간적 변화가 생길 수 있으므로, 상술한 유전영동힘(FDEP)이 개구부(520P_4)상에서 강하게 작용할 수 있다. 즉, 발광 소자(350)를 일정 영역 내로의 정렬을 유도할 수 있다.
다만, 이에 제한되지 않으며, 개구부(520P_4)는 양 단부의 길이가 동일하여 실질적으로 사각형의 형상을 가질 수도 있다. 또한, 상술한 바와 같이 제1 전극 대향부(310B2_4)와 제2 전극 대향부(320B2_4)의 이격된 중심을 기준으로 개구부(520P_4)에 의해 노출된 영역이 대칭 또는 비대칭 구조를 가질 수도 있다. 보다 자세한 설명은 생략하기로 한다.
한편, 몇몇 실시예에서, 제1 절연층(510)은 생략될 수도 있다. 도 17은 또 다른 실시예에 따른 표시 장치의 일부를 개략적으로 도시하는 단면도이다. 도 17의 표시 장치(10)는 제1 절연층(510)이 생략되고, 제1 전극(310) 및 제2 전극(320)의 서로 이격되어 대향하는 부분 중 일부가 노출되도록 패터닝된 제2 절연층(520)이 배치될 수 있다.
상술한 바와 같이, 제1 전극(310)과 제2 전극(320)은 표시 장치(10)의 제조 과정중 전극 재료가 연결되어 쇼트(short)불량이 발생할 수도 있다. 이를 방지하기 위해 제1 절연층(510)을 형성하여 제1 전극(310)과 제2 전극(320)을 보호하고 이들을 전기적으로 절연시킨다. 다만, 몇몇 실시예에서, 제1 전극(310)과 제2 전극(320)이 제조 과정중에 전극 재료가 연결되지 않는 경우, 예를 들어, 제1 전극(310)과 제2 전극(320)이 금(Au)과 같은 재료를 포함하는 경우 제1 절연층(510)이 생략되어도 제1 전극(310)과 제2 전극(320)의 쇼트(short)불량이 발생하지 않을 수도 있다. 이 경우, 제1 절연층(510)은 생략되고, 제2 절연층(520)만으로 개구부(520P, 도 17에는 미도시)을 형성하여 전기장 세기의 공간적 변화를 형성할 수 있다.
도 17을 참조하면, 발광 소자(350)의 양 단부는 제1 전극(310)과 제2 전극(320)이 서로 대향하는 방향으로 돌출된 영역상에서 제1 전극(310) 및 제2 전극(320)과 직접 접촉할 수 있다. 도면에서는 도시하지 않았으나, 제2 절연층(520)의 개구부(520P)는 제1 전극(310)과 제2 전극(320)의 일부를 외부로 노출시킬 수 있다. 외부로 노출된 영역은 전기장의 세기가 강한 영역이고, 개구부(520P)에 의해 전기장 세기의 공간적 변화가 크다. 이에 따라, 발광 소자(350)는 제1 전극(310) 및 제2 전극(320) 사이에서 직접 접촉하도록 배치될 수도 있다.
제2 절연층(520) 및 발광 소자(350) 상에 배치되는 복수의 부재들, 예를 들어 접촉 전극(361, 362), 제3 절연층(530) 및 패시베이션층(550) 등은 도 4를 참조하여 상술한 바와 동일하다. 이에 대한 자세한 설명은 생략하기로 한다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (20)

  1. 제1 전극;
    상기 제1 전극과 이격되어 대향하도록 배치된 제2 전극;
    상기 제1 전극과 상기 제2 전극을 덮도록 배치된 제1 절연층;
    상기 제1 절연층 상의 적어도 일부에 배치되되, 상기 제1 전극 및 상기 제2 전극과 상기 제1 절연층이 중첩되는 영역 중 적어도 일부를 노출하는 제2 절연층; 및
    상기 제1 전극과 상기 제2 전극 사이에서 상기 노출된 제1 절연층 상에 배치된 적어도 하나의 발광소자를 포함하고,
    상기 제2 절연층은 상기 제1 절연층을 노출시키며 상기 제1 전극 및 상기 제2 전극이 서로 대향하는 영역 상에서 서로 이격되어 배치된 적어도 하나의 개구부; 및 상기 개구부 사이의 영역인 브릿지부를 포함하며,
    상기 발광 소자는 상기 개구부 상에 배치되는, 표시 장치.
  2. 제1 항에 있어서,
    적어도 하나의 상기 개구부는 상기 제1 전극이 연장되는 방향인 제1 방향으로 배치되고, 상기 개구부는 이웃하는 다른 상기 개구부와 이격된, 표시 장치.
  3. 제2 항에 있어서,
    상기 제1 절연층 및 상기 제2 절연층은 식각 선택비가 다른 재료를 포함하는, 표시 장치.
  4. 제3 항에 있어서,
    상기 제2 절연층은 상기 개구부의 중심을 기준으로 상기 제1 방향과 교차하는 방향인 제2 방향의 일 측 영역과 타 측 영역이 구분되고,
    상기 브릿지부는 상기 일 측 영역과 상기 타 측 영역을 연결하는, 표시 장치.
  5. 제4 항에 있어서,
    상기 브릿지부는 상기 제2 방향으로 연장되는, 표시 장치.
  6. 제3 항에 있어서,
    상기 개구부는 제1 개구부; 및 제1 개구부와 상기 제1 방향으로 이웃하여 이격된 제2 개구부를 포함하며,
    상기 발광 소자는
    상기 제1 개구부 상에 배치된 제1 발광 소자 및 제2 발광 소자; 및
    상기 제2 개구부 상에 배치된 제3 발광 소자를 포함하는, 표시 장치.
  7. 제6 항에 있어서,
    상기 제1 발광 소자 및 상기 제2 발광 소자는 상기 제1 개구부 내에서 서로 이격되어 배치된, 표시 장치.
  8. 제7 항에 있어서,
    상기 제1 발광 소자가 상기 제2 발광 소자와 이격된 간격은 상기 제1 발광 소자가 상기 제3 발광 소자와 이격된 간격보다 짧은, 표시 장치.
  9. 제8 항에 있어서,
    상기 제1 개구부 및 상기 제2 개구부에 배치된 상기 발광 소자의 밀도는 상기 제1 개구부와 상기 제2 개구부 사이의 상기 브릿지부에 배치된 발광 소자의 밀도보다 큰, 표시 장치.
  10. 제3 항에 있어서,
    상기 개구부는 상기 제1 전극 및 상기 제2 전극이 서로 대향하는 방향의 각 측부와 중첩되도록 배치된, 표시 장치.
  11. 제10 항에 있어서,
    상기 개구부의 중심은 상기 제2 전극보다 상기 제1 전극과 인접하여 배치되고,
    상기 제1 전극과 상기 개구부가 중첩되는 제1 중첩부는 상기 제2 전극과 상기 개구부가 중첩되는 제2 중첩부보다 넓은, 표시 장치.
  12. 제10 항에 있어서,
    상기 개구부는 상기 제1 전극이 연장되는 방향인 제1 방향과 교차하는 방향인 제2 방향으로 측정된 폭은 상기 제1 전극 및 상기 제2 전극의 중심간의 이격된 간격보다 짧되, 상기 제1 전극과 상기 제2 전극의 서로 대향하는 각 측부간 이격된 간격보다 긴, 표시 장치.
  13. 제12 항에 있어서,
    상기 개구부의 중심에서 상기 제1 방향으로 측정된 폭은 상기 개구부의 양 단부에서 상기 제1 방향으로 측정된 폭보다 짧은, 표시 장치.
  14. 제13 항에 있어서,
    상기 개구부의 상기 제2 방향으로 측정된 폭은 상기 발광 소자의 장축의 길이보다 긴, 표시 장치.
  15. 제2 항에 있어서,
    상기 제1 전극은 제1 전극 연결부; 및
    상기 제1 전극 연결부와 연결되고 원형의 형상을 갖는 제1 전극 대향부를 포함하고,
    상기 제2 전극은
    상기 제1 전극 대향부와 이격되어 외면을 둘러싸도록 배치되되 상기 제1 전극 연결부와 이격된 상태로 종지된 제2 전극 대향부; 및
    상기 제2 전극 대향부와 연결된 제2 전극 연결부를 포함하는, 표시 장치.
  16. 제15 항에 있어서,
    상기 발광 소자는
    상기 제1 전극 대향부 및 상기 제2 전극 대향부가 이격된 사이에 배치되되,
    상기 발광 소자의 일 단은 상기 제2 전극 대향부 상에 배치되고, 상기 발광 소자의 타 단은 상기 제1 전극 대향부 상에 배치되는, 표시 장치.
  17. 제3 방향으로 연장되고, 서로 이격되어 배치되는 제1 전극 줄기부 및 제2 전극 줄기부;
    상기 제1 전극 줄기부에서 분지되고 상기 제3 방향과 교차하는 제4 방향으로 연장되어 배치된 적어도 하나의 제1 전극 가지부;
    상기 제2 전극 줄기부에서 분지되고, 상기 제4 방향으로 연장되어 배치된 제2 전극 가지부;
    상기 제1 전극 가지부 및 상기 제2 전극 가지부를 덮는 제1 절연층;
    상기 제1 절연층 상의 적어도 일부에 배치되되, 상기 제1 전극 가지부 및 상기 제2 전극 가지부와 상기 제1 절연층이 중첩되는 영역 중 적어도 일부를 노출하는 제2 절연층;
    상기 제1 전극 가지부와 상기 제2 전극 가지부 사이에서 상기 노출된 제1 절연층 상에 배치된 적어도 하나의 발광소자; 및
    상기 제1 전극 가지부 및 상기 발광 소자의 일 단부와 접촉되는 제1 접촉 전극, 및 상기 제2 전극 가지부 및 상기 발광 소자의 타 단부와 접촉되는 제2 접촉 전극; 을 포함하고,
    상기 제2 절연층은
    상기 제1 절연층을 노출시키며 상기 제1 전극 가지부 및 상기 제2 전극 가지부가 서로 대향하는 영역 상에서 서로 이격되어 배치된 적어도 하나의 개구부; 및
    상기 개구부 사이의 영역인 브릿지부; 를 포함하며,
    상기 발광 소자는 상기 개구부 상에 배치되는, 표시 장치.
  18. 제17 항에 있어서,
    상기 제1 절연층 및 상기 제2 절연층은 식각 선택비가 다른 재료를 포함하는, 표시 장치.
  19. 제18 항에 있어서,
    상기 제1 절연층 및 상기 제2 절연층은 상기 개구부의 상기 제4 방향의 양 단부와 이격된 영역에서 패터닝되어 상기 제1 전극 가지부와 상기 제2 전극 가지부가 노출되고,
    상기 제1 접촉 전극 및 상기 제2 접촉 전극은 각각 상기 노출된 제1 전극 가지부 및 제2 전극 가지부와 접촉하는, 표시 장치.
  20. 제19 항에 있어서,
    상기 발광 소자의 상기 일 단부는 상기 제1 전극 가지부와 전기적으로 연결되고, 상기 타 단부는 상기 제2 전극 가지부와 전기적으로 연결되며,
    상기 발광 소자의 상기 일 단부는 n형으로 도전된 반도체를 포함하고, 상기 타 단부는 p형으로 도전된 반도체를 포함하는, 표시 장치.
PCT/KR2018/011285 2018-07-04 2018-09-21 표시 장치 WO2020009274A1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
US16/338,449 US11411044B2 (en) 2018-07-04 2018-09-21 Display device
JP2020573435A JP7242716B2 (ja) 2018-07-04 2018-09-21 表示装置
CN201880095347.5A CN112385045A (zh) 2018-07-04 2018-09-21 显示装置
EP18925189.5A EP3819940B1 (en) 2018-07-04 2018-09-21 Display apparatus
US17/818,345 US11817474B2 (en) 2018-07-04 2022-08-08 Display device
JP2023035966A JP2023081982A (ja) 2018-07-04 2023-03-08 表示装置
US18/508,222 US20240088198A1 (en) 2018-07-04 2023-11-13 Display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180077640A KR102585158B1 (ko) 2018-07-04 2018-07-04 표시 장치
KR10-2018-0077640 2018-07-04

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US16/338,449 A-371-Of-International US11411044B2 (en) 2018-07-04 2018-09-21 Display device
US17/818,345 Continuation US11817474B2 (en) 2018-07-04 2022-08-08 Display device

Publications (1)

Publication Number Publication Date
WO2020009274A1 true WO2020009274A1 (ko) 2020-01-09

Family

ID=69059710

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2018/011285 WO2020009274A1 (ko) 2018-07-04 2018-09-21 표시 장치

Country Status (7)

Country Link
US (3) US11411044B2 (ko)
EP (1) EP3819940B1 (ko)
JP (2) JP7242716B2 (ko)
KR (2) KR102585158B1 (ko)
CN (1) CN112385045A (ko)
TW (1) TWI816826B (ko)
WO (1) WO2020009274A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3890013A1 (en) * 2020-04-03 2021-10-06 Samsung Display Co., Ltd. Display device
EP4020553A1 (en) * 2020-12-23 2022-06-29 Samsung Display Co., Ltd. Display device

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102545982B1 (ko) * 2018-07-24 2023-06-21 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR102526778B1 (ko) 2018-08-07 2023-05-02 삼성디스플레이 주식회사 표시 장치 및 표시 장치 제조 방법
KR102568353B1 (ko) 2018-08-16 2023-08-18 삼성디스플레이 주식회사 발광 소자, 이의 제조방법 및 발광 소자를 포함하는 표시 장치
KR102654268B1 (ko) * 2018-10-10 2024-04-03 삼성디스플레이 주식회사 표시 장치
KR102645641B1 (ko) 2018-11-05 2024-03-08 삼성디스플레이 주식회사 화소, 그것을 포함하는 표시 장치, 및 그것의 제조 방법
KR102649218B1 (ko) 2018-11-15 2024-03-19 삼성디스플레이 주식회사 표시 장치 및 표시 장치 제조 방법
KR20210054119A (ko) * 2019-11-04 2021-05-13 삼성디스플레이 주식회사 표시 장치
KR20210059110A (ko) * 2019-11-14 2021-05-25 삼성디스플레이 주식회사 표시 장치
KR20200014868A (ko) * 2020-01-22 2020-02-11 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치
KR20210095760A (ko) * 2020-01-23 2021-08-03 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20210124594A (ko) * 2020-04-06 2021-10-15 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20210138834A (ko) 2020-05-12 2021-11-22 삼성디스플레이 주식회사 타일형 표시 장치
KR20210143350A (ko) * 2020-05-19 2021-11-29 삼성디스플레이 주식회사 표시 장치
CN115699323A (zh) * 2020-05-26 2023-02-03 三星显示有限公司 显示装置
KR20210148536A (ko) * 2020-05-29 2021-12-08 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20220031786A (ko) * 2020-09-03 2022-03-14 삼성디스플레이 주식회사 표시 장치
KR20220054507A (ko) * 2020-10-23 2022-05-03 삼성디스플레이 주식회사 화소 및 이를 구비한 표시 장치
KR20230054536A (ko) * 2021-10-15 2023-04-25 삼성디스플레이 주식회사 표시 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000029404A (ja) * 1998-07-10 2000-01-28 Toppan Printing Co Ltd 有機エレクトロルミネッセンス表示素子およびその製造方法
KR20060019758A (ko) * 2004-08-30 2006-03-06 삼성에스디아이 주식회사 발광 표시장치와 그의 제조방법
KR20100000721A (ko) * 2008-06-25 2010-01-06 엘지디스플레이 주식회사 액정표시장치용 어레이 기판
KR20120014866A (ko) * 2010-08-10 2012-02-20 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR20170074410A (ko) * 2015-12-22 2017-06-30 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100763894B1 (ko) 2006-03-21 2007-10-05 삼성에스디아이 주식회사 Ｌｅｄ 칩을 이용한 디스플레이 장치의 제조방법
KR101759504B1 (ko) 2009-10-09 2017-07-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 표시 장치 및 이를 포함한 전자 기기
KR20110041401A (ko) 2009-10-15 2011-04-21 샤프 가부시키가이샤 발광 장치 및 그 제조 방법
US8872214B2 (en) 2009-10-19 2014-10-28 Sharp Kabushiki Kaisha Rod-like light-emitting device, method of manufacturing rod-like light-emitting device, backlight, illuminating device, and display device
US8547513B2 (en) 2010-08-10 2013-10-01 Lg Display Co., Ltd. Liquid crystal display device and method of manufacturing the same
KR101244926B1 (ko) 2011-04-28 2013-03-18 피에스아이 주식회사 초소형 ｌｅｄ 소자 및 그 제조방법
KR101209449B1 (ko) 2011-04-29 2012-12-07 피에스아이 주식회사 풀－칼라 ｌｅｄ 디스플레이 장치 및 그 제조방법
JP6007046B2 (ja) * 2012-09-27 2016-10-12 シャープ株式会社 表示装置
US9773761B2 (en) 2013-07-09 2017-09-26 Psi Co., Ltd Ultra-small LED electrode assembly and method for manufacturing same
TWI619267B (zh) * 2013-10-22 2018-03-21 晶元光電股份有限公司 發光元件及其製造方法
KR20160027875A (ko) * 2014-08-28 2016-03-10 서울바이오시스 주식회사 발광소자
KR101672781B1 (ko) * 2014-11-18 2016-11-07 피에스아이 주식회사 수평배열 어셈블리용 초소형 led 소자, 이의 제조방법 및 이를 포함하는 수평배열 어셈블리
KR102471111B1 (ko) * 2015-11-23 2022-11-28 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102631260B1 (ko) 2016-04-08 2024-01-31 삼성디스플레이 주식회사 표시장치 및 표시장치 제조방법
KR20180007025A (ko) * 2016-07-11 2018-01-22 삼성디스플레이 주식회사 초소형 발광 소자를 포함하는 픽셀 구조체, 표시장치 및 그 제조방법
KR102608419B1 (ko) * 2016-07-12 2023-12-01 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
KR20180066320A (ko) * 2016-12-07 2018-06-19 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102587215B1 (ko) * 2016-12-21 2023-10-12 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치
US10984702B2 (en) * 2018-06-22 2021-04-20 Epistar Corporation Display apparatus with array of light emitting diodes and method of manufacturing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000029404A (ja) * 1998-07-10 2000-01-28 Toppan Printing Co Ltd 有機エレクトロルミネッセンス表示素子およびその製造方法
KR20060019758A (ko) * 2004-08-30 2006-03-06 삼성에스디아이 주식회사 발광 표시장치와 그의 제조방법
KR20100000721A (ko) * 2008-06-25 2010-01-06 엘지디스플레이 주식회사 액정표시장치용 어레이 기판
KR20120014866A (ko) * 2010-08-10 2012-02-20 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR20170074410A (ko) * 2015-12-22 2017-06-30 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3890013A1 (en) * 2020-04-03 2021-10-06 Samsung Display Co., Ltd. Display device
US11362250B2 (en) 2020-04-03 2022-06-14 Samsung Display Co., Ltd. Display device
EP4220716A1 (en) * 2020-04-03 2023-08-02 Samsung Display Co., Ltd. Display device
US11870025B2 (en) 2020-04-03 2024-01-09 Samsung Display Co., Ltd. Display device
EP4020553A1 (en) * 2020-12-23 2022-06-29 Samsung Display Co., Ltd. Display device
US11894414B2 (en) 2020-12-23 2024-02-06 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
EP3819940A1 (en) 2021-05-12
KR20200004936A (ko) 2020-01-15
EP3819940A4 (en) 2022-03-30
TWI816826B (zh) 2023-10-01
EP3819940B1 (en) 2023-11-15
KR102585158B1 (ko) 2023-10-05
TW202006943A (zh) 2020-02-01
JP7242716B2 (ja) 2023-03-20
CN112385045A (zh) 2021-02-19
US20220384518A1 (en) 2022-12-01
KR20230145962A (ko) 2023-10-18
US11411044B2 (en) 2022-08-09
JP2023081982A (ja) 2023-06-13
US20210327954A1 (en) 2021-10-21
US20240088198A1 (en) 2024-03-14
US11817474B2 (en) 2023-11-14
KR102661100B1 (ko) 2024-04-26
JP2021529352A (ja) 2021-10-28

Similar Documents

Publication Publication Date Title
WO2020009274A1 (ko) 표시 장치
WO2020009273A1 (ko) 표시 장치 및 그 제조 방법
WO2020017712A1 (ko) 표시 장치
WO2020027396A1 (ko) 표시 장치
WO2020022593A1 (ko) 표시 장치 및 그 제조 방법
WO2020036271A1 (ko) 발광 소자, 이의 제조방법 및 발광 소자를 포함하는 표시 장치
WO2020004713A1 (ko) 표시 장치
WO2020149515A1 (ko) 표시 장치 및 이의 제조 방법
WO2020027369A1 (ko) 표시 장치
WO2020071614A1 (ko) 발광 장치 및 이의 제조 방법
WO2020060002A1 (ko) 표시 장치 및 이의 제조 방법
WO2020027397A1 (ko) 발광 소자, 이의 제조방법 및 발광 소자를 포함하는 표시 장치
WO2020075939A1 (ko) 표시 장치
WO2021241937A1 (ko) 표시 장치 및 이의 제조 방법
WO2020197080A1 (ko) 표시 장치 및 이의 제조 방법
WO2020059994A1 (ko) 잉크젯 프린트 장치, 쌍극자 정렬 방법 및 표시 장치의 제조 방법
WO2020091174A1 (ko) 발광 소자 분산제, 이를 포함하는 발광 소자 잉크 및 표시 장치의 제조 방법
WO2020149512A1 (ko) 발광 소자 및 이를 포함하는 표시 장치
WO2022035233A1 (ko) 표시 장치
WO2020111452A1 (ko) 표시 장치
WO2021066287A1 (ko) 표시 장치 및 이의 제조 방법
WO2020111453A1 (ko) 표시 장치
WO2022045698A1 (ko) 표시 장치
WO2021091062A1 (ko) 표시 장치
WO2021054551A1 (ko) 발광 소자 및 이를 포함하는 표시 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18925189

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020573435

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2018925189

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 2018925189

Country of ref document: EP

Effective date: 20210204