KR20170074410A - 액정표시장치 및 그 제조방법 - Google Patents

액정표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR20170074410A
KR20170074410A KR1020150183650A KR20150183650A KR20170074410A KR 20170074410 A KR20170074410 A KR 20170074410A KR 1020150183650 A KR1020150183650 A KR 1020150183650A KR 20150183650 A KR20150183650 A KR 20150183650A KR 20170074410 A KR20170074410 A KR 20170074410A
Authority
KR
South Korea
Prior art keywords
sub
pixel
electrode
pixel regions
center line
Prior art date
Application number
KR1020150183650A
Other languages
English (en)
Other versions
KR102450473B1 (ko
Inventor
김대현
이창훈
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150183650A priority Critical patent/KR102450473B1/ko
Publication of KR20170074410A publication Critical patent/KR20170074410A/ko
Application granted granted Critical
Publication of KR102450473B1 publication Critical patent/KR102450473B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

본 발명은, 제1 내지 제4부화소영역을 포함하는 제1 및 제2기판과, 상기 제1기판 내면에 배치되는 박막트랜지스터와, 상기 박막트랜지스터 상부의 제1 내지 제3부화소영역에 각각 배치되는 제1 내지 제3컬러필터와, 상기 제1 내지 제3컬러필터 상부와 상기 제4부화소영역에 배치되는 유기층과, 상기 유기층 상부의 상기 제1 내지 제4부화소영역 각각에 서로 이격하며 교대로 배치되는 화소전극 및 공통전극과, 상기 제1 및 제2기판 사이에 배치되는 액정층을 포함하고, 상기 제2 및 제4부화소영역 각각의 화소전극 및 공통전극의 간격은 상기 제1 및 제3부화소영역 각각의 화소전극 및 공통전극의 간격보다 크거나, 상기 제2 및 제4부화소영역 각각의 화소전극 및 공통전극의 피치는 상기 제1 및 제3부화소영역 각각의 화소전극 및 공통전극의 피치보다 작은 액정표시장치를 제공하는데, 제1 및 제3부화소영역의 화소전극 및 공통전극의 간격 및 피치와 제2 및 제4부화소영역의 화소전극 및 공통전극의 간격 및 피치를 상이하게 형성함으로써, 하나의 감마전압 공급회로에 의하여 제1 내지 제4부화소영역이 구동되어 제조비용이 절감되고 표시품질이 개선된다.

Description

액정표시장치 및 그 제조방법{Liquid Crystal Display Device And Method Of Fabricating The Same}
본 발명은 액정표시장치에 관한 것으로, 특히 부화소 별 셀갭 차이에 의한 투과율 차이가 보상되는 액정표시장치 및 그 제조방법에 관한 것이다.
사회가 본격적인 정보화 시대로 접어듦에 따라 대량의 정보를 처리 및 표시하는 디스플레이(display) 분야가 급속도로 발전해 왔고, 이에 부응하여 액정표시장치(liquid crystal display device: LCD), 플라즈마 표시장치(plasma display panel: PDP), 전계방출 표시장치(field emission display device: FED), 유기발광다이오드 표시장치(organic light emitting diode display device: OELD) 등과 같은 다양한 평판표시장치가 개발되어 각광받고 있다.
이 중에서, 액정표시장치는 액정층의 광학적 이방성과 분극성질을 이용하여 구동되는데, 액정분자는 구조가 가늘고 길기 때문에 배열에 방향성을 가지고 있으며, 인위적으로 액정층에 전기장을 인가하여 액정분자의 배열방향을 제어할 수 있다. 따라서, 액정층에 임의의 전기장을 인가하면, 액정분자의 배열방향이 변하게 되고, 광학적 이방성에 의해 액정분자의 배열방향으로 빛이 굴절하여 영상정보를 표시할 수 있다.
일반적으로 액정표시장치는 서로 마주하는 2개의 기판과, 2개의 기판 사이에 개재된 액정층을 포함하는데, 블랙매트리스 및 컬러필터층을 박막트랜지스터 상부에 형성하여 정렬(alignment) 오차를 최소화하는 COT(color filter on thin film transistor) 방식의 액정표시장치가 제안되었다.
그리고, 적, 녹, 청 부화소에 백 부화소를 추가하여 단위 화소를 형성함으로써, 휘도가 향상되는 액정표시장치가 제안되었다.
이러한 적, 녹, 청, 백 부화소를 포함하는 액정표시장치에서는, 백 부화소에는 백 컬러필터를 형성하는 대신 유기층을 형성함으로써, 제조비용을 절감하고 백 부화소의 투과율을 향상시킬 수 있는데, 이를 도면을 참조하여 설명한다.
도 1은 종래의 COT 방식의 액정표시장치를 도시한 단면도이다.
도 1에 도시한 바와 같이, 종래의 COT 방식의 액정표시장치(10)는, 서로 마주보며 이격되는 제1 및 제2기판(20, 70)과, 제1 및 제2기판(20, 70) 사이에 형성되는 액정층(80)을 포함한다.
제1기판(20)은 청, 녹, 적, 백 부화소영역(SPb, SPg, SPr, SPw)으로 이루어지는 화소영역(P)을 포함하는데, 제1기판(20) 내면의 청, 녹, 적 부화소영역(SPb, SPg, SPr)에는 각각 청, 녹, 적 컬러필터(42, 44, 46)가 형성되고, 제1기판(20) 내면의 백 부화소영역(SPw)과 청, 녹, 적 컬러필터(42, 44, 46) 상부에는 유기층(48)이 형성된다.
그리고, 제1기판(20) 내면의 화소영역(P) 경계에는 블랙매트릭스(50)가 형성되는데, 블랙매트릭스(50)는 청, 적 컬러필터(42, 46)와 유기층(48)과 동일물질, 동일층으로 이루어지는 다수의 층을 포함한다.
제2기판(70) 내면의 블랙매트릭스(50)에 대응되는 영역에는 셀갭 유지를 위한 컬럼스페이서(52)가 형성된다.
이러한 액정표시장치(10)에서, 유기층(48)은 포토아크릴(photo acryl)과 같은 유기절연물질로 이루어지는데, 반투과 마스크를 이용하여 영역 별로 상이한 두께를 갖도록 형성된다.
즉, 청, 녹, 적 컬러필터(42, 44, 46)가 형성된 제1기판(20) 상부에 유기절연물질을 도포(coating)하여 유기절연물질층(47)을 형성한 후 반투과마스크를 이용하여 유기절연물질층(47)을 패터닝 한다.
그런데, 유기절연물질의 도포 시, 백 부화소영역(SPw)에는 컬러필터가 형성되어 있지 않으므로, 유기절연물질이 청, 녹, 적 컬러필터(42, 44, 46) 사이의 백 부화소영역(SPw)의 공간으로 흘러 들어가서 도포된 유기절연물질층(47)의 표면은 돔(dome) 형상을 이루게 된다.
그리고, 청, 녹, 적 부화소영역(SPb, SPg, SPr)과 블랙매트릭스(50)에 대응되는 반투과영역과 백 부화소영역(SPw)에 대응되는 투과영역을 포함하는 반투과마스크를 유기절연물질층(47) 상부에 배치한 후, 반투과마스크를 통하여 유기절연물질층(47)을 노광하고 현상함으로써, 반투과영역에 대응되는 청, 녹, 적 부화소영역(SPb, SPg, SPr)과 블랙매트릭스(50)의 유기층(48)은 제1두께로 형성되고, 투과영역에 대응되는 백 부화소영역(SPw)의 유기층(48)은 제1두께보다 큰 제2두께로 형성된다.
이때, 유기층(48)의 표면은 유기절연물질층(47)의 표면을 그대로 따라가게 되므로, 녹 컬러필터(44) 상부와 백 부화소영역(SPw)의 유기층(48)의 표면이 유사한 높이를 갖게 되고, 청, 적 컬러필터(42, 46) 상부의 유기층(48)의 표면이 유사한 높이를 갖게 되어, 녹 컬러필터(44) 상부와 백 부화소영역(SPw)의 유기층(48)의 표면이 청, 적 컬러필터(42, 46) 상부의 유기층(48)의 표면보다 높게 위치하게 된다.
이에 따라, 청, 적 부화소영역(SPb, SPr)의 제1 및 제3셀갭(cg1 및 cg3)은 서로 유사하고, 녹, 백 부화소영역(SPg, SPw)의 제2 및 제4셀갭(cg2 및 cg4)은 서로 유사하고, 제1 및 제3셀갭(cg1, cg3)은 제2 및 제4셀갭(cg2, cg4)보다 큰 값이 된다. (cg1=cg3>cg2=cg4)
이와 같이, 종래의 COT 방식 액정표시장치(10)에서는, 청, 녹, 적, 백 부화소영역(SPb, SPg, SPr, SPw)의 제1 내지 제4셀갭(cg1 내지 cg4)이 서로 상이하므로, 청, 녹, 적, 백 부화소영역(SPb, SPg, SPr, SPw)의 투과율전압곡선(transmittance voltage curve: TV curve)이 달라지고, 그 결과 청, 녹, 적, 백 부화소영역(SPb, SPg, SPr, SPw)의 감마곡선(gamma curve)가 달라지는데, 이를 도면을 참조하여 설명한다.
도 2는 종래의 COT 방식 액정표시장치의 셀갭에 따른 투과율전압곡선을 도시한 그래프이고, 도 3은 종래의 COT 방식 액정표시장치의 청, 녹, 적, 백 부화소영역의 감마곡선을 도시한 그래프로서, 도 1을 함께 참조하여 설명한다.
도 2에 도시한 바와 같이, 종래의 COT 방식 액정표시장치(10)의 셀갭이 약 2.6μm에서 약 3.4μm로 증가할 경우, 투과율전압곡선은 왼쪽으로 이동한다.
즉, 셀갭이 증가할수록 최대 투과율을 나타내는 전압이 감소하므로, 상대적으로 큰 셀갭을 갖는 청, 적 부화소영역(SPb, SPr)의 최대 투과율을 나타내는 전압이 상대적으로 작은 셀갭을 갖는 녹, 백 부화소영역(SPg, SPw)의 최대 투과율을 나타내는 전압보다 작다.
그리고, 도 3에 도시한 바와 같이, 상대적으로 큰 셀갭을 갖는 청, 적 부화소영역(SPb, SPr)의 감마곡선은 감마 2.2의 기준 감마곡선과 유사한 형태를 보이는 반면, 상대적으로 작은 셀갭을 갖는 녹, 백 부화소영역(SPg, SPw)의 감마곡선은 기준 감마곡선과 상이한 형태를 보인다.
따라서, 청, 녹, 적, 백 부화소영역(SPb, SPg, SPr, SPw)이 동일한 휘도(또는 투과율)를 나타내도록 하기 위해서는 상대적으로 큰 셀갭을 갖는 청, 적 부화소영역(SPb, SPr)과 상대적으로 작은 셀갭을 갖는 녹, 백 부화소영역(SPg, SPw)에 상이한 감마전압을 공급해야 하는데, 이를 위해서 COT 방식 액정표시장치(10)가 상이한 감마전압을 공급하는 별도의 감마전압 공급회로를 갖추어야 하므로, 액정표시장치(10)의 제조비용이 증가하는 문제가 있다.
본 발명은 이러한 문제점을 해결하기 위하여 제시된 것으로, 제1 및 제3부화소영역의 화소전극 및 공통전극의 간격 및 피치와 제2 및 제4부화소영역의 화소전극 및 공통전극의 간격 및 피치를 상이하게 형성함으로써, 제1 내지 제4부화소영역이 동일한 투과율전압곡선 및 감마곡선을 갖는 액정표시장치를 제공하는 것을 목적으로 한다.
그리고, 본 발명은, 제1 및 제3부화소영역의 화소전극 및 공통전극의 간격 및 피치와 제2 및 제4부화소영역의 화소전극 및 공통전극의 간격 및 피치를 상이하게 형성함으로써, 하나의 감마전압 공급회로에 의하여 제1 내지 제4부화소영역이 구동되어 제조비용이 절감되고 표시품질이 개선되는 액정표시장치를 제공하는 것을 다른 목적으로 한다.
위와 같은 과제의 해결을 위해, 본 발명은, 서로 마주보며 이격되고, 순차 반복 배열되는 제1 내지 제4부화소영역을 포함하는 제1 및 제2기판과, 상기 제1기판 내면에 배치되는 박막트랜지스터와, 상기 박막트랜지스터 상부의 제1 내지 제3부화소영역에 각각 배치되는 제1 내지 제3컬러필터와, 상기 제1 내지 제3컬러필터 상부와 상기 제4부화소영역에 배치되는 유기층과, 상기 유기층 상부의 상기 제1 내지 제4부화소영역 각각에 서로 이격하며 교대로 배치되는 화소전극 및 공통전극과, 상기 제1 및 제2기판 사이에 배치되는 액정층을 포함하고, 상기 제2 및 제4부화소영역 각각의 상기 화소전극 및 상기 공통전극 사이의 간격은 상기 제1 및 제3부화소영역 각각의 상기 화소전극 및 상기 공통전극 사이의 간격보다 크거나, 상기 제2 및 제4부화소영역 각각의 상기 화소전극의 중심선 및 상기 공통전극의 중심선 사이의 피치는 상기 제1 및 제3부화소영역 각각의 상기 화소전극의 중심선 및 상기 공통전극의 중심선 사이의 피치보다 작은 액정표시장치를 제공한다.
그리고, 상기 제2 및 제4부화소영역 각각의 상기 화소전극 및 상기 공통전극 사이의 간격은 상기 제1 및 제3부화소영역 각각의 상기 화소전극 및 상기 공통전극 사이의 간격보다 크고, 상기 제1 내지 제4부화소영역의 상기 화소전극의 중심선 및 상기 공통전극의 중심선 사이의 피치는 서로 동일할 수 있다.
또한, 상기 제2 및 제4부화소영역 각각의 상기 화소전극 및 상기 공통전극 사이의 간격은, 상기 제1 및 제3부화소영역 각각의 상기 화소전극 및 상기 공통전극 사이의 간격보다 크고, 상기 제1 및 제3부화소영역 각각의 상기 화소전극 및 상기 공통전극 사이의 간격의 1.3배보다 작을 수 있다.
그리고, 상기 제2 및 제4부화소영역 각각의 상기 화소전극의 중심선 및 상기 공통전극의 중심선 사이의 피치는 상기 제1 및 제3부화소영역 각각의 상기 화소전극의 중심선 및 상기 공통전극의 중심선 사이의 피치보다 작고, 상기 제1 내지 제4부화소영역의 상기 화소전극 및 상기 공통전극 사이의 간격은 서로 동일할 수 있다.
또한, 상기 제2 및 제4부화소영역 각각의 상기 화소전극의 중심선 및 상기 공통전극의 중심선 사이의 피치는, 상기 제1 및 제3부화소영역 각각의 상기 화소전극의 중심선 및 상기 공통전극의 중심선 사이의 피치의 0.8배보다 크고, 상기 제1 및 제3부화소영역 각각의 상기 화소전극의 중심선 및 상기 공통전극의 중심선 사이의 피치보다 작을 수 있다.
그리고, 상기 제1 내지 제3부화소영역은 청, 녹, 적색 중 서로 상이한 하나를 표시하고, 상기 제4부화소영역은 백색을 표시할 수 있다.
또한, 상기 제1 및 제3부화소영역 각각의 셀갭은 상기 제2 및 제4부화소영역 각각의 셀갭보다 클 수 있다.
한편, 본 발명은, 순차 반복 배열되는 제1 내지 제4부화소영역을 포함하는 제1기판 상부에 박막트랜지스터를 형성하는 단계와, 상기 박막트랜지스터 상부의 제1 내지 제3부화소영역에 각각 제1 내지 제3컬러필터를 형성하는 단계와, 상기 제1 내지 제3컬러필터 상부와 상기 제4부화소영역에 유기층을 형성하는 단계와, 상기 유기층 상부의 상기 제1 내지 제4부화소영역 각각에 서로 이격하며 교대로 배치되는 화소전극 및 공통전극을 형성하는 단계와, 상기 제1기판과 제2기판을 합착하는 단계와, 상기 제1 및 제2기판 사이에 액정층을 형성하는 단계를 포함하고, 상기 제2 및 제4부화소영역 각각의 상기 화소전극 및 상기 공통전극 사이의 간격은 상기 제1 및 제3부화소영역 각각의 상기 화소전극 및 상기 공통전극 사이의 간격보다 크거나, 상기 제2 및 제4부화소영역 각각의 상기 화소전극의 중심선 및 상기 공통전극의 중심선 사이의 피치는 상기 제1 및 제3부화소영역 각각의 상기 화소전극의 중심선 및 상기 공통전극의 중심선 사이의 피치보다 작은 액정표시장치의 제조방법을 제공한다.
그리고, 상기 유기층을 형성하는 단계는, 상기 제1 내지 제3컬러필터가 형성된 상기 제1기판 상부에 유기절연물질을 도포하여 유기절연물질층을 형성하는 단계와, 상기 유기절연물질층 상부에 상기 제1 내지 제3부화소영역에 대응되는 반투과영역과 상기 제4부화소영역에 대응되는 투과영역을 포함하는 반투과마스크를 배치하는 단계와, 상기 반투과마스크를 통하여 상기 유기절연물질층을 노광하고 현상하여 상기 유기층을 형성하는 단계를 포함할 수 있다.
본 발명은, 제1 및 제3부화소영역의 화소전극 및 공통전극의 간격 및 피치와 제2 및 제4부화소영역의 화소전극 및 공통전극의 간격 및 피치를 상이하게 형성함으로써, 제1 내지 제4부화소영역이 동일한 투과율전압곡선 및 감마곡선을 갖는 효과를 갖는다.
그리고, 본 발명은, 제1 및 제3부화소영역의 화소전극 및 공통전극의 간격 및 피치와 제2 및 제4부화소영역의 화소전극 및 공통전극의 간격 및 피치를 상이하게 형성함으로써, 하나의 감마전압 공급회로에 의하여 제1 내지 제4부화소영역이 구동되어 제조비용이 절감되고 표시품질이 개선되는 효과를 갖는다.
도 1은 종래의 COT 방식의 액정표시장치를 도시한 단면도.
도 2는 종래의 COT 방식 액정표시장치의 셀갭에 따른 투과율전압곡선을 도시한 그래프.
도 3은 종래의 COT 방식 액정표시장치의 청, 녹, 적, 백 부화소영역의 감마곡선을 도시한 그래프.
도 4는 본 발명의 제1실시예에 따른 액정표시장치의 어레이기판을 도시한 평면도.
도 5는 본 발명의 제1실시예에 따른 액정표시장치를 도시한 단면도.
도 6은 본 발명의 제2실시예에 따른 액정표시장치의 어레이기판을 도시한 평면도.
첨부한 도면을 참고로 하여 본 발명에 따른 액정표시장치 및 그 제조방법을 설명한다.
도 4는 본 발명의 제1실시예에 따른 액정표시장치의 어레이기판을 도시한 평면도이고, 도 5는 본 발명의 제1실시예에 따른 액정표시장치를 도시한 단면도로서, 도 4의 절단선 V-V에 따른 단면도이다.
도 4 및 도 5에 도시한 바와 같이, 본 발명의 제1실시예에 따른 액정표시장치(110)는, 서로 마주보며 이격되는 제1 및 제2기판(120, 170)과, 제1 및 제2기판(120, 170) 사이에 형성되는 액정층(180)을 포함한다.
제1기판(120)은 순차 반복 배열되고 각각 상이한 색을 표시하는 제1 내지 제4부화소영역(SP1 내지 SP4)을 포함하는데, 제1 내지 제4부화소영역(SP1 내지 SP4)은 하나의 화소영역(P)을 구성한다.
제1기판(120) 내면에는 게이트배선(GL)과 게이트배선(GL)에 연결되는 게이트전극(122)이 형성되고, 게이트배선(GL)과 게이트전극(122) 상부의 제1기판(120) 전면에는 게이트절연층(124)이 형성된다.
게이트전극(122)에 대응되는 게이트절연층(124) 상부에는 반도체층(126)이 형성되고, 반도체층(126) 상부의 양단에는 서로 이격되는 소스전극(128) 및 드레인전극(130)이 형성된다.
그리고, 게이트절연층(124) 상부에는 게이트배선(GL)과 교차하여 제1 내지 제4부화소영역(SP1 내지 SP4)을 정의하는 데이터배선(DL)이 형성되는데, 소스전극(128)은 데이터배선(DL)에 연결된다.
여기서, 게이트전극(122), 반도체층(126), 소스전극(128) 및 드레인전극(130)은 박막트랜지스터(T)를 구성한다.
박막트랜지스터(T) 상부의 제1기판(120) 전면에는 층간절연층(132)이 형성되고, 층간절연층(132) 상부의 제1 내지 제3부화소영역(SP1 내지 SP3)에는 각각 제1 내지 제3컬러필터(142, 144, 146)가 형성되고, 층간절연층(132) 상부의 제4부화소영역(SP4)과 제1 내지 제3컬러필터(142, 144, 146) 상부에는 유기층(148)이 형성된다.
그리고, 제1기판(120) 내면의 화소영역(P) 경계에는 블랙매트릭스(150)가 형성되는데, 블랙매트릭스(150)는 청, 적 컬러필터(142, 146)와 유기층(148)과 동일물질, 동일층으로 이루어지는 다수의 층을 포함한다.
유기층(148)은 포토아크릴(photo acryl)과 같은 유기절연물질로 이루어지는데, 반투과 마스크를 이용하여 영역 별로 상이한 두께를 갖도록 형성된다.
즉, 제1 내지 제3컬러필터(142, 144, 146)가 형성된 제1기판(120) 상부에 유기절연물질을 도포(coating)하여 유기절연물질층을 형성한 후 반투과마스크를 이용하여 유기절연물질층을 패터닝(노광 및 현상) 하여 유기층(148)을 형성하는데, 유기절연물질의 도포 시, 제4부화소영역(SP4)에는 컬러필터가 형성되어 있지 않으므로, 유기절연물질이 제1 내지 제3컬러필터(142, 144, 146) 사이의 제4부화소영역(SP4)의 공간으로 흘러 들어가서 도포된 유기절연물질층의 표면이 돔(dome) 형상을 이루게 되고, 유기층(148)의 표면 역시 유기절연물질층의 표면을 그대로 따라가게 되므로, 제2컬러필터(144) 상부와 제4부화소영역(SP4)의 유기층(148)의 표면이 유사한 높이를 갖게 되고, 제1 및 제3컬러필터(142, 146) 상부의 유기층(148)의 표면이 유사한 높이를 갖게 되어, 제2컬러필터(144) 상부와 제4부화소영역(SP4)의 유기층(148)의 표면이 제1 및 제3컬러필터(142, 146) 상부의 유기층(148)의 표면보다 높게 위치하게 된다.
이에 따라, 제1 및 제3부화소영역(SP1, SP3)의 제1 및 제3셀갭(cg1 및 cg3)은 서로 유사하고, 제2 및 제4부화소영역(SP2, SP4)의 제2 및 제4셀갭(cg2 및 cg4)은 서로 유사하고, 제1 및 제3셀갭(cg1, cg3)은 제2 및 제4셀갭(cg2, cg4)보다 큰 값이 된다. (cg1=cg3>cg2=cg4)
여기서, 반투과마스크의 반투과영역은 제1 내지 제3부화소영역(SP1 내지 SP3)과 블랙매트릭스(150)에 대응되고, 반투과마스크의 투과영역은 제4부화소영역(SP4)에 대응될 수 있으며, 유기절연물질은 음(negative)의 감광성을 갖는 물질일 수 있다.
그리고, 제1 내지 제4부화소영역(SP1 내지 SP4)은 각각 청, 녹, 적, 백색을 표시할 수 있으며, 제1 내지 제3컬러필터(142, 144, 146)는 각각 청, 녹, 적 컬러필터일 수 있는데, 다른 실시예에서는 청, 녹, 적, 백색의 배치순서를 다양하게 변경할 수 있다.
유기층(148) 상부의 제1 내지 제4부화소영역(SP1 내지 SP4)에는 각각 서로 이격되고 교대로 배치되는 화소전극(160) 및 공통전극(162)이 형성된다.
화소전극(160)은 층간절연층(132)의 콘택홀을 통하여 박막트랜지스터(T)의 드레인전극(130)에 연결되고, 공통전극(162)은 공통배선(CL)에 연결된다.
화소전극(160) 및 공통전극(162)은 각각 바(bar) 형상을 갖는데, 제1실시예에서는 하나의 부화소영역(SP1 내지 SP4)에 1개의 바 형상의 화소전극(160)과 2개의 바 형상의 공통전극(162)이 형성되는 것을 예로 들었으나, 다른 실시예에서는 하나의 부화소영역(SP1 내지 SP4)에 다수의 바 형상의 화소전극(160)과 다수의 바 형상의 공통전극(162)이 형성될 수 있다.
그리고, 제2기판(170) 내면의 블랙매트릭스(150)에 대응되는 영역에는 셀갭 유지를 위한 컬럼스페이서(152)가 형성된다.
이러한 본 발명의 제1실시예에 따른 액정표시장치(110)에서는, 제1 내지 제4부화소영역(SP1 내지 SP4)이 서로 상이한 제1 내지 제4셀갭(cg1 내지 cg4)을 갖지만, 화소전극(160)과 공통전극(162) 사이의 간격을 부화소영역별로 상이하게 설정함으로써, 제1 내지 제4부화소영역(SP1 내지 SP4)이 동일한 투과율전압곡선 및 동일한 감마곡선을 갖도록 할 수 있으며, 그 결과 하나의 감마전압 공급회로로 제1 내지 제4부화소영역(SP1 내지 SP4)을 구동하여 제조비용을 절감할 수 있다.
표 1 내지 표 3은 각각 본 발명의 제1실시예에 따른 액정표시장치의 셀갭, 화소전극 및 공통전극 사이의 간격, 화소전극 및 공통전극의 중심선 사이의 피치에 따른 최대 투과율 전압 변화를 보여주는 시뮬레이션 결과이다.
[표1]
Figure pat00001

[표2]
Figure pat00002

[표3]
Figure pat00003

표 1 내지 표 3에 나타낸 바와 같이, 셀갭 및 피치가 고정된 상태에서 전극 사이 간격이 커질수록 최대 투과율 전압은 감소하고, 전극 사이 간격 및 셀갭이 고정된 상태에서 피치가 증가할수록 최대 투과율 전압은 증가하고, 전극 사이 간격 및 피치가 고정된 상태에서 셀갭이 증가할수록 최대 투과율 전압은 감소한다.
따라서, 제1 내지 제4부화소영역(SP1 내지 SP4)의 피치를 동일하게 한 상태에서, 상대적으로 작은 셀갭을 갖는 제2 및 제4부화소영역(SP2, SP4)의 전극 사이 간격을 상대적으로 큰 셀갭을 갖는 제1 및 제3부화소영역(SP1, SP3)의 전극 사이 간격보다 크게 형성함으로써, 제1 내지 제4부화소영역(SP1 내지 SP4)이 동일한 최대 투과율 전압을 갖도록 할 수 있다.
즉, 제1 내지 제4부화소영역(SP1 내지 SP4)의 화소전극(160) 및 공통전극(162) 사이의 간격이 각각 제1 내지 제4거리(d1 내지 d4)이고, 화소전극(160)의 중심선(O) 및 공통전극(162)의 중심선(O) 사이의 피치가 각각 제5 내지 제8거리(d5 내지 d8)인 경우, 제5 내지 제8거리(d5 내지 d8)를 동일하게 형성하고(d5=d6=d7=d8), 동일한 제2 및 제4거리(d2, d4)를 동일한 제1 및 제3거리(d1, d3)보다 크게 형성함으로써(d1=d3<d2=d4), 제1 내지 제4부화소영역(SP1 내지 SP4)이 동일한 최대 투과율 전압을 갖도록 할 수 있다.
예를 들어, 제1 및 제3부화소영역(SP1, SP3)의 셀갭이 약 3.2μm이고, 제2 및 제4부화소영역(SP2, SP4)의 셀갭이 약 2.8μm인 경우, 제1 및 제3부화소영역(SP1, SP3)의 화소전극(160) 및 공통전극(162) 사이의 간격(d1, d3)이 각각 약 2.1μm가 되고, 제1 및 제3부화소영역(SP1, SP3)의 화소전극(160)의 중심선(O) 및 공통전극(162)의 중심선(O) 사이의 피치(d5, d7)가 각각 약 11.4μm가 되도록 형성하고, 제2 및 제4부화소영역(SP2, SP4)의 화소전극(160) 및 공통전극(162) 사이의 간격(d2, d4)이 각각 약 2.7μm가 되고, 제2 및 제4부화소영역(SP2, SP4)의 화소전극(160)의 중심선(O) 및 공통전극(162)의 중심선(O) 사이의 피치(d6, d8)가 각각 약 11.4μm가 되도록 형성하면(d1=d3<d2=d4, d5=d7=d6=d8), 제1 내지 제4부화소영역(SP1 내지 SP4)이 동일한 약 4.2V의 최대 투과율 전압을 갖도록 할 수 있다.
이와 같이, 본 발명의 제1실시예에 따른 액정표시장치(110)에서는, 제1 내지 제4부화소영역(SP1 내지 SP4)의 피치(d5 내지 d8)를 동일하게 한 상태에서(d5=d7=d6=d8), 상대적으로 작은 셀갭을 갖는 제2 및 제4부화소영역(SP2, SP4)의 화소전극(160) 및 공통전극(162) 사이의 간격(d2, d4)을 상대적으로 큰 셀갭을 갖는 제1 및 제3부화소영역(SP1, SP3)의 화소전극(160) 및 공통전극(162) 사이의 간격(d1, d3)보다 크게 형성함으로써(d1=d3<d2=d4), 서로 상이한 셀갭을 갖는 제1 내지 제4부화소영역(SP1 내지 SP4)이 동일한 투과율전압곡선 및 동일한 감마곡선을 갖도록 할 수 있다.
그 결과, 액정표시장치(110)의 제조비용을 절감하고 표시품질을 개선할 수 있다.
이때, 셀갭의 편차가 일반적으로 0μm~0.4μm의 범위에서 발생하므로, 표 1 내지 표 3의 결과를 반영하여 제2 및 제4부화소영역(SP2, SP4)의 화소전극(160) 및 공통전극(162) 사이의 간격(d2, d4)이 제1 및 제3부화소영역(SP1, SP3)의 화소전극(160) 및 공통전극(162) 사이의 간격(d1, d3)보다 0%~30% 증가하도록 형성할 수 있다. 즉, 제2 및 제4거리(d2, d4) 각각은 제1 및 제3거리(d1, d3) 각각보다 크고 제1 및 제3거리(d1, d3) 각각의 1.3배보다 작을 수 있다. ((d1=d3)<(d2=d4)<1.3(d1=d3))
한편, 다른 실시예에서는 피치를 조절하여 제1 내지 제4부화소영역이 동일한 투과율전압곡선 및 동일한 감마곡선을 갖도록 할 수도 있는데, 이를 도면을 참조하여 설명한다.
도 6은 본 발명의 제2실시예에 따른 액정표시장치의 어레이기판을 도시한 평면도로서, 제2실시예는 화소전극 및 공통전극의 전극 사이 간격 및 피치를 제외하고는 제1실시예와 동일하며, 동일한 부분에 대한 설명은 생략한다.
도 6에 도시한 바와 같이, 본 발명의 제2실시예에 따른 액정표시장치는, 서로 마주보며 이격되는 제1 및 제2기판(220, 미도시)과, 제1 및 제2기판(220, 미도시) 사이에 형성되는 액정층을 포함한다.
제1기판(220)은 순차 반복 배열되고 각각 상이한 색을 표시하는 제1 내지 제4부화소영역(SP1 내지 SP4)을 포함하는데, 제1 내지 제4부화소영역(SP1 내지 SP4)은 하나의 화소영역을 구성한다.
제1기판(220) 내면에는 서로 교차하여 제1 내지 제4부화소영역(SP1 내지 SP4)을 정의하는 게이트배선(GL) 및 데이터배선(DL)이 형성되고, 게이트전극(222), 반도체층(226), 소스전극(228) 및 드레인전극(230)으로 이루어지며 게이트배선(GL) 및 데이터배선(DL)에 연결되는 박막트랜지스터(T)가 형성된다.
박막트랜지스터(T) 상부의 제1 내지 제3부화소영역(SP1 내지 SP3)에는 각각 제1 내지 제3컬러필터가 형성되고, 제4부화소영역(SP4)과 제1 내지 제3컬러필터 상부에는 유기층이 형성된다.
유기층의 돔 형상에 의하여, 제1 및 제3부화소영역(SP1, SP3)의 제1 및 제3셀갭은 서로 유사하고, 제2 및 제4부화소영역(SP2, SP4)의 제2 및 제4셀갭은 서로 유사하고, 제1 및 제3셀갭은 제2 및 제4셀갭보다 큰 값이 된다.
유기층 상부의 제1 내지 제4부화소영역(SP1 내지 SP4)에는 각각 서로 이격되고 교대로 배치되는 화소전극(260) 및 공통전극(262)이 형성된다.
화소전극(260)은 박막트랜지스터(T)의 드레인전극(230)에 연결되고, 공통전극(262)은 공통배선(CL)에 연결되고, 화소전극(260) 및 공통전극(262)은 각각 바(bar) 형상을 갖는다.
이러한 본 발명의 제2실시예에 따른 액정표시장치에서는, 제1 내지 제4부화소영역(SP1 내지 SP4)이 서로 상이한 제1 내지 제4셀갭을 갖지만, 화소전극(260)의 중심선(O)과 공통전극(262)의 중심선(O) 사이의 피치(pitch)를 부화소영역별로 상이하게 설정함으로써, 제1 내지 제4부화소영역(SP1 내지 SP4)이 동일한 투과율전압곡선 및 동일한 감마곡선을 갖도록 할 수 있으며, 그 결과 하나의 감마전압 공급회로로 제1 내지 제4부화소영역(SP1 내지 SP4)을 구동하여 제조비용을 절감할 수 있다.
즉, 표 1 내지 표 3에 나타낸 바와 같이, 셀갭 및 피치가 고정된 상태에서 전극 사이 간격이 커질수록 최대 투과율 전압은 감소하고, 전극 사이 간격 및 셀갭이 고정된 상태에서 피치가 증가할수록 최대 투과율 전압은 증가하고, 전극 사이 간격 및 피치가 고정된 상태에서 셀갭이 증가할수록 최대 투과율 전압은 감소한다.
따라서, 상대적으로 작은 셀갭을 갖는 제2 및 제4부화소영역(SP2, SP4)의 피치를 상대적으로 큰 셀갭을 갖는 제1 및 제3부화소영역(SP1, SP3)의 피치보다 작게 형성함으로써, 제1 내지 제4부화소영역(SP1 내지 SP4)이 동일한 최대 투과율 전압을 갖도록 할 수 있다.
즉, 제1 내지 제4부화소영역(SP1 내지 SP4)의 화소전극(160) 및 공통전극(162) 사이의 간격이 각각 제1 내지 제4거리(d1 내지 d4)이고, 화소전극(160)의 중심선(O) 및 공통전극(162)의 중심선(O) 사이의 피치가 각각 제5 내지 제8거리(d5 내지 d8)인 경우, 제1 내지 제4거리(d1 내지 d4)를 동일하게 형성하고(d1=d2=d3=d4), 동일한 제6 및 제8거리(d6, d8)를 동일한 제5 및 제7거리(d5, d7)보다 작게 형성함으로써(d5=d7>d6=d8), 제1 내지 제4부화소영역(SP1 내지 SP4)이 동일한 최대 투과율 전압을 갖도록 할 수 있다.
예를 들어, 제1 및 제3부화소영역(SP1, SP3)의 셀갭이 약 3.2μm이고, 제2 및 제4부화소영역(SP2, SP4)의 셀갭이 약 2.8μm인 경우, 제1 및 제3부화소영역(SP1, SP3)의 화소전극(260) 및 공통전극(262) 사이의 간격(d1, d3)이 각각 약 2.1μm가 되고, 제1 및 제3부화소영역(SP1, SP3)의 화소전극(260)의 중심선(O) 및 공통전극(262)의 중심선(O) 사이의 피치(d5, d7)가 각각 약 11.4μm가 되도록 형성하고, 제2 및 제4부화소영역(SP2, SP4)의 화소전극(260) 및 공통전극(262) 사이의 간격(d2, d4)이 각각 약 2.1μm가 되고, 제2 및 제4부화소영역(SP2, SP4)의 화소전극(260)의 중심선(O) 및 공통전극(262)의 중심선(O) 사이의 피치(d6, d8)가 각각 약 10.4μm가 되도록 형성하면(d1=d3=d2=d4, d5=d7>d6=d8), 제1 내지 제4부화소영역(SP1 내지 SP4)이 동일한 약 4.2V의 최대 투과율 전압을 갖도록 할 수 있다.
이와 같이, 본 발명의 제2실시예에 따른 액정표시장치에서는, 상대적으로 작은 셀갭을 갖는 제2 및 제4부화소영역(SP2, SP4)의 화소전극(260)의 중심선(O) 및 공통전극(262)의 중심선(O) 사이의 피치(d6, d8)을 상대적으로 큰 셀갭을 갖는 제1 및 제3부화소영역(SP1, SP3)의 화소전극(260)의 중심선(O) 및 공통전극(262)의 중심선(O) 사이의 피치(d5, d7)보다 작게 형성함으로써(d6=d8<d5=d7), 서로 상이한 셀갭을 갖는 제1 내지 제4부화소영역(SP1 내지 SP4)이 동일한 투과율전압곡선 및 동일한 감마곡선을 갖도록 할 수 있다.
그 결과, 액정표시장치의 제조비용을 절감하고 표시품질을 개선할 수 있다.
이때, 셀갭의 편차가 일반적으로 0μm~0.4μm의 범위에서 발생하므로, 표 1 내지 표 3의 결과를 반영하여 제2 및 제4부화소영역(SP2, SP4)의 화소전극(260)의 중심선(O) 및 공통전극(262)의 중심선(O) 사이의 피치(d6, d8)가 제1 및 제3부화소영역(SP1, SP3)의 화소전극(260)의 중심선(O) 및 공통전극(262)의 중심선(O) 사이의 피치(d5, d7)보다 0%~20% 감소하도록 형성할 수 있다. 즉, 제6 및 제8거리(d6, d8) 각각은 제5 및 제7거리(d5, d7) 각각의 0.8배보다 크고 제5 및 제7거리(d5, d7) 각각보다 작을 수 있다. (0.8(d5=d7)<(d6=d8)<(d5=d7))
한편, 다른 실시예에서는, 제1 내지 제4부화소영역(SP1 내지 SP4)의 화소전극 및 공통전극 사이의 간격과 화소전극의 중심선 및 공통전극의 중심선 사이의 피치를 동시에 조절하여 서로 상이한 셀갭을 갖는 제1 내지 제4부화소영역(SP1 내지 SP4)이 동일한 투과율전압곡선 및 동일한 감마곡선을 갖도록 할 수도 있으며, 그 결과 액정표시장치의 제조비용을 절감하고 표시품질을 개선할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
110: 액정표시장치 120: 제1기판
170: 제2기판 180: 액정층
T: 박막트랜지스터 142, 144, 146: 제1 내지 제3컬러필터
148: 유기층 160: 화소전극
162: 공통전극

Claims (9)

  1. 서로 마주보며 이격되고, 순차 반복 배열되는 제1 내지 제4부화소영역을 포함하는 제1 및 제2기판과;
    상기 제1기판 내면에 배치되는 박막트랜지스터와;
    상기 박막트랜지스터 상부의 제1 내지 제3부화소영역에 각각 배치되는 제1 내지 제3컬러필터와;
    상기 제1 내지 제3컬러필터 상부와 상기 제4부화소영역에 배치되는 유기층과;
    상기 유기층 상부의 상기 제1 내지 제4부화소영역 각각에 서로 이격하며 교대로 배치되는 화소전극 및 공통전극과;
    상기 제1 및 제2기판 사이에 배치되는 액정층
    을 포함하고,
    상기 제2 및 제4부화소영역 각각의 상기 화소전극 및 상기 공통전극 사이의 간격은 상기 제1 및 제3부화소영역 각각의 상기 화소전극 및 상기 공통전극 사이의 간격보다 크거나,
    상기 제2 및 제4부화소영역 각각의 상기 화소전극의 중심선 및 상기 공통전극의 중심선 사이의 피치는 상기 제1 및 제3부화소영역 각각의 상기 화소전극의 중심선 및 상기 공통전극의 중심선 사이의 피치보다 작은 액정표시장치.
  2. 제 1 항에 있어서,
    상기 제2 및 제4부화소영역 각각의 상기 화소전극 및 상기 공통전극 사이의 간격은 상기 제1 및 제3부화소영역 각각의 상기 화소전극 및 상기 공통전극 사이의 간격보다 크고,
    상기 제1 내지 제4부화소영역의 상기 화소전극의 중심선 및 상기 공통전극의 중심선 사이의 피치는 서로 동일한 액정표시장치.
  3. 제 2 항에 있어서,
    상기 제2 및 제4부화소영역 각각의 상기 화소전극 및 상기 공통전극 사이의 간격은, 상기 제1 및 제3부화소영역 각각의 상기 화소전극 및 상기 공통전극 사이의 간격보다 크고, 상기 제1 및 제3부화소영역 각각의 상기 화소전극 및 상기 공통전극 사이의 간격의 1.3배보다 작은 액정표시장치.
  4. 제 1 항에 있어서,
    상기 제2 및 제4부화소영역 각각의 상기 화소전극의 중심선 및 상기 공통전극의 중심선 사이의 피치는 상기 제1 및 제3부화소영역 각각의 상기 화소전극의 중심선 및 상기 공통전극의 중심선 사이의 피치보다 작고,
    상기 제1 내지 제4부화소영역의 상기 화소전극 및 상기 공통전극 사이의 간격은 서로 동일한 액정표시장치.
  5. 제 4 항에 있어서,
    상기 제2 및 제4부화소영역 각각의 상기 화소전극의 중심선 및 상기 공통전극의 중심선 사이의 피치는, 상기 제1 및 제3부화소영역 각각의 상기 화소전극의 중심선 및 상기 공통전극의 중심선 사이의 피치의 0.8배보다 크고, 상기 제1 및 제3부화소영역 각각의 상기 화소전극의 중심선 및 상기 공통전극의 중심선 사이의 피치보다 작은 액정표시장치.
  6. 제 1 항에 있어서,
    상기 제1 내지 제3부화소영역은 청, 녹, 적색 중 서로 상이한 하나를 표시하고, 상기 제4부화소영역은 백색을 표시하는 액정표시장치.
  7. 제 1 항에 있어서,
    상기 제1 및 제3부화소영역 각각의 셀갭은 상기 제2 및 제4부화소영역 각각의 셀갭보다 큰 액정표시장치.
  8. 순차 반복 배열되는 제1 내지 제4부화소영역을 포함하는 제1기판 상부에 박막트랜지스터를 형성하는 단계와;
    상기 박막트랜지스터 상부의 제1 내지 제3부화소영역에 각각 제1 내지 제3컬러필터를 형성하는 단계와;
    상기 제1 내지 제3컬러필터 상부와 상기 제4부화소영역에 유기층을 형성하는 단계와;
    상기 유기층 상부의 상기 제1 내지 제4부화소영역 각각에 서로 이격하며 교대로 배치되는 화소전극 및 공통전극을 형성하는 단계와;
    상기 제1기판과 제2기판을 합착하는 단계와;
    상기 제1 및 제2기판 사이에 액정층을 형성하는 단계
    를 포함하고,
    상기 제2 및 제4부화소영역 각각의 상기 화소전극 및 상기 공통전극 사이의 간격은 상기 제1 및 제3부화소영역 각각의 상기 화소전극 및 상기 공통전극 사이의 간격보다 크거나,
    상기 제2 및 제4부화소영역 각각의 상기 화소전극의 중심선 및 상기 공통전극의 중심선 사이의 피치는 상기 제1 및 제3부화소영역 각각의 상기 화소전극의 중심선 및 상기 공통전극의 중심선 사이의 피치보다 작은 액정표시장치의 제조방법.
  9. 제 8 항에 있어서,
    상기 유기층을 형성하는 단계는,
    상기 제1 내지 제3컬러필터가 형성된 상기 제1기판 상부에 유기절연물질을 도포하여 유기절연물질층을 형성하는 단계와;
    상기 유기절연물질층 상부에 상기 제1 내지 제3부화소영역에 대응되는 반투과영역과 상기 제4부화소영역에 대응되는 투과영역을 포함하는 반투과마스크를 배치하는 단계와;
    상기 반투과마스크를 통하여 상기 유기절연물질층을 노광하고 현상하여 상기 유기층을 형성하는 단계
    를 포함하는 액정표시장치의 제조방법.
KR1020150183650A 2015-12-22 2015-12-22 액정표시장치 및 그 제조방법 KR102450473B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150183650A KR102450473B1 (ko) 2015-12-22 2015-12-22 액정표시장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150183650A KR102450473B1 (ko) 2015-12-22 2015-12-22 액정표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20170074410A true KR20170074410A (ko) 2017-06-30
KR102450473B1 KR102450473B1 (ko) 2022-09-30

Family

ID=59279505

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150183650A KR102450473B1 (ko) 2015-12-22 2015-12-22 액정표시장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR102450473B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020009274A1 (ko) * 2018-07-04 2020-01-09 삼성디스플레이 주식회사 표시 장치
WO2021235689A1 (ko) * 2020-05-19 2021-11-25 삼성디스플레이 주식회사 표시 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130120168A (ko) * 2012-04-25 2013-11-04 삼성디스플레이 주식회사 액정표시장치
KR20140097782A (ko) * 2013-01-30 2014-08-07 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR20150080281A (ko) * 2013-12-31 2015-07-09 엘지디스플레이 주식회사 씨오티 구조 액정표시장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130120168A (ko) * 2012-04-25 2013-11-04 삼성디스플레이 주식회사 액정표시장치
KR20140097782A (ko) * 2013-01-30 2014-08-07 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR20150080281A (ko) * 2013-12-31 2015-07-09 엘지디스플레이 주식회사 씨오티 구조 액정표시장치

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020009274A1 (ko) * 2018-07-04 2020-01-09 삼성디스플레이 주식회사 표시 장치
US11411044B2 (en) 2018-07-04 2022-08-09 Samsung Display Co., Ltd. Display device
TWI816826B (zh) * 2018-07-04 2023-10-01 南韓商三星顯示器有限公司 顯示裝置
US11817474B2 (en) 2018-07-04 2023-11-14 Samsung Display Co., Ltd. Display device
WO2021235689A1 (ko) * 2020-05-19 2021-11-25 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
KR102450473B1 (ko) 2022-09-30

Similar Documents

Publication Publication Date Title
US9823522B2 (en) COA type liquid crystal display panel and method for manufacturing the same
US8207924B2 (en) Display device
US7542112B2 (en) Four color liquid crystal display and panel therefor
KR101663565B1 (ko) 액정표시장치
JP4583922B2 (ja) 液晶表示装置及びその製造方法
US10025143B2 (en) Array substrate and fabrication method thereof, and display device
CN107562270B (zh) 一种触控显示面板及显示装置
WO2011024705A1 (ja) 表示装置およびカラーフィルタ基板
KR102259230B1 (ko) 표시 장치 및 그 제조 방법
KR102043578B1 (ko) 어레이 기판, 액정 디스플레이 패널 및 액정 디스플레이 장치
WO2015113375A1 (zh) 显示基板及其制造方法和显示装置
US20170090242A1 (en) Color filter substrate and curved liquid crystal display panel comprising same
US20150138054A1 (en) Display element
US9058953B2 (en) Manufacturing method of a flat panel display device
WO2017186095A1 (zh) 显示面板及其制备方法、显示装置
TWI432861B (zh) 液晶顯示面板
WO2018120022A1 (zh) 彩色滤光片、显示装置及制备彩色滤光片的方法
KR102450473B1 (ko) 액정표시장치 및 그 제조방법
WO2013166815A1 (zh) 阵列基板、液晶面板以及显示装置
WO2018045614A1 (zh) 彩色滤光片基板、液晶面板及液晶显示器
WO2020052115A1 (zh) 像素结构、显示面板及显示装置
JP2008268839A (ja) 画像表示装置
KR100579190B1 (ko) 액정표시장치
KR101356618B1 (ko) 컬러필터기판, 그 제조 방법 및 이를 포함하는 액정표시장치
CN114063332A (zh) 阵列基板及显示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant