CN112567538A - 发光元件、其制造方法以及包括发光元件的显示装置 - Google Patents

发光元件、其制造方法以及包括发光元件的显示装置 Download PDF

Info

Publication number
CN112567538A
CN112567538A CN201980054010.4A CN201980054010A CN112567538A CN 112567538 A CN112567538 A CN 112567538A CN 201980054010 A CN201980054010 A CN 201980054010A CN 112567538 A CN112567538 A CN 112567538A
Authority
CN
China
Prior art keywords
layer
electrode
insulating layer
light emitting
emitting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980054010.4A
Other languages
English (en)
Inventor
赵显敏
金大贤
金东旭
闵正泓
李昇我
车炯来
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN112567538A publication Critical patent/CN112567538A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供了发光元件、其制造方法和包括该发光元件的显示装置。制造该发光元件的方法包括：准备下基底，下基底包括基底和形成在基底上的缓冲半导体层；形成设置在下基底上的分离层，在分离层上形成第一导电型半导体层、活性材料层和第二导电型半导体层，并且沿与下基底垂直的方向蚀刻第一导电型半导体层、活性材料层、第二导电型半导体层和分离层，以形成元件棒；形成围绕元件棒的外周表面的第一绝缘层；形成围绕第一绝缘层的外周表面的第二绝缘层；以及将元件棒与下基底分离，以形成发光元件。

Description

发光元件、其制造方法以及包括发光元件的显示装置
技术领域
本公开涉及发光元件、其制造方法以及包括该发光元件的显示装置，具体地，涉及在其外表面上包括保护层的发光元件、其制造方法以及包括该发光元件的显示装置。
背景技术
随着多媒体技术的发展，显示装置的重要性已经稳步地增加。因此，已经使用了诸如有机发光显示器、液晶显示器(LCD)等的各种类型的显示装置。
显示装置是用于显示图像的装置，并且包括诸如有机发光显示面板或液晶显示面板的显示面板。在它们之中，发光显示面板可以包括发光元件。发光二极管(LED)的示例包括使用有机材料作为荧光材料的有机发光二极管(OLED)以及使用无机材料作为荧光材料的无机发光二极管。
使用有机材料作为发光元件的荧光材料的有机发光二极管(OLED)的优点在于：制造工艺简单，并且显示装置可以具有柔性。然而，已知的是，有机材料易受高温操作环境影响，并且蓝光效率相对低。
另一方面，使用无机半导体作为荧光材料的无机发光二极管的优点在于：即使在高温环境下，无机发光二极管也具有耐久性，并且与有机发光二极管相比，蓝光效率高。此外，在如被指出为常规无机发光二极管的缺点的制造工艺中，已经开发了使用介电电泳(DEP)法的转移方法。因此，已经对与有机发光二极管相比具有优越的持久性和效率的无机发光二极管进行了持续研究。
发明内容
技术问题
无机发光二极管可以通过这样的方法来制造：在基底上生长n型或p型掺杂半导体以及无机荧光材料层，形成具有特定形状的棒，并且使棒分离。然而，当使用化学方法分离发光元件时，存在围绕发光元件的外表面的绝缘材料层被部分地损坏的问题。
鉴于以上，本公开的方面提供了在发光元件的外周表面上包括保护绝缘材料层的保护层的发光元件及其制造方法。
应注意的是，本公开的方面不限于以上提及的方面，并且通过下面的描述，本领域技术人员将清楚地理解本公开的其他未提及的方面。
技术方案
根据本公开的示例性实施例，一种发光元件的制造方法包括：准备下基底，下基底包括基底和形成在基底上的缓冲半导体层；通过形成设置在下基底上的分离层、在分离层上形成第一导电型半导体层、活性材料层和第二导电型半导体层并且沿与下基底垂直的方向蚀刻第一导电型半导体层、活性材料层、第二导电型半导体层和分离层来形成元件棒；形成围绕元件棒的外周表面的第一绝缘层；形成围绕第一绝缘层的外周表面的第二绝缘层；以及将元件棒与下基底分离，以形成发光元件。
形成发光元件的步骤可以包括通过含有氟(F)的用于分离的蚀刻剂来蚀刻并去除分离层，并且第二绝缘层可以具有比分离层的相对于蚀刻剂的蚀刻选择性大的相对于蚀刻剂的蚀刻选择性。
第二绝缘层可以具有比第一绝缘层的相对于蚀刻剂的蚀刻选择性大的相对于蚀刻剂的蚀刻选择性。
第一绝缘层可以包括氧化硅(SiOx)、氧化铝(Al2O3)和氮氧化硅(SiOxNy)中的至少一种，第二绝缘层包括氮化硅(SiNx)、氮化铝(AlN)和氮氧化硅(SiOxNy)中的至少一种。
在发光元件中，元件棒通过去除分离层而分离处的分离表面可以是基本平坦的并且与第二导电型半导体层的顶表面平行。
在发光元件中，分离表面可以具有在8nm Ra至12nm Ra的范围内的表面粗糙度。
第一绝缘层可以沿与发光元件的两端交叉的长轴方向具有基本恒定的厚度。
形成第一绝缘层的步骤可以包括形成设置为覆盖元件棒的外表面的第一绝缘层以及通过蚀刻第一绝缘层来暴露元件棒的顶表面的第一蚀刻步骤，其中，形成第二绝缘层的步骤可以包括形成设置为覆盖元件棒的外表面的第二绝缘层以及通过蚀刻第二绝缘层来暴露元件棒的顶表面的第二蚀刻步骤。
在第一蚀刻步骤和第二蚀刻步骤中，分离层的在与元件棒的分离区域叠置的区域中的至少一部分可以被暴露。
在形成第一绝缘层之后，可以形成第二绝缘层以围绕第一绝缘层的外表面，并且在形成第二绝缘层之后，可以同时执行第一蚀刻步骤和第二蚀刻步骤。
形成元件棒的步骤还可以包括在第二导电型半导体层上形成电极材料层。
形成元件棒的步骤还可以包括：在电极材料层上形成蚀刻掩模层，并且在蚀刻掩模层上形成蚀刻图案层，蚀刻图案层具有彼此分离的一个或更多个纳米图案；通过沿与下基底垂直的方向蚀刻由彼此分离的纳米图案形成的区域来形成孔；以及去除蚀刻掩模层和蚀刻图案层。
第一导电型半导体层、活性材料层、第二导电型半导体层和电极材料层可以包括与分离层在蚀刻选择性上不同的材料，并且形成孔的步骤还可以包括：沿与下基底垂直的方向蚀刻第一导电型半导体层、活性材料层、第二导电型半导体层和电极材料层，以暴露分离层与由彼此分离的纳米图案形成的区域之间的叠置区域的至少一部分；以及蚀刻并图案化分离层的暴露区域。
根据本公开的另一示例性实施例，一种发光元件包括：第一导电型半导体，以第一极性掺杂；活性层，设置在第一导电型半导体上；第二导电型半导体，形成在活性层上，并且以与第一极性相反的第二极性掺杂；电极材料层，设置在第二导电型半导体上；以及第一绝缘层和第二绝缘层，第一绝缘层围绕第一导电型半导体、第二导电型半导体、活性层和电极材料层的侧表面，第二绝缘层围绕第一绝缘层的外周表面，其中，第一绝缘层和第二绝缘层在蚀刻选择性上不同。
第二绝缘层的相对于含有氟(F)的蚀刻剂的蚀刻选择性可以比第一绝缘层的相对于蚀刻剂的蚀刻选择性大。
第一绝缘层包括氧化硅(SiOx)、氧化铝(Al2O3)和氮氧化硅(SiOxNy)中的至少一种，第二绝缘层包括氮化硅(SiNx)、氮化铝(AlN)和氮氧化硅(SiOxNy)中的至少一种。
第一导电型半导体的底表面和第二导电型半导体的顶表面可以是基本平坦的并且彼此平行，第一导电型半导体的底表面和第二导电型半导体的顶表面可以具有在8nm Ra至12nm Ra的范围内的表面粗糙度。
根据本公开的另一示例性实施例，一种显示装置包括：基底；至少一个第一电极和至少一个第二电极，在基底上沿第一方向延伸，并且在与第一方向不同的第二方向上彼此间隔开；至少一个发光元件，设置在第一电极与第二电极之间的分离空间中；第一接触电极，部分地覆盖第一电极，并且接触发光元件的第一端；以及第二接触电极，与第一接触电极间隔开，并且部分地覆盖第二电极以接触发光元件的与第一端相对的第二端，其中，发光元件包括元件棒、第一绝缘层和第二绝缘层，第一绝缘层围绕元件棒的外周表面，第二绝缘层围绕第一绝缘层的外周表面的至少一部分。
元件棒可以包括：第一导电型半导体，以第一极性掺杂；活性层，设置在第一导电型半导体上；第二导电型半导体，形成在活性层上，并且以与第一极性相反的第二极性掺杂；以及电极材料层，形成在第二导电型半导体上，其中，第一绝缘层可以围绕第一导电型半导体、活性层、第二导电型半导体和电极材料层的侧表面，第二绝缘层可以包括与绝缘材料层在蚀刻选择性上不同的材料。
在剖视图中，在发光元件的第一端和第二端的顶表面上的第二绝缘层可以被图案化以部分地暴露第一绝缘层，第一接触电极和第二接触电极可以与暴露的第一绝缘层部分地接触。
通过参照附图详细地描述本发明的示例性实施例，本发明的以上和其他特征和优点将变得更加清楚。
有益效果
依照根据实施例的发光元件的制造方法，可以制造发光元件，在发光元件中，在蚀刻选择性上不同的绝缘材料层和绝缘保护层设置在发光元件的外周表面上。尽管在发光元件的制造期间，发光元件通过化学剥离(CLO)法来形成，但绝缘保护层可以保护绝缘材料层，使绝缘材料层具有恒定的厚度而不被用于分离的蚀刻剂损坏。
布置在显示装置的两个电极之间的发光元件具有平坦的且基本平行的两个端表面，这能够防止在与接触电极连接的情况下发生接触电极材料的开路或短路问题。
根据本公开的有益效果不限于以上提及的有益效果，并且各种其他有益效果包括于此。
附图说明
图1是根据实施例的显示装置的平面图；
图2是沿着图1的线I-I'、线II-II'和线III-III'截取的剖视图；
图3是根据实施例的发光元件的示意图；
图4是沿着图3的线3b-3b'截取的剖视图；
图5是图2的部分A的放大图；
图6至图16是示意性地示出根据实施例的用于制造发光元件的方法的示意性剖视图；
图17是示出根据对比示例的制造发光元件的方法的一部分的示意图；
图18是示出根据另一实施例的制造发光元件的方法的一部分的示意图；
图19和图20是示意性地示出根据另一实施例的半导体结构中的分离层的布置的剖视图；以及
图21是示出根据另一实施例的显示装置的一部分的剖视图。
具体实施方式
现在，将在下文中参照附图更充分地描述本发明，在附图中示出了发明的优选实施例。然而，本发明可以以不同的形式来实施，并且不应被解释为局限于在此阐述的实施例。相反，这些实施例被提供为使得本公开将是彻底的和完整的，并且将向本领域技术人员充分地传达发明的范围。
还将理解的是，当层被称为“在”另一层或基底“上”时，该层可以直接在所述另一层或基底上，或者还可以存在中间层。在整个说明书中，相同的附图标号指示相同的组件。
将理解的是，尽管在此可以使用术语“第一”、“第二”等来描述各种元件，但这些元件不应受这些术语限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不脱离本发明的教导的情况下，以下讨论的第一元件可以被命名为第二元件。相似地，第二元件也可以被命名为第一元件。
在下文中，将参照附图描述示例性实施例。
图1是根据实施例的显示装置的平面图。
显示装置10可以包括被限定为像素PX的至少一个区域。显示装置10可以包括由多个像素PX组成的显示区域，每个像素PX将特定波段的光发射到显示装置10的外部。尽管在图1中示例性地示出了三个像素PX1、PX2和PX3，但显然，显示装置10可以包括更大数量的像素。尽管在附图中示出了多个像素PX在剖视图中沿一个方向(例如，第一方向D1)布置，但多个像素PX也可以沿与第一方向D1交叉的第二方向D2布置。此外，图1的每个像素PX可以被划分为多个部分，每个部分可以构成一个像素PX。像素不必如图1中示出的仅沿第一方向D1平行地布置，而是可以具有诸如沿竖直方向(或第二方向D2)布置或以之字形方式布置的各种结构。
尽管在附图中未示出，但显示装置10可以包括发射区域和非发射区域，发光元件300布置在发射区域中以发射特定颜色的光，非发射区域被限定为在排除发射区域之后所剩余的区域。非发射区域可以被特定构件覆盖，该特定构件不被从显示装置10的外部在视觉上感知。用于驱动设置在发射区域中的发光元件300的各种构件可以设置在非发射区域中。例如，非发射区域可以包括用于将电信号施加到发射区域的布线、电路单元和驱动单元，但本公开不限于此。
多个像素PX可以通过包括发射特定波段的光的一个或更多个发光元件300来显示颜色。从发光元件300发射的光可以通过显示装置10的发射区域被投射到外部。在实施例中，呈现不同颜色的像素PX中的每个可以包括发射不同颜色光的不同发光元件300。例如，呈现红色的第一像素PX1可以包括发射红光的发光元件300，呈现绿色的第二像素PX2可以包括发射绿光的发光元件300，呈现蓝色的第三像素PX3可以包括发射蓝光的发光元件300。然而，本公开不限于此，并且在一些情况下，呈现不同颜色的像素可以包括发射相同颜色光(例如，蓝光)的发光元件300，并且它们可以各自在光发射路径上包括波长转换层或滤色器以产生像素特定的(pixel-specific)颜色。然而，本公开不限于此，并且在一些情况下，相邻的像素PX可以发射相同颜色的光。
参照图1，显示装置10可以包括多个电极210和220以及多个发光元件300。电极210和220中的每个的至少一部分可以布置在每个像素PX中，并且电连接到发光元件300以施加电信号，以使发光元件300发射特定颜色的光。
电极210和220中的每个的至少一部分还可以有助于在像素PX中产生电场，以将发光元件300对准。更详细地，在将发射不同颜色光的发光元件300在多个像素PX中对准期间，需要将像素特定的(PX特定的)发光元件300精确地对准。在使用电泳法将发光元件300对准的情况下，发光元件300可以以这样的方式来对准：将包括发光元件300的溶液沉积在显示装置10上，并且向其施加交变电力以创造具有对发光元件300产生电泳力的电场的电容。
多个电极210和220可以包括第一电极210和第二电极220。在示例性实施例中，第一电极210可以是分支到每个像素PX的像素电极，第二电极220可以是公共地连接到多个像素PX的共电极。第一电极210和第二电极220中的一个可以是发光元件300的阳极电极，并且另一个可以是发光元件300的阴极电极。然而，本公开不限于此，并且情况也可以相反。
第一电极210和第二电极220可以包括相应的电极主干210S和220S以及至少一个相应的电极分支210B和220B，相应的电极主干210S和220S布置为沿第一方向D1延伸，至少一个相应的电极分支210B和220B沿与第一方向D1交叉的第二方向D2从相应的电极主干210S和220S延伸。
详细地，第一电极210可以包括第一电极主干210S和至少一个电极分支210B，第一电极主干210S布置为沿第一方向D1延伸，至少一个第一电极分支210B从第一电极主干210S分支并且沿第二方向D2延伸。尽管在附图中未示出，但第一电极主干210S可以在其一端处连接到信号输入垫(pad，或被称为“焊盘”)并在其另一端处沿第一方向D1延伸，保持像素PX之间的电断开。信号输入垫可以连接到显示装置10的电源以将电信号施加到第一电极主干210S，或者可以连接到外部以在对发光元件300进行对准时将交变电力施加到第一电极主干210S。
一个像素的第一电极主干210S可以与属于同一行(例如，在第一方向D1上相邻)的邻近像素的第一电极主干210S基本布置在同一条线上。也就是说，一个像素的第一电极主干210S可以布置为使得其两端在彼此间隔开的同时在邻近像素之间终止，邻近像素的第一电极主干210S可以与所述一个像素的第一电极主干210S的延长线对准。以这种方式，第一电极主干210S可以以这样的方式来布置：在制造工艺中形成为连续的主干电极，并且在执行发光元件300的对准工艺之后通过激光等来切割以开口。因此，相应的像素PX的第一电极主干210S可以将不同的电信号施加到相应的第一电极分支210B，其可以彼此独立地操作。
第一电极分支210B可以从第一电极主干210S的至少一部分分支并且沿第二方向D2延伸并终止，以与布置为面对第一电极主干210S的第二电极主干220S保持距离。也就是说，第一电极分支210B可以布置为在其一端处连接到第一电极主干210S，并且在其另一端处放置在像素PX内部，与第二电极主干220S保持距离。第一电极分支210B可以连接到按照像素PX电分离的第一电极主干210S，以按照像素PX接收不同的电信号。
每个像素PX布置一个或更多个第一电极分支210B也是可以的。尽管在图1中示出了布置两个第一电极分支210B并且在两个第一电极分支210B之间布置第二电极分支220B，但本公开不限于此，并且可以布置更多个第一电极分支210B。在这种情况下，第一电极分支210B可以与多个第二电极分支220B交替地布置以与多个第二电极分支220B分离，使得多个发光元件300布置在第一电极分支210B与多个第二电极分支220B之间。在一些实施例中，第二电极分支220B可以布置在第一电极分支210B之间，使得每个像素PX关于第二电极分支220B对称。然而，本公开不限于此。
第二电极220可以包括第二电极主干220S和至少一个第二电极分支220B，第二电极主干220S布置为沿第一方向D1延伸并且面对第一电极主干210S，与第一电极主干210S保持距离，至少一个第二电极分支220B从第二电极主干220S分支以沿第二方向D2延伸并且面对第一电极分支210B，与第一电极分支210B保持距离。与第一电极主干210S相同，第二电极主干220S也可以在其一端处连接到信号输入垫。然而，第二电极主干220S可以在其另一端处沿第一方向D1朝向多个相邻的像素PX延伸。也就是说，第二电极主干220S可以在个体的像素PX之间电连续。因此，特定像素的第二电极主干220S在其相对端处连接到像素PX之间的邻近像素的第二电极主干220S的一端，以将相同的电信号施加到每个像素PX。
第二电极分支220B可以从第二电极主干220S的至少一部分分支并且沿第二方向D2延伸并终止，以与第一电极主干210S保持距离。也就是说，第二电极分支220B可以布置为在其一端处连接到第二电极主干220S，并且在其另一端处放置在像素PX内部，与第一电极主干210S保持距离。第二电极分支220B可以连接到对各个像素PX而言电连续的第二电极主干220S，以针对每个像素PX接收相同的电信号。
第二电极分支220B可以布置为面对第一电极分支210B，与第一电极分支210B保持距离。这里，第一电极主干210S和第二电极主干220S关于每个像素PX的中心彼此面对，保持距离，使得第一电极分支210B和第二电极分支220B沿相反方向延伸。也就是说，第一电极分支210B可以向第二方向D2的一个取向延伸，并且第二电极分支220B可以向第二方向D2的另一取向延伸，使得各个分支的一端布置为面对关于像素PX的中心的相反取向。然而，本公开不限于此，并且第一电极主干210S和第二电极主干220S可以布置为面对关于像素PX的中心的同一取向，彼此保持距离。在这种情况下，从各个电极主干210S和220S分支的第一电极分支210B和第二电极分支220B可以沿同一方向延伸。
尽管在图1中示出了在每个像素PX中布置一个第二电极分支220B，但本公开不限于此，并且可以布置更多个第二电极分支220B。
多个发光元件300可以在第一电极分支210B与第二电极分支220B之间对准。详细地，多个发光元件300的至少一部分均在其一端处电连接到第一电极分支210B，并且在其另一端处电连接到第二电极分支220B。
多个发光元件300可以彼此基本平行地对准，在第二方向D2上保持距离。发光元件300之间的间隔不被具体地限制。一组多个发光元件300可以相邻地布置以形成簇，同时另一组多个发光元件300可以布置为彼此保持预定距离以形成簇，并且它们也可以以不均匀的密度对准为面对一个取向。
第一电极分支210B和第二电极分支220B可以具有布置在其上的相应的接触电极260。
多个接触电极260可以布置为沿第二方向D2延伸，并且在第一方向D1上彼此间隔开。接触电极260可以接触发光元件300的至少一端，并且可以接触第一电极210和第二电极220以接收电信号。因此，接触电极260可以将通过第一电极210和第二电极220接收的电信号传输到发光元件300。
接触电极260可以包括第一接触电极261和第二接触电极262，第一接触电极261和第二接触电极262布置在相应的电极分支210B和220B上以部分地覆盖相应的电极分支210B和220B，并且接触发光元件300的一端或另一端。
第一接触电极261可以布置在第一电极分支210B上，以接触发光元件300的电连接到第一电极210的一端。第二接触电极262可以布置在第二电极分支220B上，以接触发光元件300的电连接到第二电极220的另一端。
在一些实施例中，每个发光元件300的各自电连接到第一电极分支210B或第二电极分支220B的相对端可以是n型掺杂或p型掺杂的导电半导体层。在发光元件300的电连接到第一电极分支210B的一端是p型掺杂的导电半导体层的情况下，发光元件300的电连接到第二电极分支220B的另一端可以是n型掺杂的导电半导体层。然而，本公开不限于此，并且相反的情况也是可以的。
第一接触电极261和第二接触电极262可以布置为部分地覆盖相应的第一电极分支210B和第二电极分支220B。如图1中所示，第一接触电极261和第二接触电极262可以布置为沿第二方向D2延伸，并且彼此面对，保持距离。然而，第一接触电极261和第二接触电极262可以在其一端处终止，以暴露相应的电极分支210B和220B的一端。第一接触电极261和第二接触电极262还可以在其另一端处终止，以在与相应的电极主干210S和220S间隔开的状态下不与相应的电极主干210S和220S叠置。然而，本公开不限于此，第一接触电极261和第二接触电极262可以覆盖相应的电极分支210B和220B。
另外，如图1中所示，第一电极主干210S和第二电极主干220S可以经由相应的接触孔(例如，第一电极接触孔CNTD和第二电极接触孔CNTS)电连接到薄膜晶体管120或电力布线161(稍后将描述)。尽管在图1中示出了第一电极主干210S和第二电极主干220S均具有按照像素PX布置在其上的接触孔，但本公开不限于此。因为如上所述，第二电极主干220S可以延伸以建立与相邻的像素PX的电连接，所以在一些实施例中，第二电极主干220S可以经由一个接触孔电连接到薄膜晶体管。
在下文中参照图2更详细地对布置在显示装置10中的多个构件的构造进行描述。
图2是沿着图1的线I-I'、线II-II'和线III-III'截取的剖视图。尽管图2示出了单个像素PX，但该构造可以等同地适用于其他像素。图2示出了特定发光元件300的一端和另一端的剖面。
参照图1和图2，显示装置10可以包括基底110、设置在基底110上的薄膜晶体管120和140、设置在薄膜晶体管120和140上的电极210和220以及发光元件300。薄膜晶体管可以包括第一薄膜晶体管120和第二薄膜晶体管140，并且它们可以分别是驱动晶体管和开关晶体管。薄膜晶体管120和140中的每个可以包括有源层、栅电极、源电极和漏电极。第一电极210可以电连接到第一薄膜晶体管120的漏电极。
具体地，基底110可以是绝缘基底。基底110可以由诸如玻璃、石英或聚合物树脂的绝缘材料制成。聚合物材料的示例可以包括聚醚砜(PES)、聚丙烯酸酯(PA)、聚芳酯(PAR)、聚醚酰亚胺(PEI)、聚萘二甲酸乙二醇酯(PEN)、聚对苯二甲酸乙二醇酯(PET)、聚苯硫醚(PPS)、聚烯丙基化物(polyallylate)、聚酰亚胺(PI)、聚碳酸酯(PC)、三乙酸纤维素(CAT)、乙酸丙酸纤维素(CAP)或它们的组合。此外，基底110可以是刚性基底，但也可以是可被弯曲、折叠或卷曲的柔性基底。
缓冲层115可以设置在基底110上。缓冲层115可以防止杂质离子的扩散，防止湿气或外部空气的渗透，并且执行表面平坦化功能。缓冲层115可以包括氮化硅、氧化硅、氮氧化硅等。
半导体层设置在缓冲层115上。半导体层可以包括第一薄膜晶体管120的第一有源层126、第二薄膜晶体管140的第二有源层146以及辅助层163。半导体层可以包括多晶硅、单晶硅、氧化物半导体等。
第一栅极绝缘层170设置在半导体层上。第一栅极绝缘层170覆盖半导体层。第一栅极绝缘层170可以用作薄膜晶体管的栅极绝缘膜。第一栅极绝缘层170可以包括氧化硅、氮化硅、氧氮化硅、氧化铝、氧化钽、氧化铪、氧化锆、氧化钛等。这些材料可以被单独使用或彼此组合使用。
第一导电层设置在第一栅极绝缘层170上。第一导电层可以包括设置在第一薄膜晶体管120的第一有源层126上的第一栅电极121、设置在第二薄膜晶体管140的第二有源层146上的第二栅电极141和设置在辅助层163上的电力布线161，并且第一栅极绝缘层170分别置于第一有源层126与第一栅电极121之间、第二有源层146与第二栅电极141之间以及辅助层163与电力布线161之间。第一导电层可以包括从由钼(Mo)、铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钛(Ti)、钽(Ta)、钨(W)和铜(Cu)组成的组中选择的至少一种金属。第一导电层可以是单个层或多个层。
第二栅极绝缘层180设置在第一导电层上。第二栅极绝缘层180可以是层间绝缘层。第二栅极绝缘层180可以由诸如氧化硅、氮化硅、氮氧化硅、氧化铪、氧化铝、氧化钛、氧化钽、氧化锌等的无机绝缘材料形成。
第二导电层设置在第二栅极绝缘层180上。第二导电层包括设置在第一栅电极121上的电容器电极128，并且第二栅极绝缘层180置于电容器电极128与第一栅电极121之间。电容器电极128可以与第一栅电极121配合形成存储电容器。
以与上述第一导电层相同的方式，第二导电层可以包括从由钼(Mo)、铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钛(Ti)、钽(Ta)、钨(W)和铜(Cu)组成的组中选择的至少一种金属。
层间绝缘层190设置在第二导电层上。层间绝缘层190可以是层间绝缘膜。此外，层间绝缘层190可以执行表面平坦化功能。层间绝缘层190可以包括从由丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯撑树脂、聚苯硫醚树脂和苯并环丁烯(BCB)组成的组中选择的有机绝缘材料。
第三导电层设置在层间绝缘层190上。第三导电层包括第一薄膜晶体管120的第一漏电极123和第一源电极124、第二薄膜晶体管140的第二漏电极143和第二源电极144以及设置在电力布线161上的电力电极162。
第一源电极124和第一漏电极123可以通过穿过层间绝缘层190和第二栅极绝缘层180的第一接触孔129电连接到第一有源层126。第二源电极144和第二漏电极143可以通过穿过层间绝缘层190和第二栅极绝缘层180的第二接触孔149电连接到第二有源层146。电力电极162可以通过穿过层间绝缘层190和第二栅极绝缘层180的第三接触孔169电连接到电力布线161。
第三导电层可以包括从由铝(Al)、钼(Mo)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钛(Ti)、钽(Ta)、钨(W)和铜(Cu)组成的组中选择的至少一种金属。第三导电层可以是单个层或多个层。例如，第三导电层可以具有Ti/Al/Ti、Mo/Al/Mo、Mo/AlGe/Mo或Ti/Cu的堆叠结构。
绝缘基底层200设置在第三导电层上。绝缘基底层200可以由从丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯撑树脂、聚苯硫醚树脂和苯并环丁烯(BCB)组成的组中选择的有机绝缘材料形成。绝缘基底层200的表面可以是平坦的。
绝缘基底层200可以包括多个堤410和420。在每个像素PX内部，多个堤410和420可以布置为彼此面对，在它们之间保持距离，距离开的堤410和420(例如，第一堤410和第二堤420)可以具有分别布置在其上的第一电极210和第二电极220。如图1中所示，三个堤410和420(即，两个第一堤410和一个第二堤420)布置为在一个像素PX内被相应的第一电极210和第二电极220覆盖。尽管图2仅示出了三个堤410和420之中的一个第一堤410和一个第二堤420的剖面，但它们的布置构造可以等同地适用于在图2中未示出的另一第一堤410。
然而，堤410和420的数量不限于此。例如，更多个堤410和420与更多个第一电极210和第二电极220一起布置在一个像素PX中是可以的。堤410和420可以包括其上布置有第一电极210的至少一个第一堤410以及其上布置有第二电极220的至少一个第二堤420。在这种情况下，第一堤410和第二堤420可以布置为彼此面对，在它们之间保持距离，使得多个堤沿一个方向交替地布置。在一些实施例中，可以的是，布置两个第一堤410，在它们之间保持距离，并且一个第二堤420布置在距离开的第一堤410之间。
此外，尽管在图2中未示出，但第一电极210和第二电极220可以包括如上所述的相应的电极主干210S和220S以及相应的电极分支210B和220B。在图2中可以理解的是，第一电极分支210B和第二电极分支220B分别布置在第一堤410和第二堤420上。
多个堤410和420可以在单个工艺中用基本相同的材料来形成。在这种情况下，堤410和420可以形成网格图案。堤410和420可以包括聚酰亚胺。
另外，尽管在附图中未示出，但多个堤410和420的至少一部分可以布置在像素PX的边界上，以使像素PX区别开。在这种情况下，电极210和220可以不设置于设置在像素PX的边界处的堤410和420上。这样的堤可以与前述第一堤410和第二堤420一起布置为基本上网格图案。布置在像素PX的边界上的堤410和420的至少一部分可以形成为覆盖显示装置10的电极线。
多个堤410和420可以均具有从绝缘基底层200至少部分地突出的结构。堤410和420可以从其上布置有发光元件300的平坦平面向上突出，使得突出部分可以至少部分地具有斜面。具有具备斜面的突出结构的堤410和420可以具有布置在其上的反射层211和221，以反射入射光。从发光元件300导向反射层211和221的光可以被反射到显示装置10的外部(即，从堤410和420被向上反射)。具有突出结构的堤410和420可以在形状上不受限制。尽管在图2中示出了堤具有具备平坦的顶表面和有角的拐角的形状，但本公开不限于此，并且堤可以突出以具有圆形的拐角。
多个堤410和420可以具有布置在其上的反射层211和221。
第一反射层211覆盖第一堤410，并且经由穿透绝缘基底层200的第四接触孔319_1部分地电连接到第一薄膜晶体管120的第一漏电极123。第二反射层221覆盖第二堤420，并且经由穿透绝缘基底层200的第五接触孔319_2部分地电连接到电力电极162。
第一反射层211可以经由像素PX内的第四接触孔319_1电连接到第一薄膜晶体管120的第一漏电极123。因此，第一薄膜晶体管120可以布置在与像素PX叠置的区域中。图1示出了经由布置在第一电极主干210S上的第一电极接触孔CNTD到第一薄膜晶体管120的电连接。也就是说，第一电极接触孔CNTD可以是第四接触孔319_1。
第二反射层221也可以经由像素PX内的第五接触孔319_2电连接到电力电极162。图2示出了第二反射层221通过一个像素PX内的第五接触孔319_2进行连接。图1示出了每个像素PX的第二电极220经由第二电极主干220S上的多个第二电极接触孔CNTS电连接到电力布线161。也就是说，第二电极接触孔CNTS可以是第五接触孔319_2。
如参照图1所述，第一电极接触孔CNTD和第二电极接触孔CNTS可以分别布置在第一电极主干210S和第二电极主干220S上。在这方面，图2在显示装置10的剖视图中示出了第一电极210和第二电极220在与其上布置有第一电极分支210B和第二电极分支220B的堤410和420分离的区域中经由相应的第四接触孔319_1和第五接触孔319_2电连接到第一薄膜晶体管120或电力布线161。
然而，本公开不限于此。例如，在图1中，第二电极接触孔CNTS可以布置在第二电极主干220S上的各种位置处，并且在一些情况下，第二电极接触孔CNTS可以布置在第二电极分支220B上。在一些实施例中，第二反射层221也可以连接到在一个像素PX之外的区域中的一个第二电极接触孔CNTS或第五接触孔319_2。
在显示装置10的其中布置有像素PX的发射区域外部的区域(例如，发射区域的外部区域)中，可以存在其中未布置发光元件300的非发射区域。如上所述，每个像素PX的第二电极220可以经由第二电极主干220S电连接，以接收相同的电信号。
在一些实施例中，在第二电极220的情况下，第二电极主干220S可以经由作为显示装置10的外部区域的非发射区域中的一个第二电极接触孔CNTS电连接到电力电极162。与图1的显示装置10不同，因为第二电极主干220S布置为延伸到相邻的像素并且即使经由一个接触孔连接到电力电极162也彼此电连接，所以将相同的电信号施加到相应的像素PX的第二电极分支220B是可以的。在显示装置10的第二电极220的情况下，用于从电力电极162接收电信号的接触孔的位置可以根据显示装置10的结构而变化。
另外，返回参照图1和图2，反射层211和221可以包括具有高反射率的材料，以反射从发光元件300发射的光。例如，反射层211和221可以包括但不限于诸如银(Ag)和铜(Cu)的材料。
可以包括分别布置在第一反射层211和第二反射层221上的第一电极层212和第二电极层222。
第一电极层212可以直接布置在第一反射层211上。第一电极层212可以具有与第一反射层211的图案基本等同的图案。第二电极层222可以直接布置在第二反射层221上，以与第一电极层212间隔开。第二电极层222可具有与第二反射层221的图案基本等同的图案。
在实施例中，电极层212和222可以覆盖分别在电极层212和222之下的反射层211和221。也就是说，电极层212和222可以形成为在尺寸上比反射层211和221大，以覆盖电极层212和222的侧端表面。然而，本公开不限于此。
第一电极层212和第二电极层222可以将导向连接到第一薄膜晶体管120或电力电极162的第一反射层211和第二反射层221的电信号传输到接触电极261和262(稍后将描述)。电极层212和222可以包括透明导电材料。例如，电极层212和222可以包括诸如氧化铟锡(ITO)、氧化铟锌(IZO)和氧化铟锡锌(ITZO)的材料，但不限于此。在一些实施例中，反射层211和221以及电极层212和222可以具有其中堆叠有至少一个透明导电层(诸如，ITO、IZO或ITZO)和至少一个金属层(诸如，银(Ag)或铜(Cu))的结构。例如，反射层211和221以及电极层212和222可以具有ITO/Ag/ITO的堆叠结构。
设置在第一堤410上的第一反射层211和第一电极层212形成第一电极210。第一电极210可以突出到从第一堤410的两端延伸的区域，因此，第一电极210可以在突出区域中接触绝缘基底层200。设置在第二堤420上的第二反射层221和第二电极层222形成第二电极220。第二电极220可以突出到从第二堤420的两端延伸的区域，因此，第二电极220可以在突出区域中接触绝缘基底层200。
第一电极210和第二电极220可以分别布置为覆盖第一堤410和第二堤420的整个区域。然而，如上所述，第一电极210和第二电极220布置为彼此面对，在它们之间保持距离。在电极之间，可以布置稍后将描述的第一绝缘材料层510，并且发光元件300可以布置在第一绝缘材料层510上。
此外，第一反射层211可以从第一薄膜晶体管120接收驱动电压，第二反射层221可以从电力布线161接收源电压。因此，第一电极210和第二电极220分别接收驱动电压和源电压。第一电极210可以电连接到第一薄膜晶体管120，第二电极220可以电连接到电力布线161。因此，分别布置在第一电极210和第二电极220上的第一接触电极261和第二接触电极262可以接收驱动电压和源电压。驱动电压和源电压可以传输到发光元件300，使得发光元件300利用流过发光元件300的预定电流发光。
第一绝缘材料层510布置为部分地覆盖第一电极210和第二电极220。第一绝缘材料层510可以布置为大部分地覆盖第一电极210和第二电极220的顶表面，并且部分地暴露第一电极210和第二电极220。第一绝缘材料层510还可以布置在第一电极210与第二电极220之间的空间中。在平面图中，第一绝缘材料层510可以具有沿着第一电极分支210B与第二电极分支220B之间的空间形成的岛形状或线形状。
图2示出了第一绝缘材料层510布置在一个第一电极210(例如，第一电极分支210B)与一个第二电极220(例如，第二电极分支220B)之间的空间中。然而，如上所述，可以存在多个第一电极210和第二电极220，使得第一绝缘材料层510还可以布置在一个第一电极210与另一第二电极220之间或者一个第二电极220与另一第一电极210之间。第一绝缘材料层510可以布置为部分地覆盖第一电极210和第二电极220的与彼此面对的侧表面背对的侧表面。也就是说，第一绝缘材料层510可以布置为暴露第一电极210和第二电极220的中心部分。
在第一绝缘材料层510上，布置有发光元件300。第一绝缘材料层510可以布置在发光元件300与绝缘基底层200之间。第一绝缘材料层510可以具有接触绝缘基底层200的底表面，发光元件300可以布置在第一绝缘材料层510的顶表面上。第一绝缘材料层510可以在其两个侧表面处接触电极210和220，以使第一电极210和第二电极220彼此电绝缘。
第一绝缘材料层510可以与电极210和220上的部分区域叠置(例如，在第一电极210和第二电极220彼此面对所沿的方向上突出的部分区域)。第一绝缘材料层510还可以布置在堤410和420的倾斜表面和平坦顶表面与电极210和220叠置的区域上。
例如，第一绝缘材料层510可以覆盖在第一电极210和第二电极220彼此面对所沿的方向上突出的端部。第一绝缘材料层510可以部分地在其底表面上接触绝缘基底层200，并且可以部分地在其底表面上和其侧表面上接触电极210和220。因此，第一绝缘材料层510可以保护与相应的电极210和220叠置的区域，并且使相应的电极210和220电绝缘。此外，第一绝缘材料层510可以防止发光元件300的第一导电型半导体310和第二导电型半导体320直接接触其他构件，从而防止对发光元件300的损坏。
然而，本公开不限于此，并且在一些实施例中，第一绝缘材料层510可以仅布置在第一电极210和第二电极220上的区域中的与堤410和420的倾斜侧表面叠置的区域上。在这种情况下，第一绝缘材料层510的底表面可以终止于堤410和420的倾斜侧表面上，布置在堤410和420的倾斜侧表面的一部分上的电极210和220可以被暴露以接触接触电极260。
第一绝缘材料层510还可以布置为暴露发光元件300的两端。因此，接触电极260可以接触电极210和220的暴露的顶表面和发光元件300的两端，接触电极260可以将施加到第一电极210和第二电极220的电信号传输到发光元件300。
至少一个发光元件300可以设置在第一电极210与第二电极220之间。尽管在图2中示出了一个发光元件300布置在第一电极210与第二电极220之间，但清楚的是，如图1中所示，多个发光元件300可以在平面图中沿不同的方向(例如，第二方向D2)布置。
详细地，发光元件300可以在其一端电连接到第一电极210，并且在其另一端电连接到第二电极220。发光元件300的两端可以分别接触第一接触电极261和第二接触电极262。
另外，图1例举了仅发射相同颜色光的发光元件300布置在每个像素PX中的情况。然而，本公开不限于此，并且如上所述，发射不同颜色光的发光元件300可以一起设置在一个像素PX中。
发光元件300可以是发光二极管。发光元件300可以是大部分具有纳米尺寸的纳米结构。发光元件300可以是由无机材料制成的无机发光二极管。当发光元件300是无机发光二极管时，具有无机晶体结构的发光材料设置在彼此面对的两个电极之间，并且电场在发光材料中沿特定方向形成。然后，无机发光二极管可以在具有特定极性的两个电极之间对准。
在一些实施例中，发光元件300可以具有其中顺序地形成有第一导电型半导体310、元件活性层330、第二导电型半导体320和电极材料层370的结构。发光元件300可以通过在绝缘基底层200上按顺序水平地沉积第一导电型半导体310、元件活性层330和第二导电型半导体320以及电极材料层370来制造。也就是说，通过沉积多个层形成的发光元件300可以沿与绝缘基底层200平行的宽度方向布置。然而，本公开不限于此，并且发光元件300可以被制造为使得层以相反的顺序沉积在第一电极210与第二电极220之间。
此外，发光元件300可以包括围绕形成的构件的外周表面的多个绝缘层380。绝缘层380可以包括第一绝缘层381和设置为围绕第一绝缘层381的第二绝缘层382。绝缘层380可以保护形成的构件，同时，任何一个绝缘层可以用于保护另一绝缘层。例如，当制造发光元件300时，第二绝缘层382可以设置为围绕第一绝缘层381，并且可以包括具有与第一绝缘层381的蚀刻选择性不同的蚀刻选择性的材料，以保护第一绝缘层381。因此，可以防止当制造发光元件300时可能发生的对第一绝缘层381的损坏。稍后将给出更详细的描述。
第二绝缘材料层520可以布置为与发光元件300的至少一部分叠置。第二绝缘材料层520可以保护发光元件300，并且同时将发光元件300固定在第一电极210与第二电极220之间。
在剖视图中，第二绝缘材料层520仅布置在发光元件300的顶表面上，或者如图2中所示，第二绝缘材料层520可以布置为围绕发光元件300的外表面。也就是说，与第一绝缘材料层510相同，第二绝缘材料层520可以布置为在平面图中具有沿着第一电极分支210B与第二电极分支220B之间的空间在第二方向D2上延伸的岛形状或线形状。
第二绝缘材料层520的材料的一部分还可以布置在发光元件300的底表面和第一绝缘材料层510彼此叠置的区域处。在制造显示装置10期间，当将发光元件300在第一绝缘材料层510上对准，然后将第二绝缘材料层520设置在发光元件300上时，可以形成该部分。也可以通过在形成第二绝缘材料层520期间部分地渗透到形成在第一绝缘材料层510的接触发光元件300的底表面的部分中的孔隙中的第二绝缘材料层520来形成该部分。
第二绝缘材料层520可以布置为暴露发光元件300的两个端表面。也就是说，在剖视图中，布置在发光元件300的顶表面上的第二绝缘材料层520在沿轴方向测量的长度上比发光元件300短，使得第二绝缘材料层520可以与发光元件300的两端相比向内收缩。因此，第一绝缘材料层510、发光元件300和第二绝缘材料层520被沉积为使得它们的侧表面以阶梯方式对准。这可以有利于接触电极261和262与发光元件300的两个端表面之间的接触。然而，本公开不限于此。第二绝缘材料层520和发光元件300可以具有相同的长度，并且它们的两侧可以对准。
另外，第二绝缘材料层520可以以这样的方式形成：在第一绝缘材料层510上沉积对应的材料，并且在区域(例如，用于发光元件300与接触电极260的接触而暴露的区域)中将对应的材料图案化。可以利用常规的干蚀刻或湿蚀刻工艺来执行将第二绝缘材料层520图案化。这里，第一绝缘材料层510和第二绝缘材料层520可以包括在蚀刻选择性上不同的材料，以防止第一绝缘材料层510被图案化。也就是说，在将第二绝缘材料层520图案化时，第一绝缘材料层510可以用作蚀刻停止件。
因此，即使当覆盖发光元件300的外表面的第二绝缘材料层520被图案化以暴露发光元件300的两端时，第一绝缘材料层510也不会经历材料损坏。具体地，第一绝缘材料层510和发光元件300可以在发光元件300的两端处具有平滑的接触表面，发光元件300和接触电极260在发光元件300的所述两端处彼此接触。
在第二绝缘材料层520上，可以布置有第一接触电极261和第二接触电极262，第一接触电极261设置在第一电极210上并且与第二绝缘材料层520的至少一部分叠置，第二接触电极262设置在第二电极220上并且与第二绝缘材料层520的至少一部分叠置。
第一接触电极261和第二接触电极262可以分别布置在第一电极210和第二电极220的顶表面上。详细地，第一接触电极261和第二接触电极262可以在第一绝缘材料层510被图案化以暴露第一电极210和第二电极220的部分的区域中分别接触第一电极层212和第二电极层222。第一接触电极261和第二接触电极262可以接触发光元件300的一个端侧(例如，第一导电型半导体310、第二导电型半导体320或电极材料层370)。因此，第一接触电极261和第二接触电极262可以将施加到第一电极层212和第二电极层222的电信号传输到发光元件300。
第一接触电极261可以布置在第一电极210上以部分地覆盖第一电极210，并且在其底表面上部分地接触发光元件300以及第一绝缘材料层510和第二绝缘材料层520。第一接触电极261的朝向第二接触电极262的一端布置在第二绝缘材料层520上。第二接触电极262可以布置在第二电极220上以部分地覆盖第二电极220，并且在其底表面上部分地接触发光元件300、第一绝缘材料层510和第三绝缘材料层530。第二接触电极262的朝向第一接触电极261的一端布置在第三绝缘材料层530上。
第一绝缘材料层510和第二绝缘材料层520可以在用于在第一堤410和第二堤420的顶表面上覆盖第一电极210和第二电极220的区域中图案化。因此，相应的第一电极210和第二电极220的第一电极层212和第二电极层222可以被暴露，以电连接到相应的接触电极261和262。
第一接触电极261和第二接触电极262可以在第二绝缘材料层520或第三绝缘材料层530上彼此间隔开。也就是说，第一接触电极261和第二接触电极262可以布置为一起接触发光元件300和第二绝缘材料层520或接触第三绝缘材料层530，并且在第二绝缘材料层520上沿沉积方向间隔开以电绝缘。因此，第一接触电极261和第二接触电极262可以分别从第一薄膜晶体管120和电力布线161接收不同的电力。例如，第一接触电极261可以接收从第一薄膜晶体管120施加到第一电极210的驱动电压，第二接触电极262可以接收从电力布线161施加到第二电极220的共源电压。然而，本公开不限于此。
接触电极261和262可以包括导电材料。例如，它们可以包括ITO、IZO、ITZO、铝(Al)等。然而，本公开不限于此。
此外，接触电极261和262可以包括与电极层212和222的材料相同的材料。接触电极261和262可以在电极层212和222上布置为具有基本相同的图案，以接触电极层212和222。例如，接触第一电极层212和第二电极层222的第一接触电极261和第二接触电极262可以将施加到第一电极层212和第二电极层222的电信号传输到发光元件300。
第三绝缘材料层530可以布置在第一接触电极261上，以使第一接触电极261和第二接触电极262彼此电绝缘。第三绝缘材料层530可以布置为覆盖第一接触电极261，并且布置为不与发光元件300的部分区域叠置，使得发光元件300接触第二接触电极262。第三绝缘材料层530可以在第二绝缘材料层520的顶表面上部分地接触第一接触电极261、第二接触电极262和第二绝缘材料层520。第三绝缘材料层530可以设置为覆盖第一接触电极261的在第二绝缘材料层520的顶表面上的一端。因此，第三绝缘材料层530可以保护第一接触电极261，并且使第一接触电极261与第二接触电极262电绝缘。
第三绝缘材料层530的朝向第二电极220的一端可以与第二绝缘材料层520的一个侧表面对准。
另外，在一些实施例中，可以在显示装置10中省略第三绝缘材料层530。因此，第一接触电极261和第二接触电极262可以设置在基本相同的平面上，并且可以通过稍后将描述的钝化层550来彼此电绝缘。
钝化层550可以形成在第三绝缘材料层530和第二接触电极262上，以保护设置在绝缘基底层200上的构件免受外部环境影响。当第一接触电极261和第二接触电极262暴露时，可能会由于电极损坏而发生接触电极材料断开的问题，所以需要利用钝化层550来覆盖它们。也就是说，钝化层550可以设置为覆盖第一电极210、第二电极220、发光元件300等。此外，如上所述，当省略第三绝缘材料层530时，钝化层550可以形成在第一接触电极261和第二接触电极262上。在这种情况下，钝化层550可以使第一接触电极261和第二接触电极262彼此电绝缘。
上述第一绝缘材料层510、第二绝缘材料层520、第三绝缘材料层530和钝化层550中的每个可以包括无机绝缘材料。例如，第一绝缘材料层510、第二绝缘材料层520、第三绝缘材料层530和钝化层550可以包括诸如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(Al2O3)、氮化铝(AlN)等的材料。第一绝缘材料层510、第二绝缘材料层520、第三绝缘材料层530和钝化层550可以由相同的材料制成，但也可以由不同的材料制成。此外，赋予第一绝缘材料层510、第二绝缘材料层520、第三绝缘材料层530和钝化层550绝缘性质的各种材料是适用的。
另外，如上所述，第一绝缘材料层510和第二绝缘材料层520可以在蚀刻选择性上不同。作为一个示例，当第一绝缘材料层510包括氧化硅(SiOx)时，第二绝缘材料层520可以包括氮化硅(SiNx)。作为另一示例，当第一绝缘材料层510包括氮化硅(SiNx)时，第二绝缘材料层520可以包括氧化硅(SiOx)。然而，本公开不限于此。
另外，可以通过外延生长在基底上制造发光元件300。可以在基底上形成用于形成半导体层的晶种层，并且可以沉积期望的半导体材料以生长。在下文中，将参照图3详细地描述根据各种实施例的发光元件300的结构。
图3是根据实施例的发光元件的示意图。图4是沿着图3的线3b-3b'截取的剖视图。
参照图3，发光元件300可以包括多个导电型半导体310和320、元件活性层330、电极材料层370以及多个绝缘层380。通过第一电极210和第二电极220接收的电信号可以经由多个导电型半导体310和320传输到元件活性层330以发光。
详细地，发光元件300可以包括第一导电型半导体310、第二导电型半导体320、布置在第一导电型半导体310与第二导电型半导体320之间的元件活性层330、布置在第二导电型半导体320上的电极材料层370以及设置为围绕第一导电型半导体310、第二导电型半导体320、元件活性层330和电极材料层370的外周表面的多个绝缘层380。多个绝缘层380可以包括第一绝缘层381和围绕第一绝缘层381的第二绝缘层382，第一绝缘层381与第一导电型半导体310、第二导电型半导体320、元件活性层330和电极材料层370接触以围绕第一导电型半导体310、第二导电型半导体320、元件活性层330和电极材料层370的外周表面。尽管在图3中示出了发光元件300具有其中沿其长度方向按顺序形成有第一导电型半导体310、元件活性层330、第二导电型半导体320和电极材料层370的结构，但本公开不限于此。电极材料层370可以被省略，并且在一些实施例中，电极材料层370可以布置在第一导电型半导体310和第二导电型半导体320中的每个的两个侧表面中的至少一个上。在下文中，对图3的示例性发光元件300进行描述，并且清楚的是，发光元件300的下面的描述等同地适用于包括不同结构的发光元件300。
第一导电型半导体310可以是n型半导体层。作为一个示例，当发光元件300发射蓝色波段的光时，第一导电型半导体310可以包括具有InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的化学式的半导体材料。例如，其可以是n型掺杂的InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的任何一种或更多种。第一导电型半导体310可以掺杂有第一导电掺杂剂。例如，第一导电掺杂剂可以是Si、Ge、Sn等。第一导电型半导体310的长度可以具有1.5μm至5μm的范围，但不限于此。
第二导电型半导体320可以是p型半导体层。作为一个示例，当发光元件300发射蓝色波段的光时，第二导电型半导体320可以包括具有InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的化学式的半导体材料。例如，其可以是p型掺杂的InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的任何一种或更多种。第二导电型半导体320可以掺杂有第二导电掺杂剂。例如，第二导电掺杂剂可以是Mg、Zn、Ca、Se、Ba等。第二导电型半导体320的长度可以具有0.08μm至0.25μm的范围，但不限于此。
元件活性层330设置在第一导电型半导体310与第二导电型半导体320之间，并且可以包括具有单量子阱结构或多量子阱结构的材料。当元件活性层330包括具有多量子阱结构的材料时，多个量子层和阱层可以交替地堆叠。根据通过第一导电型半导体310和第二导电型半导体320施加的电信号，元件活性层330可以通过电子-空穴对的结合来发光。例如，当元件活性层330发射蓝色波段的光时，其可以包括诸如AlGaN或AlInGaN的材料。具体地，当元件活性层330具有其中可以交替地堆叠有量子层和阱层的多量子阱结构时，量子层可以包括诸如AlGaN或AlInGaN的材料，阱层可以包括诸如GaN或AlGaN的材料。然而，本公开不限于此，并且元件活性层330可以具有其中交替地堆叠有具有大的带隙能的半导体材料和具有小的带隙能的半导体材料的结构，并且可以根据发射的光的波段而包括其他III族至V族半导体材料。由元件活性层330发射的光不限于蓝色波段的光，而是在一些情况下也可以发射红色波段或绿色波段的光。元件活性层330的长度可以具有0.05μm至0.25μm的范围，但不限于此。
从元件活性层330发射的光可以沿纵向方向投射穿过发光元件300的两个侧表面以及外表面。从元件活性层330发射的光的方向性不限于一个方向。
电极材料层370可以是欧姆接触电极。然而，本公开不限于此，并且电极材料层370可以是肖特基接触电极。电极材料层370可以包括导电金属。例如，电极材料层370可以包括铝(Al)、钛(Ti)、铟(In)、金(Au)和银(Ag)中的至少一种。电极材料层370可以包括相同的材料或不同的材料。然而，本公开不限于此。
第一绝缘层381可以形成在第一导电型半导体310、第二导电型半导体320、元件活性层330和电极材料层370的外部上，并且可以用于保护它们。例如，第一绝缘层381可以形成为围绕以上提及的构件的侧表面，并且可以不形成在发光元件300的在纵向方向上的两端处(例如，在设置有第一导电型半导体310和电极材料层370的两端处)。然而，本公开不限于此。
第一绝缘层381可以包括具有绝缘性质的材料，例如，氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlN)、氧化铝(Al2O3)等。因此，可以防止当元件活性层330直接接触第一电极210或第二电极220时可能会发生的电短路。此外，第一绝缘层381保护包括元件活性层330的发光元件300的外周表面，这可以防止发光效率的劣化。
尽管在附图中示出了第一绝缘层381形成为沿纵向方向延伸以覆盖第一导电型半导体310至电极材料层370，但本公开不限于此。第一绝缘层381可以仅覆盖第一导电型半导体310、元件活性层330和第二导电型半导体320，或者覆盖电极材料层370的外表面的仅一部分并暴露电极材料层370的外表面的一部分。
第一绝缘层381的厚度可以具有0.5μm至1.5μm的范围，但不限于此。
第二绝缘层382可以设置为围绕第一绝缘层381的外周表面，第二绝缘层382可以具有与第一绝缘层381的形状基本相同的形状。第二绝缘层382包括具有与第一绝缘层381的蚀刻选择性不同的蚀刻选择性的材料，从而防止在发光元件300的制造中的蚀刻或分离步骤中可能会发生的对第一绝缘层381的损坏。因此，第二绝缘层382可以执行保护第一绝缘层381的功能。例如，当用于分离的蚀刻剂包括氟(F)时，第二绝缘层382的对用于分离的蚀刻剂的蚀刻选择性可以比第一绝缘层381的对用于分离的蚀刻剂的蚀刻选择性大。
制造发光元件300的工艺可以包括：在生长在基底上的元件上形成第一绝缘层381，然后通过化学剥离(CLO)法来分离元件。这里，第一绝缘层381可能会被用于分离元件的蚀刻剂部分地损坏。为了防止这一点，第二绝缘层382可以形成为围绕第一绝缘层381的外周表面，以防止第一绝缘层381被用于分离的蚀刻剂损坏。因为第二绝缘层382可以包括具有与第一绝缘层381的蚀刻选择性不同的蚀刻选择性的材料，所以第二绝缘层382可以不被用于分离的蚀刻剂蚀刻，生长在基底上的元件可以被分离。
根据实施例，第二绝缘层382可以包括具有与第一绝缘层381的绝缘性质和蚀刻选择性不同的绝缘性质和蚀刻选择性的材料，例如，氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlN)、氧化铝(Al2O3)等。
当第一绝缘层381包括氧化铝(Al2O3)时，第二绝缘层382可以包括氮化硅(SiNx)。然而，本公开不限于此。因此，当制造发光元件300时，第二绝缘层382可以防止对第一绝缘层381的损坏。第一绝缘层381可以沿与发光元件300的两端交叉的长轴方向具有基本恒定的厚度。
第二绝缘层382的厚度可以具有0.5μm至1.5μm的范围，但不限于此。
此外，在一些实施例中，第二绝缘层382可以具有被表面处理的外周表面。如上所述，当将发光元件300在电极210与220之间对准时，可以将多个发光元件300以溶液中的分散状态涂覆。这里，为了将发光元件300保持在分散状态而不与在溶液中相邻的其他发光元件300聚集，可以以疏水方式或亲水方式处理第二绝缘层382的表面，使得其可以保持溶液中的相互分散状态。因此，当发光元件300对准时，发光元件300可以在第一电极210与第二电极220之间对准而不聚集。
发光元件300可以具有圆柱形形状。如图4中所示，通过沿与发光元件300的两端交叉的长度方向将发光元件300对分而截取的剖面可以具有矩形形状。然而，发光元件300的形状不限于此，并且可以具有诸如正立方体、长方体和六角棱柱的各种形状。发光元件300可以具有1μm至10μm或2μm至5μm(优选地，大约4μm)的长度l。此外，发光元件300的直径可以具有400nm至700nm的范围，并且优选地可以为大约500nm。
尽管为了便于解释而对图3中示出的示例性发光元件300进行下面的描述，但本公开可以等同地适用于包括更多个电极材料层370的发光元件或其他结构。
另外，图5是图2的部分A的放大图。
参照图5，在发光元件300中，在与发光元件300的两端交叉的剖视图中，第一导电型半导体310、元件活性层330、第二导电型半导体320和电极材料层370可以在相对于绝缘基底层200的水平方向上形成，第一绝缘层381和第二绝缘层382可以在与绝缘基底层200垂直的方向上形成。也就是说，发光元件300可以在绝缘基底层200上设置为与形成以上提及的构件的方向垂直。
如上所述，当制造发光元件300时，因为第一绝缘层381通过第二绝缘层382被保护而不被损坏，所以发光元件300的外周表面可以形成平滑表面，元件活性层330可以通过第一绝缘层381和第二绝缘层382而被防止与其他构件接触。也就是说，第一绝缘层381可以沿与发光元件300的两端交叉的长轴方向具有基本恒定的厚度。
此外，当制造发光元件300时，可以将发光元件300分离，同时通过第二绝缘层382来防止发光元件300的外表面被损坏，使得发光元件300的两个端表面可以形成平滑表面并且可以具有相对低的粗糙度。因此，发光元件300的第一导电型半导体310可以形成为具有平滑表面，这防止当接触第一接触电极261时发生开路问题。
在发光元件300的一个端表面和第一接触电极261接触的平面(由图5中的线4a-4a'指示的平面)上，发光元件300的端表面是平滑的，从而防止其中第一接触电极261的电极材料被切断的断开问题。例如，如果发光元件300的端表面是粗糙的或者突出或凹入以形成斜面，则这可能会在第一接触电极261和发光元件300接触时使接触电极材料的薄膜阶梯覆盖劣化，这导致电极材料的部分切断。也就是说，在接触区域(图5的线4a-4a')处的发光元件300与第一接触电极261之间的不良接触可能会阻止电信号到达发光元件300，并且导致发光错误。
另外，如果发光元件300的端表面如图5中所示是平滑的，则这可以防止在发光元件300和接触电极260彼此接触的区域(图5的线4a-4a')处发生接触电极材料的断开问题。这可以改善显示装置10的发光元件300的可靠性。根据实施例，发光元件300的端表面可以具有8nm Ra至12nm Ra的粗糙度值。然而，本公开不限于此。另外，尽管在附图中未示出，但上述方法可以等同地适用于接触第二接触电极262的且由第二导电型半导体320或电极材料层370形成的侧表面。
发光元件300的平滑的端表面可以通过化学剥离(CLO)法来形成，在化学剥离(CLO)法中，当制造发光元件300时，发光元件300化学地去除并分离分离层1300(见图8)。也就是说，发光元件300可以在没有任何外部物理力的情况下与下基底层分离，以通过去除在其上生长发光元件300的分离层1300来切断生长在发光元件300的端表面上的材料。
这里，当通过化学剥离(CLO)法来制造发光元件300时，为了不损坏发光元件300的外周表面，可以形成第二绝缘层382。第二绝缘层382可以包括不被在去除分离层1300时所使用的用于分离的蚀刻剂蚀刻的材料。因此，即使发光元件300通过化学剥离(CLO)法来制造，根据实施例的发光元件300也可以防止对其外周表面的损坏。同时，平滑表面可以形成为使得发光元件300的两个端表面是平坦的，并且可以防止如上所述的接触电极261和262的材料的断开问题。
在下文中参照图6至图16详细地对用于制造发光元件300的方法进行描述。
图6至图16是示意性地示出根据实施例的用于制造发光元件的方法的示意性剖视图。
首先，参照图6，准备下基底层1000，下基底层1000包括基体基底1100和形成在基体基底1100上的缓冲材料层1200。如图6中所示，下基底层1000可以具有通过按顺序沉积基体基底1100和缓冲材料层1200而形成的层叠结构。
基体基底1100可以包括诸如蓝宝石(Al2O3)基底和玻璃基底的透明基底。然而，本公开不限于此，并且基体基底1100可以由诸如GaN、SiC、ZnO、Si、GaP和GaAs的导电基底形成。下面的描述涉及其中基体基底1100是蓝宝石(Al2O3)基底的示例性情况。尽管不受限制，但基体基底1100可以具有例如在400μm至1500μm的范围内的厚度。
在基体基底1100上，形成多个导电型半导体层。可以通过形成晶种并在晶种上沉积晶体材料来生长通过外延生长法生长的多个导电型半导体层。这里，可以使用电子束沉积、物理气相沉积(PVD)、化学气相沉积(CVD)、等离子体激光沉积(PLD)、双型热蒸发(dual-type thermal evaporation)、溅射和金属有机化学气相沉积(MOCVD)中的一种(优选地，使用金属有机化学气相沉积(MOCVD))来形成导电型半导体层。然而，本公开不限于此。
通常，可以在通常可选择的范围内选择用于形成多个导电型半导体层的前体材料来形成目标材料，而没有任何限制。例如，前体材料可以是包括烷基基团(诸如，甲基基团或乙基基团)的金属前体。前体材料的示例可以包括但不限于三甲基镓Ga(CH3)3、三甲基铝Al(CH3)3和磷酸三乙酯(C2H5)3PO4。在下文中，详细地对用于制造发光元件300的方法的工艺顺序和发光元件300的层叠结构进行描述，并且省略对用于形成多个导电型半导体层的方法和工艺条件的描述。
在基体基底1100上形成缓冲材料层1200。尽管在附图中示出了沉积一个缓冲材料层1200，但本公开不限于此，并且可以形成多个层。
在稍后将描述的步骤，可以在缓冲材料层1200上设置分离层1300，然后可以在分离层1300上生长用于第一导电型半导体层3100的晶体。可以将缓冲材料层1200置于基体基底1100与分离层1300之间，以减小第一导电型半导体层3100的晶格常数差。尽管可以在设置在基体基底1100上的分离层1300上直接形成第一导电型半导体层3100，但缓冲材料层1200可以提供晶种以促进第一导电型半导体层3100的晶体生长。
例如，缓冲材料层1200可以包括未掺杂的半导体，并且可以是这样的材料：包括与第一导电型半导体310的材料基本相同的材料且既不进行n型掺杂也不进行p型掺杂。在示例性实施例中，缓冲材料层1200可以是但不限于未掺杂的InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少一种。
另外，在一些实施例中，可以在缓冲材料层1200上形成多个层，并且可以在多个层上沉积分离层1300。取决于基体基底1100，也可以省略缓冲材料层1200。将参照其他实施例给出其详细描述。在下文中，对在基体基底1100上形成包括未掺杂的半导体材料的缓冲材料层1200的示例性情况进行描述。
接下来，参照图7，在下基底层1000上形成分离层1300。
分离层1300可以有形成在其上的第一导电型半导体层3100。也就是说，分离层1300可以置于第一导电型半导体层3100与缓冲材料层1200之间，分离层1300可以包括促进第一导电型半导体层3100的晶体的生长的材料。分离层1300可以包括绝缘材料和导电材料中的至少一种。作为一个示例，分离层1300可以包括作为绝缘材料的氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)等，并且可以包括作为导电材料的ITO、IZO、IGO、ZnO、石墨烯、氧化石墨烯等。然而，本公开不限于此。
在稍后描述的步骤，可以蚀刻并去除分离层1300，从而执行将发光元件300与下基底层1000分离的功能。可以通过如上所述的化学剥离(CLO)法来执行对分离层1300的去除，使得可以将发光元件300的端表面形成为与分离层1300的表面基本相同。也就是说，发光元件300的端表面可以具有平坦表面。
在蚀刻半导体结构3000的工艺期间，分离层1300还可以用作半导体结构3000与缓冲材料层1200之间的蚀刻停止件。也就是说，当蚀刻半导体结构3000时，可以在一个工艺中将分离层1300同时图案化，或者在不同的工艺中将分离层1300单独地图案化。对制造发光元件300的方法没有限制。
然而，本公开不限于此，并且可以在半导体结构3000或下基底层1000中以及在缓冲材料层1200与第一导电型半导体层3100之间的区域中及界面上布置更多个分离层1300。
接下来，参照图8，通过在分离层1300上按顺序形成第一导电型半导体层3100、活性材料层3300、第二导电型半导体层3200和导电电极材料层3700来形成半导体结构3000。
在稍后将描述的步骤，可以部分地蚀刻半导体结构3000，以形成元件棒ROD。可以通过如上所述的常规工艺来形成包括在半导体结构3000中的多个材料层。在分离层1300上，可以按顺序沉积第一导电型半导体层3100、活性材料层3300、第二导电型半导体层3200和导电电极材料层3700，第一导电型半导体层3100、活性材料层3300、第二导电型半导体层3200和导电电极材料层3700可以分别包括与发光元件300的第一导电型半导体310、元件活性层330、第二导电型半导体320和电极材料层370的材料相同的材料。
另外，可以在省略电极材料层370的情况下或者在进一步包括形成在第一导电型半导体310的底表面上的不同的电极材料层370的情况下制造发光元件300。换言之，与图8不同，在半导体结构3000中，可以省略导电电极材料层3700，或者可以在第一导电型半导体层3100下方形成另一导电电极材料层。对半导体结构3000包括导电电极材料层3700的示例性情况进行下面的描述。
接下来，参照图9至图11，通过沿与下基底层1000垂直的方向蚀刻第一导电型半导体层3100、活性材料层3300、第二导电型半导体层3200和导电电极材料层3700来形成元件棒ROD。
首先，参照图9和图10，通过竖直地蚀刻半导体结构3000来形成元件棒ROD的步骤可以包括可常规地执行的图案化工艺。例如，通过蚀刻半导体结构3000来形成元件棒ROD的步骤可以包括：在半导体结构3000上形成蚀刻掩模层1600和蚀刻图案层1700并根据蚀刻图案层1700的图案蚀刻半导体结构3000，并且去除蚀刻掩模层1600和蚀刻图案层1700。
蚀刻掩模层1600可以用作用于连续地蚀刻半导体结构3000的第一导电型半导体层3100、活性材料层3300、第二导电型半导体层3200和导电电极材料层3700的掩模。蚀刻掩模层1600可以包括包含绝缘材料的第一蚀刻掩模层1610和包含金属的第二蚀刻掩模层1620。
包括在蚀刻掩模层1600的第一蚀刻掩模层1610中的绝缘材料可以是氧化物或氮化物。绝缘材料的示例可以包括氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiOxNy)。第一蚀刻掩模层1610可以具有在0.5μm至1.5μm的范围内的厚度，但不限于此。
第二蚀刻掩模层1620可以在材料上不受限制，只要其可以用作用于连续地蚀刻半导体结构3000的掩模。例如，第二蚀刻掩模层1620可以包括铬(Cr)。第二蚀刻掩模层1620可以具有在30nm至150nm范围内的厚度，但不限于此。
形成在蚀刻掩模层1600上的蚀刻图案层1700可以包括在其上彼此分离的至少一个纳米图案。蚀刻图案层1700可以用作用于连续地蚀刻半导体结构3000的掩模。对蚀刻方法没有限制，只要其可以将蚀刻图案层1700形成为包括聚合物、聚乙烯球或二氧化硅球的图案。
例如，在蚀刻图案层1700包括聚合物的情况下，可以采用用于利用聚合物形成图案的常规方法。例如，可以使用诸如光刻、电子束光刻、纳米压印光刻的方法来形成包括聚合物的蚀刻图案层1700。
具体地，蚀刻图案层1700的结构、形状和分离间隔可以与最终制造的发光元件300的形状相关联。然而，因为发光元件300可以具有如上所述的不同形状，所以蚀刻图案层1700在结构上不被具体地限制。例如，如果蚀刻图案层1700具有彼此分离的圆形的图案，则可以竖直地蚀刻半导体结构3000，以制造具有圆柱形形状的发光元件300。然而，本公开不限于此。
接下来，可以根据蚀刻图案层1700的图案蚀刻半导体结构3000，以形成元件棒ROD。可以竖直地蚀刻其中多个纳米图案在蚀刻图案层1700中间隔开的区域，以形成孔h。可以从蚀刻掩模层1600到形成有分离层1300的区域选择性地形成孔h。
可以使用常规方法形成孔h。例如，可以利用干蚀刻、湿蚀刻、反应离子蚀刻(RIE)、电感耦合等离子体反应离子蚀刻(ICP-RIE)等来执行蚀刻工艺。干蚀刻能够进行各向异性蚀刻，这可以适合于通过竖直蚀刻形成孔h。在使用前述蚀刻技术的情况下，可以使用Cl2或O2作为蚀刻剂。然而，本公开不限于此。
在一些实施例中，可以利用干蚀刻和湿蚀刻的组合来执行对半导体结构3000的蚀刻。例如，可以利用干蚀刻沿深度方向执行蚀刻，然后利用湿蚀刻执行各向同性蚀刻，使得蚀刻的侧壁置于与表面垂直的平面上。
另外，通过蚀刻半导体结构3000来形成元件棒ROD的步骤可以包括：在一个蚀刻工艺期间将分离层1300一起图案化，或者在形成元件棒ROD之后通过另一蚀刻工艺将分离层1300的一部分图案化。
也就是说，分离层1300可以在通过蚀刻半导体结构3000来形成孔h的蚀刻工艺中一起被图案化，或者在蚀刻半导体结构3000的工艺中充当蚀刻停止件之后在单独的工艺中被图案化。
例如，如图10中所示，当将半导体结构3000图案化时，当蚀刻剂不包括用于去除分离层1300的蚀刻剂时，仅蚀刻半导体结构3000以形成孔h，而分离层1300不被蚀刻并且可以用作蚀刻停止件。因此，可以在不蚀刻分离层1300的状态下形成元件棒ROD，并且可以通过不同的蚀刻工艺将分离层1300图案化。另一方面，尽管在附图中未示出，但当蚀刻剂包括用于去除分离层1300的蚀刻剂时，可以一起蚀刻半导体结构3000和分离层1300，但本公开不限于此。
如参照图11所述，可以通过常规方法(例如，干蚀刻和湿蚀刻)来去除保留在竖直地蚀刻的半导体结构3000上的蚀刻掩模层1600和蚀刻图案层1700，以形成元件棒ROD。
接下来，参照图12和图13，形成部分地围绕元件棒ROD的外表面的第一绝缘层3810。
第一绝缘层3810是形成在元件棒ROD的外表面上的绝缘材料，并且可以通过将绝缘材料沉积在竖直地蚀刻的元件棒ROD的外表面上或将元件棒ROD浸入绝缘材料中来形成，但不限于此。例如，可以使用原子层沉积(ALD)来形成第一绝缘层3810。第一绝缘层3810可以形成发光元件300的第一绝缘层381。如上所述，第一绝缘层3810可以包括诸如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(Al2O3)和氮化铝(AlN)的材料。
参照图12，可以在元件棒ROD以及分离层1300或缓冲材料层1200的因将元件棒ROD蚀刻为分离状态而暴露于外部的侧表面和顶表面上形成第一绝缘层3810。为了暴露元件棒ROD的两个端侧表面，需要去除形成在元件棒ROD的顶表面上的第一绝缘层3810。因此，会需要部分地去除沿与元件棒ROD的长度方向垂直的方向(即，与基体基底1100平行的方向)形成的第一绝缘层3810。也就是说，如图13中所示，可以至少去除设置在元件棒ROD的顶表面以及分离层1300或缓冲材料层1200上的第一绝缘层3810，以暴露元件棒ROD的顶表面。为了实现这一点，可以执行诸如作为各向异性蚀刻的干蚀刻或回蚀的工艺。
接下来，参照图14和图15，形成围绕第一绝缘层3810的外周表面的第二绝缘层3820。第二绝缘层3820可以具有与第一绝缘层3810的材料不同的材料，第二绝缘层3820和第一绝缘层3810可以通过基本相同的方法来形成。
第二绝缘层3820可以形成通过将元件棒ROD与下基底层1000分离而制造的发光元件300中的第二绝缘层382。可以通过蚀刻并去除分离层1300来执行将元件棒ROD与下基底层1000的分离。在这种情况下，当蚀刻分离层1300时，第二绝缘层3820可以防止第一绝缘层3810被损坏。
根据实施例，第二绝缘层3820可以包括与第一绝缘层3810和分离层1300在蚀刻选择性上不同的材料。可包括在第二绝缘层3820中的材料可以与上述可包括在第二绝缘层382中的材料基本相同。
最后，如图16中所示，去除下基底层1000上的分离层1300以分离元件棒ROD，从而制造发光元件300。
分离元件棒ROD的步骤可以包括通过化学剥离(CLO)法来去除分离层1300。为了去除分离层1300，可以使用诸如氢氟酸(HF)或缓冲氧化物蚀刻剂(buffered oxide etch，BOE)的用于分离的蚀刻剂来执行湿蚀刻工艺，但不限于此。
如上所述，第二绝缘层3820可以被保持而不被用于分离的蚀刻剂损坏材料，并且可以用于保护第一绝缘层3810。因此，可以保持制造的发光元件300的外周表面，使得第一绝缘层381和第二绝缘层382平滑。此外，第一绝缘层381可以沿与发光元件300的两端交叉的长轴方向具有基本相同的厚度。
例如，当通过含有氟(F)的用于分离的蚀刻剂来去除分离层1300时，第一绝缘层3810和第二绝缘层3820不会损坏。也就是说，第二绝缘层3820可以具有比第一绝缘层3810的相对于用于分离的蚀刻剂的蚀刻选择性大的相对于用于分离的蚀刻剂的蚀刻选择性。此外，第二绝缘层3820可以具有比分离层1300的相对于用于分离的蚀刻剂的蚀刻选择性大的相对于用于分离的蚀刻剂的蚀刻选择性。
例如，当第一绝缘层3810包括氧化铝(Al2O3)并且分离层1300包括氧化硅(SiOx)时，在去除分离层1300的步骤中，第一绝缘层3810的一部分可能会被用于分离的蚀刻剂一起去除。在这种情况下，发光元件300的一些构件可能会暴露，从而在发光元件300中导致缺陷。为了防止这一点，当在第一绝缘层3810的外周表面上形成包括在蚀刻选择性上不同的材料(例如，氮化硅(SiNx))的第二绝缘层3820时，可以在去除分离层1300时保护第一绝缘层3810免受用于分离的蚀刻剂影响。
因此，即使去除分离层1300，制造的发光元件300也可以形成为使得第二绝缘层382围绕其外周表面，并且可以保持平滑表面而不被用于分离的蚀刻剂损坏。
另外，当省略第二绝缘层3820时，在去除分离层1300的步骤中，包括在第一绝缘层3810中的材料的一部分可能会损坏。图17是示出根据对比示例的制造发光元件的方法的一部分的示意图。
参照图17，可以看到的是，当分离层1300在不形成第二绝缘层3820的情况下被去除时，包括在第一绝缘层3810中的材料的一部分被损坏，制造的发光元件300'的第一绝缘层381'具有粗糙表面。在这种情况下，发光元件300'的元件活性层330或导电型半导体310和320的一部分可能会被暴露和损坏，使得发光元件300'可能会有缺陷，并且具有粗糙表面的第一绝缘层381'可能会导致发光元件300'与接触电极260之间的接触故障。
另一方面，如图16中所示，在形成第二绝缘层3820之后，通过去除分离层1300而制造的发光元件300包括第二绝缘层382。因此，可以防止用于分离的蚀刻剂对第一绝缘层381和第二绝缘层382的材料的损坏，并且保持发光元件300的外周表面平滑。因此，可以保护导电型半导体310和320以及元件活性层330免于暴露，并且可以减少发光元件300与接触电极260之间的接触缺陷。
此外，通过化学剥离(CLO)法而制造的发光元件300可以保持平坦且平滑的端表面，同时，多个发光元件300可以确保端表面的均匀性。
如上所述，根据实施例的制造发光元件300的方法可以包括：形成第二绝缘层3820以围绕第一绝缘层3810，并且通过化学剥离(CLO)法来去除分离层1300。第二绝缘层3820包括与第一绝缘层3810和分离层1300在蚀刻选择性上不同的材料，使得当去除分离层1300时，可以防止对第一绝缘层3810和第二绝缘层3820的材料的损坏。因此，制造的发光元件300可以保持平滑表面而不损坏其外周表面的材料，并且制造的发光元件300通过化学剥离(CLO)法来分离，使得端表面平坦并且可以确保均匀性。此外，在发光元件300的接触接触电极260的两个端表面处防止接触电极材料的断开，从而改善显示装置10的发光可靠性。
另外，形成第一绝缘层3810和第二绝缘层3820的步骤包括分别用于暴露元件棒ROD的顶表面的部分蚀刻步骤。这里，可以通过形成第一绝缘层3810和第二绝缘层3820并同时蚀刻它们来执行用于暴露元件棒ROD的顶表面的蚀刻步骤。
图18是示出根据另一实施例的制造发光元件的方法的一部分的示意图。
参照图18，可以形成第一绝缘层3810_1以围绕元件棒ROD的外部，并且可以在暴露元件棒ROD的顶表面之前形成围绕第一绝缘层3810_1的外部的第二绝缘层3820_1。换言之，省略了通过蚀刻第一绝缘层3810_1的一部分来暴露元件棒ROD的顶表面的步骤，并且直接在第一绝缘层3810_1上形成第二绝缘层3820_1。此后，为了暴露元件棒ROD的顶表面，可以同时执行部分地去除第一绝缘层3810_1和第二绝缘层3820_1的蚀刻工艺。
在这种情况下，因为可以一次执行形成第一绝缘层3810_1和第二绝缘层3820_1的工艺和用于暴露元件棒ROD的顶表面的蚀刻工艺，所以在工艺上有优点。此外，在一些情况下，可以通过干蚀刻经由一个蚀刻工艺去除第一绝缘层3810_1和第二绝缘层3820_1。
另外，分离层1300的布置不限于图7中示出的布置。分离层1300可以具有图案，使得下基底层1000的缓冲材料层1200的一部分被暴露，并且在一些情况下，第一副导电型半导体层3100'_3可以设置在缓冲材料层1200上，分离层1300可以设置在第一副导电型半导体层3100'_3上。在下文中，将描述分离层1300的其它实施例。
图19和图20是示意性地示出根据另一实施例的半导体结构中的分离层的布置的剖视图。根据实施例，分离层1300_2可以具有彼此间隔开以形成图案的多个分离层掩模1310。
根据图19，第一导电型半导体层3100_2可以从缓冲材料层1200_2生长。在这种情况下，与当第一导电型半导体层3100_2直接生长在分离层1300_2上时相比，可以减少第一导电型半导体层3100_2的晶界之间的缺陷。第一导电型半导体层3100_2的晶体在分离层1300_2的分离层掩模1310的分离空间之间生长，并且晶体在分离层掩模1310上融合。因此，晶界可以仅形成在晶体融合处的区域中。也就是说，通过形成分离层掩模1310，可以减少最终形成的第一导电型半导体层3100_2中的晶界之间的缺陷数量。
此外，分离层1300可以设置在半导体结构3000的第一导电型半导体层3100中。
参照图20，分离层1300_3可以布置在沉积在缓冲材料层1200上的第一副导电型半导体层3100'_3上，第一导电型半导体层3100_3可以沉积在分离层1300_3上。第一副导电型半导体层3100'_3可以包括与第一导电型半导体层3100_3的材料基本等同的材料。也就是说，分离层1300_3可以布置在第一导电型半导体层3100_3中。
如上所述，缓冲材料层1200可以提供在分离层1300上生长的第一导电型半导体层3100的晶种，并且可以减小界面的晶格常数差。图20的半导体结构3000可以通过在第一导电型半导体层3100_3中实质上包括分离层1300_3来促进第一导电型半导体层3100_3的晶体生长。
另外，发光元件300的第二绝缘层382可以包括具有与显示装置10的多个绝缘层(例如，第二绝缘材料层520)的蚀刻选择性相同的蚀刻选择性的材料。在这种情况下，当制造显示装置10时，第二绝缘层382的一部分可以在被执行用于在发光元件300的两端处接触接触电极260的图案化步骤中被去除。因此，发光元件300的第一绝缘层381可以被部分地暴露，接触电极260可以部分地接触第一绝缘层381。
图21是示出根据另一实施例的显示装置的一部分的剖视图。
根据实施例，显示装置10可以设置为使得发光元件300_4的第二绝缘层382_4的至少一部分被去除，并且接触电极260与第一绝缘层381_4部分地叠置。
在图21中示出的显示装置10中，在剖视图中的发光元件300_4的顶表面上的第二绝缘层382_4被部分地去除，并且第一绝缘层381_4被部分地暴露。尽管在附图中仅示出了与发光元件300_4的一个端侧上的第一绝缘层381_4接触的第一接触电极261_4，但清楚的是，发光元件300_4的另一端侧上的第一绝缘层381_4可以以相同的方式接触第二接触电极262。
参照图21，根据实施例的接触电极260可以接触暴露的第一绝缘层381_4。与图2的显示装置10不同，当第二绝缘层382_4包括具有与第二绝缘材料层520的蚀刻选择性相同的蚀刻选择性的材料时，第二绝缘层382_4可以在制造显示装置10时的将第二绝缘材料层520图案化的步骤中被部分地蚀刻。因此，因为第一绝缘层381_4被部分地暴露，并且第一绝缘层381_4包括与第二绝缘层382_4在蚀刻选择性上不同的材料，所以第一绝缘层381_4几乎不被损坏。也就是说，发光元件300_4的第一导电型半导体310、元件活性层330、第二导电型半导体320和电极材料层370可以被第一绝缘层381_4保护。
在详细描述的最后，本领域技术人员将理解的是，在实质上不脱离本发明的原理的情况下，可以对优选实施例做出许多变型和修改。因此，发明的公开的优选实施例仅以一般的和描述性的含义进行使用，而不是出于限制的目的。

Claims (20)

1.一种发光元件的制造方法，所述制造方法包括：
准备下基底，所述下基底包括基底和形成在所述基底上的缓冲半导体层；
通过形成设置在所述下基底上的分离层、在所述分离层上形成第一导电型半导体层、活性材料层和第二导电型半导体层并且沿与所述下基底垂直的方向蚀刻所述第一导电型半导体层、所述活性材料层、所述第二导电型半导体层和所述分离层来形成元件棒；
形成围绕所述元件棒的外周表面的第一绝缘层；
形成围绕所述第一绝缘层的外周表面的第二绝缘层；以及
将所述元件棒与所述下基底分离，以形成所述发光元件。
2.根据权利要求1所述的制造方法，其中，形成所述发光元件的步骤包括通过含有氟的用于分离的蚀刻剂来蚀刻并去除所述分离层，并且
所述第二绝缘层具有比所述分离层的相对于所述蚀刻剂的蚀刻选择性大的相对于所述蚀刻剂的蚀刻选择性。
3.根据权利要求2所述的制造方法，其中，所述第二绝缘层具有比所述第一绝缘层的相对于所述蚀刻剂的蚀刻选择性大的相对于所述蚀刻剂的蚀刻选择性。
4.根据权利要求3所述的制造方法，其中，所述第一绝缘层包括氧化硅、氧化铝和氮氧化硅中的至少一种，并且所述第二绝缘层包括氮化硅、氮化铝和氮氧化硅中的至少一种。
5.根据权利要求4所述的制造方法，其中，在所述发光元件中，所述元件棒通过去除所述分离层而分离处的分离表面是基本平坦的并且与所述第二导电型半导体层的顶表面平行。
6.根据权利要求5所述的制造方法，其中，在所述发光元件中，所述分离表面具有在8nmRa至12nm Ra的范围内的表面粗糙度。
7.根据权利要求5所述的制造方法，其中，所述第一绝缘层沿与所述发光元件的两端交叉的长轴方向具有基本恒定的厚度。
8.根据权利要求1所述的制造方法，其中，形成所述第一绝缘层的步骤包括：
形成设置为覆盖所述元件棒的外表面的第一绝缘层；以及
通过蚀刻所述第一绝缘层来暴露所述元件棒的顶表面的第一蚀刻步骤，并且
其中，形成所述第二绝缘层的步骤包括：
形成设置为覆盖所述元件棒的所述外表面的第二绝缘层；以及
通过蚀刻所述第二绝缘层来暴露所述元件棒的所述顶表面的第二蚀刻步骤。
9.根据权利要求8所述的制造方法，其中，在所述第一蚀刻步骤和所述第二蚀刻步骤中，所述分离层的在与所述元件棒的分离区域叠置的区域中的至少一部分被暴露。
10.根据权利要求9所述的制造方法，其中，在形成所述第一绝缘层之后，形成所述第二绝缘层以围绕所述第一绝缘层的外表面，并且在形成所述第二绝缘层之后，同时执行所述第一蚀刻步骤和所述第二蚀刻步骤。
11.根据权利要求1所述的制造方法，其中，形成所述元件棒的步骤还包括在所述第二导电型半导体层上形成电极材料层。
12.根据权利要求11所述的制造方法，其中，形成所述元件棒的步骤还包括：
在所述电极材料层上形成蚀刻掩模层，并且在所述蚀刻掩模层上形成蚀刻图案层，所述蚀刻图案层具有彼此分离的一个或更多个纳米图案；
通过沿与所述下基底垂直的方向蚀刻由彼此分离的所述纳米图案形成的区域来形成孔；以及
去除所述蚀刻掩模层和所述蚀刻图案层。
13.根据权利要求12所述的制造方法，其中，所述第一导电型半导体层、所述活性材料层、所述第二导电型半导体层和所述电极材料层包括与所述分离层在蚀刻选择性上不同的材料，并且
形成所述孔的步骤还包括：沿与所述下基底垂直的方向蚀刻所述第一导电型半导体层、所述活性材料层、所述第二导电型半导体层和所述电极材料层，以暴露所述分离层与由彼此分离的所述纳米图案形成的所述区域之间的叠置区域的至少一部分；以及蚀刻并图案化所述分离层的暴露区域。
14.一种发光元件，所述发光元件包括：
第一导电型半导体，以第一极性掺杂；
活性层，设置在所述第一导电型半导体上；
第二导电型半导体，形成在所述活性层上，并且以与所述第一极性相反的第二极性掺杂；
电极材料层，设置在所述第二导电型半导体上；以及
第一绝缘层和第二绝缘层，所述第一绝缘层围绕所述第一导电型半导体、所述第二导电型半导体、所述活性层和所述电极材料层的侧表面，所述第二绝缘层围绕所述第一绝缘层的外周表面，
其中，所述第一绝缘层和所述第二绝缘层在蚀刻选择性上不同。
15.根据权利要求14所述的发光元件，其中，所述第二绝缘层的相对于含有氟的蚀刻剂的蚀刻选择性比所述第一绝缘层的相对于所述蚀刻剂的蚀刻选择性大。
16.根据权利要求15所述的发光元件，其中，所述第一绝缘层包括氧化硅、氧化铝和氮氧化硅中的至少一种，并且所述第二绝缘层包括氮化硅、氮化铝和氮氧化硅中的至少一种。
17.根据权利要求16所述的发光元件，其中，所述第一导电型半导体的底表面和所述第二导电型半导体的顶表面是基本平坦的并且彼此平行，并且
所述第一导电型半导体的所述底表面和所述第二导电型半导体的所述顶表面具有在8nm Ra至12nm Ra的范围内的表面粗糙度。
18.一种显示装置，所述显示装置包括：
基底；
至少一个第一电极和至少一个第二电极，在所述基底上沿第一方向延伸，并且在与所述第一方向不同的第二方向上彼此间隔开；
至少一个发光元件，设置在所述第一电极与所述第二电极之间的分离空间中；
第一接触电极，部分地覆盖所述第一电极，并且接触所述发光元件的第一端；以及
第二接触电极，与所述第一接触电极间隔开，并且部分地覆盖所述第二电极以接触所述发光元件的与所述第一端相对的第二端，
其中，所述发光元件包括元件棒、第一绝缘层和第二绝缘层，所述第一绝缘层围绕所述元件棒的外周表面，所述第二绝缘层围绕所述第一绝缘层的外周表面的至少一部分。
19.根据权利要求18所述的显示装置，其中，所述元件棒包括：
第一导电型半导体，以第一极性掺杂；
活性层，设置在所述第一导电型半导体上；
第二导电型半导体，形成在所述活性层上，并且以与所述第一极性相反的第二极性掺杂；以及
电极材料层，形成在所述第二导电型半导体上，
其中，所述第一绝缘层围绕所述第一导电型半导体、所述活性层、所述第二导电型半导体和所述电极材料层的侧表面，并且所述第二绝缘层包括与所述绝缘材料层在蚀刻选择性上不同的材料。
20.根据权利要求19所述的显示装置，其中，在剖视图中在所述发光元件的所述第一端和所述第二端的顶表面上的所述第二绝缘层被图案化以部分地暴露所述第一绝缘层，并且所述第一接触电极和所述第二接触电极与暴露的所述第一绝缘层部分地接触。
CN201980054010.4A 2018-08-16 2019-01-03 发光元件、其制造方法以及包括发光元件的显示装置 Pending CN112567538A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2018-0095709 2018-08-16
KR1020180095709A KR102568353B1 (ko) 2018-08-16 2018-08-16 발광 소자, 이의 제조방법 및 발광 소자를 포함하는 표시 장치
PCT/KR2019/000105 WO2020036271A1 (ko) 2018-08-16 2019-01-03 발광 소자, 이의 제조방법 및 발광 소자를 포함하는 표시 장치

Publications (1)

Publication Number Publication Date
CN112567538A true CN112567538A (zh) 2021-03-26

Family

ID=69525457

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980054010.4A Pending CN112567538A (zh) 2018-08-16 2019-01-03 发光元件、其制造方法以及包括发光元件的显示装置

Country Status (5)

Country Link
US (2) US11810905B2 (zh)
EP (1) EP3840064A4 (zh)
KR (2) KR102568353B1 (zh)
CN (1) CN112567538A (zh)
WO (1) WO2020036271A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11271032B2 (en) * 2019-06-20 2022-03-08 Samsung Display Co., Ltd. Display device
KR20210035362A (ko) * 2019-09-23 2021-04-01 삼성디스플레이 주식회사 표시 장치
KR20210124564A (ko) * 2020-04-03 2021-10-15 삼성디스플레이 주식회사 표시 장치
KR20210156927A (ko) * 2020-06-18 2021-12-28 삼성디스플레이 주식회사 표시장치
KR20220021946A (ko) * 2020-08-13 2022-02-23 삼성디스플레이 주식회사 발광 소자, 이의 제조 방법 및 표시 장치
KR20220031833A (ko) * 2020-09-04 2022-03-14 삼성디스플레이 주식회사 발광 소자 및 이를 포함하는 표시 장치
KR20220033538A (ko) * 2020-09-07 2022-03-17 삼성디스플레이 주식회사 발광 소자, 발광 소자의 제조 방법 및 표시 장치
KR20220060049A (ko) * 2020-11-02 2022-05-11 삼성디스플레이 주식회사 발광 소자, 발광 소자의 제조 방법, 및 이를 포함하는 표시 장치
KR20220078016A (ko) * 2020-12-02 2022-06-10 삼성디스플레이 주식회사 표시 장치 및 발광 소자의 제조 방법
KR102542483B1 (ko) * 2020-12-31 2023-06-12 국민대학교산학협력단 초박형 led 소자, 이를 포함하는 잉크젯용 잉크 및 광원
KR20220108843A (ko) * 2021-01-27 2022-08-04 삼성디스플레이 주식회사 발광 소자, 발광 소자를 포함하는 발광 소자 유닛, 및 표시 장치
KR20230013705A (ko) * 2021-07-19 2023-01-27 삼성디스플레이 주식회사 발광 소자 및 이를 포함하는 표시 장치
KR102573266B1 (ko) * 2021-08-02 2023-08-31 국민대학교산학협력단 초박형-led 유연 스킨 패치 및 이의 제조방법
KR102583708B1 (ko) * 2021-08-05 2023-09-26 국민대학교산학협력단 초소형-led 유연 스킨 패치 및 이의 제조방법
KR20230076926A (ko) * 2021-11-23 2023-06-01 삼성디스플레이 주식회사 발광 소자 및 이를 포함하는 표시 장치
KR20230092089A (ko) * 2021-12-16 2023-06-26 삼성디스플레이 주식회사 발광 소자 및 발광 소자의 제조 방법
WO2023132446A1 (ko) * 2022-01-06 2023-07-13 삼성디스플레이 주식회사 발광 소자, 이의 제조 방법 및 표시 장치
KR20230167260A (ko) * 2022-05-31 2023-12-08 삼성디스플레이 주식회사 발광 소자 및 이를 포함한 표시 장치, 및 발광 소자의 제조 방법

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101075616A (zh) * 2006-05-18 2007-11-21 三星电子株式会社 线型半导体器件及其制造方法
KR20090074091A (ko) * 2006-10-27 2009-07-03 캐논 가부시끼가이샤 반도체 부재, 반도체 물품의 제조방법, 및 그 제조방법을 사용한 ｌｅｄ 어레이
JP2009152474A (ja) * 2007-12-21 2009-07-09 Panasonic Electric Works Co Ltd 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体発光素子の製造方法
CN102117698A (zh) * 2009-12-24 2011-07-06 三星电子株式会社 形成电容器及动态随机存取存储器器件的方法
CN102201416A (zh) * 2010-03-26 2011-09-28 三星电子株式会社 三维半导体装置及其制造方法
CN102694113A (zh) * 2011-03-23 2012-09-26 株式会社东芝 半导体发光器件及其制造方法
KR20120122160A (ko) * 2011-04-28 2012-11-07 국민대학교산학협력단 초소형 ｌｅｄ 소자 번들 및 그 제조방법
KR20120122159A (ko) * 2011-04-28 2012-11-07 국민대학교산학협력단 초소형 ｌｅｄ 소자 및 그 제조방법
JP2013110374A (ja) * 2011-10-26 2013-06-06 Sony Corp 発光素子およびその製造方法、並びに発光装置
CN103545276A (zh) * 2012-07-11 2014-01-29 三星电子株式会社 半导体装置及其制造方法
KR20160059569A (ko) * 2014-11-18 2016-05-27 피에스아이 주식회사 초소형 led 소자를 전극어셈블리에 배치시키는 방법
US20160322536A1 (en) * 2013-12-30 2016-11-03 Aledia Optoelectronic device comprising semiconductor elements and its fabrication process
KR20180009014A (ko) * 2016-07-15 2018-01-25 삼성디스플레이 주식회사 발광장치 및 그의 제조방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2430652B1 (en) 2009-05-12 2019-11-20 The Board of Trustees of the University of Illionis Printed assemblies of ultrathin, microscale inorganic light emitting diodes for deformable and semitransparent displays
KR20110041401A (ko) 2009-10-15 2011-04-21 샤프 가부시키가이샤 발광 장치 및 그 제조 방법
US8872214B2 (en) 2009-10-19 2014-10-28 Sharp Kabushiki Kaisha Rod-like light-emitting device, method of manufacturing rod-like light-emitting device, backlight, illuminating device, and display device
US9159700B2 (en) 2012-12-10 2015-10-13 LuxVue Technology Corporation Active matrix emissive micro LED display
US9773761B2 (en) 2013-07-09 2017-09-26 Psi Co., Ltd Ultra-small LED electrode assembly and method for manufacturing same
KR101436123B1 (ko) 2013-07-09 2014-11-03 피에스아이 주식회사 초소형 led를 포함하는 디스플레이 및 이의 제조방법
KR20180071465A (ko) * 2016-12-19 2018-06-28 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
KR102502608B1 (ko) * 2018-06-11 2023-02-22 삼성디스플레이 주식회사 발광 소자, 그 제조방법 및 발광 소자를 포함하는 표시 장치
KR102568308B1 (ko) 2018-06-26 2023-08-18 삼성디스플레이 주식회사 표시 장치
KR102585158B1 (ko) 2018-07-04 2023-10-05 삼성디스플레이 주식회사 표시 장치

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101075616A (zh) * 2006-05-18 2007-11-21 三星电子株式会社 线型半导体器件及其制造方法
KR20090074091A (ko) * 2006-10-27 2009-07-03 캐논 가부시끼가이샤 반도체 부재, 반도체 물품의 제조방법, 및 그 제조방법을 사용한 ｌｅｄ 어레이
JP2009152474A (ja) * 2007-12-21 2009-07-09 Panasonic Electric Works Co Ltd 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体発光素子の製造方法
CN102117698A (zh) * 2009-12-24 2011-07-06 三星电子株式会社 形成电容器及动态随机存取存储器器件的方法
CN102201416A (zh) * 2010-03-26 2011-09-28 三星电子株式会社 三维半导体装置及其制造方法
CN102694113A (zh) * 2011-03-23 2012-09-26 株式会社东芝 半导体发光器件及其制造方法
KR20120122160A (ko) * 2011-04-28 2012-11-07 국민대학교산학협력단 초소형 ｌｅｄ 소자 번들 및 그 제조방법
KR20120122159A (ko) * 2011-04-28 2012-11-07 국민대학교산학협력단 초소형 ｌｅｄ 소자 및 그 제조방법
US20140145237A1 (en) * 2011-04-28 2014-05-29 Psi Co., Ltd. Subminiature led element and manufacturing method thereof
JP2013110374A (ja) * 2011-10-26 2013-06-06 Sony Corp 発光素子およびその製造方法、並びに発光装置
CN103545276A (zh) * 2012-07-11 2014-01-29 三星电子株式会社 半导体装置及其制造方法
US20160322536A1 (en) * 2013-12-30 2016-11-03 Aledia Optoelectronic device comprising semiconductor elements and its fabrication process
KR20160059569A (ko) * 2014-11-18 2016-05-27 피에스아이 주식회사 초소형 led 소자를 전극어셈블리에 배치시키는 방법
KR20180009014A (ko) * 2016-07-15 2018-01-25 삼성디스플레이 주식회사 발광장치 및 그의 제조방법

Also Published As

Publication number Publication date
WO2020036271A1 (ko) 2020-02-20
KR102568353B1 (ko) 2023-08-18
US20210167050A1 (en) 2021-06-03
US11810905B2 (en) 2023-11-07
EP3840064A4 (en) 2022-05-18
KR20230124526A (ko) 2023-08-25
US20240038738A1 (en) 2024-02-01
EP3840064A1 (en) 2021-06-23
KR20200021014A (ko) 2020-02-27

Similar Documents

Publication Publication Date Title
US11810905B2 (en) Light emitting element, manufacturing method thereof, and display device including the light emitting element
JP7242716B2 (ja) 表示装置
KR102606922B1 (ko) 표시 장치 및 그 제조 방법
KR102545982B1 (ko) 표시 장치 및 그 제조 방법
KR102557754B1 (ko) 발광 소자, 이의 제조방법 및 발광 소자를 포함하는 표시 장치
KR102607727B1 (ko) 표시 장치
US20210202800A1 (en) Light emitting element, display device including the same, and method for manufacturing the display device
KR102616377B1 (ko) 발광 소자의 제조방법
CN113302755A (zh) 发光二极管和包括发光二极管的显示装置
CN113169249A (zh) 发光二极管结构及发光二极管制造方法
CN114365289A (zh) 发光器件、用于其的制造方法和包括其的显示装置
EP4075523A1 (en) Light-emitting element and display device comprising same
US20220376144A1 (en) Light-emitting diode and display device comprising same
KR102652501B1 (ko) 발광 소자의 제조방법 및 발광 소자를 포함하는 표시 장치
US20220069162A1 (en) Method for manufacturing light-emitting element, and display device comprising light-emitting element
EP4243075A2 (en) Display device and method of fabricating the same
EP3879575A1 (en) Light emitting device structure and method for manufacturing same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination