WO2021002599A1 - 발광 소자, 이의 제조 방법 및 표시 장치 - Google Patents

발광 소자, 이의 제조 방법 및 표시 장치 Download PDF

Info

Publication number
WO2021002599A1
WO2021002599A1 PCT/KR2020/007231 KR2020007231W WO2021002599A1 WO 2021002599 A1 WO2021002599 A1 WO 2021002599A1 KR 2020007231 W KR2020007231 W KR 2020007231W WO 2021002599 A1 WO2021002599 A1 WO 2021002599A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
electrode
light emitting
disposed
semiconductor
Prior art date
Application number
PCT/KR2020/007231
Other languages
English (en)
French (fr)
Inventor
김동욱
김세영
차형래
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to US17/624,065 priority Critical patent/US20220359783A1/en
Priority to CN202080048375.9A priority patent/CN114127962A/zh
Priority to EP20834799.7A priority patent/EP3996154A4/en
Publication of WO2021002599A1 publication Critical patent/WO2021002599A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes

Definitions

  • the present invention relates to a light emitting device, a method of manufacturing the same, and a display device.
  • OLED organic light emitting display
  • LCD liquid crystal display
  • a device that displays an image of a display device includes a display panel such as an organic light emitting display panel or a liquid crystal display panel.
  • the light emitting display panel may include a light emitting device.
  • a light emitting diode LED
  • OLED organic light emitting diode
  • an inorganic material as a fluorescent material Inorganic light emitting diodes.
  • An object to be solved by the present invention is to provide a light emitting device including an electrode layer formed in the same process and spaced apart from each other in a light emitting device manufactured by growing a semiconductor crystal, and a method of manufacturing the same.
  • an object to be solved by the present invention is to provide a display device including electrodes in contact with different electrode layers including the light emitting device.
  • At least a partial region is extended in one direction, and a semiconductor core including a first end, a second end, and a body portion between the first end and the second end, A first electrode layer disposed to surround a second end of the semiconductor core, a second electrode layer disposed to surround at least a first end of the semiconductor core and spaced apart from the first electrode layer, and the semiconductor core, the first electrode layer, and And an insulating film disposed to surround the second electrode layer, and the second end of the semiconductor core has a diameter smaller than that of the main body.
  • the first electrode layer may be spaced apart from the body portion to surround at least a partial region of the second end portion, and the second electrode layer may surround the first end portion and the body portion.
  • the first electrode layer may have a thickness greater on the other side opposite to the one side than on one side adjacent to the main body.
  • a diameter of a region adjacent to the first end portion may be greater than a diameter of a region adjacent to the second end portion.
  • the first end may have an inclined outer surface.
  • the semiconductor core includes a first semiconductor layer, an active layer surrounding at least a partial region of the first semiconductor layer, and a second semiconductor layer surrounding a partial region of the active layer and the first semiconductor layer, and the first electrode layer
  • the first semiconductor layer may be in contact
  • the second electrode layer may be in contact with the second semiconductor layer.
  • the first semiconductor layer includes a first portion extending in one direction, a second portion positioned on one side of the first portion, and a third portion positioned on the other side of the first portion and extending in the one direction. And the second portion may have an inclined outer surface.
  • the diameter of the third portion may be smaller than the diameter of the first portion, and the outer surface of the third portion may be recessed from the outer surface of the first portion toward the center of the first semiconductor layer.
  • the first electrode layer may be spaced apart from the first portion and disposed to surround a partial area of an outer surface of the third portion, and an end surface of the third portion opposite to the first portion may be exposed.
  • the active layer may be disposed to surround the outer surface of the first portion.
  • the first semiconductor layer is doped with a first conductivity type impurity
  • the second semiconductor layer is doped with a second conductivity type impurity
  • in the first semiconductor layer at least a partial region of the second portion is the second conductivity type impurity It includes a doped region doped with, and the active layer may be disposed between the doped region and the second semiconductor layer.
  • a method of manufacturing a light emitting device includes forming a semiconductor core including a first end, a second end, and a body portion between the first end and the second end on a lower substrate. , Forming a first electrode layer surrounding at least a partial region of the second end of the semiconductor core and a second electrode layer surrounding the first end and the main body and spaced apart from the first electrode layer, and the first electrode layer, the And forming a second electrode layer and an insulating layer surrounding the semiconductor core, and separating from the lower substrate.
  • the semiconductor core may have a diameter of the second end portion smaller than the diameter of the body portion, and the outer surface of the second end portion may have a shape recessed from the outer surface of the body portion.
  • the forming of the first electrode layer and the second electrode layer is performed by depositing a material constituting the first electrode layer and the second electrode layer on the outer surface of the semiconductor core, wherein the material is between the second end and the main body. May not be deposited on.
  • the forming of the semiconductor core may include a first mask layer disposed on the lower substrate, a second mask layer disposed on the first mask layer, and the lower portion through the first mask layer and the second mask layer. Forming an etch hole partially exposing a substrate, growing a first semiconductor layer along the etch hole and removing the second mask layer to expose a part of the first semiconductor layer, the exposed first semiconductor layer It may include forming an active layer and a second semiconductor layer on the first semiconductor layer, and removing the first mask layer.
  • the diameter of the etching hole of the first mask layer may be smaller than the diameter of the etching hole of the second mask layer.
  • the first semiconductor layer includes a first portion extending in one direction, a second portion positioned on one side of the first portion, and a third portion positioned on the other side of the first portion and extending in the one direction.
  • the third portion may be grown along an etch hole of the first mask layer, and the first portion may be grown along an etch hole of the second mask layer.
  • a display device for solving the above problem includes a substrate, a first electrode disposed on the substrate, a second electrode disposed on the substrate and spaced apart from the first electrode, and the first electrode and the second electrode. And at least one light emitting device disposed between the electrodes, wherein at least a partial region of the light emitting device extends in one direction, and a first end, a second end, and a body portion between the first end and the second end
  • a semiconductor core including, a first electrode layer disposed to surround a second end of the semiconductor core, a second electrode layer disposed to surround at least a first end of the semiconductor core, and spaced apart from the first electrode layer, and the semiconductor core, And an insulating film disposed to surround the first electrode layer and the second electrode layer, and the second end of the semiconductor core has a diameter smaller than that of the main body.
  • the first electrode layer may be spaced apart from the body portion to surround at least a partial region of the second end portion, and the second electrode layer may surround the first end portion and the body portion.
  • a first contact electrode in contact with the first electrode and the second electrode layer, and a second contact electrode in contact with the second electrode and the first electrode layer may be further included.
  • At least a portion of the insulating layer of the light emitting device is removed so that the first electrode layer and the second electrode layer are partially exposed, the first contact electrode is in contact with the exposed second electrode layer, and the second contact electrode is exposed.
  • the first electrode layer and the second end of the semiconductor core may be partially contacted.
  • the display device includes a first pixel and a second pixel, and the light-emitting element includes a first light-emitting element disposed on the first pixel and a second light-emitting element disposed on the second pixel, and the first light emission
  • the diameter of the center of the device may be smaller than the diameter of the center of the second light emitting device.
  • the first light emitted from the first light emitting device may have a shorter central wavelength band than the second light emitted from the second light emitting device.
  • the light emitting device is manufactured by growing a semiconductor crystal, has a shape in which a diameter of some regions is smaller than that of other regions, and may include a plurality of electrode layers formed to be spaced apart from each other in the same process.
  • the electrode layers may be formed so as to be spaced apart from each other because a material forming the electrode layer is not deposited in a region having a different diameter.
  • the light emitting device may include a plurality of electrode layers that are not directly connected to each other, and different electrodes including the light emitting device may be electrically connected to each electrode layer of the light emitting device.
  • FIG. 1 is a schematic plan view of a light emitting device according to an exemplary embodiment.
  • FIG. 2 is a schematic exploded perspective view of the light emitting device of FIG. 1.
  • FIG. 3 is a schematic diagram showing a cross-section of the light emitting device of FIG. 1.
  • 4 to 13 are schematic diagrams illustrating a method of manufacturing a light emitting device according to an exemplary embodiment.
  • FIG. 14 is a cross-sectional view of a light emitting device according to another embodiment.
  • 15 is a cross-sectional view of a light emitting device according to another embodiment.
  • 16 is a cross-sectional view of a light emitting device according to another embodiment.
  • 17 is an enlarged view of part Q2 of FIG. 16.
  • FIG. 18 is a schematic diagram of a light emitting device according to another embodiment.
  • FIG. 19 is a schematic plan view of a display device according to an exemplary embodiment.
  • 20 is a schematic plan view of one pixel of a display device according to an exemplary embodiment.
  • 21 is a schematic cross-sectional view of a display device according to an exemplary embodiment.
  • FIG. 22 is a cross-sectional view taken along lines Xa-Xa', Xb-Xb', and Xc-Xc' of FIG. 20.
  • FIG. 23 is a cross-sectional view of a display device according to another exemplary embodiment.
  • 24 is a plan view illustrating one pixel of a display device according to another exemplary embodiment.
  • FIG. 1 is a schematic diagram of a light emitting device according to an embodiment.
  • 2 is a schematic exploded perspective view of the light emitting device of FIG. 1.
  • 3 is a schematic diagram showing a cross-section of the light emitting device of FIG. 1.
  • the light-emitting device 300 may be a light-emitting diode, and specifically, the light-emitting device 300 has a size in a micrometer or nano-meter unit, and is an inorganic material made of an inorganic material. It may be a light emitting diode. Inorganic light emitting diodes may be aligned between the two electrodes that form a polarity when an electric field is formed in a specific direction between two electrodes facing each other. The light emitting device 300 may be aligned between the electrodes by an electric field formed on the two electrodes.
  • the light emitting device 300 may include a semiconductor layer doped with an arbitrary conductivity type (eg, p-type or n-type) impurity.
  • the semiconductor layer may receive an electric signal applied from an external power source and emit it as light in a specific wavelength band.
  • the light emitting device 300 may emit light of a specific wavelength band.
  • the active layer 330 may emit blue light having a central wavelength band ranging from 450 nm to 495 nm.
  • the center wavelength band of blue light is not limited to the above-described range, and includes all wavelength ranges that can be recognized as blue in the art.
  • the light emitted from the active layer 330 of the light emitting device 300 is not limited thereto, and green light having a center wavelength band in the range of 495 nm to 570 nm or green light having a center wavelength band in the range of 620 nm to 750 nm. It may be red light.
  • the light emitting device 300 that emits blue light will be described as an example.
  • the light emitting device 300 includes a first semiconductor layer 310, a second semiconductor layer 320, an active layer 330, a first electrode layer 371, a second electrode layer 372, and An insulating layer 380 may be included.
  • FIG. 1 is a schematic diagram in which a partial region of the light-emitting device 300 is cut
  • FIG. 2 is an exploded perspective view showing other layers of the light-emitting device 300 except for the insulating film 380
  • FIG. 3 is an extension of the light-emitting device 300 It is a cross-sectional view cut in one direction.
  • the light emitting device 300 may be formed such that a plurality of semiconductor layers surround at least a portion of an outer surface of any other layer.
  • the light-emitting device 300 may include a semiconductor core in which at least a partial region extends in one direction, a plurality of electrode layers disposed at both ends of the semiconductor core, and an insulating film surrounding them.
  • the light emitting device 300 includes an active layer 330, a second semiconductor layer 320, a first electrode layer 371 and a second electrode layer 372 with a center of the first semiconductor layer 310.
  • the insulating layer 380 may be sequentially disposed.
  • the semiconductor core may include a first semiconductor layer 310, an active layer 330, and a second semiconductor layer 320.
  • the active layer 330 and the first electrode layer 371 may be disposed to partially surround the first semiconductor layer 310. They each directly contact the first semiconductor layer 310, but may be spaced apart from each other.
  • the second semiconductor layer 320 may directly contact and surround the active layer 330, and the second electrode layer 372 may directly contact and surround the second semiconductor layer 320.
  • the insulating layer 380 may completely surround outer surfaces of the first semiconductor layer 310, the first electrode layer 371, and the second electrode layer 372.
  • the light-emitting device 300 may have a shape in which at least a partial region extends in one direction.
  • the light-emitting device 300 may have a shape such as a rod, a wire, or a tube.
  • the light emitting device 300 may have a shape extending in one direction, but may have a partially inclined side surface. That is, the light emitting device 300 according to an exemplary embodiment may have a partially conical shape.
  • the light emitting device 300 may include a body portion 300A, a first end 300B and a second end 300C connected to the body portion 300A.
  • the body part 300A, the first end 300B, and the second end 300C are referred to to define a part of the light emitting device 300 or the semiconductor layers constituting them, and they are not separated but formed integrally.
  • the light emitting device 300 may be formed. That is, the main body 300A, the first end 300B, and the second end 300C may refer to the light emitting device 300 or a partial region of the semiconductor layers constituting them.
  • the body portion 300A, the first end 300B, and the second end 300C described below are not necessarily limited to a partial region of the light emitting device 300 including all of the plurality of semiconductor layers, It may be understood to refer to a partial region of a semiconductor core including some components, for example, the first semiconductor layer 310, the active layer 330, the second semiconductor layer 320, and the like.
  • the body portion 300A of the light emitting device 300 may have a shape extending in one direction.
  • the body portion 300A extending in one direction may have an outer surface formed flat in cross section.
  • the body portion 300A may have a cylindrical shape, a rod shape, or a polygonal column shape, but is not limited thereto.
  • the first end 300B of the light-emitting device 300 may be a region connected to one side of the body portion 300A and in which a second electrode layer 372 described later is located. Unlike the body portion 300A, the first end 300B may have an inclined outer surface. The inclined outer surface of the first end 300B meets at one end of the light emitting device 300, and the first end 300B may have a substantially conical shape.
  • the body portion 300A and the first end portion 300B have an active layer 330, a second semiconductor layer 320, a second electrode layer 372, and an insulating layer 380 centered on the first semiconductor layer 310 disposed in the center. ) Can be placed sequentially. However, it is not limited thereto.
  • the second end 300C of the light-emitting device 300 may be a region connected to the other side of the main body 300A and in which the first electrode layer 371 described later is located.
  • the second end portion 300C may have substantially the same shape as the body portion 300A, but may have a different diameter and have an extended shape.
  • the diameter 300WA of the body portion 300A of the light emitting device 300 may be larger than the diameter 300WC of the second end portion 300C. That is, the second end portion 300C may have an outer surface recessed from the outer surface of the body portion 300A toward the central portion.
  • the first semiconductor layer 310, the first electrode layer 371, and the insulating layer 380 may be disposed at the second end 300C. That is, the main body portion 300A and the second end portion 300C may have different layers sequentially disposed from the first semiconductor layer 310 to the outer surface of the light emitting device 300. Accordingly, the diameter 300WA of the main body 300A may be larger than the diameter 300WC of the second end 300C. In addition, as will be described later, a portion of the first semiconductor layer 310 corresponding to the body portion 300A may have a larger diameter than a portion corresponding to the second end portion 300C. This may be a structure formed when the first semiconductor layer 310 is grown in the manufacturing process of the light emitting device 300.
  • the shape of the light-emitting element 300 is not limited thereto, and the light-emitting element 300 may have various shapes, such as having a shape of a polygonal column such as a cylindrical shape or a rod shape, a cube shape, a rectangular parallelepiped shape, and a hexagonal column shape.
  • a plurality of semiconductor layers may have a structure that is sequentially disposed or stacked in one direction.
  • the first semiconductor layer 310 may have a first conductivity type, for example, an n-type semiconductor.
  • the first semiconductor layer 310 when the light-emitting device 300 emits light in a blue wavelength band, the first semiconductor layer 310 is AlxGayIn1-x-yN (0 ⁇ x ⁇ 1,0 ⁇ y ⁇ 1, 0 ⁇ x+y ⁇ It may include a semiconductor material having the formula 1). For example, it may be any one or more of n-type doped AlGaInN, GaN, AlGaN, InGaN, AlN, and InN.
  • the first semiconductor layer 310 may be doped with a first conductivity type dopant.
  • the first conductivity type dopant may be Si, Ge, Sn, or the like.
  • the first semiconductor layer 310 may be n-GaN doped with n-type Si.
  • the length of the first semiconductor layer 310 may range from 1.5 ⁇ m to 5 ⁇ m, but is not limited thereto.
  • the first semiconductor layer 310 includes a first portion NR1 corresponding to the body portion 300A of the light emitting device 300 and a second portion NR2 corresponding to the first end portion 300B. And a third portion NR3 corresponding to the second end 300C.
  • the first portion NR1 may have a shape extending in one direction, like the body portion 300A of the light emitting device 300.
  • the first portion NR1 may have substantially the same shape as the body portion 300A, but is not limited thereto.
  • the body portion 300A may have a different diameter depending on the location. This will be described later with reference to other embodiments.
  • the second portion NR2 is a portion positioned on one side of the first portion NR1 and may have an inclined outer surface.
  • the second portion NR2 extends to one side of the first portion NR1 and is formed to have an inclined side surface in cross section to meet at one end of the first semiconductor layer 310. That is, the second part NR2 may have a conical shape like the first end 300B.
  • the third part NR3 may be a part located on the other side of the first part NR1. Like the first portion NR1, the third portion NR3 may have a shape extending in one direction. According to an embodiment, the first semiconductor layer 310 of the light emitting device 300 may have a diameter of the first portion NR1 larger than the diameter of the third portion NR3. As shown in the figure, the third portion NR3 of the first semiconductor layer 310 has a diameter smaller than that of the first portion NR1, and the outer surface is recessed toward the center from the outer surface of the first portion NR1. It can have a shape.
  • This structure may be due to the formation of the first portion NR1 by further depositing a material forming the first semiconductor layer 310 after forming the third portion NR3 during the formation process of the first semiconductor layer 310. have.
  • the first portion NR1 may be formed by further growing the semiconductor crystal only in a partial region of the semiconductor crystal extending in one direction.
  • the third portion NR3 may have a smaller diameter as it moves from a region adjacent to the first portion NR1 to an opposite region. However, it is not limited thereto.
  • the second semiconductor layer 320 is disposed to cover the first portion NR1 and the second portion NR2 of the first semiconductor layer 310 including an active layer 330 to be described later.
  • the second semiconductor layer 320 may be a p-type semiconductor having a second conductivity type.
  • the second semiconductor layer 320 AlxGayIn1-x-yN (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x+y ⁇ 1) may include a semiconductor material having a formula.
  • it may be any one or more of AlGaInN, GaN, AlGaN, InGaN, AlN, and InN doped with p-type.
  • the second semiconductor layer 320 may be doped with a second conductivity type dopant.
  • the second conductivity type dopant may be Mg, Zn, Ca, Se, Ba, or the like.
  • the second semiconductor layer 320 may be p-GaN doped with p-type Mg.
  • the thickness of the second semiconductor layer 320 may range from 0.05 ⁇ m to 0.10 ⁇ m, but is not limited thereto.
  • the first semiconductor layer 310 and the second semiconductor layer 320 are configured as one layer, but the present invention is not limited thereto. According to some embodiments, depending on the material of the active layer 330, the first semiconductor layer 310 and the second semiconductor layer 320 may have a larger number of layers, such as a clad layer or a TSBR (Tensile strain barrier reducing). It may further include a layer.
  • a clad layer or a TSBR (Tensile strain barrier reducing). It may further include a layer.
  • TSBR Transsile strain barrier reducing
  • the active layer 330 is disposed between the first semiconductor layer 310 and the second semiconductor layer 320.
  • the active layer 330 is disposed so as to surround the first portion NR1 of the first semiconductor layer 310, so that the first semiconductor layer 310 and the second semiconductor layer are formed in the body portion 300A of the light emitting device 300. 320) may be disposed between.
  • the active layer 330 may include a quantum layer and emit light of a specific wavelength band.
  • the wavelength band of light emitted from the active layer 330 may vary according to the content of the material included in the quantum layer.
  • the content of the material included in the quantum layer of the active layer 330 may vary according to the lattice contact of the first semiconductor layer 310 on which the active layer 330 is disposed.
  • the lattice constant of the first semiconductor layer 310 may vary depending on a material of the first semiconductor layer 310 or a diameter or shape of the first semiconductor layer 310.
  • the first semiconductor layer 310 includes a first portion NR1 having a flat outer surface in cross section, and a second portion NR2 and a third portion NR3 having a different diameter or inclined outer surface in cross section, each of which is It may have other lattice constants.
  • the active layer 330 completely surrounds the first semiconductor layer 310, the content of the material included in the quantum layer varies according to the position where the active layer 330 is disposed, so that light of different wavelength bands may be emitted. .
  • the active layer 330 is disposed only in the first portion NR1 of the first semiconductor layer 310, thereby emitting light of a certain wavelength including a quantum layer having the same amount of material. Can be released.
  • the active layer 330 is disposed only in the first portion NR1 extending in one direction of the first semiconductor layer 310, so that the second portion NR2 of the first semiconductor layer 310 is the second semiconductor layer 320. Can be in contact with.
  • the present invention is not limited thereto, and in some embodiments, the active layer 330 may also be disposed on the second portion NR2 of the first semiconductor layer 310.
  • the active layer 330 may include a material having a single or multiple quantum well structure.
  • the active layer 330 includes a material having a multiple quantum well structure, a plurality of quantum layers and well layers may be alternately stacked with each other.
  • the active layer 330 may emit light by combination of an electron-hole pair according to an electric signal applied through the first semiconductor layer 310 and the second semiconductor layer 320.
  • the active layer 330 may include a material such as AlGaN or AlGaInN.
  • the active layer 330 when the active layer 330 has a structure in which quantum layers and well layers are alternately stacked in a multiple quantum well structure, the quantum layer may include a material such as AlGaN or AlGaInN, and the well layer may include a material such as GaN or AlInN.
  • the active layer 330 includes AlGaInN as a quantum layer and AlInN as a well layer, and as described above, the active layer 330 is a blue light having a center wavelength band in the range of 450 nm to 495 nm. Can emit
  • the active layer 330 may have a structure in which a semiconductor material having a high band gap energy and a semiconductor material having a small band gap energy are alternately stacked with each other, or the wavelength band of the emitted light.
  • Other Group 3 to 5 semiconductor materials may be included according to the present invention.
  • the light emitted by the active layer 330 is not limited to light in the blue wavelength band, and in some cases, light in the red and green wavelength bands may be emitted.
  • the thickness of the active layer 330 may range from 0.05 ⁇ m to 0.10 ⁇ m, but is not limited thereto.
  • the light emitted from the active layer 330 may be emitted not only to the outer surface of the light emitting device 300 in the longitudinal direction, but also to both side surfaces.
  • the light emitted from the active layer 330 is not limited in directionality in one direction.
  • the electrode layers 371 and 372 may be ohmic contact electrodes. However, the present invention is not limited thereto, and may be a Schottky contact electrode. When the light emitting element 300 is electrically connected to an electrode or a contact electrode in the display device 10 (shown in FIG. 19) according to an exemplary embodiment, the electrode layers 371 and 372 are Alternatively, the resistance between the contact electrodes may be reduced.
  • the electrode layers 371 and 372 may include a conductive metal.
  • the electrode layers 371 and 372 are aluminum (Al), titanium (Ti), indium (In), gold (Au), silver (Ag), ITO (Indium Tin Oxide), IZO (Indium Zinc Oxide), and It may contain at least one of Indium Tin-Zinc Oxide (ITZO).
  • the electrode layers 371 and 372 may include a semiconductor material doped with n-type or p-type.
  • the electrode layers 371 and 372 may include the same material or different materials, but are not limited thereto.
  • the electrode layers 371 and 372 include a first electrode layer 371 and a second electrode layer 372.
  • the first electrode layer 371 is disposed in at least a partial region of the third portion NR3 of the first semiconductor layer 310, and the second electrode layer 372 is on the second semiconductor layer 320. Is placed in The second electrode layer 372 may be disposed at the first end 300B of the light emitting device 300, and the first electrode layer 371 may be disposed at the second end 300C.
  • the first electrode layer 371 may directly contact the first semiconductor layer 310, and may be disposed to surround a partial region of the third portion NR3.
  • the third portion NR3 of the first semiconductor layer 310 may be surrounded by the first electrode layer 371 except for a side surface of a lower portion and a partial region of an upper portion adjacent to the first portion NR1 in the drawing.
  • the second electrode layer 372 may directly contact the second semiconductor layer 320, and the second semiconductor layer 320 corresponding to the body portion 300A and the first end portion 300B of the light emitting device 300 It may be arranged to surround the outer surface of the. That is, the second electrode layer 372 may have substantially the same shape as the second semiconductor layer 320.
  • the light emitting device 300 may receive an electric signal through the first electrode layer 371 and the second electrode layer 372 to emit light of a specific wavelength band from the active layer 330.
  • the first electrode layer 371 and the second electrode layer 372 may be spaced apart from each other.
  • the light emitting element 300 extends between the first portion NR1 and the third portion NR3 of the first semiconductor layer 310. It can be arranged spaced apart from each other in one direction.
  • the first electrode layer 371 is disposed only in the third portion NR3 of the first semiconductor layer 310, and may not be disposed in the first portion NR1.
  • the second electrode layer 372 may be disposed on the second semiconductor layer 320 only in regions corresponding to the first portion NR1 and the second portion NR2 of the first semiconductor layer 310.
  • the first semiconductor layer 310 may have a diameter of the first portion NR1 larger than the diameter of the third portion NR3, and accordingly, the light emitting element 300 may have a diameter of the body portion 300A. (300WA) may be larger than the diameter (300WC) of the second end (300C).
  • the third portion NR3 of the first semiconductor layer 310 may have an outer surface recessed from the outer surface of the first portion NR1 toward the center. In a portion where the third portion NR3 is depressed from the outer surface of the first portion NR1 as in portion Q1 of FIG. 3, the material forming the electrode layers 371 and 372 may not be smoothly deposited.
  • the first electrode layer 371 and the second electrode layer 372 are performed in one process, and the first electrode layer 371 and the second electrode layer 372 are a first semiconductor layer.
  • the first portion NR1 and the third portion NR3 of 310 may be formed to be spaced apart from each other.
  • the third portion NR3 having a width narrower than that of the first portion NR1 is a region where material deposition is not smooth, an electrode layer is not formed on the third portion NR3 in the drawing, and the third portion NR3
  • the first electrode layer 371 may be disposed adjacent to the lower end spaced apart from the first portion NR1.
  • the shape of the first electrode layer 371 and the second electrode layer 372 is, as the upper portion of the third portion NR3 is covered by the first portion NR1, the electrode layer is formed on the upper portion of the third portion NR3. It may be a formed structure because the material forming it is not deposited. A detailed description of this will be described later.
  • the insulating layer 380 is disposed to surround the outer surfaces of the plurality of semiconductor layers and electrode layers described above.
  • the insulating layer 380 may be disposed to surround at least an outer surface of the active layer 330, and may extend in one direction in which the light emitting element 300 extends.
  • the insulating layer 380 may perform a function of protecting the members.
  • the insulating layer 380 may be formed to surround side surfaces of the members, and one end portion in the length direction of the light emitting device 300, that is, the lower surface of the first semiconductor layer 310 may be exposed.
  • the insulating layer 380 surrounds the exposed first semiconductor layer 310 by being spaced apart from the first electrode layer 371 and the second electrode layer 372 including outer surfaces of the first electrode layer 371 and the second electrode layer 372. Can be formed to
  • the insulating layer 380 is formed to extend in the longitudinal direction of the light emitting element 300 to cover the side surface of the first electrode layer 371 to the second electrode layer 372, but is not limited thereto.
  • the insulating layer 380 covers only the outer surface of some of the semiconductor layers including the active layer 330, or covers only a part of the outer surfaces of the first electrode layer 371 and the second electrode layer 372, so that the outer surface of each electrode layer 371, 372 is It can also be partially exposed.
  • an insulating film 380 is formed to surround them, so that the insulating film 380 according to an embodiment Silver may be disposed to surround outer surfaces of the first electrode layer 371 and the second electrode layer 372 of the light emitting device 300.
  • the thickness of the insulating layer 380 may range from 10 nm to 1.0 ⁇ m, but is not limited thereto. Preferably, the thickness of the insulating layer 380 may be about 40 nm.
  • the insulating layer 380 is a material having insulating properties, for example, silicon oxide (SiOx), silicon nitride (SiNx), silicon oxynitride (SiOxNy), aluminum nitride (AlN), It may include aluminum oxide (Aluminum oxide, Al 2 O 3 ). Accordingly, an electrical short that may occur when the active layer 330 directly contacts an electrode through which an electrical signal is transmitted to the light emitting device 300 can be prevented. In addition, since the insulating layer 380 includes the active layer 330 to protect the outer surface of the light emitting device 300, it is possible to prevent a decrease in luminous efficiency.
  • the outer surface of the insulating layer 380 may be surface-treated.
  • the light emitting element 300 may be sprayed onto the electrode in a state dispersed in a predetermined ink to be aligned.
  • the surface of the insulating layer 380 may be hydrophobic or hydrophilic.
  • the light emitting device 300 may have a length in the range of 1 ⁇ m to 10 ⁇ m or 2 ⁇ m to 6 ⁇ m, and preferably 3 ⁇ m to 5 ⁇ m.
  • the diameter of the light emitting device 300 may be in the range of 300 nm to 700 nm, and the aspect ratio of the light emitting device 300 may be 1.2 to 100.
  • the present invention is not limited thereto, and the plurality of light emitting devices 300 included in the display device 10 may have different diameters according to a composition difference of the active layer 330.
  • the diameter of the light emitting device 300 may have a range of about 500 nm.
  • the light emitting device 300 may be manufactured using an epitaxial growth method in which semiconductor crystals are grown to form a semiconductor layer.
  • the light emitting device 300 sequentially forms a first semiconductor layer 310, an active layer 330, and a second semiconductor layer 320 on a lower substrate, and then, the first electrode layer 371 and the second electrode layer 372 It may be manufactured by performing a process of forming the insulating layer 380.
  • the light emitting device 300 may include a second electrode layer 372 disposed on the second semiconductor layer 320 on the second portion NR2 and a first electrode layer 371 disposed on the first portion NR1. I can.
  • the first semiconductor layer 310 includes a first portion NR1 and a third portion NR3 having a width narrower than that of the first portion NR1, and the first electrode layer 371 and the second
  • the electrode layers 372 may be formed to be spaced apart from each other in one process.
  • the material forming the electrode layers 371 and 372 deposited on the second semiconductor layer 320 is deposited under the first portion NR1 of the first semiconductor layer 310 May not be.
  • the material constituting the electrode layers 371 and 372 may not be deposited in a region in which the first portion NR1 and the third portion NR3 are connected, but may be formed under the third portion NR3. Through this, the first electrode layer 371 and the second electrode layer 372 spaced apart from each other may be formed in one deposition process.
  • 4 to 13 are schematic diagrams illustrating a method of manufacturing a light emitting device according to an exemplary embodiment.
  • the method of manufacturing the light emitting device 300 includes forming a first semiconductor layer 310, an active layer 330, and a second semiconductor layer 320, and a first semiconductor layer 310 disposed on a partial region of the first semiconductor layer 310.
  • Forming the second electrode layer 372 disposed on the electrode layer 371 and the second semiconductor layer 320, and surrounding the first electrode layer 371, the first semiconductor layer 310, and the second electrode layer 372 May include forming the insulating layer 380.
  • the manufacturing method of the light emitting device 300 even if the first electrode layer 371 and the second electrode layer 372 are formed in one process, they may be formed to be spaced apart from each other on the first semiconductor layer 310. have.
  • the base substrate 2100 may include a sapphire substrate (Al 2 O 3 ) and a transparent substrate such as glass.
  • the present invention is not limited thereto, and may be formed of a conductive substrate such as GaN, SiC, ZnO, Si, GaP, and GaAs.
  • a case where the base substrate 2100 is a sapphire substrate (Al 2 O 3 ) will be described.
  • the thickness of the base substrate 2100 is not particularly limited, but as an example, the base substrate 2100 may have a thickness ranging from 400 ⁇ m to 1500 ⁇ m.
  • a plurality of semiconductor layers may be formed on the base substrate 2100.
  • a plurality of semiconductor layers grown by an epitaxial method may be formed by growing a seed crystal.
  • the method of forming the semiconductor layer includes electron beam deposition, physical vapor deposition (PVD), chemical vapor deposition (CVD), plasma laser deposition (PLD), and dual thermal evaporation (Dual -type thermal evaporation), sputtering, metal-organic chemical vapor deposition (Metal organic chemical vapor deposition, MOCVD), and the like, and preferably, metal-organic chemical vapor deposition (MOCVD).
  • PVD physical vapor deposition
  • CVD chemical vapor deposition
  • PLD plasma laser deposition
  • dual thermal evaporation Dual evaporation
  • sputtering metal-organic chemical vapor deposition
  • MOCVD metal-organic chemical vapor deposition
  • MOCVD metal-organic chemical vapor deposition
  • MOCVD metal-organic chemical vapor deposition
  • the precursor material for forming a plurality of semiconductor layers is not particularly limited within a range that can be normally selected to form a target material.
  • the precursor material may be a metal precursor including an alkyl group such as a methyl group or an ethyl group.
  • it may be a compound such as trimethyl gallium (Ga(CH 3 ) 3 ), trimethyl aluminum (Al(CH 3 ) 3 ), triethyl phosphate ((C 2 H 5 ) 3 PO 4 ), but is not limited thereto. Does not.
  • a method of forming a plurality of semiconductor layers, a process condition, etc. will be omitted and described, and a sequence and a stacked structure of a method of manufacturing the light emitting device 300 will be described in detail.
  • a buffer material layer 2200 is formed on the base substrate 2100. Although the drawing shows that one layer of the buffer material layer 2200 is stacked, it is not limited thereto, and a plurality of layers may be formed.
  • the buffer material layer 2200 may be disposed to reduce a difference in lattice constant between the first semiconductor layer 310 and the base substrate 2100.
  • the buffer material layer 2200 may include an undoped semiconductor, and may include substantially the same material as the first semiconductor layer 310, but may be a material not doped with n-type or p-type. have.
  • the buffer material layer 2200 may be at least one of undoped InAlGaN, GaN, AlGaN, InGaN, AlN, and InN, but is not limited thereto.
  • the buffer material layer 2200 may be omitted depending on the base substrate 2100.
  • the buffer material layer 2200 including an undoped semiconductor is formed on the base substrate 2100 will be described.
  • a sub semiconductor layer 3100 may be formed on the buffer material layer 2200.
  • the sub semiconductor layer 3100 may include the same material as the first semiconductor layer 310.
  • the sub semiconductor layer 3100 may include an n-type semiconductor layer.
  • the sub-semiconductor layer 3100 may provide a seed crystal of the first semiconductor layer 310 formed by an epitaxial growth method.
  • a plurality of mask layers 1600 are formed on the sub semiconductor layer 3100, and at least a portion of the sub semiconductor layer 3100 is exposed through the mask layer 1600. Forming an etched hole.
  • the mask layer 1600 may provide a space in which the first semiconductor layer 310 is grown. In the mask layer 1600, an etching hole partially exposing the sub semiconductor layer 3100 is formed, and a crystal grown through an etching hole in the sub semiconductor layer 3100 is the first semiconductor layer 310 Can be formed.
  • the mask layer 1600 may include a first mask layer 1610, a second mask layer 1620, and a third mask layer 1630. The first mask layer 1610 may be formed on the sub-semiconductor layer 3100, and a second mask layer 1620 and a third mask layer 1630 may be sequentially formed thereon.
  • a portion in which the sub semiconductor layer 3100 is grown through the first mask layer 1610 and the second mask layer 1620 may be a third portion NR3 of the first semiconductor layer 310.
  • the shape of the third portion NR3 may be substantially the same as the shape of the etching holes formed in the first mask layer 1610 and the second mask layer 1620. As will be described later, the etch holes formed in the first mask layer 1610 and the second mask layer 1620 have a narrow width. Accordingly, the first semiconductor layer 310 has a third portion NR3.
  • the first portion NR1 may have a narrower width and may have a shape extending in one direction.
  • the first mask layer 1610 and the second mask layer 1620 are formed to have a predetermined thickness so that the third portion NR3 of the first semiconductor layer 310 has a specific length. Can be.
  • the first mask layer 1610 may be thicker than the second mask layer 1620, and the total thickness of the first mask layer 1610 may be 300 nm or more. However, it is not limited thereto.
  • a portion in which the sub semiconductor layer 3100 is grown through the third mask layer 1630 may be a first portion NR1 and a second portion NR2 of the first semiconductor layer 310.
  • the first portion NR1 and the second portion NR2 of the first semiconductor layer 310 are formed by further depositing a material that will form the first semiconductor layer 310 in a subsequent process, and the third mask layer ( It may be different from the shape of the etching hole formed in 1630. Accordingly, the diameter of the third portion NR3 of the first semiconductor layer 310 may be different from the first portion NR1 and the second portion NR2.
  • first mask layer 1610, the second mask layer 1620, and the third mask layer 1630 are not particularly limited, and in some embodiments, the first mask layer 1610 and the second mask layer 1620 ) And the third mask layer 1630 may include any one of silicon oxide (SiO x ), silicon nitride (SiN x ), or silicon oxynitride (SiO x N y ). .
  • the first mask layer 1610 and the third mask layer 1630 include silicon oxide (SiO x ), and the second mask layer 1620 includes silicon nitride (SiN x ). Can include. However, it is not limited thereto.
  • the etch hole penetrates the third mask layer 1630, the second mask layer 1620, and the first mask layer 1610 to expose at least a partial region of the sub semiconductor layer 3100.
  • the sub-semiconductor layer 3100 may form the first semiconductor layer 310 by growing crystals through an etching hole.
  • a plurality of etching holes may be formed in the mask layer 1600, and they may be formed to be spaced apart from each other.
  • the distance and diameter at which the etching holes are separated are not particularly limited.
  • a diameter of a portion of the sub-semiconductor layer 3100 exposed by an etching hole may be smaller than an interval spaced apart from the etching holes.
  • a ratio of a diameter of a portion of the sub-semiconductor layer 3100 exposed by an etch hole and an interval at which the etch holes are spaced may have a ratio of 1:2.5 to 1:3.
  • an inner sidewall of the mask layer 1600 exposed by an etching hole may be formed to be inclined from an upper surface of the sub semiconductor layer 3100. That is, the diameter of the etching hole may decrease as it goes from the third mask layer 1630 to the first mask layer 1610. Accordingly, the first semiconductor layer 310 formed along the etching hole may be formed so that the outer surface thereof is inclined. Further, the first semiconductor layer 310 may have a larger diameter of the first portion NR1 and the second portion NR2 than the third portion NR3, and electrode layers 371 and 372 formed in a subsequent process. ) May be formed only in a partial region of the first semiconductor layer 310.
  • the material forming the electrode layers 371 and 372 may not be deposited in the regions to which they are connected. , The first electrode layer 371 and the second electrode layer 372 may be spaced apart from each other. This will be described later.
  • a process of forming an etching hole is not particularly limited, and may be performed through a conventional process.
  • the process of forming an etching hole is a dry etching method, a wet etching method, a reactive ion etching method (Reactive ion etching (RIE)), an inductively coupled plasma reactive ion etching method (ICP). -RIE), etc.
  • RIE reactive ion etching
  • ICP inductively coupled plasma reactive ion etching method
  • -RIE inductively coupled plasma reactive ion etching method
  • the etching etchant may be Cl 2 or O 2 . However, it is not limited thereto.
  • a process of forming an etching hole may be performed by using a dry etching method and a wet etching method. For example, first, etching in the depth direction by dry etching may be performed, and then sidewalls etched through wet etching, which is an isotropic etching method, may lie on a plane perpendicular to the surface.
  • a first semiconductor layer 310 grown from the sub semiconductor layer 3100 along an etching hole is formed.
  • the process of forming the first semiconductor layer 310 includes forming a first sub-semiconductor layer 310 ′ by growing semiconductor crystals of the sub-semiconductor layer 3100, and removing the third mask layer 1630. And depositing a semiconductor material on the sub-semiconductor layer 310 ′ to form the first semiconductor layer 310.
  • the process of removing the third mask layer 1630 may be a process that can be performed conventionally.
  • the process may be a reactive ion etching (RIE) or an inductively coupled plasma reactive ion etching (ICP-RIE), but is not limited thereto. A detailed description of this will be omitted.
  • RIE reactive ion etching
  • ICP-RIE inductively coupled plasma reactive ion etching
  • a semiconductor crystal of the sub semiconductor layer 3100 is grown along an etching hole of the mask layer 1600 to form a first sub semiconductor layer 310 ′.
  • the first sub-semiconductor layer 310 ′ may have an inclined side surface according to a shape of an etching hole. That is, the width may increase from the lower portion where the first mask layer 1610 is positioned to the upper portion where the third mask layer 1630 is positioned.
  • an end portion along the growth direction of the semiconductor crystal that is, a region forming the second portion NR2 of the first semiconductor layer 310 may have a conical shape as the width becomes narrower.
  • the third mask layer 1630 is removed, and a material constituting the first semiconductor layer 310 is further deposited to form the first semiconductor layer 310.
  • the material forming the first semiconductor layer 310 is deposited only in the exposed area after the third mask layer 1630 has been removed, and deposited in the area surrounded by the first mask layer 1610 and the second mask layer 1620 May not be.
  • the first semiconductor layer 310 may include a relatively narrow third portion NR3 and a wide first portion NR1 and a second portion NR2.
  • the active layer 330 and the second semiconductor layer 320 are formed on the exposed first portion NR1 and the second portion NR2 of the first semiconductor layer 310.
  • the active layer 330 is formed to surround the first portion NR1 of the first semiconductor layer 310, and the second semiconductor layer 320 includes the active layer 330 and exposes the first semiconductor layer 310. It may be formed to completely surround the outer surface. Since the third portion NR3 of the first semiconductor layer 310 is surrounded by the first mask layer 1610 and the second mask layer 1620 and is not exposed, the active layer 330 and the second semiconductor layer 320 Silver may not be formed in the third portion NR3. The shapes for these are the same as described above.
  • the first mask layer 1610 and the second mask layer 1620 are removed, and the third portion NR3 of the first semiconductor layer 310 is exposed.
  • the process of removing the first mask layer 1610 and the second mask layer 1620 may be performed through a conventional process as described above.
  • a semiconductor crystal 3000 is formed by forming a first electrode layer 371 and a second electrode layer 372 on a partial region of the first semiconductor layer 310 and the second semiconductor layer 320, respectively. ) To form.
  • the first electrode layer 371, the second electrode layer 372, and a partial region of the first semiconductor layer 310 are exposed before the insulating layer 380 is formed in the light emitting device 300 of FIG. 1. It may refer to a state formed on the sub semiconductor layer 3100.
  • the process of forming the first electrode layer 371 and the second electrode layer 372 may be performed through a conventional process of depositing a material constituting the electrode layer. However, it is not limited thereto, and a detailed description will be omitted.
  • the second electrode layer 372 is formed on the second semiconductor layer 320 and may be disposed to substantially surround the outer surface of the second semiconductor layer 320.
  • the exposed outer surface of the second semiconductor layer 320 that is, the first portion NR1 and the second portion of the first semiconductor layer 310
  • a second electrode layer 372 may be formed on the outer surface of the second semiconductor layer 320 formed on the portion NR2.
  • the third portion NR3 of the first semiconductor layer 310 has a narrower width and an extended shape than that of the first portion NR1, and the outer surface of the third portion NR3 is the first It may have a shape that is depressed toward the center from the portion NR1.
  • the material when a material constituting the electrode layer is deposited on the sub semiconductor layer 3100, the material may not be deposited on the upper portion of the third portion NR3, that is, a portion connected to the first portion NR1.
  • a region adjacent to the first portion NR1 of the third portion NR3 of the first semiconductor layer 310 is covered by the outer surface as it is depressed from the outer surface of the first portion NR1 toward the center. The materials constituting may not be deposited on the area.
  • the first electrode layer 371 and the second electrode layer 372 are simultaneously formed in one process, but may be formed to be spaced apart from each other.
  • the first semiconductor layer 310 is grown through an etching hole of the first mask layer 1610 and the second mask layer 1620 having a predetermined thickness, and a third portion NR3 extending with a narrow width Includes.
  • the upper portion of the third portion NR3 is covered by the first portion NR1 having a wide width, and deposition of a material constituting the electrode layer may not be smooth.
  • the material constituting the electrode layer may not be deposited in a region adjacent to the first portion NR1 of the third portion NR3. Some of the materials may be deposited on the outer surface of the second semiconductor layer 320 to form the second electrode layer 372. In addition, some other portions may be deposited on the lower portion of the first semiconductor layer 310 and the third portion NR3 and on the sub-semiconductor layer 3100 where the first semiconductor layer 310 is spaced apart. The materials deposited on the lower portion of the third portion NR3 of the first semiconductor layer 310 may form the first electrode layer 371. The first electrode layer 371 and the second electrode layer 372 are spaced apart from each other in the Q portion of FIG.
  • the material constituting the electrode layer may be deposited in a direction parallel to a direction in which the light emitting device 300 or the first semiconductor layer 310 is spaced apart, and the first electrode layer 371 and the second electrode layer 372 are in the one direction. Can be separated from each other.
  • the first electrode layer 371 and the second electrode layer 372 spaced apart from each other may be formed in one deposition process.
  • the first electrode layer 371 and the second electrode layer 372 may have the same thickness, but are not limited thereto.
  • the thickness of the first electrode layer 371 may increase as the distance from the area covered by the first portion NR1 increases. This will be described later with reference to other embodiments.
  • an insulating layer 380 surrounding an outer surface of the semiconductor crystal 3000 is formed to form a semiconductor rod ROD.
  • the semiconductor rod ROD may refer to a state in which the light emitting device 300 of FIG. 1 is not separated from the sub semiconductor layer 3100.
  • the insulating layer 380 may be formed to surround the outer surface of the semiconductor crystal 3000.
  • the insulating layer 380 may be formed using a method of applying or immersing an insulating material on the outer surface of the semiconductor crystal 3000.
  • the insulating layer 380 may be formed by atomic layer deposition (ALD).
  • ALD atomic layer deposition
  • the insulating layer 380 may also be formed in a region where the first portion NR1 and the third portion NR3 of the first semiconductor layer 310 are connected. .
  • ALD atomic layer deposition
  • the insulating layer 380 may be formed on the first electrode layer 371 formed on the sub semiconductor layer 3100.
  • the first electrode layer 371 and the insulating layer 380 formed on the sub-semiconductor layer 3100 remain on the sub-semiconductor layer 3100 when the semiconductor rod ROD is separated into the sub-semiconductor layer 3100 in a subsequent process.
  • the semiconductor rod ROD grown on the sub semiconductor layer 3100 is separated to manufacture the light emitting device 300.
  • the step of separating the semiconductor rod ROD is not particularly limited, but in some embodiments, the semiconductor rod ROD may be physically separated using ultrasonic waves. A detailed description of this will be omitted.
  • the light emitting device 300 may be manufactured through the process described above.
  • the first electrode layer 371 and the second electrode layer 372 spaced apart from each other may be formed in one deposition process.
  • a third portion NR3 is formed along an etching hole formed in the first mask layer 1610 and the second mask layer 1620 having a predetermined thickness.
  • a region covered by the first portion NR1 may exist on an upper portion of the third portion NR3. In the region, deposition of a material constituting the electrode layer is not smooth, and a first electrode layer 371 and a second electrode layer 372 spaced apart from each other based on the region may be formed in one process.
  • FIG. 14 is a cross-sectional view of a light emitting device according to another embodiment.
  • the diameter of the light emitting element 300_1 may decrease as the body portion 300A goes from the second end 300C to the first end 300B. That is, in the light emitting device 300_1, the first diameter W1 of the body portion 300A adjacent to the second end 300C is greater than the second diameter W2 of the body portion 300A adjacent to the first end 300B. It can be big.
  • the light-emitting element 300_1 of FIG. 14 is different from the light-emitting element 300 of FIG. 1 in that the diameter W varies according to the position of the body portion 300A.
  • the arrangement and structure of the first semiconductor layer 310, the active layer 330, and the second semiconductor layer 320 are the same as those of FIG. 1. Hereinafter, overlapping descriptions will be omitted and will be described focusing on differences.
  • the body portion 300A of the light emitting device 300_1 may have a larger diameter W from a region connected to the first end 300B to a region connected to the second end 300C.
  • the first semiconductor layer 310_1 may be formed by growing a material of the sub-semiconductor layer 3100 through an etching hole. An etching hole penetrating through the mask layer 1600 and exposing a partial region of the sub semiconductor layer 3100 may be formed such that the inner wall of the mask layer 1600 is inclined.
  • the first semiconductor layer 310_1 grown along the inclined inner wall is a second portion NR2 from a region adjacent to the sub semiconductor layer 3100 of the first portion NR1, that is, a region adjacent to the third portion NR3.
  • the diameter can increase as you go. Thereafter, even if the material of the first semiconductor layer 310_1 is deposited to form a flat side surface of the first portion NR1, the first semiconductor layer 310_1 grown along the etching hole has an inclined side surface. You can have it. Accordingly, in the light emitting device 300_1 of FIG. 14, the first diameter W1 of the body portion 300A may be larger than the second diameter W2 of the body portion 300A adjacent to the first end 300B.
  • 15 is a cross-sectional view of a light emitting device according to another embodiment.
  • the first electrode layer 371 and the second electrode layer 372 may be simultaneously formed in one process in forming the first electrode layer 371.
  • the third portion NR3 of the first semiconductor layer 310 in which the first electrode layer 371 is formed is covered by the first portion NR1, and the first electrode layer 371 is covered with the third portion NR3.
  • a region covered by the first portion NR1 and a region away from the region may have different thicknesses.
  • the thickness of the first electrode layer 371_2 may not be constant.
  • the first electrode layer 371_2 of the light emitting device 300_2 has a thickness of the other side adjacent to the lower end of the third portion NR3 than the first thickness W3, which is a thickness of one side adjacent to the upper portion of the third portion NR3. It may be smaller than the second thickness W4.
  • the light-emitting device 300_2 according to the present exemplary embodiment is different from the light-emitting device 300 of FIG. 1 in that the thickness of the first electrode layer 371_2 is different depending on the location.
  • descriptions will be made focusing on differences, and overlapping descriptions will be omitted.
  • deposition of the material constituting the electrode layer may not be smooth in the upper portion of the third part NR3 covered by the first part NR1. have.
  • deposition may be performed relatively smoothly.
  • the first electrode layer 371_2 may include one side having a narrow thickness without being smoothly deposited, and the other side having a large thickness due to the smooth deposition.
  • the first thickness W3 of the one side may be smaller than the second thickness W4 of the other side.
  • 16 is a cross-sectional view of a light emitting device according to another embodiment. 17 is an enlarged view of part Q2 of FIG. 16.
  • the active layer 330_3 may be disposed between the doped region RP of the first semiconductor layer 310_3 and the second semiconductor layer 320_3.
  • the first semiconductor layer 310_3 includes the doped region RP
  • the active layer 330_3 is also disposed on the second portion NR2 of the first semiconductor layer 310_3. In that it is different from the light emitting device 300 of FIG. 1.
  • descriptions will be made focusing on differences, and overlapping descriptions will be omitted.
  • the active layer 330 is formed on the outer surface of the first semiconductor layer 310, and the content of the semiconductor material included in the active layer 330 may vary according to the lattice constant of the first semiconductor layer 310.
  • the active layer 330 formed on the outer surface of the first semiconductor layer 310 having a specific lattice constant may include a specific content of a semiconductor material and emit light of a specific wavelength band.
  • the lattice constant has the same value, and the active layer 330 formed on the outer surface of the first portion NR1 contains the same amount of semiconductor material. Light may have substantially the same wavelength band.
  • the lattice constant of the second portion NR2 of the first semiconductor layer 310 may vary for each position as the outer surface of the first semiconductor layer 310 is inclined.
  • the active layer 330 is formed in the second portion NR2
  • the content of the semiconductor material varies depending on the location, and light of different wavelength bands may be emitted.
  • the light emitting device 300_3 of FIGS. 16 and 17 has a doped region in at least a portion of the second portion NR2 of the first semiconductor layer 310_3, for example, a region facing the second semiconductor layer 320_3.
  • RP can be formed.
  • the doped region RP may be a region doped with a second conductivity type impurity different from the first conductivity type on the first semiconductor layer 310_3 doped with the first conductivity type impurity. That is, the doped region RP may be a region doped with the same conductivity type impurity as the second semiconductor layer 320_3.
  • the active layer 330_3 is a doped region RP of the second semiconductor layer 320_3 and the first semiconductor layer 310_3. Can be placed between. Based on the active layer 330_3, the second semiconductor layer 320_3 and the doped region RP are doped with substantially the same conductivity type, and electrons and holes may not move between them. Accordingly, in the active layer 330_3 formed on the doped region RP of the first semiconductor layer 310_3 of the active layer 330_3, light is not generated due to recombination of electrons and holes, and is formed on the first portion NR1. Light may be generated only in the formed active layer 330_3.
  • the first portion NR1 Light in a specific wavelength band may be generated only in the active layer 330_3 overlapping with.
  • FIG. 18 is a schematic diagram of a light emitting device according to another embodiment.
  • a first portion NR1, a second portion NR2, and a third portion NR3 of the first semiconductor layer 310 ′ are polygonal pillars. , For example, it may have the shape of a hexagonal column. Accordingly, the active layer 330', the second semiconductor layer 320', the first electrode layer 371', the second electrode layer 372', and the insulating layer 380' formed on the first semiconductor layer 310' are The outer surface may have an angled shape according to the shape of the first semiconductor layer 310 ′.
  • the light-emitting element 300 ′ is shown to have a hexagonal column shape, but is not limited thereto.
  • the light emitting device 300 ′ according to the present exemplary embodiment differs in shape from the light emitting device 300 of FIG. 1. Other than that, since it is the same as the light emitting device 300 of FIG. 1, detailed descriptions will be omitted.
  • the light emitting device 300 may include an active layer 330 containing a different material to emit light having a color other than blue. .
  • the active layer 330 includes nitrogen (N) to emit blue or green light.
  • the active layer 330 and other semiconductor layers may be semiconductors each containing at least phosphorus (P). That is, the light emitting device 300 according to an exemplary embodiment may emit red light having a central wavelength band ranging from 620 nm to 750 nm.
  • the central wavelength band of red light is not limited to the above-described range, and includes all wavelength ranges that can be recognized as red in the art.
  • the first semiconductor layer 310 is an n-type semiconductor layer, and In x Al y Ga 1-xy P (0 ⁇ x ⁇ 1,0 A semiconductor material having a chemical formula of ⁇ y ⁇ 1, 0 ⁇ x+y ⁇ 1) may be included.
  • the first semiconductor layer 310 may be any one or more of n-type doped InAlGaP, GaP, AlGaP, InGaP, AlP, and InP.
  • the first semiconductor layer 310 may be doped with a first conductivity type dopant.
  • the first conductivity type dopant may be Si, Ge, Sn, or the like.
  • the first semiconductor layer 310 may be n-AlGaInP doped with n-type Si.
  • the second semiconductor layer 320 is a p-type semiconductor layer made of a semiconductor material having a formula of In x Al y Ga 1-xy P (0 ⁇ x ⁇ 1,0 ⁇ y ⁇ 1, 0 ⁇ x+y ⁇ 1). Can include.
  • the second semiconductor layer 320 may be any one or more of InAlGaP, GaP, AlGaNP, InGaP, AlP, and InP doped with p-type.
  • the second semiconductor layer 320 may be doped with a second conductivity type dopant.
  • the second conductivity type dopant may be Mg, Zn, Ca, Se, Ba, or the like.
  • the second semiconductor layer 320 may be p-GaP doped with p-type Mg.
  • the active layer 330 may include a material having a single or multiple quantum well structure to emit light of a specific wavelength band.
  • the active layer 330 may include a material such as AlGaP or AlInGaP.
  • the quantum layer may include a material such as AlGaP or AlInGaP
  • the well layer may include a material such as GaP or AlInP.
  • the active layer 330 may emit red light having a central wavelength band of 620 nm to 750 nm including AlGaInP as a quantum layer and AlInP as a well layer.
  • the light emitting device 300 may emit light of different wavelength bands by different materials of the first semiconductor layer 310, the second semiconductor layer 320, and the active layer 330.
  • the light-emitting elements 300 that emit light of different wavelength bands may have different diameters.
  • the active layer 330 that emits light of different wavelength bands may be formed on the first semiconductor layer 310 having different lattice constants.
  • the lattice constant of the first semiconductor layer 310 may vary according to the diameter of the first portion NR1, and the size of the light emitting device 300 may vary according to the diameter of the first semiconductor layer 310. A detailed description of this will be described later.
  • the display device 10 may include the above-described light emitting device 300 to display light in a specific wavelength band.
  • the display device 10 includes the light emitting element 300 of FIG. 1 to display blue or green light, and the light emitting element 300' of FIG. 18 to display red light. May be.
  • FIG. 19 is a schematic plan view of a display device according to an exemplary embodiment.
  • the display device 10 displays a moving image or a still image.
  • the display device 10 may refer to all electronic devices that provide a display screen. For example, televisions, notebooks, monitors, billboards, Internet of Things, mobile phones, smart phones, tablet PCs (Personal Computers), electronic watches, smart watches, watch phones, head mounted displays, mobile communication terminals, which provide display screens, An electronic notebook, an electronic book, a portable multimedia player (PMP), a navigation device, a game machine, a digital camera, a camcorder, and the like may be included in the display device 10.
  • PMP portable multimedia player
  • the display device 10 includes a display panel that provides a display screen.
  • Examples of the display panel include an LED display panel, an organic light emitting display panel, a quantum dot emission display panel, a plasma display panel, and a field emission display panel.
  • a display panel a case in which an LED display panel is applied is exemplified, but is not limited thereto, and if the same technical idea is applicable, it may be applied to other display panels.
  • the shape of the display device 10 may be variously modified.
  • the display device 10 may have a shape such as a long horizontal rectangle, a long vertical rectangle, a square, a square with a round corner (vertex), other polygons, and circles.
  • the shape of the display area DA of the display device 10 may also be similar to the overall shape of the display device 10. In FIG. 19, the display device 10 and the display area DA having an elongated rectangular shape are illustrated.
  • the display device 10 may include a display area DA and a non-display area NDA.
  • the display area DA is an area in which a screen can be displayed
  • the non-display area NDA is an area in which the screen is not displayed.
  • the display area DA may be referred to as an active area
  • the non-display area NDA may be referred to as an inactive area.
  • the display area DA may generally occupy the center of the display device 10.
  • the display area DA may include a plurality of pixels PX.
  • the plurality of pixels PX may be arranged in a matrix direction.
  • the shape of each pixel PX may be a rectangular or square shape in plan, but is not limited thereto, and each side may be a rhombus shape inclined with respect to the first direction DR1.
  • Each of the pixels PX may include one or more light-emitting elements 300 that emit light of a specific wavelength band to display a specific color.
  • 20 is a schematic plan view of one pixel of a display device according to an exemplary embodiment.
  • each of the plurality of pixels PX may include a first sub-pixel PX1, a second sub-pixel PX2, and a third sub-pixel PX3.
  • the first sub-pixel PX1 emits light of a first color
  • the second sub-pixel PX2 emits light of a second color
  • the third sub-pixel PX3 emits light of a third color.
  • the first color may be blue
  • the second color may be green
  • the third color may be red
  • each sub-pixel PXn may emit light of the same color.
  • FIG. 20 illustrates that the pixel PX includes three sub-pixels PXn, the present invention is not limited thereto, and the pixel PX may include a larger number of sub-pixels PXn.
  • first, second, etc. are used to refer to each component, but this is used to simply distinguish the components, and does not necessarily mean the corresponding component. That is, the configuration defined as first, second, etc. is not necessarily limited to a specific structure or location, and other numbers may be assigned depending on the case. Accordingly, the numbers assigned to each component may be described through the drawings and the following description, and it is a matter of course that the first component mentioned below may be a second component within the technical idea of the present invention.
  • Each of the sub-pixels PXn of the display device 10 may include an area defined as a light emitting area EMA.
  • the first sub-pixel PX1 is the first emission area EMA1
  • the second sub-pixel PX2 is the second emission area EMA2
  • the third sub-pixel PX3 is the third emission area EMA2.
  • the light-emitting area EMA may be defined as an area in which the light-emitting element 300 included in the display device 10 is disposed to emit light of a specific wavelength band.
  • the light-emitting device 300 includes an active layer 330, and the active layer 330 may emit light of a specific wavelength band without direction.
  • each sub-pixel PXn includes an area in which the light-emitting element 300 is disposed, and is a region adjacent to the light-emitting element 300 and includes a region in which light emitted from the light-emitting element 300 is emitted. can do. Further, the present invention is not limited thereto, and the light emitting area EMA may also include a region in which light emitted from the light emitting device 300 is reflected or refracted by another member to be emitted.
  • the plurality of light-emitting elements 300 may be disposed in each sub-pixel PXn, and may form a light-emitting area EMA including an area in which they are disposed and an area adjacent thereto.
  • each of the sub-pixels PXn of the display device 10 may include a non-emission area defined as an area other than the emission area EMA.
  • the non-emission area may be defined as a region in which the light emitting device 300 is not disposed and the light emitted from the light emitting device 300 does not reach and thus does not emit light.
  • Each sub-pixel PXn of the display device 10 includes a plurality of electrodes 210 and 220, a light emitting element 300, a plurality of banks 410, 420, 430 (shown in FIG. 22), and at least one insulating layer ( 510, 520, 550 (shown in FIG. 22) may be included.
  • the plurality of electrodes 210 and 220 may be electrically connected to the light emitting devices 300 and may receive a predetermined voltage so that the light emitting device 300 emits light of a specific wavelength range. In addition, at least a portion of each of the electrodes 210 and 220 may be utilized to form an electric field in the sub-pixel PXn to align the light emitting device 300.
  • the plurality of electrodes 210 and 220 may include a first electrode 210 and a second electrode 220.
  • the first electrode 210 may be a pixel electrode separated for each sub-pixel PXn
  • the second electrode 220 may be a common electrode connected in common along each sub-pixel PXn.
  • One of the first electrode 210 and the second electrode 220 may be an anode electrode of the light emitting device 300, and the other may be a cathode electrode of the light emitting device 300.
  • the present invention is not limited thereto, and vice versa.
  • the first electrode 210 and the second electrode 220 extend in the first direction DR1 and are disposed in the first direction DR1 in the electrode stem portions 210S and 220S and the electrode stem portions 210S and 220S, respectively. It may include at least one electrode branch portion 210B and 220B extending and branching in the second direction DR2, which is a direction crossing the.
  • the first electrode 210 extends in the first direction DR1 and is branched from the first electrode stem 210S and the first electrode stem 210S and extends in the second direction DR2. It may include a first electrode branch portion 210B.
  • Both ends of the first electrode stem 210S of an arbitrary pixel are spaced apart between the sub-pixels PXn and terminate, but the adjacent sub-pixels in the same row (e.g., adjacent in the first direction DR1)
  • the first electrode stem part 210S may be substantially on the same straight line. Since both ends of the first electrode stem portions 210S disposed in each sub-pixel PXn are spaced apart from each other, different electrical signals may be applied to each of the first electrode branch portions 210B, and the first electrode branch portions ( 210B) can each be driven separately.
  • the first electrode branch portion 210B is branched from at least a portion of the first electrode stem portion 210S and is disposed to extend in the second direction DR2, and the second electrode branch portion 210B is disposed to face the first electrode stem portion 210S. It may be terminated in a state spaced apart from the electrode stem part 220S.
  • the second electrode 220 extends in the first direction DR1 and is spaced apart from the first electrode stem portion 210S and the second direction DR2 to face the second electrode stem portion 220S and the second electrode stem portion.
  • a second electrode branch portion 220B branched at 220S and extending in the second direction DR2 may be included.
  • the second electrode stem portion 220S may be connected to the second electrode stem portion 220S of another sub-pixel PXn whose other end portion is adjacent in the first direction DR1. That is, unlike the first electrode stem portion 210S, the second electrode stem portion 220S extends in the first direction DR1 and may be disposed to cross each sub-pixel PXn.
  • the second electrode stem 220S crossing each sub-pixel PXn is formed at the outer portion of the display area DA where each pixel PX or the sub-pixels PXn is disposed, or in the non-display area NDA. It can be connected to a portion extending in the direction.
  • the second electrode branch portion 220B may be spaced apart from and faced with the first electrode branch portion 210B, and may be terminated while being spaced apart from the first electrode stem portion 210S.
  • the second electrode branch portion 220B may be connected to the second electrode stem portion 220S, and an end portion in an extended direction may be disposed in the sub-pixel PXn in a state spaced apart from the first electrode stem portion 210S. .
  • first electrode branch portions 210B are disposed in each sub-pixel PXn, and one second electrode branch portion 220B is disposed therebetween, but is not limited thereto.
  • first electrode 210 and the second electrode 220 do not necessarily have only a shape extending in one direction, and may be disposed in various structures.
  • the first electrode 210 and the second electrode 220 may have a partially curved or bent shape, and one electrode may be disposed to surround the other electrode.
  • the first electrode 210 and the second electrode 220 are at least partially spaced apart from each other to face each other, so that if a space in which the light emitting element 300 is disposed is formed therebetween, the structure or shape in which they are disposed is not particularly limited. I can.
  • first electrode 210 and the second electrode 220 may each pass through a contact hole, for example, a first electrode contact hole CNTD and a second electrode contact hole CNTS, respectively, through the circuit element layer of the display device 10.
  • PAL shown in Fig. 22
  • a first electrode contact hole CNTD is formed for each first electrode stem 210S of each sub-pixel PXn
  • a second electrode contact hole CNTS crosses each sub-pixel PXn. It is shown that only one is formed in the second electrode stem 220S.
  • the present invention is not limited thereto, and in some cases, the second electrode contact hole CNTS may also be formed for each sub-pixel PXn.
  • the plurality of banks 410, 420, and 430 are external banks 430 disposed at a boundary between each sub-pixel PXn, and disposed under each electrode 210, 220 adjacent to the center of each sub-pixel PXn.
  • a plurality of internal banks 410 and 420 may be included. Although the plurality of internal banks 410 and 420 are not shown in the drawing, the first internal bank 410 and the second internal bank 420 are respectively under the first electrode branch part 210B and the second electrode branch part 220B. ) Can be placed. Description of these will be described later with reference to other drawings.
  • the outer bank 430 may be disposed at a boundary between each sub-pixel PXn. Each end portion of the plurality of first electrode stem portions 210S may be spaced apart from each other with respect to the external bank 430 to end.
  • the outer bank 430 may extend in the second direction DR2 and may be disposed at the boundary of the sub-pixels PXn arranged in the first direction DR1. However, the present invention is not limited thereto, and the outer bank 430 may be disposed at the boundary of the sub-pixels PXn extending in the first direction DR1 and arranged in the second direction DR2.
  • the outer bank 430 may include the same material as the inner banks 410 and 420 and may be formed at the same time in one process.
  • the plurality of light emitting devices 300 may be disposed between the first electrode 210 and the second electrode 220. As shown in the drawing, the light emitting devices 300 may be disposed between the first electrode branch portion 210B and the second electrode branch portion 220B. At least some of the plurality of light emitting devices 300 may have one end electrically connected to the first electrode 210 and the other end electrically connected to the second electrode 220. Both ends of the light-emitting device 300 may be disposed to be placed on the first electrode branch portion 210B and the second electrode branch portion 220B, respectively, but are not limited thereto. In some cases, the light emitting device 300 may be disposed between both ends so as not to overlap with the first electrode 210 and the second electrode 220.
  • the plurality of light emitting devices 300 are disposed to be spaced apart from each other between the electrodes 210 and 220 and may be aligned substantially parallel to each other.
  • the interval at which the light-emitting elements 300 are separated is not particularly limited.
  • a plurality of light-emitting devices 300 may be arranged adjacent to each other to form a group, and other plurality of light-emitting devices 300 may be grouped in a state spaced apart at a predetermined interval, and have non-uniform density but oriented in one direction. Can also be aligned.
  • the light-emitting element 300 has a shape extending in one direction, and the direction in which each electrode, for example, the first electrode branch 210B and the second electrode branch 220B, is extended and the light emitting device
  • the direction in which 300 extends may be substantially vertical.
  • the present invention is not limited thereto, and the light emitting device 300 may be disposed at an angle without being perpendicular to the direction in which the first electrode branch portion 210B and the second electrode branch portion 220B extend.
  • the light-emitting device 300 may include an active layer 330 including different materials to emit light of different wavelength bands to the outside.
  • the display device 10 may include light emitting devices 300 that emit light of different wavelength bands.
  • 21 is a schematic cross-sectional view of a display device according to an exemplary embodiment.
  • the display device 10 includes a first light-emitting element 301 disposed in a first sub-pixel PX(1), a second light-emitting element 302 disposed in a second sub-pixel PX2, and A third light emitting device 303 disposed in the third sub-pixel PX3 may be included.
  • the first light emitting device 301, the second light emitting device 302, and the third light emitting device 303 have the same structure as the light emitting device 300 of FIG. 1, but may have different diameters.
  • the diameter WA of the first light emitting device 301 may be smaller than the diameters WB and WC of the second light emitting device 302 and the third light emitting device 303, and the second light emitting device
  • the diameter WB of the 302 may be smaller than the diameter WC of the third light emitting element 303. That is, the first light-emitting element 301, the second light-emitting element 302, and the third light-emitting element 303 may be sequentially increased in diameter.
  • the first light emitting device 301 includes an active layer 330 that emits first light L1 having a center wavelength band of a first wavelength
  • the second light emitting device 302 includes a second light emitting device 302 having a center wavelength band of a second wavelength.
  • 2 Includes an active layer 330 that emits light L2
  • the third light emitting device 303 may include an active layer 330 that emits third light L3 having a third wavelength in a center wavelength band.
  • the light emitting device 300 may emit light of different colors according to a material included in the active layer 330 disposed on the first portion NR1 of the first semiconductor layer 310.
  • the first portion NR1 of the first semiconductor layer 310 has different lattice constants.
  • the active layer 330 containing a specific material may be formed on the first semiconductor layer 310 having a specific lattice constant, and the first semiconductor layer 310 has a different lattice constant according to the diameter of the first portion NR1.
  • the first light emitting device 301 including the active layer 330 that emits the first light L1 includes an active layer 330 that emits the second light L2 or the third light L3. It may have a diameter smaller than that of the included second light emitting device 302 or the third light emitting device 303.
  • the diameter WB of the second light emitting device 302 may be smaller than the diameter WC of the third light emitting device 303.
  • the display device 10 includes a light emitting device including an active layer 330 that emits light of different colors, such as a first light emitting device 301, a second light emitting device 302, and a third light emitting device. (303) may be included.
  • the first light-emitting element 301, the second light-emitting element 302, and the third light-emitting element 303 are active layers that emit first light L1, second light L2, and third light L3, respectively. 330) may be included.
  • the first light L1 is blue light having a central wavelength band ranging from 450 nm to 495 nm
  • the second light L2 is green light having a central wavelength band ranging from 495 nm to 570 nm
  • the third light (L3) may be red light having a central wavelength band ranging from 620 nm to 752 nm.
  • the first light L1, the second light L2, and the third light L3 may be light of different colors or light of the same color, but the center wavelength band may be different from the above range.
  • the display device 10 may include a first insulating layer 510 covering at least a portion of the first electrode 210 and the second electrode 220.
  • the first insulating layer 510 may be disposed on each sub-pixel PXn of the display device 10.
  • the first insulating layer 510 may be disposed to substantially cover each sub-pixel PXn entirely, and may extend and be disposed in other adjacent sub-pixels PXn.
  • the first insulating layer 510 may be disposed to cover at least a portion of the first electrode 210 and the second electrode 220.
  • the first insulating layer 510 is a part of the first electrode 210 and the second electrode 220, specifically, the first electrode branch portion 210B and the second electrode branch portion 220B. It can be arranged to expose some areas of the.
  • the display device 10 includes a circuit element layer PAL positioned under each of the electrodes 210 and 220, and at least a portion of each of the electrodes 210 and 220 and the light emitting element 300.
  • a second insulating layer 520 shown in FIG. 22
  • a passivation layer 550 shown in FIG. 22
  • FIG. 22 is a cross-sectional view taken along lines Xa-Xa', Xb-Xb', and Xc-Xc' of FIG. 20.
  • 22 illustrates only a cross section of the first sub-pixel PX1, but the same may be applied to the other pixel PX or the sub-pixel PXn. 22 is a cross-sectional view illustrating one end and the other end of the light emitting device 300.
  • the display device 10 may include a circuit device layer PAL and an emission layer EML.
  • the circuit element layer PAL includes the substrate 110, the buffer layer 115, the light blocking layer BML, the first and second transistors 120 and 140, and the emission layer EML is the first and second transistors. It may include a plurality of electrodes 210 and 220 disposed above the 120 and 140, a light emitting device 300, and a plurality of insulating layers 510, 520, 550, and the like.
  • the substrate 110 may be an insulating substrate.
  • the substrate 110 may be made of an insulating material such as glass, quartz, or polymer resin. Further, the substrate 110 may be a rigid substrate, but may be a flexible substrate capable of bending, folding, rolling, or the like.
  • the light blocking layer BML may be disposed on the substrate 110.
  • the light blocking layer BML may include a first light blocking layer BML1 and a second light blocking layer BML2.
  • the first light blocking layer BML1 may be electrically connected to the first drain electrode 123 of the first transistor 120 to be described later.
  • the second light blocking layer BML2 may be electrically connected to the second drain electrode 143 of the second transistor 140.
  • the first light blocking layer BML1 and the second light blocking layer BML2 overlap with the first active material layer 126 of the first transistor 120 and the second active material layer 146 of the second transistor 140, respectively Are arranged to be
  • the first and second light blocking layers BML1 and BML2 may include a light-blocking material to prevent light from entering the first and second active material layers 126 and 146.
  • the first and second light blocking layers BML1 and BML2 may be formed of an opaque metal material that blocks light transmission.
  • the present invention is not limited thereto, and in some cases, the light blocking layer BML may be omitted.
  • the buffer layer 115 is disposed on the light blocking layer BML and the substrate 110.
  • the buffer layer 115 may be disposed to cover the entire substrate 110 including the light blocking layer BML.
  • the buffer layer 115 may prevent diffusion of impurity ions, prevent penetration of moisture or outside air, and may perform a surface planarization function.
  • the buffer layer 115 may insulate the light blocking layer BML and the first and second active material layers 126 and 146 from each other.
  • a semiconductor layer is disposed on the buffer layer 115.
  • the semiconductor layer may include a first active material layer 126 of the first transistor 120, a second active material layer 146 of the second transistor 140, and an auxiliary layer 163.
  • the semiconductor layer may include polycrystalline silicon, single crystal silicon, or oxide semiconductor.
  • the first active material layer 126 may include a first doped region 126a, a second doped region 126b, and a first channel region 126c.
  • the first channel region 126c may be disposed between the first doped region 126a and the second doped region 126b.
  • the second active material layer 146 may include a third doped region 146a, a fourth doped region 146b, and a second channel region 146c.
  • the second channel region 146c may be disposed between the third doped region 146a and the fourth doped region 146b.
  • the first active material layer 126 and the second active material layer 146 may include polycrystalline silicon. Polycrystalline silicon may be formed by crystallizing amorphous silicon.
  • the crystallization method examples include RTA (Rapid thermal annealing) method, SPC (Solid phase crystallization) method, ELA (Excimer laser annealing) method, MILC (Metal induced crystallization) method, SLS (Sequential lateral solidification) method, etc. It is not limited thereto.
  • the first active material layer 126 and the second active material layer 146 may include single crystal silicon, low-temperature polycrystalline silicon, amorphous silicon, or the like.
  • the first doped region 126a, the second doped region 126b, the third doped region 146a, and the fourth doped region 146b are formed of the first active material layer 126 and the second active material layer 146. Some regions may be regions doped with impurities. However, it is not limited thereto.
  • a first gate insulating layer 150 is disposed on the semiconductor layer.
  • the first gate insulating layer 150 may be disposed to cover the buffer layer 115 including a semiconductor layer.
  • the first gate insulating layer 150 may function as a gate insulating layer of the first and second transistors 120 and 140.
  • a first conductive layer is disposed on the first gate insulating layer 150.
  • the first conductive layer is a first gate electrode 121 disposed on the first active material layer 126 of the first transistor 120 on the first gate insulating layer 150 and a second active layer of the second transistor 140
  • a second gate electrode 141 disposed on the material layer 146 and a power line 161 disposed on the auxiliary layer 163 may be included.
  • the first gate electrode 121 overlaps the first channel region 126c of the first active material layer 126
  • the second gate electrode 141 is a second channel region of the second active material layer 146 ( 146c).
  • An interlayer insulating layer 170 is disposed on the first conductive layer.
  • the interlayer insulating layer 170 may function as an interlayer insulating layer.
  • the interlayer insulating layer 170 may include an organic insulating material and may perform a surface planarization function.
  • a second conductive layer is disposed on the interlayer insulating layer 170.
  • the second conductive layer includes a first drain electrode 123 and a first source electrode 124 of the first transistor 120, and a second drain electrode 143 and a second source electrode 144 of the second transistor 140. , And a power electrode 162 disposed on the power line 161.
  • the first drain electrode 123 and the first source electrode 124 are formed in the first doped region of the first active material layer 126 through a contact hole penetrating the interlayer insulating layer 170 and the first gate insulating layer 150. 126a) and the second doped region 126b, respectively.
  • the second drain electrode 143 and the second source electrode 144 are formed in a third doped region of the second active material layer 146 through a contact hole penetrating the interlayer insulating layer 170 and the first gate insulating layer 150. 146a) and the fourth doped region 146b, respectively.
  • the first drain electrode 123 and the second drain electrode 143 may be electrically connected to the first light blocking layer BML1 and the second light blocking layer BML2, respectively, through another contact hole.
  • the via layer 200 is disposed on the second conductive layer.
  • the via layer 200 may include an organic insulating material and may perform a surface planarization function.
  • a plurality of banks 410, 420, 430, a plurality of electrodes 210, 220, and a light emitting device 300 may be disposed on the via layer 200.
  • the plurality of banks 410, 420, and 430 include inner banks 410 and 420 that are spaced apart from each other in each sub-pixel PXn and an outer bank 430 that is disposed at the boundary of neighboring sub-pixels PXn. can do.
  • the external bank 430 has a function of preventing ink from crossing the boundary of the sub-pixel PXn when the display device 10 is manufactured, when the light emitting device 300 sprays dispersed ink using an inkjet printing device. Can be done. However, it is not limited thereto.
  • the plurality of internal banks 410 and 420 may include a first internal bank 410 and a second internal bank 420 disposed adjacent to the center of each sub-pixel PXn.
  • the first internal bank 410 and the second internal bank 420 are disposed to face each other while being spaced apart.
  • the first electrode 210 may be disposed on the first inner bank 410 and the second electrode 220 may be disposed on the second inner bank 420. Referring to FIGS. 20 and 22, it may be understood that a first electrode branch portion 210B is disposed on the first internal bank 410 and a second electrode branch portion 220B is disposed on the second internal bank 420. .
  • the first internal bank 410 and the second internal bank 420 may be disposed to extend in the second direction DR2 within each sub-pixel PXn. Although not shown in the drawing, as the first internal bank 410 and the second internal bank 420 extend in the second direction DR2, they may extend toward the neighboring sub-pixel PXn in the second direction DR2. I can. However, the present invention is not limited thereto, and the first internal bank 410 and the second internal bank 420 may be disposed for each sub-pixel PXn to form a pattern on the front surface of the display device 10.
  • the plurality of banks 410, 420, and 430 may include polyimide (PI), but are not limited thereto.
  • the first internal bank 410 and the second internal bank 420 may have a structure in which at least a portion of the via layer 200 protrudes.
  • the first inner bank 410 and the second inner bank 420 may protrude upward based on a plane on which the light emitting element 300 is disposed, and at least a portion of the protruded portion may have an inclination.
  • the protruding shapes of the first inner bank 410 and the second inner bank 420 are not particularly limited.
  • the plurality of electrodes 210 and 220 may be disposed on the via layer 200 and the internal banks 410 and 420. As described above, each of the electrodes 210 and 220 includes electrode stem portions 210S and 220S and electrode branch portions 210B and 220B.
  • Line Xa-Xa' of FIG. 20 represents the first electrode stem portion 210S
  • line Xb-Xb' of FIG. 20 represents the first electrode branch portion 210B and the second electrode branch portion 220B
  • the Xc-Xc' line is a line that crosses the second electrode stem 220S. That is, the first electrode 210 disposed in the Xa-Xa' area of FIG.
  • the electrode 220 is a first electrode branch portion 210B and a second electrode branch portion 220B, respectively, and the second electrode 220 disposed in the Xc-Xc' region of FIG. 22 is a second electrode stem portion 220S.
  • Each of the electrode stem portions 210S and 220S and each of the electrode branch portions 210B and 220B may form the first electrode 210 and the second electrode 220.
  • Part of the first electrode 210 and the second electrode 220 may be disposed on the via layer 200, and some regions may be disposed on the first inner bank 410 and the second inner bank 420. have.
  • the first electrode stem portion 210S of the first electrode 210 and the second electrode stem portion 220S of the second electrode 220 extend in the first direction DR1
  • the bank 410 and the second internal bank 420 may extend in the second direction DR2 and may also be disposed in the sub-pixel PXn adjacent to the second direction DR2.
  • the first electrode stem 210S and the second electrode stem 220S extending in the first direction DR1 of the first electrode 210 and the second electrode 220 It may partially overlap with the bank 410 and the second internal bank 420.
  • the present invention is not limited thereto, and the first electrode stem portion 210S and the second electrode stem portion 220S may not overlap with the first inner bank 410 and the second inner bank 420.
  • a first electrode contact hole CNDT partially exposing the first drain electrode 123 of the first transistor 120 through the via layer 200 in the first electrode stem 210S of the first electrode 210 Can be formed.
  • the first electrode 210 may contact the first drain electrode 123 through the first electrode contact hole CNTD.
  • the first electrode 210 is electrically connected to the first drain electrode 123 of the first transistor 120 to receive a predetermined electric signal.
  • the second electrode stem portion 220S of the second electrode 220 may extend in one direction and may be disposed in a non-emission area where the light-emitting elements 300 are not disposed.
  • a second electrode contact hole CNTS may be formed in the second electrode stem 220S to penetrate through the via layer 200 to expose a part of the power electrode 162.
  • the second electrode 220 may contact the power electrode 162 through the second electrode contact hole CNTS.
  • the second electrode 220 may be electrically connected to the power electrode 162 to receive a predetermined electric signal from the power electrode 162.
  • a partial region of the first electrode 210 and the second electrode 220 is a first internal bank 410 and a second internal bank ( 420).
  • the first electrode branch portion 210B of the first electrode 210 is disposed to cover the first internal bank 410
  • the second electrode branch portion 220B of the second electrode 220 is formed in the second internal bank ( It may be disposed to cover the 420. Since the first internal bank 410 and the second internal bank 420 are disposed to be spaced apart from each other at the center of each sub-pixel PXn, the first electrode branch 210B and the second electrode branch 220B are also They can be arranged spaced apart.
  • a plurality of light-emitting elements 300 are provided in a region between the first electrode 210 and the second electrode 220, that is, in a space where the first electrode branch portion 210B and the second electrode branch portion 220B are spaced apart and face each other. Can be placed.
  • each of the electrodes 210 and 220 may include a transparent conductive material.
  • each of the electrodes 210 and 220 may include a material such as Indium Tin Oxide (ITO), Indium Zinc Oxide (IZO), and Indium Tin-Zinc Oxide (ITZO), but is not limited thereto.
  • each of the electrodes 210 and 220 may include a conductive material having high reflectivity.
  • each of the electrodes 210 and 220 may include a metal such as silver (Ag), copper (Cu), or aluminum (Al) as a material having a high reflectance. In this case, light incident on each of the electrodes 210 and 220 may be reflected to emit light in the upper direction of each sub-pixel PXn.
  • the electrodes 210 and 220 may have a structure in which one or more layers of a transparent conductive material and a metal layer having a high reflectivity are stacked, or may be formed as a single layer including them.
  • each of the electrodes 210 and 220 has a stacked structure of ITO/silver (Ag)/ITO/IZO, or an alloy containing aluminum (Al), nickel (Ni), lanthanum (La), etc. Can be However, it is not limited thereto.
  • the first insulating layer 510 is disposed on the via layer 200, the first electrode 210 and the second electrode 220.
  • the first insulating layer 510 is disposed to partially cover the first electrode 210 and the second electrode 220.
  • the first insulating layer 510 is disposed to cover most of the upper surfaces of the first electrode 210 and the second electrode 220, but may expose a portion of the first electrode 210 and the second electrode 220.
  • the first insulating layer 510 includes a portion of the top surfaces of the first electrode 210 and the second electrode 220, for example, the top surface of the first electrode branch 210B disposed on the first internal bank 410 and the second electrode.
  • the first insulating layer 510 is substantially formed entirely on the via layer 200, and may include an opening partially exposing the first electrode 210 and the second electrode 220.
  • the opening of the first insulating layer 510 may be positioned so that relatively flat top surfaces of the first electrode 210 and the second electrode 220 are exposed.
  • a step may be formed between the first insulating layer 510 and the second electrode 220 so that a portion of the upper surface thereof is depressed.
  • the first insulating layer 510 includes an inorganic insulating material, and the first insulating layer 510 disposed to cover the first electrode 210 and the second electrode 220 is disposed below. A part of the upper surface may be depressed by the step of the member.
  • the light emitting device 300 disposed on the first insulating layer 510 between the first electrode 210 and the second electrode 220 may form an empty space between the recessed upper surfaces of the first insulating layer 510. I can.
  • the light emitting device 300 may be disposed to be partially spaced apart from the top surface of the first insulating layer 510, and a material constituting the second insulating layer 520 to be described later may be filled in the space.
  • the first insulating layer 510 may form a flat top surface so that the light emitting device 300 is disposed.
  • the upper surface may extend in one direction toward the first electrode 210 and the second electrode 220 and may end at the inclined side of the first electrode 210 and the second electrode 220. That is, the first insulating layer 510 may be disposed in a region where each of the electrodes 210 and 220 overlaps the inclined side surfaces of the first internal bank 410 and the second internal bank 420.
  • the contact electrodes 261 and 262 to be described later contact the exposed regions of the first electrode 210 and the second electrode 220, and the end of the light emitting element 300 on the flat upper surface of the first insulating layer 510 You can smoothly contact.
  • the first insulating layer 510 may protect the first electrode 210 and the second electrode 220 and insulate them from each other. In addition, it is possible to prevent the light emitting device 300 disposed on the first insulating layer 510 from being damaged by direct contact with other members.
  • the shape and structure of the first insulating layer 510 is not limited thereto.
  • the light emitting device 300 may be disposed on the first insulating layer 510 between the electrodes 210 and 220.
  • at least one light emitting device 300 may be disposed on the first insulating layer 510 disposed between the respective electrode branches 210B and 220B.
  • the present invention is not limited thereto, and although not shown in the drawing, at least some of the light emitting devices 300 disposed in each sub-pixel PXn may be disposed in a region other than between the respective electrode branches 210B and 220B.
  • the light emitting device 300 may be disposed at a position where a partial region overlaps the electrodes 210 and 220.
  • the light-emitting element 300 is disposed on each end of the first electrode branch portion 210B and the second electrode branch portion 220B facing each other, and the respective electrodes 210 and 220 through the contact electrodes 261 and 262 Can be electrically connected.
  • light-emitting elements 300 emitting light L1, L2, and L3 of different wavelengths may be disposed in each sub-pixel PXn.
  • first sub-pixel PX1 in which the first light emitting element 301 is disposed is shown, but it is obvious that the same can be applied to the second sub-pixel PX2 and the third sub-pixel PX3. .
  • a plurality of layers may be disposed in a horizontal direction on the via layer 200.
  • the light emitting element 300 of the display device 10 may be disposed so that the direction in which the body portion 300A extends and the via layer 200 are parallel.
  • the light-emitting device 300 includes an insulating film 380 in a cross-section, a second electrode layer 372 or a first electrode layer 371, a second semiconductor layer 320, an active layer 330, and a first semiconductor on the first insulating layer 510.
  • the layers 310 may be sequentially disposed perpendicular to the via layer 200.
  • the light-emitting device 300 disposed in the display device 10 is a first portion NR1 of the first semiconductor layer 310 in cross section. It can have a symmetrical structure around. That is, with respect to the first semiconductor layer 310, the active layer 330, the second semiconductor layer 320, the second electrode layer 372, or the first electrode layer 371 increases in a direction perpendicular to the via layer 200.
  • the insulating layers 380 may be sequentially stacked. However, it is not limited thereto. The order in which the plurality of layers of the light-emitting element 300 are arranged may be in the opposite direction. In some cases, when the light-emitting element 300 has a different structure, the plurality of layers are arranged in a direction horizontal to the via layer 200. It can also be placed.
  • the insulating layer 380 of the light emitting device 300 is removed, and the insulating layer 380 is removed to form the first electrode layer 371 and the second electrode layer 372. May be partially exposed.
  • the insulating layer 380 may be partially removed.
  • the exposed first electrode layer 371 may contact a second contact electrode 262 to be described later, and the exposed second electrode layer 372 may contact the first contact electrode 261.
  • the first contact electrode 261 and the second contact electrode 262 are Even if the second electrode layer 372 and the first electrode layer 371 are in contact, they may not be electrically connected to each other.
  • the light emitting device 300 includes a first end 300B having an inclined side surface and a second end 300C extending with a narrower width than the body part 300A, based on the body part 300A.
  • a side surface of the main body portion 300A partially contacts the first insulating layer 510, and the first end 300B and the second end 300C ) May be spaced apart from the first insulating layer 510.
  • a second insulating layer 520 may be further disposed in a region in which the body portion 300A, the first end 300B, and the second end 300C of the light emitting device 300 are spaced apart from the first insulating layer 510. have.
  • the second insulating layer 520 may be partially disposed on the light emitting device 300.
  • the second insulating layer 520 may be disposed to partially surround the outer surface of the light emitting device 300.
  • the second insulating layer 520 may protect the light emitting device 300 and at the same time perform a function of fixing the light emitting device 300 in a manufacturing process of the display device 10.
  • some of the materials of the second insulating layer 520 may be disposed between the lower surface of the light emitting device 300 and the first insulating layer 510.
  • the second insulating layer 520 may be formed to fill a space between the first insulating layer 510 and the light emitting element 300 formed during the manufacturing process of the display device 10. Accordingly, the second insulating layer 520 may be formed to surround the outer surface of the light emitting device 300.
  • the second insulating layer 520 may be disposed to extend in the second direction DR2 between the first electrode branch portion 210B and the second electrode branch portion 220B on a plane.
  • the second insulating layer 520 may have a planar island shape or a linear shape on the via layer 200.
  • the contact electrodes 261 and 262 are disposed on each of the electrodes 210 and 220 and the second insulating layer 520.
  • the first contact electrode 261 and the second contact electrode 262 may be disposed spaced apart from each other on the second insulating layer 520.
  • the second insulating layer 520 may insulate each other so that the first contact electrode 261 and the second contact electrode 262 do not directly contact each other.
  • the plurality of contact electrodes 261 and 262 may be disposed to extend in the second direction DR2 on a plane, but may be disposed to be spaced apart from each other in the first direction DR1.
  • the contact electrodes 261 and 262 may contact at least one end of the light emitting element 300, and the contact electrodes 261 and 262 are electrically connected to the first electrode 210 or the second electrode 220 to be electrically The signal can be applied.
  • the contact electrodes 261 and 262 may include a first contact electrode 261 and a second contact electrode 262.
  • the first contact electrode 261 is disposed on the first electrode branch portion 210B, contacts one end of the light emitting element 300, and the second contact electrode 262 is on the second electrode branch portion 220B. It is disposed, and may contact the other end of the light-emitting device 300.
  • the first contact electrode 261 may contact a partial exposed area of the first electrode 210 on the first internal bank 410, and the second contact electrode 262 is formed on the second internal bank 420. 2
  • the electrode 220 may be in contact with an exposed partial area.
  • the contact electrodes 261 and 262 may transmit electric signals transmitted from the respective electrodes 210 and 220 to the light emitting device 300.
  • the contact electrodes 261 and 262 may include a conductive material.
  • it may include ITO, IZO, ITZO, aluminum (Al), and the like. However, it is not limited thereto.
  • the passivation layer 550 may be disposed on the first contact electrode 261, the second contact electrode 262, and the second insulating layer 520.
  • the passivation layer 550 may function to protect members disposed on the via layer 200 from an external environment.
  • first insulating layer 510, second insulating layer 520, and passivation layer 550 may include an inorganic insulating material or an organic insulating material.
  • first insulating layer 510, the second insulating layer 520, and the passivation layer 550 are silicon oxide (SiOx), silicon nitride (SiNx), silicon oxynitride (SiOxNy), and aluminum oxide ( Al2O3), aluminum nitride (AlN), and the like may contain inorganic insulating materials.
  • the first insulating layer 510, the second insulating layer 520 and the passivation layer 550 are organic insulating materials, such as acrylic resin, epoxy resin, phenol resin, polyamide resin, polyimide resin, unsaturated polyester resin. , Polyphenylene resin, polyphenylene sulfide resin, benzocyclobutene, cardo resin, siloxane resin, silsesquioxane resin, polymethyl methacrylate, polycarbonate, polymethyl methacrylate-polycarbonate synthetic resin, etc. I can. However, it is not limited thereto.
  • the display device 10 may include a greater number of insulating layers. According to an exemplary embodiment, the display device 10 may further include a third insulating layer 530 disposed to protect the first contact electrode 261.
  • FIG. 23 is a cross-sectional view of a display device according to another exemplary embodiment.
  • the display device 10_1 may further include a third insulating layer 530_1 disposed on the first contact electrode 261_1.
  • the display device 10_1 according to the present exemplary embodiment further includes a third insulating layer 530_1, and at least a portion of the second contact electrode 262_2 is disposed on the third insulating layer 530_1.
  • the display device 10_1 of FIG. 23 is disposed on the first contact electrode 261_1 and includes a third insulating layer 530_1 that electrically insulates the first contact electrode 261_1 and the second contact electrode 262_1 from each other.
  • the third insulating layer 530_1 is disposed so as to cover the first contact electrode 261_1, but does not overlap with a partial area of the light emitting element 300 so that the light emitting element 300 can be connected to the second contact electrode 262_1.
  • the third insulating layer 530_1 may partially contact the first contact electrode 261_1 and the second insulating layer 520_1 on the upper surface of the second insulating layer 520_1.
  • the third insulating layer 530_1 may be disposed on the second insulating layer 520_1 to cover one end of the first contact electrode 261_1. Accordingly, the third insulating layer 530_1 may protect the first contact electrode 261_1 and electrically insulate it from the second contact electrode 262_1.
  • a side surface of the third insulating layer 530_1 in a direction in which the second contact electrode 262_1 is disposed may be aligned with a side surface of the second insulating layer 520_1.
  • the third insulating layer 530_1 may include an inorganic insulating material like the first insulating layer 510.
  • the first contact electrode 261_1 may be disposed between the first electrode 210_1 and the third insulating layer 530_1, and the second contact electrode 262_1 may be disposed on the third insulating layer 530_1.
  • the second contact electrode 262_2 may partially contact the first insulating layer 510_1, the second insulating layer 520_1, the third insulating layer 530_1, the second electrode 220_1, and the light emitting element 300. have.
  • One end of the second contact electrode 262_1 in the direction in which the first electrode 210_1 is disposed may be disposed on the third insulating layer 530_1.
  • the passivation layer 550_1 may be disposed on the third insulating layer 530_1 and the second contact electrode 262_1 to protect them. Hereinafter, redundant descriptions will be omitted.
  • the display device 10 may not have a shape in which the first electrode 210 and the second electrode 220 necessarily extend in one direction.
  • the shape of the first electrode 210 and the second electrode 220 of the display device 10 is not particularly limited as long as they are spaced apart from each other to provide a space in which the light emitting elements 300 are disposed.
  • 24 is a plan view illustrating one pixel of a display device according to another exemplary embodiment.
  • the first electrode 210_2 and the second electrode 220_2 of the display device 10_2 has a curved shape, and the first electrode 210_2 has a curved shape.
  • the region may be spaced apart from and opposite to the curved region of the second electrode 220_2.
  • the display device 10_2 according to the present exemplary embodiment is different from the display device 10 of FIG. 21 in that the first electrode 210_2 and the second electrode 220_2 have different shapes.
  • overlapping descriptions will be omitted and will be described focusing on differences.
  • the first electrode 210_2 of the display device 10_2 of FIG. 24 may include a plurality of holes HOL.
  • the first electrode 210_2 may include a first hole HOL1, a second hole HOL2, and a third hole HOL3 arranged along the second direction DR2. have.
  • the present invention is not limited thereto, and the first electrode 210_2 may include a larger number of holes HOL, a smaller number, or only one hole HOL.
  • a description will be made by illustrating that the first electrode 210_2 includes the first hole HOL1, the second hole HOL2, and the third hole HOL3.
  • each of the first hole HOL1, the second hole HOL2, and the third hole HOL3 may have a circular planar shape.
  • the first electrode 210_2 may include a curved region formed by each of the holes HOL, and may face the second electrode 220_2 in the curved region.
  • this is exemplary and is not limited thereto.
  • Each of the first hole HOL1, the second hole HOL2, and the third hole HOL3 is not limited in shape as long as it can provide a space in which the second electrode 220_2 is disposed, as described later, For example, it may have a planar shape such as an ellipse, a polygon of a rectangle or more.
  • a plurality of second electrodes 220_2 may be disposed in each sub-pixel PXn.
  • three second electrodes 220_2 may be disposed corresponding to the first to third holes HOL1, HOL2, and HOL3 of the first electrode 210_2.
  • the second electrode 220_2 may be positioned in each of the first to third holes HOL1, HOL2, and HOL3, and may be surrounded by the first electrode 210_2.
  • the holes HOL of the first electrode 210_2 have a curved outer surface
  • the second electrodes 220_2 correspondingly disposed in the hole HOL of the first electrode 210_2 have an outer surface. It may have this curved shape and may be spaced apart from and face the first electrode 210_2.
  • the first electrode 210_2 may include holes HOL having a circular shape in plan view
  • the second electrode 220_2 may have a circular shape in plan view.
  • the first electrode 210_2 may face the curved surface of the region in which the hole HOL is formed is spaced apart from the curved outer surface of the second electrode 220_2.
  • the first electrode 210_2 may be disposed to surround the outer surface of the second electrode 220_2.
  • the light emitting devices 300 may be disposed between the first electrode 210_2 and the second electrode 220_2.
  • the display device 10_2 according to the present exemplary embodiment includes a second electrode 220_2 having a circular shape and a first electrode 210_2 disposed to surround the second electrode 220_2, and the plurality of light emitting devices 300 are second electrodes. It may be arranged along the outer surface of (220_2).
  • the light-emitting elements 300 have a shape extending in one direction, the light-emitting elements 300 arranged along the curved outer surface of the second electrode 220_2 in each sub-pixel PXn are extended.
  • the directions may be arranged to face different directions.
  • Each of the sub-pixels PXn may have various emission directions according to a direction in which the extended direction of the light emitting device 300 is directed.
  • the first electrode 210_2 and the second electrode 220_2 are arranged to have a curved shape, so that the light emitting elements 300 disposed therebetween face different directions. It is disposed, and the side visibility of the display device 10_2 may be improved.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

발광 소자, 이의 제조 방법 및 표시 장치가 제공된다. 발광 소자는 적어도 일부 영역이 일 방향으로 연장되고, 제1 단부, 제2 단부 및 상기 제1 단부 및 상기 제2 단부 사이의 본체부를 포함하는 반도체 코어, 상기 반도체 코어의 제2 단부를 둘러싸도록 배치된 제1 전극층, 적어도 상기 반도체 코어의 제1 단부를 둘러싸도록 배치되고, 상기 제1 전극층과 이격된 제2 전극층 및 상기 반도체 코어, 상기 제1 전극층 및 상기 제2 전극층을 둘러싸도록 배치된 절연막을 포함하고, 상기 반도체 코어의 상기 제2 단부는 상기 본체부보다 직경이 작다.

Description

발광 소자, 이의 제조 방법 및 표시 장치
본 발명은 발광 소자, 이의 제조 방법 및 표시 장치에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 유기발광 표시 장치(Organic Light Emitting Display, OLED), 액정 표시 장치(Liquid Crystal Display, LCD) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치의 화상을 표시하는 장치로서 유기 발광 표시 패널이나 액정 표시 패널과 같은 표시 패널을 포함한다. 그 중, 발광 표시 패널로써, 발광 소자를 포함할 수 있는데, 예를 들어 발광 다이오드(Light Emitting Diode, LED)의 경우, 유기물을 형광 물질로 이용하는 유기 발광 다이오드(OLED), 무기물을 형광물질로 이용하는 무기 발광 다이오드 등이 있다.
본 발명이 해결하고자 하는 과제는 반도체 결정을 성장시켜 제조된 발광 소자에 있어서, 동일한 공정에서 형성되어 서로 이격된 전극층을 포함하는 발광 소자 및 이의 제조 방법을 제공하고자 하는 것이다.
또한, 본 발명이 해결하고자 하는 과제는 상기 발광 소자를 포함하여 서로 다른 전극층에 접촉하는 전극을 포함하는 표시 장치를 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 발광 소자는 적어도 일부 영역이 일 방향으로 연장되고, 제1 단부, 제2 단부 및 상기 제1 단부 및 상기 제2 단부 사이의 본체부를 포함하는 반도체 코어, 상기 반도체 코어의 제2 단부를 둘러싸도록 배치된 제1 전극층, 적어도 상기 반도체 코어의 제1 단부를 둘러싸도록 배치되고, 상기 제1 전극층과 이격된 제2 전극층 및 상기 반도체 코어, 상기 제1 전극층 및 상기 제2 전극층을 둘러싸도록 배치된 절연막을 포함하고, 상기 반도체 코어의 상기 제2 단부는 상기 본체부보다 직경이 작다.
상기 제1 전극층은 상기 본체부와 이격되어 상기 제2 단부의 적어도 일부 영역을 둘러싸고, 상기 제2 전극층은 상기 제1 단부 및 상기 본체부를 둘러쌀 수 있다.
상기 제1 전극층은 상기 본체부와 인접한 일 측의 두께보다 상기 일 측의 반대편 타 측의 두께가 더 클 수 있다.
상기 본체부는 상기 제1 단부와 인접한 영역의 직경이 상기 제2 단부와 인접한 영역의 직경보다 클 수 있다.
상기 제1 단부는 외면이 경사진 형상을 가질 수 있다.
상기 반도체 코어는 제1 반도체층, 상기 제1 반도체층의 적어도 일부 영역을 둘러싸는 활성층 및 상기 활성층과 상기 제1 반도체층의 일부 영역을 둘러싸는 제2 반도체층을 포함하고, 상기 제1 전극층은 상기 제1 반도체층과 접촉하고, 상기 제2 전극층은 상기 제2 반도체층과 접촉할 수 있다.
상기 제1 반도체층은 상기 일 방향으로 연장된 제1 부분, 상기 제1 부분의 일 측에 위치하는 제2 부분 및 상기 제1 부분의 타 측에 위치하여 상기 일 방향으로 연장된 제3 부분을 포함하고, 상기 제2 부분은 외면이 경사진 형상을 가질 수 있다.
상기 제3 부분의 직경은 상기 제1 부분의 직경보다 작고, 상기 제3 부분의 외면은 상기 제1 부분의 외면으로부터 상기 제1 반도체층의 중심을 향해 함몰될 수 있다.
상기 제1 전극층은 상기 제1 부분과 이격되어 상기 제3 부분의 외면의 일부 영역을 둘러싸도록 배치되되, 상기 제3 부분의 상기 제1 부분의 반대편 단부면은 노출시킬 수 있다.
상기 활성층은 상기 제1 부분의 외면을 둘러싸도록 배치될 수 있다.
상기 제1 반도체층은 제1 도전형 불순물로 도핑되고 상기 제2 반도체층은 제2 도전형 불순물로 도핑되며, 상기 제1 반도체층은 상기 제2 부분의 적어도 일부 영역이 상기 제2 도전형 불순물로 도핑된 도핑 영역을 포함하고, 상기 활성층은 상기 도핑 영역과 상기 제2 반도체층 사이에도 배치될 수 있다.
상기 과제를 해결하기 위한 일 실시예에 따른 발광 소자의 제조 방법은 하부 기판 상에 제1 단부, 제2 단부 및 상기 제1 단부와 상기 제2 단부 사이의 본체부를 포함하는 반도체 코어를 형성하는 단계, 상기 반도체 코어의 상기 제2 단부의 적어도 일부 영역을 둘러싸는 제1 전극층 및 상기 제1 단부 및 상기 본체부를 둘러싸고 상기 제1 전극층과 이격된 제2 전극층을 형성하는 단계 및 상기 제1 전극층, 상기 제2 전극층, 상기 반도체 코어를 둘러싸는 절연막을 형성하고 상기 하부 기판으로부터 분리하는 단계를 포함한다.
상기 반도체 코어는 상기 제2 단부의 직경이 상기 본체부의 직경보다 작고, 상기 제2 단부의 외면은 상기 본체부의 외면으로부터 함몰된 형상을 가질 수 있다.
상기 제1 전극층 및 상기 제2 전극층을 형성하는 단계는 상기 제1 전극층 및 상기 제2 전극층을 이루는 재료를 상기 반도체 코어의 외면에 증착하여 수행되되, 상기 재료는 상기 제2 단부와 상기 본체부 사이에는 증착되지 않을 수 있다.
상기 반도체 코어를 형성하는 단계는 상기 하부 기판 상에 배치된 제1 마스크층, 상기 제1 마스크층 상에 배치된 제2 마스크층 및 상기 제1 마스크층과 상기 제2 마스크층을 관통하여 상기 하부 기판을 부분적으로 노출하는 식각홀을 형성하는 단계, 상기 식각홀을 따라 제1 반도체층을 성장시키고, 상기 제2 마스크층을 제거하여 상기 제1 반도체층의 일부를 노출시키는 단계, 상기 노출된 제1 반도체층 상에 활성층 및 제2 반도체층을 형성하는 단계 및 상기 제1 마스크층을 제거하는 단계를 포함할 수 있다.
상기 제1 마스크층의 식각홀의 직경은 상기 제2 마스크층의 식각홀의 직경보다 작을 수 있다.
상기 제1 반도체층은 일 방향으로 연장된 제1 부분, 상기 제1 부분의 일 측에 위치하는 제2 부분 및 상기 제1 부분의 타 측에 위치하여 상기 일 방향으로 연장된 제3 부분을 포함하고, 상기 제3 부분은 상기 제1 마스크층의 식각홀을 따라 성장되고, 상기 제1 부분은 상기 제2 마스크층의 식각홀을 따라 성장된 것일 수 있다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 기판, 상기 기판 상에 배치된 제1 전극, 상기 기판 상에 배치되고 상기 제1 전극과 이격된 제2 전극 및 상기 제1 전극과 제2 전극 사이에 배치된 적어도 하나의 발광 소자를 포함하고, 상기 발광 소자는, 적어도 일부 영역이 일 방향으로 연장되고, 제1 단부, 제2 단부 및 상기 제1 단부와 상기 제2 단부 사이의 본체부를 포함하는 반도체 코어, 상기 반도체 코어의 제2 단부를 둘러싸도록 배치된 제1 전극층, 적어도 상기 반도체 코어의 제1 단부를 둘러싸도록 배치되고, 상기 제1 전극층과 이격된 제2 전극층 및 상기 반도체 코어, 상기 제1 전극층 및 상기 제2 전극층을 둘러싸도록 배치된 절연막을 포함하고, 상기 반도체 코어의 상기 제2 단부는 상기 본체부보다 직경이 작다.
상기 제1 전극층은 상기 본체부와 이격되어 상기 제2 단부의 적어도 일부 영역을 둘러싸고, 상기 제2 전극층은 상기 제1 단부 및 상기 본체부를 둘러쌀 수 있다.
상기 제1 전극 및 상기 제2 전극층과 접촉하는 제1 접촉 전극 및 상기 제2 전극 및 상기 제1 전극층과 접촉하는 제2 접촉 전극을 더 포함할 수 있다.
상기 발광 소자의 상기 절연막은 적어도 일부 영역이 제거되어 상기 제1 전극층 및 상기 제2 전극층이 부분적으로 노출되고, 상기 제1 접촉 전극은 노출된 상기 제2 전극층과 접촉하고 상기 제2 접촉 전극은 노출된 상기 제1 전극층 및 상기 반도체 코어의 상기 제2 단부와 부분적으로 접촉할 수 있다.
상기 표시 장치는 제1 화소 및 제2 화소를 포함하고, 상기 발광 소자는 상기 제1 화소에 배치된 제1 발광 소자 및 상기 제2 화소에 배치된 제2 발광 소자를 포함하고, 상기 제1 발광 소자의 중심부의 직경은 상기 제2 발광 소자의 중심부의 직경보다 작을 수 있다.
상기 제1 발광 소자에서 방출되는 제1 광은 상기 제2 발광 소자에서 방출되는 제2 광보다 중심 파장대역이 짧을 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 발광 소자는 반도체 결정을 성장시켜 제조되고, 일부 영역의 직경이 다른 영역의 직경보다 작은 형상을 갖고, 동일한 공정에서 서로 이격되어 형성된 복수의 전극층을 포함할 수 있다. 상기 전극층들은 직경이 달라지는 영역에는 전극층을 이루는 재료가 증착되지 않아 서로 이격되도록 형성도리 수 있다.
이에 따라, 일 실시예에 따른 발광 소자는 서로 직접 연결되지 않는 복수의 전극층을 포함할 수 있고, 표시 장치는 상기 발광 소자를 포함하여 서로 다른 전극이 발광 소자의 각 전극층과 전기적으로 연결될 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 발광 소자의 개략적인 평면도이다.
도 2는 도 1의 발광 소자의 개략적이 분해 사시도이다.
도 3은 도 1의 발광 소자의 단면을 나타내는 개략도이다.
도 4 내지 도 13은 일 실시예에 따른 발광 소자의 제조 방법을 나타내는 개략도들이다.
도 14는 다른 실시예에 따른 발광 소자의 단면도이다.
도 15는 또 다른 실시예에 따른 발광 소자의 단면도이다.
도 16은 또 다른 실시예에 따른 발광 소자의 단면도이다.
도 17은 도 16의 Q2 부분의 확대도이다.
도 18은 또 다른 실시예에 따른 발광 소자의 개략도이다.
도 19는 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 20은 일 실시예에 따른 표시 장치의 일 화소의 개략적인 평면도이다.
도 21은 일 실시예에 따른 표시 장치의 개략적인 단면도이다.
도 22는 도 20의 Xa-Xa'선, Xb-Xb'선 및 Xc-Xc'선을 따라 자른 단면도이다.
도 23은 다른 실시예에 따른 표시 장치의 단면도이다.
도 24는 또 다른 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 발광 소자의 개략도이다. 도 2는 도 1의 발광 소자의 개략적이 분해 사시도이다. 도 3은 도 1의 발광 소자의 단면을 나타내는 개략도이다.
발광 소자(300)는 발광 다이오드(Light Emitting diode)일 수 있으며, 구체적으로 발광 소자(300)는 마이크로 미터(micro-meter) 또는 나노미터(nano-meter) 단위의 크기를 가지고, 무기물로 이루어진 무기 발광 다이오드일 수 있다. 무기 발광 다이오드는 서로 대향하는 두 전극들 사이에 특정 방향으로 전계를 형성하면 극성이 형성되는 상기 두 전극 사이에 정렬될 수 있다. 발광 소자(300)는 두 전극 상에 형성된 전계에 의해 전극 사이에 정렬될 수 있다.
발광 소자(300)는 임의의 도전형(예컨대, p형 또는 n형) 불순물로 도핑된 반도체층을 포함할 수 있다. 반도체층은 외부의 전원으로부터 인가되는 전기 신호를 전달 받고, 이를 특정 파장대의 광으로 방출할 수 있다.
일 실시예에 따른 발광 소자(300)는 특정 파장대의 광을 방출할 수 있다. 예시적인 실시예에서, 활성층(330)은 중심 파장대역이 450nm 내지 495nm의 범위를 갖는 청색(Blue)광을 방출할 수 있다. 다만, 청색(Blue) 광의 중심 파장대역이 상술한 범위에 제한되는 것은 아니며, 본 기술분야에서 청색으로 인식될 수 있는 파장 범위를 모두 포함하는 것으로 이해되어야 한다. 또한, 발광 소자(300)의 활성층(330)에서 방출되는 광은 이에 제한되지 않고, 중심 파장대역이 495nm 내지 570nm의 범위를 갖는 녹색(Green)광 또는 중심 파장대역이 620nm 내지 750nm의 범위를 갖는 적색(Red)광일 수도 있다. 이하에서는 청색(blue)광을 방출하는 발광 소자(300)를 예시하여 설명하기로 한다.
도 1 내지 도 3을 참조하면, 발광 소자(300)는 제1 반도체층(310), 제2 반도체층(320), 활성층(330), 제1 전극층(371), 제2 전극층(372) 및 절연막(380)을 포함할 수 있다.
도 1은 발광 소자(300)의 일부 영역이 절단된 개략도이고, 도 2는 발광 소자(300)의 절연막(380)을 제외한 다른 층들을 나타내는 분해 사시도이고, 도 3은 발광 소자(300)를 연장된 일 방향으로 자른 단면도이다.
발광 소자(300)는 복수의 반도체층들이 어느 다른 층의 외면의 적어도 일부를 둘러싸도록 형성될 수 있다. 발광 소자(300)는 적어도 일부 영역이 일 방향으로 연장된 반도체 코어, 상기 반도체 코어의 양 단부에 배치된 복수의 전극층 및 이들을 둘러싸는 절연막을 포함할 수 있다. 일 실시예에 따르면, 발광 소자(300)는 제1 반도체층(310)을 중심으로, 활성층(330), 제2 반도체층(320), 제1 전극층(371)과 제2 전극층(372) 및 절연막(380)이 순차적으로 배치될 수 있다. 상기 반도체 코어는 제1 반도체층(310), 활성층(330) 및 제2 반도체층(320)을 포함할 수 있다.
활성층(330)과 제1 전극층(371)은 제1 반도체층(310)을 부분적으로 둘러싸도록 배치될 수 있다. 이들은 각각 제1 반도체층(310)과 직접적으로 접촉하되, 서로 이격될 수 있다. 제2 반도체층(320)은 활성층(330)과 직접적으로 접촉하며 이를 둘러쌀 수 있고, 제2 전극층(372)은 제2 반도체층(320)과 직접적으로 접촉하며 이를 둘러쌀 수 있다. 절연막(380)은 제1 반도체층(310), 제1 전극층(371) 및 제2 전극층(372)의 외면을 전면적으로 둘러쌀 수 있다.
발광 소자(300)는 적어도 일부 영역이 일 방향으로 연장된 형상을 가질 수 있다. 발광 소자(300)는 로드, 와이어, 튜브 등의 형상을 가질 수 있다. 예시적인 실시예에서, 발광 소자(300)는 일 방향으로 연장된 형상을 갖되, 부분적으로 측면이 경사진 형상을 가질 수 있다. 즉, 일 실시예에 따른 발광 소자(300)는 부분적으로 원추형의 형상을 가질 수 있다.
일 실시예에 따른 발광 소자(300)는 본체부(300A), 본체부(300A)와 연결된 제1 단부(300B) 및 제2 단부(300C)를 포함할 수 있다. 본체부(300A), 제1 단부(300B) 및 제2 단부(300C)는 발광 소자(300) 또는 이들을 구성하는 반도체층들의 일 부분을 정의하기 위해 지칭된 것이며 이들은 각각 분리되는 것이 아닌 일체로 형성되어 하나의 발광 소자(300)를 이루는 것일 수 있다. 즉, 본체부(300A), 제1 단부(300B) 및 제2 단부(300C)는 발광 소자(300) 또는 이들을 구성하는 반도체층들의 일부 영역을 구분하여 지칭하는 것일 수 있다. 이하에서 서술되는 본체부(300A), 제1 단부(300B) 및 제2 단부(300C)는 반드시 복수의 반도체층들을 모두 포함하는 발광 소자(300)의 일부 영역을 지칭하기 위한 것으로 제한되지 않으며, 일부 구성, 예컨대 제1 반도체층(310), 활성층(330), 제2 반도체층(320) 등을 포함하는 반도체 코어의 일부 영역을 지칭하기 위한 것으로 이해될 수도 있다.
발광 소자(300)의 본체부(300A)는 일 방향으로 연장된 형상을 가질 수 있다. 일 방향으로 연장된 본체부(300A)는 외면이 단면상 평탄하게 형성될 수 있다. 몇몇 실시예에서 본체부(300A)는 원통형, 로드형 또는 다각 기둥형의 형상을 가질 수 있으나, 이에 제한되지 않는다.
발광 소자(300)의 제1 단부(300B)는 본체부(300A)의 일 측에 연결되어 후술하는 제2 전극층(372)이 위치하는 영역일 수 있다. 제1 단부(300B)는 본체부(300A)와 달리 외면이 경사진 형상을 가질 수 있다. 제1 단부(300B)의 경사진 외면은 발광 소자(300)의 일 측 단부에서 만나게 되고, 제1 단부(300B)는 실질적으로 원추형의 형상을 가질 수 있다.
본체부(300A)와 제1 단부(300B)는 중심부에 배치된 제1 반도체층(310)을 중심으로 활성층(330), 제2 반도체층(320), 제2 전극층(372) 및 절연막(380)이 순차적으로 배치될 수 있다. 다만, 이에 제한되지 않는다.
발광 소자(300)의 제2 단부(300C)는 본체부(300A)의 타 측에 연결되어 후술하는 제1 전극층(371)이 위치하는 영역일 수 있다. 제2 단부(300C)는 본체부(300A)와 실질적으로 동일한 형상을 갖되, 다른 직경을 갖고 연장된 형상일 수 있다. 일 실시예에 따르면, 발광 소자(300)는 본체부(300A)의 직경(300WA)이 제2 단부(300C)의 직경(300WC)보다 클 수 있다. 즉, 제2 단부(300C)는 외면이 본체부(300A)의 외면으로부터 중심부를 향해 함몰된 형상을 가질 수 있다. 발광 소자(300)의 본체부(300A)와 달리, 제2 단부(300C)에는 제1 반도체층(310), 제1 전극층(371) 및 절연막(380) 만이 배치될 수 있다. 즉, 본체부(300A)와 제2 단부(300C)는 제1 반도체층(310)에서 발광 소자(300)의 외면으로 갈수록 순차적으로 배치된 층들이 서로 다를 수 있다. 이에 따라 본체부(300A)의 직경(300WA)은 제2 단부(300C)의 직경(300WC)보다 클 수 있다. 뿐만 아니라, 후술할 바와 같이 제1 반도체층(310)의 본체부(300A)에 대응되는 부분은 제2 단부(300C)에 대응되는 부분보다 직경이 클 수 있다. 이는 발광 소자(300)의 제조 공정에서 제1 반도체층(310)을 성장할 때 형성되는 구조일 수 있다.
다만, 발광 소자(300)의 형태가 이에 제한되는 것은 아니며, 원통형 또는 로드형(rod), 정육면체, 직육면체, 육각기둥형 등 다각기둥의 형상을 갖는 등 발광 소자(300)는 다양한 형태를 가질 수 있고, 복수의 반도체층들은 일 방향으로 순차적으로 배치되거나 적층된 구조를 가질 수 있다.
발광 소자(300)를 이루는 복수의 층들에 대하여 보다 구체적으로 설명하면, 제1 반도체층(310)은 제1 도전형을 갖는, 예컨대 n형 반도체일 수 있다. 일 예로, 발광 소자(300)가 청색 파장대의 광을 방출하는 경우, 제1 반도체층(310)은 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, n형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제1 반도체층(310)은 제1 도전형 도펀트가 도핑될 수 있으며, 일 예로 제1 도전형 도펀트는 Si, Ge, Sn 등일 수 있다. 예시적인 실시예에서, 제1 반도체층(310)은 n형 Si로 도핑된 n-GaN일 수 있다. 제1 반도체층(310)의 길이는 1.5㎛ 내지 5㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
일 실시예에 따르면, 제1 반도체층(310)는 발광 소자(300)의 본체부(300A)에 대응하는 제1 부분(NR1), 제1 단부(300B)에 대응하는 제2 부분(NR2) 및 제2 단부(300C)에 대응하는 제3 부분(NR3)을 포함할 수 있다. 제1 부분(NR1)은 발광 소자(300)의 본체부(300A)와 같이, 일 방향으로 연장된 형상을 가질 수 있다. 제1 부분(NR1)은 실질적으로 본체부(300A)와 동일한 형상을 가질 수 있으나, 이에 제한되지 않는다. 몇몇 실시예에서 본체부(300A)는 위치에 따라 직경이 다를 수도 있다. 이는 다른 실시예를 참조하여 후술하기로 한다.
제2 부분(NR2)은 제1 부분(NR1)의 일 측에 위치하는 부분으로, 외면이 경사지게 형성될 수 있다. 제2 부분(NR2)은 제1 부분(NR1)의 일 측으로 연장되되, 단면상 측면이 경사지도록 형성되어 제1 반도체층(310)의 일 측 단부에서 만날 수 있다. 즉, 제2 부분(NR2)은 제1 단부(300B)와 같이 원추형의 형상을 가질 수 있다.
제3 부분(NR3)은 제1 부분(NR1)의 타 측에 위치하는 부분일 수 있다. 제3 부분(NR3)은 제1 부분(NR1)와 같이 일 방향으로 연장된 형상을 가질 수 있다. 일 실시예에 따르면, 발광 소자(300)의 제1 반도체층(310)은 제1 부분(NR1)의 직경이 제3 부분(NR3)의 직경보다 클 수 있다. 도면에 도시된 바와 같이, 제1 반도체층(310)의 제3 부분(NR3)은 제1 부분(NR1)보다 작은 직경을 갖고, 외면이 제1 부분(NR1)의 외면으로부터 중심을 향해 함몰된 형상을 가질 수 있다. 이러한 구조는 제1 반도체층(310)의 형성 공정 중 제3 부분(NR3)을 형성한 뒤 제1 반도체층(310)을 이루는 재료를 더 증착하여 제1 부분(NR1)을 형성함에 따른 것일 수 있다. 제1 반도체층(310)을 형성할 때, 일 방향으로 연장된 반도체 결정의 일부 영역에만 반도체 결정을 더 성장시킴으로써 제1 부분(NR1)이 형성된 것일 수 있다. 나아가, 제3 부분(NR3)은 제1 부분(NR1)과 인접한 영역으로부터 반대편 영역으로 갈수록 직경이 작아질 수 있다. 다만, 이에 제한되지 않는다.
제2 반도체층(320)은 후술하는 활성층(330)을 포함하여 제1 반도체층(310)의 제1 부분(NR1) 및 제2 부분(NR2)을 덮도록 배치된다. 제2 반도체층(320)은 제2 도전형을 갖는, 예컨대 p형 반도체일 수 있으며 일 예로, 발광 소자(300)가 청색 또는 녹색 파장대의 광을 방출하는 경우, 제2 반도체층(320)은 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, p형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제2 반도체층(320)은 제2 도전형 도펀트가 도핑될 수 있으며, 일 예로 제2 도전형 도펀트는 Mg, Zn, Ca, Se, Ba 등일 수 있다. 예시적인 실시예에서, 제2 반도체층(320)은 p형 Mg로 도핑된 p-GaN일 수 있다. 제2 반도체층(320)의 두께는 0.05㎛ 내지 0.10㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
한편, 도면에서는 제1 반도체층(310)과 제2 반도체층(320)이 하나의 층으로 구성된 것을 도시하고 있으나, 이에 제한되는 것은 아니다. 몇몇 실시예에 따르면 활성층(330)의 물질에 따라 제1 반도체층(310)과 제2 반도체층(320)은 더 많은 수의 층, 예컨대 클래드층(clad layer) 또는 TSBR(Tensile strain barrier reducing)층을 더 포함할 수도 있다.
활성층(330)은 제1 반도체층(310)과 제2 반도체층(320) 사이에 배치된다. 활성층(330)은 제1 반도체층(310)의 제1 부분(NR1)을 둘러싸도록 배치되어, 발광 소자(300)의 본체부(300A)에서 제1 반도체층(310)과 제2 반도체층(320) 사이에 배치될 수 있다. 활성층(330)은 후술할 바와 같이 양자층을 포함하여 특정 파장대의 광을 방출할 수 있다. 여기서, 상기 양자층에 포함된 물질의 함량에 따라 활성층(330)에서 방출되는 광의 파장대가 달라질 수 있다. 나아가, 활성층(330)의 상기 양자층에 포함된 물질의 함량은 활성층(330)이 배치되는 제1 반도체층(310)의 격자 상수(Lattice contact)에 따라 달라질 수 있다. 제1 반도체층(310)의 격자 상수는 제1 반도체층(310)의 이루는 물질 또는 제1 반도체층(310)의 직경이나 형상에 따라 달라질 수 있다.
제1 반도체층(310)은 단면상 외면이 평탄한 제1 부분(NR1)과, 단면상 외면이 경사지거나 다른 직경을 갖는 제2 부분(NR2) 및 제3 부분(NR3)을 포함하고, 이들 각각은 서로 다른 격자 상수를 가질 수도 있다. 활성층(330)이 제1 반도체층(310)을 전면적으로 둘러싸는 경우, 활성층(330)이 배치된 위치에 따라 상기 양자층에 포함된 물질의 함량이 달라져 서로 다른 파장대의 광을 방출할 수 있다. 일 실시예에 따른 발광 소자(300)는 활성층(330)이 제1 반도체층(310)의 제1 부분(NR1)에만 배치됨으로써, 동일한 함량의 물질을 갖는 양자층을 포함하여 일정한 파장대의 광을 방출할 수 있다. 활성층(330)이 제1 반도체층(310)의 일 방향으로 연장된 제1 부분(NR1)에만 배치됨으로써, 제1 반도체층(310)의 제2 부분(NR2)은 제2 반도체층(320)과 접촉할 수 있다. 다만, 이에 제한되는 것은 아니며 몇몇 실시예에서 활성층(330)은 제1 반도체층(310)의 제2 부분(NR2)에도 배치될 수 있다.
활성층(330)은 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 활성층(330)이 다중 양자 우물 구조의 물질을 포함하는 경우, 양자층(Quantum layer)과 우물층(Well layer)이 서로 교번적으로 복수개 적층된 구조일 수도 있다. 활성층(330)은 제1 반도체층(310) 및 제2 반도체층(320)을 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다. 일 예로, 활성층(330)이 청색 파장대의 광을 방출하는 경우, AlGaN, AlGaInN 등의 물질을 포함할 수 있다. 특히, 활성층(330)이 다중 양자 우물 구조로 양자층과 우물층이 교번적으로 적층된 구조인 경우, 양자층은 AlGaN 또는 AlGaInN, 우물층은 GaN 또는 AlInN 등과 같은 물질을 포함할 수 있다. 예시적인 실시예에서, 활성층(330)은 양자층으로 AlGaInN를, 우물층으로 AlInN를 포함하여 상술한 바와 같이, 활성층(330)은 중심 파장대역이 450nm 내지 495nm의 범위를 갖는 청색(Blue)광을 방출할 수 있다.
다만, 이에 제한되는 것은 아니며, 활성층(330)은 밴드갭(Band gap) 에너지가 큰 종류의 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번적으로 적층된 구조일 수도 있고, 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다. 활성층(330)이 방출하는 광은 청색 파장대의 광으로 제한되지 않고, 경우에 따라 적색, 녹색 파장대의 광을 방출할 수도 있다. 활성층(330)의 두께는 0.05㎛ 내지 0.10㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
한편, 활성층(330)에서 방출되는 광은 발광 소자(300)의 길이방향 외부면뿐만 아니라, 양 측면으로 방출될 수 있다. 활성층(330)에서 방출되는 광은 하나의 방향으로 방향성이 제한되지 않는다.
전극층(371, 372)은 오믹(Ohmic) 접촉 전극일 수 있다. 다만, 이에 제한되지 않고, 쇼트키(Schottky) 접촉 전극일 수도 있다. 전극층(371, 372)은 후술할 바와 같이 일 실시예에 따른 표시 장치(10, 도 19에 도시)에서 발광 소자(300)가 전극 또는 접촉 전극과 전기적으로 연결될 때, 발광 소자(300)와 전극 또는 접촉 전극 사이의 저항을 감소시킬 수 있다. 전극층(371, 372)은 전도성이 있는 금속을 포함할 수 있다. 예를 들어, 전극층(371, 372)은 알루미늄(Al), 티타늄(Ti), 인듐(In), 금(Au), 은(Ag), ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 및 ITZO(Indium Tin-Zinc Oxide) 중에서 적어도 어느 하나를 포함할 수 있다. 또한 전극층(371, 372)은 n형 또는 p형으로 도핑된 반도체 물질을 포함할 수도 있다. 전극층(371, 372)은 동일한 물질을 포함할 수 있고, 서로 다른 물질을 포함할 수도 있으며, 이에 제한되는 것은 아니다.
전극층(371, 372)은 제1 전극층(371) 및 제2 전극층(372)을 포함한다. 일 실시예에 따르면, 제1 전극층(371)은 제1 반도체층(310)의 제3 부분(NR3)의 적어도 일부 영역에 배치되고, 제2 전극층(372)은 제2 반도체층(320) 상에 배치된다. 발광 소자(300)의 제1 단부(300B)에는 제2 전극층(372)이 배치되고, 제2 단부(300C)에는 제1 전극층(371)이 배치될 수 있다.
제1 전극층(371)은 제1 반도체층(310)과 직접적으로 접촉할 수 있으며, 제3 부분(NR3)의 일부 영역을 둘러싸도록 배치될 수 있다. 제1 반도체층(310)의 제3 부분(NR3)은 도면 상 하단부의 측면과 제1 부분(NR1)과 인접한 상단부의 일부 영역을 제외하여 제1 전극층(371)에 의해 둘러싸일 수 있다.
제2 전극층(372)은 제2 반도체층(320)과 직접적으로 접촉할 수 있으며, 발광 소자(300)의 본체부(300A) 및 제1 단부(300B)에 대응하는 제2 반도체층(320)의 외면을 둘러싸도록 배치될 수 있다. 즉, 제2 전극층(372)은 실질적으로 제2 반도체층(320)과 동일한 형상을 가질 수 있다.
발광 소자(300)는 제1 전극층(371)과 제2 전극층(372)을 통해 전기 신호를 인가 받아 활성층(330)에서 특정 파장대의 광을 방출할 수 있다. 상기 전기 신호가 제1 전극층(371), 제1 반도체층(310)을 통해 활성층(330)으로 전달되기 위해, 제1 전극층(371)과 제2 전극층(372)은 서로 이격될 수 있다. 일 실시예에 따르면, 제1 전극층(371)과 제2 전극층(372)은 제1 반도체층(310)의 제1 부분(NR1)과 제3 부분(NR3) 사이에서 발광 소자(300)가 연장된 일 방향으로 서로 이격되어 배치될 수 있다.
도 3의 Q1 부분에 도시된 바와 같이, 제1 전극층(371)은 제1 반도체층(310)의 제3 부분(NR3)에만 배치되고, 제1 부분(NR1)에는 배치되지 않을 수 있다. 제2 전극층(372)은 제2 반도체층(320) 상에서 제1 반도체층(310)의 제1 부분(NR1)과 제2 부분(NR2)에 대응하는 영역에만 배치될 수 있다. 상술한 바와 같이, 제1 반도체층(310)은 제1 부분(NR1)의 직경이 제3 부분(NR3)의 직경보다 클 수 있고, 이에 따라 발광 소자(300)는 본체부(300A)의 직경(300WA)이 제2 단부(300C)의 직경(300WC)보다 클 수 있다. 제1 반도체층(310)의 제3 부분(NR3)은 외면이 제1 부분(NR1)의 외면으로부터 중심부를 향해 함몰된 형상을 가질 수 있다. 도 3의 Q1 부분과 같이 제3 부분(NR3)이 제1 부분(NR1)의 외면으로부터 함몰된 부분에는 전극층(371, 372)을 이루는 재료의 증착이 원활하지 않을 수 있다.
일 실시예에 따른 발광 소자(300)는 제1 전극층(371)과 제2 전극층(372)이 하나의 공정에서 수행되고, 제1 전극층(371)과 제2 전극층(372)은 제1 반도체층(310)의 제1 부분(NR1)과 제3 부분(NR3) 사이에서 서로 이격되어 형성될 수 있다. 제1 부분(NR1)보다 좁은 폭을 갖는 제3 부분(NR3)은 재료의 증착이 원활하지 않는 영역, 도면 상 제3 부분(NR3)의 상부에는 전극층이 형성되지 않고, 제3 부분(NR3) 중 제1 부분(NR1)으로부터 이격된 하단부에 인접하여 제1 전극층(371)이 배치될 수 있다. 이러한 제1 전극층(371)과 제2 전극층(372)의 형상은 제3 부분(NR3)의 상부가 제1 부분(NR1)에 의해 가려짐에 따라, 제3 부분(NR3)의 상부에서는 전극층을 이루는 재료가 증착되지 않기 때문에 형성된 구조일 수 있다. 이에 대한 자세한 설명은 후술하기로 한다.
절연막(380)은 상술한 복수의 반도체층 및 전극층들의 외면을 둘러싸도록 배치된다. 예시적인 실시예에서, 절연막(380)은 적어도 활성층(330)의 외면을 둘러싸도록 배치되고, 발광 소자(300)가 연장된 일 방향으로 연장될 수 있다. 절연막(380)은 상기 부재들을 보호하는 기능을 수행할 수 있다. 일 예로, 절연막(380)은 상기 부재들의 측면부를 둘러싸도록 형성되되, 발광 소자(300)의 길이방향의 일 단부, 즉 제1 반도체층(310)의 하면은 노출되도록 형성될 수 있다. 절연막(380)은 제1 전극층(371) 및 제2 전극층(372)의 외면을 포함하여 제1 전극층(371)과 제2 전극층(372)이 이격되어 노출된 제1 반도체층(310)을 둘러싸도록 형성될 수 있다.
도면에서는 절연막(380)이 발광 소자(300)의 길이방향으로 연장되어 제1 전극층(371)으로부터 제2 전극층(372)의 측면까지 커버하도록 형성된 것을 도시하고 있으나, 이에 제한되지 않는다. 절연막(380)은 활성층(330)을 포함하여 일부의 반도체층의 외면만을 커버하거나, 제1 전극층(371) 및 제2 전극층(372) 외면의 일부만 커버하여 각 전극층(371, 372)의 외면이 부분적으로 노출될 수도 있다. 다만, 후술하는 발광 소자(300)의 제조 공정에서, 제1 전극층(371) 및 제2 전극층(372)이 형성된 뒤에 이들을 둘러싸도록 절연막(380)을 형성하므로, 일 실시예에 따른 절연막(380)은 발광 소자(300)의 제1 전극층(371) 및 제2 전극층(372)의 외측면을 둘러싸도록 배치될 수 있다.
절연막(380)의 두께는 10nm 내지 1.0㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다. 바람직하게는 절연막(380)의 두께는 40nm 내외일 수 있다.
절연막(380)은 절연특성을 가진 물질들, 예를 들어, 실리콘 산화물(Silicon oxide, SiOx), 실리콘 질화물(Silicon nitride, SiNx), 산질화 실리콘(SiOxNy), 질화알루미늄(Aluminum nitride, AlN), 산화알루미늄(Aluminum oxide, Al 2O 3) 등을 포함할 수 있다. 이에 따라 활성층(330)이 발광 소자(300)에 전기 신호가 전달되는 전극과 직접 접촉하는 경우 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연막(380)은 활성층(330)을 포함하여 발광 소자(300)의 외면을 보호하기 때문에, 발광 효율의 저하를 방지할 수 있다.
또한, 몇몇 실시예에서, 절연막(380)은 외면이 표면처리될 수 있다. 발광 소자(300)는 표시 장치(10)의 제조 시, 소정의 잉크 내에서 분산된 상태로 전극 상에 분사되어 정렬될 수 있다. 여기서, 발광 소자(300)가 잉크 내에서 인접한 다른 발광 소자(300)와 응집되지 않고 분산된 상태를 유지하기 위해, 절연막(380)은 표면이 소수성 또는 친수성 처리될 수 있다.
발광 소자(300)는 길이가 1㎛ 내지 10㎛ 또는 2㎛ 내지 6㎛의 범위를 가질 수 있으며, 바람직하게는 3㎛ 내지 5㎛의 길이를 가질 수 있다. 또한, 발광 소자(300)의 직경은 300nm 내지 700nm의 범위를 갖고, 발광 소자(300)의 종횡비(Aspect ratio)는 1.2 내지 100일 수 있다. 다만, 이에 제한되지 않고, 표시 장치(10)에 포함되는 복수의 발광 소자(300)들은 활성층(330)의 조성 차이에 따라 서로 다른 직경을 가질 수도 있다. 바람직하게는 발광 소자(300)의 직경은 500nm 내외의 범위를 가질 수 있다.
발광 소자(300)는 반도체 결정을 성장시켜 반도체층을 형성하는 에피택셜 성장법(Epitaxial growth)을 이용하여 제조될 수 있다. 발광 소자(300)는 하부 기판 상에서 제1 반도체층(310), 활성층(330) 및 제2 반도체층(320)을 순차적으로 형성한 뒤, 제1 전극층(371) 및 제2 전극층(372)과 절연막(380)을 형성하는 공정을 수행하여 제조될 수 있다. 발광 소자(300)는 제2 부분(NR2) 상에서 제2 반도체층(320) 상에 배치된 제2 전극층(372) 및 제1 부분(NR1) 상에 배치된 제1 전극층(371)을 포함할 수 있다.
일 실시예에 따르면, 제1 반도체층(310)이 제1 부분(NR1)과 제1 부분(NR1)보다 좁은 폭을 갖는 제3 부분(NR3)을 포함하여 제1 전극층(371) 및 제2 전극층(372)은 하나의 공정에서 서로 이격되어 형성될 수 있다. 전극층(371, 372)을 형성하는 공정에서, 제2 반도체층(320) 상에 증착되는 전극층(371, 372)을 이루는 재료는 제1 반도체층(310)의 제1 부분(NR1) 하부에는 증착되지 않을 수 있다. 전극층(371, 372)을 이루는 재료는 제1 부분(NR1)과 제3 부분(NR3)이 연결된 영역에 증착되지 않고, 제3 부분(NR3)의 하부에 형성될 수 있다. 이를 통해 하나의 증착 공정에서 서로 이격된 제1 전극층(371)과 제2 전극층(372)이 형성될 수 있다.
이하에서는 일 실시예에 따른 발광 소자(300)의 제조 방법에 대하여 설명하기로 한다.
도 4 내지 도 13은 일 실시예에 따른 발광 소자의 제조 방법을 나타내는 개략도들이다.
발광 소자(300)의 제조 방법은 제1 반도체층(310), 활성층(330) 및 제2 반도체층(320)을 형성하는 단계, 제1 반도체층(310)의 일부 영역 상에 배치되는 제1 전극층(371)과 제2 반도체층(320) 상에 배치되는 제2 전극층(372)을 형성하는 단계 및 제1 전극층(371), 제1 반도체층(310) 및 제2 전극층(372)을 둘러싸는 절연막(380)을 형성하는 단계를 포함할 수 있다. 일 실시예에 따른 발광 소자(300)의 제조 방법은 제1 전극층(371)과 제2 전극층(372)을 하나의 공정에서 형성하더라도, 이들은 제1 반도체층(310) 상에서 서로 이격되어 형성될 수 있다.
도 4 내지 도 13을 참조하여 일 실시예에 따른 발광 소자(300)의 제조 방법에 대하여 구체적으로 설명하면, 먼저 도 4에 도시된 바와 같이, 베이스 기판(2100) 및 베이스 기판(2100) 상에 형성된 버퍼 물질층(2200)을 포함하는 하부 기판(2000)과, 버퍼 물질층(2200) 상에 형성된 서브 반도체층(3100)을 준비한다.
베이스 기판(2100)은 사파이어 기판(Al 2O 3) 및 유리와 같은 투명성 기판을 포함할 수 있다. 다만, 이에 제한되는 것은 아니며, GaN, SiC, ZnO, Si, GaP 및 GaAs 등과 같은 도전성 기판으로 이루어질 수도 있다. 이하에서는, 베이스 기판(2100)이 사파이어 기판(Al 2O 3)인 경우를 예시하여 설명한다. 베이스 기판(2100)의 두께는 특별히 제한되지 않으나, 일 예로 베이스 기판(2100)은 두께가 400㎛ 내지 1500㎛의 범위를 가질 수 있다.
베이스 기판(2100) 상에는 복수의 반도체층들이 형성될 수 있다. 에피택셜법에 의해 성장되는 복수의 반도체층들은 시드 결정을 성장시켜 형성될 수 있다. 여기서, 반도체층을 형성하는 방법은 전자빔 증착법, 물리적 기상 증착법(Physical vapor deposition, PVD), 화학적 기상 증착법(Chemical vapor deposition, CVD), 플라즈마 레이저 증착법(Plasma laser deposition, PLD), 이중형 열증착법(Dual-type thermal evaporation), 스퍼터링(Sputtering), 금속-유기물 화학기상 증착법(Metal organic chemical vapor deposition, MOCVD) 등일 수 있으며, 바람직하게는, 금속-유기물 화학기상 증착법(MOCVD)에 의해 형성될 수 있다. 다만, 이에 제한되지 않는다.
복수의 반도체층을 형성하기 위한 전구체 물질은 대상 물질을 형성하기 위해 통상적으로 선택될 수 있는 범위 내에서 특별히 제한되지 않는다. 일 예로, 전구체 물질은 메틸기 또는 에틸기와 같은 알킬기를 포함하는 금속 전구체일 수 있다. 예를 들어, 트리메틸 갈륨(Ga(CH 3) 3), 트리메틸 알루미늄(Al(CH 3) 3), 트리에틸 인산염((C 2H 5) 3PO 4)과 같은 화합물일 수 있으나, 이에 제한되지 않는다. 이하에서는, 복수의 반도체층을 형성하는 방법이나 공정 조건 등에 대하여는 생략하여 설명하며, 발광 소자(300)의 제조방법의 순서나 적층 구조에 대하여 상세히 설명하기로 한다.
베이스 기판(2100) 상에는 버퍼 물질층(2200)이 형성된다. 도면에서는 버퍼 물질층(2200)이 한층 적층된 것을 도시하고 있으나, 이에 제한되지 않으며, 복수의 층을 형성할 수도 있다. 버퍼 물질층(2200)은 제1 반도체층(310)과 베이스 기판(2100)의 격자 상수 차이를 줄이기 위해 배치될 수 있다.
일 예로, 버퍼 물질층(2200)은 언도프드(Undoped) 반도체를 포함할 수 있으며, 실질적으로 제1 반도체층(310)과 동일한 물질을 포함하되, n형 또는 p형으로 도핑되지 않은 물질일 수 있다. 예시적인 실시예에서, 버퍼 물질층(2200)은 도핑되지 않은 InAlGaN, GaN, AlGaN, InGaN, AlN 및 InN 중 적어도 어느 하나일 수 있으나, 이에 제한되지 않는다. 또한, 버퍼 물질층(2200)은 베이스 기판(2100)에 따라 생략될 수도 있다. 이하에서는, 베이스 기판(2100) 상에 언도프드 반도체를 포함하는 버퍼 물질층(2200)이 형성된 경우를 예시하여 설명하기로 한다.
버퍼 물질층(2200) 상에는 서브 반도체층(3100)이 형성될 수 있다. 서브 반도체층(3100)은 제1 반도체층(310)과 동일한 재료를 포함할 수 있다. 일 예로, 서브 반도체층(3100)은 n형 반도체층을 포함할 수 있다. 서브 반도체층(3100)은 에피택셜 성장법으로 형성되는 제1 반도체층(310)의 시드 결정을 제공할 수 있다.
다음으로, 도 5 및 도 6을 참조하면, 서브 반도체층(3100) 상에 복수의 마스크층(1600)을 형성하고, 마스크층(1600)을 관통하여 서브 반도체층(3100)의 적어도 일부를 노출하는 식각홀(hole)을 형성한다.
마스크층(1600)은 제1 반도체층(310)이 성장하는 공간을 제공할 수 있다. 마스크층(1600)은 서브 반도체층(3100)을 일부 노출하는 식각홀(hole)이 형성되고, 서브 반도체층(3100)에서 식각홀(hole)을 통해 성장된 결정은 제1 반도체층(310)을 형성할 수 있다. 일 실시예에서, 마스크층(1600)은 제1 마스크층(1610), 제2 마스크층(1620) 및 제3 마스크층(1630)을 포함할 수 있다. 제1 마스크층(1610)은 서브 반도체층(3100) 상에 형성되고, 그 위에 제2 마스크층(1620)과 제3 마스크층(1630)이 순차적으로 형성될 수 있다.
서브 반도체층(3100)이 제1 마스크층(1610)과 제2 마스크층(1620)을 통해 성장된 부분은 제1 반도체층(310)의 제3 부분(NR3)일 수 있다. 제3 부분(NR3)의 형상은 제1 마스크층(1610)과 제2 마스크층(1620)에 형성된 식각홀(hole)의 형상과 실질적으로 같을 수 있다. 후술할 바와 같이 제1 마스크층(1610)과 제2 마스크층(1620)에 형성된 식각홀(hole)은 좁은 폭을 갖고, 이에 따라 제1 반도체층(310)은 제3 부분(NR3)이 제1 부분(NR1)보다 좁은 폭을 갖고 일 방향으로 연장된 형상을 가질 수 있다.
또한, 몇몇 실시예에서, 제1 반도체층(310)의 제3 부분(NR3)이 특정 길이를 갖기 위해, 제1 마스크층(1610)과 제2 마스크층(1620)은 소정의 두께를 갖고 형성될 수 있다. 제1 마스크층(1610)은 제2 마스크층(1620)보다 두꺼울 수 있으며, 이들의 두께는 전체적으로 300nm 이상일 수 있다. 다만, 이에 제한되지 않는다.
서브 반도체층(3100)이 제3 마스크층(1630)을 통해 성장된 부분은 제1 반도체층(310)의 제1 부분(NR1) 및 제2 부분(NR2)일 수 있다. 다만, 제1 반도체층(310)의 제1 부분(NR1)과 제2 부분(NR2)은 후속 공정에서 제1 반도체층(310)을 이루를 재료를 더 증착하여 형성되고, 제3 마스크층(1630)에 형성된 식각홀(hole)의 형상과 다를 수 있다. 이에 따라 제1 반도체층(310)의 제3 부분(NR3)의 직경은 제1 부분(NR1) 및 제2 부분(NR2)과 다를 수 있다.
제1 마스크층(1610), 제2 마스크층(1620) 및 제3 마스크층(1630)을 이루는 재료는 특별히 제한되지 않으며, 몇몇 실시예에서 제1 마스크층(1610), 제2 마스크층(1620) 및 제3 마스크층(1630)은 실리콘 산화물(Silicon oxide, SiO x), 실리콘 질화물(Silicon Nitride, SiN x) 또는 실리콘 산질화물(Silicon Oxynitride, SiO xN y) 중 어느 하나를 포함할 수 있다. 일 예로, 제1 마스크층(1610) 및 제3 마스크층(1630)은 실리콘 산화물(Silicon oxide, SiO x)를 포함하고, 제2 마스크층(1620)은 실리콘 질화물(Silicon Nitride, SiN x)를 포함할 수 있다. 다만, 이에 제한되는 것은 아니다.
식각홀(hole)은 제3 마스크층(1630), 제2 마스크층(1620) 및 제1 마스크층(1610)을 관통하여 서브 반도체층(3100)의 적어도 일부 영역을 노출한다. 서브 반도체층(3100)은 식각홀(hole)을 통해 결정이 성장함으로써 제1 반도체층(310)을 형성할 수 있다.
식각홀(hole)은 마스크층(1600)에서 복수개 형성될 수 있고, 이들은 서로 이격되도록 형성될 수 있다. 식각홀(hole)이 이격된 간격과 직경은 특별히 제한되지 않는다. 서브 반도체층(3100)의 식각홀(hole)에 의해 노출된 부분의 직경은 식각홀(hole)이 이격된 간격보다 작을 수 있다. 몇몇 실시예에서 서브 반도체층(3100)의 식각홀(hole)에 의해 노출된 부분의 직경과 식각홀(hole)이 이격된 간격의 비는 1:2.5 내지 1:3의 비율을 가질 수 있다.
한편, 예시적인 실시예에서, 식각홀(hole)에 의해 노출된 마스크층(1600)의 내측 측벽은 서브 반도체층(3100)의 상면으로부터 경사지게 형성될 수 있다. 즉, 제3 마스크층(1630)으로부터 제1 마스크층(1610)으로 갈수록 식각홀(hole)의 직경은 작아질 수 있다. 이에 따라, 식각홀(hole)을 따라 형성된 제1 반도체층(310)은 외측면이 경사지도록 형성될 수 있다. 나아가, 제1 반도체층(310)이 제3 부분(NR3)보다 제1 부분(NR1) 및 제2 부분(NR2)의 직경이 더 크게 형성될 수 있고, 후속 공정에서 형성되는 전극층(371, 372)은 제1 반도체층(310)의 일부 영역에만 형성될 수 있다. 제1 반도체층(310)의 제3 부분(NR3)과 제1 부분(NR1)이 서로 다른 직경을 가짐에 따라, 이들이 연결되는 영역에서는 전극층(371, 372)을 이루는 재료가 증착되지 않을 수 있고, 제1 전극층(371)과 제2 전극층(372)이 서로 이격될 수 있다. 이에 대한 설명은 후술하기로 한다.
식각홀(hole)을 형성하는 공정은 특별히 제한되지 않고, 통상적인 공정을 통해 수행될 수 있다. 예를 들어, 식각홀(hole)을 형성하는 공정은 건식식각법, 습식식각법, 반응성 이온 에칭법(Reactive ion etching, RIE), 유도 결합 플라즈마 반응성 이온 에칭법(Inductively coupled plasma reactive ion etching, ICP-RIE) 등일 수 있다. 건식 식각법의 경우 이방성 식각이 가능하여 수직 식각에 적합할 수 있다. 상술한 방법의 식각법을 이용할 경우, 식각 에천트(Etchant)는 Cl 2 또는 O 2 등일 수 있다. 다만, 이에 제한되는 것은 아니다.
몇몇 실시예에서, 식각홀(hole)을 형성하는 공정은 건식 식각법과 습식 식각법을 혼용하여 이루어질 수 있다. 예를 들어, 먼저 건식 식각법에 의해 깊이 방향의 식각을 한 후, 등방성 식각인 습식 식각법을 통해 식각된 측벽이 표면과 수직한 평면에 놓이도록 할 수 있다.
다음으로, 도 7 및 도 8을 참조하면, 서브 반도체층(3100)으로부터 식각홀(hole)을 따라 성장된 제1 반도체층(310)을 형성한다. 제1 반도체층(310)을 형성하는 공정은 서브 반도체층(3100)의 반도체 결정을 성장시켜 제1 서브 반도체층(310')을 형성하는 단계 및 제3 마스크층(1630)을 제거하고 제1 서브 반도체층(310')에 반도체 재료를 증착시켜 제1 반도체층(310)을 형성하는 단계를 포함한다. 제3 마스크층(1630)을 제거하는 공정은 통상적으로 수행될 수 있는 공정일 수 있다. 일 예로 상기 공정은 반응성 이온 에칭(Reactive ion etching, RIE), 유도 결합 플라즈마 반응성 이온 에칭법(Inductively coupled plasma reactive ion etching, ICP-RIE) 등일 수 있으나, 이에 제한되지 않는다. 이에 대한 자세한 설명은 생략하기로 한다.
먼저 도 7에 도시된 바와 같이, 서브 반도체층(3100)의 반도체 결정을 마스크층(1600)의 식각홀(hole)을 따라 성장시켜 제1 서브 반도체층(310')을 형성한다. 제1 서브 반도체층(310')은 식각홀(hole)의 형상에 따라 측면이 경사진 형상을 가질 수 있다. 즉, 제1 마스크층(1610)이 위치한 하단부로부터 제3 마스크층(1630)이 위치한 상단부로 갈수록 폭이 커질 수 있다. 다만, 반도체 결정의 성장 방향에 따른 단부, 즉 제1 반도체층(310)의 제2 부분(NR2)을 이루는 영역은 폭이 좁아짐에 따라 원추형의 형상을 가질 수 있다.
다음으로 도 8에 도시된 바와 같이, 제3 마스크층(1630)을 제거하고, 제1 반도체층(310)을 이루는 재료를 더 증착하여 제1 반도체층(310)을 형성한다. 상기 제1 반도체층(310)을 이루는 재료는 제3 마스크층(1630)이 제거되어 노출된 영역에만 증착되고, 제1 마스크층(1610)과 제2 마스크층(1620)에 의해 둘러싸인 영역에는 증착되지 않을 수 있다. 이에 따라 제1 반도체층(310)은 비교적 폭이 좁은 제3 부분(NR3)과 폭이 넓은 제1 부분(NR1) 및 제2 부분(NR2)을 포함할 수 있다.
다음으로, 도 9를 참조하면, 제1 반도체층(310)의 노출된 제1 부분(NR1) 및 제2 부분(NR2) 상에 활성층(330) 및 제2 반도체층(320)을 형성한다. 활성층(330)은 제1 반도체층(310)의 제1 부분(NR1)에서 이를 둘러싸도록 형성되고, 제2 반도체층(320)은 활성층(330)을 포함하여 제1 반도체층(310)의 노출된 외면을 전면적으로 둘러싸도록 형성될 수 있다. 제1 반도체층(310)의 제3 부분(NR3)은 제1 마스크층(1610)과 제2 마스크층(1620)에 의해 둘러싸여 노출되지 않기 때문에, 활성층(330)과 제2 반도체층(320)은 제3 부분(NR3)에는 형성되지 않을 수 있다. 이들에 대한 형상은 상술한 바와 동일하다.
다음으로, 도 10을 참조하면, 제1 마스크층(1610)과 제2 마스크층(1620)을 제거하고 제1 반도체층(310)의 제3 부분(NR3)을 노출시킨다. 제1 마스크층(1610)과 제2 마스크층(1620)을 제거하는 공정은 상술한 바와 같이 통상적인 공정을 통해 수행될 수 있다.
다음으로, 도 11을 참조하면, 제1 반도체층(310)의 일부 영역 및 제2 반도체층(320) 상에 각각 제1 전극층(371) 및 제2 전극층(372)을 형성하여 반도체 결정(3000)을 형성한다. 반도체 결정(3000)은 도 1의 발광 소자(300)에서 절연막(380)이 형성되기 전 제1 전극층(371), 제2 전극층(372) 및 제1 반도체층(310)의 일부 영역이 노출된 상태로 서브 반도체층(3100) 상에 형성된 것을 지칭하는 것일 수 있다. 제1 전극층(371)과 제2 전극층(372)을 형성하는 공정은 전극층을 이루는 재료를 증착하는 통상적인 공정을 통해 수행될 수 있다. 다만, 이에 제한되는 것은 아니며, 자세한 설명은 생략하기로 한다.
제2 전극층(372)은 제2 반도체층(320) 상에 형성되며, 실질적으로 제2 반도체층(320)의 외면을 둘러싸도록 배치될 수 있다. 서브 반도체층(3100) 상에 전극층을 이루는 재료를 증착하는 공정을 수행하면, 노출된 제2 반도체층(320)의 외면, 즉 제1 반도체층(310)의 제1 부분(NR1) 및 제2 부분(NR2) 상에 형성된 제2 반도체층(320)의 외면에 제2 전극층(372)이 형성될 수 있다.
다만, 상술한 바와 같이 제1 반도체층(310)의 제3 부분(NR3)은 제1 부분(NR1)에 비해 좁은 폭을 갖고 연장된 형상을 가지며, 제3 부분(NR3)의 외면은 제1 부분(NR1)으로부터 중심을 향해 함몰된 형상을 가질 수 있다. 여기서 서브 반도체층(3100) 상에 전극층을 이루는 재료를 증착하면 제3 부분(NR3)의 상부, 즉 제1 부분(NR1)과 연결되는 부분에는 상기 재료가 증착되지 않을 수 있다. 제1 반도체층(310)의 제3 부분(NR3) 중 제1 부분(NR1)과 인접한 영역은 제1 부분(NR1)의 외면으로부터 중심부를 향해 함몰됨에 따라 상기 외면에 의해 가려지게 되고, 전극층을 이루는 상기 재료들은 상기 영역에는 증착되지 않을 수 있다.
일 실시예에 따르면, 발광 소자(300)의 제조 공정에서 제1 전극층(371)과 제2 전극층(372)은 하나의 공정에서 동시에 형성되되, 서로 이격되도록 형성될 수 있다. 제1 반도체층(310)은 소정의 두께를 갖는 제1 마스크층(1610)과 제2 마스크층(1620)의 식각홀(hole)을 통해 성장되어 좁은 폭을 갖고 연장된 제3 부분(NR3)을 포함한다. 제3 부분(NR3)의 상부는 폭이 넓은 제1 부분(NR1)에 의해 가려지게 되고, 전극층을 이루는 재료의 증착이 원활하지 않을 수 있다.
도 11의 Q 부분과 같이, 전극층을 이루는 재료는 제3 부분(NR3) 중 제1 부분(NR1)과 인접한 영역에는 증착되지 않을 수 있다. 상기 재료들 중 일부는 제2 반도체층(320)의 외면에 증착되어 제2 전극층(372)을 형성할 수 있다. 또한 다른 일부는 제1 반도체층(310) 제3 부분(NR3)의 하단부 및 제1 반도체층(310)이 이격된 서브 반도체층(3100) 상에도 증착될 수 있다. 제1 반도체층(310)의 제3 부분(NR3) 하단부에 증착된 상기 재료들은 제1 전극층(371)을 형성할 수 있다. 제1 전극층(371)과 제2 전극층(372)은 도 11의 Q부분, 즉 제3 부분(NR3) 중 일부와 제1 부분(NR1)이 제3 부분(NR3)과 연결되는 영역에서 서로 이격될 수 있다. 전극층을 이루는 재료는 발광 소자(300) 또는 제1 반도체층(310)이 이격된 일 방향에 평행한 방향으로 증착될 수 있고, 제1 전극층(371)과 제2 전극층(372)은 상기 일 방향으로 서로 이격될 수 있다.
일 실시예에 따른 발광 소자(300)의 제조 방법은 하나의 증착 공정에서 서로 이격된 제1 전극층(371)과 제2 전극층(372)을 형성할 수 있다. 일 실시예에서, 제1 전극층(371)과 제2 전극층(372)은 동일한 두께를 가질 수 있으나, 이에 제한되는 것은 아니다. 경우에 따라서 제1 전극층(371)은 제1 부분(NR1)에 의해 가려진 영역으로부터 멀어질수록 두께가 두꺼워질 수도 있다. 이는 다른 실시예를 참조하여 후술하기로 한다.
다음으로, 도 12를 참조하면, 반도체 결정(3000)의 외면을 둘러싸는 절연막(380)을 형성하여 반도체 로드(ROD)를 형성한다. 반도체 로드(ROD)는 도 1의 발광 소자(300)가 서브 반도체층(3100)에서 분리되지 않은 상태인 것을 지칭하는 것일 수 있다.
절연막(380)은 반도체 결정(3000)의 외면을 둘러싸도록 형성될 수 있다. 절연막(380)은 반도체 결정(3000)의 외면에 절연물질을 도포하거나 침지시키는 방법 등을 이용하여 형성될 수 있다. 일 예로, 절연막(380)은 원자층 증착법(Atomic layer depsotion, ALD)으로 형성될 수 있다. 절연막(380)은 제1 전극층(371) 및 제2 전극층(372)과 달리 제1 반도체층(310)의 제1 부분(NR1)과 제3 부분(NR3)이 연결되는 영역에도 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
또한, 절연막(380)은 서브 반도체층(3100) 상에 형성되는 제1 전극층(371) 상에도 형성될 수 있다. 서브 반도체층(3100) 상에 형성된 제1 전극층(371)과 절연막(380)은 후속 공정에서 반도체 로드(ROD)가 서브 반도체층(3100)으로 분리되면 서브 반도체층(3100) 상에서 남게 된다.
마지막으로, 도 13에 도시된 바와 같이 서브 반도체층(3100) 상에 성장된 반도체 로드(ROD)를 분리하여 발광 소자(300)를 제조한다. 반도체 로드(ROD)를 분리하는 단계는 특별히 제한되지 않으나, 몇몇 실시예에서 반도체 로드(ROD)를 초음파를 이용한 물리적 분리방법에 의해 수행될 수 있다. 이에 대한 자세한 설명은 생략하기로 한다.
이상에서 설명한 공정을 통해 일 실시예에 따른 발광 소자(300)를 제조할 수 있다. 발광 소자(300)의 제조 방법은 서로 이격된 제1 전극층(371)과 제2 전극층(372)을 하나의 증착 공정에서 형성될 수 있다. 제1 반도체층(310)을 형성하는 공정에서 소정의 두께를 갖는 제1 마스크층(1610)과 제2 마스크층(1620)에 형성된 식각홀(hole)을 따라 제3 부분(NR3)을 형성하고, 후속 공정에서 제3 부분(NR3)보다 폭이 넓은 제1 부분(NR1)을 형성함으로써 제3 부분(NR3)의 상부는 제1 부분(NR1)에 의해 가려진 영역이 존재할 수 있다. 상기 영역에는 전극층을 이루는 재료의 증착이 원활하지 않고, 하나의 공정에서 상기 영역을 기준으로 서로 이격된 제1 전극층(371)과 제2 전극층(372)을 형성할 수 있다.
이하에서는 다른 실시예에 따른 발광 소자(300)에 대하여 설명하기로 한다.
도 14는 다른 실시예에 따른 발광 소자의 단면도이다.
도 14를 참조하면, 일 실시예에 따르면, 발광 소자(300_1)는 본체부(300A)가 제2 단부(300C)로부터 제1 단부(300B)로 갈수록 직경이 작아질 수 있다. 즉, 발광 소자(300_1)는 제2 단부(300C)에 인접한 본체부(300A)의 제1 직경(W1)은 제1 단부(300B)에 인접한 본체부(300A)의 제2 직경(W2)보다 클 수 있다. 도 14의 발광 소자(300_1)는 직경(W)이 본체부(300A)의 위치에 따라 달라지는 점에서 도 1의 발광 소자(300)와 차이가 있다. 그 외에 제1 반도체층(310), 활성층(330), 제2 반도체층(320) 등의 배치 및 구조는 도 1과 동일하다. 이하에서는 중복되는 설명은 생략하고 차이점을 중심으로 서술하기로 한다.
일 실시예에 따르면, 발광 소자(300_1)의 본체부(300A)는 제1 단부(300B)와 연결된 영역으로부터 제2 단부(300C)와 연결된 영역으로 갈수록 직경(W)이 커질 수 있다. 발광 소자(300_1)의 제조 공정에서 제1 반도체층(310_1)은 식각홀(hole)을 통해 서브 반도체층(3100)의 재료가 성장하여 형성될 수 있다. 마스크층(1600)을 관통하여 서브 반도체층(3100)의 일부 영역을 노출하는 식각홀(hole)은 마스크층(1600)의 내벽이 경사지도록 형성될 수 있다. 상기 경사진 내벽을 따라 성장된 제1 반도체층(310_1)은 제1 부분(NR1) 중 서브 반도체층(3100)과 인접한 영역, 즉 제3 부분(NR3)과 인접한 영역으로부터 제2 부분(NR2)으로 갈수록 직경이 커질 수 있다. 이후, 제1 반도체층(310_1)의 재료를 증착하여 제1 부분(NR1) 측면을 평탄하게 형성하더라도, 식각홀(hole)을 따라 성장된 제1 반도체층(310_1)은 측면이 경사진 형상을 가질 수도 있다. 이에 따라, 도 14의 발광 소자(300_1)는 본체부(300A)의 제1 직경(W1)은 제1 단부(300B)에 인접한 본체부(300A)의 제2 직경(W2)보다 클 수 있다.
도 15는 또 다른 실시예에 따른 발광 소자의 단면도이다.
발광 소자(300)의 제조 공정 중, 제1 전극층(371)을 형성하는 공정은 하나의 공정에서 제1 전극층(371)과 제2 전극층(372)이 동시에 형성될 수 있다. 제1 전극층(371)이 형성되는 제1 반도체층(310)의 제3 부분(NR3)은 상부가 제1 부분(NR1)에 의해 가려지게 되고, 제1 전극층(371)은 제3 부분(NR3)의 하단부, 즉 발광 소자(300)의 제2 단부(300C)에 형성될 수 있다. 여기서, 제1 전극층(371)은 제1 부분(NR1)에 의해 가려진 영역과 이로부터 멀어진 영역이 서로 다른 두께를 가질 수 있다.
도 15를 참조하면, 일 실시예에 따른 발광 소자(300_2)는 제1 전극층(371_2)의 두께가 일정하지 않을 수 있다. 발광 소자(300_2)의 제1 전극층(371_2)은 제3 부분(NR3)의 상부에 인접한 일 측의 두께인 제1 두께(W3)보다 제3 부분(NR3)의 하단부에 인접한 타 측의 두께인 제2 두께(W4)보다 작을 수 있다. 본 실시예에 따른 발광 소자(300_2)는 제1 전극층(371_2)의 두께가 위치에 따라 상이한 점에서 도 1의 발광 소자(300)와 차이가 있다. 이하에서는 차이점을 중심으로 서술하고 중복되는 설명은 생략하기로 한다.
도 15의 발광 소자(300_2)의 제1 전극층(371_2)을 형성하는 공정에서, 제3 부분(NR3) 중 제1 부분(NR1)에 의해 가려진 상부에서는 전극층을 이루는 재료의 증착이 원활하지 않을 수 있다. 반면에 제3 부분(NR3) 중 하단부에서는 제1 부분(NR1)으로부터 멀어짐에 따라 비교적 원활하게 증착이 이루어질 수 있다. 이에 따라 제1 반도체층(310_2)의 제3 부분(NR3)에 제1 전극층(371_2)이 형성될 때, 전극층을 이루는 재료의 증착에 따라 서로 다른 두께를 가질 수 있다. 제1 전극층(371_2)은 증착이 원활하지 않고 좁은 두께를 갖는 일 측과 상기 증착이 원활하여 두께가 큰 타 측을 포함할 수 있다. 상기 일 측의 제1 두께(W3)는 상기 타 측의 제2 두께(W4)보다 작을 수 있다.
도 16은 또 다른 실시예에 따른 발광 소자의 단면도이다. 도 17은 도 16의 Q2 부분의 확대도이다.
도 16 및 도 17을 참조하면, 일 실시예에 따른 발광 소자(300_3)는 제1 반도체층(310_3)이 제2 부분(NR2) 중 적어도 일부 영역에 제2 도전형으로 도핑된 도핑 영역(RP)을 포함하고, 활성층(330_3)은 제1 반도체층(310_3)의 도핑 영역(RP)과 제2 반도체층(320_3) 사이에도 배치될 수 있다. 본 실시예에 따른 발광 소자(300_3)는 제1 반도체층(310_3)이 도핑 영역(RP)을 포함하고, 활성층(330_3)이 제1 반도체층(310_3)의 제2 부분(NR2) 상에도 배치되는 점에서 도 1의 발광 소자(300)와 차이가 있다. 이하에서는 차이점을 중심으로 서술하고 중복되는 설명은 생략하기로 한다.
활성층(330)은 제1 반도체층(310)의 외면에 형성되는데, 활성층(330)에 포함된 반도체 물질의 함량은 제1 반도체층(310)의 격자 상수에 따라 달라질 수 있다. 특정 격자 상수를 갖는 제1 반도체층(310)의 외면에 형성된 활성층(330)은 특정 함량의 반도체 물질을 포함하여 특정 파장대의 광을 방출할 수 있다. 제1 반도체층(310)의 단면상 평탄한 제1 부분(NR1)에서는 격자 상수가 동일한 값을 갖고, 제1 부분(NR1)의 외면에 형성된 활성층(330)은 동일한 함량의 반도체 물질을 포함하여 방출된 광이 실질적으로 동일한 파장대를 가질 수 있다. 반면에, 제1 반도체층(310)의 제2 부분(NR2)은 단면상 외면이 경사진 형상을 가짐에 따라 격자 상수가 위치별로 달라질 수 있다. 제2 부분(NR2)에 활성층(330)이 형성되는 경우, 위치에 따라 반도체 물질의 함량이 달라지고, 서로 다른 파장대의 광이 방출될 수도 있다.
반면에, 도 16 및 도 17의 발광 소자(300_3)는 제1 반도체층(310_3)의 제2 부분(NR2) 중 적어도 일부 영역, 예컨대 제2 반도체층(320_3)과 대향하는 영역에 도핑 영역(RP)이 형성될 수 있다. 도핑 영역(RP)은 제1 도전형 불순물로 도핑된 제1 반도체층(310_3) 상에서, 제1 도전형과 다른 제2 도전형 불순물로 도핑된 영역일 수 있다. 즉, 도핑 영역(RP)은 제2 반도체층(320_3)과 동일한 도전형 불순물로 도핑된 영역일 수 있다.
제1 반도체층(310_3)의 제2 부분(NR2) 상에 활성층(330_3)이 형성되더라도, 활성층(330_3)은 제2 반도체층(320_3)과 제1 반도체층(310_3)의 도핑 영역(RP) 사이에 배치될 수 있다. 활성층(330_3)을 기준으로 제2 반도체층(320_3)과 도핑 영역(RP)은 실질적으로 동일한 도전형으로 도핑되고, 이들 사이에서는 전자와 정공이 이동하지 않을 수 있다. 이에 따라, 활성층(330_3) 중 제1 반도체층(310_3)의 도핑 영역(RP) 상에 형성된 활성층(330_3)에서는 전자와 정공의 재결합에 의해 광이 생성되지 않고, 제1 부분(NR1) 상에 형성된 활성층(330_3)에서만 광이 생성될 수 있다. 도 16 및 도 17의 발광 소자(300_3)는 활성층(330_3)이 제1 반도체층(310_3)의 제1 부분(NR1) 및 제2 부분(NR2)을 둘러싸도록 배치되더라도, 제1 부분(NR1)과 중첩하는 활성층(330_3)에서만 특정 파장대의 광을 생성할 수 있다.
도 18은 또 다른 실시예에 따른 발광 소자의 개략도이다.
도 18을 참조하면, 일 실시예에 따른 발광 소자(300')는 제1 반도체층(310')의 제1 부분(NR1), 제2 부분(NR2) 및 제3 부분(NR3)이 다각 기둥, 예컨대 육각 기둥의 형상을 가질 수 있다. 이에 따라 제1 반도체층(310') 상에 형성된 활성층(330'), 제2 반도체층(320'), 제1 전극층(371'), 제2 전극층(372') 및 절연막(380')은 외면이 제1 반도체층(310')의 형상에 따라 각진 형상을 가질 수 있다. 도면에서는 발광 소자(300')가 육각 기둥의 형상을 갖는 것으로 도시되어 있으나, 이에 제한되지 않는다. 본 실시예에 따른 발광 소자(300')는 그 형상이 도 1의 발광 소자(300)와 다른 것에서 차이가 있다. 그 이외에는 도 1의 발광 소자(300)와 동일하므로 자세한 설명은 생략하기로 한다.
한편, 일 실시예에 따른 발광 소자(300)는 도 1의 발광 소자(300)와 달리 다른 물질을 함유한 활성층(330)을 포함하여 청색(blue) 이외의 색을 갖는 광을 방출할 수 있다.
상술한 바와 같이, 도 1 및 도 2의 발광 소자(300)는 활성층(330)이 질소(N)를 포함하여 청색(blue) 또는 녹색(green)의 광을 방출할 수 있다. 반면에, 몇몇 실시예에 따른 발광 소자(300)는 활성층(330) 및 다른 반도체층들이 각각 적어도 인(P)을 포함하는 반도체일 수 있다. 즉, 일 실시예에 따른 발광 소자(300)는 중심 파장 대역이 620nm 내지 750nm의 범위를 갖는 적색(Red)의 광을 방출할 수 있다. 다만, 적색(red) 광의 중심 파장대역이 상술한 범위에 제한되는 것은 아니며, 본 기술분야에서 적색으로 인식될 수 있는 파장 범위를 모두 포함하는 것으로 이해되어야 한다.
구체적으로, 발광 소자(300)가 적색(Red)의 광을 방출하는 경우, 제1 반도체층(310)은 n형 반도체층으로 In xAl yGa 1-x-yP(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, 제1 반도체층(310)은 n형으로 도핑된 InAlGaP, GaP, AlGaP, InGaP, AlP 및 InP 중에서 어느 하나 이상일 수 있다. 제1 반도체층(310)은 제1 도전형 도펀트가 도핑될 수 있으며, 일 예로 제1 도전형 도펀트는 Si, Ge, Sn 등일 수 있다. 예시적인 실시예에서, 제1 반도체층(310)은 n형 Si로 도핑된 n-AlGaInP일 수 있다.
제2 반도체층(320)은 p형 반도체층으로 In xAl yGa 1-x-yP(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, 제2 반도체층(320)은 p형으로 도핑된 InAlGaP, GaP, AlGaNP, InGaP, AlP 및 InP 중에서 어느 하나 이상일 수 있다. 제2 반도체층(320)은 제2 도전형 도펀트가 도핑될 수 있으며, 일 예로 제2 도전형 도펀트는 Mg, Zn, Ca, Se, Ba 등일 수 있다. 예시적인 실시예에서, 제2 반도체층(320)은 p형 Mg로 도핑된 p-GaP일 수 있다.
활성층(330)은 도 1의 활성층(330)과 같이 단일 또는 다중 양자 우물 구조의 물질을 포함하여 특정 파장대의 광을 방출할 수 있다. 일 예로, 활성층(330)이 적색 파장대의 광을 방출하는 경우, 활성층(330)은 AlGaP, AlInGaP 등의 물질을 포함할 수 있다. 특히, 활성층(330)이 다중 양자 우물 구조로 양자층과 우물층이 교번적으로 적층된 구조인 경우, 양자층은 AlGaP 또는 AlInGaP, 우물층은 GaP 또는 AlInP 등과 같은 물질을 포함할 수 있다. 예시적인 실시예에서, 활성층(330)은 양자층으로 AlGaInP를, 우물층으로 AlInP를 포함하여 620nm 내지 750nm의 중심 파장대역을 갖는 적색(Red)광을 방출할 수 있다. 일 실시예에 따른 발광 소자(300)는 제1 반도체층(310), 제2 반도체층(320) 및 활성층(330)의 재료를 달리하여 서로 다른 파장대의 광을 방출할 수 있다.
한편, 몇몇 실시예에서, 서로 다른 파장대의 광을 방출하는 발광 소자(300)는 직경이 서로 다를 수 있다. 다른 파장대의 광을 방출하는 활성층(330)은 서로 다른 격자 상수(Lattice constant)를 갖는 제1 반도체층(310) 상에 형성될 수 있다. 제1 반도체층(310)의 격자 상수는 제1 부분(NR1)의 직경에 따라 달라질 수 있고, 제1 반도체층(310)의 직경에 따라 발광 소자(300)의 크기가 달라질 수 있다. 이에 대한 자세한 설명은 후술하기로 한다.
한편, 일 실시예에 따르면, 표시 장치(10)는 상술한 발광 소자(300)를 포함하여 특정 파장대의 광을 표시할 수 있다. 몇몇 실시예에서 표시 장치(10)는 도 1의 발광 소자(300)를 포함하여 청색 또는 녹색의 광을 표시할 수 있고, 도 18의 발광 소자(300')를 포함하여 적색의 광을 표시할 수도 있다.
도 19는 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 19를 참조하면, 표시 장치(10)는 동영상이나 정지영상을 표시한다. 표시 장치(10)는 표시 화면을 제공하는 모든 전자 장치를 지칭할 수 있다. 예를 들어, 표시 화면을 제공하는 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷, 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 전자 시계, 스마트 워치, 워치 폰, 헤드 마운트 디스플레이, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 내비게이션, 게임기, 디지털 카메라, 캠코더 등이 표시 장치(10)에 포함될 수 있다.
표시 장치(10)는 표시 화면을 제공하는 표시 패널을 포함한다. 표시 패널의 예로는 LED 표시 패널, 유기발광 표시 패널, 양자점 발광 표시 패널, 플라즈마 표시 패널, 전계방출 표시 패널 등을 들 수 있다. 이하에서는 표시 패널의 일 예로서, LED 표시 패널이 적용된 경우를 예시하지만, 그에 제한되는 것은 아니며, 동일한 기술적 사상이 적용 가능하다면 다른 표시 패널에도 적용될 수 있다.
표시 장치(10)의 형상은 다양하게 변형될 수 있다. 예를 들어, 표시 장치(10)는 가로가 긴 직사각형, 세로가 긴 직사각형, 정사각형, 코너부(꼭지점)가 둥근 사각형, 기타 다각형, 원형 등의 형상을 가질 수 있다. 표시 장치(10)의 표시 영역(DA)의 형상 또한 표시 장치(10)의 전반적인 형상과 유사할 수 있다. 도 19에서는 가로가 긴 직사각형 형상의 표시 장치(10) 및 표시 영역(DA)이 예시되어 있다.
표시 장치(10)는 표시 영역(DA)과 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)은 화면이 표시될 수 있는 영역이고, 비표시 영역(NDA)은 화면이 표시되지 않는 영역이다. 표시 영역(DA)은 활성 영역으로, 비표시 영역(NDA)은 비활성 영역으로도 지칭될 수 있다.
표시 영역(DA)은 대체로 표시 장치(10)의 중앙을 차지할 수 있다. 표시 영역(DA)은 복수의 화소(PX)를 포함할 수 있다. 복수의 화소(PX)는 행렬 방향으로 배열될 수 있다. 각 화소(PX)의 형상은 평면상 직사각형 또는 정사각형일 수 있지만, 이에 제한되는 것은 아니고 각 변이 제1 방향(DR1)에 대해 기울어진 마름모 형상일 수도 있다. 화소(PX)들 각각은 특정 파장대의 광을 방출하는 발광 소자(300)를 하나 이상 포함하여 특정 색을 표시할 수 있다.
도 20은 일 실시예에 따른 표시 장치의 일 화소의 개략적인 평면도이다.
도 20을 참조하면, 복수의 화소(PX)들 각각은 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다. 제1 서브 화소(PX1)는 제1 색의 광을 발광하고, 제2 서브 화소(PX2)는 제2 색의 광을 발광하며, 제3 서브 화소(PX3)는 제3 색의 광을 발광할 수 있다. 제1 색은 청색, 제2 색은 녹색, 제3 색은 적색일 수 있으나, 이에 제한되지 않고, 각 서브 화소(PXn)들이 동일한 색의 광을 발광할 수도 있다. 또한, 도 20에서는 화소(PX)가 3 개의 서브 화소(PXn)들을 포함하는 것을 예시하였으나, 이에 제한되지 않고, 화소(PX)는 더 많은 수의 서브 화소(PXn)들을 포함할 수 있다.
한편, 본 명세서에서 각 구성요소들을 지칭하는 '제1', '제2'등이 사용되나, 이는 상기 구성요소들을 단순히 구별하기 위해 사용되는 것이며, 반드시 해당 구성요소를 의미하는 것은 아니다. 즉, 제1, 제2 등으로 정의된 구성이 반드시 특정 구조 또는 위치에 제한되는 구성은 아니며, 경우에 따라서는 다른 번호들이 부여될 수 있다. 따라서, 각 구성요소들에 부여된 번호는 도면 및 이하의 서술을 통해 설명될 수 있으며, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
표시 장치(10)의 각 서브 화소(PXn)들은 발광 영역(EMA)으로 정의되는 영역을 포함할 수 있다. 제1 서브 화소(PX1)는 제1 발광 영역(EMA1)을, 제2 서브 화소(PX2)는 제2 발광 영역(EMA2)을, 제3 서브 화소(PX3)는 제3 발광 영역(EMA2)을 포함할 수 있다. 발광 영역(EMA)은 표시 장치(10)에 포함되는 발광 소자(300)가 배치되어 특정 파장대의 광이 출사되는 영역으로 정의될 수 있다. 발광 소자(300)는 활성층(330)을 포함하고, 활성층(330)은 특정 파장대의 광을 방향성 없이 방출할 수 있다. 즉, 발광 소자(300)의 활성층(330)에서 방출된 광들은 발광 소자(300)의 양 단부 방향을 포함하여, 발광 소자(300)의 측면 방향으로도 방출될 수 있다. 각 서브 화소(PXn)의 발광 영역(EMA)은 발광 소자(300)가 배치된 영역을 포함하여, 발광 소자(300)와 인접한 영역으로 발광 소자(300)에서 방출된 광들이 출사되는 영역을 포함할 수 있다. 또한, 이에 제한되지 않고, 발광 영역(EMA)은 발광 소자(300)에서 방출된 광이 다른 부재에 의해 반사되거나 굴절되어 출사되는 영역도 포함할 수 있다. 복수의 발광 소자(300)들은 각 서브 화소(PXn)에 배치되고, 이들이 배치된 영역과 이에 인접한 영역을 포함하여 발광 영역(EMA)을 형성할 수 있다.
도면에 도시되지 않았으나, 표시 장치(10)의 각 서브 화소(PXn)들은 발광 영역(EMA) 이외의 영역으로 정의된 비발광 영역을 포함할 수 있다. 비발광 영역은 발광 소자(300)가 배치되지 않고, 발광 소자(300)에서 방출된 광들이 도달하지 않아 광이 출사되지 않는 영역으로 정의될 수 있다.
표시 장치(10)의 각 서브 화소(PXn)는 복수의 전극(210, 220), 발광 소자(300), 복수의 뱅크(410, 420, 430, 도 22에 도시) 및 적어도 하나의 절연층(510, 520, 550, 도 22에 도시)을 포함할 수 있다.
복수의 전극(210, 220)은 발광 소자(300)들과 전기적으로 연결되고, 발광 소자(300)가 특정 파장대의 광을 방출하도록 소정의 전압을 인가 받을 수 있다. 또한, 각 전극(210, 220)의 적어도 일부는 발광 소자(300)를 정렬하기 위해 서브 화소(PXn) 내에 전기장을 형성하는 데에 활용될 수 있다.
복수의 전극(210, 220)은 제1 전극(210) 및 제2 전극(220)을 포함할 수 있다. 예시적인 실시예에서, 제1 전극(210)은 각 서브 화소(PXn) 마다 분리된 화소 전극이고, 제2 전극(220)은 각 서브 화소(PXn)를 따라 공통으로 연결된 공통 전극일 수 있다. 제1 전극(210)과 제2 전극(220) 중 어느 하나는 발광 소자(300)의 애노드(Anode) 전극이고, 다른 하나는 발광 소자(300)의 캐소드(Cathode) 전극일 수 있다. 다만, 이에 제한되지 않으며 그 반대의 경우일 수도 있다.
제1 전극(210)과 제2 전극(220)은 각각 제1 방향(DR1)으로 연장되어 배치되는 전극 줄기부(210S, 220S)와 전극 줄기부(210S, 220S)에서 제1 방향(DR1)과 교차하는 방향인 제2 방향(DR2)으로 연장되어 분지되는 적어도 하나의 전극 가지부(210B, 220B)를 포함할 수 있다.
제1 전극(210)은 제1 방향(DR1)으로 연장되어 배치되는 제1 전극 줄기부(210S)와 제1 전극 줄기부(210S)에서 분지되어 제2 방향(DR2)으로 연장된 적어도 하나의 제1 전극 가지부(210B)를 포함할 수 있다.
임의의 일 화소의 제1 전극 줄기부(210S)는 양 단이 각 서브 화소(PXn) 사이에서 이격되어 종지하되, 동일 행(예컨대, 제1 방향(DR1)으로 인접한)에서 이웃하는 서브 화소의 제1 전극 줄기부(210S)와 실질적으로 동일 직선 상에 놓일 수 있다. 각 서브 화소(PXn)에 배치되는 제1 전극 줄기부(210S)들은 양 단이 상호 이격됨으로써 각 제1 전극 가지부(210B)에 서로 다른 전기 신호를 인가할 수 있고, 제1 전극 가지부(210B)는 각각 별개로 구동될 수 있다.
제1 전극 가지부(210B)는 제1 전극 줄기부(210S)의 적어도 일부에서 분지되고 제2 방향(DR2)으로 연장되어 배치되되, 제1 전극 줄기부(210S)와 대향하여 배치된 제2 전극 줄기부(220S)와 이격된 상태에서 종지할 수 있다.
제2 전극(220)은 제1 방향(DR1)으로 연장되어 제1 전극 줄기부(210S)와 제2 방향(DR2)으로 이격되어 대향하는 제2 전극 줄기부(220S)와 제2 전극 줄기부(220S)에서 분지되고 제2 방향(DR2)으로 연장된 제2 전극 가지부(220B)를 포함할 수 있다. 제2 전극 줄기부(220S)는 타 단부가 제1 방향(DR1)으로 인접한 다른 서브 화소(PXn)의 제2 전극 줄기부(220S)와 연결될 수 있다. 즉, 제2 전극 줄기부(220S)는 제1 전극 줄기부(210S)와 달리 제1 방향(DR1)으로 연장되어 각 서브 화소(PXn)들을 가로지르도록 배치될 수 있다. 각 서브 화소(PXn)를 가로지르는 제2 전극 줄기부(220S)는 각 화소(PX) 또는 서브 화소(PXn)들이 배치된 표시 영역(DA)의 외곽부, 또는 비표시 영역(NDA)에서 일 방향으로 연장된 부분과 연결될 수 있다.
제2 전극 가지부(220B)는 제1 전극 가지부(210B)와 이격되어 대향하고, 제1 전극 줄기부(210S)와 이격된 상태에서 종지될 수 있다. 제2 전극 가지부(220B)는 제2 전극 줄기부(220S)와 연결되고, 연장된 방향의 단부는 제1 전극 줄기부(210S)와 이격된 상태로 서브 화소(PXn) 내에 배치될 수 있다.
도면에서는 각 서브 화소(PXn)에 두 개의 제1 전극 가지부(210B)가 배치되고, 그 사이에 하나의 제2 전극 가지부(220B)가 배치된 것을 도시하고 있으나, 이에 제한되지 않는다. 또한, 제1 전극(210)과 제2 전극(220)은 반드시 일 방향으로 연장된 형상만을 갖지 않고, 다양한 구조로 배치될 수 있다. 예를 들어, 제1 전극(210)과 제2 전극(220)은 부분적으로 곡률지거나, 절곡된 형상을 가질 수 있고, 어느 한 전극이 다른 전극을 둘러싸도록 배치될 수도 있다. 제1 전극(210)과 제2 전극(220)은 적어도 일부 영역이 서로 이격되어 대향함으로써, 그 사이에 발광 소자(300)가 배치될 공간이 형성된다면 이들이 배치되는 구조나 형상은 특별히 제한되지 않을 수 있다.
또한, 제1 전극(210)과 제2 전극(220)은 각각 컨택홀, 예컨대 제1 전극 컨택홀(CNTD) 및 제2 전극 컨택홀(CNTS)을 통해 표시 장치(10)의 회로소자층(PAL, 도 22에 도시)과 전기적으로 연결될 수 있다. 도면에는 제1 전극 컨택홀(CNTD)은 각 서브 화소(PXn)의 제1 전극 줄기부(210S)마다 형성되고, 제2 전극 컨택홀(CNTS)은 각 서브 화소(PXn)들을 가로지르는 하나의 제2 전극 줄기부(220S)에 하나만이 형성된 것을 도시하고 있다. 다만, 이에 제한되지 않으며, 경우에 따라서는 제2 전극 컨택홀(CNTS)의 경우에도 각 서브 화소(PXn) 마다 형성될 수 있다.
복수의 뱅크(410, 420, 430)는 각 서브 화소(PXn)간의 경계에 배치되는 외부 뱅크(430), 각 서브 화소(PXn)의 중심부와 인접하여 각 전극(210, 220) 하부에 배치되는 복수의 내부 뱅크(410, 420)를 포함할 수 있다. 도면에서는 복수의 내부 뱅크(410, 420)가 도시되지 않았으나, 제1 전극 가지부(210B)와 제2 전극 가지부(220B) 하부에는 각각 제1 내부 뱅크(410)와 제2 내부 뱅크(420)가 배치될 수 있다. 이들에 대한 설명은 다른 도면을 참조하여 후술하기로 한다.
외부 뱅크(430)는 각 서브 화소(PXn)간의 경계에 배치될 수 있다. 복수의 제1 전극 줄기부(210S)는 각 단부가 외부 뱅크(430)를 기준으로 서로 이격되어 종지할 수 있다. 외부 뱅크(430)는 제2 방향(DR2)으로 연장되어 제1 방향(DR1)으로 배열된 서브 화소(PXn)들의 경계에 배치될 수 있다. 다만 이에 제한되지 않으며, 외부 뱅크(430)는 제1 방향(DR1)으로 연장되어 제2 방향(DR2)으로 배열된 서브 화소(PXn)들의 경계에도 배치될 수 있다. 외부 뱅크(430)는 내부 뱅크(410, 420)들과 동일한 재료를 포함하여 하나의 공정에서 동시에 형성될 수 있다.
복수의 발광 소자(300)는 제1 전극(210)과 제2 전극(220) 사이에 배치될 수 있다. 도면에 도시된 바와 같이, 발광 소자(300)들은 제1 전극 가지부(210B)와 제2 전극 가지부(220B) 사이에 배치될 수 있다. 복수의 발광 소자(300) 중 적어도 일부는 일 단부가 제1 전극(210)과 전기적으로 연결되고, 타 단부가 제2 전극(220)과 전기적으로 연결될 수 있다. 발광 소자(300)의 양 단부는 각각 제1 전극 가지부(210B)와 제2 전극 가지부(220B) 상에 놓이도록 배치될 수 있으나, 이에 제한되지 않는다. 경우에 따라서는 발광 소자(300)는 양 단부과 제1 전극(210) 및 제2 전극(220)과 중첩하지 않도록 이들 사이에 배치될 수도 있다.
복수의 발광 소자(300)들은 각 전극(210, 220) 사이에서 서로 이격되어 배치되며 실질적으로 상호 평행하게 정렬될 수 있다. 발광 소자(300)들이 이격되는 간격은 특별히 제한되지 않는다. 경우에 따라서 복수의 발광 소자(300)들이 인접하게 배치되어 무리를 이루고, 다른 복수의 발광 소자(300)들은 일정 간격 이격된 상태로 무리를 이룰 수도 있으며, 불균일한 밀집도를 가지되 일 방향으로 배향되어 정렬될 수도 있다. 또한, 예시적인 실시예에서 발광 소자(300)는 일 방향으로 연장된 형상을 가지며, 각 전극, 예컨대 제1 전극 가지부(210B)와 제2 전극 가지부(220B)가 연장된 방향과 발광 소자(300)가 연장된 방향은 실질적으로 수직을 이룰 수 있다. 다만, 이에 제한되지 않으며, 발광 소자(300)는 제1 전극 가지부(210B)와 제2 전극 가지부(220B)가 연장된 방향에 수직하지 않고 비스듬히 배치될 수도 있다.
한편, 일 실시예에 따른 발광 소자(300)는 서로 다른 물질을 포함하는 활성층(330)을 포함하여 서로 다른 파장대의 광을 외부로 방출할 수 있다. 일 실시예에 따른 표시 장치(10)는 서로 다른 파장대의 광을 방출하는 발광 소자(300)들을 포함할 수 있다.
도 21은 일 실시예에 따른 표시 장치의 개략적인 단면도이다.
도 21을 참조하면, 표시 장치(10)는 제1 서브 화소(PX(1)에 배치된 제1 발광 소자(301), 제2 서브 화소(PX2)에 배치된 제2 발광 소자(302) 및 제3 서브 화소(PX3)에 배치된 제3 발광 소자(303)를 포함할 수 있다.
제1 발광 소자(301), 제2 발광 소자(302) 및 제3 발광 소자(303)는 도 1의 발광 소자(300)와 같은 구조를 갖되, 서로 다른 직경을 가질 수 있다. 예시적인 실시예에서, 제1 발광 소자(301)의 직경(WA)은 제2 발광 소자(302) 및 제3 발광 소자(303)의 직경(WB, WC)보다 작을 수 있고, 제2 발광 소자(302)의 직경(WB)은 제3 발광 소자(303)의 직경(WC)보다 작을 수 있다. 즉, 제1 발광 소자(301), 제2 발광 소자(302) 및 제3 발광 소자(303)는 순차적으로 직경이 커질 수 있다.
제1 발광 소자(301)는 중심 파장대역이 제1 파장인 제1 광(L1)을 방출하는 활성층(330)을 포함하고, 제2 발광 소자(302)는 중심 파장대역이 제2 파장인 제2 광(L2)을 방출하는 활성층(330)을 포함하고, 제3 발광 소자(303)는 중심 파장대역이 제3 파장인 제3 광(L3)을 방출하는 활성층(330)을 포함할 수 있다. 일 실시예에 따른 발광 소자(300)는 제1 반도체층(310)의 제1 부분(NR1) 상에 배치되는 활성층(330)에 포함된 물질에 따라 서로 다른 색의 광을 방출할 수 있다. 여기서, 서로 다른 물질을 포함하는 활성층(330)이 제1 반도체층(310) 상에서 형성되기 위해, 제1 반도체층(310)의 제1 부분(NR1)은 서로 다른 격자 상수(Lattice constant)를 가질 필요가 있다. 특정 물질을 함유하는 활성층(330)은 특정 격자 상수를 갖는 제1 반도체층(310) 상에서 형성될 수 있고, 제1 반도체층(310)은 제1 부분(NR1)의 직경에 따라 다른 격자 상수를 가질 수 있다. 몇몇 실시예에서, 제1 광(L1)을 방출하는 활성층(330)을 포함하는 제1 발광 소자(301)는 제2 광(L2) 또는 제3 광(L3)을 방출하는 활성층(330)을 포함하는 제2 발광 소자(302) 또는 제3 발광 소자(303)보다 작은 직경을 가질 수 있다. 또한, 제2 발광 소자(302)의 직경(WB)은 제3 발광 소자(303)의 직경(WC)보다 작을 수 있다.
이에 따라 제1 서브 화소(PX1)에서는 제1 광(L1)이 출사되고, 제2 서브 화소(PX2)에서는 제2 광(L2)이 출사되고, 제3 서브 화소(PX3)에서는 제3 광(L3)이 출사될 수 있다. 몇몇 실시예에서, 표시 장치(10)는 서로 다른 색의 광을 방출하는 활성층(330)을 포함하는 발광 소자, 예컨대 제1 발광 소자(301), 제2 발광 소자(302) 및 제3 발광 소자(303)를 포함할 수 있다. 제1 발광 소자(301), 제2 발광 소자(302) 및 제3 발광 소자(303)는 각각 제1 광(L1), 제2 광(L2) 및 제3 광(L3)을 방출하는 활성층(330)을 포함할 수 있다.
몇몇 실시예에서, 제1 광(L1)은 중심 파장대역이 450nm 내지 495nm의 범위를 갖는 청색광이고, 제2 광(L2)은 중심 파장대역이 495nm 내지 570nm의 범위를 갖는 녹색광이고, 제3 광(L3)은 중심 파장대역이 620nm 내지 752nm의 범위를 갖는 적색광 일 수 있다. 다만, 이에 제한되지 않는다. 제1 광(L1), 제2 광(L2) 및 제3 광(L3)은 서로 다른 색의 광일 수도 있고, 동일한 색의 광이되, 중심 파장대역이 상기의 범위와 다를 수도 있다.
또한, 도면에서는 도시하지 않았으나, 표시 장치(10)는 제1 전극(210) 및 제2 전극(220)의 적어도 일부를 덮는 제1 절연층(510)을 포함할 수 있다.
제1 절연층(510)은 표시 장치(10)의 각 서브 화소(PXn)에 배치될 수 있다. 제1 절연층(510)은 실질적으로 각 서브 화소(PXn)를 전면적으로 덮도록 배치될 수 있으며, 이웃한 다른 서브 화소(PXn)에도 연장되어 배치될 수 있다. 제1 절연층(510)은 제1 전극(210)과 제2 전극(220)의 적어도 일부를 덮도록 배치될 수 있다. 도 21에 도시되지 않았으나, 제1 절연층(510)은 제1 전극(210) 및 제2 전극(220)의 일부, 구체적으로 제1 전극 가지부(210B)와 제2 전극 가지부(220B)의 일부 영역을 노출하도록 배치될 수 있다.
표시 장치(10)는 제1 절연층(510) 이외에도 각 전극(210, 220)의 하부에 위치하는 회로소자층(PAL)과, 각 전극(210, 220) 및 발광 소자(300)의 적어도 일부를 덮도록 배치되는 제2 절연층(520, 도 22에 도시) 및 패시베이션층(550, 도 22에 도시)을 포함할 수 있다. 이하에서는 도 22를 참조하여 표시 장치(10)의 구조에 대하여 자세히 설명하도록 한다.
도 22는 도 20의 Xa-Xa'선, Xb-Xb'선 및 Xc-Xc'선을 따라 자른 단면도이다.
도 22는 제1 서브 화소(PX1)의 단면만을 도시하고 있으나, 다른 화소(PX) 또는 서브 화소(PXn)의 경우에도 동일하게 적용될 수 있다. 도 22는 임의의 발광 소자(300)의 일 단부와 타 단부를 가로지르는 단면을 도시한다.
도 20 및 도 22를 참조하면, 표시 장치(10)는 회로소자층(PAL)과 발광층(EML)을 포함할 수 있다. 회로소자층(PAL)은 기판(110), 버퍼층(115), 차광층(BML), 제1 및 제2 트랜지스터(120, 140) 등을 포함하고, 발광층(EML)은 제1 및 제2 트랜지스터(120, 140)의 상부에 배치된 복수의 전극(210, 220), 발광 소자(300), 복수의 절연층(510, 520, 550) 등을 포함할 수 있다.
기판(110)은 절연 기판일 수 있다. 기판(110)은 유리, 석영, 또는 고분자 수지 등의 절연 물질로 이루어질 수 있다. 또한, 기판(110)은 리지드 기판일 수 있지만, 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉시블(flexible) 기판일 수도 있다.
차광층(BML)은 기판(110) 상에 배치될 수 있다. 차광층(BML)은 제1 차광층(BML1) 및 제2 차광층(BML2)을 포함할 수 있다. 제1 차광층(BML1)은 후술하는 제1 트랜지스터(120)의 제1 드레인 전극(123)과 전기적으로 연결될 수 있다. 제2 차광층(BML2)은 제2 트랜지스터(140)의 제2 드레인 전극(143)과 전기적으로 연결될 수 있다.
제1 차광층(BML1)과 제2 차광층(BML2)은 각각 제1 트랜지스터(120)의 제1 활성물질층(126) 및 제2 트랜지스터(140)의 제2 활성물질층(146)과 중첩하도록 배치된다. 제1 및 제2 차광층(BML1, BML2)은 광을 차단하는 재료를 포함하여, 제1 및 제2 활성물질층(126, 146)에 광이 입사되는 것을 방지할 수 있다. 일 예로, 제1 및 제2 차광층(BML1, BML2)은 광의 투과를 차단하는 불투명한 금속 물질로 형성될 수 있다. 다만, 이에 제한되지 않으며 경우에 따라서 차광층(BML)은 생략될 수 있다.
버퍼층(115)은 차광층(BML)과 기판(110) 상에 배치된다. 버퍼층(115)은 차광층(BML)을 포함하여 기판(110)을 전면적으로 덮도록 배치될 수 있다. 버퍼층(115)은 불순물 이온이 확산되는 것을 방지하고 수분이나 외기의 침투를 방지하며, 표면 평탄화 기능을 수행할 수 있다. 또한, 버퍼층(115)은 차광층(BML)과 제1 및 제2 활성물질층(126, 146)을 상호 절연시킬 수 있다.
버퍼층(115) 상에는 반도체층이 배치된다. 반도체층은 제1 트랜지스터(120)의 제1 활성물질층(126), 제2 트랜지스터(140)의 제2 활성물질층(146) 및 보조층(163)을 포함할 수 있다. 반도체층은 다결정 실리콘, 단결정 실리콘, 산화물 반도체 등을 포함할 수 있다.
제1 활성물질층(126)은 제1 도핑 영역(126a), 제2 도핑 영역(126b) 및 제1 채널 영역(126c)을 포함할 수 있다. 제1 채널 영역(126c)은 제1 도핑 영역(126a)과 제2 도핑 영역(126b) 사이에 배치될 수 있다. 제2 활성물질층(146)은 제3 도핑 영역(146a), 제4 도핑 영역(146b) 및 제2 채널 영역(146c)을 포함할 수 있다. 제2 채널 영역(146c)은 제3 도핑 영역(146a)과 제4 도핑 영역(146b) 사이에 배치될 수 있다. 제1 활성물질층(126) 및 제2 활성물질층(146)은 다결정 실리콘을 포함할 수 있다. 다결정 실리콘은 비정질 실리콘을 결정화하여 형성될 수 있다. 상기 결정화 방법의 예로는 RTA(Rapid thermal annealing)법, SPC(Solid phase crystallization)법, ELA(Excimer laser annealing)법, MILC(Metal induced crystallization)법, SLS(Sequential lateral solidification)법 등을 들수 있으나, 이에 제한되는 것은 아니다. 다른 예로, 제1 활성물질층(126) 및 제2 활성물질층(146)은 단결정 실리콘, 저온 다결정 실리콘, 비정질 실리콘 등을 포함할 수도 있다. 제1 도핑 영역(126a), 제2 도핑 영역(126b), 제3 도핑 영역(146a) 및 제4 도핑 영역(146b)은 제1 활성물질층(126) 및 제2 활성물질층(146)의 일부 영역이 불순물로 도핑된 영역일 수 있다. 다만, 이에 제한되지 않는다.
반도체층 상에는 제1 게이트 절연막(150)이 배치된다. 제1 게이트 절연막(150)은 반도체층을 포함하여 버퍼층(115)을 전면적으로 덮도록 배치될 수 있다. 제1 게이트 절연막(150)은 제1 및 제2 트랜지스터(120, 140)의 게이트 절연막으로 기능할 수 있다.
제1 게이트 절연막(150) 상에는 제1 도전층이 배치된다. 제1 도전층은 제1 게이트 절연막(150) 상에서 제1 트랜지스터(120)의 제1 활성물질층(126) 상에 배치된 제1 게이트 전극(121), 제2 트랜지스터(140)의 제2 활성물질층(146) 상에 배치된 제2 게이트 전극(141) 및 보조층(163) 상에 배치된 전원 배선(161)을 포함할 수 있다. 제1 게이트 전극(121)은 제1 활성물질층(126)의 제1 채널 영역(126c)과 중첩하고, 제2 게이트 전극(141)은 제2 활성물질층(146)의 제2 채널 영역(146c)과 중첩할 수 있다.
제1 도전층 상에는 층간절연막(170)이 배치된다. 층간절연막(170)은 층간 절연막의 기능을 수행할 수 있다. 또한, 층간절연막(170)은 유기 절연 물질을 포함하고 표면 평탄화 기능을 수행할 수도 있다.
층간절연막(170) 상에는 제2 도전층이 배치된다. 제2 도전층은 제1 트랜지스터(120)의 제1 드레인 전극(123)과 제1 소스 전극(124), 제2 트랜지스터(140)의 제2 드레인 전극(143)과 제2 소스 전극(144), 및 전원 배선(161) 상부에 배치된 전원 전극(162)을 포함한다.
제1 드레인 전극(123)과 제1 소스 전극(124)은 층간절연막(170)과 제1 게이트 절연막(150)을 관통하는 컨택홀을 통해 제1 활성물질층(126)의 제1 도핑 영역(126a) 및 제2 도핑 영역(126b)과 각각 접촉될 수 있다. 제2 드레인 전극(143)과 제2 소스 전극(144)은 층간절연막(170)과 제1 게이트 절연막(150)을 관통하는 컨택홀을 통해 제2 활성물질층(146)의 제3 도핑 영역(146a) 및 제4 도핑 영역(146b)과 각각 접촉될 수 있다. 또한, 제1 드레인 전극(123)과 제2 드레인 전극(143)은 또 다른 컨택홀을 통해 각각 제1 차광층(BML1) 및 제2 차광층(BML2)과 전기적으로 연결될 수 있다.
제2 도전층 상에는 비아층(200)이 배치된다. 비아층(200)은 유기 절연 물질을 포함하여, 표면 평탄화 기능을 수행할 수 있다.
비아층(200) 상에는 복수의 뱅크(410, 420, 430)와 복수의 전극(210, 220) 및 발광 소자(300)가 배치될 수 있다.
복수의 뱅크(410, 420, 430)는 각 서브 화소(PXn) 내에서 이격되어 배치되는 내부 뱅크(410, 420) 및 이웃한 서브 화소(PXn)의 경계에 배치되는 외부 뱅크(430)를 포함할 수 있다.
외부 뱅크(430)는 표시 장치(10)의 제조 시, 잉크젯 프린팅 장치를 이용하여 발광 소자(300)가 분산된 잉크를 분사할 때, 잉크가 서브 화소(PXn)의 경계를 넘는 것을 방지하는 기능을 수행할 수 있다. 다만, 이에 제한되는 것은 아니다.
복수의 내부 뱅크(410, 420)는 각 서브 화소(PXn)의 중심부에 인접하여 배치된 제1 내부 뱅크(410) 및 제2 내부 뱅크(420)를 포함할 수 있다.
제1 내부 뱅크(410) 및 제2 내부 뱅크(420)는 서로 이격되어 대향하도록 배치된다. 제1 내부 뱅크(410) 상에는 제1 전극(210)이, 제2 내부 뱅크(420) 상에는 제2 전극(220)이 배치될 수 있다. 도 20 및 도 22를 참조하면 제1 내부 뱅크(410) 상에는 제1 전극 가지부(210B)가, 제2 내부 뱅크(420) 상에는 제2 전극 가지부(220B)가 배치된 것으로 이해될 수 있다.
제1 내부 뱅크(410)와 제2 내부 뱅크(420)는 각 서브 화소(PXn) 내에서 제2 방향(DR2)으로 연장되어 배치될 수 있다. 도면으로 도시하지 않았으나, 제1 내부 뱅크(410) 및 제2 내부 뱅크(420)는 제2 방향(DR2)으로 연장됨에 따라 제2 방향(DR2)으로 이웃하는 서브 화소(PXn)를 향해 연장될 수 있다. 다만, 이에 제한되지 않으며, 제1 내부 뱅크(410)와 제2 내부 뱅크(420)는 각 서브 화소(PXn) 마다 배치되어 표시 장치(10) 전면에 있어서 패턴을 이룰 수 있다. 복수의 뱅크(410, 420, 430)들은 폴리이미드(Polyimide, PI)를 포함할 수 있으나, 이에 제한되지 않는다.
제1 내부 뱅크(410) 및 제2 내부 뱅크(420)는 비아층(200)을 기준으로 적어도 일부가 돌출된 구조를 가질 수 있다. 제1 내부 뱅크(410) 및 제2 내부 뱅크(420)는 발광 소자(300)가 배치된 평면을 기준으로 상부로 돌출될 수 있고, 상기 돌출된 부분은 적어도 일부가 경사를 가질 수 있다. 제1 내부 뱅크(410) 및 제2 내부 뱅크(420)의 돌출된 형상은 특별히 제한되지 않는다.
복수의 전극(210, 220)은 비아층(200) 및 내부 뱅크(410, 420) 상에 배치될 수 있다. 상술한 바와 같이, 각 전극(210, 220)은 전극 줄기부(210S, 220S)와 전극 가지부(210B, 220B)를 포함한다. 도 20의 Xa-Xa'선은 제1 전극 줄기부(210S)를, 도 20의 Xb-Xb'선은 제1 전극 가지부(210B)와 제2 전극 가지부(220B)를, 도 20의 Xc-Xc'선은 제2 전극 줄기부(220S)를 가로지르는 선이다. 즉, 도 22의 Xa-Xa' 영역에 배치된 제1 전극(210)은 제1 전극 줄기부(210S)이고, 도 22의 Xb-Xb' 영역에 배치된 제1 전극(210) 및 제2 전극(220)은 각각 제1 전극 가지부(210B) 및 제2 전극 가지부(220B)이고, 도 22의 Xc-Xc' 영역에 배치된 제2 전극(220)은 제2 전극 줄기부(220S)인 것으로 이해될 수 있다. 각 전극 줄기부(210S, 220S)와 각 전극 가지부(210B, 220B)는 제1 전극(210) 및 제2 전극(220)을 이룰 수 있다.
제1 전극(210)과 제2 전극(220)은 일부 영역은 비아층(200) 상에 배치되고, 일부 영역은 제1 내부 뱅크(410) 및 제2 내부 뱅크(420) 상에 배치될 수 있다. 상술한 바와 같이, 제1 전극(210)의 제1 전극 줄기부(210S)와 제2 전극(220)의 제2 전극 줄기부(220S)는 제1 방향(DR1)으로 연장되고, 제1 내부 뱅크(410)와 제2 내부 뱅크(420)는 제2 방향(DR2)으로 연장되어 제2 방향(DR2)으로 이웃하는 서브 화소(PXn)에도 배치될 수 있다. 도면으로 도시하지 않았으나, 제1 전극(210) 및 제2 전극(220)의 제1 방향(DR1)으로 연장된 제1 전극 줄기부(210S)와 제2 전극 줄기부(220S)는 제1 내부 뱅크(410) 및 제2 내부 뱅크(420)와 부분적으로 중첩할 수 있다. 다만, 이에 제한되는 것은 아니며, 제1 전극 줄기부(210S)와 제2 전극 줄기부(220S)는 제1 내부 뱅크(410) 및 제2 내부 뱅크(420)와 중첩하지 않을 수도 있다.
제1 전극(210)의 제1 전극 줄기부(210S)에는 비아층(200)을 관통하여 제1 트랜지스터(120)의 제1 드레인 전극(123)을 일부 노출하는 제1 전극 컨택홀(CNDT)이 형성될 수 있다. 제1 전극(210)은 제1 전극 컨택홀(CNTD)을 통해 제1 드레인 전극(123)과 접촉할 수 있다. 제1 전극(210)은 제1 트랜지스터(120)의 제1 드레인 전극(123)과 전기적으로 연결되어 소정의 전기 신호를 전달 받을 수 있다.
제2 전극(220)의 제2 전극 줄기부(220S)는 일 방향으로 연장되어 발광 소자(300)들이 배치되지 않는 비발광 영역에도 배치될 수 있다. 제2 전극 줄기부(220S)에는 비아층(200)을 관통하여 전원 전극(162)의 일부를 노출하는 제2 전극 컨택홀(CNTS)이 형성될 수 있다. 제2 전극(220)은 제2 전극 컨택홀(CNTS)을 통해 전원 전극(162)과 접촉할 수 있다. 제2 전극(220)은 전원 전극(162)과 전기적으로 연결되어 전원 전극(162)으로부터 소정의 전기 신호를 전달 받을 수 있다.
제1 전극(210)과 제2 전극(220)의 일부 영역, 예컨대 제1 전극 가지부(210B)와 제2 전극 가지부(220B)는 각각 제1 내부 뱅크(410) 및 제2 내부 뱅크(420) 상에 배치될 수 있다. 제1 전극(210)의 제1 전극 가지부(210B)는 제1 내부 뱅크(410)를 덮도록 배치되고, 제2 전극(220)의 제2 전극 가지부(220B)는 제2 내부 뱅크(420)를 덮도록 배치될 수 있다. 제1 내부 뱅크(410)와 제2 내부 뱅크(420)가 각 서브 화소(PXn)의 중심부에서 서로 이격되어 배치되므로, 제1 전극 가지부(210B)와 제2 전극 가지부(220B)도 서로 이격되어 배치될 수 있다. 제1 전극(210)과 제2 전극(220) 사이의 영역, 즉, 제1 전극 가지부(210B)와 제2 전극 가지부(220B)가 이격되어 대향하는 공간에는 복수의 발광 소자(300)들이 배치될 수 있다.
각 전극(210, 220)은 투명성 전도성 물질을 포함할 수 있다. 일 예로, 각 전극(210, 220)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin-Zinc Oxide) 등과 같은 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다. 몇몇 실시예에서, 각 전극(210, 220)은 반사율이 높은 전도성 물질을 포함할 수 있다. 예를 들어, 각 전극(210, 220)은 반사율이 높은 물질로 은(Ag), 구리(Cu), 알루미늄(Al) 등과 같은 금속을 포함할 수 있다. 이 경우, 각 전극(210, 220)으로 입사되는 광을 반사시켜 각 서브 화소(PXn)의 상부 방향으로 출사시킬 수도 있다.
또한, 전극(210, 220)은 투명성 전도성 물질과 반사율이 높은 금속층이 각각 한층 이상 적층된 구조를 이루거나, 이들을 포함하여 하나의 층으로 형성될 수도 있다. 예시적인 실시예에서, 각 전극(210, 220)은 ITO/은(Ag)/ITO/IZO의 적층구조를 갖거나, 알루미늄(Al), 니켈(Ni), 란타늄(La) 등을 포함하는 합금일 수 있다. 다만, 이에 제한되는 것은 아니다.
제1 절연층(510)은 비아층(200), 제1 전극(210) 및 제2 전극(220) 상에 배치된다. 제1 절연층(510)은 제1 전극(210) 및 제2 전극(220)을 부분적으로 덮도록 배치된다. 제1 절연층(510)은 제1 전극(210)과 제2 전극(220)의 상면을 대부분 덮도록 배치되되, 제1 전극(210)과 제2 전극(220)의 일부를 노출시킬 수 있다. 제1 절연층(510)은 제1 전극(210)과 제2 전극(220)의 상면 중 일부, 예컨대 제1 내부 뱅크(410) 상에 배치된 제1 전극 가지부(210B)의 상면과 제2 내부 뱅크(420) 상에 배치된 제2 전극 가지부(220B)의 상면 중 일부가 노출되도록 배치될 수 있다. 즉, 제1 절연층(510)은 실질적으로 비아층(200) 상에 전면적으로 형성되되, 제1 전극(210)과 제2 전극(220)을 부분적으로 노출하는 개구부를 포함할 수 있다. 제1 절연층(510)의 개구부는 제1 전극(210)과 제2 전극(220)의 비교적 평탄한 상면이 노출되도록 위치할 수 있다.
예시적인 실시예에서, 제1 절연층(510)은 제1 전극(210)과 제2 전극(220) 사이에서 상면의 일부가 함몰되도록 단차가 형성될 수 있다. 몇몇 실시예에서, 제1 절연층(510)은 무기물 절연성 물질을 포함하고, 제1 전극(210)과 제2 전극(220)을 덮도록 배치된 제1 절연층(510)은 하부에 배치되는 부재의 단차에 의해 상면의 일부가 함몰될 수 있다. 제1 전극(210)과 제2 전극(220) 사이에서 제1 절연층(510) 상에 배치되는 발광 소자(300)는 제1 절연층(510)의 함몰된 상면 사이에서 빈 공간을 형성할 수 있다. 발광 소자(300)는 제1 절연층(510)의 상면과 부분적으로 이격된 상태로 배치될 수 있고, 후술하는 제2 절연층(520)을 이루는 재료가 상기 공간에 채워질 수도 있다.
다만, 이에 제한되지 않는다. 제1 절연층(510)은 발광 소자(300)가 배치되도록 평탄한 상면을 형성할 수 있다. 상기 상면은 제1 전극(210)과 제2 전극(220)을 향해 일 방향으로 연장되어 제1 전극(210)과 제2 전극(220)의 경사진 측면에서 종지할 수 있다. 즉, 제1 절연층(510)은 각 전극(210, 220)이 제1 내부 뱅크(410)와 제2 내부 뱅크(420)의 경사진 측면과 중첩하는 영역에 배치될 수 있다. 후술하는 접촉 전극(261, 262)은 제1 전극(210) 및 제2 전극(220)의 노출된 영역과 접촉하고, 제1 절연층(510)의 평탄한 상면에서 발광 소자(300)의 단부와 원활하게 접촉할 수 있다.
제1 절연층(510)은 제1 전극(210)과 제2 전극(220)을 보호함과 동시에 이들을 상호 절연시킬 수 있다. 또한, 제1 절연층(510) 상에 배치되는 발광 소자(300)가 다른 부재들과 직접 접촉하여 손상되는 것을 방지할 수도 있다. 다만, 제1 절연층(510)의 형상 및 구조는 이에 제한되지 않는다.
발광 소자(300)는 각 전극(210, 220) 사이에서 제1 절연층(510) 상에 배치될 수 있다. 예시적으로, 발광 소자(300)는 각 전극 가지부(210B, 220B) 사이에 배치된 제1 절연층(510) 상에 적어도 하나 배치될 수 있다. 다만, 이에 제한되지 않으며, 도면에 도시되지 않았으나 각 서브 화소(PXn) 내에 배치된 발광 소자(300)들 중 적어도 일부는 각 전극 가지부(210B, 220B) 사이 이외의 영역에 배치될 수도 있다. 또한 발광 소자(300)는 일부 영역이 전극(210, 220)과 중첩하는 위치에 배치될 수 있다. 발광 소자(300)는 제1 전극 가지부(210B)와 제2 전극 가지부(220B)가 서로 대향하는 각 단부 상에 배치되며 접촉 전극(261, 262)을 통해 각 전극(210, 220)과 전기적으로 연결될 수 있다.
상술한 바와 같이, 각 서브 화소(PXn)에는 서로 다른 파장의 광(L1, L2, L3)을 방출하는 발광 소자(300)들이 배치될 수 있다. 도면에서는 제1 발광 소자(301)가 배치된 제1 서브 화소(PX1)만을 도시하고 있으나, 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)의 경우에도 동일하게 적용될 수 있음은 자명하다.
또한, 발광 소자(300)는 비아층(200)에 수평한 방향으로 복수의 층들이 배치될 수 있다. 일 실시예에 따른 표시 장치(10)의 발광 소자(300)는 본체부(300A)가 연장된 방향과 비아층(200)이 평행하도록 배치될 수 있다. 발광 소자(300)는 제1 절연층(510) 상에서 단면상 절연막(380), 제2 전극층(372) 또는 제1 전극층(371), 제2 반도체층(320), 활성층(330) 및 제1 반도체층(310)이 비아층(200)에 수직하게 순차적으로 배치될 수 있다. 또한, 발광 소자(300)의 각 층들은 다른 층들의 외면을 둘러싸도록 형성되므로, 표시 장치(10)에 배치된 발광 소자(300)는 단면상 제1 반도체층(310)의 제1 부분(NR1)을 중심으로 대칭 구조를 가질 수 있다. 즉, 제1 반도체층(310)을 기준으로, 비아층(200)에 수직한 방향으로 갈수록 활성층(330), 제2 반도체층(320), 제2 전극층(372) 또는 제1 전극층(371) 및 절연막(380)이 순차적으로 적층된 형상을 가질 수도 있다. 다만, 이에 제한되지 않는다. 발광 소자(300)의 복수의 층들이 배치된 순서는 반대방향일 수도 있으며, 경우에 따라서는 발광 소자(300)가 다른 구조를 갖는 경우, 복수의 층들은 비아층(200)에 수평한 방향으로 배치될 수도 있다.
일 실시예에 따른 표시 장치(10)는 발광 소자(300)의 절연막(380) 중 적어도 일부 영역이 제거되고, 절연막(380)이 제거되어 제1 전극층(371) 및 제2 전극층(372)이 부분적으로 노출될 수 있다. 표시 장치(10)의 제조 공정 중, 발광 소자(300)의 외면을 덮는 제2 절연층(520)을 형성하는 단계에서 절연막(380)은 부분적으로 제거될 수 있다. 노출된 제1 전극층(371)은 후술하는 제2 접촉 전극(262)과 접촉하고, 노출된 제2 전극층(372)은 제1 접촉 전극(261)과 접촉할 수 있다. 상술한 바와 같이, 발광 소자(300)의 제1 전극층(371)과 제2 전극층(372)은 서로 이격되어 연결되지 않으므로, 제1 접촉 전극(261)과 제2 접촉 전극(262)은 각각 제2 전극층(372)과 제1 전극층(371)에 접촉하더라도 상호 전기적으로 연결되지 않을 수 있다.
또한, 발광 소자(300)는 본체부(300A)를 기준으로, 측면이 경사진 형상을 갖는 제1 단부(300B) 및 본체부(300A)보다 좁은 폭을 갖고 연장된 제2 단부(300C)를 포함할 수 있다. 제1 절연층(510) 상에 배치된 발광 소자(300)는 본체부(300A)의 측면은 부분적으로 제1 절연층(510)과 접촉하고, 제1 단부(300B) 및 제2 단부(300C)는 제1 절연층(510)과 이격될 수 있다. 발광 소자(300)의 본체부(300A), 제1 단부(300B) 및 제2 단부(300C)가 제1 절연층(510)과 이격된 영역에는 제2 절연층(520)이 더 배치될 수 있다.
제2 절연층(520)은 발광 소자(300) 상에 부분적으로 배치될 수 있다. 제2 절연층(520)은 발광 소자(300)의 외면을 부분적으로 감싸도록 배치될 수 있다. 제2 절연층(520)은 발광 소자(300)를 보호함과 동시에 표시 장치(10)의 제조 공정에서 발광 소자(300)를 고정시키는 기능을 수행할 수도 있다. 또한, 예시적인 실시예에서, 제2 절연층(520)의 재료 중 일부는 발광 소자(300)의 하면과 제1 절연층(510) 사이에 배치될 수도 있다. 상술한 바와 같이 제2 절연층(520)은 표시 장치(10)의 제조 공정 중에 형성된 제1 절연층(510)과 발광 소자(300) 사이의 공간을 채우도록 형성될 수도 있다. 이에 따라 제2 절연층(520)은 발광 소자(300)의 외면을 감싸도록 형성될 수도 있다. 다만, 이에 제한되지 않는다.
제2 절연층(520)은 평면상 제1 전극 가지부(210B)와 제2 전극 가지부(220B) 사이에서 제2 방향(DR2)으로 연장되어 배치될 수 있다. 일 예로, 제2 절연층(520)은 비아층(200) 상에서 평면상 섬형 또는 선형의 형상을 가질 수 있다.
접촉 전극(261, 262)은 각 전극(210, 220) 및 제2 절연층(520) 상에 배치된다. 제1 접촉 전극(261)과 제2 접촉 전극(262)은 제2 절연층(520) 상에서 서로 이격되어 배치될 수 있다. 제2 절연층(520)은 제1 접촉 전극(261)과 제2 접촉 전극(262)이 직접 접촉하지 않도록 상호 절연시킬 수 있다.
도면으로 도시하지 않았으나, 복수의 접촉 전극(261, 262)은 평면상 제2 방향(DR2)으로 연장되어 배치되되, 제1 방향(DR1)으로 서로 이격되어 배치될 수 있다. 접촉 전극(261, 262)은 발광 소자(300)의 적어도 일 단부와 접촉할 수 있으며, 접촉 전극(261, 262)은 제1 전극(210) 또는 제2 전극(220)과 전기적으로 연결되어 전기 신호를 인가 받을 수 있다. 접촉 전극(261, 262)은 제1 접촉 전극(261)과 제2 접촉 전극(262)을 포함할 수 있다. 제1 접촉 전극(261)은 제1 전극 가지부(210B) 상에 배치되며, 발광 소자(300)의 일 단부와 접촉하고 제2 접촉 전극(262)은 제2 전극 가지부(220B) 상에 배치되며, 발광 소자(300)의 타 단부와 접촉할 수 있다.
제1 접촉 전극(261)은 제1 내부 뱅크(410) 상에서 제1 전극(210)의 노출된 일부 영역과 접촉할 수 있고, 제2 접촉 전극(262)은 제2 내부 뱅크(420) 상에서 제2 전극(220)의 노출된 일부 영역과 접촉할 수 있다. 접촉 전극(261, 262)은 각 전극(210, 220)으로부터 전달되는 전기 신호를 발광 소자(300)에 전달할 수 있다.
접촉 전극(261, 262)은 전도성 물질을 포함할 수 있다. 예를 들어, ITO, IZO, ITZO, 알루미늄(Al) 등을 포함할 수 있다. 다만, 이에 제한되는 것은 아니다.
패시베이션층(550)은 제1 접촉 전극(261), 제2 접촉 전극(262) 및 제2 절연층(520) 상에 배치될 수 있다. 패시베이션층(550)은 비아층(200) 상에 배치되는 부재들을 외부 환경에 대하여 보호하는 기능을 할 수 있다.
상술한 제1 절연층(510), 제2 절연층(520) 및 패시베이션층(550) 각각은 무기물 절연성 물질 또는 유기물 절연성 물질을 포함할 수 있다. 예시적인 실시예에서, 제1 절연층(510), 제2 절연층(520) 및 패시베이션층(550)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 산화 알루미늄(Al2O3), 질화 알루미늄(AlN)등과 같은 무기물 절연성 물질을 포함할 수 있다. 또한, 제1 절연층(510), 제2 절연층(520) 및 패시베이션층(550)은 유기물 절연성 물질로써, 아크릴 수지, 에폭시 수지, 페놀 수지, 폴리아마이드 수지, 폴리이미드 수지, 불포화 폴리에스테르 수지, 폴리페닐렌 수지, 폴리페닐렌설파이드 수지, 벤조사이클로부텐, 카도 수지, 실록산 수지, 실세스퀴옥산 수지, 폴리메틸메타크릴레이트, 폴리카보네이트, 폴리메틸메타크릴레이트-폴리카보네이트 합성수지 등을 포함할 수 있다. 다만, 이에 제한되는 것은 아니다.
한편, 표시 장치(10)는 더 많은 수의 절연층을 포함할 수 있다. 일 실시예에 따르면, 표시 장치(10)는 제1 접촉 전극(261)을 보호하도록 배치되는 제3 절연층(530)을 더 포함할 수 있다.
도 23은 다른 실시예에 따른 표시 장치의 단면도이다.
도 23을 참조하면, 일 실시예에 따른 표시 장치(10_1)는 제1 접촉 전극(261_1) 상에 배치된 제3 절연층(530_1)을 더 포함할 수 있다. 본 실시예에 따른 표시 장치(10_1)는 제3 절연층(530_1)을 더 포함하여 제2 접촉 전극(262_2)의 적어도 일부가 제3 절연층(530_1) 상에 배치된 점에서 도 20의 표시 장치(10)와 차이점이 있다. 이하에서는 중복되는 설명은 생략하고, 차이점을 중심으로 서술하기로 한다.
도 23의 표시 장치(10_1)는 제1 접촉 전극(261_1) 상에 배치되고, 제1 접촉 전극(261_1)과 제2 접촉 전극(262_1)을 전기적으로 상호 절연시키는 제3 절연층(530_1)을 포함할 수 있다. 제3 절연층(530_1)은 제1 접촉 전극(261_1)을 덮도록 배치되되, 발광 소자(300)가 제2 접촉 전극(262_1)과 연결될 수 있도록 발광 소자(300)의 일부 영역에는 중첩되지 않도록 배치될 수 있다. 제3 절연층(530_1)은 제2 절연층(520_1)의 상면에서 제1 접촉 전극(261_1) 및 제2 절연층(520_1)과 부분적으로 접촉할 수 있다. 제3 절연층(530_1)은 제2 절연층(520_1)의 상에서 제1 접촉 전극(261_1)의 일 단부를 커버하도록 배치될 수 있다. 이에 따라 제3 절연층(530_1)은 제1 접촉 전극(261_1)을 보호함과 동시에, 이를 제2 접촉 전극(262_1)과 전기적으로 절연시킬 수 있다.
제3 절연층(530_1)의 제2 접촉 전극(262_1)이 배치된 방향의 측면은 제2 절연층(520_1)의 일 측면과 정렬될 수 있다. 다만, 이에 제한되는 것은 아니다. 몇몇 실시예에서, 제3 절연층(530_1)은 제1 절연층(510)과 같이 무기물 절연성 물질을 포함할 수 있다.
제1 접촉 전극(261_1)은 제1 전극(210_1)과 제3 절연층(530_1) 사이에 배치되고, 제2 접촉 전극(262_1)은 제3 절연층(530_1) 상에 배치될 수 있다. 제2 접촉 전극(262_2)은 부분적으로 제1 절연층(510_1), 제2 절연층(520_1), 제3 절연층(530_1), 제2 전극(220_1) 및 발광 소자(300)와 접촉할 수 있다. 제2 접촉 전극(262_1)의 제1 전극(210_1)이 배치된 방향의 일 단부는 제3 절연층(530_1) 상에 배치될 수 있다.
패시베이션층(550_1)은 제3 절연층(530_1) 및 제2 접촉 전극(262_1) 상에 배치되어, 이들을 보호하도록 배치될 수 있다. 이하, 중복되는 설명은 생략한다.
한편, 표시 장치(10)는 제1 전극(210) 및 제2 전극(220)이 반드시 일 방향으로 연장된 형상을 갖지 않을 수도 있다. 표시 장치(10)의 제1 전극(210) 및 제2 전극(220)은 발광 소자(300)들이 배치되는 공간을 제공하도록 서로 이격되어 배치된다면 그 형상은 특별히 제한되지 않는다.
도 24는 또 다른 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 24를 참조하면, 일 실시예에 따른 표시 장치(10_2)의 제1 전극(210_2) 및 제2 전극(220_2)은 적어도 일부 영역이 곡률진 형상을 갖고, 제1 전극(210_2)의 곡률진 영역은 제2 전극(220_2)의 곡률진 영역과 서로 이격되어 대향할 수 있다. 본 실시예에 따른 표시 장치(10_2)는 제1 전극(210_2)과 제2 전극(220_2)의 형상이 다른 점에서 도 21의 표시 장치(10)와 차이점이 있다. 이하에서는 중복되는 설명은 생략하고 차이점을 중심으로 설명하기로 한다.
도 24의 표시 장치(10_2)의 제1 전극(210_2)은 복수의 홀(HOL)들을 포함할 수 있다. 일 예로, 도면에 도시된 바와 같이 제1 전극(210_2)은 제2 방향(DR2)을 따라 배열된 제1 홀(HOL1), 제2 홀(HOL2) 및 제3 홀(HOL3)을 포함할 수 있다. 다만, 이에 제한되는 것은 아니며 제1 전극(210_2)은 더 많은 수의 홀(HOL)을 포함하거나 더 적은 수, 또는 하나의 홀(HOL)만을 포함할 수도 있다. 이하에서는 제1 전극(210_2)이 제1 홀(HOL1), 제2 홀(HOL2) 및 제3 홀(HOL3)을 포함하는 것을 예시하여 설명하기로 한다.
예시적인 실시예에서, 제1 홀(HOL1), 제2 홀(HOL2) 및 제3 홀(HOL3) 각각은 원형의 평면 형상을 가질 수 있다. 이에 따라, 제1 전극(210_2)은 각 홀(HOL)들에 의해 형성된 곡률진 영역을 포함할 수 있고, 상기 곡률진 영역에서 제2 전극(220_2)과 대향할 수 있다. 다만, 이는 예시적인 것으로 이에 제한되는 것은 아니다. 제1 홀(HOL1), 제2 홀(HOL2) 및 제3 홀(HOL3) 각각은 후술할 바와 같이 제2 전극(220_2)이 배치되는 공간을 제공할 수 있다면, 그 형상이 제한되는 것은 아니며, 예를 들어, 타원, 사각형 이상의 다각형 등의 평면 형상을 가질 수도 있다.
제2 전극(220_2)은 각 서브 화소(PXn) 내에 복수 개가 배치될 수 있다. 예를 들어, 각 서브 화소(PXn)에서는 제1 전극(210_2)의 제1 내지 제3 홀들(HOL1, HOL2, HOL3)에 대응하여 3개의 제2 전극(220_2)이 배치될 수 있다. 제2 전극(220_2)은 제1 내지 제3 홀들(HOL1, HOL2, HOL3) 내에 각각 위치하여 제1 전극(210_2)에 의해 둘러싸일 수 있다.
예시적인 실시예에서, 제1 전극(210_2)의 홀(HOL)들은 외면이 곡률진 형상을 갖고, 제1 전극(210_2)의 홀(HOL) 내에 대응하여 배치된 제2 전극(220_2)들은 외면이 곡률진 형상을 갖고 제1 전극(210_2)과 이격되어 대향할 수 있다. 도 24에 도시된 바와 같이, 제1 전극(210_2)은 평면상 원형의 형상을 갖는 홀(HOL)들을 포함하고, 제2 전극(220_2)은 평면상 원형의 형상을 가질 수 있다. 제1 전극(210_2)은 홀(HOL)이 형성된 영역의 곡률진 면이 제2 전극(220_2)의 곡률진 외면과 이격되어 대향할 수 있다. 일 예로, 제1 전극(210_2)은 제2 전극(220_2)의 외면을 둘러싸도록 배치될 수 있다.
상술한 바와 같이, 발광 소자(300)들은 제1 전극(210_2)과 제2 전극(220_2) 사이에 배치될 수 있다. 본 실시예에 따른 표시 장치(10_2)는 원형의 형상을 갖는 제2 전극(220_2)과, 이를 둘러싸도록 배치된 제1 전극(210_2)을 포함하고, 복수의 발광 소자(300)들은 제2 전극(220_2)의 외면을 따라 배열될 수 있다. 상술한 바와 같이 발광 소자(300)들은 일 방향으로 연장된 형상을 가지므로, 각 서브 화소(PXn) 내에서 제2 전극(220_2)의 곡률진 외면을 따라 배열되는 발광 소자(300)들은 연장된 방향이 서로 다른 방향을 향하도록 배치될 수 있다. 각 서브 화소(PXn)들은 발광 소자(300)의 연장된 방향이 향하는 방향에 따라 다양한 출광 방향을 가질 수 있다. 본 실시예에 따른 표시 장치(10_2)는 제1 전극(210_2)과 제2 전극(220_2)이 곡률진 형상을 갖도록 배치됨으로써, 이들 사이에 배치된 발광 소자(300)들은 서로 다른 방향을 향하도록 배치되고, 표시 장치(10_2)의 측면 시인성을 향상시킬 수도 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (23)

  1. 적어도 일부 영역이 일 방향으로 연장되고, 제1 단부, 제2 단부 및 상기 제1 단부 및 상기 제2 단부 사이의 본체부를 포함하는 반도체 코어;
    상기 반도체 코어의 제2 단부를 둘러싸도록 배치된 제1 전극층;
    적어도 상기 반도체 코어의 제1 단부를 둘러싸도록 배치되고, 상기 제1 전극층과 이격된 제2 전극층; 및
    상기 반도체 코어, 상기 제1 전극층 및 상기 제2 전극층을 둘러싸도록 배치된 절연막을 포함하고,
    상기 반도체 코어의 상기 제2 단부는 상기 본체부보다 직경이 작은 발광 소자.
  2. 제1 항에 있어서,
    상기 제1 전극층은 상기 본체부와 이격되어 상기 제2 단부의 적어도 일부 영역을 둘러싸고,
    상기 제2 전극층은 상기 제1 단부 및 상기 본체부를 둘러싸는 발광 소자.
  3. 제2 항에 있어서,
    상기 제1 전극층은 상기 본체부와 인접한 일 측의 두께보다 상기 일 측의 반대편 타 측의 두께가 더 큰 발광 소자.
  4. 제2 항에 있어서,
    상기 본체부는 상기 제1 단부와 인접한 영역의 직경이 상기 제2 단부와 인접한 영역의 직경보다 큰 발광 소자.
  5. 제4 항에 있어서,
    상기 제1 단부는 외면이 경사진 형상을 갖는 발광 소자.
  6. 제1 항에 있어서,
    상기 반도체 코어는 제1 반도체층;
    상기 제1 반도체층의 적어도 일부 영역을 둘러싸는 활성층; 및
    상기 활성층과 상기 제1 반도체층의 일부 영역을 둘러싸는 제2 반도체층을 포함하고,
    상기 제1 전극층은 상기 제1 반도체층과 접촉하고, 상기 제2 전극층은 상기 제2 반도체층과 접촉하는 발광 소자.
  7. 제6 항에 있어서,
    상기 제1 반도체층은 상기 일 방향으로 연장된 제1 부분;
    상기 제1 부분의 일 측에 위치하는 제2 부분; 및
    상기 제1 부분의 타 측에 위치하여 상기 일 방향으로 연장된 제3 부분을 포함하고,
    상기 제2 부분은 외면이 경사진 형상을 갖는 발광 소자.
  8. 제7 항에 있어서,
    상기 제3 부분의 직경은 상기 제1 부분의 직경보다 작고,
    상기 제3 부분의 외면은 상기 제1 부분의 외면으로부터 상기 제1 반도체층의 중심을 향해 함몰된 발광 소자.
  9. 제8 항에 있어서,
    상기 제1 전극층은 상기 제1 부분과 이격되어 상기 제3 부분의 외면의 일부 영역을 둘러싸도록 배치되되, 상기 제3 부분의 상기 제1 부분의 반대편 단부면은 노출시키는 발광 소자.
  10. 제7 항에 있어서,
    상기 활성층은 상기 제1 부분의 외면을 둘러싸도록 배치된 발광 소자.
  11. 제10 항에 있어서,
    상기 제1 반도체층은 제1 도전형 불순물로 도핑되고 상기 제2 반도체층은 제2 도전형 불순물로 도핑되며,
    상기 제1 반도체층은 상기 제2 부분의 적어도 일부 영역이 상기 제2 도전형 불순물로 도핑된 도핑 영역을 포함하고,
    상기 활성층은 상기 도핑 영역과 상기 제2 반도체층 사이에도 배치된 발광 소자.
  12. 하부 기판 상에 제1 단부, 제2 단부 및 상기 제1 단부와 상기 제2 단부 사이의 본체부를 포함하는 반도체 코어를 형성하는 단계;
    상기 반도체 코어의 상기 제2 단부의 적어도 일부 영역을 둘러싸는 제1 전극층 및 상기 제1 단부 및 상기 본체부를 둘러싸고 상기 제1 전극층과 이격된 제2 전극층을 형성하는 단계; 및
    상기 제1 전극층, 상기 제2 전극층, 상기 반도체 코어를 둘러싸는 절연막을 형성하고 상기 하부 기판으로부터 분리하는 단계를 포함하는 발광 소자의 제조 방법.
  13. 제12 항에 있어서,
    상기 반도체 코어는 상기 제2 단부의 직경이 상기 본체부의 직경보다 작고,
    상기 제2 단부의 외면은 상기 본체부의 외면으로부터 함몰된 형상을 갖는 발광 소자의 제조 방법.
  14. 제13 항에 있어서,
    상기 제1 전극층 및 상기 제2 전극층을 형성하는 단계는 상기 제1 전극층 및 상기 제2 전극층을 이루는 재료를 상기 반도체 코어의 외면에 증착하여 수행되되, 상기 재료는 상기 제2 단부와 상기 본체부 사이에는 증착되지 않는 발광 소자의 제조 방법.
  15. 제13 항에 있어서,
    상기 반도체 코어를 형성하는 단계는,
    상기 하부 기판 상에 배치된 제1 마스크층, 상기 제1 마스크층 상에 배치된 제2 마스크층 및 상기 제1 마스크층과 상기 제2 마스크층을 관통하여 상기 하부 기판을 부분적으로 노출하는 식각홀을 형성하는 단계;
    상기 식각홀을 따라 제1 반도체층을 성장시키고, 상기 제2 마스크층을 제거하여 상기 제1 반도체층의 일부를 노출시키는 단계;
    상기 노출된 제1 반도체층 상에 활성층 및 제2 반도체층을 형성하는 단계; 및
    상기 제1 마스크층을 제거하는 단계를 포함하는 발광 소자의 제조 방법.
  16. 제15 항에 있어서,
    상기 제1 마스크층의 식각홀의 직경은 상기 제2 마스크층의 식각홀의 직경보다 작은 발광 소자의 제조 방법.
  17. 제16 항에 있어서,
    상기 제1 반도체층은 일 방향으로 연장된 제1 부분;
    상기 제1 부분의 일 측에 위치하는 제2 부분; 및
    상기 제1 부분의 타 측에 위치하여 상기 일 방향으로 연장된 제3 부분을 포함하고,
    상기 제3 부분은 상기 제1 마스크층의 식각홀을 따라 성장되고, 상기 제1 부분은 상기 제2 마스크층의 식각홀을 따라 성장된 것인 발광 소자의 제조 방법.
  18. 기판;
    상기 기판 상에 배치된 제1 전극;
    상기 기판 상에 배치되고 상기 제1 전극과 이격된 제2 전극; 및
    상기 제1 전극과 제2 전극 사이에 배치된 적어도 하나의 발광 소자를 포함하고,
    상기 발광 소자는,
    적어도 일부 영역이 일 방향으로 연장되고, 제1 단부, 제2 단부 및 상기 제1 단부와 상기 제2 단부 사이의 본체부를 포함하는 반도체 코어;
    상기 반도체 코어의 제2 단부를 둘러싸도록 배치된 제1 전극층;
    적어도 상기 반도체 코어의 제1 단부를 둘러싸도록 배치되고, 상기 제1 전극층과 이격된 제2 전극층; 및
    상기 반도체 코어, 상기 제1 전극층 및 상기 제2 전극층을 둘러싸도록 배치된 절연막을 포함하고,
    상기 반도체 코어의 상기 제2 단부는 상기 본체부보다 직경이 작은 표시 장치.
  19. 제18 항에 있어서,
    상기 제1 전극층은 상기 본체부와 이격되어 상기 제2 단부의 적어도 일부 영역을 둘러싸고, 상기 제2 전극층은 상기 제1 단부 및 상기 본체부를 둘러싸는 표시 장치.
  20. 제19 항에 있어서,
    상기 제1 전극 및 상기 제2 전극층과 접촉하는 제1 접촉 전극 및 상기 제2 전극 및 상기 제1 전극층과 접촉하는 제2 접촉 전극을 더 포함하는 표시 장치.
  21. 제20 항에 있어서,
    상기 발광 소자의 상기 절연막은 적어도 일부 영역이 제거되어 상기 제1 전극층 및 상기 제2 전극층이 부분적으로 노출되고,
    상기 제1 접촉 전극은 노출된 상기 제2 전극층과 접촉하고 상기 제2 접촉 전극은 노출된 상기 제1 전극층 및 상기 반도체 코어의 상기 제2 단부와 부분적으로 접촉하는 표시 장치.
  22. 제19 항에 있어서,
    상기 표시 장치는 제1 화소 및 제2 화소를 포함하고,
    상기 발광 소자는 상기 제1 화소에 배치된 제1 발광 소자 및 상기 제2 화소에 배치된 제2 발광 소자를 포함하고,
    상기 제1 발광 소자의 중심부의 직경은 상기 제2 발광 소자의 중심부의 직경보다 작은 표시 장치.
  23. 제22 항에 있어서,
    상기 제1 발광 소자에서 방출되는 제1 광은 상기 제2 발광 소자에서 방출되는 제2 광보다 중심 파장대역이 짧은 표시 장치.
PCT/KR2020/007231 2019-07-02 2020-06-03 발광 소자, 이의 제조 방법 및 표시 장치 WO2021002599A1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US17/624,065 US20220359783A1 (en) 2019-07-02 2020-06-03 Light emitting element, manufacturing method therefor, and display device
CN202080048375.9A CN114127962A (zh) 2019-07-02 2020-06-03 发光元件、其制造方法以及显示装置
EP20834799.7A EP3996154A4 (en) 2019-07-02 2020-06-03 ELECTROLUMINESCENT ELEMENT, METHOD FOR MANUFACTURING IT AND DISPLAY DEVICE

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0079429 2019-07-02
KR1020190079429A KR20210003995A (ko) 2019-07-02 2019-07-02 발광 소자, 이의 제조 방법 및 표시 장치

Publications (1)

Publication Number Publication Date
WO2021002599A1 true WO2021002599A1 (ko) 2021-01-07

Family

ID=74101097

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2020/007231 WO2021002599A1 (ko) 2019-07-02 2020-06-03 발광 소자, 이의 제조 방법 및 표시 장치

Country Status (5)

Country Link
US (1) US20220359783A1 (ko)
EP (1) EP3996154A4 (ko)
KR (1) KR20210003995A (ko)
CN (1) CN114127962A (ko)
WO (1) WO2021002599A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023033475A1 (ko) * 2021-08-30 2023-03-09 삼성디스플레이 주식회사 발광 소자 및 이를 포함하는 표시 장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210073675A (ko) * 2019-12-10 2021-06-21 삼성디스플레이 주식회사 발광 소자 및 이를 포함하는 표시 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235444A (ja) * 2007-03-19 2008-10-02 Matsushita Electric Works Ltd 半導体発光装置およびそれを用いる照明装置ならびに半導体発光装置の製造方法
KR20110043461A (ko) * 2009-10-19 2011-04-27 샤프 가부시키가이샤 봉형상 구조 발광 소자, 봉형상 구조 발광 소자의 제조 방법, 백라이트, 조명 장치 및 표시 장치
KR20110046017A (ko) * 2009-10-28 2011-05-04 삼성전자주식회사 발광 소자
KR20160053329A (ko) * 2014-11-03 2016-05-13 삼성전자주식회사 반도체 발광소자 및 반도체 발광소자의 제조방법
KR20170000214A (ko) * 2015-06-23 2017-01-02 엘지이노텍 주식회사 발광소자 및 그 제조방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4814394B2 (ja) * 2010-03-05 2011-11-16 シャープ株式会社 発光装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235444A (ja) * 2007-03-19 2008-10-02 Matsushita Electric Works Ltd 半導体発光装置およびそれを用いる照明装置ならびに半導体発光装置の製造方法
KR20110043461A (ko) * 2009-10-19 2011-04-27 샤프 가부시키가이샤 봉형상 구조 발광 소자, 봉형상 구조 발광 소자의 제조 방법, 백라이트, 조명 장치 및 표시 장치
KR20110046017A (ko) * 2009-10-28 2011-05-04 삼성전자주식회사 발광 소자
KR20160053329A (ko) * 2014-11-03 2016-05-13 삼성전자주식회사 반도체 발광소자 및 반도체 발광소자의 제조방법
KR20170000214A (ko) * 2015-06-23 2017-01-02 엘지이노텍 주식회사 발광소자 및 그 제조방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3996154A4 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023033475A1 (ko) * 2021-08-30 2023-03-09 삼성디스플레이 주식회사 발광 소자 및 이를 포함하는 표시 장치

Also Published As

Publication number Publication date
US20220359783A1 (en) 2022-11-10
EP3996154A4 (en) 2023-07-26
KR20210003995A (ko) 2021-01-13
CN114127962A (zh) 2022-03-01
EP3996154A1 (en) 2022-05-11

Similar Documents

Publication Publication Date Title
WO2020036271A1 (ko) 발광 소자, 이의 제조방법 및 발광 소자를 포함하는 표시 장치
WO2021049725A1 (ko) 발광 소자, 이의 제조 방법 및 이를 포함하는 표시 장치
WO2015026033A1 (en) Display device using semiconductor light emitting device
WO2020242116A1 (ko) 표시 장치
EP3036970A1 (en) Display device using semiconductor light emitting device
WO2020027397A1 (ko) 발광 소자, 이의 제조방법 및 발광 소자를 포함하는 표시 장치
WO2021118139A1 (ko) 디스플레이용 발광 소자 및 그것을 가지는 디스플레이 장치
WO2021241937A1 (ko) 표시 장치 및 이의 제조 방법
WO2021040162A1 (ko) 발광 소자, 이의 제조 방법 및 이를 포함하는 표시 장치
WO2020149529A1 (ko) 발광 소자 및 이를 포함하는 표시 장치
WO2020197080A1 (ko) 표시 장치 및 이의 제조 방법
WO2020091171A1 (ko) 발광 소자 구조물 및 발광 소자의 제조방법
WO2021125704A1 (ko) 표시 장치
WO2021066287A1 (ko) 표시 장치 및 이의 제조 방법
WO2021002599A1 (ko) 발광 소자, 이의 제조 방법 및 표시 장치
WO2021054551A1 (ko) 발광 소자 및 이를 포함하는 표시 장치
WO2021118182A1 (ko) 발광 소자 및 이를 포함하는 표시 장치
WO2020111452A1 (ko) 표시 장치
WO2022045698A1 (ko) 표시 장치
WO2020111453A1 (ko) 표시 장치
WO2021091062A1 (ko) 표시 장치
WO2020235803A1 (ko) 표시 장치 및 이의 제조 방법
WO2021006486A1 (ko) 발광 소자, 이의 제조 방법 및 표시 장치
WO2022019705A2 (ko) 발광 소자, 이의 제조 방법 및 표시 장치
WO2020054938A1 (ko) 발광 소자의 제조방법 및 발광 소자를 포함하는 표시 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20834799

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2020834799

Country of ref document: EP

Effective date: 20220202