KR102517268B1 - 디스플레이 패널 - Google Patents

디스플레이 패널 Download PDF

Info

Publication number
KR102517268B1
KR102517268B1 KR1020180082527A KR20180082527A KR102517268B1 KR 102517268 B1 KR102517268 B1 KR 102517268B1 KR 1020180082527 A KR1020180082527 A KR 1020180082527A KR 20180082527 A KR20180082527 A KR 20180082527A KR 102517268 B1 KR102517268 B1 KR 102517268B1
Authority
KR
South Korea
Prior art keywords
cutting
thin film
film transistor
tft substrate
connection
Prior art date
Application number
KR1020180082527A
Other languages
English (en)
Other versions
KR20200008433A (ko
Inventor
정영기
김진호
손동명
신상민
이창준
장경운
조성필
허균
홍순민
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180082527A priority Critical patent/KR102517268B1/ko
Priority to US17/259,681 priority patent/US11888101B2/en
Priority to EP19837589.1A priority patent/EP3798719B1/en
Priority to PCT/KR2019/008540 priority patent/WO2020017820A1/ko
Priority to CN201980046966.XA priority patent/CN112424676A/zh
Publication of KR20200008433A publication Critical patent/KR20200008433A/ko
Application granted granted Critical
Publication of KR102517268B1 publication Critical patent/KR102517268B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

디스플레이 패널이 개시된다. 개시된 디스플레이 패널은 박막 트랜지스터 기판, 박막 트랜지스터 기판의 일면에 배열된 복수의 마이크로 LED, 박막 트랜지스터 기판의 일면에 배치된 복수의 제1 접속 패드, 일면과 마주보는 박막 트랜지스터 기판의 타면에 배치된 복수의 제2 접속 패드 및 박막 트랜지스터 기판의 측면에 배치되어 복수의 제1 접속 패드 및 복수의 제2 접속 패드 각각을 전기적으로 연결하는 복수의 연결배선을 포함하고, 박막 트랜지스터 기판의 일면의 에지 영역 및 타면의 에지 영역 중 적어도 하나의 에지 영역은 박막 트랜지스터 기판의 내측 방향으로 절삭된 절삭 영역을 포함한다.

Description

디스플레이 패널{DISPLAY PANEL}
본 개시는 디스플레이 패널에 관한 것으로, 보다 상세하게는, 구동 IC의 본딩 영역을 기판의 배면으로 이동하기 위해 기판의 에지 영역에 연결배선 구조를 배치함으로써 기판의 베젤 영역을 최소화하는 디스플레이 패널에 관한 것이다.
디스플레이 장치는 픽셀 또는 서브 픽셀 단위로 동작이 되면서 다양한 색을 표현하고 있으며, 각각의 픽셀 또는 서브 픽셀 박막 트랜지스터(Thin Film Transistor, TFT)에 의해 동작이 제어되며, 복수의 박막 트랜지스터는 연성 가능한 기판, 글래스 기판 또는 플라스틱 기판에 배열되며, 이를 박막 트랜지스터 기판이라고 한다.
이와 같은 박막 트랜지스터 기판은 플렉서블(flexible) 디바이스, 작은 사이즈로 워어러블 디바이스(예를 들면, Wearable Watch 등)에서부터 큰 사이즈로 수십인치에 이르는 TV까지 디스플레이를 구동하는 기판으로써 활용되고 있다.
박막 트랜지스터 기판을 구동하기 위해서는 박막 트랜지스터 기판에 전류를 가할 수 있는 외부 회로(External IC) 또는 구동 회로(Driver IC)와 연결한다. 일반적으로 박막 트랜지스터 기판과 각 회로는 COG(Chip on Glass) 본딩이나 FOG(Film on Glass) 본딩 등을 통해 연결된다. 이러한 연결을 위해서는 박막 트랜지스터 기판의 가장자리에 일정한 면적을 가지는 영역 즉, 베젤 영역(bezel area)이 확보되어야 한다.
최근 들어 디스플레이 패널에서 영상이 표시되는 영역 즉, 액티브 영역(Active area)을 최대화할 수 있도록 베젤 영역을 줄이거나 없앤 베젤리스(bezelless) 기술이 적용된 디스플레이 패널이 있다.
다만, 베젤리스 디스플레이 패널에 있어서 박막 트랜지스터 기판과 구동 회로를 연결하는 측면 배선은 박막 트랜지스터 기판의 모서리를 따라 형성되었으나, 이러한 모서리의 모난 부분에 의해 측면 배선의 두께가 일정하지 않은 문제점이 있었다.
본 개시의 목적은 박막 트랜지스터 기판의 측면에 배치된 연결배선의 두께의 균일성 및 연결배선의 안정성이 향상된 디스플레이 패널을 제공하는 데 있다.
상기 목적을 달성하기 위한 본 개시는, 박막 트랜지스터 기판, 박막 트랜지스터 기판의 일면에 배열된 복수의 마이크로 LED, 박막 트랜지스터 기판의 일면에 배치된 복수의 제1 접속 패드, 일면과 마주보는 박막 트랜지스터 기판의 타면에 배치된 복수의 제2 접속 패드 및 박막 트랜지스터 기판의 측면에 배치되어 복수의 제1 접속 패드 및 복수의 제2 접속 패드 각각을 전기적으로 연결하는 복수의 연결배선을 포함하고, 박막 트랜지스터 기판의 일면의 에지 영역 및 타면의 에지 영역 중 적어도 하나의 에지 영역은 박막 트랜지스터 기판의 내측 방향으로 절삭된 절삭 영역을 포함하는 디스플레이 패널을 제공한다.
절삭 영역은 경사지도록 형성될 수 있다.
절삭 영역은 굴곡지도록 형성될 수 있다.
절삭 영역은 다단(multi-stage)으로 형성될 수 있다.
박막 트랜지스터 기판의 에지 영역 중 복수의 연결배선이 배치되는 영역에 절삭 영역이 배치될 수 있다.
복수의 제1 접속 패드는 일면의 에지 영역의 길이 방향을 따라 기 설정된 간격으로 배치되고, 복수의 제2 접속 패드 각각은 복수의 제1 접속 패드와 상호 마주보도록 배치될 수 있다.
절삭 영역은 박막 트랜지스터 기판의 에지 영역의 길이 방향을 따라 연속적으로 형성될 수 있다.
절삭 영역은 적어도 하나의 절삭면을 포함하며, 연결배선은 일면, 타면 및 절삭면 상에 연속적으로 형성될 수 있다.
연결배선은 절삭면의 형상과 대응되는 형상을 포함할 수 있다.
도 1은 본 개시의 일 실시예에 따른 디스플레이 패널을 나타내는 정면도이다.
도 2는 본 개시의 일 실시예에 따른 디스플레이 패널을 나타내는 블록도이다.
도 3은 도 2의 A-A을 따라 나타낸 단면도이다.
도 4는 도 3의 구조의 변형 실시예이다.
도 5는 도 3의 구조의 다른 변형 실시예이다.
도 6은 도 3의 구조의 또 다른 변형 실시예이다.
도 7은 도 1의 구조에서 복수의 연결배선이 생략된 정면도이다.
도 8은 도 7의 B-B을 따라 나타낸 단면도이다.
도 9는 도 7의 C-C을 따라 나타낸 단면도이다.
도 10은 도 본 개시의 다른 실시예에 따른 디스플레이 패널을 나타낸 정면도이다.
도 11은 도 10의 D-D을 따라 나타낸 단면도이다.
본 개시의 구성 및 효과를 충분히 이해하기 위하여, 첨부한 도면을 참조하여 본 개시의 바람직한 실시예들을 설명한다. 그러나 본 개시는 이하에서 개시되는 실시예들에 한정되는 것이 아니라, 여러 가지 형태로 구현될 수 있고 다양한 변경을 가할 수 있다. 단지, 본 실시예들에 대한 설명은 본 개시의 개시가 완전하도록 하며, 본 개시가 속하는 기술 분야의 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위하여 제공되는 것이다. 첨부된 도면에서 구성 요소들은 설명의 편의를 위하여 그 크기를 실제보다 확대하여 도시한 것이며, 각 구성 요소의 비율은` 과장되거나 축소될 수 있다.
어떤 구성 요소가 다른 구성 요소에 "상에" 있다거나 "접하여" 있다고 기재된 경우, 다른 구성 요소에 상에 직접 맞닿아 있거나 또는 연결되어 있을 수 있지만, 중간에 또 다른 구성 요소가 존재할 수 있다고 이해되어야 할 것이다. 반면, 어떤 구성 요소가 다른 구성 요소의 "바로 상에" 있다거나 "직접 접하여" 있다고 기재된 경우에는, 중간에 또 다른 구성 요소가 존재하지 않는 것으로 이해될 수 있다. 구성 요소들 간의 관계를 설명하는 다른 표현들, 예를 들면, "～사이에"와 "직접 ～사이에" 등도 마찬가지로 해석될 수 있다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용될 수 있다. 예를 들어, 본 개시의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
단수의 표현은 문맥상 명백하게 다르게 표현하지 않는 한, 복수의 표현을 포함한다. "포함한다" 또는 "가진다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하기 위한 것으로, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들이 부가될 수 있는 것으로 해석될 수 있다.
본 개시의 실시예들에서 사용되는 용어들은 다르게 정의되지 않는 한, 해당 기술 분야에서 통상의 지식을 가진 자에게 통상적으로 알려진 의미로 해석될 수 있다.
본 개시의 실시예들에 따른 디스플레이 패널은 박막 트랜지스터 기판(이하, 'TFT 기판'이라 함)의 에지 영역에 연결배선을 형성하여 TFT 기판의 전면(front surface)에 배열된 복수의 발광소자와 TFT 기판의 후면(back surface)에 배치되는 회로들을 전기적으로 연결할 수 있다.
여기서, TFT 기판의 에지 영역은 TFT 기판의 최외곽일 수 있다. 또한 TFT 기판의 에지 영역은 TFT 기판의 최외곽으로부터 영상이 디스플레이 되는 액티브 영역(active area)까지 이르는 더미 영역(dummy area)일 수 있다. 따라서 더미 영역(dummy area)은 TFT 기판의 측단면(side end surface)과, 측단면에 인접한 TFT 기판의 전면 일부 및 후면 일부를 포함할 수 있다.
여기서, 발광소자는 마이크로 LED(micro Light Emitting Diode)일 수 있으며, 이 경우 각 마이크로 LED는 R 서브 픽셀(Red color sub-pixel), G 서브 픽셀(Green color sub-pixel), B 서브 픽셀(Blue color sub-pixel)을 이룬다. 단일 픽셀(pixel)은 3개의 R, G, B 서브 픽셀로 이루어질 수 있으며, TFT 기판의 각각의 TFT는 서버 픽셀 단위로 형성될 수 있다.
아울러, 발광소자는 크기가 100μm이하인 마이크로 LED인 것에 제한되지 않으며, 필요에 따라 다양한 스케일의 LED일 수 있다.
또한, LED는 백색광을 포함하는 다양한 색상을 나타내는 발광소자일 수 있다.
도 1은 본 개시의 일 실시예에 따른 디스플레이 패널(100)을 나타내는 정면도이고, 도 2는 본 개시의 일 실시예에 따른 디스플레이 패널(100)을 나타내는 블록도이다.
이하에서는 도 1 및 도 2를 참조하여 디스플레이 패널(100)의 구조에 대해서 구체적으로 설명한다.
본 개시의 일 실시예에 따른 디스플레이 패널(100)은 복수의 픽셀 구동 회로(137)가 형성된 TFT 기판(110)과, TFT 기판의 전면(front surface, 이하 'TFT 기판의 일면(111)'이라 함)에 배열된 복수의 픽셀(130)과, 제어신호를 생성하고 생성된 제어 신호를 TFT 기판(110)에 형성된 각 픽셀 구동 회로(137)로 제공하는 패널 구동부(150)와, TFT 기판(110)의 에지 영역(DA)에 형성되어 픽셀 구동 회로(137)와 패널 구동부(150)를 전기적으로 연결하는 연결배선(170)을 포함할 수 있다.
도 1 및 도 2를 참조하면, TFT 기판(110)은 TFT 기판의 일면(111)에 배열된 복수의 픽셀(130)을 제어하기 위해 가로로 배치된 복수의 데이터 신호 라인과 세로로 배치된 복수의 게이트 신호 라인이 형성될 수 있다.
TFT 기판의 일면(111)은 복수의 픽셀(130)을 통해 영상을 디스플레이할 수 있는 영역인 액티브 영역(AA: Active Area)과, 액티브 영역을 제외한 나머지 영역인 더미 영역(DA: Dummy Area)으로 나누어질 수 있다. 이 경우 더미 영역(DA)은 TFT 기판(110)의 에지 영역에 대응할 수 있으며, 본 개시에서는 더미 영역(DA)과 TFT 기판(110)의 에지 영역을 동일한 구성으로 취급한다.
도 1에 도시된 바와 같이, 복수의 픽셀(130)은 TFT 기판(110)의 일면(111)에 매트릭스 형태로 배열될 수 있다.
구체적으로, 각 픽셀(130)은 Red, Green, Blue 컬러에 해당하는 3개의 R, G, B 서브 픽셀(131,132,133)을 포함할 수 있다.
아울러, 각 서브 픽셀(131,132,133)은 해당 서브 픽셀의 색상을 발광하는 마이크로 LED(micro Light Emitting Diode)로 이루어질 수 있다. 본 개시에서는 '서브 픽셀'과 '마이크로 LED'를 동일한 구성으로 취급한다.
R, G, B 서브 픽셀(131,132,133)은 하나의 픽셀(130) 내에서 매트릭스 형태로 배열되거나, 순차적으로 배열될 수 있다.
다만, 이러한 서브 픽셀의 배치 형태는 일 예이며, R, G, B 서브 픽셀(131,132,133)은 각 단일 픽셀(130) 내에서 다양한 형태로 배치될 수 있다.
또한, 각 단일 픽셀(130)은 각각 R, G, B 서브 픽셀(131,132,133)에 대응하는 마이크로 LED를 구동하기 위한 픽셀 구동 회로를 포함할 수 있다.
한편, 본 개시에서 하나의 픽셀(130)은 R, G, B 서브 픽셀(131,132,133)을 각각 구동하기 위한 3개의 픽셀 구동 회로(137)를 포함하는 것으로 정의할 수도 있다.
패널 구동부(150)는 COG(Chip on Class) 본딩 또는 FOG(Film on Glass) 본딩 방식으로 TFT 기판(110)에 연결될 수 있다.
이와 같은 패널 구동부(150)는 복수의 픽셀 구동 회로(137)를 구동하여 복수의 픽셀 구동 회로(137) 각각에 전기적으로 연결된 복수의 마이크로 LED(131,132,133)의 발광을 제어할 수 있다.
특히, 패널 구동부(150)는 제1 구동부(151)와 제2 구동부(153)를 통해 복수의 픽셀 구동 회로를 라인별로 제어할 수 있다.
제1 구동부(131)는 TFT 기판의 일면(111)에 형성된 복수의 가로 라인들을 영상 프레임당 하나의 라인씩 순차적으로 제어하기 위한 제어 신호를 생성하고, 생성된 제어 신호를 해당 라인에 각각 연결된 픽셀 구동 회로에 전송할 수 있다
제2 구동부(153)는 TFT 기판의 일면(111)에 형성된 복수의 세로라인들을 영상 프레임당 하나의 라인씩 순차적으로 제어하기 위한 제어 신호를 생성하고, 생성된 제어 신호를 해당 라인에 연결된 각각 연결된 픽셀 구동 회로(137)로 전송할 수 있다.
도 3은 도 2의 A-A을 따라 나타낸 단면도이다.
이하에서는 도 3을 참조하여, TFT 기판(110)의 에지 영역(DA)의 구체적인 구조에 대해서 설명한다.
연결배선(170)은 TFT 기판(110)의 에지 영역(DA)에 배치되어, TFT 기판(110)의 일면(111)에 형성된 제1 접속 패드(121)와 TFT 기판(110)의 일면(111)과 마주보는 타면(113)에 형성된 제2 접속 패드(123)를 전기적으로 연결할 수 있다.
여기서, TFT 기판의 에지 영역(DA)은 TFT 기판의 일면(111)의 가장자리의 일부, 타면(113)의 가장자리 일부 및 TFT 기판의 측면(112)을 포함하는 영역을 의미할 수도 있다.
구체적으로, TFT 기판(110)의 에지 영역(DA)은 TFT 기판(110)의 일면(111)의 에지 영역(E1), TFT 기판의 타면(113)의 에지 영역(E2)을 포함하는 영역일 수 있다.
아울러, 연결배선(170)은 TFT 기판(110)의 에지 영역(DA)을 따라 기 설정된 간격을 두고 복수로 형성될 수 있다.
이 경우, 제1 접속 패드(121)는 TFT 기판의 일면(111) 상측과 TFT 기판의 일면(111) 좌측을 따라 소정 간격을 두고 복수 형성될 수 있다.
여기서 상측이란, 도 1을 참고할 때, TFT 기판(110)의 위쪽 방향(Z축 방향)에 위치한 모서리를 포함하는 부분을 의미한다. 아울러, 좌측이란, 전술한 상측의 왼쪽 부분에 위치한 모서리를 포함하는 부분을 의미한다.
복수의 제1 접속 패드(121)는 게이트 신호 배선과 전기적으로 연결될 수 있고, TFT 기판의 일면(111) 좌측을 따라 배열된 복수의 제1 접속 패드(121)는 데이터 신호 배선과 전기적으로 연결될 수 있다.
복수의 제1 접속 패드(121)는 TFT 기판의 일면(111)의 에지 영역(E1)의 길이 방향을 따라 기 설정된 간격을 두고 배열될 수 있다.
복수의 제2 접속 패드(123)는 각각 TFT 기판의 타면(113)의 에지 영역(E2)의 길이 방향을 따라 복수의 제1 접속 패드(121)와 상호 마주보도록 배치될 수 있다.
이에 따라, 상호 마주보도록 배치된 제1 접속 패드(121)와 제2 접속 패드(123)를 전기적으로 연결시키는 연결배선(170)은 최단거리로 형성되어 전류 및 신호의 손실을 줄일 수 있다.
아울러, 연결배선(170)은 TFT 기판의 일면(111)의 제1 접속 패드(121)와 TFT 기판(110)의 타면(113)의 제2 접속 패드(123)를 상호 전기적으로 연결하도록, 일단이 제1 접속 패드(121)에 전기적으로 연결되고 타단이 제2 접속 패드(123)에 전기적으로 연결될 수 있다.
구체적으로, 연결배선(170)은 TFT 기판(110)의 에지 영역(DA)에서 TFT 기판의 일면(111)에 형성된 제1 부분(171)과, TFT 기판의 측면(112)에 형성된 제2 부분(172)과, TFT 기판의 타면(113)에 형성된 제3 부분(173)을 포함할 수 있다. 이 경우, 연결배선(170)은 제2 부분(172)이 TFT 기판의 측면(112) 상에 형성되므로 TFT 기판의 측면(112)으로부터 연결배선(170)의 제1 두께(t1)만큼 돌출될 수 있다.
더욱 구체적으로, 제1 부분(171)은 제1 접속 패드(121)와 일부 접촉하여 제1 접속 패드(121)의 일부를 덮을 수 있고, 제3 부분(173)은 제2 접속 패드(123)와 일부 접촉하여 제2 접속 패드(123)의 일부를 덮을 수 있다.
아울러, TFT 기판의 측면(112)에 돌출된 상태로 형성된 연결배선(170)의 제2 부분(172)의 단선을 방지하기 위해, 연결배선(170) 위에 별도의 보호층(미도시)을 적층하는 것도 가능하다. 보호층의 두께는 연결배선(170)의 두께와 같거나 작은 두께로 형성할 수 있다.
또한, 연결배선(170)은 도전성 물질이며, 잉크 젯 방법, 스크린 인쇄방법, 금속 증착 방법 등 다양한 방법으로 TFT 기판(110)의 에지 영역(DA)에 형성될 수 있다.
TFT 기판(110)의 에지 영역(DA)은 TFT 기판(110)의 일면(111), 측면(112), 일면(111)과 마주보도록 배치된 타면(113) 및 일면(111)과 측면(112) 사이에 배치된 제1 절삭면(181a)을 포함할 수 있다.
구체적으로, TFT 기판의 일면(111)의 에지 영역(E1) 및 타면(113)의 에지 영역(E2) 중 적어도 하나의 에지 영역은 TFT 기판(110)의 내측 방향으로 절삭된 절삭 영역(CA, cutting area, 도 7 참조)을 포함할 수 있다.
여기서, TFT 기판(110)의 내측 방향이란 TFT 기판(110)의 중심선(g)에 가까우며, 엑티브 영역(AA)에 가까운 방향을 의미한다.
절삭 영역(CA)은 적어도 하나의 절삭면(180)을 포함할 수 있다. 여기서 절삭면(180)은 후술하는 제1 내지 제5 절삭면(180a, 180b, 181a, 181b, 182a, 182b, 183)을 포함할 수 있다.
절삭면(180)은 습식 식각, 건식 식각 등의 화학적 방법을 통해 형성될 수 있으며, 선반, 밀링 등의 기계적 방법을 통해 형성될 수 있다.
아울러, 절삭 영역(CA)은 TFT 기판(110)의 일면(111) 및 타면(113) 중 적어도 하나에 대해 일정 각도로 경사지도록 형성될 수 있다.
구체적으로, 도 3에 도시된 바와 같이, 절삭 영역(CA)은 TFT 기판(110)의 일면(111)에 대해 일정 각도로 경사지도록 형성된 제1 절삭면(181a)을 포함할 수 있다.
이때, 제1 절삭면(181a)이 TFT 기판(110)의 일면(111)에 대해 기울어진 각도는 필요에 따라 다양한 각도일 수 있다.
제1 절삭면(181a)은 TFT 기판(110)의 일면(111)과 측면(112)이 접하는 부분의 일부를 절삭 또는 식각하여 형성될 수 있다. 이에 따라, 일면(111)과 측면(112)으로 형성된 대략 90도의 모난 부분이 절삭되고 제1 절삭면(181a)이 형성됨에 따라, 연결배선(170)은 연결배선(170)이 접촉할 수 있는 충분한 표면적을 포함하는 제1 절삭면(181a)에 접촉하여 형성될 수 있다.
따라서, 연결배선(170)은 제1 절삭면(181a)에 안정적으로 접촉할 수 있으며, 제1 절삭면(181a) 상에 형성되는 연결배선(170)의 일정 이상의 제2 두께(t2)가 형성될 수 있으며, 제1 접속 패드(121)와 제2 접속 패드(123)간의 안정적인 전기적 신호 전달이 가능할 수 있다.
여기서 연결배선(170)의 제2 두께(t2)는 폭 대비 ??%이고, 제1 접속 패드(121)의 폭 대비 ??%이며, ??μm(마이크로미터) 내외일 수 있다.
또한, 제1 절삭면(181a)이 형성됨으로써, TFT 기판(110)의 일면(111)과 측면(112)의 급격한 각도 변화를 줄여 연결배선(170)의 안정적인 형성이 가능하며, 연결배선(170)의 두께 균일도를 높혀 전류 집중화를 방지할 수 있다.
아울러, 제1 절삭면(181a)이 형성됨으로써, 제1 절삭면(181a)이 형성된 에지 영역(DA)의 두께(td)는 엑티브 영역(AA)의 두께(ta) 보다 얇게 형성될 수 있다.
즉, 중심선(g)으로부터 일면(111) 또는 타면(113)까지의 거리는 중심선(g)으로부터 제1 절삭면(181a)까지의 거리보다 클수 있다.
이에 따라, 제1 절삭면(181a)이 형성됨으로써, 제1 접속 패드(121)와 제2 접속 패드(123) 사이의 거리는 단축되며, 제1 접속 패드(121)와 제2 접속 패드(123) 간의 전기적 신호가 더 안정적으로 전달될 수 있다.
도 4는 도 3의 구조의 변형 실시예이다.
이하에서는 도 4를 참조하여, 절삭면의 변형 실시예에 대해 구체적으로 설명한다.
절삭 영역(CA)은 TFT 기판(110)의 타면(113)의 에지 영역(E2) 내에 형성될 수 있다.
구체적으로, 제2 절삭면(181b)은 TFT 기판(110)의 타면(113)과 측면(112) 사이에 형성되어, TFT 기판(110)의 타면(113)과 측면(112)이 접하는 부분의 일부를 절삭하여 형성될 수 있다.
아울러, 제2 절삭면(181b)은 TFT 기판(110)의 타면(113)에 대해 일정 각도로 경사지도록 형성될 수 있다.
또한, 제2 절삭면(181b)이 TFT 기판(110)의 타면(113)에 대해 기울어진 각도는 필요에 따라 다양한 각도일 수 있으며, 제1 절삭면(181a)이 TFT 기판(110)의 일면(111)에 대해 기울어진 각도와 같을 수도 있으며 필요에 따라 상이할 수도 있다.
이에 따라, 타면(113)과 측면(112)으로 형성된 대략 90도의 모난 부분이 절삭되고 제2 절삭면(181b)이 형성되므로, 연결배선(170)은 연결배선(170)이 접촉할 수 있는 충분한 표면적을 포함하는 제2 절삭면(181b)에 접촉하여 형성될 수 있다.
따라서, 제1 절삭면(181a)과 마찬가지로, 연결배선(170)은 제2 절삭면(181b)에 안정적으로 접촉할 수 있으며, 제2 절삭면(181b) 상에 형성되는 연결배선(170)의 제3 두께(t3)가 늘어남에 따라, 제1 접속 패드(121)와 제2 접속 패드(123)간의 안정적인 전기적 신호 전달이 가능할 수 있다.
도 5는 도 3의 구조의 다른 변형 실시예이다.
이하에서는 도 5를 참조하여, 절삭면의 다른 변형 실시예에 대해 구체적으로 설명한다.
절삭 영역(CA)은 제1 절삭면(181a), 제3 절삭면(182), 제4 절삭면(183)을 포함하는 다단(multi-stage)으로 형성될 수 있다.
구체적으로, 제1 절삭면(181a)은 TFT 기판(110)의 일면(111)에 대해 일정 각도 기울어져 형성될 수 있으며, 제3 절삭면(182)은 제1 절삭면(181a)과 연속적으로 이어지고 TFT 기판(110)의 일면(111)과 평행하게 형성될 수 있으며, 제4 절삭면(183)은 제3 절삭면(182)과 연속적으로 이어지고 TFT 기판(110)의 일면(111)에 대해 일정 각도 기울어져 형성될 수 있다.
이때, 제1 절삭면(181a)과 제4 절삭면(183)이 TFT 기판(110)의 일면(111)에 대해 기울어진 각도는 같을 수도 있으며 필요에 따라 서로 상이할 수 있다.
아울러, 제4 절삭면(183)은 TFT 기판(110)의 일면(111)과 평행한 것에 제한되지 않으며, 필요에 따라 TFT 기판(110)의 일면(111)에 대해 기울어져 형성될 수 있다.
이에 따라, TFT 기판(110)의 일면(111)과 측면(112) 사이에 제1 절삭면(181a), 제3 절삭면(182) 및 제4 절삭면(183)이 형성되어, 연결배선(170)이 배치될 수 있는 표면적이 넓어지게 된다.
따라서, 연결배선(170)은 TFT 기판(110)의 에지 영역(DA)에 안정적으로 배치될 수 있으며, 제1 절삭면(181a), 제3 절삭면(182) 및 제4 절삭면(183) 상에서 필요한 수준의 두께로 형성될 수 있어 제1 접속 패드(121)와 제2 접속 패드(123)간의 안정적인 전기적 신호 전달이 가능할 수 있다.
또한, TFT 기판(110)의 일면(111)과 측면(112) 사이에 제1 절삭면(181a), 제3 절삭면(182) 및 제4 절삭면(183)이 형성되어, 제1 접촉 패드(121)와 제2 접촉 패드(123) 사이의 거리가 짧아지게 된다.
이에 따라, 제1 접촉 패드(121)와 제2 접촉 패드(123) 사이의 전기적 신호가 손실되지 않고 빠르게 제1 접촉 패드(121)와 제2 접촉 패드(123) 사이에 전달될 수 있다.
아울러, 도 5에는 제1 절삭면(181a), 제3 절삭면(182) 및 제4 절삭면(183)이 TFT 기판(110)의 일면(111)과 측면(112) 사이에 형성된 것만 도시하였으나, 필요에 따라 제1 절삭면(181a), 제3 절삭면(182) 및 제4 절삭면(183)과 동일한 형상이 TFT 기판(110)의 타면(113)과 측면(112) 사이에 형성될 수도 있다.
도 6은 도 3의 구조의 또 다른 변형 실시예이다.
이하에서는 도 6를 참조하여, 절삭면의 다른 변형 실시예에 대해 구체적으로 설명한다.
절삭 영역(CA)은 굴곡지도록 형성될 수 있다.
구체적으로, 절삭 영역(CA)은 TFT 기판(110)의 일면(111)과 측면(112) 사이에 형성되고 기 설정된 곡률을 가지는 제5 절삭면(184)을 포함할 수 있다.
이에 따라, 제5 절삭면(184) 상에 배치되는 연결배선(170)은 급격한 단차의 변화가 없어, 연결배선(170)이 제5 절삭면(184) 상에 안정적으로 배치될 수 있다.
아울러, 제1 접속 패드(121)와 제2 접속 패드(123)와의 최단거리가 짧아지게 되어, 제1 접속 패드(121)와 제2 접속 패드(123) 사이에 전달되는 전류 및 신호의 손실을 줄일 수 있다.
아울러, 도 6에는 제5 절삭면(184)이 TFT 기판(110)의 일면(111)과 측면(112) 사이에 형성된 것만 도시하였으나, 필요에 따라 제5 절삭면(184)과 동일한 형상이 TFT 기판(110)의 타면(113)과 측면(112) 사이에 형성될 수도 있다.
전술한 바와 같이, 연결배선(170)은 적어도 하나의 절삭면(180)을 포함하는 에지 영역(DA)에 배치될 수 있으며, 절삭면(180)의 형상과 대응되는 형상일 수 있다.
구체적으로, 연결배선(170)은 연결배선(170)이 배치되는 TFT 기판(110)의 일면(111)의 가장자리 영역의 일부, 타면(113)의 가장자리 영역 일부, 측면(112) 및 절삭면으로 형성된 TFT 기판(110)의 외부면에 대해 일정한 두께를 가지면서 외부면과 대응되는 형상으로 구성될 수 있다.
즉, 연결배선(170)은 일면(111), 타면(113) 및 절삭면(180) 상에 연속적으로 형성될 수 있다.
이에 따라, 연결배선(170)의 내구성, 전도성 등을 고려하여 절삭면(180)을 다양하게 절삭 또는 식각함으로써, 연결배선(170)의 형상도 다양하게 구성할 수 있다.
도 7은 도 1의 구조에서 복수의 연결배선(170)이 생략된 정면도이고, 도 8은 도 7의 B-B을 따라 나타낸 단면도이며, 도 9는 도 7의 C-C을 따라 나타낸 단면도이다.
이하에서는 도 7 내지 도 9를 참조하여, 디스플레이 패널(100) 상에 절삭 영역(CA)이 배치되는 구조에 대해 구체적으로 설명한다.
도 7에 도시된 바와 같이, TFT 기판(110)의 에지 영역(DA) 중 복수의 연결배선(170)이 배치되는 영역에 절삭 영역(CA)이 배치될 수 있다.
구체적으로, 적어도 하나의 절삭면(180)을 포함하는 절삭 영역(CA)은 TFT 기판(110)의 에지 영역(DA)의 길이 방향을 따라 기 설정된 간격으로 배치될 수 있다.
더욱 구체적으로, 각각의 절삭 영역(CA)은 TFT 기판(110)의 일면(111)에 배치된 복수의 제1 접속 패드(121) 및 제1 접속 패드(121)와 마주보도록 TFT 기판(110)의 타면(113)에 배치된 복수의 제2 접속 패드(123)가 배치된 위치와 대응되는 위치에 배치될 수 있다.
이에 따라, 제1 절삭면(181a)을 포함하는 절삭 영역(CA)은 연결배선(170)이 배치될 수 있는 배선홈(190)을 포함할 수 있다.
여기서 도 8에 도시된 바와 같이, 배선홈(190)은 TFT 기판(110)의 에지 영역(DA)에서 절삭된 부분으로 인해 형성된 공간을 의미한다.
따라서, TFT 기판(110)의 에지 영역(DA)에 제1 절삭면(181a)을 포함하는 배선홈(190)이 형성되는 경우, 배선홈(190) 내에 연결배선(170)을 형성할 수 있으며 안정적인 연결배선(170)의 위치의 형성이 가능하다.
아울러, 상면도인 도 7에 도시된 바와 같이, 배선홈(190)의 형상은 직사각형으로 도시되었으나, 필요에 따라 사다리꼴을 포함하는 다각형, 원형, 타원형 등 다양한 형상일 수 있다.
또한, 절삭 영역(CA)은 제1 절삭면(181a)을 포함한다고 개시한 것에 제한되지 않고, 전술한 제2 내지 제5 절삭면(181a, 181b, 182, 183, 184)을 포함하는 다양한 형상의 절삭면(180)을 포함할 수 있다.
도 8에 도시된 바와 같이, 제1 절삭면(181a)을 포함하는 절삭 영역(CA)은 제1 접속 패드(121)가 형성된 위치와 대응되는 위치에 선택적으로 형성될 수 있으며, 도 9에 도시된 바와 같이, 제1 접속 패드(121)들 사이에 위치, 즉 제1 접속 패드(121)가 형성되지 않은 TFT 기판(110)의 에지 영역(DA)에는 제1 절삭면(181a)이 형성되지 않을 수 있다.
따라서, 제1 접속 패드(121)와 인접한 위치에 형성된 제1 절삭면(181a)에 연결배선(170)을 형성함으로써, 연결배선(170)의 안정적인 위치 형성이 가능할 수 있다.
도 10은 본 개시의 다른 실시에에 따른 디스플레이 패널(100`)을 나타낸 정면도이고, 도 11은 도 10의 D-D을 따라 나타낸 단면도이다.
이하에서는 도 10 내지 도 11을 참조하여 TFT 기판(110)의 에지 영역(DA)의 길이방향을 따라 연속적으로 형성된 제6 절삭면(181a`)을 포함하는 구조에 대해서 구체적으로 설명한다.
아울러, 전술한 제1 접속 패드(121), 단일 픽셀(130)과 동일한 구성에 대해서는 동일한 부재번호로 표시하였으며, 중복되는 설명은 생략한다.
도 10에 도시된 바와 같이, 절삭 영역(CA`)은 TFT 기판(110)의 에지 영역(DA)의 길이 방향을 따라 연속적으로 형성될 수 있다.
구체적으로, 절삭 영역(CA`)은 제6 절삭면(181a`)을 포함하는 영역을 의미할 수 있다.
여기서 제6 절삭면(181a`)은 제1 절삭면(181a)과 동일하게 TFT 기판(110)의 일면(111)에 대해 일정 각도 기울어져 형성될 수 있으나, 제1 절삭면(181a)과 달리 제6 절삭면(181a`)은 TFT 기판(110)의 길이 방향을 따라 연속적으로 형성된다는 점에서 차이가 있다.
도 11에 도시된 바와 같이, 복수의 제1 접속 패드(121)들 사이에 위치, 즉 제1 접속 패드(121)가 형성되지 않은 TFT 기판(110)의 에지 영역(DA)에도 제6 절삭면(181a`)이 형성될 수 있다.
이에 따라, 도 7에 도시된 바와 같이, 절삭 영역(CA)은 에지 영역(DA)에 선택적으로 형성된 것에 반해 도 11에 도시된 절삭 영역(CA`)은 에지 영역(DA)의 길이 방향을 따라 연속적으로 형성될 수 있다.
따라서, 에지 영역(DA)에 제6 절삭면(181a`)을 선택적으로 형성하는 것에 비해, 에지 영역(DA)에 제6 절삭면(181a`)을 연속적으로 일관되게 형성할 수 있어, 제조 공정이 단순해지고 제조 시간을 단축시킬 수 있다.
아울러, 절삭면은 제6 절삭면(181a`)에 제한되지 않고 다양한 형상의 절삭면(180)으로 형성될 수 있다.
이상에서는 본 개시의 다양한 실시예를 각각 개별적으로 설명하였으나, 각 실시예들은 반드시 단독으로 구현되어야만 하는 것은 아니며, 각 실시예들의 구성 및 동작은 적어도 하나의 다른 실시예들과 조합되어 구현될 수도 있다.
또한, 이상에서는 본 개시의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 개시는 상술한 특정의 실시예에 한정되지 아니하며, 청구범위상에서 청구하는 본 개시의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 개시의 기술적 사상이나 전망으로부터 개별적으로 이해되어서는 안될 것이다.
100: 디스플레이 패널
110: TFT 기판
121: 제1 접속 패드
123: 제2 접속 패드
130: 픽셀
170: 연결배선
DA: 에지 영역
CA: 절삭 영역

Claims (9)

  1. 박막 트랜지스터 기판;
    상기 박막 트랜지스터 기판의 일면에 배열된 복수의 마이크로 LED;
    상기 박막 트랜지스터 기판의 상기 일면에 배치된 복수의 제1 접속 패드;
    상기 일면과 마주보는 상기 박막 트랜지스터 기판의 타면에 배치된 복수의 제2 접속 패드; 및
    상기 박막 트랜지스터 기판의 측면에 배치되어 상기 복수의 제1 접속 패드 및 상기 복수의 제2 접속 패드 각각을 전기적으로 연결하는 복수의 연결배선;을 포함하고,
    상기 박막 트랜지스터 기판의 상기 일면의 에지 영역 및 상기 타면의 에지 영역 중 적어도 하나의 에지 영역은 상기 박막 트랜지스터 기판의 내측 방향으로 절삭된 절삭 영역을 포함하고,
    상기 절삭 영역은 다단 구조로 형성되고,
    상기 다단 구조는 상기 상기 박막 트랜지스터 기판의 일면과 타면 사이에 형성되고, 상기 에지 영역에 연속적으로 배열된 복수의 절단면을 포함하고,
    상기 복수의 연결배선은 상기 절삭 영역의 다단 구조를 따라 배치되는 디스플레이 패널.
  2. 제1항에 있어서,
    상기 절삭 영역은 경사지도록 형성된 디스플레이 패널.
  3. 제1항에 있어서,
    상기 절삭 영역은 굴곡지도록 형성된 디스플레이 패널.
  4. 삭제
  5. 삭제
  6. 제1항에 있어서,
    상기 복수의 제1 접속 패드는 각각 상기 일면의 에지 영역의 길이 방향을 따라 기 설정된 간격으로 배치되고,
    상기 복수의 제2 접속 패드는 각각은 상기 복수의 제1 접속 패드와 상호 마주보도록 배치된 디스플레이 패널.
  7. 제1항에 있어서,
    상기 절삭 영역은 상기 박막 트랜지스터 기판의 에지 영역의 길이 방향을 따라 연속적으로 형성된 디스플레이 패널.
  8. 제1항에 있어서,
    절삭 영역은 적어도 하나의 절삭면을 포함하며,
    상기 연결배선은 상기 일면, 상기 타면 및 상기 절삭면 상에 연속적으로 형성되는 디스플레이 패널.
  9. 제8항에 있어서,
    상기 연결배선은 상기 절삭면의 형상과 대응되는 형상을 포함하는 디스플레이 패널.
KR1020180082527A 2018-07-16 2018-07-16 디스플레이 패널 KR102517268B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020180082527A KR102517268B1 (ko) 2018-07-16 2018-07-16 디스플레이 패널
US17/259,681 US11888101B2 (en) 2018-07-16 2019-07-11 Display panel
EP19837589.1A EP3798719B1 (en) 2018-07-16 2019-07-11 Display panel
PCT/KR2019/008540 WO2020017820A1 (ko) 2018-07-16 2019-07-11 디스플레이 패널
CN201980046966.XA CN112424676A (zh) 2018-07-16 2019-07-11 显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180082527A KR102517268B1 (ko) 2018-07-16 2018-07-16 디스플레이 패널

Publications (2)

Publication Number Publication Date
KR20200008433A KR20200008433A (ko) 2020-01-28
KR102517268B1 true KR102517268B1 (ko) 2023-04-03

Family

ID=69164558

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180082527A KR102517268B1 (ko) 2018-07-16 2018-07-16 디스플레이 패널

Country Status (5)

Country Link
US (1) US11888101B2 (ko)
EP (1) EP3798719B1 (ko)
KR (1) KR102517268B1 (ko)
CN (1) CN112424676A (ko)
WO (1) WO2020017820A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102196544B1 (ko) * 2019-02-13 2020-12-30 삼성전자주식회사 측면 배선이 형성된 글라스 기판을 구비한 디스플레이 모듈 및 디스플레이 모듈 제조 방법
US11056630B2 (en) 2019-02-13 2021-07-06 Samsung Electronics Co., Ltd. Display module having glass substrate on which side wirings are formed and manufacturing method of the same
WO2020258823A1 (zh) * 2019-06-28 2020-12-30 云谷（固安）科技有限公司 显示面板及其制作方法、显示装置
WO2021102899A1 (zh) * 2019-11-29 2021-06-03 京东方科技集团股份有限公司 显示基板的侧边走线电阻检测方法及显示基板
CN111290154A (zh) * 2020-02-24 2020-06-16 京东方科技集团股份有限公司 显示装置和拼接屏
KR20210111529A (ko) * 2020-03-03 2021-09-13 삼성전자주식회사 측면 배선이 형성된 글라스 기판을 구비한 디스플레이 모듈 및 디스플레이 모듈 제조 방법
US20230207739A1 (en) * 2020-04-13 2023-06-29 Lg Electronics Inc. Display device and method for manufacturing same, and multi-screen display device using same
EP4068373A4 (en) * 2020-05-08 2023-06-07 Samsung Electronics Co., Ltd. DISPLAY MODULE COMPRISING A GLASS SUBSTRATE ENCLOSING SIDE WIRING, AND METHOD OF MANUFACTURING THEREOF
US11533811B2 (en) * 2020-08-14 2022-12-20 Au Optronics Corporation Electronic device
WO2023090622A1 (ko) * 2021-11-19 2023-05-25 삼성전자주식회사 전계 발광 검사 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012198255A (ja) * 2011-03-18 2012-10-18 Seiko Epson Corp 基板、および電気光学装置の製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06113214A (ja) 1992-09-28 1994-04-22 Olympus Optical Co Ltd 固体撮像装置
US6025901A (en) * 1995-08-14 2000-02-15 Sharp Kabushiki Kaisha Liquid crystal display device and method for producing the same
KR100205939B1 (ko) 1995-09-13 1999-07-01 김영남 멀티스크린용 평판소자의 전극인출구조
KR100480754B1 (ko) 1997-09-30 2005-07-07 오리온전기 주식회사 멀티스크린장치의패널접속구조
JP2003295782A (ja) * 2002-04-04 2003-10-15 Rohm Co Ltd フラットパネルディスプレイ、およびこれを備えた携帯型端末機
US20030197475A1 (en) 2002-04-04 2003-10-23 Makoto Takamura Flat-panel display, manufacturing method thereof, and portable terminal
KR100671640B1 (ko) 2004-06-24 2007-01-18 삼성에스디아이 주식회사 박막 트랜지스터 어레이 기판과 이를 이용한 표시장치와그의 제조방법
KR100765478B1 (ko) * 2005-08-12 2007-10-09 삼성전자주식회사 구멍이 형성된 테이프 배선기판과, 그를 이용한 테이프패키지 및 평판 표시 장치
US8456851B2 (en) 2008-05-16 2013-06-04 Apple Inc. Flex circuit with single sided routing and double sided attach
JP2013004649A (ja) 2011-06-15 2013-01-07 Sony Corp 膜の製造方法および表示装置の製造方法
KR20130114955A (ko) 2012-04-10 2013-10-21 엘지디스플레이 주식회사 박형 글라스 연마 방법
KR102089246B1 (ko) 2013-07-19 2020-03-16 엘지디스플레이 주식회사 플렉서블 디스플레이 장치 및 플렉서블 디스플레이 장치의 제조방법
KR102077525B1 (ko) * 2013-07-30 2020-02-14 엘지디스플레이 주식회사 표시장치 및 그 제조 방법
JP2015175969A (ja) 2014-03-14 2015-10-05 日本放送協会 タイル型ディスプレイ及びその作製方法
JP6804243B2 (ja) 2016-09-08 2020-12-23 株式会社ジャパンディスプレイ 表示装置
KR20180079078A (ko) * 2016-12-30 2018-07-10 엘지디스플레이 주식회사 발광 다이오드 표시 장치 및 이를 이용한 멀티 스크린 표시 장치
KR102612998B1 (ko) 2016-12-30 2023-12-11 엘지디스플레이 주식회사 표시 장치 및 이를 이용한 멀티 스크린 표시 장치
KR102582059B1 (ko) 2016-12-30 2023-09-21 엘지디스플레이 주식회사 표시 장치 및 이를 이용한 멀티 스크린 표시 장치
EP4344389A2 (en) 2017-06-30 2024-03-27 LG Display Co., Ltd. Display device and method for fabricating the same
KR102369938B1 (ko) * 2017-08-22 2022-03-03 삼성디스플레이 주식회사 표시 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012198255A (ja) * 2011-03-18 2012-10-18 Seiko Epson Corp 基板、および電気光学装置の製造方法

Also Published As

Publication number Publication date
US20210135076A1 (en) 2021-05-06
US11888101B2 (en) 2024-01-30
EP3798719A4 (en) 2021-08-11
KR20200008433A (ko) 2020-01-28
EP3798719A1 (en) 2021-03-31
EP3798719B1 (en) 2022-08-31
WO2020017820A1 (ko) 2020-01-23
CN112424676A (zh) 2021-02-26

Similar Documents

Publication Publication Date Title
KR102517268B1 (ko) 디스플레이 패널
US10510280B2 (en) Display panel and display apparatus having the same
US10157969B2 (en) Display device having a bending region
CN107799008B (zh) 显示装置
US9337241B2 (en) Pixel patterns for organic light-emitting diode display
KR102151099B1 (ko) 디스플레이 패널 및 이를 이용한 대형 디스플레이 장치
US11742358B2 (en) Display panel and large format display apparatus using the same
KR102535148B1 (ko) 디스플레이 패널 및 이를 이용한 대형 디스플레이 장치
KR20140037655A (ko) 표시 패널
KR20230120623A (ko) 표시 장치
KR102649645B1 (ko) 표시 장치
KR20210074704A (ko) 투명 표시 패널 및 이를 포함하는 투명 표시 장치
KR20170066736A (ko) 유기발광 표시장치
JP6462479B2 (ja) 多分割駆動ディスプレイ及び表示装置
TW201928482A (zh) 顯示面板以及電子裝置
TWI684047B (zh) 顯示裝置
US20150109267A1 (en) Display device
US10043777B2 (en) Display device
KR20190054581A (ko) 표시 장치
US11574936B2 (en) Display panel, preparation method thereof, and display device
JP2019012162A (ja) 表示装置
US10241374B2 (en) Liquid crystal display assembly
KR20160046602A (ko) 평판표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant