KR20210111529A - 측면 배선이 형성된 글라스 기판을 구비한 디스플레이 모듈 및 디스플레이 모듈 제조 방법 - Google Patents

측면 배선이 형성된 글라스 기판을 구비한 디스플레이 모듈 및 디스플레이 모듈 제조 방법 Download PDF

Info

Publication number
KR20210111529A
KR20210111529A KR1020200026591A KR20200026591A KR20210111529A KR 20210111529 A KR20210111529 A KR 20210111529A KR 1020200026591 A KR1020200026591 A KR 1020200026591A KR 20200026591 A KR20200026591 A KR 20200026591A KR 20210111529 A KR20210111529 A KR 20210111529A
Authority
KR
South Korea
Prior art keywords
glass substrate
display module
connection pads
edge region
tft
Prior art date
Application number
KR1020200026591A
Other languages
English (en)
Inventor
이창준
장경운
조광래
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020200026591A priority Critical patent/KR20210111529A/ko
Priority to PCT/KR2021/001761 priority patent/WO2021177620A1/ko
Publication of KR20210111529A publication Critical patent/KR20210111529A/ko
Priority to US17/873,969 priority patent/US20220359574A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Abstract

측면 배선이 형성된 글라스 기판을 구비한 디스플레이 모듈 및 디스플레이 모듈 제조 방법이 개시된다. 상기 디스플레이 모듈은, 전면에 TFT 층이 배치되고 후면에 상기 TFT층을 구동하기 위한 구동 회로가 배치된 글라스 기판과, 상기 글라스 기판의 TFT 층에 전기적으로 연결된 다수의 LED와, 상기 글라스 기판의 전면의 에지 영역에 형성되어 배선을 통해 상기 TFT 층에 구비된 TFT 회로와 전기적으로 연결된 다수의 제1 접속 패드와, 상기 글라스 기판의 후면의 에지 영역에 형성되어 배선을 통해 상기 구동 회로와 전기적으로 연결된 다수의 제2 접속 패드와, 상기 글라스 기판의 측면보다 상기 글라스 기판의 내측으로 인입된 위치에 있도록 상기 글라스 기판의 측면에 간격을 두고 배치되는 다수의 요홈에 형성되어 상기 제1 및 제2 접속 패드를 전기적으로 연결하는 다수의 측면 배선을 포함하며, 상기 제1 및 제2 접속 패드는 상기 글라스 기판의 측면으로부터 상기 글라스 기판의 내측으로 일정 거리 이격되고, 상기 다수의 요홈은 각각 양측이 상기 제1 및 제2 접속 패드에 대응하는 위치에 배치된다.

Description

측면 배선이 형성된 글라스 기판을 구비한 디스플레이 모듈 및 디스플레이 모듈 제조 방법{DISPLAY MODULE HAVING GLASS SUBSTRATE FORMED SIDE WIRINGS AND MANUFACTURING MATHOD AS THE SAME}
본 개시는 디스플레이 모듈에 관한 것으로, 보다 상세하게는, 글라스 기판의 에지 영역에 측면 배선을 형성한 디스플레이 모듈 및 디스플레이 모듈 제조 방법에 관한 것이다.
마이크로 LED(Micro Light Emitting Diode)를 적용한 디스플레이 모듈은 다수의 디스플레이 모듈을 연결하는 경우 각 디스플레이 모듈 간 심(seam)이 시인되는 것을 최소화 하기 위해 영상이 표시되지 않는 비활성 영역을 최소화할 수 있는 베젤리스(bezelless) 타입으로 제작되고 있다.
베젤리스 타입의 디스플레이 모듈을 구현하기 위해, 글라스 기판(glass substrate)의 전면에 형성되는 TFT(Thin Film Transistor) 회로를 구동하기 위한 구동 회로를 글라스 기판의 후면에 배치한다. 이 경우 TFT 회로와 구동 회로를 전기적으로 상호 연결하기 위해, 글라스 기판의 에지 영역에 측면 배선을 형성하거나 글라스 기판의 전면 및 후면을 관통하는 관통홀을 통한 배선 형성이 필수적이다.
종래에는 측면 배선을 형성하기 위해, 도전성 페이스트의 전사, 테이프 혹은 스탬핑을 활용한 마스킹 및 스퍼터링, 도전성 잉크를 사용한 배선의 인쇄, 도전층 형성 후 화학적, 물리적인 방법을 통한 부분적 에칭 등의 공정을 진행하였다. 그런데 이와 같은 측면 배선 공정들은 측면 배선이 글라스 기판의 저면, 측면 및 후면을 따라 입체적으로 형성되어야 하므로 측면 배선을 형성하기 전 3차원 마스킹 공정을 진행하였다. 하지만 3차원 마스킹 공정은 기술 난이도가 높기 때문에 측면 배선 간 미세 피치의 구현 등이 어려워 수율 향상을 기대할 수 없다.
또한 측면 배선은 글라스 기판의 최외곽에 형성되므로 스크래치 및 정전기에 취약하여 이를 위한 추가적인 공정이 필요하다.
또한 관통홀을 이용하여 TFT 회로와 구동 회로 간 전기적인 연결을 수행하는 경우 수십 마이크로미터의 미세한 관통홀의 내부에 강건한 도전층을 형성하는 것이 쉽지 않을 뿐 아니라, 글라스 기판의 전면에 TFT 회로가 형성된 상태에서 관통홀을 가공하고 관통홀 내에 도전층을 형성하는 공정으로 인해 고 비용 발생은 물론 수율을 향상시키기 어려운 문제가 있었다.
본 개시의 목적은, 측면 배선이 글라스 기판의 최외곽으로부터 글라스 기판의 내측으로 인입되는 위치에 측면 배선을 형성한 글라스 기판을 구비하는 디스플레이 모듈과 디스플레이 모듈의 제조 방법을 제공한다.
상기 목적을 달성하기 위해, 본 개시는, 전면에 TFT(Thin Film Transistor) 층이 배치되고 후면에 상기 TFT층을 구동하기 위한 구동 회로가 배치된 글라스 기판; 상기 글라스 기판의 TFT 층에 전기적으로 연결된 다수의 LED(Light Emitting Diode); 상기 글라스 기판의 전면의 에지 영역에 형성되어 배선을 통해 상기 TFT 층에 구비된 TFT 회로와 전기적으로 연결된 다수의 제1 접속 패드; 상기 글라스 기판의 후면의 에지 영역에 형성되어 배선을 통해 상기 구동 회로와 전기적으로 연결된 다수의 제2 접속 패드; 및 상기 글라스 기판의 측면보다 상기 글라스 기판의 내측으로 인입된 위치에 있도록 상기 글라스 기판의 측면에 간격을 두고 배치되는 다수의 요홈에 형성되어 상기 제1 및 제2 접속 패드를 전기적으로 연결하는 다수의 측면 배선;을 포함하며, 상기 제1 및 제2 접속 패드는 상기 글라스 기판의 측면으로부터 상기 글라스 기판의 내측으로 일정 거리 이격되고, 상기 다수의 요홈은 각각 양측이 상기 제1 및 제2 접속 패드에 대응하는 위치에 배치되는 디스플레이 모듈을 제공한다.
상기 다수의 요홈은 각각 상기 글라스 기판의 전면과 접하는 모서리와 상기 글라스 기판의 후면에 접하는 모서리의 적어도 하나에 챔퍼면이 형성된다.
상기 챔퍼면은, 상기 다수의 제1 접속 패드 각각에 인접한 제 1 챔퍼면; 및 상기 다수의 제2 접속 패드 각각에 인접한 제 2 챔퍼면;을 포함할 수 있다.
상기 다수의 요홈의 개수는 상기 다수의 제1 접속 패드의 개수와 같거나 더 많은 개수로 형성될 수 있다.
상기 다수의 LED는 각각 한 쌍의 전극이 동일한 방향으로 형성되고, 발광 방향은 상기 한 쌍의 전극들의 반대 방향일 수 있다.
상기 다수의 측면 배선은 각각, 상기 글라스 기판의 전면과 후면, 상기 요홈의 내주면 및 상기 제1 및 제2 챔퍼면에 형성되어 하나의 측면 배선을 이룰 수 있다.
상기 다수의 측면 배선은 각각, 상기 글라스의 측면보다 상기 글라스 기판의 내측으로 인입된 위치에 있도록 상기 요홈의 내주면을 따라 형성될 수 있다.
또한, 본 개시는, 글라스 기판을 포함하는 디스플레이 모듈의 측면 배선 형성 방법에 있어서, 글라스 기판에 TFT 층을 형성하는 단계; 상기 글라스 기판의 에지 영역이 노출되도록 상기 TFT 층을 덮는 마스크를 형성하는 단계; 노출된 상기 글라스 기판의 에지 영역에 일정 간격으로 다수의 요홈을 형성하는 단계; 상기 다수의 요홈을 포함하여 노출된 상기 글라스 기판의 에지 영역에 도전층을 형성하는 단계; 상기 마스크를 제거하는 단계; 상기 글라스 기판의 에지 영역에 포함되는 상기 글라스 기판의 측면에 형성된 도전층을 제거하여 상기 다수의 요홈의 내주면에 측면 배선이 형성되도록 하는 단계; 및 상기 TFT 층 상에 다수의 LED를 전사하는 단계;를 포함하는 디스플레이 모듈의 제조 방법을 제공함으로써, 상기 목적을 달성할 수 있다.
상기 다수의 요홈을 형성하는 단계는, 상기 글라스 기판에서 상기 마스크에 의해 가려지지 않은 상기 글라스 기판의 상면을 상기 글라스 기판의 하면까지 관통하는 단계; 및 상기 글라스 기판의 전면에 각각 접하는 상기 다수의 요홈의 모서리와, 상기 글래스 기판의 후면에 각각 접하는 상기 다수의 요홈의 모서리 중에서 적어도 하나를 챔퍼링하여 챔퍼면을 형성할 수 있다.
상기 도전층은, 상기 글라스 기판의 전면의 에지 영역과, 상기 글라스 기판의 후면의 에지 영역과, 상기 TFT층의 접속 패드를 덮도록 형성될 수 있다.
상기 챔퍼면은, 상기 다수의 제1 접속 패드 각각에 인접한 제 1 챔퍼면; 및 상기 다수의 제2 접속 패드 각각에 인접한 제 2 챔퍼면;을 포함할 수 있다.
상기 제1 및 제2 챔퍼면은 상기 글라스 기판의 전면 및 후면에 형성된 제1 및 제2 접속 패드와 인접하도록 가공할 수 있다.
상기 측면 배선이 형성되도록 하는 단계는, 상기 글라스 기판의 에지 영역의 일부를 상기 글라스 기판의 측면에 평행한 방향으로 커팅할 수 있다.
또한, 상기 측면 배선이 형성되도록 하는 단계는, 상기 글라스 기판의 측면 전체에 형성된 도전층 가운데 상기 다수의 요홈 외에 형성된 도전층을 레이저 빔으로 제거할 수 있다.
도 1은 본 개시의 일 실시예에 따른 디스플레이 모듈을 개략적으로 나타낸 평면도이다.
도 2는 TFT 층 상에 배열된 픽셀을 나타낸 개략도이다.
도 3은 본 개시의 일 실시예에 따른 디스플레이 모듈을 개략적으로 나타낸 단면도이다.
도 4는 도 1에 표시된 Ⅳ 부분을 나타낸 확대도로, 글라스 기판에 형성된 측면 배선을 나타낸 도면이다.
도 5a는 본 개시의 일 실시예에 따른 디스플레이 모듈의 제조 공정을 나타낸 흐름도이다.
도 5b는 본 개시의 일 실시예에 따른 디스플레이 모듈의 제조 공정을 나타낸 흐름도로서, 도 5a의 도시된 제조 공정과 일부 단계에서 차이가 있는 흐름도다.
도 6a 내지 도 11b는 도 5b에 도시된 본 개시의 일 실시예에 따른 디스플레이 모듈의 제조 공정을 순차적으로 나타낸 도면들이다.
이하에서는 첨부된 도면을 참조하여 다양한 실시 예를 보다 상세하게 설명한다. 본 명세서에 기재된 실시 예는 다양하게 변형될 수 있다. 특정한 실시 예가 도면에서 묘사되고 상세한 설명에서 자세하게 설명될 수 있다. 그러나, 첨부된 도면에 개시된 특정한 실시 예는 다양한 실시 예를 쉽게 이해하도록 하기 위한 것일 뿐이다. 따라서, 첨부된 도면에 개시된 특정 실시 예에 의해 기술적 사상이 제한되는 것은 아니며, 발명의 사상 및 기술 범위에 포함되는 모든 균등물 또는 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 이러한 구성요소들은 상술한 용어에 의해 한정되지는 않는다. 상술한 용어는 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 명세서에서, "포함한다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
한편, 본 명세서에서 사용되는 구성요소에 대한 "모듈" 또는 "부"는 적어도 하나의 기능 또는 동작을 수행한다. 그리고, "모듈" 또는 "부"는 하드웨어, 소프트웨어 또는 하드웨어와 소프트웨어의 조합에 의해 기능 또는 동작을 수행할 수 있다. 또한, 특정 하드웨어에서 수행되어야 하거나 적어도 하나의 프로세서에서 수행되는 "모듈" 또는 "부"를 제외한 복수의 "모듈들" 또는 복수의 "부들"은 적어도 하나의 모듈로 통합될 수도 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 개시에서, 각 구성을 설명함에 있어 구성 간 간격, 구성의 두께, 형상, 방향 등을 설명할 때 사용하는 '동일하다'는 표현은 소정의 오차 범위 내에 있다는 것으로 완전 동일한 것이 아닐 수 있다. 예를 들면, 측면 배선의 일 부분의 두께가 측면 배선의 다른 부분의 두께와 동일하게 이루어진다는 것은 측면 배선을 형성하는 단계에서 발생할 수 있는 오차 범위를 감안한 수치 범위 내에 있다는 것을 의미한다. 또한, 디스플레이 모듈 내에 픽셀 간 피치가 동일하다는 것은 타겟 기판에 LED 전사 시 발생할 수 있는 오차 범위 내에 있다는 것을 의미한다. 또한, 다수의 LED는 각각 한 쌍의 전극이 동일한 방향으로 형성될 수 있다는 것은 일정 범위 내의 방향은 동일할 수 있음을 의미한다.
그 밖에도, 본 개시를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 개시의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그에 대한 상세한 설명은 축약하거나 생략한다.
본 개시에서, 글라스 기판은 전면에 TFT(Thin Film Transistor) 회로가 형성된 TFT 층이 배치되고, 후면에 TFT 층의 TFT 회로를 구동하기 위한 구동 회로가 배치될 수 있다. 글라스 기판은 사각형(quadrangle type)으로 형성될 수 있다.　 구체적으로, 글라스 기판은 직사각형(rectangle) 또는 정사각형(square)으로 형성될 수 있다.
본 개시에서, TFT 층이 배치된 글라스 기판의 전면은 활성 영역과 비활성 영역으로 구분될 수 있다. 활성 영역은 글라스 기판의 일면에서 TFT 층이 점유하는 영역에 해당할 수 있고, 비활성 영역은 글라스 기판의 일면에서 에지 영역에 포함되는 영역에 해당할 수 있다.
본 개시에서, 글라스 기판의 에지 영역은 글라스 기판의 측면일 수 있다. 또한 글라스 기판의 에지 영역은 글라스 기판의 전면 및 후면에 회로(TFT 회로, 구동 회로)가 형성된 영역을 제외한 나머지 영역일 수 있다. 또한 글라스 기판의 에지 영역은 글라스 기판의 측면과 이 측면에 인접한 글라스 기판의 전면 일부와 글라스 기판의 후면 일부를 포함할 수 있다.
본 개시에서, 글라스 기판은 전면의 에지 영역에 배선을 통해 TFT 회로와 전기적으로 연결되는 접속 패드와, 후면의 에지 영역에 배선을 통해 구동 회로와 전기적으로 연결되는 접속 패드가 형성될 수 있다. 각 접속 패드는 글라스 기판의 측면으로부터 글라스 기판 내측으로 일정한 거리만큼 인입되어 배치될 수 있다.
본 개시에서, 글라스 기판은 글라스 기판의 전면 및 후면에 각각 형성된 접속 패드들을 전기적으로 상호 연결하는 측면 배선을 포함할 수 있다.
본 개시에서, 측면 배선은 글라스 기판의 측면에 형성된 요홈에 형성됨에 따라 글라스 기판의 최외곽보다 글라스 기판의 내측으로 인입된 위치에 형성될 수 있다. 측면 배선은 요홈을 포함한 글라스 기판의 측면 전체에 도전층을 형성한 후, 요홈이 형성되지 않은 부분의 도전층을 제거함으로써 형성할 수 있다.
본 개시에서, 측면 배선이 형성된 요홈은 글라스 기판의 전면 및 후면에 각각 인접한 모서리들에 챔퍼면을 형성할 수 있다. 요홈에 챔퍼면을 형성함에 따라, 요홈의 내주면과 요홈에 인접한 글라스 기판의 저면 및 후면의 연결되는 부분이 완만하게 형성될 수 있다. 이에 따라 요홈의 모서리에 형성되는 측면 배선의 일 부분의 두께가 측면 배선의 다른 부분의 두께와 동일하게 형성될 수 있으므로 요홈의 모서리 부분에서 측면 배선이 단선되는 것을 원천적으로 방지할 수 있다.
본 개시에서, 글라스 기판의 TFT 층에는 다수의 픽셀이 구비될 수 있다. 각 픽셀은 다수의 서브 픽셀로 이루어질 수 있으며, 하나의 서브 픽셀은 하나의 마이크로 LED에 대응할 수 있다. TFT 층에는 각 픽셀을 구동하기 위한 TFT 회로를 포함할 수 있다. 마이크로 LED는 무기 발광물질로 이루어지고, 전원이 공급되는 경우 스스로 광을 발산할 수 있는 반도체 칩일 수 있다. 또한, 상기 마이크로 LED는 애노드 및 캐소드 전극이 동일 면에 형성되고 발광면이 상기 전극들 반대편에 형성된 플립칩(Flip chip) 구조를 가질 일 수 있다.　
본 개시에서, 디스플레이 모듈은 TFT 층 상에 배열된 다수의 마이크로 LED 사이로 블랙 매트릭스를 형성할 수 있다. 블랙 매트릭스는 서로 인접한 마이크로 LED의 주변부에서 광이 누설하는 것을 차단하여 명암비(Contrast ratio)를 향상시킬 수 있다.
본 개시에서, 디스플레이 모듈은 다수의 마이크로 LED가 발광하는 측에 배치되는 터치 스크린 패널을 더 포함할 수 있으며 이 경우, 터치 스크린 패널을 구동하기 위한 터치 스크린 구동부를 포함할 수 있다. 또한, 디스플레이 모듈은 글라스 기판의 후면에 배치되며 FPC(Flexible Printed Circuit) 등을 통해 전기적으로 연결되는 후방 기판을 더 포함할 수 있다. 또한, 디스플레이 모듈은 데이터를 수신할 수 있는 통신장치를 더 포함할 수 있다.
이와 같이 본 개시에서는 마이크로 LED가 실장되고 측면 배선이 형성된 글라스 기판을 디스플레이 모듈로 칭할 수 있다. 이와 같은 디스플레이 모듈은 단일 단위로 웨어러블 기기(wearable device), 포터블 기기(portable device), 핸드헬드 기기(handheld device) 및 각종 디스플레이가 필요가 전자 제품이나 전장에 설치되어 적용될 수 있으며, 메트릭스 타입으로 복수의 조립 배치를 통해 PC(personal computer)용 모니터, 고해상도 TV 및 사이니지(signage)(또는, 디지털 사이니지(digital signage)), 전광판(electronic display) 등과 같은 디스플레이 장치에 적용될 있다.
이하, 도면을 참조하여 본 개시의 일 실시 예에 따른 측면 배선이 형성된 글라스 기판을 구비한 디스플레이 모듈을 상세히 설명한다.
도 1은 본 개시의 일 실시예에 따른 디스플레이 모듈을 개략적으로 나타낸 평면도이고, 도 2는 TFT 층 상에 배열된 픽셀을 나타낸 개략도이고, 도 3은 본 개시의 일 실시예에 따른 디스플레이 모듈을 개략적으로 나타낸 단면도이고, 도 4는 도 1에 표시된 Ⅳ 부분을 나타낸 확대도로, 글라스 기판에 형성된 측면 배선을 나타낸 도면이다.
도 1내지 도 3을 참조하면, 본 개시에 따른 디스플레이 모듈(100)은 글라스 기판(110)을 포함할 수 있다.
글라스 기판(110)은 글라스 기판 상에 전사된 다수의 마이크로 LED(Micro Light emitting diode)(161,162,163)를 포함할 수 있다. 글라스 기판(110)은 글라스 기판(110)의 전면에 형성된 TFT(Thin Film Transistor) 층(112)과, 글라스 기판(110)의 후면 배치된 회로들(미도시)을 전기적으로 연결하는 배선(미도시)을 포함할 수 있다. 글라스 기판(110)은 전면에 영상을 표현하는 활성 영역(110a)과 영상을 표현할 수 없는 비활성 영역(110a)을 포함한다.
활성 영역(110a)은 다수의 픽셀(150)이 각각 배열되는 다수의 픽셀 영역으로 구획될 수 있다.
다수의 픽셀 영역은 다양한 형태로 구획될 수 있으며, 일 예로서 매트릭스 형태로 구획될 수 있다. 각 픽셀 영역(151)은 다수의 화소 즉, 적색 LED, 녹색 LED, 청색 LED가 실장되는 서브 픽셀 영역(152)과, 각 서브 픽셀을 구동하기 위한 픽셀 회로 영역(153)을 포함할 수 있다.
다수의 마이크로 LED(161, 162, 163)는 TFT 층(112)의 픽셀 회로 영역(153)에 전사되며 TFT 층(112)에 형성된 전극들(154, 155a, 157a, 159a)에 전기적으로 연결될 수 있다. 공통 전극(154)은 나란히 배열된 3개의 LED(161, 162, 163)의 배열을 고려하여 직선 형태로 형성될 수 있다.
본 개시의 일 실시예에 따른 디스플레이 모듈(100)의 픽셀 구동 방식은 AM(Active Matrix) 구동 방식 또는 PM(Passive Matrix) 구동 방식일 수 있다. 디스플레이 모듈(100)은 AM 구동 방식 또는 PM 구동 방식에 따라 각 마이크로 LED가 전기적으로 접속되는 배선의 패턴을 형성할 수 있다.
비활성 영역(110b)은 글라스 기판(110)의 전면의 에지 영역을 포함할 수 있으며, 다수의 접속 패드(200)가 일정한 간격을 두고 배치될 수 있다.
글라스 기판(110)은 도 4와 같이 비활성 영역(110b)에 다수의 접속 패드(200)가 간격을 두고 형성될 수 있다. 다수의 접속 패드(200)는 각각 배선(210)을 통해 각 서브 픽셀과 전기적으로 연결될 수 있다. 다수의 접속 패드(200)는 글라스 기판(110)의 전면의 에지 영역과 후면의 에지 영역에 각각 배치될 수 있다.
비활성 영역(110b)에 형성되는 접속 패드(200)의 개수는 글라스 기판에 구현되는 픽셀의 개수에 따라 달라질 수 있고, 활성 영역(110a)에 배치된 TFT 회로의 구동 방식에 따라 달라질 수 있다. 예를 들면, 활성 영역(110a)에 배치된 TFT 회로가 가로 라인 및 세로 라인으로 다수의 픽셀을 구동하는 PM(Passive Matrix) 구동 방식인 경우에 비해 각 픽셀을 개별적으로 구동하는 AM(Active Matrix) 구동 방식이 더 많은 배선과 접속 패드가 필요할 수 있다.
도 3에서는 편의상 단위 픽셀에 포함되는 3개의 서브 픽셀인 마이크로 LED들(161, 162, 163) 중 2개의 서브 픽셀들(161, 162)만 표시한다.
도 3을 참조하면, 디스플레이 모듈(100)은 다수의 마이크로 LED(161, 162, 163)가 각각 블랙 매트릭스(117)에 의해 구획될 수 있으며, 다수의 마이크로 LED(161, 162, 163)와 블랙 매트릭스(117)를 함께 보호하기 위한 투명 커버층(119)을 구비할 수 있다. 이 경우, 투명 커버층(119)의 일면에는 터치 스크린 패널(미도시)이 적층하여 배치될 수도 있다.
다수의 마이크로 LED(161, 162, 163)는 무기 발광물질로 이루어지고, 전원이 공급되는 경우 스스로 광을 발산할 수 있는 반도체 칩일 수 있다. 또한, 다수의 마이크로 LED(161, 162, 163)는 애노드 및 캐소드 전극이 동일 면에 형성되고 발광면이 상기 전극들 반대편에 형성된 플립칩(Flip chip) 구조를 가질 일 수 있다. 또한, 다수의 마이크로 LED(161, 162, 163)는 소정의 두께를 가지며 폭과 길이가 동일한 정사각형이거나, 폭과 길이가 상이한 직사각형으로 이루어질 수 있다. 이와 같은 마이크로 LED는 Real HDR(High Dynamic Range) 구현이 가능하고 OLED 대비 휘도 및 블랙 표현력 향상 및 높은 명암비를 제공할 수 있다. 마이크로 LED의 크기는 100㎛이하이거나 바람직하게는 30㎛ 이하일 수 있다.
도 4를 참조하면, 글라스 기판(110)의 비활성 영역(110b)에 형성된 측면 배선(300)은 글라스 기판의 측면(121)에 형성된 요홈(310)에 형성될 수 있다.
비활성 영역(110b)의 폭은, 일 예로서 활성 영역의 픽셀 간의 간격인 피치의 대략 0.5배이며, 이는 다수의 디스플레이 모듈을 연결할 때 서로 인접한 디스플레이 모듈 간의 경계에 있는 픽셀 간의 피치를 단일 디스플레이 모듈 내 픽셀 간의 피치와 동일하게 유지하기 위함이다.
요홈(310)은 글라스 기판의 측면(121)으로부터 글라스 기판(110)의 내측으로 소정 깊이만큼 인입되도록 형성될 수 있다. 일 예로서 요홈(310)의 깊이는 디스플레이 모듈 내 픽셀 간의 간격인 피치의 0.2배보다 작으며, 바람직하게는 약 0.125배 내외이다.
측면 배선(300)은 요홈(310)의 내주면과 글라스 기판(110)의 전면(123) 일부(비활성 영역(110b)에 해당) 및 후면(125, 도 6b 참조) 일부(글라스 기판의 측면(121)에 인접한 후면 부분에 해당)에 형성될 수 있다.
이 경우, 측면 배선(300)은 글라스 기판의 전면의 비활성 영역의 일부, 요홈 및 글라스 기판의 후면의 일부로 이어지도록 형성되며, 양단이 각각 글라스 기판의 전면 및 후면에 각각 배치된 접속 패드들(300)에 전기적으로 연결될 수 있다.
여기서 접속 패드들(300)이 배치되는 글라스 기판의 전면 및 후면은 글라스 기판의 에지 영역을 의미할 수 있다. 에지 영역은 글라스 기판의 측면(121)과, 측면(121)에 인접한 글라스 기판의 전면(123)의 비활성 영역(110b)의 일부와, 측면(121)에 인접한 글라스 기판의 후면(125) 일부를 포함할 수 있다.　
이에 따라 측면 배선(300)은 글라스 기판(110)의 전면에 형성된 TFT 층(112)의 TFT 회로와 글라스 기판(110)의 후면에 형성된 구동 회로를 전기적으로 연결할 수 있다.
접속 패드(200)는 일단(201)이 글라스 기판의 측면(121)으로부터 글라스 기판 내측으로 소정 거리(L)만큼 이격되고, 타단(203)이 TFT 회로와 전기적으로 연결되는 배선(210)에 접속될 수 있다.
접속 패드(200)의 일단(201)이 소정 거리(L)로 이격된 것은 측면 배선(300)이 형성되는 요홈(310) 과의 간격을 고려한 것이다. 예를 들면, 상기 거리(L)는 요홈(310)과 닿아 있거나 인접하게 배치되어 글라스 기판의 전면 및 후면 상에서 측면 배선(300)의 길이를 최소화할 수 있는 정도가 바람직하다.
측면 배선(300)은 글라스 기판(110)의 최외곽에 형성되지 않도록 도 4와 같이 요홈(210) 내에 형성되고 요홈(210)이 아닌 글라스 기판의 측면(121)에는 형성되지 않는다. 이와 같이, 측면 배선(300)이 글라스 기판(110)의 최외곽에 형성되지 않게 되므로, 디스플레이 모듈(100)을 제작, 이송, 취급 시에 작업자의 손 또는 작업 기구와의 접촉에 의한 측면 배선(300)을 스크래치 및 정전기로부터 보호할 수 있다.
요홈(310)은 글라스 기판의 전면 및 후면에 각각 인접한 모서리들에 각각 챔퍼면(312)이 형성될 수 있다.
챔퍼면(312)은 요홈(310)을 형성하기 위한 홀 가공 공정 중에 형성될 수 있고, 홀 가공을 통해 요홈을 형성한 후에 별도 처리 공정 예를 들면, 그라인딩 가공으로 형성될 수 있다.
이와 같이 요홈(310)의 모서리들을 가공하여 형성한 챔퍼면(312)에 의해 기판의 저면(123) 및 후면(125)에서 요홈(310)과 연결되는 부분이 날카롭지 않고 완만한 면이 마련된다. 이 경우, 요홈(310)의 모서리에 형성되는 측면 배선(300)의 일 부분의 두께는 측면 배선(300)의 다른 부분의 두께보다 얇지 않고 동일하거나 비슷하게 형성될 수 있다. 따라서, 요홈(310)의 모서리 부분에서 측면 배선(300)이 단선되는 문제를 원천적으로 방지할 수 있다.
요홈(310)의 챔퍼면(312)은 글라스 기판(110)의 전면 또는 후면에 대하여 각각 소정 각도로 경사지게 형성될 수 있다.
이 경우, 요홈(310)은 챔퍼면(312)의 가공에 의해 챔퍼면(312)이 형성되기 전보다 접속 패드(200)와 더 가깝게 위치할 수 있다. 예를 들면, 도 4와 같이 글라스 기판의 전면(123)에 형성된 접속 패드의 일단(201)은 챔퍼면(312)과 가까운 간격(t)을 유지할 수 있다. 또한, 가공되는 챔퍼면(312)의 각도나 길이에 따라서 접속 패드의 일단(201)은 챔퍼면(312)과 접할 수도 있다. 도면에 도시하지는 않았으나, 글라스 기판의 후면(125)에 형성된 접속 패드 역시 글라스 기판의 후면(125)에 접하는 챔퍼면과 가까운 간격(t)으로 이격되거나 접할 수 있다.
또한, 요홈(310)은 챔퍼면(312) 대신에 소정 곡률로 가공된 필렛면(Fillet surface)(미도시)이 형성될 수도 있다.
이와 같이 요홈(310)의 모서리는 측면 배선(300)의 단선을 방지하기 위해 챔퍼면(312)을 가공함에 따라, 요홈(310)의 모서리 상에 측면 배선(300)이 형성될 수 있는 영역을 최대한 넓게 확보할 수 있다. 이에 따라, 챔퍼면에 형성된 측면 배선(300)의 일부는 소정 두께(예를 들면, 측면 배선의 다른 부분의 두께와 동일한 두께)를 가지도록 형성됨에 따라 단선이 발생하는 것을 억제할 수 있는 두께로 형성될 수 있다.
또한, 요홈(310)의 모서리는 대략 직각으로 형성되므로 외부 충격 및 가공에 의해 깨지는 등 구조적으로 취약한 문제가 있다. 본 개시에서는 요홈(310)에 챔퍼면(312)을 형성함에 따라 글라스 기판의 저면과 글라스 기판의 저면에 접하는 챔퍼면이 둔각을 이루고, 글라스 기판의 후면과 글라스 기판의 후면에 접하는 챔퍼면이 둔각을 이룸에 따라 구조적으로 안정적인 상태를 유지할 수 있다.
또한, 글라스 기판(110)은 측면 배선(300)을 형성한 후에 다양한 공정을 거치게 된다. 이러한 공정 중 글라스 기판(110)에는 높은 열이 가해지는 경우가 많고 이로 인해 글라스 기판(110)과 측면 배선(300)이 열팽창하게 된다. 글라스 기판(110)과 측면 배선(300)은 재질이 서로 상이하므로 열팽창률 역시 상이하다. 따라서 글라스 기판(110)과 측면 배선(300)의 열팽창에 의해 요홈(310)의 모서리가 직각으로 형성됨에 따라 많은 스트레스가 발생하고, 이로 인해 요홈(310)의 모서리가 파손될 수 있다. 요홈(310)의 모서리가 파손되면서 요홈(310)의 모서리에 위치한 측면 배선(300)의 일부가 단선될 수 있다. 본 개시에서는 요홈(310)의 모서리를 가공하여 소정 면적을 가지는 챔퍼면(312)을 형성함으로써 요홈(310)의 모서리에 가해지는 스트레스를 완화함으로써 측면 배선(300)의 단선을 최소화하여 제품의 신뢰성을 확보할 수 있다.
이하, 도 5a를 참조하여 본 개시의 일 실시예에 따른 디스플레이 모듈의 제조 공정을 개략적으로 설명한다.
먼저, 전면에 TFT 층(112)이 형성된 글라스 기판(110)을 준비한 후(S1), 글라스 기판의 전면(123)과 후면(125)에 각각 마스킹 공정을 통해 순차적으로 마스크(미도시)를 형성한다(S2).
이어서, 글라스 기판의 측면(121)에 홀 가공을 통해 요홈(310)을 형성한 후, 챔퍼링을 통해 요홈(310)의 양측 모서리를 가공하여 챔퍼면(312)을 형성한다(S3).
이어서, 요홈(310)을 포함하는 글라스 기판의 측면(121) 전체와 마스크에 의해 가려지지 않은 글라스 기판의 전면 및 후면의 일부 영역에 도전층(미도시)을 증착한다(S4).
이어서, 레이저 가공 장치(미도시)를 이용하여 글라스 기판의 측면(121) 전체에 형성된 도전층 가운데 각 요홈에 형성된 도전층을 제외한 나머지 도전층을 제거한다(S5). 구체적으로, 레이저 빔을 상기 나머지 도전층에 조사하여 제거함으로써 각 요홈 내의 도전층을 남긴다. 이렇게 제거되지 않고 각 요홈에 남은 도전층을 측면 배선(300)으로 사용된다.
이어서, 글라스 기판(110)의 전면(123) 및 후면(125)에 형성된 마스크를 모두 제거한 후(S6), 글라스 기판의 TFT 층(112)에 다수의 마이크로 LED를 전사하여(S7) 디스플레이 모듈(100)을 형성할 수 있다.
이하, 도 5b와 도 6a 내지 도 11b를 참조하여, 본 개시의 일 실시예에 따른 디스플레이 모듈의 제조 공정을 순차적으로 상세히 설명한다.
도 5b는 본 개시의 일 실시예에 따른 디스플레이 모듈의 제조 공정을 나타낸 흐름도로서 도 5a의 도시된 제조 공정과 일부 단계에서 차이가 있는 흐름도이고, 도 6a는 측면 배선을 형성하기 전 상태의 글라스 기판의 일부를 나타낸 평면도이고, 도 6b는 도 6a에 표시된 화살표 Ⅵ 방향에서 바라본 측면도이다.
먼저, 전면에 TFT 층(112)이 형성된 글라스 기판(110)을 준비한다(S11). 글라스 기판(110)은 비활성 영역(110b)인 전면(123)의 에지 영역에 일정한 간격을 두고 측면 배선(300)이 형성된다.
측면 배선(300)은 TFT 층(112)에 마련된 TFT 회로와 배선(210)을 통하여 타단(203)이　전기적으로 접속된다. 측면 배선(201)은 일단(201)이 글라스 기판(110)의 커팅 라인(CL)으로부터 소정 거리(L)만큼 이격된다. 글라스 기판(110)은 커팅 라인(CL)부터 글라스 기판(100)의 최외곽인 측면(121)에 해당하는 부분까지 마이크로 LED 전사 공정 전에 글라스 기판(110)으로부터 제거된다.
도면에 도시하지 않았으나, 글라스 기판의 후면(125)에는 전술한 접속 패드(200)와 동일한 접속 패드가 일정한 간격으로 다수 형성될 수 있다. 글라스 기판의 후면(125)에 형성되는 접속 패드는 일단이 커팅 라인(CL)부터 소정 거리(L)이 격될 수 있고, 타단이 글라스 기판의 후면(125)에 배치된 구동 회로에 전기적으로 접속되는 배선과 전기적으로 연결될 수 있다.
도 7a는 마스크를 형성한 글라스 기판의 전면의 일부를 나타낸 평면도이고, 도 7b는 도 7a에 표시된 화살표 Ⅶ 방향에서 바라본 측면도이다.
도 7a를 참조하면, 글라스 기판의 전면(123)과 후면(125)에 각각 마스킹 공정을 통해 순차적으로 마스크(410)를 형성한다(S12).
　이 경우, 마스크(410)는 글라스 기판의 전면(123) 및 후면(125)에서 측면 배선(300)이 형성될 영역(420)을 가지지 않도록 형성된다. 이 영역(420)에는 접속 패드(200)의 일부가 포함되며, 이후 도전층 증착 공정에 의해 글라스 기판(110)에 형성되는 측면 배선(300)이 접속 패드(200)를 덮는 상태로 증착되어 접속 패드(200)와 전기적인 연결이 가능하게 된다.
마스크(410)에 의해 가려지지 않은 영역(420)의 가로 길이(A1)는 적어도 접속 패드(200)의 폭(W)보다 크고, 세로 길이(A2)는 접속 패드(200)의 일부(바람직하게는 접속 패드의 일단으로부터 접속 패드 길이의 1/2 이상이 포함될 수 있는 길이이면 족하다. 상기 영역(420)의 가로 및 세로 길이(A1, A2)는 접속 패드(200)와 측면 배선(300) 간의 접촉 면적을 고려하여 설정될 수 있다.
도 7b를 참조하면, 마스크(210)는 글라스 기판의 측면(121)에는 형성하지 않는다. 따라서, 마스크(210)는 글라스 기판의 전면(123)과 후면(125) 각각 2차원(평면) 마스킹으로 형성된다.
도 8a는 글라스 기판의 측면에 요홈을 가공하고 요홈의 모서리를 챔퍼링한 글라스 기판의 전면의 일부를 나타낸 평면도이고, 도 8b는 도 8a에 표시된 화살표 Ⅷ 방향에서 바라본 측면도이다.
도 8a 및 도 8b를 참조하면, 글라스 기판의 측면(121)에 홀 가공을 통해 요홈(310)을 형성한 후, 챔퍼링을 통해 요홈(310)의 양측 모서리를 가공하여 챔퍼면(312)을 형성한다(S13).
이때 요홈(310)은 글라스 기판(110)의 복수의 접속 패드(200)에 각각 대응되어 형성되고, 회로 설계자의 선택에 따라 글라스 기판의 전면에 형성된 TFT 층과 글라스 기판의 후면에 배치되는 구동 회로 간의 별도의 전기적 연결을 위한 배선(미도시)을 위해 추가로 형성될 수 있다,
따라서 요홈(310)의 개수는 접수 패드(200)의 개수와 같거나 많을 수 있다.
홀 가공에 의해 형성되는 요홈(310)은 횡단면이 대략 반원 형상으로 형성되거나, 원주 형상으로 형성될 수 있다.
글라스 기판의 측면(121)에 형성되는 요홈(310)은 글라스 기판의 전면(123) 및 후면(125)을 관통하는 방향으로 형성될 수 있다. 이 경우, 글라스 기판의 측면(121)에 수행되는 홀 가공은 커팅 라인(CL)을 포함하는 정도의 직경으로 형성될 수 있다.
홀 가공은 요홈(310)의 직경에 따라 다른 방법으로 가공할 수 있다. 예를 들면, 요홈(310)의 직경이 최하 150㎛인 경우 드릴을 사용하여 가공할 수 있으며, 요홈(310)의 직경이 최하 50㎛인 경우 레이저 빔을 조사하여 가공할 수 있다.
챔퍼면(312)은 요홈(310)의 내주면(314)과 글라스 기판의 전면(123) 및 후면(125)이 각각 접하는 모서리를 챔퍼링 함으로써 형성될 수 있다.
도 9a는 글라스 기판에 도전층을 증착한 상태를 나타낸 글라스 기판의 전면의 일부를 나타낸 평면도이고, 도 9b는 도 9a에 표시된 화살표 Ⅸ 방향에서 바라본 측면도이다.
도 9a 및 도 9b를 참조하면, 글라스 기판(110)은 요홈(310)을 포함하는 측면(121) 전체와 마스크(410)에 의해 가려지지 않은 글라스 기판의 전면 및 후면의 일부 영역(420)에 도전층(500)을 증착한다(S14).
도전층(500)은 측면 배선(300)을 형성하기 위한 것으로, 예를 들면, 스퍼터링을 통해 글라스 기판(110)에 증착 형성될 수 있다.　
글라스 기판(110)에서 마스크(410)의 의해 가려지지 않은 영역에 도전층이 균일한 두께로 형성될 수 있다. 이 경우 글라스 기판의 전면(123) 일부 및 후면(125) 일부에 형성된 도전층(500)은 접속 패드(200)를 덮는다.
챔퍼면(312)에는 증착 형성되는 도전층(500)은 글라스 기판(110)의 다른 부분에 증착되는 두께보다 얇지 않고 동일하거나 비슷한 두께로 형성될 수 있다. 따라서, 요홈(310)의 모서리 부분에서 측면 배선(300)이 단선되는 것을 해결할 수 있다.　
본 개시에서는, 도전층(500)을 스퍼터링을 이용하여 글라스 기판(110)에 형성한 것으로 설명하지만, 이에 제한되지 않고 도금, 스크린 인쇄, 스탬핑 등의 방법 중 어느 하나로 도전층을 형성할 수 있다. 이러한 공정들을 통해 도전층을 형성하는 경우에도 글라스 기판(110)에 마스킹된 영역에는 도전층이 형성되지 않는다.
도 10a는 마스크를 제거한 상태의 글라스 기판의 전면의 일부를 나타낸 평면도이고, 도 10b는 도 10a에 표시된 화살표 X 방향에서 바라본 측면도이다.
도 10a 및 도 10b를 참조하면, 글라스 기판(110)은 전면(123) 및 후면(125)에 형성된 마스크(410)를 모두 제거한다(S15).
마스크(410)가 제거된 상태에서, 도전층(500)은 글라스 기판의 측면(121)과, 요홈의 챔퍼면(312) 및 내주면(314)과, 글라스 기판의 전면(123) 일부 및 후면(125) 일부에 존재한다.
도 11a는 글라스 기판의 일부를 제거한 상태의 글라스 기판의 전면의 일부를 나타낸 평면도이고, 도 11b는 도 11a에 표시된 화살표 방향에서 바라본 측면도이다.
도 11a 및 도 11b를 참조하면, 글라스 기판(110)에 표시된 가상의 커팅 라인(CL)을 기준으로 글라스 기판의 최외곽 측까지 제거한다(S16).　
상기와 같이 글라스 기판(110)의 일부를 제거하는 공정은 커팅 라인(CL)을 따라 레어저 빔을 조사하여 수행될 수 있다. 또한, 그라인딩 공정을 통해 글라스 기판의 일부를 제거하는 것도 가능하다.
이와 같이, 글라스 기판(110)의 일부를 제거하면, 글라스 기판의 측면(121)에 형성된 도전층(500) 가운데 요홈(310)에 형성된 도전층을 제외한 나머지 도전층이 제거된다.
이에 따라, 요홈(310)의 내주면(314) 및 챔퍼면(312), 글라스 기판의 전면(123) 일부, 글라스 기판의 후면(125) 일부를 연결하는 형태의 측면 배선(300)이 마련될 수 있다.
한편, 본 개시에서는 글라스 기판의 일부를 제거하지 않고 측면 배선을 형성할 수 있다. 예를 들면, 마스크(410)를 제거하기 전에 글라스 기판의 측면 전체에 형성된 도전층 가운데 다수의 요홈(310)의 내주면에 형성된 도전층을 제외한 나머지 도전층을 레이저 빔을 조사하여 글라스 기판의 측면으로부터 제거할 수 있다. 이에 따라 다수의 요홈의 내주면에 형성된 도전층은 측면 배선을 이룰 수 있다. 이 경우, 마스크(410)는 레이저 빔을 이용하여 글라스 기판의 측면으로부터 다수의 요홈 외에 존재하는 도전층을 제거한 후에 제거하는 것이 바람직하다.
이와 같이 측면 배선(300)은 글라스 기판(110)의 측면에 형성된 부분은 요홈(310)의 내주면(314)에 형성됨에 따라, 글라스 기판(110)의 최외곽에 위치하지 않는다. 이에 따라, 측면 배선(300)은 외부에서 인가되는 정전기에 영향이 없거나 최소로 받게 되므로 정전기로부터 글라스 기판의 TFT 회로를 보호할 수 있고, 글라스 기판의 측면에 가해지는 스크래치 등에 의해 측면 배선(300)이 단선되는 것을 방지할 수 있다.
상기한 바와 같은 공정을 통해 글라스 기판(110)에 측면 배선(300)을 형성한 후, 글라스 기판의 TFT 층(112)에 다수의 마이크로 LED를 전사하여(S17), 디스플레이 모듈(100)을 형성할 수 있다.
마이크로 LED를 전사하는 방법은 레이저 전사 방법, 스팸핑 전사 방법 또는 픽 앤드 플레이스 방법 중 어느 하나를 통해 수행될 수 있다.
한편, 본 개시에서는 다수의 측면 배선(300)이 도 1과 같이 글라스 기판(110)의 상측의 에지 영역과 하측의 에지 영역에 마주하도록 배치될 수 있다.
하지만, 이에 제한되지 않고, 다수의 측면 배선(300)은 글라스 기판(110)의 좌측의 에지 영역과 우측의 에지 영역에 각각 마주하도록 배치될 수 있다.
또한, 다수의 측면 배선(300)은 글라스 기판(110)의 4변 중 어느 한 변의 에지 영역과 이 에지 영역에 인접한 다른 한 변의 에지 영역에 배치되는 것도 물론 가능하다.
본 개시에서는, 측면 배선(300)을 글라스 기판(110)의 측면으로부터 글라스 기판의 내측으로 인입된 요홈(310)에 형성하므로, 측면 배선(300)을 보호하기 위한 절연막(미도시)을 글라스 기판의 측면(121)에는 형성하지 않을 수도 있다. 이 경우, 절연막은 글라스 기판의 전면(123) 및 후면(125)에 위치한 측면 배선(300)의 일부를 덮을 수 있다.
이에 따라 디스플레이 모듈(100)을 상호 연결하여 제작한 대형 디스플레이 장치는 디스플레이 모듈(100)간 심이 시인되는 것을 억제함으로써 모듈형 디스플레이의 장점을 극대화할 수 있다. 하지만 경우에 따라 글라스 기판의 측면(121)에도 심에 영향을 주지 않는 정도의 두께로 절연막(미도시)을 형성할 수도 있다.
이상에서는 본 개시의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 개시는 상술한 특정의 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 개시의 요지를 벗어남이 없이 본 개시에 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 개시의 기술적 사상이나 전망으로부터 개별적으로 이해되서는 안될 것이다.
110: 글라스 기판
110a: 활성 영역
110b: 비활성 영역
112: TFT 층
121, 123, 125: 글라스 기판의 측면, 전면, 후면
200: 접속 패드
210: 배선
300: 측면 배선
310: 요홈
312: 챔퍼면
314: 요홈의 내주면

Claims (14)

  1. 전면에 TFT(Thin Film Transistor) 층이 배치되고 후면에 상기 TFT층을 구동하기 위한 구동 회로가 배치된 글라스 기판;
    상기 글라스 기판의 TFT 층에 전기적으로 연결된 다수의 LED(Light Emitting Diode);
    상기 글라스 기판의 전면의 에지 영역에 형성되어 배선을 통해 상기 TFT 층에 구비된 TFT 회로와 전기적으로 연결된 다수의 제1 접속 패드;
    상기 글라스 기판의 후면의 에지 영역에 형성되어 배선을 통해 상기 구동 회로와 전기적으로 연결된 다수의 제2 접속 패드; 및
    상기 글라스 기판의 측면보다 상기 글라스 기판의 내측으로 인입된 위치에 있도록 상기 글라스 기판의 측면에 간격을 두고 배치되는 다수의 요홈에 형성되어 상기 제1 및 제2 접속 패드를 전기적으로 연결하는 다수의 측면 배선;을 포함하며,
    상기 제1 및 제2 접속 패드는 상기 글라스 기판의 측면으로부터 상기 글라스 기판의 내측으로 일정 거리 이격되고,
    상기 다수의 요홈은 각각 양측이 상기 제1 및 제2 접속 패드에 대응하는 위치에 배치되는 디스플레이 모듈.
  2. 제1항에 있어서,
    상기 다수의 요홈은 각각 상기 글라스 기판의 전면과 접하는 모서리와 상기 글라스 기판의 후면에 접하는 모서리의 적어도 하나에 챔퍼면이 형성되는 디스플레이 모듈.
  3. 제2항에 있어서,
    상기 챔퍼면은,
    상기 다수의 제1 접속 패드 각각에 인접한 제 1 챔퍼면; 및
    상기 다수의 제2 접속 패드 각각에 인접한 제 2 챔퍼면;을 포함하는 디스플레이 모듈.
  4. 제1항에 있어서,
    상기 다수의 요홈의 개수는 상기 다수의 제1 접속 패드의 개수와 같거나 더 많은 개수로 형성되는 디스플레이 모듈.
  5. 제1항에 있어서,
    상기 다수의 LED는 각각 한 쌍의 전극이 동일한 방향으로 형성되고, 발광 방향은 상기 한 쌍의 전극들의 반대 방향인 디스플레이 모듈.
  6. 제3항에 있어서,
    상기 다수의 측면 배선은 각각,
    상기 글라스 기판의 전면과 후면, 상기 요홈의 내주면 및 상기 제1 및 제2 챔퍼면에 형성되어 하나의 측면 배선을 이루는 디스플레이 모듈.
  7. 제1항에 있어서,
    상기 다수의 측면 배선은 각각,
    상기 글라스의 측면보다 상기 글라스 기판의 내측으로 인입된 위치에 있도록 상기 요홈의 내주면을 따라 형성된 디스플레이 모듈.
  8. 글라스 기판을 포함하는 디스플레이 모듈의 측면 배선 형성 방법에 있어서,
    글라스 기판에 TFT 층을 형성하는 단계;
    상기 글라스 기판의 에지 영역이 노출되도록 상기 TFT 층을 덮는 마스크를 형성하는 단계;
    노출된 상기 글라스 기판의 에지 영역에 일정 간격으로 다수의 요홈을 형성하는 단계;
    상기 다수의 요홈을 포함하여 노출된 상기 글라스 기판의 에지 영역에 도전층을 형성하는 단계;
    상기 마스크를 제거하는 단계;
    상기 글라스 기판의 에지 영역에 포함되는 상기 글라스 기판의 측면에 형성된 도전층을 제거하여 상기 다수의 요홈의 내주면에 측면 배선이 형성되도록 하는 단계; 및
    상기 TFT 층 상에 다수의 LED를 전사하는 단계;를 포함하는 디스플레이 모듈의 제조 방법.
  9. 제8항에 있어서,
    상기 다수의 요홈을 형성하는 단계는,
    상기 글라스 기판에서 상기 마스크에 의해 가려지지 않은 상기 글라스 기판의 상면을 상기 글라스 기판의 하면까지 관통하는 단계; 및
    상기 글라스 기판의 전면에 각각 접하는 상기 다수의 요홈의 모서리와, 상기 글래스 기판의 후면에 각각 접하는 상기 다수의 요홈의 모서리 중에서 적어도 하나를 챔퍼링하여 챔퍼면을 형성하는 디스플레이 모듈의 제조 방법.
  10. 제9항 있어서,
    상기 도전층은,
    상기 글라스 기판의 전면의 에지 영역과, 상기 글라스 기판의 후면의 에지 영역과, 상기 TFT층의 접속 패드를 덮도록 형성되는 디스플레이 모듈의 제조 방법.
  11. 제9항 있어서,
    상기 챔퍼면은,
    상기 다수의 제1 접속 패드 각각에 인접한 제 1 챔퍼면과, 상기 다수의 제2 접속 패드 각각에 인접한 제 2 챔퍼면을 이루는 디스플레이 모듈의 제조 방법.
  12. 제11항에 있어서,
    상기 제1 및 제2 챔퍼면은 상기 글라스 기판의 전면 및 후면에 형성된 제1 및 제2 접속 패드와 인접하도록 가공하는 디스플레이 모듈의 제조 방법.
  13. 제8항에 있어서,
    상기 측면 배선이 형성되도록 하는 단계는,
    상기 글라스 기판의 에지 영역의 일부를 상기 글라스 기판의 측면에 평행한 방향으로 커팅하는 디스플레이 모듈의 제조 방법.
  14. 제8항에 있어서,
    상기 측면 배선이 형성되도록 하는 단계는,
    상기 글라스 기판의 측면 전체에 형성된 도전층 가운데 상기 다수의 요홈 외에 형성된 도전층을 레이저 빔으로 제거하는 디스플레이 모듈의 제조 방법.
KR1020200026591A 2020-03-03 2020-03-03 측면 배선이 형성된 글라스 기판을 구비한 디스플레이 모듈 및 디스플레이 모듈 제조 방법 KR20210111529A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200026591A KR20210111529A (ko) 2020-03-03 2020-03-03 측면 배선이 형성된 글라스 기판을 구비한 디스플레이 모듈 및 디스플레이 모듈 제조 방법
PCT/KR2021/001761 WO2021177620A1 (ko) 2020-03-03 2021-02-10 측면 배선이 형성된 글라스 기판을 구비한 디스플레이 모듈 및 디스플레이 모듈 제조 방법
US17/873,969 US20220359574A1 (en) 2020-03-03 2022-07-26 Display module including glass substrate having side wirings, and display module manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200026591A KR20210111529A (ko) 2020-03-03 2020-03-03 측면 배선이 형성된 글라스 기판을 구비한 디스플레이 모듈 및 디스플레이 모듈 제조 방법

Publications (1)

Publication Number Publication Date
KR20210111529A true KR20210111529A (ko) 2021-09-13

Family

ID=77612923

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200026591A KR20210111529A (ko) 2020-03-03 2020-03-03 측면 배선이 형성된 글라스 기판을 구비한 디스플레이 모듈 및 디스플레이 모듈 제조 방법

Country Status (3)

Country Link
US (1) US20220359574A1 (ko)
KR (1) KR20210111529A (ko)
WO (1) WO2021177620A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021223086A1 (zh) * 2020-05-06 2021-11-11 京东方科技集团股份有限公司 显示基板、其制作方法、显示装置和显示面板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6511468B2 (ja) * 2013-11-28 2019-05-15 ジオ・オプトエレクトロニクス・コーポレイションＧｉｏ Ｏｐｔｏｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐ． マトリクス回路基板、ディスプレイ装置、およびマトリクス回路基板の製造方法
JP2015175969A (ja) * 2014-03-14 2015-10-05 日本放送協会 タイル型ディスプレイ及びその作製方法
WO2019167966A1 (ja) * 2018-02-28 2019-09-06 京セラ株式会社 表示装置、ガラス基板およびガラス基板の製造方法
KR102151099B1 (ko) * 2018-07-04 2020-09-02 삼성전자주식회사 디스플레이 패널 및 이를 이용한 대형 디스플레이 장치
KR102517268B1 (ko) * 2018-07-16 2023-04-03 삼성전자주식회사 디스플레이 패널

Also Published As

Publication number Publication date
US20220359574A1 (en) 2022-11-10
WO2021177620A1 (ko) 2021-09-10

Similar Documents

Publication Publication Date Title
US11646400B2 (en) Display module having glass substrate on which side wirings are formed and manufacturing method of the same
CN107591424B (zh) 显示装置
KR102417922B1 (ko) 측면 배선이 형성된 글라스 기판을 구비한 디스플레이 모듈 및 디스플레이 모듈 제조 방법
KR20200004751A (ko) 디스플레이 패널 및 이를 이용한 대형 디스플레이 장치
KR102535148B1 (ko) 디스플레이 패널 및 이를 이용한 대형 디스플레이 장치
CN113130463B (zh) 一种发光基板及其制备方法、显示装置
CN112424676A (zh) 显示面板
KR20190115163A (ko) 표시 장치
US20230207733A1 (en) Display panel and method for manufacturing the same, display apparatus, and tiled display apparatus
US20220206606A1 (en) Touch display screen and touch display device
US20220359574A1 (en) Display module including glass substrate having side wirings, and display module manufacturing method
US20220052080A1 (en) Display module having glass substrate formed with side wirings and, method for manufacturing same
CN110808268A (zh) 一种基板及其制备方法、显示面板、显示器
KR102542344B1 (ko) 측면 배선이 형성된 글라스 기판을 구비한 디스플레이 모듈 및 그 제조 방법
KR20210007705A (ko) Led 전사 방법 및 이에 의해 제조된 디스플레이 모듈
CN113078194A (zh) 显示背板及其制作方法和显示装置
US11574936B2 (en) Display panel, preparation method thereof, and display device
EP4181197A1 (en) Display module and method for manufacturing same
US20240072102A1 (en) Array substrate, display panel and display device
US11864452B1 (en) Black masking layer in displays having transparent openings
WO2024060263A1 (zh) 显示面板、显示装置及拼接显示装置
US20230087088A1 (en) Local Passive Matrix Displays
US20240006421A1 (en) Method for preparing display substrate and display substrate
US20230170355A1 (en) Display module having side wiring and method for manufacturing same
TW202414369A (zh) 顯示面板、顯示裝置及拼接顯示裝置

Legal Events

Date Code Title Description
A201 Request for examination