CN115172334A - 显示面板及拼接显示装置 - Google Patents

Abstract

本发明实施例提供了一种显示面板及拼接显示装置，涉及显示技术领域，用以提高窄边框或无边框设计下的显示面板的对位精度。显示面板包括阵列基板，阵列基板包括：沿第一方向排列的多个子像素列，子像素列包括沿第二方向排列的多个子像素，子像素包括发光二极管，第一方向与第二方向相交；对位标识；多个布线层，且对位标识与其中至少一个布线层同层设置；其中，显示面板还包括子像素间隔区，子像素间隔区位于在第二方向上相邻的两个子像素之间，子像素间隔区包括第一子像素间隔区，对位标识的至少部分位于第一子像素间隔区。

Description

显示面板及拼接显示装置

【技术领域】

本发明涉及显示技术领域，尤其涉及一种显示面板及拼接显示装置。

【背景技术】

对于具有边框的显示面板而言，当其应用在拼接显示装置中时，其对位标识通常是设置在显示面板的边框区，从而在显示面板的拼接过程中抓取对位点，实现准确对位。但对于窄边框或者无边框设计的显示面板来说，该类显示面板则没有足够的边框空间来容纳对位标识。

对此，在现有技术中，当对窄边框或无边框设计的显示面板进行拼接对位时，一般是根据显示面板的玻璃边缘进行对位，或是在偏光片上设置对位标识，但上述对位方式的精度都很低。例如，目前的偏光片多为柔性，如若将对位标识设置在偏光片上，会导致对位标识的位置很容易受到偏光片形变的影响而发生偏移，使得对位精度不高。

【发明内容】

有鉴于此，本发明实施例提供了一种显示面板及拼接显示装置，用以提高窄边框或无边框设计下的显示面板的对位精度。

一方面，本发明实施例提供了一种显示面板包括阵列基板，所述阵列基板包括：

沿第一方向排列的多个子像素列，所述子像素列包括沿第二方向排列的多个子像素，所述子像素包括发光二极管，所述第一方向与所述第二方向相交；

对位标识；

多个布线层，且所述对位标识与其中至少一个所述布线层同层设置；

其中，所述显示面板还包括子像素间隔区，所述子像素间隔区位于在所述第二方向上相邻的两个所述子像素之间，所述子像素间隔区包括第一子像素间隔区，所述对位标识的至少部分位于所述第一子像素间隔区。

另一方面，本发明实施例提供了一种拼接显示装置，包括上述显示面板。

上述技术方案中的一个技术方案具有如下有益效果：

本发明实施例中显示面板为LED显示面板，其发光元件为发光二极管，在该类显示面板的工艺制程中，发光二极管通常是通过焊接工艺键合到阵列基板的衬垫上以实现与像素电路的电连接。而为避免在转移及键合过程中发光二极管之间相互碰撞造成损坏，以及为打键精度预留出一定的空间，在该类显示面板中，在第二方向上相邻的两个子像素之间通常会预留出一定间隔，即，子像素间隔区在第二方向上具有一定宽度。因此，本发明实施例中显示面板的显示区是具有一定空间来容纳对位标识的，此时不仅可以避免对位标识占用边框区的空间，利于实现窄边框或无边框设计下的显示面板的拼接对位，而且还可以避免对位标识挤占子像素内部的设置空间，进而避免对位标识对子像素的布线产生影响。

另一方面，对于阵列基板而言，阵列基板中的布线层用于形成晶体管和信号线等结构，通常具有较大的工艺精度，本发明实施例通过将对位标识与阵列基板中的布线层同层设置，对位标识与布线层采用相同的刻蚀工艺，故对位标识的工艺精度也较高，因而其设置位置的准确性就较高，不易与预设距离产生偏差。而且，阵列基板整体也不易发生变形，因而即使在后续将显示面板搬运到载台上进行拼接时，对位标识的位置也不会发生偏移，这样，后续在多个显示面板进行拼接对位时，就能够抓取到准确的对位点，提高对位精度。尤其地，当其进一步结合显示面板的边缘进行辅助对位时，对位精度会更高。

还需要说明的是，相较于有机OLED显示面板，本发明实施例所提供的技术方案更利于实现提高窄边框或无边框下显示面板的拼接对位的准确性。首先，OLED显示面板中的像素密度普遍较大，OLED显示面板中子像素之间的排布很密，难以释放容纳对位标识的空间，其次，OLED显示面板中发光元件的阴极为一整面覆盖的膜层，即使将对位标识设置在显示区，对位标识也会被阴极造成遮挡，由于目前多利用反射光来抓取对位点，因而阴极的遮挡会导致对位点的抓取困难，导致无法准确对位。而在本发明实施例所提供的LED显示面板中，发光二极管为一颗颗独立的灯珠，发光二极管具有自身独立设置的正极和负极，因此该类显示面板中无需设置整层覆盖的阴极，进而避免了阴极对对位标识的遮挡，提高了对位点抓取的准确性。

【附图说明】

为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1为本发明实施例所提供的显示面板的一种俯视图；

图2为本发明实施例所提供的显示面板的一种膜层结构俯视图；

图3为图2沿A1-A2方向的一种剖视图；

图4为本发明实施例所提供的显示面板的另一种膜层结构俯视图；

图5为本发明实施例所提供的显示面板的再一种膜层结构俯视图；

图6为本发明实施例所提供的显示面板的又一种膜层结构俯视图；

图7为本发明实施例所提供的显示面板的一种局部剖视图；

图8为本发明实施例所提供的显示面板的另一种局部剖视图；

图9为本发明实施例所提供的显示面板的另一种俯视图；

图10为本发明实施例所提供的显示面板的又一种膜层结构俯视图；

图11为本发明实施例所提供的显示面板的又一种俯视图；

图12为本发明实施例所提供的拼接显示装置的一种结构示意图。

【具体实施方式】

为了更好的理解本发明的技术方案，下面结合附图对本发明实施例进行详细描述。

应当明确，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明。在本发明实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。

应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。

本发明实施例提供了一种显示面板，如图1～图3所示，图1为本发明实施例所提供的显示面板的一种俯视图，图2为本发明实施例所提供的显示面板的一种膜层结构俯视图，图3为图2沿A1-A2方向的一种剖视图，该显示面板包括阵列基板1，阵列基板1包括沿第一方向x排列的多个子像素列2，子像素列2包括沿第二方向y排列的多个子像素3，第一方向x与第二方向y相交。其中，子像素3包括电连接的像素电路31和发光二极管(Light EmittingDiode，LED)32，像素电路31和发光二极管32可以沿第二方向y排列，且发光二极管32具体可以为mini LED或者是micro LED。

阵列基板1还包括对位标识4和多个布线层41，且对位标识4与其中至少一个布线层41同层设置。其中，阵列基板1中的布线层41用于形成像素电路31中的晶体管、与像素电路31和发光二极管32电连接的各种信号线等结构。需要说明的是，在本发明实施例中，信号线的种类及数量可根据像素电路31的具体电路结构进行设定。示例性的，信号线可以包括与像素电路31电连接的第一扫描信号线Scan1、第二扫描信号线Scan2、复位信号线Vref、数据线Data、正性电源信号线PVDD和发光控制信号线Emit，信号线还可以包括与发光二极管32电连接的第一负性电源信号线PVEE1、第二负性电源信号线PVEE2和第三负性电源信号线PVEE3，其中，第一负性电源信号线PVEE1和第二负性电源信号线PVEE2沿第二方向y延伸，第三负性电源信号线PVEE3沿第一方向x延伸。

当其中两条或两条以上信号线同层设置时，说明这两条或两条以上的信号线位于同一布线层41。例如，第一扫描信号线Scan1、第二扫描信号线Scan2、复位信号线Vref、发光控制信号线Emit和第三负性电源信号线PVEE3位于一个布线层41，正性电源信号线PVDD、数据线Data、第一负性电源信号线PVEE1和第二负性电源信号线PVEE2位于另一个布线层41。

其中，显示面板还包括子像素间隔区5，子像素间隔区5位于在第二方向y上相邻的两个子像素3之间。子像素间隔区5包括第一子像素间隔区6，对位标识4的至少部分位于第一子像素间隔区6。

首先，需要说明的是，本发明实施例中显示面板为LED显示面板，其发光元件为发光二极管32，在该类显示面板的工艺制程中，发光二极管32通常是通过焊接工艺键合到阵列基板1的衬垫上以实现与像素电路31的电连接。而为避免在转移及键合过程中发光二极管32之间相互碰撞造成损坏，以及为打键精度预留出一定的空间，在该类显示面板中，在第二方向y上相邻的两个子像素3之间通常会预留出一定间隔，即，子像素间隔区5在第二方向y上具有一定宽度。因此，本发明实施例中显示面板的显示区是具有一定空间来容纳对位标识4的，此时不仅可以避免对位标识4占用边框区的空间，利于实现窄边框或无边框设计下的显示面板的拼接对位，而且还可以避免对位标识4挤占子像素3内部的设置空间，进而避免对位标识4对子像素3的布线产生影响。

另一方面，对于阵列基板1而言，阵列基板1中的布线层41用于形成晶体管和信号线等结构，通常具有较大的工艺精度，本发明实施例通过将对位标识4与阵列基板1中的布线层41同层设置，对位标识4与布线层41采用相同的刻蚀工艺，故对位标识4的工艺精度也较高，因而其设置位置的准确性就较高，不易与预设距离产生偏差。而且，阵列基板1整体也不易发生变形，因而即使在后续将显示面板搬运到载台上进行拼接时，对位标识4的位置也不会发生偏移，这样，后续在多个显示面板进行拼接对位时，就能够抓取到准确的对位点，提高对位精度。尤其地，当其进一步结合显示面板的边缘进行辅助对位时，对位精度会更高。

此外，还需要说明的是，相较于有机发光二极管(Organic Light-emittingDiode，OLED)显示面板，本发明实施例所提供的技术方案更利于实现提高窄边框或无边框下显示面板的拼接对位的准确性。首先，OLED显示面板中的像素密度普遍较大，OLED显示面板中子像素之间的排布很密，该类显示面板的显示区难以释放容纳对位标识4的空间，其次，OLED显示面板中发光元件的阴极为一整面覆盖的膜层，即使将对位标识4设置在显示区，对位标识4也会被阴极遮挡，由于目前多利用反射光来抓取对位点，因而阴极的遮挡会导致对位点的抓取困难，导致无法准确对位。而在本发明实施例所提供的LED显示面板中，发光二极管32为一颗颗独立的灯珠，发光二极管32具有自身独立设置的正极和负极，因此该类显示面板中无需设置整层覆盖的阴极，进而避免了阴极对对位标识4的遮挡，提高了对位点抓取的准确性。

在一种可行的实施方式中，如图4所示，图4为本发明实施例所提供的显示面板的另一种膜层结构俯视图，显示面板还包括列间隔区7，列间隔区7位于相邻两个子像素列2之间，列间隔区7包括第一列间隔区8，第一列间隔区8与第一子像素间隔区6相邻。

阵列基板1包括第一信号线9，第一信号线9位于第一列间隔区8，并且，在垂直于阵列基板1所在平面的方向上，第一信号线9与对位标识4相邻。第一信号线9包括凹口10，在垂直于阵列基板1所在平面的方向上，部分对位标识4位于凹口10内。

通过在与对位标识4相邻的第一信号线9上设置凹口10，可以利用第一信号线9为对位标识4释放更多的设置空间，一方面可以在一定程度上增大所能设置的对位标识4的面积，使对位标识4在对位时更易被抓取到，另一方面，在显示面板的拼接对位过程中，在垂直于阵列基板1所在平面的方向上，还可在一定程度上增大对位标识4与第一信号线9之间的水平间距，避免第一信号线9对对位标识4造成遮挡，也就是在对位标识4的周边预留了更大宽度的净空区，进而避免第一信号线9产生的反射光对对位点的抓取造成干扰。

此外，在为对位标识4释放设置空间时，相较于将第一信号线9的整体宽度变小的方式，仅在第一信号线9上对应对位标识4的位置设置较小的凹口10，还可以降低对第一信号线9的负载的影响，以减少第一信号线9上所传输的信号的延迟、衰减问题等。

在一种可行的实施方式中，再次参见图4，显示面板包括沿第一方向x排列的多个像素列11，像素列11包括沿第一方向x排列的多个子像素列2；第一列间隔区8两侧的两个子像素列2分别属于两个像素列11。在另一种表述方式中，一个像素列11包括沿第二方向y排列的多个像素单元111，每个像素单元111包括沿第一方向x排列的多个子像素3，示例性的，像素单元111包括沿第一方向x排列的红色子像素、绿色子像素和蓝色子像素。

在目前的版图设计中，相较于同一像素列11中相邻两个子像素列2之间的列间隔区7来说，相邻两个像素列11之间的列间隔区7会具有更大宽度，即，第一列间隔区8的宽度大于同一像素列11中相邻两个子像素列2之间的列间隔区7的宽度，相应的，第一列间隔区8中所设置的信号线的线宽会更大一些。

因此，通过将对位标记设置在相第一列间隔区8的一侧，与其相邻的第一信号线9会具有更大宽度，即使在第一信号线9上设置凹口10，也不会对其负载产生较大影响，而且也不易出现断线的情况。换个角度来说，第一信号线9上所能设置的凹口10面积也更大，能够为对位标记释放更多的设置空间。

进一步地，再次参见图4，第一信号线9包括正性电源信号线PVDD或者第一负性电源信号线PVEE1，从而通过在正性电源信号线PVDD或者第一负性电源信号线PVEE1上设置凹口10的方式来为对位标记释放更多的设置空间。其中，正性电源信号线PVDD与子像素3电连接，用于向子像素3提供正性电源信号，第一负性电源信号线PVEE1与子像素3电连接，用于向子像素3提供负性电源信号。

在一种可行的实施方式中，如图5所示，图5为本发明实施例所提供的显示面板的再一种膜层结构俯视图，显示面板还包括列间隔区7，列间隔区7位于相邻两个子像素列2之间，列间隔区7包括第二列间隔区12，第二列间隔区12与第一子像素间隔区6相邻。

阵列基板1包括第二信号线13，第二信号线13位于第二列间隔区12，并且，在垂直于阵列基板1所在平面的方向上，第二信号线13与对位标识4相邻，第二信号线13中与对位标识4相邻的部分沿远离对位标识4的方向弯折。

通过将与对位标识4相邻的第二信号线13进行弯折设计，也可以为对位标识4腾出更多的设置空间，从而在一定程度上增大所能设置的对位标识4的面积，使对位标识4在对位时更易被抓取到，而且也能增大对位标识4周边的净空区，降低第二信号线13在抓取对位标识4时产生的干扰。

进一步地，再次参见图5，显示面板包括沿第一方向x排列的多个像素列11，像素列11包括沿第一方向x排列的多个子像素列2；第二列间隔区12两侧的子像素列2属于同一个像素列11。

如前所述，在目前的版图设计中，同一像素列11中相邻两个子像素列2之间的列间隔区7的宽度较小，因此，这部分列间隔区7中所设置的信号线的线宽会小一些，即，第二信号线13的线宽小于第一信号线9的线宽。此时，如若在第二信号线13上设置凹口10，第二信号线13会存在较大的断裂风险，因此该类走线更易于通过弯折的方式来为对位标识4释放空间。

需要说明的是，本发明实施例基于第一列间隔区8和第二列间隔区12所处位置的不同，针对第一列间隔区8和第二列间隔区12中的信号线进行了差异化设计：在第一列间隔区8中的第一信号线9中设置凹口10，而对第二列间隔区12中的第二信号线13进行弯折设置，既为对位标识4释放了更多的设置空间，有利于提高对位精度，还可避免信号线产生断线等不良问题，保证信号线上信号的正常传输。

此外，还需要说明的是，本发明实施例可以根据显示面板中列间隔区7的宽度，来选择是仅在第一列间隔区8中的第一信号线9上设置凹口10，还是仅将第二列间隔区12中的第二信号线13进行弯折设计，还是同时在第一列间隔区8中的第一信号线9上设置凹口10，以及将第二列间隔区12中的第二信号线13进行弯折设计。

示例性的，当子像素3的设置面积较大时，比如子像素3中发光二极管的尺寸为100μm×100μm时，同一像素列11中相邻两个子像素列2之间的列间隔区7宽度较大，比如可以在50μm左右，此时，第二列间隔区12的宽度较大，第二列间隔区12中的信号线具有足够的弯折空间。因此在该种结构的显示面板中，可以选择将第二列间隔区12中的第二信号线13进行弯折设计，进一步地，还可同时在第一列间隔区8中的第一信号线9上设置凹口10，以为对位标识4释放更多的设置空间，以有助于进一步增大对位标识4的面积。

进一步地，再次参见图5，第二信号线13包括数据线Data或者第二负性电源信号线PVEE2，从而通过使数据线Data或者第二负性电源信号线PVEE2弯折走线的方式来容纳对位标记。其中，数据线Data与子像素3电连接，用于向子像素3提供数据信号，第二负性电源信号线PVEE2与子像素3电连接，用于向子像素3提供负性电源信号。

在一种可行的实施方式中，再次参见图5，阵列基板1还包括第四信号线16，第四信号线16位于第二列间隔区12且位于第二信号线13背向对位标识4的一侧。例如，当第二列间隔区12中设置有一条数据线Data和一条第二负性电源信号线PVEE2时，若数据线Data更靠近对位标识4，则数据线Data为第二信号线13，第二负性电源信号线PVEE2则为第四信号线16。其中，第四信号线16中与对位标识4相邻的部分也沿远离对位标识4的方向弯折，从而为第二信号线13提供更大的弯折空间，使第二信号线13能够进行更大程度的弯折，进而为对位标识4释放更大的设置空间。

在一种可行的实施方式中，如图6所示，图6为本发明实施例所提供的显示面板的又一种膜层结构俯视图，列间隔区7还包括位于第三列间隔区14，第三列间隔区14两侧的子像素列2属于同一个像素列11，并且第三列间隔区14与第一子像素间隔区6不相邻。

阵列基板1包括第三信号线15，第三信号线15位于第三列间隔区14，第三信号线15中的部分走线段在第一方向x上弯折。需要说明的是，第三信号线15与第二信号线13用于传输相同类型的信号，例如，当第二信号线13为数据线Data时，第三信号线15也为数据线Data，当第二信号线13为第二负性电源信号线PVEE2时，第三信号线15也为第二负性电源信号线PVEE2。

当第二信号线13弯折设置时，弯折的这部分走线会增大第二信号线13的整体走线长度，进而增大第二信号线13的负载。本发明实施例通过对第三信号线15也进行弯折设计，可以减小第二信号线13和第三信号线15的负载差异，使二者负载趋于一致，这样，第二信号线13和第三信号线15上所传输的信号的延迟、衰减也就一致，提高了显示面板不同区域的显示均匀性。

在一种可行的实施方式中，结合图2，如图7和图8所示，图7为本发明实施例所提供的显示面板的一种局部剖视图，图8为本发明实施例所提供的显示面板的另一种局部剖视图，子像素3还包括像素电路31，像素电路31包括多个晶体管17，布线层41包括半导体层18、第一金属层19和第二金属层20，第一金属层19位于半导体层18与第二金属层20之间，其中，半导体层18用于形成晶体管17的有源层，第一金属层19用于形成晶体管17的栅极，第二金属层20用于形成晶体管17的第一极和第二极。

在本发明实施例中，参见图7，对位标识4与半导体层18同层设置，或者，参见图8，对位标识4与第一金属层19同层设置。

在实现多个显示面板的拼接对位时，显示面板通常是倒置在载台上的，即，显示面板的出光面朝向载台进行放置，显示面板的背侧则朝向电荷耦合器件(charge coupleddevice，CCD)相机。由于CCD相机通常是利用反射光或透射光抓取对位点的，因此，对位标识4越靠近显示面板的背侧，CCD相机所采集到的反射光或透射光就越多，进而所抓取到的对位点就越清楚，对位精度也就越高。因此，通过将对位标识4与半导体层18同层设置，或是与第一金属层19同层设置，都可以使对位标识4更加靠近显示面板的背侧，进而提高CCD所抓取到的对位点的准确性，提高显示面板的对位精度。

在一种可行的实施方式中，如图9和图10所示，图9为本发明实施例所提供的显示面板的另一种俯视图，图10为本发明实施例所提供的显示面板的又一种膜层结构俯视图，阵列基板1还包括移位寄存器21，移位寄存器21包括多个移位单元22，移位单元22被拆分为多个子单元23。子像素间隔区5包括多个第二子像素间隔区24，一个子单元23位于一个第二子像素间隔区24。

在本发明实施例中，通过将移位寄存器21设置在显示区，因此移位寄存器21无需占用边框空间，可以更好的实现显示面板的超窄边框设计或者是无边框设计。而且，由于单个移位单元22中的晶体管17数量较多，因此，本发明实施例还将移位单元22拆分为多个子单元23，将多个子单元23分散设置多个第二子像素间隔区24中，从而优化移位寄存器21在显示区内的排布。

进一步地，再次参见图9和图10，阵列基板1还包括连接线25，连接线25分别与子单元23和固定电位信号线26电连接。示例性的，固定电位信号线26包括用于传输高电平的第一固定电位信号线VGH和用于传输低电平的第二固定电位信号线VGL，阵列基板1包括第一连接线27和第二连接线28，第一连接线27与第一固定电位信号线VGH电连接，第二连接线28与第二固定电位信号线VGL电连接。

子像素间隔区5还包括第三子像素间隔区29，阵列基板1还包括补偿信号线30，补偿信号线30位于第三子像素间隔区29，补偿信号线30与对位标识4同层设置，且补偿信号线30与对位标识4之间具有间隔。

当子单元23通过连接线25与固定电位信号线相连时，连接线25会与部分数据线Data发生交叠，进而产生寄生电容，导致这部分数据线Data的负载增大。如此一来，不同数据线Data上所传输的数据信号就会具有较大的延迟差异，导致与不同数据线Data电连接的子像素3出现充电差异，使显示面板出现竖向显示不均的现象。而在本发明实施例通过在第三子像素间隔区29设置补偿信号线30，可以利用补偿信号线30与其余部分数据线Data交叠，进而使补偿信号线30与其余部分数据线Data交叠所形成的寄生电容，去补偿连接线25和与其交叠的数据线Data之间所形成的寄生电容，从而使不同数据线Data上的负载趋于一致。

进一步地，当补偿信号线30与对位标识4同层设置时，如果补偿信号线30与对位标识4连通，那么在CDD相机抓取对位点时经由补偿信号线30反射的光就会对对位点的抓取造成干扰。因此，在本发明实施例中，通过使补偿信号线30不贯穿第二子像素间隔区24，可以在对位标识4周边释放更大的净空区面积，避免补偿信号线30在对位点抓取时产生干扰，而且还可在一定程度上增大对位标识4所能占据的空间，有利于进一步增大对位标识4的面积，从而提高对位精度。

在一种可行的实施方式中，如图11所示，图11为本发明实施例所提供的显示面板的又一种俯视图，显示面板包括沿第二方向y排列的多个像素行50，像素行包括沿第一方向排列的多个子像素3。多个子单元23包括第一子单元231，对位标识4与第一子单元231位于相同的两个像素行50之间。

可以理解的是，为容纳第一子单元231，第一子单元231两侧的两个像素行50之间会具有较宽的间隔，通过将对位标识4也设置在第一子单元231两侧的两个像素行50之间，可以更好的利用这两个像素行50之间的间隔来容纳对位标识4。

进一步地，再次参见图11，显示面板包括在第一方向上相对设置的第一边缘51和第二边缘52。在垂直于显示面板所在平面的方向上，对位标识4与第一边缘51之间的距离大于对位标识与第二边缘52之间的距离，并且，对位标识4位于第一子单元231靠近第一边缘51的一侧。此时，对位标识4更加靠近显示面板的外边缘，在抓取对位点时，可以减小显示区内部的金属层对反射光的干扰，对位标识更容易被抓取到，有助于方便对位。

在一种可行的实施方式中，再次参见图1，阵列基板1可包括多个对位标识4，且多个对位标识4分别位于阵列基板1的多个顶角位置处，此时，在显示面板的拼接过程中可以针对单个显示面板抓取到多个对位点，更大程度地提高了多个显示面板之间的对位精度。

需要说明的是，对位标识4的形状可以为十字形、圆形、方形等，具体可根据实际需求进行设定，本发明实施例对此不作限定。

基于同一发明构思，本发明实施例还提供了一种拼接显示装置，如图12所示，图12为本发明实施例所提供的拼接显示装置的一种结构示意图，该拼接显示装置包括上述显示面板100。其中，显示面板100的具体结构已经在上述实施例中进行了详细说明，此处不再赘述。当然，图12所示的拼接显示装置仅仅为示意说明，该显示装置可以是例如LED拼接屏、电影屏幕、远距离观看电子产品等。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (16)

1.一种显示面板，其特征在于，包括阵列基板，所述阵列基板包括：

沿第一方向排列的多个子像素列，所述子像素列包括沿第二方向排列的多个子像素，所述子像素包括发光二极管，所述第一方向与所述第二方向相交；

对位标识；

多个布线层，且所述对位标识与其中至少一个所述布线层同层设置；

其中，所述显示面板还包括子像素间隔区，所述子像素间隔区位于在所述第二方向上相邻的两个所述子像素之间，所述子像素间隔区包括第一子像素间隔区，所述对位标识的至少部分位于所述第一子像素间隔区。

2.根据权利要求1所述的显示面板，其特征在于，

所述显示面板还包括列间隔区，所述列间隔区位于相邻两个所述子像素列之间，所述列间隔区包括第一列间隔区，所述第一列间隔区与所述第一子像素间隔区相邻；

所述阵列基板包括第一信号线，所述第一信号线位于所述第一列间隔区，并且，在垂直于所述阵列基板所在平面的方向上，所述第一信号线与所述对位标识相邻；

所述第一信号线包括凹口，在垂直于所述阵列基板所在平面的方向上，部分所述对位标识位于所述凹口内。

3.根据权利要求2所述的显示面板，其特征在于，

所述显示面板包括沿所述第一方向排列的多个像素列，所述像素列包括沿所述第一方向排列的多个所述子像素列；

所述第一列间隔区两侧的两个所述子像素列分别属于两个所述像素列。

4.根据权利要求3所述的显示面板，其特征在于，

所述第一信号线包括正性电源信号线或者第一负性电源信号线。

5.根据权利要求1所述的显示面板，其特征在于，

所述显示面板还包括列间隔区，所述列间隔区位于相邻两个所述子像素列之间，所述列间隔区包括第二列间隔区，所述第二列间隔区与所述第一子像素间隔区相邻；

所述阵列基板包括第二信号线，所述第二信号线位于所述第二列间隔区，并且，在垂直于所述阵列基板所在平面的方向上，所述第二信号线与所述对位标识相邻；

所述第二信号线中与所述对位标识相邻的部分沿远离所述对位标识的方向弯折。

6.根据权利要求5所述的显示面板，其特征在于，

所述显示面板包括沿所述第一方向排列的多个像素列，所述像素列包括沿所述第一方向排列的多个所述子像素列；

所述第二列间隔区两侧的所述子像素列属于同一个所述像素列。

7.根据权利要求6所述的显示面板，其特征在于，

所述第二信号线包括数据线或者第二负性电源信号线。

8.根据权利要求6所述的显示面板，其特征在于，

所述列间隔区还包括位于第三列间隔区，所述第三列间隔区两侧的所述子像素列属于同一个所述像素列，并且所述第三列间隔区与所述第一子像素间隔区不相邻；

所述阵列基板包括第三信号线，所述第三信号线位于所述第三列间隔区，所述第三信号线中的部分走线段在所述第一方向上弯折。

9.根据权利要求5所述的显示面板，其特征在于，

所述阵列基板还包括第四信号线，所述第四信号线位于所述第二列间隔区且位于所述第二信号线背向所述对位标识的一侧；

所述第四信号线中与所述对位标识相邻的部分沿远离所述对位标识的方向弯折。

10.根据权利要求1所述的显示面板，其特征在于，

所述子像素还包括像素电路，所述像素电路包括晶体管；

所述布线层包括半导体层、第一金属层和第二金属层，所述第一金属层位于所述半导体层与所述第二金属层之间，其中，所述半导体层用于形成所述晶体管的有源层，所述第一金属层用于形成所述晶体管的栅极、所述第二金属层用于形成所述晶体管的第一极和第二极；

所述对位标识与所述半导体层同层设置，或者，所述对位标识与所述第一金属层同层设置。

11.根据权利要求1所述的显示面板，其特征在于，

所述阵列基板还包括移位寄存器，所述移位寄存器包括多个移位单元，所述移位单元被拆分为多个子单元；

所述子像素间隔区还包括多个第二子像素间隔区，一个所述子单元位于一个所述第二子像素间隔区。

12.根据权利要求11所述的显示面板，其特征在于，

所述阵列基板还包括连接线，所述连接线分别与所述子单元和固定电位信号线电连接；

所述子像素间隔区还包括第三子像素间隔区，所述阵列基板还包括补偿信号线，所述补偿信号线位于所述第三子像素间隔区，所述补偿信号线与所述对位标识同层设置，且所述补偿信号线与所述对位标识之间存在间隔。

13.根据权利要求11所述的显示面板，其特征在于，

所述显示面板包括沿所述第二方向排列的多个像素行，所述像素行包括沿所述第一方向排列的多个所述子像素；

所述子单元包括第一子单元，所述对位标识与所述第一子单元位于相同的两个所述像素行之间。

14.根据权利要求13所述的显示面板，其特征在于，

所述显示面板包括在所述第一方向上相对设置的第一边缘和第二边缘；

在垂直于所述显示面板所在平面的方向上，所述对位标识与所述第一边缘之间的距离大于所述对位标识与所述第二边缘之间的距离，并且，所述对位标识位于所述第一子单元靠近所述第一边缘的一侧。

15.根据权利要求1所述的显示面板，其特征在于，

所述阵列基板包括多个所述对位标识，多个所述对位标识分别位于所述阵列基板的多个顶角位置处。

16.一种拼接显示装置，其特征在于，包括至少两个如权利要求1～15任一项所述的显示面板。

Images