CN115830998A - 显示面板及拼接显示装置 - Google Patents

显示面板及拼接显示装置 Download PDF

Info

Publication number
CN115830998A
CN115830998A CN202211509616.2A CN202211509616A CN115830998A CN 115830998 A CN115830998 A CN 115830998A CN 202211509616 A CN202211509616 A CN 202211509616A CN 115830998 A CN115830998 A CN 115830998A
Authority
CN
China
Prior art keywords
signal line
type
pixel
light
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202211509616.2A
Other languages
English (en)
Other versions
CN115830998B (zh
Inventor
楼腾刚
亓西敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Tianma Microelectronics Co Ltd
Original Assignee
Shanghai Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Tianma Microelectronics Co Ltd filed Critical Shanghai Tianma Microelectronics Co Ltd
Priority to CN202211509616.2A priority Critical patent/CN115830998B/zh
Publication of CN115830998A publication Critical patent/CN115830998A/zh
Priority to US18/190,616 priority patent/US11876112B2/en
Application granted granted Critical
Publication of CN115830998B publication Critical patent/CN115830998B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明实施例提供了一种显示面板及拼接显示装置，涉及显示技术领域，弱化视觉拼缝。显示面板包括：像素行，包括第一类像素行和第二类像素行，第一类像素行与第一面板边缘相邻，第二类像素行包括与第一类像素行相邻的第一像素行；与第二类像素行一一对应的间隔区，间隔区与第二类像素行相邻且位于靠近第一面板边缘一侧；像素行包括发光器件和像素电路；像素电路包括第一部分和第二部分；第一类像素行中，至少部分像素电路的第一部分位于发光器件靠近第一面板边缘一侧，像素电路的第二部分位于第一像素行对应的间隔区；至少部分第二类像素行中，像素电路位于发光器件靠近第一面板边缘一侧。

Description

显示面板及拼接显示装置
【技术领域】
本发明涉及显示技术领域，尤其涉及一种显示面板及拼接显示装置。
【背景技术】
当具有边框的显示面板应用在大尺寸的拼接显示装置中时，相邻显示面板的发光区域之间会间隔较大宽度，进而导致拼接显示装置在显示画面时存在明显的视觉拼缝，严重影响了显示效果。
【发明内容】
有鉴于此，本发明实施例提供了一种显示面板及拼接显示装置，用以弱化视觉拼缝。
一方面，本发明实施例提供了一种显示面板，包括：
在第一方向上相对设置的第一面板边缘和第二面板边缘；
沿所述第一方向排列的多个像素行，多个所述像素行包括第一类像素行和多个第二类像素行，所述第一类像素行与所述第一面板边缘相邻，多个所述第二类像素行包括第一像素行，所述第一像素行与所述第一类像素行相邻；
与多个所述第二类像素行一一对应的多个间隔区，所述间隔区和与其对应的所述第二类像素行相邻且位于与其对应的所述第二类像素行靠近所述第一面板边缘的一侧；
其中，所述像素行包括多个发光器件和多个像素电路，所述像素行中的多个所述发光器件沿第二方向排列，所述第二方向与所述第一方向相交；
所述像素电路包括位于所述第一类像素行的第一类像素电路和位于所述第二类像素行的第二类像素电路，所述发光器件包括位于所述第一类像素行的第一类发光器件和位于所述第二类像素行的第二类发光器件；
所述像素电路包括第一部分和第二部分；
在所述第一类像素行中，至少部分所述第一类像素电路的所述第一部分位于所述第一类发光器件靠近所述第一面板边缘的一侧，所述第一类像素电路的所述第二部分位于所述第一像素行对应的所述间隔区中；
在至少部分所述第二类像素行中，所述第二类像素电路的所述第一部分和所述第二部分位于所述第二类发光器件靠近所述第一面板边缘的一侧。
另一方面，本发明实施例提供了一种拼接显示装置，包括：
多个上述显示面板，其中，至少两个所述显示面板沿所述第一方向拼接设置上述技术方案中的一个技术方案具有如下有益效果：
本发明实施例中，通过将像素电路拆分成第一部分和第二部分，并且将第一类像素电路的第二部分由第一发光器件靠近第一面板边缘的一侧(以下简称第一发光器件的外侧)挪至了第一发光器件远离第一面板边缘的一侧(以下简称第一发光器件的内侧)的间隔区中，相当于释放掉了第一类像素电路的第二部分原本需要在第一发光器件外侧占用的这部分空间。这样，第一类像素电路在上边框中所需占用的宽度就会大幅减小，进而在对显示面板进行切割时，就可以调整上边框对应的切割线(第一面板边缘)与第一类像素行之间的距离，使之减小，进而缩窄显示面板的上边框，例如，可以使显示面板的上边框缩窄至明显小于下边框。
缩窄显示面板的上边框后，当显示面板应用在拼接显示装置中时，对于在第一方向x上相邻的两个显示面板，可以减小前一个显示面板的下边框与后一个显示面板的上边框占据的宽度之和，也即减小前一个显示面板中最后一个第二类像素行的第二类发光器件与后一个显示面板中第一类像素行的第一类发光器件之间的间距m1与其它任意相邻两个像素行中发光器件之间的间距m2的差异，进而使整个拼接显示装置中的发光器件趋于等间距排布，弱化视觉拼缝，实现显示面板之间的无缝拼接。
【附图说明】
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为本发明实施例所提供的显示面板的一种俯视图；
图2为本发明实施例所提供的拼接显示装置的一种俯视图；
图3为本发明实施例所提供的显示面板的另一种俯视图；
图4为本发明实施例所提供的显示面板的一种局部俯视图；
图5为本发明实施例所提供的显示面板的另一种局部俯视图；
图6为本发明实施例所提供的显示面板的再一种俯视图；
图7为本发明实施例所提供的显示面板的一种膜层结构示意图；
图8为本发明实施例所提供的显示面板的再一种局部俯视图；
图9为本发明实施例所提供的显示面板的另一种膜层结构示意图；
图10为本发明实施例所提供的静电防护电路的一种膜层结构示意图；
图11为本发明实施例所提供的显示面板的又一种俯视图；
图12为本发明实施例所提供的显示面板的又一种俯视图；
图13为本发明实施例所提供的显示面板的又一种俯视图；
图14为本发明实施例所提供的显示面板的又一种俯视图；
图15为本发明实施例所提供的显示面板的又一种俯视图；
图16为本发明实施例所提供的显示面板的又一种俯视图；
图17为本发明实施例所提供的显示面板的又一种俯视图；
图18为本发明实施例所提供的显示面板的又一种俯视图；
图19为本发明实施例所提供的显示面板的又一种俯视图；
图20为本发明实施例所提供的第一类像素电路的一种电路结构示意图；
图21为本发明实施例所提供的第一类像素电路和第一类发光器件的一种膜层结构示意图；
图22为图20对应的一种时序图；
图23为本发明实施例所提供的第一类像素电路的另一种电路结构示意图；
图24为本发明实施例所提供的第一类像素电路和第一类发光器件的另一种膜层结构示意图；
图25为图23对应的一种时序图；
图26为本发明实施例所提供的拼接显示装置的一种结构示意图。
【具体实施方式】
为了更好的理解本发明的技术方案，下面结合附图对本发明实施例进行详细描述。
应当明确，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明。在本发明实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。
应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
本发明实施例提供了一种显示面板，该显示面板具体可以为发光二极管(LightEmitting Diode，LED)显示面板，例如可以为mini LED显示面板或者micro LED显示面板。
如图1所示，图1为本发明实施例所提供的显示面板100的一种俯视图，本发明实施例所提供的显示面板100包括在第一方向x上相对设置的第一面板边缘1和第二面板边缘2。显示面板100还包括沿第一方向x排列的多个像素行3，多个像素行3包括第一类像素行4和多个第二类像素行5，第一类像素行4与第一面板边缘1相邻，多个第二类像素行5包括第一像素行6，第一像素行6与第一类像素行4相邻。即，第一类像素行4为最靠近第一面板边缘1的像素行3，第一像素行6为最靠近第一类像素行4的像素行3。
显示面板100还包括与多个第二类像素行5一一对应的多个间隔区7，间隔区7和与其对应的第二类像素行5相邻且位于与其对应的第二类像素行5靠近第一面板边缘1的一侧。
其中，像素行3包括多个发光器件8和多个像素电路9，像素行3中的多个发光器件8沿第二方向y排列，发光器件8具体可为mini LED或micro LED，第二方向y与第一方向x相交。
像素电路9包括位于第一类像素行4的第一类像素电路10和位于第二类像素行5的第二类像素电路11，发光器件8包括位于第一类像素行4的第一类发光器件12和位于第二类像素行5的第二类发光器件13。
像素电路9包括第一部分14和第二部分15。在第一类像素行4中，至少部分第一类像素电路10的第一部分14位于第一类发光器件12靠近第一面板边缘1的一侧，第一类像素电路10的第二部分15位于第一像素行6对应的间隔区7中。在至少部分第二类像素行5中，第二类像素电路11的第一部分14和第二部分15位于第二类发光器件13靠近第一面板边缘1的一侧。
需要说明的是，上述第一面板边缘1和第二面板边缘2为显示面板100在第一方向x上相对的两条切割边缘，也就是显示面板100的两条最外边缘，本发明实施例将第一面板边缘1和第一类像素行4中第一类发光器件12之间的这部分边框称为上边框，将第二面板边缘2和与其最近的第二类像素行5中第二类发光器件13之间的这部分边框称为下边框。
在传统的显示面板100的结构设计中，不同像素行3中像素电路9的排布方式是一致的，各像素行3中的像素电路9均位于与所在像素行3中发光器件8靠近第一面板边缘1的一侧。这样，第一类像素行4中的第一类发光器件12与第一面板边缘1之间至少会间隔完整的第一类像素电路10，使得上边框宽度较大。尤其是当像素电路9的器件数量较多或者像素电路9中的器件设计尺寸较大时，第一类像素电路10占用空间更大，上边框宽度也更大。当显示面板100应用在拼接显示装置中时，会导致视觉拼缝较为明显。
而本发明实施例中，通过将像素电路9拆分成第一部分14和第二部分15，并且将第一类像素电路10的第二部分15由第一发光器件8靠近第一面板边缘1的一侧(以下简称第一发光器件8的外侧)挪至了第一发光器件8远离第一面板边缘1的一侧(以下简称第一发光器件8的内侧)的间隔区7中，相当于释放掉了第一类像素电路10的第二部分15原本需要在第一发光器件8外侧占用的这部分空间。这样，第一类像素电路10在上边框中所需占用的宽度就会大幅减小，进而在对显示面板100进行切割时，就可以调整上边框对应的切割线(第一面板边缘1)与第一类像素行4之间的距离，使之减小，进而缩窄显示面板100的上边框，例如，可以使显示面板100的上边框缩窄至明显小于下边框。
缩窄显示面板100的上边框后，当显示面板100应用在拼接显示装置中时，如图2所示，图2为本发明实施例所提供的拼接显示装置的一种俯视图，对于在第一方向x上相邻的两个显示面板100，可以减小前一个显示面板100的下边框与后一个显示面板100的上边框占据的宽度之和，也即减小前一个显示面板100中最后一个第二类像素行5的第二类发光器件13与后一个显示面板100中第一类像素行4的第一类发光器件12之间的间距m1与其它任意相邻两个像素行3中发光器件8之间的间距m2的差异，进而使整个拼接显示装置中的发光器件8趋于等间距排布，弱化视觉拼缝，实现显示面板100之间的无缝拼接。
而且，本发明实施例是通过缩窄上边框的方式来弱化视觉拼缝，下边框仍可保留原有宽度，因而可以在下边框内给引脚和扇出走线等结构预留足够的设置空间。
需要说明的是，当第一类像素电路10分散设置在第一类发光器件12的两侧时，因而这两部分可以分别具有较大的容纳空间，此时还可以增大第一类像素电路10中晶体管的设计尺寸，例如增大第一类像素电路10中驱动晶体管的宽长比，以实现增大第一类像素电路10所转换的驱动电流，提高第一类发光器件12的发光亮度。
此外，还需要说明的是，在本发明实施例一种设置方式中，多个间隔区7在第一方向x上的宽度相等，以实现显示面板100中不同像素行3中发光器件8的等间距排布。
在一种可行的实施方式中，再次参见图1，第一类像素行4中第一部分14在第一方向x上的尺寸d1小于第二部分15在第一方向x上的尺寸d2，从而减小第一像素电路12的第一部分14在第一发光器件8的外侧(靠近第一面板边缘1的一侧)所占用的空间，以在上边框释放更大的切割宽度，进而更大程度的弱化m1和m2的差异。
在一种设置方式中，第一类像素行4中第一部分14所包括的器件的数量少于第二部分15所包括的器件的数量，从而实现将第一部分14在第一方向x上的尺寸设计的小一些。
在一种可行的实施方式中，如图3所示，图3为本发明实施例所提供的显示面板100的另一种俯视图，第一类像素电路10包括第一像素电路16，第一像素电路16的第一部分14位于第一类发光器件12靠近第一面板边缘1的一侧。其中，第一像素电路16的第一部分14在第二方向y上的尺寸h11大于第二类像素电路11的第一部分14在第二方向y上的尺寸h21，第一像素电路16的第一部分14在第一方向x上的尺寸h12小于第二类像素电路11的第一部分14在第一方向x上的尺寸h22。
相较于第二类像素电路11中的第一部分14，上述设置方式通过拉长第一像素电路16中第一部分14在第二方向y上的尺寸，可以减小其在第一方向x上的尺寸，这样，第一像素电路16中的第一部分14在上边框占用的宽度更小，第一面板边缘1与第一类发光器件12可相距更近。
进一步地，参见图3和图4，图4为本发明实施例所提供的显示面板100的一种局部俯视图，像素行3包括沿第二方向y排列的多个发光器件组17，发光器件组17包括沿第二方向y排列的至少两个发光器件8，例如，发光器件组17包括沿第二方向y排列的三个发光器件8，三个发光器件8分别用于发射红光、绿光和蓝光。其中，相邻两个发光器件组17之间的距离大于发光器件组17中相邻两个发光器件8之间的距离。
第一类像素电路10还包括第二像素电路18，第二像素电路18的第一部分14位于第一类像素电路10中相邻的发光器件组17之间。
基于上述结构，一部分第一类像素电路10的第一部分14位于相邻的发光器件组17之间，另一部分第一类像素电路10的第一部分14位于第一类发光器件12的外侧。此时可以通过进一步拉长第一类发光器件12的外侧的第一部分14在第二方向y上的尺寸的方式来进一步减小这部分第一部分14在第一方向x上的尺寸，从而更大程度的压缩第一像素电路16中的第一部分14在第一类发光器件12的外侧所需占用的宽度，以实现进一步缩窄上边框。
在一种可行的实施方式中，如图5所示，图5为本发明实施例所提供的显示面板100的另一种局部俯视图，第一类像素电路10包括第一像素电路16，第一像素电路16的第一部分14位于第一类发光器件12靠近第一面板边缘1的一侧。
第一像素电路16的第一部分14与第一类发光器件12之间的距离k1小于第二类像素电路11与第二类发光器件13之间的距离k2，以使得第一像素电路16的第一部分14与第一类发光器件12相距更近，一方面可在上边框释放出更大的切割宽度，另一方面还可以在切割过程中降低第一像素电路16的第一部分14被损伤的风险。
在一种可行的实施方式中，如图6和图7所示，图6为本发明实施例所提供的显示面板100的再一种俯视图，图7为本发明实施例所提供的显示面板100的一种膜层结构示意图，发光器件8包括沿第一方向x排列的正极19和负极20。
显示面板100包括沿第二方向y延伸的第一负性电源信号线PVEE1和沿第一方向x延伸的第二负性电源信号线PVEE2。其中，第一负性电源信号线PVEE1与负极20电连接，在垂直于显示面板100所在平面的方向上，第一负性电源信号线PVEE1与负极20交叠。第二负性电源信号线PVEE2与第一负性电源信号线PVEE1电连接，第二负性电源信号线PVEE2包括在第一方向x上相对设置的第一走线边缘21和第二走线边缘22，第一走线边缘21靠近第一面板边缘1，且第一走线边缘21沿第二方向y进行延长的延长线23位于第一类发光器件12的正极19远离第一面板边缘1的一侧。
一方面，第一负性电源信号线PVEE1与第二负性电源信号线PVEE2交叉构成网格状结构，可以降低负性电源信号线的整体走线负载，进而降低负性电源信号在传输过程中的压降。另一方面，在设计第二负性电源信号线PVEE2时，在使得第二负性电源信号线PVEE2与各第一负性电源信号线PVEE1电连接的前提下，通过使第二负性电源信号线PVEE2的第一走线边缘21的延长线23位于第一类发光器件12的正极19远离第一面板边缘1的一侧，第二负性电源信号线PVEE2可以不延伸至第一面板边缘1附近，第二负性电源信号线PVEE2的第一走线边缘21与第一面板边缘1之间可以腾出一部分空间来容纳第一类像素电路10的部分器件或者是其它的功能器件，从而将原本需要设置在上边框的器件挪至显示区内，有助于进一步缩窄上边框，弱化拼接显示装置的视觉拼缝。
在一种可行的实施方式中，再次参见图6和图7，显示面板100包括沿第二方向y延伸的第一正性电源信号线PVDD1和沿第一方向x延伸的第二正性电源信号线PVDD2。
其中，第一正性电源信号线PVDD1与第二部分15电连接，在垂直于显示面板100所在平面的方向上，第一正性电源信号线PVDD1与第二部分15交叠。
第二正性电源信号线PVDD2与第一正性电源信号线PVDD1电连接，第二正性电源信号线PVDD2包括在第一方向x上相对设置的第三走线边缘24和第四走线边缘25，第三走线边缘24靠近第一面板边缘1，且第三走线边缘24沿第二方向y进行延长的延长线26位于第一类发光器件12远离第一面板边缘1的一侧。
与第一负性电源信号线PVEE1和第二负性电源信号线PVEE2类似，第一正性电源信号线PVDD1和第二正性电源信号线PVDD2采用上述设置方式，不仅可以降低正性电源信号线的整体走线负载，还能在第二正性电源信号线PVDD2中的第三走线边缘24与第一面板边缘1之间可以腾出一部分空间来容纳第一类像素电路10的部分器件或者是其它的功能器件。
进一步地，如图8所示，图8为本发明实施例所提供的显示面板100的再一种局部俯视图，像素行3包括沿第二方向y排列的多个发光器件组17，发光器件组17包括沿第二方向y排列的至少两个发光器件8，其中，相邻两个发光器件组17之间的距离大于发光器件组17中相邻两个发光器件8之间的距离。
第二正性电源信号线PVDD2在相邻的发光器件组17之间延伸。
显示面板100还包括功能模块27，至少部分功能模块27位于相邻的发光器件组17之间且位于第三走线边缘24沿第二方向y进行延长的延长线26与第一面板边缘1之间。
如前所述，基于第一正性电源信号线PVDD1和第二正性电源信号线PVDD2的设置方式，第二正性电源信号线PVDD2与第一面板边缘1之间腾出了一部分空间，将部分功能模块27设置在这部分空间内，即实现了空间的合理利用，还避免这部分功能模块27在上边框内占用空间。
进一步地，为使显示面板实现静电防护、光感检测等功能，功能模块27可以包括静电防护电路和/或传感器件。
在一种设置方式中，如图9所示，图9为本发明实施例所提供的显示面板100的另一种膜层结构示意图，图10为本发明实施例所提供的静电防护电路的一种膜层结构示意图，功能模块27包括静电防护电路28，静电防护电路28具体可以包括第一防护晶体管P1和第二防护晶体管P2。其中，第一防护晶体管P1为P型晶体管，第一防护晶体管P1的栅极和第一极分别与第一固定电位信号线VGH电连接；第二防护晶体管P2为n型晶体管，第二防护晶体管P2的栅极和第一极分别与第二固定电位信号线VGL电连接。当像素电路9采用图20所示的电路结构时，第一防护晶体管P1的第二极和第二防护晶体管P2的第二极分别与变压数据线DW电连接，当像素电路9采用图23所示的电路结构时，第一防护晶体管P1的第二极和第二防护晶体管P2的第二极分别与写入数据线Data2电连接。图10是以第一防护晶体管P1的第二极和第二防护晶体管P2的第二极分别与变压数据线DW电连接为例进行的示意。
在传统设计中，静电防护电路28一般设置在显示面板100的上边框，即设置在第一类像素行4的外侧。本发明实施例通过将静电防护电路28设置在第二正性电源信号线PVDD2的第三走线边缘24沿第二方向y进行延长的延长线26与第一面板边缘1之间，可以省去静电防护电路28在上边框所需占用的空间，以进一步释放上边框的切割宽度。
在一种可行的实施方式中，如图11所示，图11为本发明实施例所提供的显示面板100的又一种俯视图，像素行3包括沿第二方向y排列的多个发光器件组17，发光器件组17包括沿第二方向y排列的至少两个发光器件8，其中，相邻两个发光器件组17之间的距离大于发光器件组17中相邻两个发光器件8之间的距离。
第二正性电源信号线PVDD2在相邻的发光器件组17之间延伸。
像素电路9还包括第三部分29。在第一类像素行4中，至少部分第一类像素电路10的第三部分29位于相邻两个发光器件组17之间且位于第三走线边缘24沿第二方向y进行延长的延长线26与第一面板边缘1之间。在至少部分第二类像素行5中，第二类像素电路11的第三部分29位于第二类发光器件13靠近第一面板边缘1的一侧。
上述设置方式通过进一步在像素电路9中划分出第三部分29，第三部分29在不占用第一类发光器件12的外侧空间的前提下，可以减少被划分至第一部分14的器件的数量，从而可以进一步减小第一部分14在第一方向x上的尺寸，在上边框释放更多的切割宽度。
在一种可行的实施方式中，如图12所示，图12为本发明实施例所提供的显示面板100的又一种俯视图，第二类像素行5还包括多个第二像素行30，第二像素行30位于第一像素行6与第二面板边缘2之间。
显示面板100还包括级联设置的多个移位寄存电路31，移位寄存电路31位于至少部分第二像素行30对应的间隔区7中。
结合图20和图23，上述移位寄存电路31至少可以包括与第一扫描信号线Scan1电连接的移位寄存电路31、与第二扫描信号线Scan2电连接的移位寄存电路31和与多条发光控制信号线Emit电连接的移位寄存电路31。上述移位寄存电路31中的至少一者位于至少部分第二像素行30对应的间隔区7中。其中，级联设置的多个移位寄存电路31用于顺次输出使能电平，与其电连接的信号线将该使能电平传输至像素电路9中，控制像素电路9执行复位、充电和发光控制操作。
本发明实施例通过将移位寄存电路31设置在间隔区7中，可以实现对间隔区7的合理利用，而且这样一来移位寄存电路31也无需在占用左右边框空间，不仅能够更好的实现显示面板100的左右超窄边框设计或者是左右无边框设计，而且当显示面板100应用在拼接显示装置中时，对于在第二方向y上相邻的两个显示面板100，还能减小这两个显示面板100中相邻发光器件8之间的间距，从而弱化拼接显示装置中在第一方向x上延伸的视觉拼缝。
此外，移位寄存电路31仅位于第二像素行30对应的间隔区7中，而不会占用第一像素行6对应的间隔区7，因而可以在第一像素行6对应的间隔区7中给第一类像素电路10的第二部分15腾出更多的设置空间，使第一类像素电路10的第二部分15妥善容纳于第一像素行6对应的间隔区7中。
在一种可行的实施方式中，参见图13和图14，第二类像素行5还包括多个第二像素行30，第二像素行30位于第一像素行6与第二面板边缘2之间，第二像素行30包括第二甲像素行32，第二甲像素行32与第二面板边缘2相邻。
显示面板100还包括沿第二方向y延伸的信号总线33，例如，信号总线33可以有多条，信号总线33可以与第二正性电源信号线PVDD2、第二负性电源信号线PVEE2、第一固定电位信号线VGH和第二固定电位信号线VGL中的至少一者电连接。其中，信号总线33位于第二甲像素行32的第二类发光器件13远离第二面板边缘2的一侧。
在传统的设置方式中，信号总线33一般设置在显示面板100的下边框，因而需要占用下边框空间。本发明实施例中通过将信号总线33设置在第二甲像素行32的第二类发光器件13远离第二面板边缘2的一侧，相当于将信号总线33挪到了显示区内，进而可以将下边框原本为信号总线33预留的设置空间切割掉，从而在缩窄上边框的同时还缩窄了下边框。当显示面板100应用在拼接显示装置中时，可以进一步减小m1与m2之间的差距，使二者趋于一致。
在一种可行的设置方式中，如图13所示，图13为本发明实施例所提供的显示面板100的又一种俯视图，在第二甲像素行32中，第二类像素电路11的第二部分15位于第二类发光器件13靠近第一面板边缘1的一侧，第二类像素电路11的第一部分14位于第二类发光器件13靠近第二面板边缘2的一侧。
信号总线33位于第二甲像素行32的第二部分15与第二甲像素行32对应的间隔区7之间，其中，第二类像素电路11的第一部分14在第一方向x上的尺寸小于信号总线33在第一方向x上的总宽度。
该种设置方式相当于将第二甲像素行32的第一部分14与信号总线33的位置进行了调换，由于第二类像素电路11中第一部分14在第一方向x上的尺寸小于信号总线33在第一方向x上的总宽度，因而二者对调后，第二类像素电路11的第一部分14在下边框处占用的宽度会小一些，从而可以在下边框释放一部分切割宽度。而且，在该种设置方式中，信号总线33无需占用间隔区7，当将移位寄存电路31设置在间隔区7时，可以为移位寄存电路31腾出更多的设置空间。
此外，该种设置方式中信号总线33靠近显示面板100的下边框，因而与下边框中的引脚相距较近，便于实现与引脚的电连接，而且信号在传输过程中的压降也较小。
在一种可行的设置方式中，如图14所示，图14为本发明实施例所提供的显示面板100的又一种俯视图，第二类像素行5还包括多个第二像素行30，第二像素行30位于第一像素行6与第二面板边缘2之间。信号总线33位于至少一个第二像素行30对应的间隔区7中，也就是将信号总线33从下边框挪到了显示区的间隔区7内，从而可以将下边框原本为信号总线33预留的设置空间切割掉，缩窄下边框。
在一种设置方式中，显示面板100的显示区包括沿第一方向x排列的第一显示区、第二显示区和第三显示区，信号总线33可以位于中间位置处的第二显示区中，这样还可降低信号总线33所提供的信号向第一显示区和第三显示区传输时产生的延迟。
进一步地，如图15所示，图15为本发明实施例所提供的显示面板100的又一种俯视图，显示面板100还包括级联设置的多个移位寄存电路31，移位寄存电路31位于至少部分第二像素行30对应的间隔区7中。其中，移位寄存电路31所在的间隔区7中至多包括一条信号总线33。
对于移位寄存电路31所在的间隔区7，这部分间隔区7要么未设置信号总线33，要么仅设置一条信号总线33，这样，即使信号总线33和移位寄存电路31位于同一个间隔区7，信号总线33和移位寄存电路31在间隔区7中占用的总宽度也不会太大，因而在设计间隔区7时，无需将间隔区7在第一方向x上设置过大宽度，有利于提高显示面板100中发光器件8的排布密度，进而有助于实现高分辨率显示。
进一步地，如图16所示，图16为本发明实施例所提供的显示面板100的又一种俯视图，显示面板100还包括级联设置的多个移位寄存电路31。间隔区7包括第一间隔区34和第二间隔区35，移位寄存电路31位于第一间隔区34，信号总线33位于第二间隔区35。
基于上述设置方式，间隔区7包括移位寄存电路31和信号总线33中的至多一者，间隔区7中的布线较为简单，而且该种结构对间隔区7在第一方向x上的宽度的要求较小，可以将间隔区7设置的窄一些，从而提高显示面板100中发光器件8的排布密度。
在一种可行的实施方式中，如图17和图18所示，图17为本发明实施例所提供的显示面板100的又一种俯视图，图18为本发明实施例所提供的显示面板100的又一种俯视图，显示面板100还包括第一引脚36，第一引脚36与信号总线33电连接，第一引脚36位于信号总线33在第二方向y上的至少一侧。例如，第一引脚36位于信号总线33在第二方向y上的两侧，信号总线33的两端分别与一个第一引脚36电连接，以实现信号的双向传输。
当信号总线33位于第二甲像素行32的第二类发光器件13远离第二面板边缘2的一侧，尤其是位于间隔区7中时，如若仍将第一引脚36设置在下边框，信号总线33需要通过较长的连接线才能与第一引脚36电连接，这样会使得显示区内的布线较为复杂，而且信号在由第一引脚36传输至信号总线33时产生的压降也较大。本发明实施例通过将第一引脚36设置在信号总线33在第二方向y上的至少一侧，信号总线33直接横向至与第一引脚36相连即可，连接方式更加简单，信号在传输过程中产生的压降也较小。
需要说明的是，第一引脚36位于信号总线33在第二方向y上的至少一侧时，第一引脚36可以通过弯折到显示面板100的背光侧的连接引线与背光侧所绑定的驱动芯片电连接，以接收驱动芯片向其提供的信号。
在一种可行的实施方式中，如图19所示，图19为本发明实施例所提供的显示面板100的又一种俯视图，第二类像素行5还包括多个第二像素行30，第二像素行30位于第一像素行6与第二面板边缘2之间，第二像素行30包括第二甲像素行32，第二甲像素行32与第二面板边缘2相邻。
显示面板100还包括数据选通电路37，数据选通电路37位于第二甲像素行32的第二类发光器件13远离第二面板边缘2的一侧。
在一种设置方式中，数据选通电路37包括多个选通开关，数据选通电路37中的多个选通开关的输入端与同一条源信号线电连接，数据选通电路37中的多个选通开关的控制端分别与多条时钟信号线一一对应电连接。当像素电路9采用图20所示的电路结构时，数据选通电路37中的多个选通开关分别与多条变压数据线DW一一对应电连接，当像素电路9采用图23所示的电路结构时，数据选通电路37中的多个选通开关分别与多条写入数据线Data2一一对应电连接。通过控制数据选通电路37中的选通开关分时导通，可以实现将源信号线提供的数据电压分时写入不同的变压数据线DW或写入数据线Data2中。设置数据选通电路37可以减小下边框中所需设置的引脚数量，进而减小引脚在下边框处所需占用的空间。
在传统的设置方式中，数据选通电路37一般设置在显示面板100的下边框，因而需要占用下边框空间。本发明实施例中通过将数据选通电路37设置在第二甲像素行32的第二类发光器件13远离第二面板边缘2的一侧，相当于将数据选通电路37挪到了显示区内，进而可以将下边框原本为数据选通电路37预留的设置空间切割掉，从而在缩窄上边框的同时还缩窄了下边框。当显示面板100应用在拼接显示装置中时，可以进一步减小m1与m2之间的差距，使二者趋于一致。
进一步地，再次参见图19，在第二甲像素行32中，第二类像素电路11的第二部分15位于第二类发光器件13靠近第一面板边缘1的一侧，第二类像素电路11的第一部分14位于第二类发光器件13靠近第二面板边缘2的一侧。
数据选通电路37位于第二甲像素行32的第二部分15与第二甲像素行32对应的间隔区7之间，其中，第二类像素电路11的第一部分14在第一方向x上的尺寸小于数据选通电路37在第一方向x上的尺寸。
该种设置方式相当于将第二甲像素行32的第一部分14与数据选通电路37的位置进行了调换，由于第二类像素电路11中第一部分14在第一方向x上的尺寸小于数据选通电路37在第一方向x上的尺寸，因而二者对调后，第二类像素电路11的第一部分14在下边框处占用的宽度会小一些，从而可以在下边框释放一部分切割宽度。而且，在该种设置方式中，数据选通电路37无需占用间隔区7，当将移位寄存电路31设置在间隔区7时，可以为移位寄存电路31腾出更多的设置空间。
此外，该种设置方式中数据选通电路37靠近显示面板100的下边框，因而与下边框中的引脚相距较近，便于实现与引脚的电连接，而且信号在传输过程中的压降也较小。
在本发明其它可选的实施方式中，数据选通电路37也可以位于至少一个第二像素行30对应的间隔区7中，并且，与数据选通电路37相连的引脚可以位于数据选通电路37在第二方向y上的至少一侧。
在一种可行的实施方式中，如图20和图21所示，图20为本发明实施例所提供的第一类像素电路10的一种电路结构示意图，图21为本发明实施例所提供的第一类像素电路10和第一类发光器件12的一种膜层结构示意图，第一类像素电路10中的第二部分15包括显示驱动晶体管T01、显示栅极复位模块50、显示阳极复位模块51、显示数据写入模块52、显示阈值补偿模块53、第一显示发光控制模块54、第二显示发光控制模块55和显示存储电容C01。
其中，显示栅极复位模块50分别与第一扫描信号线Scan1、复位信号线Vref和显示驱动晶体管T01的栅极电连接。显示栅极复位模块50可以包括显示栅极复位晶体管T11，显示栅极复位晶体管T11的栅极与第一扫描信号线Scan1电连接，显示栅极复位晶体管T11的第一极与复位信号线Vref电连接，显示栅极复位晶体管T11的第二极与显示驱动晶体管T01的栅极电连接。
显示阳极复位模块51分别与第一扫描信号线Scan1、复位信号线Vref和第一类发光器件12电连接。显示阳极复位模块51可以包括显示阳极复位晶体管T12，显示阳极复位晶体管T12的栅极与第一扫描信号线Scan1电连接，显示阳极复位晶体管T12的第一极与复位信号线Vref电连接，显示阳极复位晶体管T12的第二极与第一类发光器件12的正极电连接。
显示数据写入模块52分别与第二扫描信号线Scan2、恒压数据线Data1和显示驱动晶体管T01的第一极电连接。显示数据写入模块52可以包括显示数据写入晶体管T13，显示数据写入晶体管T13的栅极与第二扫描信号线Scan2电连接，显示数据写入晶体管T13的第一极与恒压数据线Data1电连接，显示数据写入晶体管T13的第二极与显示驱动晶体管T01的第一极电连接。
显示阈值补偿模块53分别与第二扫描信号线Scan2、显示驱动晶体管T01的第二极和显示驱动晶体管T01的栅极电连接。显示阈值补偿模块53可以包括显示阈值补偿晶体管T14，显示阈值补偿晶体管T14的栅极与第二扫描信号线Scan2电连接，显示阈值补偿晶体管T14的第一极与显示驱动晶体管T01的第二极电连接，显示阈值补偿晶体管T14的第二极与显示驱动晶体管T01的栅极电连接。
第一显示发光控制模块54分别与第二发光控制信号线Emit2、第一正性电源信号线PVDD1和显示驱动晶体管T01的第一极电连接。第一显示发光控制模块54可以包括第一显示发光控制晶体管T15，第一显示发光控制晶体管T15的栅极与第二发光控制信号线Emit2电连接，第一显示发光控制晶体管T15的第一极与第一正性电源信号线PVDD1电连接，第一显示发光控制晶体管T15的第二极与显示驱动晶体管T01的第一极电连接。
第二显示发光控制模块55分别与第二发光控制信号线Emit2、显示驱动晶体管T01的第二极和第一类发光器件12电连接。第二显示发光控制模块55可以包括第二显示发光控制晶体管T16，第二显示发光控制晶体管T16的栅极与第二发光控制信号线Emit2电连接，第二显示发光控制晶体管T16的第一极与显示驱动晶体管T01的第二极电连接，第二显示发光控制晶体管T16的第二极与第一类发光器件12电连接。
显示存储电容C1分别与第一正性电源信号线PVDD1和显示驱动晶体管T01的栅极电连接。
第一类像素电路10中的第一部分14可以包括压控驱动晶体管T02、压控栅极复位模块60、压控数据写入模块62、压控阈值补偿模块63、第一压控发光控制模块64、第二压控发光控制模块65和压控存储电容C02。
其中，压控栅极复位模块60分别与第一扫描信号线Scan1、复位信号线Vref和压控驱动晶体管T02的栅极电连接。压控栅极复位模块60可以包括压控栅极复位晶体管T21，压控栅极复位晶体管T21的栅极与第一扫描信号线Scan1电连接，压控栅极复位晶体管T21的第一极与复位信号线Vref电连接，压控栅极复位晶体管T21的第二极与压控驱动晶体管T02的栅极电连接。
压控数据写入模块62分别与第二扫描信号线Scan2、变压数据线DW和压控驱动晶体管T02的第一极电连接。压控数据写入模块62可以包括压控数据写入晶体管T23，压控数据写入晶体管T23的栅极与第二扫描信号线Scan2电连接，压控数据写入晶体管T23的第一极与变压数据线DW电连接，压控数据写入晶体管T23的第二极与压控驱动晶体管T02的第一极电连接。
压控阈值补偿模块63分别与第二扫描信号线Scan2、压控驱动晶体管T02的第二极和压控驱动晶体管T02的栅极电连接。压控阈值补偿模块63可以包括压控阈值补偿晶体管T24，压控阈值补偿晶体管T24的栅极与第二扫描信号线Scan2电连接，压控阈值补偿晶体管T24的第一极与压控驱动晶体管T02的第二极电连接，压控阈值补偿晶体管T24的第二极与压控驱动晶体管T02的栅极电连接。
第一压控发光控制模块64分别与第一发光控制信号线Emit1、压控电源信号线VH2、和压控驱动晶体管T02的第一极电连接。第一压控发光控制模块64可以包括第一压控发光控制晶体管T25，第一压控发光控制晶体管T25的栅极与第一发光控制信号线Emit1电连接，第一压控发光控制晶体管T25的第一极与第一正性电源信号线PVDD1电连接，第一压控发光控制晶体管T25的第二极与压控驱动晶体管T02的第一极电连接。
第二压控发光控制模块65分别与第一发光控制信号线Emit1、压控驱动晶体管T02的第二极和显示驱动晶体管T01的栅极电连接。第二压控发光控制模块65可以包括第二压控发光控制晶体管T26，第二压控发光控制晶体管T26的栅极与第一发光控制信号线Emit1电连接，第二压控发光控制晶体管T26的第一极与压控驱动晶体管T02的第二极电连接，第二压控发光控制晶体管T26的第二极与显示驱动晶体管T01的栅极电连接。
压控存储电容C02分别与扫频信号线Sweep和压控驱动晶体管T02的栅极电连接。
在一种设置方式中，显示面板100可以包括两类恒压数据线Data1，在图21中，两类恒压数据线分别用附图标记Data1_gb和Data1_r表示，其中，与绿色的发光器件8电连接的像素电路9和与蓝色的发光器件8电连接的像素电路9连接至恒压数据线Data1_gb上，与红色的发光器件8电连接的像素电路9连接至恒压数据线Data1_r上，这两类恒压数据线Data1传输的电压可以不同。
如图22所示，图22为图20对应的一种时序图，上述第一类像素电路10的工作过程包括第一时段t1～第七时段t7。
在第一时段t1，第一扫描信号线Scan1提供低电平，压控栅极复位晶体管T21导通，对压控驱动晶体管T02的栅极进行复位，同时，显示栅极复位晶体管T11和显示阳极复位晶体管T12导通，分别对显示驱动晶体管T01的栅极和第一类发光器件12的正极进行复位。
在第二时段t2，第二扫描信号线Scan2提供低电平，压控数据写入晶体管T23和压控阈值补偿晶体管T24导通，向压控驱动晶体管T02的栅极写入数据电压并对压控驱动晶体管T02进行阈值补偿。同时，显示数据写入晶体管T13和显示阈值补偿晶体管T14导通，向显示驱动晶体管T01的栅极写入数据电压并对显示驱动晶体管T01进行阈值补偿。
在第三时段t3，扫频信号线Sweep传输三角波信号，压控驱动晶体管T02的栅极电位被拉高，使得压控驱动晶体管T02截止。
在第四时段t4，第一发光控制信号线Emit1提供低电平，使得第一压控发光控制晶体管T25和第二压控发光控制晶体管T26导通。
在第五时段t5，第二发光控制信号线Emit2提供低电平，使得第一显示发光控制晶体管T15和第二显示发光控制晶体管T16导通，由于该时段显示驱动晶体管T01为导通状态，因而可控制第一类发光器件12发光。
在第六时段t6，扫频信号线Sweep所传输的三角波信号降低到临界电压，压控驱动晶体管T02导通。
在第七时段t7，在该时段，压控驱动晶体管T02、第一压控发光控制晶体管T15和第二压控发光控制晶体T16均导通，压控电源信号线VH2提供的压控电源信号传输至显示驱动晶体管T01的栅极，控制显示驱动晶体管T01截止，第一类发光器件12停止发光。
进一步地，再次参见图20和图21，第一扫描信号线Scan1包括与第一部分14电连接的第一甲扫描信号线Scan11和与第二部分15电连接的第一乙扫描信号线Scan12；第二扫描信号线Scan2包括与第一部分14电连接的第二甲扫描信号线Scan21和与第二部分15电连接的第二乙扫描信号线Scan22。
其中，在垂直于显示面板100所在平面的方向上，第一甲扫描信号线Scan11和第二甲扫描信号线Scan21分别与第一部分14交叠，第一乙扫描信号线Scan12和第二乙扫描信号线Scan22与第二部分15交叠。
由于第一部分14和第二部分15均需要与第一扫描信号线Scan1和第二扫描信号线Scan2电连接，第一扫描信号线Scan1和第二扫描信号线Scan2采用上述设置方式便于第一部分14和第二部分15与第一扫描信号线Scan1、第二扫描信号线Scan2的连接，进而可以有效降低第一扫描信号和第二扫描信号向第一部分14、第二部分15传输时的压降。
在一种可行的实施方式中，如图23和图24所示，图23为本发明实施例所提供的第一类像素电路10的另一种电路结构示意图，图24为本发明实施例所提供的第一类像素电路10和第一类发光器件12的另一种膜层结构示意图，第一类像素电路10中的第二部分15包括驱动晶体管M0、栅极复位模块71、阳极复位模块72、数据写入模块73、阈值补偿模块74、第一发光控制模块75和存储电容C。
其中，栅极复位模块71分别与第一扫描信号线Scan1、复位信号线Vref和驱动晶体管M0的栅极电连接。栅极复位模块71可以包括第一栅极复位晶体管M11和第二栅极复位晶体管M12，第一栅极复位晶体管M11和第二栅极复位晶体管M12的栅极分别与第一扫描信号线Scan1电连接，第一栅极复位晶体管M11的第一极与复位信号线Vref电连接，第一栅极复位晶体管M11的第二极与第二栅极复位晶体管M12的第一极电连接，第二栅极复位晶体管M12的第二极与驱动晶体管M0的栅极电连接。第一栅极复位晶体管M11和第二栅极复位晶体管M12构成了漏电流较小的双栅结构，因而可降低漏电流对驱动晶体管M0的栅极电位的影响，提高驱动晶体管M0的工作状态的稳定性。
阳极复位模块72分别与第一扫描信号线Scan1、复位信号线Vref和第一类发光器件12电连接。阳极复位模块72可以包括阳极复位晶体管M2，阳极复位晶体管M2的栅极与第一扫描信号线Scan1电连接，阳极复位晶体管M2的第一极与复位信号线Vref电连接，阳极复位晶体管M2的第二极与第一类发光器件12电连接。
数据写入模块73分别与第二扫描信号线Scan2、写入数据线Data2和驱动晶体管M0的第一极电连接。数据写入模块73可以包括数据写入晶体管M3，数据写入晶体管M3的栅极与第二扫描信号线Scan2电连接，数据写入晶体管M3的第一极与写入数据线Data2电连接，数据写入晶体管M3的第二极与驱动晶体管M0的第一极电连接。
阈值补偿模块74分别与第二扫描信号线Scan2、驱动晶体管M0的第二极和驱动晶体管M0的栅极电连接。阈值补偿模块74可以包括第一阈值补偿晶体管M41和第二阈值补偿晶体管M42，第一阈值补偿晶体管M41和第二阈值补偿晶体管M42的栅极分别与第二扫描信号线Scan2电连接，第一阈值补偿晶体管M41的第一极与驱动晶体管M0的第二极电连接，第一阈值补偿晶体管M41的第二极与第二阈值补偿晶体管M42的第一极电连接，第二阈值补偿晶体管M42的第二极与驱动晶体管M0的栅极电连接。第一阈值补偿晶体管M41和第二阈值补偿晶体管M42构成了漏电流较小的双栅结构，因而可降低漏电流对驱动晶体管M0的栅极电位的影响，提高驱动晶体管M0的工作状态的稳定性。
第一发光控制模块75分别与发光控制信号线Emit、第一正性电源信号线PVDD1和驱动晶体管M0的第一极电连接。第一发光控制模块75可以包括第一发光控制晶体管M5，第一发光控制晶体管M5的栅极与发光控制信号线Emit电连接，第一发光控制晶体管M5的第一极与第一正性电源信号线PVDD1电连接，第一发光控制晶体管M5的第二极与驱动晶体管M0的第一极电连接。
存储电容分别与第一正性电源信号线PVDD1和驱动晶体管M0的栅极电连接。
第一类像素电路10中的第一部分14包括第二发光控制模块76，第二发光控制模块76分别与发光控制信号线Emit、驱动晶体管M0的第二极和第一类发光器件12电连接。第二发光控制模块76可以包括第二发光控制晶体管M6，第二发光控制晶体管M6的栅极与发光控制信号线Emit电连接，第二发光控制晶体管M6的第一极与驱动晶体管M0的第二极电连接，第二发光控制晶体管M6的第二极与第一类发光器件12电连接。
如图25所示，图25为图23对应的一种时序图，上述第一类像素电路10的工作过程包括第一时段t1'～第三时段t3'。
在第一时段t1'，第一扫描信号线Scan1提供低电平，栅极复位晶体管M1和阳极复位晶体管M2导通，对驱动晶体管M0的栅极和第一类发光器件12的正极19进行复位。
在第二时段t2'，第二扫描信号线Scan2提供低电平，数据写入晶体管M3和阈值补偿晶体管M4导通，向驱动晶体管M0的栅极写入数据电压并对驱动晶体管M0进行阈值补偿。
在第三时段t3'，发光控制信号线Emit提供低电平，第一发光控制晶体管M5和第二发光控制晶体管M6导通，控制第一类发光器件12在驱动晶体管M0所准换的驱动电流的作用下发光。
进一步地，再次参见图23和图24，发光控制信号线Emit包括与第一发光控制模块75电连接的第一子发光控制信号线Emit_1和与第二发光控制模块76电连接的第二子发光控制信号线Emit_2。
在垂直于显示面板100所在平面的方向上，第一子发光控制信号线Emit_1与第一部分14交叠，第一扫描信号线Scan1、第二扫描信号线Scan2和第二子发光控制信号线Emit_2分别与第二部分15交叠，以便于第一部分14和第二部分15与发光控制信号线Emit的连接，进而有效降低发光控制信号向第一部分14、第二部分15传输时的压降。
需要说明的是，在本发明实施例中，第二类像素电路11和第一类像素电路10的电路结构相同，此处不再赘述。
基于同一发明构思，本发明实施例还提供了一种拼接显示装置，如图26所示，图26为本发明实施例所提供的拼接显示装置的一种结构示意图，该拼接显示装置包括多个上述显示面板100，其中，至少两个显示面板100沿第一方向x拼接设置。
其中，显示面板100的具体结构已经在上述实施例中进行了详细说明，此处不再赘述。当然，图26所示的显示装置仅仅为示意说明，该拼接显示装置可以是例如LED拼接屏、电影屏幕、远距离观看电子产品等。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (24)

1.一种显示面板，其特征在于，包括：
在第一方向上相对设置的第一面板边缘和第二面板边缘；
沿所述第一方向排列的多个像素行，多个所述像素行包括第一类像素行和多个第二类像素行，所述第一类像素行与所述第一面板边缘相邻，多个所述第二类像素行包括第一像素行，所述第一像素行与所述第一类像素行相邻；
与多个所述第二类像素行一一对应的多个间隔区，所述间隔区和与其对应的所述第二类像素行相邻且位于与其对应的所述第二类像素行靠近所述第一面板边缘的一侧；
其中，所述像素行包括多个发光器件和多个像素电路，所述像素行中的多个所述发光器件沿第二方向排列，所述第二方向与所述第一方向相交；
所述像素电路包括位于所述第一类像素行的第一类像素电路和位于所述第二类像素行的第二类像素电路，所述发光器件包括位于所述第一类像素行的第一类发光器件和位于所述第二类像素行的第二类发光器件；
所述像素电路包括第一部分和第二部分；
在所述第一类像素行中，至少部分所述第一类像素电路的所述第一部分位于所述第一类发光器件靠近所述第一面板边缘的一侧，所述第一类像素电路的所述第二部分位于所述第一像素行对应的所述间隔区中；
在至少部分所述第二类像素行中，所述第二类像素电路的所述第一部分和所述第二部分位于所述第二类发光器件靠近所述第一面板边缘的一侧。
2.根据权利要求1所述的显示面板，其特征在于，
所述第一类像素行中，所述第一部分在所述第一方向上的尺寸小于所述第二部分在所述第一方向上的尺寸。
3.根据权利要求1所述的显示面板，其特征在于，
所述第一类像素电路包括第一像素电路，所述第一像素电路的所述第一部分DD222713I-IMP
位于所述第一类发光器件靠近所述第一面板边缘的一侧；
其中，所述第一像素电路的所述第一部分在所述第二方向上的尺寸大于所述第二类像素电路的所述第一部分在所述第二方向上的尺寸，所述第一像素电路的所述第一部分在所述第一方向上的尺寸小于所述第二类像素电路的所述第一部分在所述第一方向上的尺寸。
4.根据权利要求3所述的显示面板，其特征在于，
所述像素行包括沿所述第二方向排列的多个发光器件组，所述发光器件组包括沿所述第二方向排列的至少两个所述发光器件，其中，相邻两个所述发光器件组之间的距离大于所述发光器件组中相邻两个所述发光器件之间的距离；
所述第一类像素电路还包括第二像素电路，所述第二像素电路的所述第一部分位于所述第一类像素电路中相邻的所述发光器件组之间。
5.根据权利要求1所述的显示面板，其特征在于，
所述第一类像素电路包括第一像素电路，所述第一像素电路的所述第一部分位于所述第一类发光器件靠近所述第一面板边缘的一侧；
所述第一像素电路的所述第一部分与所述第一类发光器件之间的距离小于所述第二类像素电路与所述第二类发光器件之间的距离。
6.根据权利要求1所述的显示面板，其特征在于，
所述发光器件包括沿所述第一方向排列的正极和负极；
所述显示面板包括沿所述第二方向延伸的第一负性电源信号线和沿所述第一方向延伸的第二负性电源信号线；
其中，所述第一负性电源信号线与所述负极电连接，在垂直于所述显示面板所在平面的方向上，所述第一负性电源信号线与所述负极交叠；
所述第二负性电源信号线与所述第一负性电源信号线电连接，所述第二负性电源信号线包括在所述第一方向上相对设置的第一走线边缘和第二走线边缘，所述第一走线边缘靠近所述第一面板边缘，且所述第一走线边缘沿所述第二方向进行延长的延长线位于所述第一类发光器件的所述正极远离所述第一面板边缘的一侧。
7.根据权利要求1所述的显示面板，其特征在于，
所述显示面板包括沿所述第二方向延伸的第一正性电源信号线和沿所述第一方向延伸的第二正性电源信号线；
其中，所述第一正性电源信号线与所述第二部分电连接，在垂直于所述显示面板所在平面的方向上，所述第一正性电源信号线与所述第二部分交叠；
所述第二正性电源信号线与所述第一正性电源信号线电连接，所述第二正性电源信号线包括在所述第一方向上相对设置的第三走线边缘和第四走线边缘，所述第三走线边缘靠近所述第一面板边缘，且所述第三走线边缘沿所述第二方向进行延长的延长线位于所述第一类发光器件远离所述第一面板边缘的一侧。
8.根据权利要求7所述的显示面板，其特征在于，
所述像素行包括沿所述第二方向排列的多个发光器件组，所述发光器件组包括沿所述第二方向排列的至少两个所述发光器件，其中，相邻两个所述发光器件组之间的距离大于所述发光器件组中相邻两个所述发光器件之间的距离；
所述第二正性电源信号线在相邻的所述发光器件组之间延伸；
所述显示面板还包括功能模块，至少部分所述功能模块位于相邻的所述发光器件组之间且位于所述第三走线边缘沿所述第二方向进行延长的延长线与所述第一面板边缘之间。
9.根据权利要求8所述的显示面板，其特征在于，
所述功能模块包括静电防护电路和/或传感器件。
10.根据权利要求7所述的显示面板，其特征在于，
所述像素行包括沿所述第二方向排列的多个发光器件组，所述发光器件组包括沿所述第二方向排列的至少两个所述发光器件，其中，相邻两个所述发光器件组之间的距离大于所述发光器件组中相邻两个所述发光器件之间的距离；
所述第二正性电源信号线在相邻的所述发光器件组之间延伸；
所述像素电路还包括第三部分；
在所述第一类像素行中，至少部分所述第一类像素电路的所述第三部分位于相邻两个所述发光器件组之间且位于所述第三走线边缘的延长线与所述第一面板边缘之间；
在至少部分所述第二类像素行中，所述第二类像素电路的所述第三部分位于所述第二类发光器件靠近所述第一面板边缘的一侧。
11.根据权利要求1所述的显示面板，其特征在于，
所述第二类像素行还包括多个第二像素行，所述第二像素行位于所述第一像素行与所述第二面板边缘之间；
所述显示面板还包括级联设置的多个移位寄存电路，所述移位寄存电路位于至少部分所述第二像素行对应的所述间隔区中。
12.根据权利要求1所述的显示面板，其特征在于，
所述第二类像素行还包括多个第二像素行，所述第二像素行位于所述第一像素行与所述第二面板边缘之间，所述第二像素行包括第二甲像素行，所述第二甲像素行与所述第二面板边缘相邻；
所述显示面板还包括沿所述第二方向延伸的信号总线，所述信号总线位于所述第二甲像素行的所述第二类发光器件远离所述第二面板边缘的一侧。
13.根据权利要求12所述的显示面板，其特征在于，
在所述第二甲像素行中，所述第二类像素电路的所述第二部分位于所述第二类发光器件靠近所述第一面板边缘的一侧，所述第二类像素电路的所述第一部分位于所述第二类发光器件靠近所述第二面板边缘的一侧；
所述信号总线位于所述第二甲像素行的所述第二部分与所述第二甲像素行对应的所述间隔区之间，其中，所述第二类像素电路的所述第一部分在所述第一方向上的尺寸小于所述信号总线在所述第一方向上的总宽度。
14.根据权利要求12所述的显示面板，其特征在于，
所述第二类像素行还包括多个第二像素行，所述第二像素行位于所述第一像素行与所述第二面板边缘之间；
所述信号总线位于至少一个所述第二像素行对应的所述间隔区中。
15.根据权利要求14所述的显示面板，其特征在于，
所述显示面板还包括级联设置的多个移位寄存电路，所述移位寄存电路位于至少部分所述第二像素行对应的所述间隔区中；
其中，所述移位寄存电路所在的所述间隔区中至多包括一条所述信号总线。
16.根据权利要求14所述的显示面板，其特征在于，
所述显示面板还包括级联设置的多个移位寄存电路；
所述间隔区包括第一间隔区和第二间隔区，所述移位寄存电路位于所述第一间隔区，所述信号总线位于所述第二间隔区。
17.根据权利要求12所述的显示面板，其特征在于，
所述显示面板还包括第一引脚，所述第一引脚与所述信号总线电连接，所述第一引脚位于所述信号总线在所述第二方向上的至少一侧。
18.根据权利要求1所述的显示面板，其特征在于，
所述第二类像素行还包括多个第二像素行，所述第二像素行位于所述第一像素行与所述第二面板边缘之间，所述第二像素行包括第二甲像素行，所述第二甲像素行与所述第二面板边缘相邻；
所述显示面板还包括数据选通电路，所述数据选通电路位于所述第二甲像素行的所述第二类发光器件远离所述第二面板边缘的一侧。
19.根据权利要求18所述的显示面板，其特征在于，
在所述第二甲像素行中，所述第二类像素电路的所述第二部分位于所述第二类发光器件靠近所述第一面板边缘的一侧，所述第二类像素电路的所述第一部分位于所述第二类发光器件靠近所述第二面板边缘的一侧；
所述数据选通电路位于所述第二甲像素行的所述第二部分与所述第二甲像素行对应的所述间隔区之间，其中，所述第二类像素电路的所述第一部分在所述第一方向上的尺寸小于所述数据选通电路在所述第一方向上的尺寸。
20.根据权利要求1所述的显示面板，其特征在于，
所述第一类像素电路中的所述第二部分包括：
显示驱动晶体管；
显示栅极复位模块，分别与第一扫描信号线、复位信号线和所述显示驱动晶体管的栅极电连接；
显示阳极复位模块，分别与所述第一扫描信号线、所述复位信号线和所述第一类发光器件电连接；
显示数据写入模块，分别与第二扫描信号线、恒压数据线和所述显示驱动晶体管的第一极电连接；
显示阈值补偿模块，分别与所述第二扫描信号线、所述显示驱动晶体管的第二极和所述显示驱动晶体管的栅极电连接；
第一显示发光控制模块，分别与第二发光控制信号线、第一正性电源信号线和所述显示驱动晶体管的第一极电连接；
第二显示发光控制模块，分别与所述第二发光控制信号线、所述显示驱动晶体管的第二极和所述第一类发光器件电连接；
显示存储电容，分别与所述第一正性电源信号线和所述显示驱动晶体管的栅极电连接；
所述第一类像素电路中的所述第一部分包括：
压控驱动晶体管；
压控栅极复位模块，分别与所述第一扫描信号线、所述复位信号线和所述压控驱动晶体管的栅极电连接；
压控数据写入模块，分别与所述第二扫描信号线、变压数据线和所述压控驱动晶体管的第一极电连接；
压控阈值补偿模块，分别与所述第二扫描信号线、所述压控驱动晶体管的第二极和所述压控驱动晶体管的栅极电连接；
第一压控发光控制模块，分别与第一发光控制信号线、压控电源信号线、和所述压控驱动晶体管的第一极电连接；
第二压控发光控制模块，分别与所述第一发光控制信号线、所述压控驱动晶体管的第二极和所述显示驱动晶体管的栅极电连接；
压控存储电容，分别与扫频信号线和所述压控驱动晶体管的栅极电连接。
21.根据权利要求20所述的显示面板，其特征在于，
所述第一扫描信号线包括与所述第一部分电连接的第一甲扫描信号线和与所述第二部分电连接的第一乙扫描信号线；
所述第二扫描信号线包括与所述第一部分电连接的第二甲扫描信号线和与所述第二部分电连接的第二乙扫描信号线；
其中，在垂直于所述显示面板所在平面的方向上，所述第一甲扫描信号线和所述第二甲扫描信号线分别与所述第一部分交叠，所述第一乙扫描信号线和所述第二乙扫描信号线分别与所述第二部分交叠。
22.根据权利要求1所述的显示面板，其特征在于，
所述第一类像素电路中的所述第二部分包括：
驱动晶体管；
栅极复位模块，分别与第一扫描信号线、复位信号线和所述驱动晶体管的栅极电连接；
阳极复位模块，分别与所述第一扫描信号线、所述复位信号线和所述第一类发光器件电连接；
数据写入模块，分别与第二扫描信号线、写入数据线和所述驱动晶体管的第一极电连接；
阈值补偿模块，分别与所述第二扫描信号线、所述驱动晶体管的第二极和所述驱动晶体管的栅极电连接；
第一发光控制模块，分别与发光控制信号线、第一正性电源信号线和所述驱动晶体管的第一极电连接；
存储电容，分别与所述第一正性电源信号线和所述驱动晶体管的栅极电连接；
所述第一类像素电路中的所述第一部分包括：
第二发光控制模块，分别与所述发光控制信号线、所述驱动晶体管的第二极和所述第一类发光器件电连接。
23.根据权利要求22所述的显示面板，其特征在于，
所述发光控制信号线包括与所述第一发光控制模块电连接的第一子发光控制信号线和与所述第二发光控制模块电连接的第二子发光控制信号线；
在垂直于所述显示面板所在平面的方向上，所述第一子发光控制信号线与所述第一部分交叠，所述第一扫描信号线、所述第二扫描信号线和所述第二子发光控制信号线分别与所述第二部分交叠。
24.一种拼接显示装置，其特征在于，包括：
多个如权利要求1～23任一项所述的显示面板，其中，至少两个所述显示面板沿所述第一方向拼接设置。
CN202211509616.2A 2022-11-29 2022-11-29 显示面板及拼接显示装置 Active CN115830998B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202211509616.2A CN115830998B (zh) 2022-11-29 2022-11-29 显示面板及拼接显示装置
US18/190,616 US11876112B2 (en) 2022-11-29 2023-03-27 Display panel and spliced display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211509616.2A CN115830998B (zh) 2022-11-29 2022-11-29 显示面板及拼接显示装置

Publications (2)

Publication Number Publication Date
CN115830998A true CN115830998A (zh) 2023-03-21
CN115830998B CN115830998B (zh) 2024-05-24

Family

ID=85532540

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211509616.2A Active CN115830998B (zh) 2022-11-29 2022-11-29 显示面板及拼接显示装置

Country Status (2)

Country Link
US (1) US11876112B2 (zh)
CN (1) CN115830998B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN211858095U (zh) * 2020-04-27 2020-11-03 重庆康佳光电技术研究院有限公司 一种显示面板及拼接显示装置
US20200411602A1 (en) * 2018-02-01 2020-12-31 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel
CN113223420A (zh) * 2021-05-06 2021-08-06 湖北长江新型显示产业创新中心有限公司 一种显示面板及显示装置
CN113383382A (zh) * 2019-11-29 2021-09-10 京东方科技集团股份有限公司 阵列基板、显示面板、拼接显示面板及显示驱动方法
CN114974102A (zh) * 2022-06-29 2022-08-30 上海天马微电子有限公司 显示面板及显示装置
CN115172334A (zh) * 2022-06-29 2022-10-11 上海天马微电子有限公司 显示面板及拼接显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200411602A1 (en) * 2018-02-01 2020-12-31 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel
CN113383382A (zh) * 2019-11-29 2021-09-10 京东方科技集团股份有限公司 阵列基板、显示面板、拼接显示面板及显示驱动方法
CN211858095U (zh) * 2020-04-27 2020-11-03 重庆康佳光电技术研究院有限公司 一种显示面板及拼接显示装置
CN113223420A (zh) * 2021-05-06 2021-08-06 湖北长江新型显示产业创新中心有限公司 一种显示面板及显示装置
CN114974102A (zh) * 2022-06-29 2022-08-30 上海天马微电子有限公司 显示面板及显示装置
CN115172334A (zh) * 2022-06-29 2022-10-11 上海天马微电子有限公司 显示面板及拼接显示装置

Also Published As

Publication number Publication date
US20230307489A1 (en) 2023-09-28
CN115830998B (zh) 2024-05-24
US11876112B2 (en) 2024-01-16

Similar Documents

Publication Publication Date Title
US11189227B1 (en) Display panel, driving method thereof, and display device
CN111785761B (zh) 一种显示面板及显示装置
US10854124B2 (en) Display panel and display device including the same
US11004871B2 (en) Display panel and display apparatus
US10997888B2 (en) Display panel and display device including the same
WO2021017931A1 (zh) 显示面板及显示装置
JP2024056691A (ja) アレイ基板、表示パネル、スプライシング表示パネル、及び表示駆動方法
US10657888B2 (en) Driving method for pixel driving circuit, display panel and display device
CN111613183B (zh) 显示面板、显示面板的驱动方法及显示装置
EP3159878B1 (en) Pixel circuit and display device
US11996039B2 (en) Display panel and display device
US20220157233A1 (en) Display substrate, driving method thereof and display device
US11568819B2 (en) Pixel driving circuit and method for driving the same, display panel, and display device
US20220246100A1 (en) Shift register unit, scanning drive circuit, display substrate and display device
US11900873B2 (en) Display panels, methods of driving the same, and display devices
CN113113071A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
US20230326394A1 (en) Display panel and display apparatus
CN115830998B (zh) 显示面板及拼接显示装置
US11955058B2 (en) Display panel and driving method for the same, and display device
CN114639361A (zh) 栅极驱动电路和显示面板
US11798490B1 (en) Gate drive circuit, driving method of gate drive circuit, and display panel
US11900868B2 (en) Display panel and display device
CN113348498A (zh) 显示面板及显示装置
US20240164161A1 (en) Display panel and display device
US20240006574A1 (en) Display panel and display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant