CN115798342A - 显示面板及拼接显示装置 - Google Patents

显示面板及拼接显示装置 Download PDF

Info

Publication number
CN115798342A
CN115798342A CN202211387563.1A CN202211387563A CN115798342A CN 115798342 A CN115798342 A CN 115798342A CN 202211387563 A CN202211387563 A CN 202211387563A CN 115798342 A CN115798342 A CN 115798342A
Authority
CN
China
Prior art keywords
display panel
pixel
light emitting
emitting device
pixel row
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211387563.1A
Other languages
English (en)
Inventor
楼腾刚
朱逸然
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Tianma Microelectronics Co Ltd
Original Assignee
Shanghai Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Tianma Microelectronics Co Ltd filed Critical Shanghai Tianma Microelectronics Co Ltd
Priority to CN202211387563.1A priority Critical patent/CN115798342A/zh
Publication of CN115798342A publication Critical patent/CN115798342A/zh
Priority to US18/191,979 priority patent/US20230246038A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明实施例提供了一种显示面板及拼接显示装置，涉及显示技术领域弱化视觉拼缝。显示面板包括：相对的第一边缘和第二边缘；第一像素行和第二像素行，第一像素行与第一边缘相邻，包括沿第二方向排列的多个第一子像素，第一子像素包括第一发光器件和第一像素电路，第二像素行包括沿第二方向排列的多个第二子像素，第二子像素包括第二发光器件和第二像素电路；与第二像素行对应的第一间隔区，第一间隔区位于与其对应的第二像素行靠近第一边缘的一侧，第一间隔区和与其对应的第二像素行相邻；第二像素行包括与第一像素行相邻的第二甲像素行，第一像素电路位于第二甲像素行对应的第一间隔区，第二像素电路位于第二发光器件靠近第一边缘的一侧。

Description

显示面板及拼接显示装置
【技术领域】
本发明涉及显示技术领域，尤其涉及一种显示面板及拼接显示装置。
【背景技术】
对于具有边框的显示面板，当其应用在大尺寸的拼接显示装置中时，相邻显示面板的发光区域之间会至少间隔两个边框宽度，进而导致拼接显示装置在进行画面显示时存在明显的视觉拼缝，严重影响了显示效果。
【发明内容】
有鉴于此，本发明实施例提供了一种显示面板及拼接显示装置，用以弱化视觉拼缝。
一方面，本发明实施例提供了一种显示面板，包括：
在第一方向上相对设置的第一边缘和第二边缘；
沿所述第一方向排列的多个像素行，所述像素行包括第一像素行和多个第二像素行，其中，所述第一像素行与所述第一边缘相邻，所述第一像素行包括沿第二方向排列的多个第一子像素，所述第一子像素包括电连接的第一发光器件和第一像素电路，所述第二像素行包括沿所述第二方向排列的多个第二子像素，所述第二子像素包括电连接的第二发光器件和第二像素电路，所述第一方向与所述第二方向相交；
与多个所述第二像素行一一对应的多个第一间隔区，所述第一间隔区位于与其对应的所述第二像素行靠近所述第一边缘的一侧，且所述第一间隔区和与其对应的所述第二像素行相邻；
其中，所述第二像素行包括与所述第一像素行相邻的第二甲像素行，所述第一像素电路位于所述第一发光器件远离所述第一边缘的一侧，且所述第一像素电路位于所述第二甲像素行对应的所述第一间隔区中，所述第二像素电路位于所述第二发光器件靠近所述第一边缘的一侧。
另一方面，本发明实施例提供了一种拼接显示装置，包括n个上述显示面板，其中，至少两个所述显示面板沿所述第一方向拼接设置，n≥2。
上述技术方案中的一个技术方案具有如下有益效果：
在本发明实施例中，通过将第一子像素中的第一像素电路由第一发光器件的外侧(靠近第一边缘的一侧)挪至了第一发光器件的内侧(远离第一边缘的一侧)的第一间隔区中，相当于释放掉了第一像素电路原本在第一发光器件外侧所需占用的这部分空间。这样，第一发光器件外侧的外围走线和外围电路等结构也可以随之朝向第一发光器件进行挪动，那么，在对显示面板进行切割时，就可以调整上边框对应的切割线(第一边缘)与第一像素行之间的距离，使之减小，进而缩窄显示面板的上边框宽度。
缩窄显示面板的上边框后，当显示面板应用在拼接显示装置中时，对于在第一方向上相邻的两个显示面板，可以减小前一个显示面板的下边框与后一个显示面板的上边框占据的宽度之和，也即减小前一个显示面板中最后一个第二像素行的第二发光器件与后一个显示面板中第一像素行的第一发光器件之间的间距m1与其它任意相邻两个像素行中发光器件之间的间距m2的差异，进而使整个拼接显示装置中的发光器件趋于等间距排布，弱化视觉拼缝，实现显示面板之间的无缝拼接。而且，在缩窄显示面板的上边框宽度后，在一种可选的设置方式中，还可以将上边框缩窄的那部分宽度补偿至下边框处。例如，上边框缩窄了宽度n1，可以将该宽度n1全部补偿至下边框处，使下边框的宽度增大n1，或者，也可以仅对下边框补偿宽度n2，n2＜n1，从而在不改变显示面板的设计尺寸或者减小显示面板的设计尺寸的前提下，去实现增大显示面板的下边框宽度，进而为引脚提供更大的设置空间，避免引脚、扇出走线之间排布过密，有效避免信号干扰。当然，如果显示面板的下边框已经具有足够的空间来容纳引脚，也可以不对显示面板的下边框宽度进行调整，仅是将显示面板的上边框进行缩窄，以更好的实现消除视觉拼缝。
综上，采用本发明实施例所提供的技术方案，在显示面板应用于拼接显示装置中时还能实现无缝拼接，消除视觉拼缝，优化拼接显示装置的显示效果，而且还可以在不增大显示面板设计尺寸的前提下为引脚提供足够的设置空间，降低信号干扰。
【附图说明】
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为相关技术中显示面板的一种俯视图；
图2为相关技术中拼接显示装置的一种俯视图；
图3为本发明实施例所提供的显示面板的一种俯视图；
图4为本发明实施例所提供的显示面板的一种膜层结构示意图；
图5为本发明实施例所提供的拼接显示装置的一种俯视图；
图6为本发明实施例所提供的显示面板与电路板的一种连接示意图；
图7为本发明实施例所提供的显示面板与电路板的另一种连接示意图；
图8为本发明实施例所提供的第一子像素的一种电路结构示意图；
图9为本发明实施例所提供的第一子像素的一种膜层结构示意图；
图10为本发明实施例所提供的第一像素电路对应的一种时序图；
图11为本发明实施例所提供的显示面板的另一种俯视图；
图12为本发明实施例所提供的第一子像素的另一种膜层结构示意图；
图13为本发明实施例所提供的第一子像素的再一种膜层结构示意图；
图14为本发明实施例所提供的显示面板的又一种俯视图；
图15为本发明实施例所提供的移位寄存器的一种设置位置示意图；
图16为图12沿A1-A2方向的一种剖视图；
图17为本发明实施例所提供的显示面板的再一种俯视图；
图18为本发明实施例所提供的选通电路的一种设置位置示意图；
图19为本发明实施例所提供的选通电路的一种结构示意图；
图20为本发明实施例所提供的显示面板的又一种俯视图；
图21为本发明实施例所提供的拼接显示装置的另一种俯视图；
图22为本发明实施例所提供的显示面板的又一种俯视图；
图23为本发明实施例所提供的显示面板的又一种俯视图；
图24为本发明实施例所提供的拼接显示装置的一种结构示意图；
图25为本发明实施例所提供的拼接显示装置的另一种结构示意图。
【具体实施方式】
为了更好的理解本发明的技术方案，下面结合附图对本发明实施例进行详细描述。
应当明确，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明。在本发明实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。
应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
如图1所示，图1为相关技术中显示面板101的一种俯视图，显示面板101包括沿第一方向x排列的多个像素行102和位于显示面板101下边框内的多个引脚103，其中，引脚103用于向像素行102中的子像素104提供驱动信号，以实现显示面板101的正常显示。示例性的，引脚103可以通过扇出走线105与数据线Data电连接，进而向像素行102中的子像素104提供数据信号。
发明人研究发现，为了为引脚103提供足够的设置空间，在相关设计中，通常需要对显示面板101的下边框进行加宽设计。但这样一来，当显示面板101应用在大尺寸的拼接显示装置中时，如图2所示，图2为相关技术中拼接显示装置的一种俯视图，对于在第一方向x上相邻的两个显示面板101，前一个显示面板101中的最后一个像素行102与后一个显示面板101中的第一个像素行102之间会间隔较远，导致不同显示面板101中相邻两个像素行102之间的间距m1要明显大于同一显示面板101中相邻两个像素行102之间的间距m2。这样，拼接显示装置在进行画面显示时，两个显示面板101之间会存在明显的视觉拼缝，导致显示效果不均一。
考虑到扇出走线105和磨边倒角也要占用一部分下边框空间，如果仅通过简单的压缩下边框宽度的方式来弱化视觉拼缝，会导致扇出走线105和引脚103的设置空间很小，不仅布线设计难度较大，而且还容易出现信号干扰的问题。
对此，本发明实施例提供了一种显示面板，该显示面板具体可以为发光二极管(Light Emitting Diode，LED)显示面板，例如可以为mini LED显示面板或者micro LED显示面板。
如图3和图4所示，图3为本发明实施例所提供的显示面板100的一种俯视图，图4为本发明实施例所提供的显示面板100的一种膜层结构示意图，显示面板100包括在第一方向x上相对设置的第一边缘1和第二边缘2、以及沿第一方向x排列的多个像素行3。其中，像素行3包括第一像素行31和多个第二像素行32，第一像素行31与第一边缘1相邻，即，第一像素行31为多个像素行3中与第一边缘1相距最近的像素行3，第二像素行32为除第一像素行31以外的其它像素行3。
第一像素行31包括沿第二方向y排列的多个第一子像素4，第一子像素4包括电连接的第一发光器件41和第一像素电路42，第二像素行32包括沿第二方向y排列的多个第二子像素5，第二子像素5包括电连接的第二发光器件51和第二像素电路52，其中，第一发光器件41和第二发光器件51可以为mini LED或micro LED，第一方向x与第二方向y相交。
显示面板100还包括与多个第二像素行32一一对应的多个第一间隔区7，第一间隔区7位于与其对应的第二像素行32靠近第一边缘1的一侧，且第一间隔区7和与其对应的第二像素行32相邻。在一种设置方式中，不同第二像素行32所对应的第一间隔区7在第一方向x上的宽度相等，以实现不同第二像素行32中第二发光器件51的等间距排布。
其中，第二像素行32包括与第一像素行31相邻的第二甲像素行321。第一像素电路42位于第一发光器件41远离第一边缘1的一侧，且第一像素电路42位于第二甲像素行321对应的第一间隔区7中，第二像素电路52位于第二发光器件51靠近第一边缘1的一侧。
需要说明的是，在本发明实施例中，第一边缘1和第二边缘2为显示面板100在第一方向x上相对的两条切割边缘，也就是显示面板100的最外边缘，本发明实施例将第一边缘1和第一像素行31的边缘之间的这部分边框称为上边框，将第二边缘2和与其最近的第二像素行32的边缘之间的这部分边框称为下边框。
此外，显示面板100还包括位于下边框的引脚6，引脚6靠近第二边缘2，引脚6用于向第一子像素4和第二子像素5提供驱动信号，以驱动显示面板100正常发光。
在传统的显示面板的结构设计中，不同子像素中像素电路的排布方式是一致的，即，各子像素中的像素电路均位于与其电连接的发光器件的同一侧。而本发明实施例则对第一子像素4中第一像素电路42的设置位置与第二子像素5中第二像素电路52的设置位置进行了差异化设计。
在本发明实施例中，通过将第一子像素4中的第一像素电路42由第一发光器件41的外侧(靠近第一边缘1的一侧)挪至了第一发光器件41的内侧(远离第一边缘1的一侧)的第一间隔区7中，相当于释放掉了第一像素电路42原本在第一发光器件41外侧所需占用的这部分空间。这样，第一发光器件41外侧的外围走线和外围电路等结构也可以随之朝向第一发光器件41进行挪动，那么，在对显示面板100进行切割时，就可以调整上边框对应的切割线(第一边缘1)与第一像素行31之间的距离，使之减小，进而缩窄显示面板100的上边框宽度。
缩窄显示面板100的上边框后，当显示面板100应用在拼接显示装置中时，如图5所示，图5为本发明实施例所提供的拼接显示装置的一种俯视图，对于在第一方向x上相邻的两个显示面板100，可以减小前一个显示面板100的下边框与后一个显示面板100的上边框占据的宽度之和，也即减小前一个显示面板100中最后一个第二像素行32的第二发光器件51与后一个显示面板100中第一像素行31的第一发光器件41之间的间距m1与其它任意相邻两个像素行3中发光器件之间的间距m2的差异，进而使整个拼接显示装置中的发光器件趋于等间距排布，弱化视觉拼缝，实现显示面板100之间的无缝拼接。而且，在缩窄显示面板100的上边框宽度后，在一种可选的设置方式中，还可以将上边框缩窄的那部分宽度补偿至下边框处。例如，上边框缩窄了宽度n1，可以将该宽度n1全部补偿至下边框处，使下边框的宽度增大n1，或者，也可以仅对下边框补偿宽度n2，n2＜n1，从而在不改变显示面板100的设计尺寸或者减小显示面板100的设计尺寸的前提下，去实现增大显示面板100的下边框宽度，进而为引脚6提供更大的设置空间，避免引脚6、扇出走线之间排布过密，有效避免信号干扰。当然，如果显示面板100的下边框已经具有足够的空间来容纳引脚6，也可以不对显示面板100的下边框宽度进行调整，仅是将显示面板100的上边框进行缩窄，以更好的实现消除视觉拼缝。
综上，采用本发明实施例所提供的技术方案，在显示面板100应用于拼接显示装置中时还能实现无缝拼接，消除视觉拼缝，优化拼接显示装置的显示效果，而且还可以在不增大显示面板100设计尺寸的前提下为引脚6提供足够的设置空间，降低信号干扰。
需要说明的是，本发明实施例并非是通过互换第一像素电路42和第一发光器件41位置的方式将第一像素电路42置于了第一发光器件41内侧。本发明实施例是通过在像素行3之间设置了第一间隔区7，从而为第一像素电路42提供了对其进行位置调整后的容纳空间。在一种可选的设置方式中，本发明实施例并未改变第一发光器件41的位置，仅是将第一像素电路42的位置进行了调整。
而且，还需要说明的是，目前mini LED和micro LED自身的尺寸规格很小，因此，单位面积内是能够设置很多的子像素的，即使在像素行3之间设置第一间隔区7，并且使第一间隔区7具有能够容纳第一像素电路42的宽度，也是能够保证显示面板100具有较高的像素密度(Pixels Per Inch，PPI)的，例如显示面板100的PPI可以在80～100之间。换个角度说，目前的拼接显示装置多为大尺寸的LED拼接屏、电影屏幕、远距离观看电子设备等产品，该类显示装置对像素密度(Pixels Per Inch，PPI)的要求不是很高，该类显示装置对PPI的需求一般会远低于手机、电脑等显示装置对PPI的需求，因此本发明实施例所提供的显示面板100即使是在像素行3之间设置第一间隔区7，也是能够满足拼接显示装置对PPI的需求的。
在一种可行的实施方式中，再次参见图3，第一边缘1与第一发光器件41的边缘之间的距离(以下简称第一边缘1与第一发光器件41之间的距离)为L1，第二边缘2和与其相距最近的第二发光器件51的边缘(以下简称第二边缘2与和与其相距最近的第二发光器件51之间的距离)之间的距离为L2，L2＞L1。其中，上述发光器件的边缘可以理解为在垂直于显示面板100所在平面的方向上，发光器件的正投影的边缘。
通过调整第一像素电路42的位置以实现将上边框的宽度缩窄后，上边框宽度可以更加小于下边框宽度，当显示面板100应用在拼接显示装置中时，可以利用上边框缩窄的这部分宽度去减小上述间距m1，使其与间距m2趋于一致，以更好的实现无缝拼接。而且，或是想进一步优化下边框内引脚6和扇出走线的布线设计，还可以将上边框缩窄的至少部分宽度补偿到下边框处，从而在不增大显示面板100的设计尺寸的前提下，对下边框进行加宽设计，进而可以为引脚6和扇出走线提供更大的设置空间。
在一种可行的实施方式中，如图6所示，图6为本发明实施例所提供的显示面板100与电路板300的一种连接示意图，显示面板100还包括引脚6，引脚6位于靠近第二边缘2的一侧，引脚6与侧边走线90的一端电连接，侧边走线90弯折至显示面板100的背光侧，侧边走线90的另一端用于与电路板300电连接。其中，电路板300位于显示面板100的背光侧，用于向显示面板100提供驱动其显示的多种信号，电路板300具体可以为印刷电路板(FlexiblePrinted Circuit，FPC)、覆晶薄膜(Chip On Film，COF)或者转接印刷电路板等。
在传统设置方式中，如图7所示，图7为本发明实施例所提供的显示面板100与电路板300的另一种连接示意图，显示面板100的引脚6通常是直接与电路板300的电路板引脚进行绑定，然后，电路板300再弯折到显示面板100的背光侧。这样设置的话，显示面板100的引脚6需要与电路板300的电路板引脚接触绑定，为提高绑定可靠性，引脚6需要具有较大的面积。例如，引脚6在第一方向x上的尺寸一般在400μm～700μm之间，这就导致引脚6需要在下边框处占用较大的面积。
而在本发明实施例中，显示面板100的引脚6则是利用侧边走线90实现与电路板300的电连接，相较于引脚6与电路板引脚之间进行接触绑定，引脚6与侧边走线90进行接触连接时，引脚6仅需具有较小的面积即可实现较高的连接可靠性。例如，该种设置方式下，将引脚6在第一方向x上的尺寸仅需在50μm～80μm之间。
因此，该种设置方式可以大幅减小引脚6的设计面积，进而节省引脚6在下边框内所需占用的空间。为此，本发明实施例在缩窄上边框宽度的前提下，还可以进一步缩窄下边框宽度，进而当显示面板100应用在拼接显示装置中时，进一步减小间距m1，以更好的消除视觉拼缝。
在一种可行的实施方式中，再次参见图4，显示面板100还包括与第一像素电路42电连接的第一驱动信号线8，第一驱动信号线8沿第二方向y延伸，且第一驱动信号线8位于第二甲像素行321对应的第一间隔区7中。
通过将与第一像素电路42电连接的第一驱动信号线8也设置在第二甲像素行321对应的第一间隔区7中，一方面，可以避免第一驱动信号线8占用第一发光器件41的外侧空间，更多的释放第一发光器件41外侧可以被切割掉的宽度，有助于更大程度的缩窄显示面板100的上边框宽度。另一方面，第一驱动信号线8与第一像素电路42均位于第二甲像素行321对应的第一间隔区7，第一驱动信号线8与第一像素电路42之间的连接距离较小，第一驱动信号线8可以直接与第一像素电路42相连，无需设置在第一发光器件41一侧绕线的连接走线，简化了布线设计以及释放了更多的布线空间。
进一步地，再次参见图4，第一像素电路42分别与扫描信号线Scan、第一正性电源信号线PVDD1、复位信号线Vref和发光控制信号线Emit电连接，其中，扫描信号线Scan具体可以包括第一扫描信号线Scan1和第二扫描信号线Scan2。
其中，第一扫描信号线Scan1沿第二方向y延伸，用于向第一像素电路42提供第一扫描信号，第二扫描信号线Scan2沿第二方向y延伸，用于向第一像素电路42提供第二扫描信号，第一正性电源信号线PVDD1沿第二方向y延伸，用于向第一像素电路42提供正性电源信号，复位信号线Vref沿第二方向y延伸，用于向第一像素电路42提供复位信号，发光控制信号线Emit沿第二方向y延伸，用于向第一像素电路42提供发光控制信号。即，扫描信号线Scan、第一正性电源信号线PVDD1、复位信号线Vref和发光控制信号线Emit均沿第二方向y延伸，且均用于向第一像素电路42提供驱动信号。
在本发明实施例中，第一驱动信号线8可以包括上述扫描信号线Scan、第一正性电源信号线PVDD1、复位信号线Vref和发光控制信号线Emit中的至少一条。
需要说明的是，在本发明实施例中，第一像素电路42和第二像素电路52均可采用图8所述的像素电路的电路结构。以第一像素电路42为例，对上述各第一驱动信号线8的连接方式、作用及第一像素电路42的工作原理进行说明：
如图8和图9所示，图8为本发明实施例所提供的第一子像素4的一种电路结构示意图，图9为本发明实施例所提供的第一子像素4的一种膜层结构示意图，第一像素电路42具体可以包括存储电容Cst、第一晶体管T1～第九晶体管T9。
其中，第四晶体管T4和第五晶体管T5的栅极分别与第一扫描信号线Scan1电连接，第四晶体管T4的第一极与复位信号线Vref电连接，第四晶体管T4的第二极与第五晶体管T5的第一极电连接，第五晶体管T5的第二极与第三晶体管T3的栅极电连接。
第二晶体管T2的栅极与第二扫描信号线Scan2电连接，第二晶体管T2的第一极与数据线Data电连接，第二晶体管T2的第二极与第三晶体管T3的第一极电连接；第六晶体管T6和第七晶体管T7的栅极分别与第二扫描信号线Scan2电连接，第七晶体管T7的第一极与第三晶体管T3的第一极电连接，第七晶体管T7的第二极与第六晶体管T6的第一极电连接，第六晶体管T6的第二极与第三晶体管T3的栅极电连接；第八晶体管T8的栅极与第二扫描信号线Scan2电连接，第八晶体管T8的第一极与复位信号线Vref电连接，第八晶体管T8的第二极与第一发光器件41电连接。
第一晶体管T1和第九晶体管T9的栅极分别与发光控制信号线Emit电连接，第一晶体管T1的第一极与第一正性电源信号线PVDD1电连接，第一晶体管T1的第二极与第三晶体管T3的第一极电连接，第九晶体管T9的第一极与第三晶体管T3的第二极电连接，第九晶体管T9的第二极与第一发光器件41电连接。
存储电容Cst的第一极板与第一正性电源信号线PVDD1电连接，第二存储电容Cst的第一极板与第三晶体管T3的栅极电连接。
如图10所示，图10为本发明实施例所提供的第一像素电路42对应的一种时序图，第一像素电路42的工作过程包括初始化时段T1、充电时段T2和发光时段T3。
在初始化时段T1，第一扫描信号线Scan1提供低电平，第四晶体管T4和第五晶体管T5将复位信号线Vref提供的复位电压写入第三晶体管T3的栅极，实现对第三晶体管T3的栅极电位的初始化。
在充电时段T2，第二扫描信号线Scan2提供低电平，第二晶体管T2、第六晶体管T6和第七晶体管T7将数据线Data提供的数据电压写入第三晶体管T3的栅极，并对第三晶体管T3进行阈值补偿，第八晶体管T8将提供的复位电压写入第一发光器件41，实现对第一发光器件41的正极411电位的初始化。
在发光时段T3，发光控制信号线Emit提供低电平，第一晶体管T1和第九晶体管T9将由第一正性电源信号线PVDD1提供的正性电源电压和数据线Data提供的数据电压所转换的驱动电流传输至第一发光器件41，驱动第一发光器件41发光。
此外，还需要说明的是，参见图4，显示面板100还可包括第一方向x延伸的第二负性电源信号线PVEE2和第二正性电源信号线PVDD2。其中，第二负性电源信号线PVEE2与第一负性电源信号线PVEE1电连接，用于与第一负性电源信号线PVEE1构成网格状结构，以降低负性电源信号线的整体走线负载。同理，第二正性电源信号线PVDD2与第一正性电源信号线PVDD1电连接，用于与第一正性电源信号线PVDD1构成网格状结构，以降低正性电源信号线的整体走线负载。
在一种可行的实施方式中，结合图9和图11，图11为本发明实施例所提供的显示面板100的另一种俯视图，第一发光器件41的正极411通过第一连接部10与第一像素电路42电连接，第一发光器件41的负极412与第一负性电源信号线PVEE1电连接。其中，第一发光器件41的正极411位于第一发光器件41的负极412远离第一像素电路42的一侧。
需要说明的是，显示面板100的第一边缘1可视为显示面板100的上边缘。第一发光器件41的正极411位于第一发光器件41的负极412远离第一像素电路42的一侧，也就是第一发光器件41的正极411更加靠近显示面板100的上边缘，这与第二发光器件52中的正极511和负极512的排布方式是一致的。
在显示面板100的工艺制程中，发光器件是生长在生长基板上，然后再巨量转移过来的，其中，生长在生长基板上的发光器件具有相同的朝向。在本发明实施例中，通过将第一发光器件41中正负极的排列方向设置为与第二发光器件51中正负极的排列方向一致，可以不用对生长基板中所生长的发光器件的朝向进行调整，而且在巨量转移进行绑定时也不需要对发光器件进行反转等操作，很大程度降低了工艺复杂度。
在一种可行的实施方式中，结合图9和图12，图12为本发明实施例所提供的第一子像素4的另一种膜层结构示意图，第一连接部10与第一像素电路42之间连接有第一连接走线9，第一连接走线9包括相连的第一走线段91和第二走线段92，第一走线段91的端部与第一连接部10电连接，第一走线段91的至少部分沿第二方向y延伸，第二走线段92在第一发光器件41在第二方向y上的一侧延伸。
在一种可选的设置方式中，参见图9，第一走线段91先在第一方向x上从第一发光器件41的外侧凸出，然后再向第二方向y横向延伸。或者，在另一种可选的设置方式中，参见图12，第一走线段91直接沿第二方向y进行横向延伸，此时，第一走线段91不会在第一发光器件41的外侧凸出而额外在第一方向x上占用宽度，从而可以在第一发光器件41的外侧释放更多的空间以供切割，进一步减小显示面板100的上边框宽度。
进一步地，如图13所示，图13为本发明实施例所提供的第一子像素4的再一种膜层结构示意图，第一走线段91沿所述第二方向y延伸，且第一连接部10位于第一发光器件41的正极411在第二方向y上的一侧。
在该种设置方式中，第一走线段91和第一连接部10均不会在第一发光器件41的外侧凸出而额外在第一方向x上占用宽度，因而可以在第一发光器件41的外侧释放更多的切割空间，对上边框进行更大程度的缩窄。
在一种可行的实施方式中，如图14所示，图14为本发明实施例所提供的显示面板的又一种俯视图，显示面板还包括用于对显示面板进行静电保护的静电防护电路91，静电防护电路91位于第二甲像素行31中相邻两个第一发光器件41之间。
在一种结构中，静电防护电路91具体可以包括第一防护晶体管M1和第二防护晶体管M2。其中，第一防护晶体管M1为P型晶体管，第一防护晶体管M1的栅极和第一极分别与第一固定电位信号线VGH电连接，第一防护晶体管M1的第二极与数据线Data电连接；第二防护晶体管M2为n型晶体管，第二防护晶体管M2的栅极和第一极分别与第二固定电位信号线VGL电连接，第二防护晶体管M2的第二极与数据线Data电连接。
在传统设计中，静电防护电路91一般设置在显示面板100的上边框，即设置在第一像素行31靠近第一边缘1的一侧。而本发明实施例则是将静电防护电路91设置在了第二甲像素行31中相邻两个第一发光器件41之间，因而可以节省静电防护电路91在上边框所需占用的空间，进一步释放上边框的切割宽度。
而且，还需要说明的是，在显示面板的膜层设计中，第二负性电源信号线PVEE2与第一防护晶体管M1和第一固定电位信号线VGH之间的至少部分连接线同层、以及与第二防护晶体管M2和第二固定电位信号线VGL之间的至少部分连接线同层，第一负性电源信号线PVEE1与第一防护晶体管M1和第二防护晶体管M2的栅极同层。
对于第一发光器件41，如若第一发光器件41的负极412位于第一发光器件41的正极411靠近第一边缘1的一侧，第一负性电源信号线PVEE1也需相应位于第一发光器件41的外侧，那么第二负性电源信号线PVEE2在与第一负性电源信号线PVEE1相连时，就需要一直延伸到第一发光器件41靠近第一边缘1的一侧。此时，如若静电防护电路91也设置在第一像素行31靠近第一边缘1的一侧的上边框，第二负性电源信号线PVEE2与第一防护晶体管M1和第一固定电位信号线VGH之间的连接线、以及与第二防护晶体管M2和第二固定电位信号线VGL之间的连接线之间可能就会出现布线位置交叠的情况，或者是第一负性电源信号线PVEE1与第一防护晶体管M1和第二防护晶体管M2的栅极出现布线位置交叠的情况。
而本发明实施例通过将第一发光器件41的正极411设置在第一发光器件41的负极412靠近第一像素电路42的一侧，可以相应调整第一负性电源信号线PVEE1的设置位置，使其与第一发光器件41的负极412交叠或者使其位于第一发光器件41靠近第一像素电路42的一侧，此时，第二负性电源信号线PVEE2也就无需再延伸到第一发光器件41靠近第一边缘1的一侧了。同时，通过将静电防护电路91从上边框挪到第二甲像素行31中相邻两个第一发光器件41之间，可以同时实现对负性电源信号线和静电防护电路91的位置进行优化设计，避免出现负性电源信号线与静电防护电路91短路，或负性电源信号线与静电防护电路91的连接线布线位置交叠的情况，优化版图设计，以及避免走线之间相互短路，提高显示面板的静电防护能力。
在一种可选的实施方式中，再次参见图4，第一像素电路42与第二甲像素行行321中的第二像素电路52在第一方向x上呈镜像对称设置。
在对像素电路的版图进行设计时，像素电路中用于与发光器件的正极电连接的第九晶体管T9通常是设置在靠近发光器件的正极的一侧的，这样可以减小第九晶体管T9与正极之间的连接距离。即，可以理解为若发光器件的正极位于像素电路下侧，像素电路中的第九晶体管T9则位于整个像素电路的靠下位置处。
如前所述，在本发明实施例中，在对第一像素电路42的设置位置进行调整后，由于第一发光器件41中的正负极仍与第二发光器件51中的正负极的朝向一致，使得第一发光器件41的正极411位于负极412远离第一像素电路42的一侧，以避免对生长基板中所生长的发光器件的朝向进行调整，或是在绑定时对发光器件进行反转等操作。因此，本发明实施例通过使第一像素电路42与第二甲像素行行321中的第二像素电路52之间进行镜像对称设置，相当于是将第一像素电路42基于第一发光器件41进行了翻转，这样可以减小第一像素电路42中的第九晶体管T9与第一发光器件41中的正极411之间的连接距离，不仅可以在第一像素电路42向第一发光器件41传输驱动电流时，可以降低信号衰减，提高第一发光器件41发光亮度的准确性，而且还可以节省第一像素电路42与第一发光器件41之间的连接走线所需占用的空间。
在一种可行的实施方式中，再次参见图3，第一发光器件41的边缘和第二甲像素行321中第二发光器件51的边缘之间的间距为d1，相邻两个第二像素行32中第二发光器件51的边缘之间的间距为d2，d1＝d2。需要说明的是，在显示面板的工艺制程中，考虑到工艺误差的因素，上述d1和d2相等具体可指d1和d2在±50μm范围内的相等，即，|d1-d2|≤50μm时均可视为d1和d2相等。
该种设置方式可视为未改变第一发光器件41的位置，此时，第一发光器件41与第二甲像素行321中第二发光器件51之间的间距仍与其它任意相邻两个第二像素行32中第二发光器件51之间的间距相等，显示面板100中不同像素行3中的发光器件等间距分布，显示面板100的显示均一性更优。
在一种可行的实施方式中，如图15所示，图15为本发明实施例所提供的移位寄存器20的一种设置位置示意图，显示面板100还包括级联设置的多个移位寄存器20，移位寄存器20位于至少部分第一间隔区7中。示例性的，显示面板100可以包括与多条第一扫描信号线Scan1电连接的多级第一移位寄存器、与多条第二扫描信号线Scan2电连接的多级第二移位寄存器和与多条发光控制信号线Emit电连接多级第三移位寄存器。其中，级联设置的多个移位寄存器20用于顺次输出使能电平，与其电连接的信号线将该使能电平传输至第一像素电路42或第二像素电路52中，控制第一像素电路42或第二像素电路52正常工作。
本发明实施例在相邻两个像素行3之间所设置的第一间隔区7可用于容纳移位寄存器20，换句话说，本发明实施例之所以在相邻两个像素行3之间设置第一间隔区7，是为了在显示区内为移位寄存器20预留设置空间，以使得移位寄存器20能够设置部分第二像素行3之间，从而实现将移位寄存器20设置在显示面板100的显示区，这样移位寄存器20就无需占用左右边框空间，不仅能够更好的实现显示面板100的左右超窄边框设计或者是左右无边框设计，而且当显示面板100应用在拼接显示装置中时，对于在第二方向y上相邻的两个显示面板100，还能减小这两个显示面板100中相邻发光器件之间的间距，从而弱化第一方向x上延伸的视觉拼缝。
在一种可行的实施方式中，再次参见图4，第二发光器件51的正极511与第二像素电路52电连接，第二发光器件51的负极512与第三负性电源信号线PVEE3电连接，第三负性电源信号线PVEE3位于第二发光器件51远离第一像素行31一侧的第一间隔区7中。
在本发明实施例中，在相邻两个像素行3之间所设置的第一间隔区7还可用于容纳第三负性电源信号线PVEE3。而且，如前所述，第二发光器件51的负极512位于正极511远离第一像素行31的一侧，通过将第三负性电源信号线PVEE3设置在与其电连接的第二发光器件51所在第二像素行32远离第一像素行31一侧的第一间隔区7中，还可使第三负性电源信号线PVEE3与第二发光器件51的负极512相距较近，使得连接距离较短，进而便于实现二者的电连接。
在一种可行的实施方式中，结合图4、图12和图16，图16为图12沿A1-A2方向的一种剖视图，第一发光器件41的正极411与第一像素电路42电连接，第一发光器件41的负极412与第一负性电源信号线PVEE1电连接，第一负性电源信号线PVEE1沿第二方向y延伸。在垂直于显示面板100所在平面的方向上，第一负性电源信号线PVEE1与第一发光器件41交叠，具体地，第一负性电源信号线PVEE1可以与第一发光器件41的负极412交叠。
参见图4，第二发光器件51与第三负性电源信号线PVEE3电连接，第三负性电源信号线PVEE3位于第二发光器件51一侧，第二发光器件51需要通过一段沿第一方向x延伸的连接线80才能实现与第三负性电源信号线PVEE3的连接，此时，该连接线80和第三负性电源信号线PVEE3均需要在第一方向x上额外占用空间。
而对于第一发光器件41，本发明实施例通过将第一负性电源信号线PVEE1设置为与第一发光器件41交叠，第一发光器件41的负极412可以直接通过位于负极412一侧的第二连接部50与第一负性电源信号线PVEE1电连接，第二连接部50与第一负性电源信号线PVEE1之间无需设置额外的连接线，因而节省了连接线和第一负性电源信号线PVEE1在第一方向x上占用的空间。尤其是显示面板100中的电源信号线的线宽远大于其它信号线的线宽，因而可以在第二甲像素行321对应的第一间隔区7中给第一像素电路42腾出更多的设置空间，使第一像素电路42妥善容纳于第一发光器件41和第二甲像素行321的第二发光器件51之间。
此外，还需要说明的是，参见图16，显示面板100包括衬底60、位于衬底60一侧的缓冲层61、位于缓冲层背向衬底60一侧的栅极绝缘层62、位于栅极绝缘层62背向衬底60一侧的层间绝缘层63、位于层间绝缘层63背向衬底60一侧的平坦化层64。其中，第一负性电源信号线PVEE1可以位于缓冲层61与栅极绝缘层62之间，第二连接部50与第一负性电源信号线PVEE1之间可以通过位于平坦化层64与层间绝缘层63之间的第一辅助连接部65和位于层间绝缘层63与栅极绝缘层62之间的第二辅助连接部66电连接，以提高二者的连接可靠性。
进一步地，如图17所示，图17为本发明实施例所提供的显示面板100的再一种俯视图，显示面板100还包括级联设置的多个移位寄存器20，移位寄存器20位于至少部分第一间隔区7中；第一像素电路42在第一方向x上的尺寸为r1，移位寄存器20在第一方向x上的尺寸为r2，r1＜r2，并且，第一发光器件41的部分位于第二甲像素行321对应的第一间隔区7中。
第一像素电路42在第一方向x上的尺寸r1小于移位寄存器20在第一方向x上的尺寸r2，因此，第一像素电路42在第一间隔区7中所需占用的纵向宽度较小，此时可以进一步调整第一发光器件41的位置：第一发光器件41沿第二发光器件51方向进行挪动，使第一发光器件41的部分位于第二甲像素行321对应的第一间隔区7中，即缩小第一发光器件41与第二甲像素行321中第二发光器件51之间的间距，以在上边框释放更大的切割宽度。
而且，由于该种设置方式可以将上边框缩至更窄，因而可以在不增大显示面板100设计尺寸的前提下，对显示面板100的下边框宽度进行更大的补偿，该种设置方式更加适用于对下边框宽度需求较大的显示面板100。例如，如若显示面板100中的引脚6数量较多，引脚6需要在下边框处占用很大空间。上述设置方式虽然会略微改变第一发光器件41和与其相邻的第二发光器件51之间的间距，但可以对上边框释放更大的切割宽度来补偿下边框的宽度，在对视觉拼缝进行改善的前提下，可以使下边框具有足够的引脚设置空间。
在一种可行的实施方式中，再次参见图15，显示面板100还包括级联设置的多个移位寄存器20，移位寄存器20位于第二甲像素行321远离第一像素行31一侧的至少部分第一间隔区7中。
在本发明实施例中，在相邻两个像素行3之间所设置的第一间隔区7可用于容纳移位寄存器20，从而实现将移位寄存器20设置在显示面板100的显示区，避免移位寄存器20占用左右边框空间，不仅能够更好的实现显示面板100的左右超窄边框设计或者是左右无边框设计，而且当显示面板100应用在拼接显示装置中时，对于在第二方向y上相邻的两个显示面板100，还能减小这两个显示面板100中相邻发光器件之间的间距，从而弱化第一方向x上延伸的视觉拼缝。
而且，本发明实施例通过将移位寄存器20设置在第二甲像素行321远离所述第一像素行31一侧的第一间隔区7中，还可以避免移位寄存器20和第一像素电路42挤占同一第一间隔区7的空间，使其各自都可具有足够的设置位置，不仅能优化第一像素电路42和移位寄存器20的版图设计，而且还能避免第一像素行31中的第一发光器件41和第二甲像素行321中的第二发光器件51之间相距过远，有利于实现发光器件的整体的均匀排布，有效提高显示均一性。而且，该种设置方式也能实现对第一间隔区7的合理利用，与通过调整第一像素电路42位置来缩窄上边框的方案进行更好的结合。
进一步地，再次参见图15，第二像素行32还包括与第二甲像素行321相邻的第二乙像素行322。移位寄存器20包括与第一像素行31电连接的第一级移位寄存器201和与第二甲像素行321电连接的第二级移位寄存器202，第一级移位寄存器201和第二级移位寄存器202位于第二乙像素行322对应的第一间隔区7中，也就是位于第二甲像素行321与第二乙像素行322之间第一间隔区7中。
将移位寄存器20设置第一间隔区7时，为减小彼此对应的移位寄存器20与像素行3之间的距离，可以将移位寄存器20设置在与像素行3相距较近的第一间隔区7中。而对于与第一像素行31电连接的第一级移位寄存器201和与第二甲像素行321电连接的第二级移位寄存器202，通过将其设置在第二乙像素行322对应的第一间隔区7中，既可以避免这两级移位寄存器20挤占第一像素电路42的设置空间，还可以避免这两级移位寄存器20和与其电连接的像素行3相距太远，减小信号在传输过程中的压降。
在一种可行的实施方式中，再次参见图15，显示面板100还包括级联设置的多个移位寄存器20。第二像素行32还包括与第二边缘2相邻的第二丙像素行323，移位寄存器20位于第二丙像素行323远离第二边缘2的一侧的至少部分第一间隔区7中。
在上述设置方式中，移位寄存器20不会占用第二丙像素行323的外侧(靠近第二边缘2的一侧)空间，在一种设置方式中，可以将下边框原本为移位寄存器20预留的设置空间切割掉，减小下边框宽度，进而弱化视觉拼缝，或者，在另一种设置方式中，也可以将下边框原本为移位寄存器20预留的设置空间来容纳引脚6，优化引脚6的排布，进一步降低信号干扰。
此外，还需要说明的是，当移位寄存器20位于第二甲像素行321远离第一像素行31一侧并且位于第二丙像素行323远离第二边缘2一侧时，部分第一间隔区7中可以设置两个移位寄存器20。
在一种可行的实施方式中，如图18和图19所示，图18为本发明实施例所提供的选通电路30的一种设置位置示意图，图19为本发明实施例所提供的选通电路30的一种结构示意图，显示面板100还包括选通电路30，选通电路30通过数据线Data与第一子像素4和第二子像素5电连接。第二像素行32还包括与第二边缘2相邻的第二丙像素行323，选通电路30位于第二丙像素行323远离第二边缘2的一侧的至少部分所述第一间隔区7中。
在一种设置方式中，参见图19，选通电路30包括多个选通开关301，一个选通电路30中的多个选通开关301与同一条源信号线S电连接，一个选通电路30中的多个选通开关301分别与多条数据线电连接，通过控制选通电路30中的选通开关301分时导通，可以实现将源信号线S提供的数据电压分时写入不同的数据线中。设置选通电路30可以减小下边框中所需设置的引脚6数量，进而减小引脚6在下边框处所需占用的空间。
在相关技术中，选通电路30通常位于显示面板100的下边框内，而在本发明实施例中，通过将选通电路30设置在第一间隔区7中，选通电路30不再占用第二丙像素行323的外侧(靠近第二边缘2的一侧)空间，在一种设置方式中，可以将下边框原本为选通电路30预留的设置空间切割掉，减小下边框宽度，进而弱化视觉拼缝，或者，在另一种设置方式中，也可以将下边框原本为选通电路30预留的设置空间来容纳引脚6，优化引脚6的排布，进一步降低信号干扰。
进一步地，参见图18，可以将选通电路30设置在第二丙像素行323对应的第一间隔区7中，此时，选通电路30与引脚6相距较近，可以减小电连接在选通电路30与引脚6之间的源信号线S的延伸长度，减小数据电压的压降。
而且，在本发明实施例中，参见图18，还可以将移位寄存器20设置在与第二丙像素行323相邻的第二像素行32远离第二丙像素行323一侧的第一间隔区7中，从而避免移位寄存器20和选通电路30挤占同一第一间隔区7的空间，使其各自都可具有足够的设置位置，不仅能优化选通电路30和移位寄存器20的版图设计，还能避免最后两个第二像素行32之间相距过远，有利于实现显示面板100中发光器件的整体的均匀排布。
在一种可行的实施方式中，如图20和图21所示，图20为本发明实施例所提供的显示面板100的又一种俯视图，图21为本发明实施例所提供的拼接显示装置的另一种俯视图，第一边缘1与第一发光器件41的边缘之间的距离为L1，第二边缘2和与其相距最近的第二发光器件51的边缘之间的距离为L2。相邻两个第二像素行32中第二发光器件51的边缘之间的距离为L，L1+L2≤L。
在一种设置方式中，L1+L2＝L。
在该种结构下，对于拼接显示装置中沿第一方向x相邻的两个显示面板100，前一个显示面板100中第二丙像素行323的第二发光器件51与后一个显示面板100中第一像素行31的第一发光器件41之间的间隔，与同一显示面板100中相邻两个第二像素行32中的第二发光器件51之间的距离相等，此时拼接显示装置整体的发光器件的排布更加均一，拼接显示装置实现了无缝拼接，进而消除了视觉拼缝。
或者，在另一种设置方式中，L1+L2＜L。
在L1+L2与L不相等时，本发明实施例之所以将L1+L2设置为小于L，而不是设置为大于L，是考虑到：一方面，在一些情况下，显示面板100拼接形成拼接显示装置时，显示面板100之间可以设置胶层来使显示面板100粘接固定，提高拼接可靠性，而且，胶层也可以避免面板间隙存在空气造成的折射等光学问题。因此，通过将L1+L2设置为小于L，可以为胶层的设计尺寸以及工艺精度留出余量，即使设置胶层以及再因为工艺精度等因素导致边框宽度或胶层宽度存在一些误差，前一个显示面板100中第二丙像素行323的第二发光器件51与后一个显示面板100中第一像素行31的第一发光器件41之间的间隔也不会与L相差过大。另一方面，前一个显示面板100中第二丙像素行323的第二发光器件51与后一个显示面板100中第一像素行31的第一发光器件41之间的这部分间隔(间隔宽度为L1+L2)为不发光区域，该间隔越宽，该不发光区域就更容易被人眼可见，因此，本发明实施例选择将L1+L2设置为小于L，可以使上述间隔宽度较小，进而降低显示面板100拼接缝位置处被人眼可见的风险。
在一种可行的实施方式中，如图22所示，图22为本发明实施例所提供的显示面板100的又一种俯视图，第二像素行32包括与第二边缘2相邻的第二丙像素行323，第二丙像素行323包括沿第二方向y排列的多个像素单元40，像素单元40包括沿第二方向y排列的多个第二子像素5，示例性的，像素单元40包括用于出射红光的第二子像素5、用于出射绿光的第二子像素5和用于出射蓝光的第二子像素5。其中，相邻两个像素单元40之间的距离可以大于像素单元40中相邻两个第二子像素5之间的距离。
第二丙像素行323中相邻两个像素单元40之间包括第二间隔区70，显示面板100还包括引脚6，引脚6位于靠近第二边缘2的一侧，并且，在第一方向x上，引脚6与第二间隔区70交叠。
如若将引脚6设置在像素单元40的正下方，引脚6在第一方向x上与像素单元40交叠，当走线从引脚6上沿第一方向x引出时，为避免这部分走线和由第二发光器件51引出的走线之间发生短路，引脚6需要与像素单元40间隔一定距离，这就导致显示面板100对下边框宽度的需求较大。而在上述设置方式中，通过将引脚6设置在第二间隔区70的下方，可以减小与引脚6电连接的走线与第二发光器件51的电极发生短路的风险，此时可以将引脚6沿朝向第一边缘1的方向挪动一些，从而降低对下边框宽度的设计需求，进而可以缩窄显示面板100的下边框宽度或者对下边框宽度进行较小的补偿。
进一步地，如图23所示，图23为本发明实施例所提供的显示面板100的又一种俯视图，引脚6的至少部分可以位于第二间隔区70内。
当引脚6的至少部分位于第二间隔区70中时，引脚6的至少部分相当于设置在了显示区内，此时可以对下边框进行更大程度的缩窄。而且，如此设置，数据线Data或者源信号线S可以直接在显示区内与引脚6相连，因而可以省去下边框中的扇出走线，以进一步节省扇出走线在下边框所需占用的空间，对下边框进行进一步缩窄，当显示面板100应用在拼接显示装置中时，就可以更好的消除视觉拼缝。
基于同一发明构思，本发明实施例还提供了一种拼接显示装置，如图24所示，图24为本发明实施例所提供的拼接显示装置的一种结构示意图，该拼接显示装置包括n个上述显示面板100，其中，至少两个显示面板100沿第一方向x拼接设置，n≥2。其中，显示面板100的具体结构已经在上述实施例中进行了详细说明，此处不再赘述。当然，图24所示的拼接显示装置仅仅为示意说明，该拼接显示装置可以是例如LED拼接屏、电影屏幕、远距离观看电子产品等。
进一步地，如图25所示，图25为本发明实施例所提供的拼接显示装置的另一种结构示意图，拼接显示装置还包括第一胶层200，第一胶层200位于在第一方向x上相邻的两个显示面板100之间，第一胶层200在第一方向x上的宽度为k。在显示面板100中，第一边缘1与第一发光器件41的边缘之间的距离为L1，第二边缘2和与其相距最近的第二发光器件51的边缘之间的距离为L2，相邻两个第二像素行32中第二发光器件51的边缘之间的距离为L，L1+L2+k≤L。
通过在显示面板100之间设置第一胶层200，可以利用第一胶层200粘接显示面板100，提高拼接显示装置的拼接可靠性，而且，第一胶层200还可以避免显示面板100之间的间隙存在空气而导致出现折射等光学问题。本发明实施例通过将L1+L2+k设置为小于或等于L，可以为工艺误差预留一定的余量，使前一个显示面板100中最后一个第二像素行32的第二发光器件51与后一个显示面板100中第一像素行31的第一发光器件41之间的间隔也不会与L相差过大，使拼接显示装置尽可能地消除视觉拼缝，更好的实现无缝拼接。
进一步地，由于胶层的宽度通常在100μm左右，因此可以使L1+L2满足：L1+L2+100μm≤L。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (24)

1.一种显示面板，其特征在于，包括：
在第一方向上相对设置的第一边缘和第二边缘；
沿所述第一方向排列的多个像素行，所述像素行包括第一像素行和多个第二像素行，其中，所述第一像素行与所述第一边缘相邻，所述第一像素行包括沿第二方向排列的多个第一子像素，所述第一子像素包括电连接的第一发光器件和第一像素电路，所述第二像素行包括沿所述第二方向排列的多个第二子像素，所述第二子像素包括电连接的第二发光器件和第二像素电路，所述第一方向与所述第二方向相交；
与多个所述第二像素行一一对应的多个第一间隔区，所述第一间隔区位于与其对应的所述第二像素行靠近所述第一边缘的一侧，且所述第一间隔区和与其对应的所述第二像素行相邻；
其中，所述第二像素行包括与所述第一像素行相邻的第二甲像素行，所述第一像素电路位于所述第一发光器件远离所述第一边缘的一侧，且所述第一像素电路位于所述第二甲像素行对应的所述第一间隔区中，所述第二像素电路位于所述第二发光器件靠近所述第一边缘的一侧。
2.根据权利要求1所述的显示面板，其特征在于，
所述第一边缘与所述第一发光器件的边缘之间的距离为L1，所述第二边缘和与其相距最近的所述第二发光器件的边缘之间的距离为L2，L2＞L1。
3.根据权利要求1所述的显示面板，其特征在于，
所述显示面板还包括引脚，所述引脚位于靠近所述第二边缘的一侧，所述引脚与侧边走线的一端电连接，所述侧边走线弯折至所述显示面板的背光侧，所述侧边走线的另一端用于与电路板电连接。
4.根据权利要求1所述的显示面板，其特征在于，
所述显示面板还包括与所述第一像素电路电连接的第一驱动信号线，所述第一驱动信号线沿所述第二方向延伸，且所述第一驱动信号线位于所述第二甲像素行对应的所述第一间隔区中。
5.根据权利要求4所述的显示面板，其特征在于，
所述第一像素电路分别与扫描信号线、第一正性电源信号线、复位信号线和发光控制信号线电连接；
所述第一驱动信号线包括所述扫描信号线、所述第一正性电源信号线、所述复位信号线和所述发光控制信号线中的至少一条。
6.根据权利要求1所述的显示面板，其特征在于，
所述第一发光器件的正极通过第一连接部与所述第一像素电路电连接，所述第一发光器件的负极与第一负性电源信号线电连接；
其中，所述第一发光器件的正极位于所述第一发光器件的负极远离所述第一像素电路的一侧。
7.根据权利要求6所述的显示面板，其特征在于，
所述第一连接部与所述第一像素电路之间连接有第一连接走线，所述第一连接走线包括相连的第一走线段和第二走线段，所述第一走线段的端部与所述第一连接部电连接，所述第一走线段的至少部分沿所述第二方向延伸，所述第二走线段在所述第一发光器件在所述第二方向上的一侧延伸。
8.根据权利要求7所述的显示面板，其特征在于，
所述第一走线段沿所述第二方向延伸，且所述第一连接部位于所述第一发光器件的正极在所述第二方向上的一侧。
9.根据权利要求6所述的显示面板，其特征在于，
所述显示面板还包括静电防护电路，所述静电防护电路位于所述第二甲像素行中相邻两个所述第一发光器件之间。
10.根据权利要求1所述的显示面板，其特征在于，
所述第一像素电路与所述第一甲像素行中的所述第二像素电路在所述第一方向上呈镜像对称设置。
11.根据权利要求1所述的显示面板，其特征在于，
所述第一发光器件的边缘和所述第二甲像素行中所述第二发光器件的边缘之间的间距为d1，相邻两个所述第二像素行中所述第二发光器件的边缘之间的间距为d2，d1＝d2。
12.根据权利要求11所述的显示面板，其特征在于，
所述显示面板还包括级联设置的多个移位寄存器，所述移位寄存器位于至少部分所述第一间隔区中。
13.根据权利要求11所述的显示面板，其特征在于，
所述第二发光器件的正极与所述第二像素电路电连接，所述第二发光器件的负极与第三负性电源信号线电连接，所述第三负性电源信号线位于所述第二发光器件远离所述第一像素行一侧的所述第一间隔区中。
14.根据权利要求1所述的显示面板，其特征在于，
所述第一发光器件的正极与所述第一像素电路电连接，所述第一发光器件的负极与第一负性电源信号线电连接，所述第一负性电源信号线沿所述第二方向延伸；
在垂直于所述显示面板所在平面的方向上，所述第一负性电源信号线与所述第一发光器件交叠。
15.根据权利要求14所述的显示面板，其特征在于，
所述显示面板还包括级联设置的多个移位寄存器，所述移位寄存器位于至少部分所述第一间隔区中；
所述第一像素电路在所述第一方向上的尺寸为r1，所述移位寄存器在所述第一方向上的尺寸为r2，r1＜r2，并且，所述第一发光器件的部分位于所述第二甲像素行对应的所述第一间隔区中。
16.根据权利要求1所述的显示面板，其特征在于，
所述显示面板还包括级联设置的多个移位寄存器；
所述移位寄存器位于所述第二甲像素行远离所述第一像素行一侧的至少部分所述第一间隔区中。
17.根据权利要求16所述的显示面板，其特征在于，
所述第二像素行还包括与所述第二甲像素行相邻的第二乙像素行；
所述移位寄存器包括与所述第一像素行电连接的第一级移位寄存器和与所述第二甲像素行电连接的第二级移位寄存器，所述第一级移位寄存器和所述第二级移位寄存器分别位于所述第二乙像素行对应的所述第一间隔区中。
18.根据权利要求1所述的显示面板，其特征在于，
所述显示面板还包括级联设置的多个移位寄存器；
所述第二像素行还包括与所述第二边缘相邻的第二丙像素行，所述移位寄存器位于所述第二丙像素行远离所述第二边缘一侧的至少部分所述第一间隔区中。
19.根据权利要求1所述的显示面板，其特征在于，
所述显示面板还包括选通电路，所述选通电路通过数据线与所述第一子像素和所述第二子像素电连接；
所述第二像素行还包括与所述第二边缘相邻的第二丙像素行，所述选通电路位于所述第二丙像素行远离所述第二边缘一侧的至少部分所述第一间隔区中。
20.根据权利要求1所述的显示面板，其特征在于，
所述第一边缘与所述第一发光器件的边缘之间的距离为L1，所述第二边缘和与其相距最近的所述第二发光器件的边缘之间的距离为L2；
相邻两个所述第二像素行中所述第二发光器件的边缘之间的距离为L，L1+L2≤L。
21.根据权利要求1所述的显示面板，其特征在于，
所述第二像素行包括与所述第二边缘相邻的第二丙像素行，所述第二丙像素行包括沿所述第二方向排列的多个像素单元，所述像素单元包括沿所述第二方向排列的多个所述第二子像素；
所述第二丙像素行中相邻两个所述像素单元之间包括第二间隔区；
所述显示面板还包括引脚，所述引脚位于靠近所述第二边缘的一侧，并且，在所述第一方向上，所述引脚与所述第二间隔区交叠。
22.根据权利要求21所述的显示面板，其特征在于，所述引脚的至少部分位于所述第二间隔区内。
23.一种拼接显示装置，其特征在于，包括n个如权利要求1～22任一项所述的显示面板，其中，至少两个所述显示面板沿所述第一方向拼接设置，n≥2。
24.根据权利要求23所述的拼接显示装置，其特征在于，
所述拼接显示装置还包括第一胶层，所述第一胶层位于在所述第一方向上相邻的两个所述显示面板之间，所述第一胶层在所述第一方向上的宽度为k；
在所述显示面板中，所述第一边缘与所述第一发光器件的边缘之间的距离为L1，所述第二边缘和与其相距最近的所述第二发光器件的边缘之间的距离为L2，相邻两个所述第二像素行中所述第二发光器件的边缘之间的距离为L，L1+L2+k≤L。
CN202211387563.1A 2022-11-07 2022-11-07 显示面板及拼接显示装置 Pending CN115798342A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202211387563.1A CN115798342A (zh) 2022-11-07 2022-11-07 显示面板及拼接显示装置
US18/191,979 US20230246038A1 (en) 2022-11-07 2023-03-29 Display panel and spliced display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211387563.1A CN115798342A (zh) 2022-11-07 2022-11-07 显示面板及拼接显示装置

Publications (1)

Publication Number Publication Date
CN115798342A true CN115798342A (zh) 2023-03-14

Family

ID=85435971

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211387563.1A Pending CN115798342A (zh) 2022-11-07 2022-11-07 显示面板及拼接显示装置

Country Status (2)

Country Link
US (1) US20230246038A1 (zh)
CN (1) CN115798342A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110265454A (zh) * 2019-06-25 2019-09-20 上海天马微电子有限公司 一种显示面板、其制作方法及显示装置
CN211858095U (zh) * 2020-04-27 2020-11-03 重庆康佳光电技术研究院有限公司 一种显示面板及拼接显示装置
CN113223420A (zh) * 2021-05-06 2021-08-06 湖北长江新型显示产业创新中心有限公司 一种显示面板及显示装置
CN113383382A (zh) * 2019-11-29 2021-09-10 京东方科技集团股份有限公司 阵列基板、显示面板、拼接显示面板及显示驱动方法
CN114220822A (zh) * 2021-12-13 2022-03-22 武汉华星光电半导体显示技术有限公司 显示面板、拼接屏
CN114974101A (zh) * 2022-06-29 2022-08-30 上海天马微电子有限公司 显示面板及显示装置
CN114974102A (zh) * 2022-06-29 2022-08-30 上海天马微电子有限公司 显示面板及显示装置
CN115172334A (zh) * 2022-06-29 2022-10-11 上海天马微电子有限公司 显示面板及拼接显示装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110265454A (zh) * 2019-06-25 2019-09-20 上海天马微电子有限公司 一种显示面板、其制作方法及显示装置
CN113383382A (zh) * 2019-11-29 2021-09-10 京东方科技集团股份有限公司 阵列基板、显示面板、拼接显示面板及显示驱动方法
CN211858095U (zh) * 2020-04-27 2020-11-03 重庆康佳光电技术研究院有限公司 一种显示面板及拼接显示装置
CN113223420A (zh) * 2021-05-06 2021-08-06 湖北长江新型显示产业创新中心有限公司 一种显示面板及显示装置
CN114220822A (zh) * 2021-12-13 2022-03-22 武汉华星光电半导体显示技术有限公司 显示面板、拼接屏
CN114974101A (zh) * 2022-06-29 2022-08-30 上海天马微电子有限公司 显示面板及显示装置
CN114974102A (zh) * 2022-06-29 2022-08-30 上海天马微电子有限公司 显示面板及显示装置
CN115172334A (zh) * 2022-06-29 2022-10-11 上海天马微电子有限公司 显示面板及拼接显示装置

Also Published As

Publication number Publication date
US20230246038A1 (en) 2023-08-03

Similar Documents

Publication Publication Date Title
CN115116393B (zh) 一种显示面板及显示装置
JP7422869B2 (ja) アレイ基板、表示パネル、スプライシング表示パネル、及び表示駆動方法
US11514845B2 (en) Light-emitting diode display panel and light-emitting diode display device
CN111524928B (zh) 一种显示面板及显示装置
US20230096807A1 (en) Display device
US7567231B2 (en) Display device having driving circuit
CN110751922B (zh) 显示面板及显示装置
US11222561B2 (en) Display panel test circuit
CN109637352B (zh) 一种显示面板和显示装置
KR20230159461A (ko) 디스플레이 패널 및 디스플레이 장치
KR20220011841A (ko) 표시장치
US8094249B2 (en) Active device array substrate having bridge lines electrically connecting secondary and main data lines located on the same side of a pixel region and liquid crystal display panel and driving method thereof
CN114299828B (zh) 显示单元、拼接屏以及显示装置
US20240047434A1 (en) Double-surface display panel and double-surface spliced display screen
CN115798342A (zh) 显示面板及拼接显示装置
CN114613258B (zh) 透明显示装置
CN113299232A (zh) 一种显示面板及其驱动方法、显示装置
CN115830998B (zh) 显示面板及拼接显示装置
CN115602683A (zh) 一种显示面板及显示装置
US12009467B1 (en) Backlight modules and display devices
US12033565B2 (en) Flat lighting device and display device using light-emitting diode
US20230401993A1 (en) Flat lighting device and display device using light-emitting diode
US20230375879A1 (en) Flat lighting device and display device using light-emitting diode
CN115696987A (zh) 一种显示面板及显示装置
CN118053398A (zh) 一种显示面板及其制备方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination