CN114220822A - 显示面板、拼接屏 - Google Patents
显示面板、拼接屏 Download PDFInfo
- Publication number
- CN114220822A CN114220822A CN202111523324.XA CN202111523324A CN114220822A CN 114220822 A CN114220822 A CN 114220822A CN 202111523324 A CN202111523324 A CN 202111523324A CN 114220822 A CN114220822 A CN 114220822A
- Authority
- CN
- China
- Prior art keywords
- substrate
- layer
- display panel
- conductive
- binding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 148
- 239000010410 layer Substances 0.000 claims description 155
- 229910052751 metal Inorganic materials 0.000 claims description 26
- 239000002184 metal Substances 0.000 claims description 26
- 239000011229 interlayer Substances 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 10
- 239000000853 adhesive Substances 0.000 claims description 9
- 230000001070 adhesive effect Effects 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 5
- 238000004806 packaging method and process Methods 0.000 abstract description 5
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 238000003754 machining Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 5
- 230000009286 beneficial effect Effects 0.000 description 4
- 230000005611 electricity Effects 0.000 description 4
- 230000008054 signal transmission Effects 0.000 description 4
- 230000003068 static effect Effects 0.000 description 4
- 238000005452 bending Methods 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
Abstract
本发明公开了一种显示面板、拼接屏,显示面板包括第一基板和第二基板,第一基板上设置有多个像素单元,每一个像素单元包括发光区和空置区,发光区设置有LED芯片和像素驱动电路,至少部分像素单元的空置区设置有至少一导电孔;第二基板设置于第一基板背向像素单元的一侧,第二基板上设置有绑定导电层,像素驱动电路通过导电孔与绑定导电层电连接,由于第一基板无需为绑定导电层的设置留置空间,从而能够彻底消除第一基板的下边框,有利于实现全面屏;且LED芯片的自封装特性使得空置区的面积足够大,能够有效避免机械加工形成导电孔而引起的裂纹延伸。
Description
技术领域
本发明涉及显示技术领域,尤其涉及一种显示面板、拼接屏。
背景技术
目前用于电子产品的屏幕屏占比愈来愈大,全面屏已成为人们追逐的趋势。但是,现有的显示面板的绑定区存在扇出走线和绑定端子等电路设计,为了减少下边框,通常将绑定区弯折至显示面板的背面,则会导致弯折痕迹及侧面走线保护痕迹,使得显示面板的下边框依然无法消除,无法实现全面屏。
发明内容
本发明实施例提供一种显示面板、拼接屏,以解决现有的显示面板无法消除下边框的技术问题。
为解决上述问题,本发明提供的技术方案如下:
本发明提供一种显示面板,包括:
第一基板,所述第一基板上设置有多个像素单元,每一个所述像素单元包括发光区和空置区,所述发光区设置有LED芯片和用于驱动所述LED芯片发光的像素驱动电路,所述空置区为未设置所述像素驱动电路和所述LED芯片的区域,至少部分所述像素单元的所述空置区设置有至少一导电孔;以及
第二基板,设置于所述第一基板背向所述像素单元的一侧,所述第二基板上设置有绑定导电层,所述像素驱动电路通过所述导电孔与所述绑定导电层电连接。
根据本发明提供的显示面板,所述第一基板还包括多个接触端子,多个所述接触端子与多个所述导电孔对应设置,所述接触端子的一端与所述像素驱动电路电连接;
所述绑定导电层包括多个绑定端子和多条绑定走线,所述绑定走线的一端与所述绑定端子电连接,所述绑定走线的另一端经过所述导电孔与所述接触端子的另一端电连接。
根据本发明提供的显示面板,所述绑定走线包括多条扇出走线,所述像素驱动电路包括源漏极金属层,所述源漏极金属层包括多条数据线,所述数据线通过所述导电孔与对应的所述扇出走线电连接。
根据本发明提供的显示面板,所述绑定走线包括多条时钟信号线,所述第一基板还包括栅极驱动电路,所述栅极驱动电路通过所述导电孔与所述时钟信号线电连接。
根据本发明提供的显示面板,所述栅极驱动电路包括多个级联的电路单元,所述电路单元位于所述空置区。
根据本发明提供的显示面板,所述第一基板包括相对设置的第一边和第二边,全部所述导电孔靠近所述第一边设置。
根据本发明提供的显示面板,所述第一基板包括相对设置的第一边和第二边,部分所述导电孔靠近所述第一边设置,部分所述导电孔靠近所述第二边设置。
根据本发明提供的显示面板,所述第二基板包括第一扇出区和第二扇出区,所述第一扇出区在所述第一基板上的正投影靠近所述第一边,所述第二扇出区在所述第一基板上的正投影靠近所述第二边;
所述第二基板上还设置有驱动芯片,所述驱动芯片与所述绑定端子电连接,所述驱动芯片设置于所述第一扇出区和所述第二扇出区之间。
根据本发明提供的显示面板,所述导电孔的数量大于或等于所述绑定走线的数量。
根据本发明提供的显示面板,所述第二基板在所述第一基板上的正投影位于所述第一基板内。
根据本发明提供的显示面板,所述导电孔内填充有导电胶材。
根据本发明提供的显示面板,所述第一基板还包括第一衬底和第一缓冲层,所述第一缓冲层设置于所述第一衬底远离所述第二基板的一侧,所述像素驱动电路设置于所述第一缓冲层远离所述第二基板的一侧;
所述像素驱动电路包括:
半导体层,设置于所述第一缓冲层远离所述第二基板的一侧;
第一栅极绝缘层,覆于所述半导体层及所述第一缓冲层上;
第一栅极层,设置于所述第一栅极绝缘层上;
第二栅极绝缘层,覆于所述第一栅极层及所述第一栅极绝缘层上;
第二栅极层,设置于所述第二栅极绝缘层上;
层间绝缘层,覆于所述第二栅极层及所述第二栅极绝缘层上;以及
源漏极金属层,设置于所述层间绝缘层上;
其中,所述导电孔贯穿所述层间绝缘层、所述第一栅极绝缘层、所述第二栅极绝缘层和所述第一缓冲层。
根据本发明提供的显示面板,所述第二基板还包括:
第二衬底,所述绑定导电层设置于所述第二衬底靠近所述第一基板的一侧;以及
第二缓冲层,覆盖所述第二衬底和所述绑定导电层,所述导电孔自所述第一基板向所述第二基板延伸并贯穿所述第二缓冲层。
本发明提供一种拼接屏,包括多个相拼接的上述显示面板。
本发明的有益效果为:本发明提供的显示面板、拼接屏,通过在第一基板一侧增设第二基板,将现有技术中的位于第一基板下边框的绑定导电层转移至第二基板上,并在第一基板的像素单元的空置区设置有至少一导电孔,使得设置于第一基板上的像素驱动电路通过导电孔与绑定导电层电连接,从而实现信号的跨基板传输,由于第一基板无需为设置绑定导电层留置空间,从而能够彻底消除第一基板的下边框,有利于实现全面屏;且像素单元包括LED芯片,LED芯片的自封装特性使得空置区的面积足够大,能够有效避免机械加工形成导电孔而引起的裂纹延伸。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种显示面板的平面结构示意图;
图2A是图1中的显示面板的第二种截面结构示意图;
图2B是图2A中的像素单元的平面结构示意图;
图3是本发明实施例提供的另一种显示面板的平面结构示意图;
图4是本发明实施例提供的一种拼接屏的平面结构示意图;
图5是图4中的拼接屏的截面结构示意图。
附图标记说明:
100、显示面板;200、拼接屏;
1、第一基板;1a、第一边;1b、第二边;10、像素驱动电路;11、像素单元;11a、发光区;11b、空置区;110、LED芯片;111、第一引脚;112、第二引脚;12、导电孔;121、导电胶;13、第一衬底;14、第一缓冲层;101、半导体层;1011、沟道区;1012、源极区;1013、漏极区;102、第一栅极绝缘层;103、第一栅极层;104、第二栅极绝缘层;105、第二栅极层;106、层间绝缘层;107、源漏极金属层;1071、第一源漏极金属层;1071a、源极;1071b、漏极;1071c、数据线;1072、第二源漏极金属层;108、绝缘层;109a、第一过孔;109b、第二过孔;15、栅极驱动电路;151、电路单元;
2、第二基板;20、绑定导电层;201、绑定走线;2011、扇出走线;202、绑定端子;203、接触端子;21、第二衬底;22、第二缓冲层;3、驱动芯片;200a、第一扇出区;200b、第二扇出区。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。此外,应当理解的是,此处所描述的具体实施方式仅用于说明和解释本发明,并不用于限制本发明。在本发明中,在未作相反说明的情况下,使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下,具体为附图中的图面方向;而“内”和“外”则是针对装置的轮廓而言的。
请参阅图1、图2A和图2B,图1是本发明实施例提供的一种显示面板的平面结构示意图,图2A是图1中的显示面板的第一种截面结构示意图,图2B是图2A中的像素单元的平面结构示意图。本发明实施例提供一种显示面板100,所述显示面板100包括第一基板1和第二基板2,所述第二基板2设置于所述第一基板1的一侧。
所述第一基板1上设置有多个像素单元11,所述像素单元11包括LED芯片110和用于驱动所述LED芯片110发光的像素驱动电路10,每一个所述像素单元11包括发光区11a和空置区11b,所述LED芯片110和所述像素驱动电路10位于所述发光区11a,其中,所述空置区11b为未设置所述像素驱动电路10和所述LED芯片110的区域,至少部分所述像素单元11的所述空置区11b设置有至少一导电孔12;所述第二基板2设置于所述第一基板1背向所述像素单元11的一侧,所述第二基板2上设置有绑定导电层20,所述像素驱动电路10通过所述导电孔12与所述绑定导电层20电连接。
可以理解的是,本发明实施例通过在所述第一基板1的一侧增设所述第二基板2,将现有技术中的位于所述第一基板1下边框的所述绑定导电层20转移至所述第二基板2上,并在所述第一基板1的所述像素单元11的所述空置区11b设置有至少一所述导电孔12,使得设置于所述第一基板1上的所述像素驱动电路10通过所述导电孔12与所述绑定导电层20电连接,从而实现信号的跨基板传输;由于所述第一基板1无需为设置所述绑定导电层20留置空间,从而能够彻底消除所述第一基板1的下边框,有利于实现全面屏。
请参阅图2B,每一所述像素单元11包括所述发光区11a和所述空置区11b,所述发光区11a用于设置发光单元和用于驱动所述发光单元发光的像素驱动电路10,所述空置区11b用于开设所述导电孔12及设置功能单元等。
需要说明的是,所述显示面板100可以为Micro LED显示面板或Mini LED显示面板,为了清楚地解释说明本发明的技术方案,本发明实施例以所述显示面板100为MicroLED显示面板为例进行阐述说明。
在本实施例中,所述LED芯片110为Micro LED芯片,其无需采用整面封装,且采用物理和化学性质稳定的无机发光材料,无需进行严格封装,从而从根本上解决了封装边界的问题,能够彻底消除所述显示面板100的左右边框;其次,相较于有机二极管发光单元,所述LED芯片110具有较小的发光面积,对于单个所述像素单元11而言,所述发光区11a的面积较小,使得所述空置区11b的面积较大,从而为开设所述导电孔12提供了足够的空间,能够满足开孔需求;此外,所述空置区11b的面积足够大可有效避免机械加工形成所述导电孔12而引起裂纹延伸至所述发光区,避免影响所述LED芯片110的正常发光。
需要说明的是,相邻两个所述像素单元11之间的中心距离应满足所述LED芯片110的封装需求,避免所述显示区边缘无法显示的“封装边”,从而能够彻底消除所述显示面板100的左右边框。
具体地,为了满足开孔所需空间,相邻两个所述像素单元11的中心距可以为250微米、300微米、350微米等,但本发明实施例不应以此为限制。
具体地,所述导电孔12的尺寸可以为100微米、80微米等,但本发明实施例不应以此为限制。
可选地,每一所述像素单元11的所述空置区11b可以仅设置一个所述导电孔12,也可设置多个所述导电孔12。
请继续参阅图1和图2A,所述绑定导电层20包括多条绑定走线201和多个绑定端子202,所述绑定走线201的一端与所述绑定端子202电连接;所述第一基板还包括多个接触端子203,多个所述接触端子203与多个所述导电孔12对应设置,所述接触端子203的一端与所述像素驱动电路10电连接,所述绑定走线201的另一端经过所述导电孔12与所述接触端子203的另一端电连接,以使所述绑定走线201通过对应的所述接触端子203与所述像素驱动电路10电连接,相较于所述绑定走线201直接与所述像素驱动电路10通过所述导电孔12接触,本发明实施例采用此方式,能够实现所述第一基板1和所述第二基板2的精准对位,避免对位偏移导致信号错位的情况产生,有利于提升显示效果。
所述第二基板上还设置有至少一驱动芯片3,所述驱动芯片上设置有多个驱动端子(图中未示出),多个所述驱动端子与多个所述绑定端子202一一对应电连接,以将所述驱动芯片中的信号通过所述绑定走线201传递至所述像素驱动电路10,从而驱动所述第一基板1上的多个所述像素单元11实现正常发光显示。
可以理解的是,本发明实施例通过采用开设所述导电孔12的方式将所述第一基板1上的所述像素驱动电路10和所述第二基板2上的所述绑定走线201进行电连接,相较于现有技术中的将所述绑定导电层20设置于所述第一基板1的下边框,本发明实施例中的所述第一基板1无需设置用于放置所述绑定导电层20和所述驱动芯片3的绑定区,且省去了将所述绑定区弯折至所述第一基板1背离所述像素单元11的一侧,节省了弯折半径的宽度,从而彻底消除了所述显示面板100的下边框;另外,采用所述导电孔12实现信号的跨基板传输的连接方式,提高了所述驱动电路10和绑定导电层20电性连接的稳定性,避免了所述绑定走线201进行弯折时,受弯折应力作用导致所述绑定走线201损坏甚至断裂的情况。
具体地,所述接触端子203的尺寸大于所述导电孔12的尺寸,可选地,在本发明实施例中,所述接触端子203的尺寸可以为200微米。
具体地,所述接触端子203的材料可以纯金属、金属合金、半导体材料或其他导电性质的材料。可选的,在本发明实施例中,所述接触端子203可由多层金属堆叠形成,相应地,为了提升布线空间,减小所述第二基板2的尺寸,所述绑定走线201也可由多层金属堆叠形成,位于同层的所述绑定走线201和所述接触端子203电连接。
在一种实施例中,所述绑定走线201包括多条扇出走线2011,所述像素驱动电路10包括源漏极金属层107,所述源漏极金属层107包括多条数据线1071c,所述数据线1071c通过所述导电孔12与对应的所述扇出走线2011电连接,从而实现了所述数据线1071c和所述扇出走线2011的对应连接。
在一种实施例中,所述绑定走线201包括多条时钟信号线,所述第一基板1还设置有栅极驱动电路15,所述栅极驱动电路15通过所述导电孔12与所述时钟信号线电连接,从而实现了所述栅极驱动电路15和所述时钟信号线的对应连接。
进一步地,请继续参阅图1和图3,所述栅极驱动电路15包括多个级联的电路单元151,所述电路单元151设置于所述空置区11b,相较于现有技术中的所述栅极驱动电路15设置于所述第一基板1的相对两侧,本发明实施例将所述栅极驱动电路15设置于所述像素单元11中,消除了所述显示面板100的左右边框,从而可彻底消除所述显示面板100的非显示区,使得所述第一基板1的整个区域均为显示区,有利于实现全面屏。
进一步地,所述第二基板2在所述第一基板1上的正投影位于所述第一基板1上,以保证所述第二基板2的边缘不超出所述第一基板1的边缘,避免所述第二基板2影响所述显示面板100的整体尺寸,本发明对所述第二基板2的尺寸并无其它限制,仅需满足容纳所述绑定导电层20即可,优选地,为了节省成本,所述第二基板2的尺寸与现有技术中的所述第一基板1的绑定区的尺寸相当。
需要说明的是,所述绑定走线201还可为除了本发明实施例列举的所述扇出走线2011及所述时钟信号线以外的其它走线,例如,所述绑定走线201可以为静电保护电路走线或子像素解交织电路走线等,相应地,所述显示面板100还包括静电保护电路和子像素解交织电路,所述静电保护电路走线与所述静电保护电路电连接,所述子像素解交织电路走线与所述子像素解交织电路电连接。
进一步地,与所述栅极驱动电路15类似,由于所述静电保护电路和所述子像素解交织电路的尺寸较小且可拆分呈多个电路单元,可将所述静电保护电路和所述子像素解交织电路设置于部分所述像素单元11的所述空置区11b,同理地,所述静电保护走线通过对应的所述导电孔12与所述静电保护电路走线电连接,所述子像素解交织电路走线通过对应的所述导电孔12与所述子像素解交织电路走线电连接。当然地,所述静电保护电路和所述子像素解交织电路也可设置于所述第二基板2上,本发明实施例不以此为限制。
具体地,所述导电孔12的数量大于或等于所述绑定走线201的数量,以保证相应的信号能够通过所述导电孔12传递至每一条所述绑定走线201,进而传递至每个所述像素驱动电路10。
进一步地,所述导电孔12内填充有导电胶121,使得所述像素驱动电路10通过所述导电胶121与所述绑定导电层20连接,具体地,当所述绑定走线201为所述扇出走线2011时,所述数据线1071c通过所述导电胶121与所述扇出走线2011电连接;当所述绑定走线201为所述时钟信号线时,所述栅极驱动电路通过所述导电胶121与所述时钟信号线电连接。
可选地,所述导电胶121可以为导电银浆。
在一种实施方式中,如图1所示,所述第一基板1包括相对设置的第一边1a和第二边1b,全部所述导电孔12靠近所述第一边1a设置;此时,所述第二基板2的扇出区在所述第一基板1上的正投影靠近所述第一边1a,所述驱动芯片3设置于所述扇出区的一侧。
在一种实施方式中,如图3所示,所述第一基板1包括相对设置的第一边1a和第二边1b,部分所述导电孔12靠近所述第一边1a设置,部分所述导电孔12靠近所述第二边1b设置,即多个所述导电孔12设置于所述第一基板1的相对两侧,所述绑定走线201无需设置于所述第二基板2的一侧,有利于优化布线;所述第二基板2包括第一扇出区200a和第二扇出区200b,所述第一扇出区200a在所述第一基板1上的正投影靠近所述第一边1a,所述第二扇出区200b在所述第一基板1上的正投影靠近所述第二边1b;所述驱动芯片3设置于所述第一扇出区200a和所述第二扇出区200b之间。
进一步地,请参阅图2A,所述第一基板1还包括第一衬底13和第一缓冲层14,所述第一缓冲层14设置于所述第一衬底13远离所述第二基板2的一侧,所述像素驱动电路10设置于所述第一缓冲层14远离所述第二基板2的一侧。
所述像素驱动电路10包括半导体层101、第一栅极绝缘层102、第一栅极层103、第二栅极绝缘层104、第二栅极层105、层间绝缘层106和所述源漏极金属层107,所述半导体层101设置于所述第一缓冲层14远离所述第二基板2的一侧,所述半导体层101包括沟道区1011以及位于所述沟道区1011相对两侧的源极区1012和漏极区1013;所述第一栅极绝缘层102覆于所述半导体层101及所述第一缓冲层14上;所述第一栅极层103设置于所述第一栅极绝缘层102上;所述第二栅极绝缘层104覆于所述第一栅极层103及所述第一栅极绝缘层102上;所述第二栅极层105设置于所述第二栅极绝缘层104上;所述层间绝缘层106覆于所述第二栅极层105及所述第二栅极绝缘层104上;所述源漏极金属层107设置于所述层间绝缘层106上。
进一步地,为了降低阻抗,所述源漏极金属层107可以采用双层源漏极金属层设计,所述源漏极金属层107包括电连接的第一源漏极金属层1071和第二源漏极金属层1072,所述第一源漏极金属层1071和第二源漏极金属层1072之间设置有绝缘层108,所述第一源漏极金属层1071包括源极1071a、漏极1071b和所述数据线1071c,所述像素驱动电路10还包括所述第一栅极绝缘层102、所述第二栅极绝缘层104和所述层间绝缘层106的第一过孔109a和第二过孔109b,所述源极1071a通过贯穿所述第一过孔109a与所述源极区1012电连接,所述漏极1071b通过所述第二过孔109b与所述漏极区1013电连接。
可以理解的是,所述导电孔12至少贯穿所述层间绝缘层106、所述第一栅极绝缘层102、所述第二栅极绝缘层104和所述第一缓冲层14,本发明实施例通过在所述导电孔12中填充所述导电胶121,采用所述数据线1071c与所述导电胶121接触,所述导电胶121与所述接触端子203接触的连接方式,而不是将所述第一源漏极金属层1071填充于所述导电孔12内,可以避免所述数据线1071c直接连接所述接触端子203时,所述数据线1071c需要跨过所述层间绝缘层106、所述第一栅极绝缘层102、所述第二栅极绝缘层104和所述第一缓冲层14,避免了所述数据线1071c在所述导电孔12中出现断裂或者连接不良的问题,使得所述数据线1071c与所述接触端子203具有良好的接触,从而实现相应的功能。
进一步地,所述第二基板2还包括第二衬底21和所述第二缓冲层22,所述绑定导电层20设置于所述第二衬底21靠近所述第一基板1的一侧,所述第二缓冲层22覆盖所述第二衬底21和所述绑定导电层20,所述导电孔12自所述第一基板1向所述第二基板2延伸并贯穿所述第二缓冲层22。
具体地,所述第二基板2可为玻璃基板。
具体地,所述像素单元11还包括设置于所述像素驱动电路10远离所述第一衬底13一侧的第一引脚111和第二引脚112,所述第一引脚111及所述第二引脚112与所述源漏极金属层107实现固晶键合,所述封装层覆盖所述LED芯片110,用以封装所述LED芯片110。
请参阅图4和图5,图4是本发明实施例提供的一种拼接屏的平面结构示意图;图5是图4中的拼接屏的截面结构示意图。
本发明实施例还提供一种拼接屏200,所述拼接屏200包括多个相拼接的所述显示面板100,每一所述像素单元的尺寸相等,均为d;可以理解的是,由于所述显示面板100通过导电孔12使得设置于第一基板1上的像素驱动电路10与设置于第二基板2上的绑定导电层20电连接,彻底消除了所述显示面板100的下边框,有利于减小所述拼接屏的拼缝,降低在交界位置产生黑线的机率;进一步地,所述显示面板100可以为Micro LED显示面板或MiniLED显示面板,可解决封装边界的问题;进一步地,将所述栅极驱动电路15设置于所述第一基板1的显示区,可彻底消除了所述显示面板100的左右边框,从而使得所述拼接屏200实现无缝拼接。
有益效果为:本发明实施例提供的显示面板、拼接屏,通过在第一基板一侧增设第二基板,将现有技术中的位于第一基板下边框的绑定导电层转移至第二基板上,并在第一基板的像素单元的空置区设置有至少一导电孔,使得设置于第一基板上的像素驱动电路通过导电孔与绑定导电层电连接,从而实现信号的跨基板传输,由于第一基板无需为设置绑定导电层留置空间,从而能够彻底消除第一基板的下边框,有利于实现全面屏;且像素单元包括LED芯片,LED芯片的自封装特性使得空置区的面积足够大,能够有效避免机械加工形成导电孔而引起的裂纹延伸。
综上所述,虽然本发明已以优选实施例揭露如上,但上述优选实施例并非用以限制本发明,本领域的普通技术人员,在不脱离本发明的精神和范围内,均可作各种更动与润饰,因此本发明的保护范围以权利要求界定的范围为准。
Claims (14)
1.一种显示面板,其特征在于,包括:
第一基板,所述第一基板上设置有多个像素单元,每一个所述像素单元包括发光区和空置区,所述发光区设置有LED芯片和用于驱动所述LED芯片发光的像素驱动电路,所述空置区为未设置所述像素驱动电路和所述LED芯片的区域,至少部分所述像素单元的所述空置区设置有至少一导电孔;以及
第二基板,设置于所述第一基板背向所述像素单元的一侧,所述第二基板上设置有绑定导电层,所述像素驱动电路通过所述导电孔与所述绑定导电层电连接。
2.根据权利要求1所述的显示面板,其特征在于,所述第一基板还包括多个接触端子,多个所述接触端子与多个所述导电孔对应设置,所述接触端子的一端与所述像素驱动电路电连接;
所述绑定导电层包括多个绑定端子和多条绑定走线,所述绑定走线的一端与所述绑定端子电连接,所述绑定走线的另一端经过所述导电孔与所述接触端子的另一端电连接。
3.根据权利要求2所述的显示面板,其特征在于,所述绑定走线包括多条扇出走线,所述像素驱动电路包括源漏极金属层,所述源漏极金属层包括多条数据线,所述数据线通过所述导电孔与对应的所述扇出走线电连接。
4.根据权利要求2所述的显示面板,其特征在于,所述绑定走线包括多条时钟信号线,所述第一基板还包括栅极驱动电路,所述栅极驱动电路通过所述导电孔与所述时钟信号线电连接。
5.根据权利要求4所述的显示面板,其特征在于,所述栅极驱动电路包括多个级联的电路单元,所述电路单元位于所述空置区。
6.根据权利要求2所述的显示面板,其特征在于,所述第一基板包括相对设置的第一边和第二边,全部所述导电孔靠近所述第一边设置。
7.根据权利要求2所述的显示面板,其特征在于,所述第一基板包括相对设置的第一边和第二边,部分所述导电孔靠近所述第一边设置,部分所述导电孔靠近所述第二边设置。
8.根据权利要求7所述的显示面板,其特征在于,所述第二基板包括第一扇出区和第二扇出区,所述第一扇出区在所述第一基板上的正投影靠近所述第一边,所述第二扇出区在所述第一基板上的正投影靠近所述第二边;
所述第二基板上还设置有驱动芯片,所述驱动芯片与所述绑定端子电连接,所述驱动芯片设置于所述第一扇出区和所述第二扇出区之间。
9.根据权利要求2所述的显示面板,其特征在于,所述导电孔的数量大于或等于所述绑定走线的数量。
10.根据权利要求1所述的显示面板,其特征在于,所述第二基板在所述第一基板上的正投影位于所述第一基板内。
11.根据权利要求1所述的显示面板,其特征在于,所述导电孔内填充有导电胶材。
12.根据权利要求1所述的显示面板,其特征在于,所述第一基板还包括第一衬底和第一缓冲层,所述第一缓冲层设置于所述第一衬底远离所述第二基板的一侧,所述像素驱动电路设置于所述第一缓冲层远离所述第二基板的一侧;
所述像素驱动电路包括:
半导体层,设置于所述第一缓冲层远离所述第二基板的一侧;
第一栅极绝缘层,覆于所述半导体层及所述第一缓冲层上;
第一栅极层,设置于所述第一栅极绝缘层上;
第二栅极绝缘层,覆于所述第一栅极层及所述第一栅极绝缘层上;
第二栅极层,设置于所述第二栅极绝缘层上;
层间绝缘层,覆于所述第二栅极层及所述第二栅极绝缘层上;以及
源漏极金属层,设置于所述层间绝缘层上;
其中,所述导电孔贯穿所述层间绝缘层、所述第一栅极绝缘层、所述第二栅极绝缘层和所述第一缓冲层。
13.根据权利要求12所述的显示面板,其特征在于,所述第二基板还包括:
第二衬底,所述绑定导电层设置于所述第二衬底靠近所述第一基板的一侧;以及
第二缓冲层,覆盖所述第二衬底和所述绑定导电层,所述导电孔自所述第一基板向所述第二基板延伸并贯穿所述第二缓冲层。
14.一种拼接屏,其特征在于,包括多个相拼接的如权利要求1~13任一项所述的显示面板。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111523324.XA CN114220822A (zh) | 2021-12-13 | 2021-12-13 | 显示面板、拼接屏 |
US17/622,850 US20240038948A1 (en) | 2021-12-13 | 2021-12-21 | Display panel and splicing screen |
PCT/CN2021/140019 WO2023108713A1 (zh) | 2021-12-13 | 2021-12-21 | 显示面板、拼接屏 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111523324.XA CN114220822A (zh) | 2021-12-13 | 2021-12-13 | 显示面板、拼接屏 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114220822A true CN114220822A (zh) | 2022-03-22 |
Family
ID=80701501
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111523324.XA Pending CN114220822A (zh) | 2021-12-13 | 2021-12-13 | 显示面板、拼接屏 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20240038948A1 (zh) |
CN (1) | CN114220822A (zh) |
WO (1) | WO2023108713A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115798342A (zh) * | 2022-11-07 | 2023-03-14 | 上海天马微电子有限公司 | 显示面板及拼接显示装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111584562A (zh) * | 2020-05-08 | 2020-08-25 | 武汉华星光电半导体显示技术有限公司 | 显示面板及其制备方法 |
CN113193013A (zh) * | 2021-04-14 | 2021-07-30 | 武汉华星光电半导体显示技术有限公司 | 阵列基板、显示面板及显示装置 |
CN113514989A (zh) * | 2021-06-23 | 2021-10-19 | 上海中航光电子有限公司 | 显示面板和显示装置 |
CN113745303A (zh) * | 2021-09-06 | 2021-12-03 | 武汉华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003255850A (ja) * | 2002-03-05 | 2003-09-10 | Pioneer Electronic Corp | 表示パネル基板及び表示装置 |
CN106707639B (zh) * | 2016-12-20 | 2021-01-22 | 厦门天马微电子有限公司 | 阵列基板、显示面板、阵列基板制作方法 |
CN110928079B (zh) * | 2019-12-18 | 2022-10-11 | 京东方科技集团股份有限公司 | 显示面板的制备方法、显示面板及显示装置 |
CN111724742B (zh) * | 2020-06-11 | 2022-02-22 | 武汉华星光电半导体显示技术有限公司 | 显示面板及其制备方法、显示装置 |
CN113782546B (zh) * | 2021-08-26 | 2022-09-30 | 厦门天马微电子有限公司 | 显示面板和显示装置 |
-
2021
- 2021-12-13 CN CN202111523324.XA patent/CN114220822A/zh active Pending
- 2021-12-21 US US17/622,850 patent/US20240038948A1/en active Pending
- 2021-12-21 WO PCT/CN2021/140019 patent/WO2023108713A1/zh active Application Filing
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111584562A (zh) * | 2020-05-08 | 2020-08-25 | 武汉华星光电半导体显示技术有限公司 | 显示面板及其制备方法 |
CN113193013A (zh) * | 2021-04-14 | 2021-07-30 | 武汉华星光电半导体显示技术有限公司 | 阵列基板、显示面板及显示装置 |
CN113514989A (zh) * | 2021-06-23 | 2021-10-19 | 上海中航光电子有限公司 | 显示面板和显示装置 |
CN113745303A (zh) * | 2021-09-06 | 2021-12-03 | 武汉华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115798342A (zh) * | 2022-11-07 | 2023-03-14 | 上海天马微电子有限公司 | 显示面板及拼接显示装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2023108713A1 (zh) | 2023-06-22 |
US20240038948A1 (en) | 2024-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110416435B (zh) | 有机发光显示面板和显示装置 | |
CN110211987B (zh) | 发光二极管面板 | |
CN201590281U (zh) | 扇形导线结构及其应用的显示面板 | |
CN108550617A (zh) | 一种显示面板及显示装置 | |
CN114188381A (zh) | 显示面板及显示装置 | |
CN114335114B (zh) | 阵列基板及显示装置 | |
CN114220822A (zh) | 显示面板、拼接屏 | |
CN113380144B (zh) | 一种显示面板及显示装置 | |
CN108615820B (zh) | Oled显示装置 | |
CN111951682A (zh) | 显示面板及显示装置 | |
KR20170050371A (ko) | 표시 장치 | |
TWI806179B (zh) | 陣列基板和顯示裝置 | |
CN113035844B (zh) | 一种显示面板及显示装置 | |
CN111613175B (zh) | 一种显示面板及其制备方法、显示装置 | |
CN114114762B (zh) | 显示基板及其制作方法、显示装置 | |
CN113826156B (zh) | 显示面板和显示装置 | |
CN220021162U (zh) | 一种led显示器件、led显示单元组及led显示面板 | |
CN219677275U (zh) | 一种led显示器件及led显示面板以及切分单元组 | |
CN218101269U (zh) | 一种显示面板及显示装置 | |
US20230238388A1 (en) | Display substrate and display panel | |
US20240053850A1 (en) | Oled display panel and oled display device | |
CN217787978U (zh) | 显示面板及拼接显示屏 | |
CN219780849U (zh) | 一种显示面板 | |
CN213936230U (zh) | 一种应用在透明显示屏的led芯片倒装结构 | |
WO2022226976A1 (zh) | 一种显示基板和显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |