CN115696987A - 一种显示面板及显示装置 - Google Patents

Abstract

本申请实施例提供一种显示面板及显示装置，显示面板包括多条第一信号线和多个子像素，第一信号线沿第一方向延伸，且多条第一信号线沿第二方向排布，第二方向与第一方向相交；子像素与第一信号线电连接；其中，显示面板的边缘包括沿第二方向相对设置的第一边缘和第二边缘；与第一边缘相邻的第一信号线位于其所电连接的子像素远离第一边缘的一侧，且与第二边缘相邻的第一信号线位于其所电连接的子像素远离第二边缘的一侧。本申请减小了在显示面板的第一边缘侧和第二边缘侧设置的边框宽度，同时使得第一边缘侧和第二边缘侧预留的边框宽度可以相同，有利于降低第一边缘侧和第二边缘侧的边框在视觉上的差异，从而有利于实现显示面板的完美窄边框。

Description

一种显示面板及显示装置

【技术领域】

本申请涉及显示技术领域，尤其是涉及一种显示面板及显示装置。

【背景技术】

近年来，显示面板的窄边框显示、无边框显示已成为高端显示的重要发展方向。

在追求极致窄边框的道路上，曾经有人尝试省略用于给扫描线提供信号的移位寄存器电路以减少边框的宽度，这种方式需要增加与数据线延伸方向相同的栅极引线，但是这种方案只能适用低分辨率的显示产品，否则，显示区的开口率将会大大降低，此外，该方式能适用的分辨率无法满足当前消费者对分辨率的需求。为了进一步满足当前分辨率需求和窄边框，柔性的有机发光显示屏(OLED)获得了大家的青睐，通过将边框区的电路弯折到显示面的背面，从而使得使得消费者看起来是无边框的效果。

然而，柔性的有机发光显示屏因为价格贵、寿命短、稳定性差、不耐高温高湿、不耐腐蚀等原因难以应用到目前所有的显示场景，因此，追求极窄边框仍然是显示领域亟需解决的问题。

【申请内容】

有鉴于此，本申请实施例提供了一种显示面板及显示装置，以解决上述问题。

第一方面，本申请实施例提供一种显示面板，显示面板包括多条第一信号线和多个子像素，第一信号线沿第一方向延伸，且多条第一信号线沿第二方向排布，第二方向与第一方向相交；子像素与第一信号线电连接；其中，显示面板的边缘包括沿第二方向相对设置的第一边缘和第二边缘；与第一边缘相邻的第一信号线位于其所电连接的子像素远离第一边缘的一侧，且与第二边缘相邻的第一信号线位于其所电连接的子像素远离第二边缘的一侧。

第二方面，本申请实施例提供一种显示装置，包括如第一方面提供的显示面板。

本申请实施例中，设置与第一边缘相邻的第一信号线位于其所电连接的子像素远离第一边缘的一侧，并且与第二边缘相邻的第一信号线位于其所电连接的子像素远离第二边缘的一侧，则无需在子像素靠近第一边缘和第二边缘的一侧设置第一信号线，有利于减小为了避免第一信号线损坏而在显示面板的第一边缘侧和第二边缘侧设置的边框阈值宽度。同时，由于子像素靠近第一边缘和第二边缘的一侧均不设置第一信号线，则使得显示面板的第一边缘侧和第二边缘侧预留的边框阈值宽度相同成为了可能，在保证显示面板的第一边缘侧和第二边缘侧的边框较小的同时，有利于降低显示面板的第一边缘侧边框和第二边缘侧的边框在视觉上的差异，从而有利于实现显示面板的完美窄边框。

【附图说明】

为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1为本申请实施例提供的一种显示面板的示意图；

图2为本申请实施例提供的又一种显示面板的示意图；

图3为本申请实施例提供的又一种显示面板的示意图；

图4为本申请实施例提供的一种像素电路的示意图；

图5为本申请实施例提供的一种第一子像素与第二子像素的像素电路对照示意图；

图6为图4所示像素电路的一种时序图；

图7为本申请实施例提供的又一种显示面板的示意图；

图8为本申请实施例提供的又一种显示面板的示意图；

图9为本申请实施例提供的又一种显示面板的示意图；

图10为图9中像素与第一信号线的一种连接示意图；

图11为图9中像素与第一信号线的又一种连接示意图；

图12为图9中像素的一种局部版图示意图；

图13为本申请实施例提供的又一种显示面板的示意图；

图14为本申请实施例提供的一种第二像素组与第一边缘、第二边缘的位置示意图；

图15为本申请实施例提供的又一种第二像素组的示意图；

图16为本申请实施例提供的又一种显示面板的示意图；

图17为图16中像素的一种版图示意图；

图18为本申请实施例提供的一种显示装置的示意图；

图19为本申请实施例提供的又一种显示装置的示意图。

【具体实施方式】

为了更好的理解本申请的技术方案，下面结合附图对本申请实施例进行详细描述。

应当明确，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。

在本申请实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。

应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。

本说明书的描述中，需要理解的是，本申请权利要求及实施例所描述的“基本上”、“近似”、“大约”、“约”、“大致”“大体上”等词语，是指在合理的工艺操作范围内或者公差范围内，可以大体上认同的，而不是一个精确值。

应当理解，尽管在本申请实施例中可能采用术语第一、第二等来描述方向、子像素、像素等，但这些方向、子像素、像素等不应限于这些术语。这些术语仅用来将方向、子像素、像素等彼此区分开。例如，在不脱离本申请实施例范围的情况下，第一方向也可以被称为第二方向，类似地，第二方向也可以被称为第一方向。

本案申请人通过细致深入研究，对于现有技术中所存在的问题，而提供了一种解决方案。具体地，为了实现超窄边框，申请人研究过将边框区的主要电路放置于显示区中，例如，把移位寄存器放置于显示区中；虽然该方式能够实现比较好的窄边框效果，但是左右两侧的窄边框效果仍然无法均达到最佳。申请人进一步研究发现，即使把原本位于边框区的主要部件移位寄存器放置于显示区中，仍然还有一侧边框区设置有用于给像素电路提供信号的数据线，因此，在进行大板切割时，为了避免切割到数据线需要预留一定的边框阈值宽度，另一方面，切割应力也可能会导致数据线发生断裂，因此，需要预留的阈值宽度需要加大。此时，由于边框已经很窄，其中一侧的边框预留出的阈值宽度占比较大，从而导致左右边框在视觉上有很大的差异。基于上述研究，申请人提出了本案，用于实现完美窄边框。

图1为本申请实施例提供的一种显示面板的示意图，图2为本申请实施例提供的又一种显示面板的示意图。

本申请实施例提供一种显示面板01，如图1所示，显示面板01包括多条第一信号线DL1和多个子像素10，第一信号线DL1沿第一方向Y延伸，并且多条第一信号线DL1沿第二方向X排布，第二方向X与第一方向Y相交。

可选地，第一方向Y为显示面板01中的列方向，第二方向X为显示面板01中的行方向。

子像素10与第一信号线DL1电连接，而且至少部分沿第一方向Y排布的子像素10可以与同一第一信号线DL1电连接。第一信号线DL1可用于向子像素10传输数据信号。

具体地，如图2所示，子像素10包括像素电路11和发光器件12，像素电路11用于驱动发光器件12发光。同一子像素10中的像素电路11与发光器件12沿第一方向Y排布，第一信号线DL1与像素电路11电连接。

其中，显示面板01的边缘包括沿第二方向X相对设置的第一边缘B1和第二边缘B2；与第一边缘B1相邻的第一信号线DL1位于其所电连接的子像素10远离第一边缘B1的一侧，并且与第二边缘B2相邻的第一信号线DL1位于其所电连接的子像素10远离第二边缘B2的一侧。

也就是说，在显示面板01的第一边缘B1和与第一边缘B1相邻的子像素10之间不设置第一信号线DL1，并且在显示面板01的第二边缘B2和与第二边缘B2相邻的子像素10之间不设置第一信号线DL1，第一信号线DL1位于子像素10的内侧。

需要说明的是，本申请实施例中，与第一边缘B1相邻的子像素10可以是指子像素10中与第一边缘B1距离最近的一列子像素10；与第二边缘B2相邻的子像素10可以是指子像素10中与第二边缘B2距离最近的一列子像素10。与第一边缘B1相邻的第一信号线DL1可以是指第一信号线DL1中与第一边缘B1距离最近的一条第一信号线DL1；与第二边缘B2相邻的第一信号线DL1可以是指第一信号线DL1中与第二边缘B2距离最近的一条第一信号线DL1。

可以理解的是，如图1所示，显示面板01还包括多个级联的移位寄存器VSR，移位寄存器VSR可以设置在显示区中。具体地，移位寄存器VSR可以设置在相邻行的子像素10之间，同时为了避免移位寄存器VSR图形可见，至少部分移位寄存器VSR位于不同列。进一步地，在相邻的两级移位寄存器VSR中，一者可以位于显示面板01中靠近第一边缘B1的一侧，另一者位于显示面板01中靠近第二边缘B2的一侧。

本申请实施例中，设置与第一边缘B1相邻的第一信号线DL1位于其所电连接的子像素10远离第一边缘B1的一侧，并且与第二边缘B2相邻的第一信号线DL1位于其所电连接的子像素10远离第二边缘B2的一侧，则无需在子像素10靠近第一边缘B1和第二边缘B2的一侧设置第一信号线DL1，有利于减小为了避免第一信号线DL1损坏而在显示面板01的第一边缘B1侧和第二边缘B2侧设置的边框阈值宽度。同时，由于子像素10靠近第一边缘B1和第二边缘B2的一侧均不设置第一信号线DL1，则使得显示面板01的第一边缘B1侧和第二边缘B2侧预留的边框阈值宽度相同成为了可能，在保证显示面板01的第一边缘B1侧和第二边缘B2侧的边框较小的同时，有利于降低显示面板01的第一边缘B1侧边框和第二边缘B2侧的边框在视觉上的差异，从而有利于实现显示面板01的完美窄边框。

图3为本申请实施例提供的又一种显示面板的示意图。

在本申请的一个实施例中，如图1-图3所示，显示面板01包括沿第二方向X排布的多列子像素10，位于同一列的子像素10可以与同一第一信号线DL1电连接，第一信号线DL1位于相邻的两列子像素10之间。

本申请实施例中，将第一信号线DL1设置在子像素列之间，则在子像素10靠近第一边缘B1和第二边缘B2的一侧无需设置第一信号线DL1，由上述分析可知，本申请实施例有利于实现显示面板01的完美窄边框。

在本申请实施例的一种实现方式中，请继续参考图3，显示面板01包括第一区域A1和第二区域A2，第一区域A1和第二区域A2均为显示区域。第一区域A1位于第二区域A2靠近第一边缘B1的一侧，并且第一区域A1包括与第一边缘B1相邻的子像素10，第二区域A2包括与第二边缘B2相邻的子像素10。

也就是说，第一区域A1与第二区域A2可以沿第二方向X排布，第一区域A1包括与第一边缘B1相邻的一列子像素10，第二区域A2包括与第二边缘B2相邻的一列子像素10。

在第一区域A1中，沿远离第一边缘B1的方向，子像素10与第一信号线DL1交替排布，各第一信号线DL1可以位于其所电连接的子像素10远离第一边缘B1的一侧。进一步地，与同一列子像素10连接的第一信号线DL1位于该列子像素10的右侧。

在第二区域A2中，沿远离第二边缘B2的方向，子像素10与第一信号线DL1交替排布，各第一信号线DL1可以位于其所电连接的子像素10远离第二边缘B2的一侧。进一步地，与同一列子像素10连接的第一信号线DL1位于该列子像素10的左侧。

本实现方式中，在满足显示面板01在第一边缘B1侧、第二边缘B2侧具有完美窄边框的同时，有利于使得显示面板01中的子像素10分布的较为均匀，以保证显示面板01的亮度均一性。此外，每个区域内第一信号线DL1与子像素10的连接方式相同，降低了设计难度；进一步地，通过左右对称布局的方式，使得第一信号线DL1均匀分布在显示面板上，避免局部亮度不均。

图4为本申请实施例提供的一种像素电路的示意图，图5为本申请实施例提供的一种第一子像素与第二子像素的像素电路对照示意图。

在本申请的一个实施例中，请继续参考图3，第一区域A1与第二区域A2相接，第一区域A1的多个子像素10中包括与第二区域A2相邻的第一子像素101，第二区域A2的多个子像素10中包括与第一区域A1相邻的第二子像素102。

其中，第一子像素101连接第一信号线DL1的部分位于第一子像素101中靠近第二区域A2的一侧，并且第二子像素102连接第一信号线DL1的部分位于第二子像素102中靠近第一区域A1的一侧。

具体地，如图4所示，像素电路11包括驱动晶体管Md和数据电压写入晶体管M1，驱动晶体管Md用于为发光器件12提供发光驱动电流，数据电压写入晶体管M1与第一信号线DL1电连接，用于将第一信号线DL1传输的数据电压Vdata提供给驱动晶体管Md。即子像素10中与第一信号线DL1连接的部分可以为数据电压写入晶体管M1。

此外，像素电路11还包括电源电压写入晶体管M2，电源电压写入晶体管M2与第一电源电压信号线PVDD电连接，电源电压写入晶体管M2用于将电源电压写入驱动晶体管Md。当然，为了保证像素电路11回路的完整性，发光器件12还与第二电源电压信号线PVEE电连接。

需要说明的是，在一些其他的实施例中，电源电压写入晶体管M2也可以与第二电源电压信号线PVEE电连接，发光器件12与第一电源电压信号线PVDD电连接。

结合图5所示，第一子像素101中的数据电压写入晶体管M1位于第一子像素101中靠近第二区域A2的一侧，第二子像素102中的数据电压写入晶体管M1位于第二子像素102中靠近第一区域A1的一侧。

可选地，第一子像素101中的数据电压写入晶体管M1与第二子像素102中的数据电压写入晶体管M1为轴对称图形。

进一步地，在第一区域A1中，子像素10中的数据电压写入晶体管M1均位于子像素10中靠近第二区域A2的一侧；在第二区域A2中，子像素10中的数据电压写入晶体管M1均位于子像素10中靠近第一区域A1的一侧。

本申请实施例中，在保证显示面板01在第一边缘B1侧、第二边缘B2侧具有完美窄边框的情况下，可以减小第一信号线DL1与子像素10的连接距离，即可以减小第一信号线DL1与像素电路11中数据电压写入晶体管M1的连接线的长度，降低像素电路11所接收的第一信号线DL1上信号的压降。同时，由于第一信号线DL1与像素电路11的连接线较短，还有利于降低显示面板01的制备难度。

图6为图4所示像素电路的一种时序图。

为了将本申请实施例的技术方案阐述的更加清楚，下面结合图4和图6对图4所示像素电路的工作过程进行说明。

如图4所示，像素电路11还包括第一复位晶体管M3、阈值电压抓取晶体管M4、发光控制晶体管M5和第二复位晶体管M6。

其中，数据电压写入晶体管M1的源极与第一信号线DL1电连接、漏极与驱动晶体管Md的源极电连接、栅极与第一扫描线S1电连接；电源电压写入晶体管M2的源极与第一电源电压信号线PVDD电连接、漏极与驱动晶体管Md的源极电连接、栅极与发光控制信号线EM电连接；第一复位晶体管M3的源极与复位信号线SL1电连接、漏极与驱动晶体管Md的栅极电连接、栅极与第二扫描线S2电连接；阈值电压抓取晶体管M4的源极与驱动晶体管Md的漏极电连接、漏极与驱动晶体管Md的栅极电连接、栅极与第一扫描线S1电连接；发光控制晶体管M5的源极与驱动晶体管Md的漏极电连接、漏极与发光器件12的第一极电连接、栅极与发光控制信号线EM电连接；第二复位晶体管M6的源极与复位信号线SL1电连接、漏极与发光器件12的第一极电连接、栅极与第一扫描线S1电连接。

需要说明的是，下面以数据电压写入晶体管M1、电源电压写入晶体管M2、第一复位晶体管M3、阈值电压抓取晶体管M4、发光控制晶体管M5和第二复位晶体管M6均为P型晶体管为例进行说明。

在显示面板01的一帧画面中，像素电路11的工作过程包括复位阶段t1、数据写入阶段t2和发光阶段t3。

在复位阶段t1，第二扫描线S2传输开启信号，即低电平信号，第一复位晶体管M3开启；第一扫描线S1、发光控制信号线EM传输关闭信号，即高电平信号，数据电压写入晶体管M1、阈值电压抓取晶体管M4、电源电压写入晶体管M2、发光控制晶体管M5和第二复位晶体管M6关闭。同时，复位信号线SL1传输复位电压Vref，复位电压Vref通过开启的第一复位晶体管M3传输至驱动晶体管Md的栅极，完成对驱动晶体管Md栅极的复位。

在数据写入阶段t2，第一扫描线S1传输开启信号，即低电平信号，数据电压写入晶体管M1、阈值电压抓取晶体管M4和第二复位晶体管M6开启；第二扫描线S2、发光控制信号线EM传输关闭信号，即高电平信号，第一复位晶体管M3、电源电压写入晶体管M2和发光控制晶体管M5关闭。同时，第一信号线DL1传输数据电压Vdata，在数据写入阶段t2的起始点，驱动晶体管Md的栅极电位为复位电压Vref，驱动晶体管Md的源极电位为数据电压Vdata，驱动晶体管Md的源极与栅极之间的电位差为(Vdata-Vref)，两者的电位差大于0，因此，驱动晶体管Md开启，数据电压Vdata通过开启的驱动晶体管Md以及开启的阈值电压抓取晶体管M4传输至驱动晶体管Md的栅极，使得驱动晶体管Md的栅极电位逐渐增加。当驱动晶体管Md的栅极电位等于(Vdata-∣Vth∣)时，驱动晶体管Md关闭。其中，Vth为驱动晶体管Md的阈值电压。

同时，复位电压Vref通过开启的第二复位晶体管M6对发光器件12的第一极进行复位。可选地，发光器件12为次毫米发光二极管(Mini-LED)，复位电压Vref通过开启的第二复位晶体管M6对次毫米发光二极管的阳极进行复位。

在发光阶段t3，第一扫描线S1、第二扫描线S2传输关闭信号，即高电平信号，数据电压写入晶体管M1、第一复位晶体管M3、阈值电压抓取晶体管M4和第二复位晶体管M6关闭；发光控制信号线EM传输开启信号，即低电平信号，电源电压写入晶体管M2和发光控制晶体管M5开启。同时，第一电源电压信号线PVDD传输电源电压VDD，即驱动晶体管Md源极的电位为电源电压VDD。由于电源电压VDD的电位大于数据电压Vdata的电位，则驱动晶体管Md产生驱动电流并通过发光控制晶体管M5传输至发光器件12，控制发光器件12发光。

需要说明的是，图4中的第一复位晶体管M3和阈值电压抓取晶体管M4可以为单栅结构，也可以为双栅结构。

图7为本申请实施例提供的又一种显示面板的示意图。

在本申请的一个实施例中，如图7所示，在第二方向X上相邻的多个子像素10组成像素100，像素100可以包括三个发光颜色不同的子像素10，例如，像素100包括红色子像素、绿色子像素和蓝色子像素。

与像素100电连接的多条第一信号线DL1组成第一信号线组P1，第一信号线组P1可以包括三条第一信号线DL1。

显示面板01包括沿第二方向X排布的多列像素100，第一信号线组P1位于相邻的两列像素100之间。

本申请实施例中，将第一信号线组P1设置于相邻的两列像素100之间，则在显示面板01的第一边缘B1和与第一边缘B1相邻的一列像素100之间无需设置第一信号线DL1，并且在显示面板01的第二边缘B2和与第二边缘B2相邻的一列像素100之间无需设置第一信号线DL1，有利于减小为了避免第一信号线DL1损坏而在显示面板01的第一边缘B1侧和第二边缘B2侧设置的边框阈值宽度。同时，由于像素100靠近第一边缘B1和第二边缘B2的一侧均不设置第一信号线DL1，则使得显示面板01的第一边缘B1侧和第二边缘B2侧预留的边框阈值宽度相同成为了可能，在保证显示面板01的第一边缘B1侧和第二边缘B2侧的边框较小的同时，有利于降低显示面板01的第一边缘B1侧边框和第二边缘B2侧的边框在视觉上的差异，从而有利于实现显示面板01的完美窄边框。

在本申请实施例的一种实现方式中，请继续参考图7，显示面板01包括第一区域A1和第二区域A2，第一区域A1和第二区域A2均为显示区域。第一区域A1位于第二区域A2靠近第一边缘B1的一侧，并且第一区域A1包括与第一边缘B1相邻的像素100，第二区域A2包括与第二边缘B2相邻的像素100。

也就是说，第一区域A1与第二区域A2可以沿第二方向X排布，第一区域A1包括与第一边缘B1相邻的一列像素100，第二区域A2包括与第二边缘B2相邻的一列像素100。

在第一区域A1中，沿远离第一边缘B1的方向，像素100与第一信号线组P1交替排布，各第一信号线组P1可以位于其所电连接的像素100远离第一边缘B1的一侧。

在第二区域A2中，沿远离第二边缘B2的方向，像素100与第一信号线组P1交替排布，各第一信号线组P1可以位于其所电连接的像素100远离第二边缘B2的一侧。

本实现方式中，在满足显示面板01在第一边缘B1侧、第二边缘B2侧具有完美窄边框的同时，有利于使得显示面板01中的像素100分布的较为均匀，以保证显示面板01的亮度均一性。

在本申请的一个实施例中，请继续参考图7，第一区域A1与第二区域A2相接，第一区域A1的多个像素100中包括与第二区域A2相邻的第一像素1001，第二区域A2的多个像素100中包括与第一区域A1相邻的第二像素1002。

其中，第一像素1001中的子像素10连接第一信号线DL1的部分位于该子像素10中靠近第二区域A2的一侧，并且第二像素1002中的子像素10连接第一信号线DL1的部分位于该子像素10中靠近第一区域A1的一侧。

结合图4和图5，由上述第一信号线DL1与像素电路11的连接结构可知，子像素10连接第一信号线DL1的部分可以为数据电压写入晶体管M1。

也就是说，在本申请实施例中，第一像素1001的子像素10中的数据电压写入晶体管M1可以均位于子像素10中靠近第二区域A2的一侧，第二像素1002的子像素10中的数据电压写入晶体管M1可以均位于子像素10中靠近第一区域A1的一侧。

进一步地，在第一区域A1中，子像素10中的数据电压写入晶体管M1均位于子像素10中靠近第二区域A2的一侧；在第二区域A2中，子像素10中的数据电压写入晶体管M1均位于子像素10中靠近第一区域A1的一侧。

本申请实施例中，在保证显示面板01的第一边缘B1侧、第二边缘B2侧具有完美窄边框的情况下，可以减小第一信号线DL1与子像素10的连接距离，即可以减小第一信号线DL1与像素电路11中数据电压写入晶体管M1的连接线的长度，进而可以减小像素100与第一信号线组P1总连接线的长度，有利于减小显示面板01中的走线长度，降低显示面板01的制备难度。

图8为本申请实施例提供的又一种显示面板的示意图。

在本申请的一个实施例中，如图8所示，在第二方向X上相邻的多个像素100组成第一像素组P21，即第一像素组P21包括多个相邻的像素100，第一像素组P21可以与多个第一信号线组P1电连接。

同一第一像素组P21中，与不同的像素100分别电连接的第一信号线组P1均位于相邻的两个像素100之间。

例如，如图8所示，第一像素组P21包括相邻的第三像素1003和第四像素1004，第三像素1003所电连接的第一信号线组P1和第四像素1004所电连接的第一信号线组P1均位于第三像素1003和第四像素1004之间。

本申请实施例中，显示面板01中的多个像素100可以组成第一像素组P21，并且与第一像素组P21电连接的第一信号线组P1均位于第一像素组P21的内部，则无需在第一边缘B1和与第一边缘B1相邻的第一像素组P21之间设置第一信号线DL1，并且无需在第二边缘B2和与第二边缘B2相邻的第一像素组P21之间设置第一信号线DL1，有利于减小为了避免第一信号线DL1损坏而在显示面板01的第一边缘B1侧和第二边缘B2侧设置的边框阈值宽度。同时，由于第一像素组P21靠近第一边缘B1和第二边缘B2的一侧均不设置第一信号线DL1，则使得显示面板01的第一边缘B1侧和第二边缘B2侧预留的边框阈值宽度相同成为了可能，在保证显示面板01的第一边缘B1侧和第二边缘B2侧的边框较小的同时，有利于降低显示面板01的第一边缘B1侧边框和第二边缘B2侧的边框在视觉上的差异，从而有利于实现显示面板01的完美窄边框。

图9为本申请实施例提供的又一种显示面板的示意图，图10为图9中像素与第一信号线的一种连接示意图，图11为图9中像素与第一信号线的又一种连接示意图。

在本申请的一个实施例中，如图9所示，在第二方向X上相邻的多个子像素10组成像素100。

同一像素100中，与子像素10分别电连接的第一信号线DL1位于该像素100的相邻两个子像素10之间。

也就是说，像素100所电连接的第一信号线DL1可以位于像素100的内部。本实施例中，由于设置多个像素100，且每个像素100内第一信号线DL1的排布方式、与子像素10的连接方式相同，这样的排布方式使得第一信号线DL1在显示面板上的分布均匀，不会造成明显的显示间隔区。其中，显示间隔区为相邻两个子像素之间的距离较远从而被人眼识别的区域。

可选地，如图10所示，像素100包括沿第二方向X依次相邻的第三子像素103、第四子像素104和第五子像素105，第三子像素103可以为红色子像素，第四子像素104可以为绿色子像素，第五子像素105可以为蓝色子像素。

在同一像素100中，第三子像素103和第四子像素104所分别电连接的第一信号线DL1位于第三子像素103和第四子像素104之间，第五子像素105所电连接的第一信号线DL1位于第四子像素104与第五子像素105之间。即第三子像素103和第四子像素104之间可以包括两条第一信号线DL1，第四子像素104与第五子像素105之间可以包括一条第一信号线DL1。

此外，还可以如图11所示，第三子像素103、第四子像素104和第五子像素105所分别电连接的第一信号线DL1均位于第三子像素103和第四子像素104之间。当然，第三子像素103、第四子像素104和第五子像素105所分别电连接的第一信号线DL1也可以均位于第四子像素104和第五子像素105之间。

本申请实施例中，显示面板01中的多个子像素10可以组成像素100，并且与像素100电连接的第一信号线DL1均位于像素100的内部，则无需在第一边缘B1和与第一边缘B1相邻的像素100之间设置第一信号线DL1，并且无需在第二边缘B2和与第二边缘B2相邻的像素100之间设置第一信号线DL1，有利于减小为了避免第一信号线DL1损坏而在显示面板01的第一边缘B1侧和第二边缘B2侧设置的边框阈值宽度。同时，由于像素100靠近第一边缘B1和第二边缘B2的一侧均不设置第一信号线DL1，则使得显示面板01的第一边缘B1侧和第二边缘B2侧预留的边框阈值宽度相同成为了可能，在保证显示面板01的第一边缘B1侧和第二边缘B2侧的边框较小的同时，有利于降低显示面板01的第一边缘B1侧边框和第二边缘B2侧的边框在视觉上的差异，从而有利于实现显示面板01的完美窄边框。

此外，与像素100电连接的第一信号线DL1均位于像素100的内部，则相邻的像素100之间无需设置第一信号线DL1，在保证像素100在显示面板01中均匀分布的同时，还有利于丰富相邻像素100之间的距离设置。

图12为图9中像素的一种局部版图示意图。

在本申请的一个实施例中，第三子像素103连接第一信号线DL1的部分位于第三子像素103中靠近第四子像素104的一侧，并且第四子像素104连接第一信号线DL1的部分位于第四子像素104中靠近第三子像素103的一侧。

具体地，由上述第一信号线DL1与像素电路11的连接结构可知，子像素10连接第一信号线DL1的部分可以为数据电压写入晶体管M1。

如图12所示，第三子像素103中的数据电压写入晶体管M1位于第三子像素103中靠近第四子像素104的一侧，第四子像素104中的数据电压写入晶体管M1位于第四子像素104中靠近第三子像素103的一侧。

可选地，第三子像素103中的数据电压写入晶体管M1与第四子像素104中的数据电压写入晶体管M1为轴对称图形。

本申请实施例中，在保证显示面板01的第一边缘B1侧、第二边缘B2侧具有完美窄边框的情况下，可以减小第三子像素103及第四子像素104与第一信号线DL1的连接距离，即减小第三子像素103中数据电压写入晶体管M1与第一信号线DL1的连接线长度及第四子像素104中数据电压写入晶体管M1与第一信号线DL1的连接线长度，有利于降低第三子像素103及第四子像素104所接收的第一信号线DL1上信号的压降。

需要说明的是，如图12所示，像素100中的第五子像素105中连接第一信号线DL1的部分可以位于第五子像素105中靠近第四子像素104的一侧，以降低第五子像素105中数据电压写入晶体管M1与第一信号线DL1的连接线长度。

图13为本申请实施例提供的又一种显示面板的示意图。

在本申请的一个实施例中，如图13所示，子像素10包括像素电路11和发光器件12，发光器件12与像素电路11沿第一方向Y排布。

与第一边缘B1相邻的子像素10中，像素电路11与第一边缘B1之间的距离大于发光器件12与第一边缘B1之间的距离。即在显示面板01的第一边缘B1侧，像素电路11相对于发光器件12内缩。

与第二边缘B2相邻的子像素10中，像素电路11与第二边缘B2之间的距离大于发光器件12与第二边缘B2之间的距离。即在显示面板01的第二边缘B2侧，像素电路11相对于发光器件12内缩。

例如，如图13所示，与第一边缘B1相邻的子像素10中，像素电路11与第一边缘B1之间的距离为W1，发光器件12与第一边缘B1之间的距离为W2，W1＞W2。

与第二边缘B2相邻的子像素10中，像素电路11与第二边缘B2之间的距离为W3，发光器件12与第二边缘B2之间的距离为W4，W3＞W4。

可以理解的是，在显示面板01的第一边缘B1侧和第二边缘B2侧，如果设置像素电路11相对于发光器件12更靠近显示面板01的第一边缘B1或第二边缘B2，则为了避免损坏像素电路11中的器件及走线，需要在显示面板01的第一边缘B1侧或第二边缘B2侧预留一定的边框阈值宽度，不利于显示面板01完美窄边框的实现。

本申请实施例中，在显示面板01的第一边缘B1侧和第二边缘B2侧，设置像素电路11相对于发光器件12内缩，则可以减小为了避免像素电路11损坏而在显示面板01的第一边缘B1侧和第二边缘B2侧设置的边框阈值宽度，有利于进一步减小显示面板01在第一边缘B1侧、第二边缘B2侧的边框宽度。同时，由于在显示面板01的第一边缘B1侧和第二边缘B2侧，像素电路11均相对于发光器件12内缩，则使得显示面板01的第一边缘B1侧和第二边缘B2侧预留的边框阈值宽度相同成为了可能，在保证显示面板01的第一边缘B1侧和第二边缘B2侧的边框可以进一步减小的同时，有利于降低显示面板01的第一边缘B1侧边框和第二边缘B2侧的边框在视觉上的差异，从而有利于实现显示面板01的完美窄边框。

图14为本申请实施例提供的一种第二像素组与第一边缘、第二边缘的位置示意图。

在本申请实施例的一种实现方式中，请继续参考图13，在第二方向X上相邻的多个子像素10组成第二像素组P22。

同一第二像素组P22中，靠近第一边缘B1的像素电路11与第一边缘B1之间的距离大于靠近第一边缘B1的发光器件12与第一边缘B1之间的距离，并且靠近第二边缘B2的像素电路11与第二边缘B2之间的距离大于靠近第二边缘B2的发光器件12与第二边缘B2之间的距离。

也就是说，第二像素组P22靠近第一边缘B1侧的像素电路11及靠近第二边缘B2侧的像素电路11均相对于发光器件12内缩。

例如，如图14所示，在第二像素组P22中，靠近第一边缘B1的像素电路11与第一边缘B1之间的距离为W5，靠近第一边缘B1的发光器件12与第一边缘B1之间的距离为W6，W5＞W6。靠近第二边缘B2的像素电路11与第二边缘B2之间的距离为W7，靠近第二边缘B2的发光器件12与第二边缘B2之间的距离为W8，W7＞W8。

需要说明的是，由于在第二方向X上相邻的多个子像素10还可以组成像素100，第二像素组P22可以包括至少一个像素100。比如，图13所示的第二像素组P22包括一个像素100，图14所示的第二像素组P22包括两个像素100。

本实现方式中，设置第二像素组P22中靠近第一边缘B1侧的像素电路11及靠近第二边缘B2侧的像素电路11内缩，则可以保证在显示面板01的第一边缘B1侧和第二边缘B2侧，像素电路11相对于发光器件12内缩，由上述分析可知，本实现方式有利于实现显示面板01的完美窄边框。

图15为本申请实施例提供的又一种第二像素组的示意图。

在本申请的一个实施例中，同一第二像素组P22中，多个子像素10的发光器件12组成发光器件部120，至少部分子像素10的像素电路11位于发光器件部120的同一侧。

可选地，如图14所示，同一第二像素组P22中，所有子像素10的像素电路11均位于发光器件部120的同一侧。

可选地，如图15所示，同一第二像素组P22中，部分子像素10的像素电路11位于发光器件部120的同一侧，另一部分子像素10的像素电路11位于发光器件部120的另一侧。

例如，如图15所示，第二像素组P22可以包括三个相邻的子像素10，三个相邻的子像素10可以分别为红色子像素R、绿色子像素G、蓝色子像素B。即第二像素组P22可以包括一个像素100。其中，红色子像素R及绿色子像素G的像素电路11可以位于发光器件部120的同一侧，蓝色子像素B的像素电路11可以位于发光器件部120的另一侧。

本申请实施例使得第二像素组P22中子像素10的设置方式更加灵活，有利于保证像素电路11在显示面板01的第一边缘B1侧、第二边缘B2侧内缩的实现，从而有利于实现显示面板01的完美窄边框。

图16为本申请实施例提供的又一种显示面板的示意图，图17为图16中像素的一种版图示意图。

在本申请的一个实施例中，结合图16和图17所示，显示面板01包括多条沿第一方向Y延伸的第二信号线DL2，第二信号线DL2位于相邻的两列子像素10之间，第二信号线DL2与子像素10电连接。

具体地，如图17所示，第二信号线DL2可以为上述实施例中与子像素10电连接的第一电源电压信号线PVDD或第二电源电压信号线PVEE。第二信号线DL2可以通过沿第二方向X延伸的连接线与像素电路11或者发光器件12电连接。

可选地，与像素电路11电连接的第二信号线DL2为第一电源电压信号线PVDD；与发光器件12电连接的第二信号线DL2为第二电源电压信号线PVEE。

多条第二信号线DL2中包括第一子信号线DL21，第一子信号线DL21位于同一像素100中相邻的两个子像素10之间。

其中，第一子信号线DL21包括第一部分D1和第二部分D2，第一部分D1位于相邻的发光器件12之间，第二部分D2位于相邻的像素电路11之间，至少部分第一子信号线DL21中第一部分D1的宽度大于第二部分D2的宽度。

例如，如图17所示，同一第一子信号线DL21中，第一部分D1的宽度为K1，第二部分D2的宽度为K2，K1＞K2。

需要说明的是，图17中是以第一子信号线DL21为位于像素100中相邻子像素10之间的第一电源电压信号线PVDD为例进行的说明。在一些其他的实施例中，第一子信号线DL21也可以是位于像素100中相邻子像素10之间的第二电源电压信号线PVEE。

进一步地，位于相邻两个像素100之间的第二信号线DL2中，其位于相邻两个发光器件12之间的部分和位于相邻两个像素电路11之间的部分的宽度可以相同。

本申请实施例中，设置第二信号线DL2位于相邻的两列子像素10之间，则则无需在子像素10靠近第一边缘B1和第二边缘B2的一侧设置第二信号线DL2，有利于减小为了避免第二信号线DL2损坏而在显示面板01的第一边缘B1侧和第二边缘B2侧设置的边框阈值宽度，有利于进一步减小显示面板01在第一边缘B1侧和第二边缘B2侧的边框宽度。同时，由于子像素10靠近第一边缘B1和第二边缘B2的一侧均不设置第二信号线DL2，则使得显示面板01的第一边缘B1侧和第二边缘B2侧预留的边框阈值宽度相同成为了可能，在保证显示面板01的第一边缘B1侧和第二边缘B2侧的边框可以进一步减小的同时，有利于降低显示面板01的第一边缘B1侧边框和第二边缘B2侧的边框在视觉上的差异，从而有利于实现显示面板01的完美窄边框。

此外，设置至少部分第一子信号线DL21中第一部分D1的宽度大于第二部分D2的宽度，则可以为像素100中的像素电路11内缩提供空间，有利于进一步保证显示面板01在第一边缘B1侧、第二边缘B2侧具有较小的边框，从而更容易实现显示面板01的完美窄边框。

请继续参考图17，在同一像素100中，由于相邻两个像素电路11之间的距离与相邻两个发光器件12之间的距离往往并不相同，为了有效利用发光器件12之间的空间，降低第一信号线DL1和第二信号线DL2的电压降，第一信号线DL1与第二信号线DL2可以为弯折结构。具体地，当第一信号线DL1位于第一列和最后一列子像素之间时，第一列子像素或/和最后一列子像素的像素电路中需要与当第一信号线DL1连接的晶体管可以设置为靠近第一信号线DL1，例如，第一列子像素的像素电路中与第一信号线DL1连接的晶体管靠右，最后一列子像素的像素电路中与第一信号线DL1连接的晶体管靠左。进一步地，为了实现完美的窄边框，第一列子像素的像素电路靠近显示面板边缘的侧边为第一侧边，发光器件12靠近同一显示面板边缘的侧边为第二侧边，则，第一侧边和第二侧边平齐，或，第一侧边相对于第二侧边更远离显示面板边缘。同样可选地，最后一列子像素的像素电路靠近显示面板边缘的侧边为第三侧边，发光器件12靠近同一显示面板边缘的侧边为第四侧边，则，第三侧边和第四侧边平齐，或，第三侧边相对于第四侧边更远离显示面板边缘。当像素电路相较于现有技术向内移时，第一信号线DL1与第二信号线DL2优选进行弯折设计，或/和，在像素电路之间的宽度小于在发光器件12之间的宽度。

在同一像素中100中，第三子像素103、第四子像素104及第五子像素105所分别连接的第一信号线DL1的弯折程度可以相同，以保证第三子像素103、第四子像素104及第五子像素105所接收的第一信号线DL1传输信号延迟的一致性。

图18为本申请实施例提供的一种显示装置的示意图。

本申请实施例提供一种显示装置02，如图18所示，显示装置02包括如上述实施例提供的显示面板01。本申请实施例提供的显示装置02可以是手机、电脑、电视、车载显示装置等电子设备。本申请实施例不做具体限定。

在显示装置02中，设置与第一边缘B1相邻的第一信号线DL1位于其所电连接的子像素10远离第一边缘B1的一侧，并且与第二边缘B2相邻的第一信号线DL1位于其所电连接的子像素10远离第二边缘B2的一侧，则无需在子像素10靠近第一边缘B1和第二边缘B2的一侧设置第一信号线DL1，有利于减小为了避免第一信号线DL1损坏而在显示面板01的第一边缘B1侧和第二边缘B2侧设置的边框阈值宽度。同时，由于子像素10靠近第一边缘B1和第二边缘B2的一侧均不设置第一信号线DL1，则使得显示面板01的第一边缘B1侧和第二边缘B2侧预留的边框阈值宽度相同成为了可能，在保证显示面板01的第一边缘B1侧和第二边缘B2侧的边框较小的同时，有利于降低显示面板01的第一边缘B1侧边框和第二边缘B2侧的边框在视觉上的差异，从而有利于实现显示面板01的完美窄边框。

图19为本申请实施例提供的又一种显示装置的示意图。

在本申请的一个实施例中，如图19所示，显示装置02可以由多块如上述实施例提供的显示面板01拼接而成。其中，至少两个显示面板01沿第二方向X拼接设置，前一个显示面板01的第二边缘B2可以与后一个显示面板01的第一边缘B1相接。示例性地，拼接的显示装置02可以是发光二极管拼接屏、电影屏幕、远距离观看电子产品等，本申请实施例不做具体限定。

本申请实施例中，由上述显示面板01的结构可知，显示面板01在第二方向X上的边框较小，则对于在第二方向X上相邻的两个显示面板01，可以减小前一个显示面板01在第二边缘B2侧的边框与后一个显示面板01在第一边缘B1侧的边框所占据的宽度之和，有利于实现整个拼接的显示装置02中的像素100趋于等间距排布，弱化视觉拼缝，实现显示面板01之间的无缝拼接。

以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本申请保护的范围之内。

Claims (17)

1.一种显示面板，其特征在于，包括：

多条第一信号线，所述第一信号线沿第一方向延伸，且多条所述第一信号线沿第二方向排布，所述第二方向与所述第一方向相交；

多个子像素，所述子像素与所述第一信号线电连接；

其中，所述显示面板的边缘包括沿所述第二方向相对设置的第一边缘和第二边缘；与所述第一边缘相邻的所述第一信号线位于其所电连接的所述子像素远离所述第一边缘的一侧，且与所述第二边缘相邻的所述第一信号线位于其所电连接的所述子像素远离所述第二边缘的一侧。

2.根据权利要求1所述的显示面板，其特征在于，所述显示面板包括沿所述第二方向排布的多列所述子像素，位于同一列的所述子像素与同一所述第一信号线电连接；

所述第一信号线位于相邻的两列所述子像素之间。

3.根据权利要求2所述的显示面板，其特征在于，所述显示面板包括第一区域和第二区域，所述第一区域位于所述第二区域靠近所述第一边缘的一侧，且所述第一区域包括与所述第一边缘相邻的所述子像素，所述第二区域包括与所述第二边缘相邻的所述子像素；

在所述第一区域中，沿远离所述第一边缘的方向，所述子像素与所述第一信号线交替排布；

在所述第二区域中，沿远离所述第二边缘的方向，所述子像素与所述第一信号线交替排布。

4.根据权利要求3所述的显示面板，其特征在于，所述第一区域与所述第二区域相接，所述第一区域的多个子像素中包括与所述第二区域相邻的第一子像素，所述第二区域的多个子像素中包括与所述第一区域相邻的第二子像素；

其中，所述第一子像素连接所述第一信号线的部分位于所述第一子像素中靠近所述第二区域的一侧，且所述第二子像素连接所述第一信号线的部分位于所述第二子像素中靠近所述第一区域的一侧。

5.根据权利要求1所述的显示面板，其特征在于，在所述第二方向上相邻的多个子像素组成像素，与所述像素电连接的多条所述第一信号线组成第一信号线组；所述显示面板包括沿第二方向排布的多列所述像素；

所述第一信号线组位于相邻的两列所述像素之间。

6.根据权利要求5所述的显示面板，其特征在于，所述显示面板包括第一区域和第二区域，所述第一区域位于所述第二区域靠近所述第一边缘的一侧，且所述第一区域包括与所述第一边缘相邻的所述像素，所述第二区域包括与所述第二边缘相邻的所述像素；

在所述第一区域中，沿远离所述第一边缘的方向，所述像素与所述第一信号线组交替排布；

在所述第二区域中，沿远离所述第二边缘的方向，所述像素与所述第一信号线组交替排布。

7.根据权利要求6所述的显示面板，其特征在于，所述第一区域与所述第二区域相接，所述第一区域的多个像素中包括与所述第二区域相邻的第一像素，所述第二区域的多个像素中包括与所述第一区域相邻的第二像素；

其中，所述第一像素中的子像素连接所述第一信号线的部分位于该子像素中靠近所述第二区域的一侧，且所述第二像素中的子像素连接所述第一信号线的部分位于该子像素中靠近所述第一区域的一侧。

8.根据权利要求5所述的显示面板，其特征在于，在所述第二方向上相邻的多个所述像素组成第一像素组；同一所述第一像素组中，与不同所述像素分别电连接的第一信号线组均位于相邻的两个所述像素之间。

9.根据权利要求2所述的显示面板，其特征在于，在所述第二方向上相邻的多个子像素组成像素；同一所述像素中，与所述子像素分别电连接的所述第一信号线位于该所述像素的相邻两个所述子像素之间。

10.根据权利要求9所述的显示面板，其特征在于，所述像素包括依次相邻的第三子像素、第四子像素和第五子像素；

在同一所述像素中，所述第三子像素和所述第四子像素所分别电连接的所述第一信号线位于所述第三子像素和所述第四子像素之间，所述第五子像素所电连接的第一信号线位于所述第四子像素和所述第五子像素之间。

11.根据权利要求10所述的显示面板，其特征在于，所述第三子像素连接所述第一信号线的部分位于所述第三子像素中靠近所述第四子像素的一侧，且所述第四子像素连接所述第一信号线的部分位于所述第四子像素中靠近所述第三子像素的一侧。

12.根据权利要求1所述的显示面板，其特征在于，所述子像素包括像素电路和发光器件，所述发光器件与所述像素电路沿所述第一方向排布；

与所述第一边缘相邻的所述子像素中，所述像素电路与所述第一边缘之间的距离大于所述发光器件与所述第一边缘之间的距离；

与所述第二边缘相邻的所述子像素中，所述像素电路与所述第二边缘之间的距离大于所述发光器件与所述第二边缘之间的距离。

13.根据权利要求12所述的显示面板，其特征在于，在所述第二方向上相邻的多个子像素组成第二像素组；

同一所述第二像素组中，靠近所述第一边缘的像素电路与所述第一边缘之间的距离大于靠近所述第一边缘的发光器件与所述第一边缘之间的距离，且靠近所述第二边缘的像素电路与所述第二边缘之间的距离大于靠近所述第二边缘的发光器件与所述第二边缘之间的距离。

14.根据权利要求13所述的显示面板，其特征在于，同一所述第二像素组中，多个所述子像素的发光器件组成发光器件部，至少部分所述子像素的像素电路位于所述发光器件部的同一侧。

15.根据权利要求9所述的显示面板，其特征在于，所述显示面板包括多条沿所述第一方向延伸的第二信号线，所述第二信号线位于相邻的两列子像素之间；所述第二信号线与所述子像素电连接；多条所述第二信号线中包括第一子信号线，所述第一子信号线位于同一像素中相邻的两个子像素之间；

所述第一子信号线包括第一部分和第二部分，所述第一部分位于相邻的所述发光器件之间，所述第二部分位于相邻的所述像素电路之间，至少部分所述第一子信号线中第一部分的宽度大于第二部分的宽度。

16.一种显示装置，其特征在于，包括如权利要求1-15任意一项所述的显示面板。

17.根据权利要求16所述的显示装置，其特征在于，所述显示装置由多块如权利要求1-15任意一项所述的显示面板拼接而成，其中，至少两个所述显示面板沿所述第二方向拼接设置。

Images