CN112327551B - 一种阵列基板、显示面板及显示装置 - Google Patents

Abstract

本发明实施例公开了一种阵列基板、显示面板及显示装置。该阵列基板包括衬底基板以及设置于衬底基板一侧的第一走线层和第二走线层；衬底基板包括显示区和围绕显示区的边框区，第一走线层包括位于显示区的多条第一走线，第二走线层包括位于边框区的至少一条第二走线，第一走线和第二走线均沿第一方向延伸；第一走线与第二走线并联，第一走线为扫描信号线。本发明实施例解决了大尺寸显示面板由于扫描信号线过长而导致的显示异常的问题，提高显示效果。

Description

一种阵列基板、显示面板及显示装置

技术领域

本发明实施例涉及显示技术，尤其涉及一种阵列基板、显示面板及显示装置。

背景技术

随着显示技术的发展，各种带有显示屏的显示装置应用到人们生产生活的各个方面。

由于大屏幕可以显示更丰富的画面，大尺寸的显示装置越来越受欢迎。例如对于车载显示装置，随着汽车自动化程度越来越高，包括无人驾驶等技术迅猛发展，车载显示器的市场需求越来越旺盛，驾驶室从简单的中控屏向一体化大屏幕发展。当显示屏幕较大时，会存在由于扫描信号线负载过大导致充电时间不足，导致显示面板显示异常的问题。

发明内容

本发明实施例提供一种阵列基板、显示面板及显示装置，以解决大尺寸显示面板由于扫描信号线过长而导致的显示异常的问题，提高显示效果。

第一方面，本发明实施例提供一种阵列基板，包括衬底基板以及设置于所述衬底基板一侧的第一走线层和第二走线层；

所述衬底基板包括显示区和围绕所述显示区的边框区，所述第一走线层包括位于所述显示区的多条第一走线，所述第二走线层包括位于所述边框区的至少一条第二走线，所述第一走线和所述第二走线均沿第一方向延伸；

所述第一走线与所述第二走线并联，所述第一走线为扫描信号线。

第二方面，本发明实施例还提供一种显示面板，包括上述的阵列基板。

第三方面，本发明实施例还提供一种显示装置，包括上述的显示面板。

本发明实施例提供的阵列基板，包括衬底基板以及设置于衬底基板一侧的第一走线层和第二走线层；衬底基板包括显示区和围绕显示区的边框区，第一走线层包括位于显示区的多条第一走线，第二走线层包括位于边框区的至少一条第二走线，第一走线和第二走线均沿第一方向延伸；第一走线与第二走线并联，第一走线为扫描信号线。通过在边框区设置至少一条与扫描信号线沿相同方向延伸的第二走线，第二走线和扫描信号线并联设置，第二走线和扫描信号线并联的总电阻小于第二走线和扫描信号线任一电阻值，从而降低扫描信号线的阻抗，降低显示区尺寸较大时扫描信号线负载过大的问题，避免显示异常，提高显示效果，其中第二走线可以和显示装置中的驱动芯片设置于不同的边框，从而避免边框区的宽度过大。

附图说明

图1为一种单边驱动的扫描信号的波形示意图；

图2为本发明实施例提供的一种阵列基板的俯视结构示意图；

图3为沿图2中剖线A-A1的剖面结构示意图；

图4为本发明实施例提供的一种阵列基板的局部结构示意图；

图5为沿图4中剖线B-B1的剖面结构示意图；

图6为本发明实施例提供的另一种阵列基板的局部结构示意图；

图7为本发明实施例提供的又一种移位寄存器的结构示意图；

图8为图7所示的移位寄存器的各输入端、输出端的时序示意图；

图9为本发明实施例提供的又一种阵列基板的局部结构示意图；

图10为本发明实施例提供的又一种阵列基板的局部结构示意图；

图11为本发明实施例提供的又一种阵列基板的局部结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明。需要注意的是，本发明实施例所描述的“上”、“下”、“左”、“右”等方位词是以附图所示的角度来进行描述的，不应理解为对本发明实施例的限定。此外在上下文中，还需要理解的是，当提到一个元件被形成在另一个元件“上”或“下”时，其不仅能够直接形成在另一个元件“上”或者“下”，也可以通过中间元件间接形成在另一元件“上”或者“下”。术语“第一”、“第二”等仅用于描述目的，并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

随着显示屏幕朝向大尺寸方向的发展，显示面板内部会设置很长的扫描信号线，面板左右两侧的移位寄存器加载的扫描信号在输入到面板中间时，会因为扫描信号线中间负载过大，导致扫描信号线充电时间不足，可能发生偏移、错充、爬升缓慢等问题，导致面板显示异常；面板单边驱动时则扫描信号线另一侧的负载最大，导致扫描信号线充电时间不足，可能发生偏移、错充、爬升缓慢等问题，导致面板显示异常。示例性的，图1所示为一种单边驱动的扫描信号的波形示意图，参考图1，由于扫描信号线的长度较长，本应是方波的扫描信号在传输到扫描信号右端时会发生一定程度的形变，从而可能导致对应像素开启时间与预设时间不一致，导致显示效果变差。常规的解决方法是增加扫描信号线的宽度，降低扫描信号线的阻抗，但这样会降低显示面板的开口率，导致显示区透过率降低，不利于显示。

为了解决上述问题，本发明实施例提供一种阵列基板，包括衬底基板以及设置于衬底基板一侧的第一走线层和第二走线层；衬底基板包括显示区和围绕显示区的边框区，第一走线层包括位于显示区的多条第一走线，第二走线层包括位于边框区的至少一条第二走线，第一走线和第二走线均沿第一方向延伸；第一走线与第二走线并联，第一走线为扫描信号线。

其中，衬底基板可以为刚性基板，例如玻璃基板，也可以为柔性基板，例如聚酰亚胺基板，本发明实施例对此不作限定。阵列基板上设置有阵列排布的多个薄膜晶体管TFT，TFT用于驱动对应的子像素出光。根据子像素设置方式不同，可选的，本发明实施例提供的阵列基板可以用于液晶显示面板，通过背光模组提供光源。其中，液晶显示面板一般包括彩色滤光片(Color Filter，CF)基板和薄膜晶体管(Thin Film Transistor，TFT)阵列基板，以及位于CF基板与TFT基板之间的液晶层。其工作原理为通过施加驱动电压控制液晶层内液晶分子旋转，背光模组提供的光源透过液晶显示面板的TFT阵列基板，从液晶显示面板的液晶层折射出来，并经由CF基板产生彩色画面。本发明实施例提供的阵列基板也可以用于有机发光显示面板，通过有机发光二极管(Organic Light Emitting Diode，OLED)主动发光实现显示，OLED包括阳极、阴极以及位于阳极和阴极之间的发光层，在阵列基板的TFT提供的驱动电流的驱动下发光，不同发光颜色的OLED(例如红色、绿色、蓝色)发光组合产生彩色画面。

示例性的，图2所示为本发明实施例提供的一种阵列基板的俯视结构示意图，图3为沿图2中剖线A-A1的剖面结构示意图，参考图2，衬底基板10包括显示区11和围绕显示区11的边框区12，第一走线层包括位于显示区11的多条第一走线21，其中第一走线21为扫描信号线，第二走线层包括位于边框区的多条第二走线22，第一走线21和第二走线22均沿第一方向x延伸；第一走线21与第二走线22并联。参考图3，本实施例提供的阵列基板包括衬底基板10以及设置于衬底基板10一侧的阵列层20，其中阵列层20包括薄膜晶体管210，薄膜晶体管210包括有源层211、栅极212、源极213和漏极214，其中栅极212位于第一走线层，源极213和漏极214位于第二走线层；第一走线21与薄膜晶体管210的栅极212连接，用于控制薄膜晶体管210的开启和关闭。通过在边框区12设置和第一走线21并联的第二走线22，可以有效降低扫描信号线的阻抗，提升扫描信号线的驱动能力。在具体实施时，可选的，第二走线22的电阻率小于或等于第一走线21的电阻率。通过使第一走线21与低电阻率的第二走线22并联，并联之后的电阻小于任一电阻值，从而降低第一走线21上的负载，提升显示效果。

本发明实施例提供的技术方案，通过在边框区设置至少一条与扫描信号线沿相同方向延伸的第二走线，第二走线和扫描信号线并联的总电阻小于第二走线和扫描信号线任一电阻值，第二走线和扫描信号线并联设置，从而降低扫描信号线的阻抗，降低显示区尺寸较大时扫描信号线负载过大的问题，避免显示异常，提高显示效果，其中第二走线可以和显示装置中的驱动芯片设置于不同的边框，从而避免边框区的宽度过大。

在上述实施例的基础上，可选的，继续参考图2，第二走线层还包括位于显示区的多条数据信号线23，数据信号线23沿第二方向y延伸；第二方向y与第一方向x交叉。数据信号线23用于为各子像素提供数据信号，通过设置第二走线22与数据信号线23同层设置，第二走线22可以和数据信号线23采用同一工艺同时形成，简化工艺流程，降低成本。

可选的，继续参考图2和图3，该阵列基板还包括第三走线层，第三走线层包括多条第三走线24；每条第二走线22和第一走线21通过至少两条第三走线24并联。示例性的，图3所示的实施例中设置第三走线层位于第一走线层和第二走线层之间，并在第一走线21和第三走线24对应位置处的绝缘层以及第二走线22和第三走线24对应位置处的绝缘层设置通孔，利用第三走线层的第三走线24使第一走线21和第二走线22并联。在其他实施例中，也可以设置第三走线层位于第一走线层下方或第二走线层上方，通过类似的打孔工艺实现第一走线和第二走线的并联，具体实施时可以根据实际情况选择。通过设计第三走线层，可以避免由于显示区设置有与第二走线22同层且沿第二方向y延伸数据信号线交叉的可能，降低布线难度。

可选的，第二走线的数量与第一走线的数量相同，每条第二走线与一条第一走线并联。

示例性的，图4所示为本发明实施例提供的一种阵列基板的局部结构示意图，图5为沿图4中剖线B-B1的剖面结构示意图。示例性的，图4中示出三条第一走线21和三条第二走线22，每条第一走线21和一条第二走线22并联，参考图5，与图3不同的是，本实施例中未设置第三走线层，直接设计第二走线层中的走线延伸至显示区，然后通过在绝缘层设置通孔与第一走线21连接，从而降低每条第一走线21的阻抗。在其他实施例中，第二走线22也可以分段设置，第二走线22的每一段均与第一走线21并联，还可以只在负载大的区域(例如双边驱动时中间区域，单边驱动的另一端)设置第二走线22，具体实施时可以根据实际情况灵活选择。

可选的，本实施例提供的阵列基板还包括多个级联的第一移位寄存器，每个第一移位寄存器的输出端与一条第二走线连接，第一移位寄存器为第二走线提供第一信号，第一信号为与第二走线对应连接的第一走线上加载的扫描信号。

示例性的，图6所示为本发明实施例提供的另一种阵列基板的局部结构示意图。参考图6，该阵列基板还包括多个级联的第一移位寄存器30，每个第一移位寄存器30的输出端与一条第二走线22连接，第一移位寄存器30为每条对应第二走线22加载扫描信号，通过向第二走线22同步加载与第一走线21对应的扫描信号，可以使扫描信号更好地加载到扫描信号线上，提高扫描信号线的驱动能力。

示例性的，图7所示为本发明实施例提供的一种移位寄存器的结构示意图。参考图7，该移位寄存器包括，包括锁存电路100、第一运算电路200、第二运算电路300、重启电路400、第一电位Vgh。其中，第一电位Vgh为高电平。

第一运算电路200的输入端和第二运算电路300的输入端分别电连接在锁存电路100的输出端。第一运算电路200的输出端电连接移位寄存器的第一输出信号输出端56，第二运算电路300的输出端电连接移位寄存器的第二输出信号输出端57。

锁存电路100包括第一晶体管T1、第一反相器F1、第二反相器F2、第三反相器F3以及第四晶体管T4。第一反相器F1的输出端电连接第一晶体管T1的栅极，第一晶体管T1的第一极电连接第二反相器F2的输入端，第一晶体管T1的第二极分别电连接第三反相器F3的输出端和移位寄存器的下级信号输出端58，第二反相器F2的输出端电连接第三反相器F3的输入端，且第二反相器F2的输出端被配置为锁存电路100的输出端，第一反相器F1的输入端和第四晶体管T4的栅极分别电连接移位寄存器的锁存信号输入端52，第四晶体管T4的第一极电连接移位寄存器的启动信号输入端51，第四晶体管T4的第二极电连接第二反相器F2的输入端。第一运算电路200包括第二晶体管T2、第一下拉器件以及第四反相器F4，第二晶体管T2的栅极电连接移位寄存器的第一时钟信号输入端53，第二晶体管T2的第一极电连接第一运算电路200的输入端，第一下拉器件和第四反相器F4的输入端分别电连接第二晶体管T2的第二极。第一下拉器件包括第六晶体管T6，第六晶体管T6的栅极电连接第二运算电路300的输出端，第六晶体管T6的第一极电连接第二晶体管T2的第二极，第六晶体管T6的第二极电连接第一电位Vgh。

第二运算电路300包括第三晶体管T3、第二下拉器件以及第五反相器F5，第三晶体管T3的栅极电连接移位寄存器的第二时钟信号输入端54，第三晶体管T3的第一极电连接第二运算电路300的输入端，第二下拉器件和第五反相器F5的输入端分别电连接第三晶体管T3的第二极。第二下拉器件包括第七晶体管T7，第七晶体管T7的栅极连接移位寄存器的控制信号输入端59，第七晶体管T7的第一极电连接第三晶体管T3的第二极，第七晶体管T7的第二极电连接第一电位Vgh。

重启电路400包括第五晶体管T5，第五晶体管T5的栅极电连接移位寄存器的重置信号输入端55，第五晶体管T5的第一极电连接锁存电路100的输出端，第五晶体管T5的第二极电连接第一电位Vgh。

图8所示为图7所示的移位寄存器的各输入端、输出端的时序示意图。其中，STV表示启动信号输入端51输入的启动信号；CKV1表示锁存信号输入端52输入的锁存信号；NO表示锁存电路100的输出信号；CKV2表示第一时钟信号输入端53输入的第一时钟信号；CKV3表示第二时钟信号输入端54输入的第二时钟信号；GOUT1表示第一输出信号输出端56输出的第一输出信号；GOUT2表示第二输出信号输出端57输出的第二输出信号；NEXT表示下级信号输出端58输出的下级信号。参考图7和图8，当锁存信号CKV1高电平有效时，第四晶体管T4开启，启动信号STV进入锁存电路100；当锁存信号CKV1低电平有效时，第一晶体管T1开启，锁存电路100工作于锁存状态，生成锁存电路100的输出信号与下级信号NEXT。

第二晶体管T2在第一时钟信号CKV2的控制下输出锁存电路100的输出信号，在第一时钟信号CKV2信号有效时，锁存电路100的输出信号进入第四反相器F4并输出第一输出信号Gout1。在第二时钟信号CKV3信号有效时，第三晶体管T3开启使锁存电路100的输出信号进入并开启第二输出信号Gout2，同时，第六晶体管T6会在第二输出信号Gout2有效时将第一输出信号Gout1拉低，保证第四反相器F4和第五反相器F5中只有一个反相器被开启。其中第六晶体管T6与第七晶体管T7功能相同，即每一级栅极对应的反相器之前都会存在一个下拉器件。

以上仅是一种示意性的移位寄存器的结构及原理，具体实施时可以根据实际需求选择移位寄存器的结构，本发明实施例不作限定。

当第二走线的条数较多时，不利于实现显示装置的窄边框，为了缩小边框，在另一实施例中，可选的，第二走线层包括一条第二走线；阵列基板还包括多个级联的第二移位寄存器和多个开关单元；每条第一走线通过至少两个开关单元与第二走线并联，连接同一第一走线的至少两个开关单元的控制端与第二移位寄存器的输出端连接，第二移位寄存器在第一走线扫描时控制对应的开关单元导通，以使第一走线与第二走线并联。

示例性的，图9所示为本发明实施例提供的又一种阵列基板的局部结构示意图。参考图9，可选的，第二走线层包括一条第二走线22；阵列基板还包括多个级联的第二移位寄存器40和多个开关单元50；每条第一走线21通过两个开关单元50与第二走线22并联，连接同一第一走线21的两个开关单元50的控制端与第二移位寄存器40的输出端连接，第二移位寄存器40在第一走线21扫描时控制对应的开关单元50导通，以使第一走线21与第二走线22并联，从而减少边框区第二走线22的数量，缩小阵列基板的边框。在其他实施例中，也可以设置其他数量的第二走线，例如一条第二走线在移位寄存器的控制下利用开关单元与两条或三条第一走线并联，从而缩小阵列基板的边框。在具体实施时，可以将第二走线设置在阵列基板的上边框，驱动芯片位于阵列基板的下边框，从而避免边框区宽度过大，具体实施时可以根据实际需求设置。

图10所示为本发明实施例提供的又一种阵列基板的局部结构示意图。参考图10，可选的，该阵列基板还包括多个级联的第三移位寄存器60，每个第三移位寄存器60的输出端与一条第一走线21的第一端连接，第三移位寄存器60为对应的所第一走线21加载扫描信号。图10所示的实施例中，第一移位寄存器30和第三移位寄存器60同时为对应的扫描信号线提供扫描信号，其中第三移位寄存器60从左端加载扫描信号，第一移位寄存器30从右端加载扫描信号，可以使扫描信号更好地加载到扫描信号线上，提高扫描信号线的驱动能力。

图11所示为本发明实施例提供的又一种阵列基板的局部结构示意图。参考图11，可选的，该阵列基板还包括多个级联的第四移位寄存器70，每个第四移位寄存器70的输出端与一条第一走线21的第二端连接，第三移位寄存器60和第四移位寄存器70同时为对应的第一走线21加载扫描信号，第一移位寄存器30为每条对应第二走线22加载扫描信号，实现三边扫描信号同步，进一步增强扫描信号线的驱动能力。对于图9所示的实施例，也可以采用单边移位寄存器加载扫描信号或双边移位寄存器加载扫描信号。

其中，第一移位寄存器至第四移位寄存器可以采用相同的结构。

本发明实施例还提供一种显示面板，包括上述实施例提供的任意一种阵列基板。该显示面板可以为液晶显示面板或有机发光显示面板，具体实施时可以根据实际需求选择，本发明实施例对此不作限定。

本发明实施例还提供的一种显示装置，包括上述实施例提供的显示面板。该显示装置具体可以为电视、车载显示装置等。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (8)

1.一种阵列基板，其特征在于，包括衬底基板以及设置于所述衬底基板一侧的第一走线层和第二走线层；

所述衬底基板包括显示区和围绕所述显示区的边框区，所述第一走线层包括位于所述显示区的多条第一走线，所述第二走线层包括位于所述边框区的至少一条第二走线，所述第一走线和所述第二走线均沿第一方向延伸；

所述第一走线与所述第二走线并联，所述第一走线为扫描信号线；

所述第二走线的数量与所述第一走线的数量相同，每条所述第二走线与一条所述第一走线并联；

所述阵列基板还包括多个级联的第一移位寄存器，每个所述第一移位寄存器的输出端与一条所述第二走线连接，所述第一移位寄存器为所述第二走线提供第一信号，所述第一信号为与所述第二走线对应连接的所述第一走线上加载的扫描信号；

多个级联的第三移位寄存器，每个所述第三移位寄存器的输出端与一条所述第一走线的第一端连接，所述第三移位寄存器为对应的所第一走线加载扫描信号。

2.根据权利要求1所述的阵列基板，其特征在于，还包括多个级联的第四移位寄存器，每个所述第四移位寄存器的输出端与一条所述第一走线的第二端连接，所述第三移位寄存器和所述第四移位寄存器同时为对应的所述第一走线加载扫描信号。

3.一种阵列基板，其特征在于，包括衬底基板以及设置于所述衬底基板一侧的第一走线层和第二走线层；

所述衬底基板包括显示区和围绕所述显示区的边框区，所述第一走线层包括位于所述显示区的多条第一走线，所述第二走线层包括位于所述边框区的一条第二走线，所述第一走线和所述第二走线均沿第一方向延伸；

所述第一走线与所述第二走线并联，所述第一走线为扫描信号线；

所述阵列基板还包括多个级联的第二移位寄存器和多个开关单元；

每条所述第一走线通过至少两个所述开关单元与所述第二走线并联，连接同一所述第一走线的至少两个所述开关单元的控制端与所述第二移位寄存器的输出端连接，所述第二移位寄存器在所述第一走线扫描时控制对应的所述开关单元导通，以使所述第一走线与所述第二走线并联。

4.根据权利要求1或3所述的阵列基板，其特征在于，还包括第三走线层，所述第三走线层包括多条第三走线；

每条所述第二走线和所述第一走线通过至少两条所述第三走线并联。

5.根据权利要求1或3所述的阵列基板，其特征在于，所述第二走线层还包括位于所述显示区的多条数据信号线，所述数据信号线沿第二方向延伸；

所述第二方向与所述第一方向交叉。

6.根据权利要求1～5任一所述的阵列基板，其特征在于，所述第二走线的电阻率小于或等于所述第一走线的电阻率。

7.一种显示面板，其特征在于，包括权利要求1～6任一所述的阵列基板。

8.一种显示装置，其特性在于，包括权利要求7所述的显示面板。

Images