CN220359684U - 显示基板和显示装置 - Google Patents

Abstract

一种显示基板和显示装置，其中，显示基板，具有显示区和非显示区，显示区设置有阵列排布的子像素和多条第一信号线，非显示区设置有第一供电线至第N供电线，第一信号线至少部分沿第一方向延伸，第一供电线至第N供电线中的任一供电线至少部分沿第二方向延伸，第一信号线与子像素电连接，被配置为向子像素提供初始信号；显示区被划分为M个沿第二方向排布的显示子区，位于同一显示子区中的第一信号线连接同一供电线，至少两个显示子区中的第一信号线连接不同供电线。

Description

显示基板和显示装置

技术领域

本实用新型涉及显示技术领域，具体涉及一种显示基板和显示装置。

背景技术

有机发光二极管(Organic Light Emitting Diode，简称OLED)和量子点发光二极管(Quantum-dot Light Emitting Diodes，简称QLED)为主动发光显示器件，具有自发光、广视角、高对比度、低耗电、极高反应速度、轻薄、可弯曲和成本低等优点。随着显示技术的不断发展，以OLED或QLED为发光器件、由薄膜晶体管(Thin Film Transistor，简称TFT)进行信号控制的柔性显示装置(Flexible Display)已成为目前显示领域的主流产品。

实用新型内容

以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求

第一方面，本公开提供了一种显示基板，具有显示区和非显示区，所述显示区设置有阵列排布的子像素和多条第一信号线，所述非显示区设置有第一供电线至第N供电线，所述第一信号线至少部分沿第一方向延伸，所述第一供电线至第N供电线中的任一供电线至少部分沿第二方向延伸，所述第一方向和所述第二方向相交；

所述第一信号线与所述子像素电连接，被配置为向所述子像素提供初始信号；

所述显示区被划分为M个沿所述第二方向排布的显示子区，位于同一显示子区中的第一信号线连接同一供电线，至少两个显示子区中的第一信号线连接不同供电线，M，N≥2。

在示例性实施方式中，所述显示区设置有沿所述第一方向延伸的多条第一初始信号线和多条第二初始信号线，所述子像素包括像素驱动电路和发光器件，所述像素驱动电路被配置为驱动所述发光器件发光，所述像素驱动电路包括：驱动晶体管，所述发光器件包括：第一电极，所述第一初始信号线被配置为向所述驱动晶体管的源漏电极中的其中一个电极提供初始信号，所述第二初始信号线被配置为向所述发光器件的第一电极提供初始信号；

所述第一信号线包括第一初始信号线和第二初始信号线中的任一条。

在示例性实施方式中，所述显示区还设置有沿所述第一方向延伸的多条第三初始信号线，所述第三初始信号线被配置为向所述驱动晶体管的源漏电极中的另一个电极提供初始信号；

所述第一信号线包括第一初始信号线、第二初始信号线和第三初始信号线中的任一条。

在示例性实施方式中，当所述第一信号线为第二初始信号线时，M＝K或者2K-1，K为目标时长内第二初始信号线对发光器件的第一电极进行有效初始化的次数，所述有效初始化指的是第二初始信号线将发光器件的第一电极从第一信号调整至第二信号，所述第一信号的电压值不同于第二信号的电压值，所述第二信号为所述第二初始信号线传输的信号，目标时长等于一个显示帧的时长。

在示例性实施方式中，当M＝K时，第m显示子区包括：第(m-1)*X/K+1行子像素至m*X/K行子像素，1≤m≤M，X为所述显示区包括的子像素的总行数。

在示例性实施方式中，N＝M，第n显示子区的第二初始信号线与第n供电线电连接，1≤n≤N；

第一供电线至第N供电线的信号的电压值相同。

在示例性实施方式中，当M＝2K-1时，相邻两个显示帧之间包括消隐区；第a子像素组包括：第(X*a/K)-Y+1行子像素至(X*a/K)+Y行子像素，X为所述显示区包括的子像素的总行数，Y为在消隐区的时长与一行子像素显示的时长的比值；

第一子像素组至第K-1子像素组分别位于不同显示子区。

在示例性实施方式中，当M＝2K-1时，第2a显示子区包括：第a个子像素组，第一显示子区包括：第一行子像素至第(X/K)-Y+1行子像素，第2K-1显示子区包括：第(X*(K-1)/K)+Y+1行子像素第X行子像素，第b显示子区包括：第(X*(b-1)/2*K)+Y+1行子像素至(X*(b+1)/2*K)-Y行子像素。

在示例性实施方式中，当M＝2K-1时，第奇数个显示子区的第二初始信号线与第一供电线电连接，第偶数个显示子区的第二初始信号线与第二供电线电连接；

所述第一供电线的信号的电压值小于所述第二供电线的信号的电压值。

在示例性实施方式中，所述第一供电线至所述第N供电线中的任一供电线的数量为两条，且分别位于所述显示区的相对设置的两侧。

在示例性实施方式中，所述显示区还设置有多条第一初始连接线、多条第二初始连接线和多条第三初始连接线；所述第一初始连接线、所述第二初始连接线和所述第三初始连接线中的任一连接线至少部分沿所述第二方向延伸；

位于不同显示子区的所述第一初始连接线间隔设置，位于不同显示子区的所述第二初始连接线间隔设置，位于不同显示子区的所述第三初始连接线间隔设置，位于同一显示子区的第一初始连接线和第一初始信号线呈网状结构，且相互电连接，位于同一显示子区的第二初始连接线和第二初始信号线呈网状结构，且相互电连接，位于同一显示子区的第三初始连接线和第三初始信号线呈网状结构，且相互电连接；

所述非显示区还设置有：至少部分沿所述第二方向延伸的第一初始供电线和第三初始供电线，所述第一初始供电线与位于所有子显示区的第一初始信号线连接，所述第三初始供电线与位于所有子显示区的第三初始信号线连接；

所述第一初始供电线的数量为两条，且分别位于所述显示区的相对设置的两侧，所述第三初始供电线的数量为两条，且分别位于所述显示区的相对设置的两侧；位于显示区的同一侧的第一供电线至第N供电线、第一初始供电线和第三初始供电线沿所述第一方向排布。

在示例性实施方式中，包括：基底以及设置在所述基底上的驱动结构层，所述驱动结构层包括：像素驱动电路、第一初始信号线、第二初始信号线、第三初始信号线、第一供电线至第N供电线、第一初始供电线和第三初始供电线；

所述第一供电线至所述第N供电线中的任一供电线与第一初始供电线和第三初始供电线同层设置，且位于所述第一初始信号线、第二初始信号线和第三初始信号线中的任一信号线远离所述基底的一侧。

在示例性实施方式中，所述非显示区包括：位于所述显示区一侧的绑定区以及位于所述显示区其他侧的边框区，所述非显示区还设置有至少一条第二信号线；

所述第二信号线分别与位于所述显示区两侧的两条第一初始供电线和位于显示区的第一初始连接线电连接，或者位于显示区两侧的两条第三初始供电线和位于显示区的第三初始连接线电连接；

所述第一供电线至所述第N供电线、所述第一初始供电线和所述第三初始供电线中的任一供电线位于所述边框区和所述绑定区，所述第二信号线位于所述绑定区。

在示例性实施方式中，所述非显示区还包括设置在所述绑定区远离所述显示区一侧的测试引脚组；

所述第二信号线包括：第一连接段、第二连接段、第三连接段、第四连接段、第五连接段、第六连接段和第七连接段，所述第一连接段、所述第三连接段和第七连接段中的任一连接段至少部分沿所述第一方向延伸，所述第二连接段、所述第四连接段、所述第五连接段和所述第六连接段中的任一连接段至少部分沿第二方向延伸；

在所述第二信号线分别与位于所述显示区两侧的两条第一初始供电线和位于显示区的第一初始连接线电连接的状态下，所述第一连接段的一端与其中一条第一初始供电线的一端电连接，第一连接段的另一端与第二连接段的中段电连接，第二连接段的其中一端与第三连接段的一端电连接，第三连接段的另一端与第五连接段的一端电连接，第四连接段的一端与第三连接段的中部电连接，第四连接段的另一端与第一初始连接线电连接，第五连接段的另一端与第六连接段的一端电连接，第六连接段的另一端与测试引脚组电连接，第七连接段的一端与第五连接段的中部电连接，第七连接段的另一端与另一条第一初始供电线电连接；

在所述第二信号线分别与位于所述显示区两侧的两条第三初始供电线和位于显示区的第三初始连接线电连接的状态下，所述第一连接段的一端与其中一条第三初始供电线的一端电连接，第一连接段的另一端与第二连接段的中段电连接，第二连接段的其中一端与第三连接段的一端电连接，第三连接段的另一端与第五连接段的一端电连接，第四连接段的一端与第三连接段的中部电连接，第四连接段的另一端与第三初始连接线电连接，第五连接段的另一端与第六连接段的一端电连接，第六连接段的另一端与测试引脚组电连接，第七连接段的一端与第五连接段的中部电连接，第七连接段的另一端与另一条第三初始供电线电连接。

在示例性实施方式中，所述非显示区还包括：第一电源线和第二电源线，所述第一电源线与所述像素驱动电路电连接，被配置为向所述像素驱动电路提供电源信号，所述第二电源线与所述发光器件的第二电极电连接，被配置为向所述发光器件的第二电极提供电源信号；所述绑定区包括：沿着远离所述显示区的方向依次设置的第一扇出区、弯折区、第二扇出区、第一电路区、第三扇出区、驱动芯片区以及绑定引脚区；所述第一电源线和所述第二电源线位于所述绑定区和所述边框区；

所述第一连接段、所述第二连接段、所述第三连接段、所述第五连接段、所述第六连接段和所述第七连接段均位于所述第二扇出区远离所述显示区的一侧，所述第一连接段和所述第七连接段位于所述第三连接段远离所述显示区的一侧，且位于所述第一电路区、三十三第三扇出区和所述驱动芯片区中任一区，所述第二连接段和所述第五连接段中的任一连接段至少部分位于所述第一电路区、所述第三扇出区、所述驱动芯片区以及所述绑定引脚区，所述第六连接段位于所述绑定引脚区，所述第四连接段位于所述第一电路区靠近显示区的一侧，且至少部分位于所述第一扇出区、所述弯折区和所述第二扇出区；

所述第一连接段和所述第七连接段在基底上的正投影分别与所述第一电源线和所述第二电源线在基底上的正投影至少部分交叠；所述第四连接段在基底上的正投影与所述第一电源线在基底上的正投影至少部分交叠。

在示例性实施方式中，所述第四连接段包括：沿着靠近显示区的方向依次设置第一子段、第二子段和第三子段，所述位于显示区的第三信号线；

所述第一子段分别与所述第三连接段和所述第二子段电连接，所述第三子段与所述第二子段电连接；

所述第一子段至少部分位于所述第二扇出区，且在基底上的正投影与所述第一电源线在基底上的正投影至少部分交叠，所述第二子段至少部分位于所述弯折区，所述第三子段至少部分位于所述第一扇出区。

在示例性实施方式中，所述第一连接段和所述第七连接段位于所述第一电源线或者所述第二电源线靠近基底的一侧，所述第二连接段、所述第三连接段、第五连接段和所述第六连接段位于第一连接段远离基底的一侧，所述第一子段位于所述第三连接段靠近基底的一侧，所述第二子段位于所述第一子段远离基底的一侧，所述第三子段位于所述第二子段靠近基底的一侧，所述第六连接段位于所述第五连接段远离基底的一侧。

在示例性实施方式中，所述显示区还设置有信号连接线，所述信号连接线分别与第三子段和第二信号线所连接的初始连接线电连接，所述信号连接线为单层结构，且位于第二子段靠近基底的一侧。

在示例性实施方式中，位于所述绑定区的所述第一电源线靠近所述显示区的一侧设置有开口，所述第二子段延伸至所述第一电源线的开口处。

第二方面，本公开还提供了一种显示装置，包括：上述显示基板。

在阅读并理解了附图和详细描述后，可以明白其他方面。

附图说明

附图用来提供对本公开技术方案的进一步理解，并且构成说明书的一部分，与本公开的实施例一起用于解释本公开的技术方案，并不构成对本公开的技术方案的限制。附图中一个或多个部件的形状和大小不反映真实比例，目的只是示意说明本公开内容。

图1为一种显示装置的结构示意图；

图2为一种显示基板的平面示意图；

图3A为一种像素驱动电路的结构示意图；

图3B为一种图3A提供的像素驱动电路的工作过程；

图4为一个显示帧内的信号时序图；

图5为实现阳极有效复位的信号的开启示意图；

图6为本公开实施例提供的显示基板的结构示意图；

图7为一种示例性实施方式提供的显示基板的结构示意图一；

图8为一种示例性实施方式提供的显示基板的结构示意图二；

图9为图7提供的显示基板中任一供电线在显示帧的负载示意图；

图10为图7提供的显示基板中任一供电线在消隐区的负载示意图；

图11为图7提供的显示基板中第一显示子区与第一供电线的连接示意图；

图12为图7提供的显示基板中第二显示子区与第二供电线的连接示意图；

图13为图7提供的显示基板中第三显示子区与第三供电线的连接示意图；

图14为图8提供的显示基板中第奇数个显示子区与第一供电线的连接示意图；

图15为图8提供的显示基板中第偶数个显示子区与第二供电线的连接示意图；

图16为一种示例性实施方式提供的显示基板的结构示意图；

图17为一种示例性实施方式提供的绑定区的结构示意图；

图18为图17中区域A1的放大图；

图19为图17中区域A2的放大图；

图20为图17中区域A3的放大图；

图21为绑定区的局部示意图。

具体实施方式

下面将结合附图对本公开的实施例进行详细说明。实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和内容可以在不脱离本公开的宗旨及其范围的条件下被变换为其他形式。因此，本公开不应该被解释为仅限定在下面的实施方式所记载的内容中。在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。

在附图中，有时为了明确起见，夸大表示了一个或多个构成要素的大小、层的厚度或区。因此，本公开的一个方式并不一定限定于该尺寸，附图中一个或多个部件的形状和大小不反映真实比例。此外，附图示意性地示出了理想的例子，本公开的一个方式不局限于附图所示的形状或数值等。

本说明书中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，而不是为了在数量方面上进行限定的。本公开中的“多个”表示两个及以上的数量。

在本说明书中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。构成要素的位置关系根据描述的构成要素的方向适当地改变。因此，不局限于在说明书中说明的词句，根据情况可以适当地更换。

在本说明书中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连接；可以是机械连接，或连接；可以是直接相连，或通过中间件间接相连，或两个元件内部的连通。对于本领域的普通技术人员而言，可以根据情况理解上述术语在本公开中的含义。

在本说明书中，“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的传输，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有多种功能的元件等。

在本说明书中，晶体管是指至少包括栅极、漏极以及源极这三个端子的元件。晶体管在漏极(漏电极端子、漏区或漏电极)与源极(源电极端子、源区或源电极)之间具有沟道区，并且电流能够流过漏极、沟道区以及源极。在本说明书中，沟道区是指电流主要流过的区。

在本说明书中，第一极可以为漏极、第二极可以为源极，或者第一极可以为源极、第二极可以为漏极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源极”及“漏极”的功能有时互相调换。因此，在本说明书中，“源极”和“漏极”可以互相调换。另外，栅极还可以称为控制极。

在本说明书中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态，因此，也包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态，因此，也包括85°以上且95°以下的角度的状态。

在本说明书中，圆形、椭圆形、三角形、矩形、梯形、五边形或六边形等并非严格意义上的，可以是近似圆形、近似椭圆形、近似三角形、近似矩形、近似梯形、近似五边形或近似六边形等，可以存在公差导致的一些小变形，例如可以存在导角、弧边以及变形等。

本公开中的“约”、“大致”，是指不严格限定界限，允许工艺和测量误差范围内的情况。在本公开中，“大致相同”是指数值相差10％以内的情况。

在本公开中，A沿着B方向延伸是指，A可以包括主体部分和与主体部分连接的次要部分，主体部分是线、线段或条形状体，主体部分沿着B方向伸展，且主体部分沿着B方向伸展的长度大于次要部分沿着其它方向伸展的长度。本公开中所说的“A沿着B方向延伸”均是指“A的主体部分沿着B方向延伸”。

图1为一种显示装置的结构示意图。在一些示例中，如图1所示，显示装置可以包括：时序控制器21、数据驱动器22、扫描驱动电路23、发光驱动电路24以及子像素阵列25。在一些示例中，子像素阵列25可以包括规则排布的多个子像素PX。扫描驱动电路23可以配置为沿扫描信号线将扫描信号提供到子像素PX；数据驱动器22可以配置为沿数据线将数据电压提供到子像素PX；发光驱动电路24可以配置为沿发光控制线将发光控制信号提供到子像素PX；时序控制器21可以配置为控制扫描驱动电路23、发光驱动电路24和数据驱动器22。

在一些示例中，如图1所示，时序控制器21可以将适于数据驱动器22的规格的灰度值和控制信号提供到数据驱动器22；时序控制器21可以将适于扫描驱动器23的规格的扫描时钟信号、扫描起始信号等提供到扫描驱动电路23；时序控制器21可以将适于发光驱动电路24的规格的发光时钟信号、发光起始信号等提供到发光驱动电路24。数据驱动器22可以利用从时序控制器21接收的灰度值和控制信号来产生将提供到数据线D1至Di的数据电压。例如，数据驱动器22可以利用时钟信号对灰度值进行采样，并且以子像素行为单位将与灰度值对应的数据电压施加到数据线D1至Di。扫描驱动电路23可以通过从时序控制器21接收的扫描时钟信号、扫描起始信号等来产生将提供到扫描线S1至Sj的扫描信号。例如，扫描驱动电路23可以将具有导通电平脉冲的扫描信号顺序地提供到扫描线。在一些示例中，扫描驱动器23可以包括移位寄存器，可以在扫描时钟信号的控制下顺序地将以导通电平脉冲形式提供的扫描起始信号传输到下一级电路的方式产生扫描信号。发光驱动电路24可以通过从时序控制器21接收的发光时钟信号、发光起始信号等来产生将提供到发光控制线E1至Eo的发光控制信号。例如，发光驱动电路24可以将具有截止电平脉冲的发光控制信号顺序地提供到发光控制线。发光驱动电路24可以包括移位寄存器，以在时钟信号的控制下顺序地将截止电平脉冲形式提供的发光起始信号传输到下一级电路的方式产生发光控制信号。其中，i、j和o均为自然数。

在一些示例中，显示装置可以包括显示基板。子像素阵列、扫描驱动电路和发光驱动电路可以直接设置在显示基板上。例如，扫描驱动电路可以设置在显示基板的左边框，发光驱动电路可以设置在显示基板的右边框；或者，显示基板的左边框和右边框均可以设置扫描驱动电路和发光驱动电路。在一些示例中，扫描驱动电路和发光驱动电路可以在形成子像素的工艺中与子像素一起形成。

在一些示例中，数据驱动器可以设置在单独的芯片或印刷电路板上。例如，数据驱动器可以采用玻璃上芯片、塑料上芯片、膜上芯片等形成设置在显示基板的下边框，以连接到驱动芯片引脚。时序控制器可以与数据驱动器分开设置或者与数据驱动器一体设置。然而，本实施例对此并不限定。

图2为一种显示基板的平面示意图。在一些示例中，如图2所示，显示基板可以包括：显示区AA、位于显示区AA一侧的绑定区B1以及位于显示区AA其它侧的边框区B2。绑定区B1例如可以为显示基板的下边框，边框区B2可以包括显示基板的上边框、左边框和右边框。在一些示例中，显示区AA可以是平坦的区域，包括组成像素阵列的多个子像素PX，多个子像素PX被配置为显示动态图片或静止图像。显示区可以称为有效区。在一些示例中，显示基板可以为柔性基板，因而显示基板可以是可变形的，例如卷曲、弯曲、折叠或卷起。

在一些示例中，边框区B2可以包括沿着显示区AA的方向依次设置的电路区、电源线区、裂缝坝区和切割区。电路区可以连接到显示区AA，可以至少包括多个级联的栅极驱动电路，栅极驱动电路与显示区AA中的多条栅线电连接。电源线区连接到电路区，可以至少包括低电平电源线，低电平电源线可以沿着平行于显示区边缘的方向延伸，与显示区的阴极连接。裂缝坝区可以连接到电源线区，可以至少包括在复合绝缘层上设置的多个裂缝。切割区可以连接到裂缝坝区，可以至少包括在复合绝缘层上设置的切割槽，切割槽可以被配置为在显示基板的所有膜层制备完成后，切割设置可以分别沿着切割槽进行切割。

在一些示例中，绑定区B1和边框区B2可以设置第一隔离坝和第二隔离坝，第一隔离坝和第二隔离坝可以沿着平行于显示区边缘的方向延伸，形成环绕显示区AA的环形结构，显示区边缘是显示区靠近绑定区B1或边框区B2一侧的边缘。

在一些示例中，如图2所示，显示区AA可以至少包括多个子像素PX、多条栅线Gate以及多条数据线Data。多条栅线Gate可以沿第一方向X延伸，多条数据线Data可以沿第二方向Y延伸。多条栅线Gate和多条数据线Data在衬底基板上的正投影交叉形成多个子像素区，每个子像素区内设置一个子像素PX。多条数据线Data与多个子像素PX电连接，多条数据线Data可以被配置为向多个子像素PX提供数据信号。多条数据线Data可以延伸至绑定区B1。多条栅线Gate与多个子像素PX电连接，多条栅线Gate可以被配置为向多个子像素PX提供栅极控制信号。在一些示例中，栅极控制信号可以包括扫描信号和发光控制信号。

在一些示例中，如图2所示，第一方向X可以是显示区AA中栅线Gate的延伸方向(行方向)，第二方向Y可以是显示区AA中数据线Data的延伸方向(列方向)。第一方向X和第二方向Y可以相交，示例性地，第一方向X和第二方向Y可以相互垂直。

在一些示例中，显示区AA的一个像素单元可以包括三个子像素，三个子像素分别为红色子像素、绿色子像素和蓝色子像素。然而，本实施例对此并不限定。在一些示例中，一个像素单元可以包括四个子像素，四个子像素分别为红色子像素、绿色子像素、蓝色子像素和白色子像素。

在一些示例中，子像素的形状可以是矩形、菱形、五边形或六边形。一个像素单元包括三个子像素时，三个子像素可以采用水平并列、竖直并列或品字方式排列；一个像素单元包括四个子像素时，四个子像素可以采用水平并列、竖直并列或正方形方式排列。然而，本实施例对此并不限定。

在一些示例中，一个子像素可以包括：像素驱动电路以及与像素驱动电路电连接的发光元件。像素驱动电路可以包括多个晶体管和至少一个电容，例如，像素驱动电路可以为3T1C(即3个晶体管和1个电容)结构、7T1C(即7个晶体管和1个电容)结构、5T1C(即5个晶体管和1个电容)结构、8T1C(即8个晶体管和1个电容)结构或者8T2C(即8个晶体管和2个电容)结构等。

在一些示例中，发光元件可以是发光二极管(LED，Light Emitting Diode)、有机发光二极管(OLED，Organic Light Emitting Diode)、量子点发光二极管(QLED，QuantumDot Light Emitting Diodes)、微LED(包括：mini-LED或micro-LED)等中的任一者。例如，发光元件可以为OLED，发光元件在其对应的像素驱动电路的驱动下可以发出红光、绿光、蓝光、或者白光等。发光元件发光的颜色可根据需要而定。在一些示例中，发光元件可以包括：第一电极、第二电极以及位于第一电极和第二电极之间的有机发光层。发光元件的第一电极可以与对应的像素驱动电路电连接。然而，本实施例对此并不限定。

图3A为一种像素驱动电路的结构示意图。图3A是以8T1C为例进行说明的。如图3A所示，像素驱动电路可以与11个信号线(数据线Data、第一扫描线Gate1、第二扫描线Gate2、第一复位线Reset1、第二复位线Reset2、发光线E、第一初始信号线INIT1、第二初始信号线INIT2、第三初始信号线INIT3、第一电源线VDD和第二电源线VSS)连接。其中，栅线包括：第一扫描线Gate1、第二扫描线Gate2、第一复位线Reset1、第二复位线Reset2、发光线E。

在示例性实施方式中，如图3A所示，第一晶体管M1的控制极与第一复位线Reset1连接，第一晶体管M1的第一极与第一初始信号线INIT1连接，第一晶体管的第二极与第三节点N3连接。第二晶体管M2的控制极与第二扫描线Gate2连接，第二晶体管M2的第一极与第一节点N1连接，第二晶体管M2的第二极与第三节点N3连接。第三晶体管M3的控制极与第一节点N1连接，第三晶体管M3的第一极与第二节点N2连接，第三晶体管M3的第二极与第三节点N3连接。第四晶体管M4的控制极与第一扫描线Gate1连接，第四晶体管M4的第一极与数据线Data连接，第四晶体管M4的第二极与第二节点N2连接。第五晶体管M5的控制极与发光线E连接，第五晶体管M5的第一极与第一电源线VDD连接，第五晶体管M5的第二极与第二节点N2连接。第六晶体管M6的控制极与发光线E连接，第六晶体管M6的第一极与第三节点N3连接，第六晶体管M6的第二极与第四节点N4连接。第七晶体管M7的控制极与第二复位线Reset2连接，第七晶体管M7的第一极与第二初始信号线INIT2连接，第七晶体管M7的第二极与第四节点N4连接。第八晶体管M8的控制极与第二复位线Reset2连接，第八晶体管M8的第一极与第三初始信号线INIT3连接，第八晶体管M8的第二极与第二节点N2连接，电容C的第一端与第一电源线VDD连接，电容C的第二端与第一节点N1连接。

在示例性实施方式中，发光器件的第一电极与第四节点N4电连接，发光器件的第二电极与第二电源线VSS连接，

在示例性实施方式中，第二电源线VSS的信号为低电平信号，第一电源线VDD的信号为持续提供高电平信号。

按照晶体管的特性区分可以将晶体管分为N型晶体管和P型晶体管。当晶体管为P型晶体管时，开启电压为低电平电压(例如，0V、-5V、-10V或其它合适的电压)，关闭电压为高电平电压(例如，5V、10V或其它合适的电压)。当晶体管为N型晶体管时，开启电压为高电平电压(例如，5V、10V或其它合适的电压)，关闭电压为低电平电压(例如，0V、-5V、-10V或其它合适的电压)。

在示例性实施方式中，第一晶体管M1到第八晶体管M8可以是P型晶体管，或者可以是N型晶体管。像素驱动电路中采用相同类型的晶体管可以简化工艺流程，减少显示面板的工艺难度，提高产品的良率。在一些可能的实现方式中，第一晶体管M1到第八晶体管M8可以包括P型晶体管和N型晶体管。

在示例性实施方式中，第一晶体管M1到第八晶体管M8可以采用低温多晶硅薄膜晶体管，或者可以采用氧化物薄膜晶体管，或者可以采用低温多晶硅薄膜晶体管和氧化物薄膜晶体管。低温多晶硅薄膜晶体管的有源层采用低温多晶硅(Low Temperature Poly-Silicon，简称LTPS)，氧化物薄膜晶体管的有源层采用氧化物半导体(Oxide)。低温多晶硅薄膜晶体管具有迁移率高、充电快等优点，氧化物薄膜晶体管具有漏电流低等优点，将低温多晶硅薄膜晶体管和氧化物薄膜晶体管集成在一个显示基板上，形成低温多晶氧化物(LowTemperature Polycrystalline Oxide，简称LTPO)显示基板，可以利用两者的优势，可以实现低频驱动，可以降低功耗，可以提高显示品质。

在示例性实施方式中，如图3A所示，第二晶体管M2可以为N型晶体管，第一晶体管M1、第三晶体管M3至第八晶体管M8可以为P型晶体管。

图3B为一种图3A提供的像素驱动电路的工作过程。在示例性实施方式中，像素驱动电路的工作过程可以包括：

第一阶段P1，称为第一复位阶段，第二复位线Reset2的信号为低电平信号，第一复位线Reset1、第一扫描线Gate1、第二扫描线Gate2和发光线E的信号为高电平信号。第二复位线Reset2的信号为低电平信号，使第七晶体管M7和第八晶体管M8导通，第二初始信号线INIT2的信号提供至第四节点N4，对发光器件L的第一电极进行初始化(复位)，清除发光器件L的第一电极中原有电荷。第三初始信号线INIT3的信号提供至第二节点N2，对第二节点N2进行初始化(复位)，清除第二节点N2中原有电荷，此阶段，第三晶体管M3导通。第二扫描线Gate2的信号为高电平信号，第二晶体管M2导通。第二节点N2的信号提供至第一节点N1和第三节点N3中，第一节点N1和第三节点N3进行了初始化，第一复位线Reset1、第一扫描线Gate1和发光线E的信号为高电平信号，第一晶体管M1、第四晶体管M4、第五晶体管M5、第六晶体管M6断开。此阶段，发光器件L不发光。

第二阶段P2、称为第二复位阶段，第一复位线Reset1的信号为低电平信号，第二复位线Reset2、第一扫描线Gate1、第二扫描线Gate2和发光线E的信号为高电平信号。第一复位线Reset1的信号为低电平信号，使第一晶体管M1，第一初始信号线INIT1的信号提供至第三节点N3，对第三节点N3再次进行初始化(复位)，清除第三节点N3中原有电荷。此阶段，第三晶体管M3持续导通。第二扫描线Gate2的信号为高电平信号，第二晶体管M2导通。第三节点N3提供至第一节点N1中，持续对第一节点N1进行初始化，第二复位线Reset2、第一扫描线Gate1和发光线E的信号为高电平信号，第四晶体管M4、第五晶体管M5、第六晶体管M6、第七晶体管M7和第八晶体管M8断开。此阶段，发光器件L不发光。

第三阶段P3、称为数据写入阶段或者阈值补偿阶段，第一扫描线Gate1的信号为低电平信号，第一复位线Reset1、第二复位线Reset2、第二扫描线Gate2和发光线E的信号为高电平信号。数据线Data输出数据电压。此阶段，第三晶体管M3持续导通。第一扫描线Gate1的信号为低电平信号使第四晶体管M4导通。第二扫描线Gate2的信号为高电平信号，第二晶体管M2导通。数据线Data输出的数据电压经过导通的第四晶体管M4、第二节点N2、导通的第三晶体管M3、第三节点N3、导通的第二晶体管M2提供至第一节点N1，并将数据线Data输出的数据电压与第三晶体管M3的阈值电压之差充入电容C，电容C的第二端(第一节点N1)的电压为Vd-|Vth|，Vd为数据线Data输出的数据电压，Vth为第三晶体管M3的阈值电压。第一复位线Reset1、第二复位线Reset2和发光线E的信号为高电平信号，第一晶体管M1、第五晶体管M5、第六晶体管M6、第七晶体管M7和第八晶体管M8断开。此阶段，发光器件L不发光。

第四阶段P4、称为持续补偿阶段，第一复位线Reset1、第二复位线Reset2、第一扫描线Gate1、第二扫描线Gate2和发光线E的信号为高电平信号。第二扫描线Gate2的信号为高电平信号，第二晶体管M2持续导通，第一扫描线Gate1、第一复位线Reset1、第二复位线Reset2和发光线E的信号为高电平信号，第一晶体管M1、第四晶体管M4、第五晶体管M5、第六晶体管M6、第七晶体管M7和第八晶体管M8断开。虽然数据线Data的信号停止写入，但是第二节点N2仍通过导通的第三晶体管M3、第三节点N3、导通的第二晶体管M2提供至第一节点N1，对第三晶体管M3的阈值电压持续地进行补偿。

第五阶段P5、称为偏置阶段，第二扫描线Gate2和第二复位线Reset2的信号为低电平信号，第一复位线Reset1、第一扫描线Gate1和发光线E的信号为高电平信号。第二扫描线Gate2的信号为低电平信号，第一扫描线Gate1、第一复位线Reset1和发光线E的信号为高电平信号，第一晶体管M1、第二晶体管M2、第四晶体管M4、第五晶体管M5、第六晶体管M6均断开。第二复位线Reset2的信号为低电平信号，第七晶体管M7和第八晶体管M8导通，第三初始信号线INIT3的信号写入第二节点N2和第三节点N3、第二初始信号线INIT2的信号写入第四节点N3，此阶段，第三晶体管M3处于偏置状态，发光器件L不发光。

第六阶段P6、称为发光阶段，发光线E和第二扫描线Gate2的信号为低电平信号，第一复位线Reset1、第二复位线Reset2和第一扫描线Gate1的信号为高电平信号。发光信号线E的信号为低电平信号，使第五晶体管M5和第六晶体管M6导通，第一电源线VDD输出的电源电压通过导通的第五晶体管M5、第三晶体管M3和第六晶体管M6向发光器件L的第一电极提供驱动电压，驱动发光器件L发光。

在像素驱动电路驱动过程中，流过第三晶体管M3(驱动晶体管)的驱动电流由其栅电极和第一极之间的电压差决定。由于第一节点N1的电压为Vdata-|Vth|，因而第三晶体管M3的驱动电流为：

I＝K*(Vgs-Vth)²＝K*[(Vdd-Vd+|Vth|)-Vth]²＝K*[(Vdd-Vd]²

其中，I为流过第三晶体管M3的驱动电流，也就是驱动发光器件L的驱动电流，K为常数，Vgs为第三晶体管M3的栅电极和第一极之间的电压差，Vth为第三晶体管M3的阈值电压，Vd为数据线D输出的数据电压，Vdd为第一电源线VDD输出的电源电压。

由上述电流公式的推导结果可以看出，在发光阶段，第三晶体管M3的驱动电流已经不受第三晶体管M3的阈值电压的影响，从而消除了第三晶体管M3的阈值电压对驱动电流的影响，可以保证显示产品的显示亮度均匀，提升了整个显示产品的显示效果。

随着显示技术的成熟，越来越多的显示产品使用LTPO显示基板，尤其游戏类显示产品。市场对显示产品的高刷新率以及变频的要求越来越迫切。

图4为一个显示帧内的信号时序图。如图4所示，在一个显示帧内包括：多个变频单元，每个变频单元内像素驱动电路驱动发光器件发光一次，显示产品可以通过增加每个显示帧内包含变频单元的数量，从而实现显示产品不同频率的切换。图4是以一个显示帧内包括三个变频单元为例进行说明的。如图4所示，在每个变频单元中发光占空比和阳极有效复位次数是一样的，其中，阳极有效复位次数指的将发光器件的第一电极的信号从第一信号变为第二初始信号线的信号的次数，虽然图4中在第二复位信号线Reset2在一个变频单元中有两次为有效电平信号，即第二初始信号线INIT2两次将发光器件的第一电极复位，但是，第二初始信号线INIT2第一次将发光器件的第一电极复位时，发光器件的第一电极的信号是从第一信号变为第二初始信号线的信号，可以称为一次阳极有效复位，而第二初始信号线INIT2第二次将发光器件的第一电极复位时，发光器件的第一电极的信号没有发生变化，仍保持第二初始信号线的信号，此次并不可以称为阳极有效复位，因此，每个变频单元中，只有阳极有效复位次数为一次。

在示例性实施方式中，以阳极有效复位的频率为360Hz为例，当每一显示帧包括三个变频单元时，显示帧的刷新频率可以满足120Hz，当每一显示帧包括四个变频单元时，显示帧的刷新频率可以满足90Hz。因此，能被360整除的刷新频率(例如120Hz/90Hz/72Hz/60HZ/45HZ/40HZ/36Hz/30Hz/20Hz/10Hz/1Hz)都可以切换。同理，当阳极有效复位的频率为240Hz时，能被240整除的刷新频率都可以切换。本公开对此不做任何限定。

图5为实现阳极有效复位的信号的开启示意图。图5是以第一显示帧至第三显示帧，且每一显示帧包括三个变频单元为例进行说明的。图5中的横坐标为扫描时间，其中，ti指的是第二复位信号线为有效电平信号的时刻。图5中的纵坐标第二复位信号线条数，图5是以18条第二复位信号线G1至G18为例说明的。图5表格中的1、2、3分别代表一个显示帧内第一个变频单元、第二个变频单元和第三个变频单元中第二复位信号线Reset2第一次为有效电平信号时的信号脉冲，下文称1为第一脉冲信号，2为第二脉冲信号，3为第三脉冲信号。如图5所示，相邻两个显示帧之间包括消隐区，图5是以消隐区的时长为2t，第一个消隐区包括t19和t20，第二个消隐区包括：t39和t40为例进行说明的。

在示例性实施方式中，消隐区是指一段虚拟的时间段，用于适应显示驱动时序和信号传输，消隐区还会被称为“前后摆线时间段”或者“同步脉冲时间段”。

如图5所示，从横向来看，第一条第二复位信号线G1在t1、t21、t41的信号为第一脉冲信号，在t7、t27、t47的信号为第二脉冲信号，在第t13、t33、t53的信号为第三脉冲信号，其他第二复位信号线依次类推。

如图5所示，从纵向来看，以t13为例，在t13，第一条第二复位信号线的信号为第三脉冲信号，第七条第二复位信号线的信号为第二脉冲信号，第十三条复位信号线的信号为第一脉冲信号，即在t13，第一条第二复位信号线、第七条第二复位信号线和第十三条复位信号线同时导通。第二复位信号线导通时，第二初始信号线向第四节点提供初始信号，也就是说，在t13，第一条第二复位信号线、第七条第二复位信号线和第十三条复位信号线所连接子像素中的第二初始信号线向第四节点提供初始信号，以对第四节点进行有效复位。其余时间依次类推。

如图5所示，当第一脉冲信号第一次扫描完成后，显示基板进入第一个消隐区(t19和t20)，在t19，第七条第二复位信号线G7和第十三条第二复位信号线G13同时导通，在t20，第八条第二复位信号线G8和第十四条第二复位信号线G14同时导通。在第二脉冲信号第一次扫描完成后，在t25，第五条第二复位信号线G5和第十三条第二复位信号线G13同时导通，在t26，第六条第二复位信号线G6和第十四条第二复位信号线G14同时导通，在第三脉冲信号第一次扫描完成后，在t31，第五条第二复位信号线G5和第十一条第二复位信号线G11同时导通，在t32，第六条第二复位信号线G6和第十二条第二复位信号线G12同时导通，依次类推，当第一脉冲信号第二次扫描完成后，显示基板进入第二个消隐区(t39和t40)，在t39，第七条第二复位信号线G7和第十三条第二复位信号线G13同时导通，在t40，第八条第二复位信号线G8和第十四条第二复位信号线G14同时导通。在第二脉冲信号第二次扫描完成后，在t45，第五条第二复位信号线G5和第十三条第二复位信号线G13同时导通，在t46，第六条第二复位信号线G6和第十四条第二复位信号线G14同时导通，在第三脉冲信号第二次扫描完成后，在t51，第五条第二复位信号线G5和第十一条第二复位信号线G11同时导通，在t52，第六条第二复位信号线G6和第十二条第二复位信号线G12同时导通。

如图5所示，显示基板上除了第一显示帧和上边几个时间之外的显示帧的其他时间均有三条第二复位信号线同时导通。图4的信号的时序会造成消隐区和显示帧同时导通的第二复位信号线的行数的差异，即在显示帧同时导通的第二复位信号线的行数为三行，在消隐区同时导通的第二复位信号线的行数为两行。

如图5所示，三条第二复位信号线同时导通时，导通的三条第二复位信号的条数K1、K2和K3分别满足，1≤K1≤6，7≤K2≤12，13≤K3≤18。若将显示基板的显示区沿列方向均匀划分三个区域，分别包括第一显示子区至第三显示子区。其中，第一显示子区包括第一行子像素至第六行子像素，第二显示子区包括第七行子像素至第十二行子像素，第三显示子区包括：第十三行子像素至第十八行子像素，也就是说，导通的三条第二复位信号线分别位于第一显示子区、第二显示子区和第三显示子区，也就是说，同时进行阳极有效复位的三条第二初始信号线分别位于第一显示子区、第二显示子区和第三显示子区。

如图5所示，两条第二复位信号线同时导通时，导通的两条第二复位信号线分别位于第一显示子区和第二显示子区，或者分别位于第二显示子区和第三显示子区，也就是说，同时进行阳极有效复位的两条第二初始信号线分别位于第一显示子区和第二显示子区，或者分别位于第二显示子区和第三显示子区，或者分别位于第一显示子区和第三显示子区。

一种显示基板还设置有第二初始供电线，第二初始供电线与位于显示区的所有第二初始信号线电连接，被配置为第二初始信号线提供初始信号。根据图4和图5可知，显示基板在显示帧的部分时间同时导通的第二复位信号线的行数为三行，则意味着第二初始供电线的负载为三行子像素的第四节点的电容的总和，在消隐区同时导通的第二复位信号线的行数为两行，则意味着第二初始供电线的负载为两行子像素的第四节点的电容的总和。由于在显示帧和消隐区，第二初始供电线的负载不同，造成显示帧显示的子像素的第四节点的电位高于消隐区显示的子像素第四节点的电位，使得消隐区显示的子像素的发光器件的启亮速度偏慢，显示效果偏暗。而根据图5的分析可知，同时导通的第二复位信号线的行数为两行的时间所显示的子像素大致位于显示基板的三分之一和三分之二处，即显示基板的三分之一和三分之二处较显示基板的其他部分偏暗，其余区域偏亮，进而形成了显示分屏，造成了显示基板的显示效果不佳。图4和图5的分析是以一个显示帧包括三个变频单元，显示屏效果为三分屏为例进行说明的，当一个显示帧包括四个变频单元时，则是显示基板的四分之一、四分之二和四分之三处较暗，显示屏效果为四分屏。

图6为本公开实施例提供的显示基板的结构示意图。如图6所示，本公开实施例提供的显示基板具有显示区AA和非显示区，显示区AA设置有阵列排布的子像素PX和多条第一信号线S1，子像素包括：像素驱动电路和发光器件，非显示区设置有第一供电线SL-1至第N供电线SL-N，第一信号线至少部分沿第一方向X延伸，第一供电线SL-1至第N供电线SL-N中的任一供电线至少部分沿第二方向Y延伸，第一方向X和第二方向Y相交。其中，第一信号线与像素驱动电路或者发光器件电连接，被配置为向像素驱动电路或者发光器件提供初始信号。

如图6所示，显示区AA被划分为M个沿第二方向排布的显示子区R1至RM，位于同一显示子区中的第一信号线连接同一供电线，至少两个显示子区中的第一信号线连接不同供电线，M，N≥2。

在示例性实施方式中，像素驱动电路可以为图3A提供的像素驱动电路。

在示例性实施方式中，如图6所示，非显示区包括：位于所述显示区一侧的绑定区B1以及位于显示区AA其他侧的边框区B2，

本公开实施例提供的显示基板，具有显示区和非显示区，显示区设置有阵列排布的子像素和多条第一信号线，非显示区设置有第一供电线至第N供电线，第一信号线至少部分沿第一方向延伸，第一供电线至第N供电线中的任一供电线至少部分沿第二方向延伸，第一信号线与子像素电连接，被配置为向子像素提供初始信号；显示区被划分为M个沿第二方向排布的显示子区，位于同一显示子区中的第一信号线连接同一供电线，至少两个显示子区中的第一信号线连接不同供电线，M，N≥2，本公开通过设置第一供电线至第N供电线，位于同一显示子区中的第一信号线连接同一供电线，至少两个显示子区中的第一信号线连接不同供电线，可以减少任一供电线在显示帧和消隐区的负载差异，可以提升显示基板的显示效果。

在示例性实施方式中，显示区设置有沿第一方向延伸的多条第一初始信号线和多条第二初始信号线，子像素包括：像素驱动电路和发光器件，像素驱动电路包括：驱动晶体管，发光器件包括：第一电极，第一初始信号线被配置为驱动晶体管的源漏电极中的其中一个电极提供初始信号，第二初始信号线被配置为向发光器件的第一电极提供初始信号。第一信号线包括第一初始信号线和第二初始信号线中的任一条。

在示例性实施方式中，显示区设置有沿第一方向延伸的多条第一初始信号线、多条第二初始信号线和多条第三初始信号线，像素驱动电路包括：驱动晶体管，发光器件包括：第一电极，第一初始信号线被配置为驱动晶体管的源漏电极中的其中一个电极提供初始信号，第二初始信号线被配置为向发光器件的第一电极提供初始信号，第三初始信号线被配置为向驱动晶体管的源漏电极中的另一个电极提供初始信号。第一信号线包括第一初始信号线、第二初始信号线和第三初始信号线中的任一条。

图7为一种示例性实施方式提供的显示基板的结构示意图一，图8为一种示例性实施方式提供的显示基板的结构示意图二。图7和图8是以第一信号线为第二初始信号线INIT2为例进行说明的。

在示例性实施方式中，如图7和图8所示，M＝K或者2K-1，K为目标时长内第二初始信号线对发光器件的第一电极进行有效初始化的次数，有效初始化指的是第二初始信号线将发光器件的第一电极从第一信号调整至第二信号，第一信号的电压值不同于第二信号的电压值，第二信号为第二初始信号线传输的信号，目标时长等于一个显示帧的时长，图7是以M＝K＝3为例，图8是以K＝3，且M＝2K-1＝5为例进行说明的。

在示例性实施方式中，如图7所示，当M＝K时，第m显示子区包括：第(m-1)*X/K+1行子像素至m*X/K行子像素，1≤m≤M，X为显示区包括的子像素的总行数，即对显示区进行均匀划分。示例性地，以X＝18，K＝3为例，显示区包括三个显示子区，第一显示子区包括第一行子像素至第六行子像素，第二显示子区包括：第七行子像素至第十二行子像素，第三显示子区包括第十三行子像素至第十八行子像素。

在示例性实施方式中，如图7所示，当M＝K时，N＝M，第n显示子区的第二初始信号线与第n供电线电连接，1≤n≤N；第一供电线至第N供电线的信号的电压值相同。示例性地，第一显示子区R1的第二初始信号线INIT2与第一供电线SL-1电连接，第二显示子区R2的第二初始信号线INIT2与第二供电线SL-2电连接，第三显示子区R3的第二初始信号线INIT2与第三供电线SL-3电连接。

根据图4和图5的分析可知，任一时间，同时导通的多条第二复位信号线位于不同的显示子区，即同时进行阳极有效复位的多条第二初始信号线位于不同的显示子区。图7通过设置不同显示子区的第二初始信号线连接不同供电线，可以使得在任一时间，同时导通的多条第二初始信号线分别连接不同的供电线，即任一供电线在任一时刻的负载均为一条第二初始信号线。

在示例性实施方式中，图9为图7提供的显示基板中任一供电线在显示帧的负载示意图，图10为图7提供的显示基板中任一供电线在消隐区的负载示意图。如图9和图10所示，图7所示的显示基板中第二供电线SL-2和第三供电线SL-3在显示帧和消隐区的任一时刻的负载均为一条第二初始信号线INIT2，第一供电线SL-1在显示帧的任一时刻的负载为一条第二初始信号线INIT2，在消隐区的任一时刻没有负载，也就是说，在消隐区第一显示子区中没有一条第二初始信号线会对子像素中的发光器件的第一电极进行复位，因此，第一供电线SL-1在显示帧和消隐区的差异不会影响到显示效果，图7提供的显示基板可以使得位于所有子像素行的任一子像素的第四节点的信号大致相同，任一发光器件的第一电极的复位程度一致，从而消除分屏处的暗带，消除分屏不良，提升了显示基板的显示效果。

在示例性实施方式中，位于不同显示子区的第二初始信号线相互独立，互不影响。第一供电线至第N供电线在显示基板的绑定区可以合并为一根总线，这样可以节省芯片引脚的数量，或者可以为三个独立的信号线。

在示例性实施方式中，如图8所示，相邻两个显示帧之间包括消隐区。第一子像素组至第K-1子像素组分别位于不同显示子区。第a子像素组包括：第(X*a/K)-Y+1行子像素至(X*a/K)+Y行子像素，X为显示区包括的子像素的总行数，Y为在消隐区的时长与一行子像素显示的时长的比值。示例性地，以X＝18，Y＝2，K＝3为例进行说明，第一子像素组包括：第五行子像素至第八行子像素，第二子像素组包括：第十一行子像素至第十四行子像素，其中，第一子像素组大致位于显示基板的三分之一处，第二子像素组大致位于显示基板的三分之二处。第一子像素组至第K-1子像素组中包括的子像素为如图4和图5中同时导通的第二复位信号线的行数为两行的所有时间中信号为有效电平信号的第二复位信号线(G5至G8、G11至G14)所连接的子像素的组合。

在示例性实施方式中，当M＝2K-1时，第2a显示子区包括：第a个子像素组，第一显示子区包括：第一行子像素至第(X/K)-Y+1行子像素，第2K-1显示子区包括：第(X*(K-1)/K)+Y+1行子像素第X行子像素，第b显示子区包括：第(X*(b-1)/2*K)+Y+1行子像素至(X*(b+1)/2*K)-Y行子像素。示例性地，当X＝18，K＝3，Y＝2时，显示区包括五个显示子区，第一显示子区包括：第一行子像素至第四行子像素，第二显示子区包括：第五行子像素至第八行子像素，第三显示子区包括：第九行子像素至第十行子像素，第四显示子区包括：第十一行子像素至第十四行子像素，第五显示子区包括：第十五行子像素至第十八行子像素。

在示例性实施方式中，如图8所示，当M＝2K-1时，第奇数个显示子区的第二初始信号线INIT2与第一供电线SL-1电连接，第偶数个显示子区的第二初始信号线INIT2与第二供电线SL-1电连接；第一供电线SL-1的信号的电压值小于第二供电线SL-1的信号的电压值。

图8提供的显示基板通过对第一供电线SL-1的信号的电压值和第二供电线SL-2的信号的电压值进行差异化设置可以在对第偶数个显示子区的子像素的第四节点的复位程度进行补偿，使得对第四节点进行复位后第偶数个显示子区的子像素的第四节点的信号与对第四节点进行复位后第奇数个显示子区的子像素的第四节点的信号相同，从而消除分屏处的暗带，避免分屏不良，提升了显示基板的显示效果。

在示例性实施方式中，如图6至图8所示，第一供电线SL-1至第N供电线SL-N中的任一供电线的数量为两条，且分别位于显示区的相对设置的两侧。

在示例性实施方式中，如图6至图8所示，显示区还设置有多条第一初始连接线(图中未示出)、多条第二初始连接线CL2和多条第三初始连接线(图中未示出)；第一初始连接线、第二初始连接线CL2和第三初始连接线中的任一连接线至少部分沿第二方向Y延伸。

在示例性实施方式中，位于不同显示子区的第一初始连接线间隔设置，位于不同显示子区的第二初始连接线CL2间隔设置，位于不同显示子区的第三初始连接线间隔设置。

在示例性实施方式中，位于同一显示子区的第一初始连接线和第一初始信号线呈网状结构，且相互电连接。位于同一显示子区的第一初始连接线和第一初始信号线呈网状结构可以保证显示基板的显示均一性。

在示例性实施方式中，位于同一显示子区的第二初始连接线和第二初始信号线呈网状结构，且相互电连接。位于同一显示子区的第二初始连接线和第二初始信号线呈网状结构可以保证显示基板的显示均一性。

在示例性实施方式中，位于同一显示子区的第三初始连接线和第三初始信号线呈网状结构，且相互电连接。位于同一显示子区的第二初始连接线和第二初始信号线呈网状结构可以保证显示基板的显示均一性。

图11为图7提供的显示基板中第一显示子区与第一供电线的连接示意图，图12为图7提供的显示基板中第二显示子区与第二供电线的连接示意图，图13为图7提供的显示基板中第三显示子区与第三供电线的连接示意图，图14为图8提供的显示基板中第奇数个显示子区与第一供电线的连接示意图，图15为图8提供的显示基板中第偶数个显示子区与第二供电线的连接示意图。如图11至图15所示，非显示区还设置有：至少部分沿第二方向Y延伸的第一初始供电线INITL1和第三初始供电线INITL3，第一初始供电线INITL1与位于所有子显示区的第一初始信号线INIT1连接，第三初始供电线INITL3与位于所有子显示区的第三初始信号线INIT3连接。

在示例性实施方式中，第一供电线至所述第N供电线、第一初始供电线和第三初始供电线中的任一供电线可以位于边框区和绑定区。

在示例性实施方式中，第一初始供电线INITL1的数量为两条，且分别位于显示区的相对设置的两侧。

在示例性实施方式中，第三初始供电线INITL3的数量为两条，且分别位于显示区的相对设置的两侧。

在示例性实施方式中，如图11至图15所示，位于显示区的同一侧的第一供电线SL-1至第N供电线SL-N、第一初始供电线INITL1和第三初始供电线INITL3沿第一方向X排布。第一供电线SL-1至第N供电线SL-N、第一初始供电线INITL1和第三初始供电线INITL3的设置顺序可以为任意顺序本公开对此不做任何限定。

在示例性实施方式中，显示基板可以包括：基底以及设置在基底上的驱动结构层，驱动结构层包括：像素驱动电路、第一初始信号线、第二初始信号线、第三初始信号线、第一供电线至第N供电线、第一初始供电线和第三初始供电线；

在示例性实施方式中，第一供电线至第N供电线中的任一供电线与第一初始供电线和第三初始供电线同层设置，且位于第一初始信号线、第二初始信号线和第三初始信号线中的任一信号线远离基底的一侧。

当显示基板为LTPO显示基板，驱动结构层可以包括：依次叠设在基底上的遮光层、第一绝缘层、第一半导体层、第二绝缘层、第一导电层、第三绝缘层、第二导电层、第四绝缘层。第二半导体层、第五绝缘层、第四导电层、第六绝缘层、第五导电层、第七绝缘层和平坦层。

像素驱动电路包括至少一个低温多晶硅晶体管和至少一个金属氧化物晶体管，低温多晶硅晶体管的控制极所连接的信号线称为第一栅线，以图3A为例，第一栅线可以包括第一扫描线、第一复位线、第二复位线和发光线，金属氧化物晶体管的控制极所连接的信号线称为第二栅线，以图3A为例，第二栅线可以包括第二扫描线。其中，第一栅线可以为单层结构，第二栅线可以为双层结构。

在示例性实施方式中，第一初始信号线、第二初始信号线和第三初始信号线中的任一信号线可以位于遮光层、第三导电层或第四导电层中的任一膜层。

在示例性实施方式中，低温多晶硅晶体管的有源层可以位于第一半导体层。

在示例性实施方式中，第一栅线以及电容的其中一个极板可以位于第一导电层。

在示例性实施方式中，电容的另一个极板以及第二栅线的其中一个膜层可以位于第二导电层。

在示例性实施方式中，第二栅线的另一个膜层可以位于第三导电层。

在示例性实施方式中，像素驱动电路中所有晶体管的第一极和第二极可以位于第四导电层。

在示例性实施方式中，数据信号线、第一电源线、第一初始连接线、第二初始连接线和第三初始连接线中的任一信号线可以位于第四导电层和第五导电层中的至少一个膜层。

在一些示例中，基底可以为刚性基底，例如玻璃基底。然而，本实施例对此并不限定。例如，基底可以为柔性基底，例如由树脂等绝缘材料制备。另外，基底可以为单层结构或多层结构。当基底为多层结构时，例如氮化硅、氧化硅和氮氧化硅的无机材料可以以单层或多层置于多个层之间。

在示例性实施方式中，如图11至图15所示，第一供电线至第N供电线中的任一供电线与第一初始供电线和第三初始供电线可以位于第五导电层。

在示例性实施方式中，显示基板还可以包括：发光结构层、封装结构层以及封装盖板。在一些可能的实现方式中，显示基板可以包括其它膜层，如隔垫柱、触控结构层等，本公开在此不做限定。

在示例性实施方式中，发光结构层可以包括阳极层、像素定义层、有机发光层和第二电极。阳极层可以包括发光元件的第一电极，阳极可以设置在驱动结构层的平坦层上，通过平坦层上开设的过孔与像素驱动电路的晶体管电连接；像素定义层设置在阳极层和平坦层上，像素定义层上设置有像素开口，像素开口暴露出第一电极的至少部分表面；有机发光层至少部分设置在像素开口内，有机发光层与第一电极连接；第二电极设置在有机发光层上，第二电极与有机发光层连接；有机发光层在第一电极和第二电极驱动下出射相应颜色的光线。

在示例性实施方式中，封装结构层可以包括叠设的第一封装层、第二封装层和第三封装层，第一封装层和第三封装层可采用无机材料，第二封装层可采用有机材料，第二封装层设置在第一封装层和第三封装层之间，可以保证外界水汽无法进入发光结构层。

在示例性实施方式中，有机发光层可以至少包括在阳极上叠设的空穴注入层、空穴传输层、发光层和空穴阻挡层。在一些示例中，所有子像素的空穴注入层可以是连接在一起的共通层，所有子像素的空穴传输层可以是连接在一起的共通层，相邻子像素的发光层可以有少量的交叠，或者可以是隔离的，空穴阻挡层可以是连接在一起的共通层。然而，本实施例对此并不限定。

在示例性实施方式中，图16为一种示例性实施方式提供的显示基板的结构示意图。非显示区还设置有至少一条第二信号线S2；第二信号线S2分别与位于显示区两侧的两条第一初始供电线INITL1和位于显示区的第一初始连接线CL1电连接，或者位于显示区两侧的两条第三初始供电线INITL3和位于显示区的第三初始连接线CL3电连接。其中，第二信号线S2位于绑定区B1。

如图3B所示，第三初始信号线INIT3的信号会在发光阶段之前写入第三节点N3，在发光阶段之后，第三节点N3迅速拉动第四节点N4的电位上升，从而使得发光器件发光，因此，在显示基板的显示画面为低灰阶低亮度时，第三初始信号线INIT3的信号的电压值的大小会直接影响发光器件起亮的速度，第三初始信号线INIT3的信号的电压值越大，发光器件起亮越快，反之，第三初始信号线INIT3的信号的电压值越小，发光器件起亮越慢。因此，如果第三初始信号线INIT3发生波动的话，就会很容易引起低灰阶亮度产生偏差。而对于没有设置第二信号线S2的显示基板来说，第三初始信号线的第三初始信号是从显示基板的两侧向显示区输入的，而在显示基板内的其他信号的跳变耦合影响下，位于显示基板的中间和两侧的子像素的第三节点N3的复位程度可能不同，位于显示基板的中间的子像素的第三节点N3的复位程度较小，位于显示基板两侧的子像素的第三节点N3的复位程度较大，使得显示基板存在中间偏亮，两侧偏暗，显示效果不佳的问题。而本公开中第二信号线S2的设置，使得第三初始信号不仅可以从显示基板的两侧向显示区输入，还可以从显示基板的中间向显示区输出，可以提升第三初始供电线的负载能力和稳定性，减小位于显示基板的两侧和中间的子像素的第三节点的复位程度的差异，消除了显示基板的两侧和中间的亮度差异问题，提升了显示基板的显示效果。

在示例性实施方式中，图17为一种示例性实施方式提供的绑定区的结构示意图，如图17所示，非显示区还包括设置在绑定区远离显示区一侧的测试引脚组51。

如图17所示，第二信号线可以包括：第一连接段L1、第二连接段L2、第三连接段L3、第四连接段L4、第五连接段L5、第六连接段L6和第七连接段L7。其中，第一连接段L1、第三连接段L3和第七连接段L7中的任一连接段至少部分沿第一方向X延伸，第二连接段L2、第四连接段L4、第五连接段L5和第六连接段L6中的任一连接段至少部分沿第二方向Y延伸。图18是以第二信号线与位于显示区两侧的两条第三初始供电线INITL3和位于显示区的第三初始连接线CL3电连接为例进行说明的。

在第二信号线分别与位于显示区两侧的两条第一初始供电线和位于显示区的第一初始连接线电连接的状态下，第一连接段L1的一端与其中一条第一初始供电线的一端电连接，第一连接段L1的另一端与第二连接段L2的中段电连接，第二连接段L2的其中一端与第三连接段L3的一端电连接，第三连接段L3的另一端与第五连接段L5的一端电连接，第四连接段L4的一端与第三连接段L3的中部电连接，第四连接段L4的另一端与第一初始连接线电连接，第五连接段L5的另一端与第六连接段L6的一端电连接，第六连接段L6的另一端与测试引脚组电连接，第七连接段L7的一端与第五连接段L5的中部电连接，第七连接段L7的另一端与另一条第一初始供电线电连接；

在示例性实施方式中，如图17所示，在第二信号线分别与位于显示区AA两侧的两条第三初始供电线和位于显示区的第三初始连接线INITL3电连接的状态下，第一连接段L1的一端与其中一条第三初始供电线的一端电连接，第一连接段L1的另一端与第二连接段L2的中段电连接，第二连接段L2的其中一端与第三连接段L3的一端电连接，第三连接段L3的另一端与第五连接段L5的一端电连接，第四连接段L4的一端与第三连接段L3的中部电连接，第四连接段L4的另一端与第三初始连接线(图中未示出)电连接，第五连接段L5的另一端与第六连接段L6的一端电连接，第六连接段L6的另一端与测试引脚组电连接，第七连接段L7的一端与第五连接段L5的中部电连接，第七连接段L7的另一端与另一条第三初始供电线INITL3电连接。

在示例性实施方式中，非显示区还包括：第一电源线PL1和第二电源线PL2，第一电源线与像素驱动电路电连接，被配置为向像素驱动电路提供电源信号，第二电源线与发光器件的第二电极电连接，被配置为向发光器件的第二电极提供电源信号。

在示例性实施方式中，如图17所示，绑定区B1可以包括：沿着远离显示区的方向依次设置的第一扇出区B111、弯折区B112、第二扇出区B113、第一电路区B114、第三扇出区B115、驱动芯片区B116以及绑定引脚区B10。

在示例性实施方式中，如图17所示，第一扇出区B111可以连接到显示区AA。弯折区B112连接在第一扇出区B111和第二扇出区B112之间，可以配置为使得绑定区B1弯折到显示区AA的背面。第一电路区B114可以至少包括：测试电路组42。测试电路组可以包括多个测试电路，测试电路可以配置为与显示区的多条数据线电连接，向显示区的多条数据线提供测试数据信号。驱动芯片区B116包括驱动芯片引脚组61。驱动芯片引脚组可以与多条数据线电连接，并被配置为与至少一个驱动芯片绑定。例如，每个驱动芯片引脚组可以配置为与一个驱动芯片绑定。图17中省略示意了第一扇出区B111、第二扇出区B113和第三扇出区B115内的扇出走线。图17中示意了若干条测试电路组与绑定引脚组之间的连接线、绑定引脚组与测试引脚组之间的连接线。本实施例对于这些连接线的数目并不限定。

在示例性实施方式中，第一扇出区B111还包括：多组第一扇出走线。多组第一扇出走线可以沿第一方向X排布。每组第一扇出走线可以包括多条第一扇出走线，第一扇出走线可以包括：显示区内的多条数据线在绑定区的数据延伸线。

在示例性实施方式中，如图17所示，绑定区B1可以包括多条第一电源线PL1和多条第二电源线PL2。绑定引脚区B10内的绑定引脚组41可以与两条第二电源线PL2和一条第一电源线PL1电连接，第一电源线PL1在第一方向X上可以位于两条第二电源线PL2之间。第一电源线PL1可以与绑定引脚区B10内的绑定引脚组的第二电源引脚电连接，第二电源线PL2可以与绑定引脚组内的第一电源引脚电连接。

在一些示例中，驱动芯片区B116内的驱动芯片引脚组的数目与绑定引脚区B10内的绑定引脚组的数目可以相同。多个驱动芯片引脚组和多个绑定引脚组可以一一对应连接。驱动芯片引脚组内的引脚可以通过引脚连接线600与对应的绑定引脚组内的引脚电连接。引脚连接线600可以大致沿第二方向Y延伸，且可以沿第一方向X依次排布。例如，驱动芯片引脚组61与绑定引脚组41对应连接。本实施例对此并不限定。

在示例性实施方式中，第一电源线PL1和第二电源线PL2可以位于绑定区B1和边框区B2。

图18为图17中区域A1的放大图，图19为图17中区域A2的放大图，图20为图17中区域A3的放大图。在示例性实施方式中，如图17至图20所示，第一连接段L1、第二连接段L2、第三连接段L3、第五连接段L5、第六连接段L6和第七连接段L7均位于第二扇出区B113远离显示区AA的一侧，第一连接段L1和第七连接段L7位于第三连接段L3远离显示区的一侧，且位于第一电路区B114、第三扇出区B115和驱动芯片区B116中任一区，第二连接段L2和第五连接段L5中的任一连接段至少部分位于第一电路区B114、第三扇出区B115、驱动芯片区B116以及绑定引脚区B10，第六连接段L6位于绑定引脚区B10，第四连接段L4位于第一电路区B114靠近显示区AA的一侧，且至少部分位于第一扇出区B111、弯折区B112和第二扇出区B113。

在示例性实施方式中，如图18至图20所示，第一连接段L1和第七连接段L7在基底上的正投影分别与第一电源线PL1和第二电源线PL2在基底上的正投影至少部分交叠；第四连接段L4在基底上的正投影与第一电源线PL1在基底上的正投影至少部分交叠。

在示例性实施方式中，如图20所示，第四连接段L4可以包括：沿着靠近显示区AA的方向依次设置第一子段L41、第二子段L42和第三子段L43。其中，第一子段L41分别与第三连接段L3和第二子段L42电连接，第三子段L43与第二子段L42电连接；第一子段L41至少部分位于第二扇出区B113，且在基底上的正投影与第一电源线PL1在基底上的正投影至少部分交叠，第二子段L42至少部分位于弯折区B112，第三子段L43至少部分位于第一扇出区B111。

在一些示例中，第一电源线PL1和第二电源线PL2可以为单层走线，例如可以位于第四导电层或第五导电层；或者，第一电源线PL1和第二电源线PL2可以为双层走线，例如可以为第四导电层和第五导电层的层叠结构走线。本实施例对此并不限定。图18和图19是以第一电源线PL1和第二电源线PL2为第四导电层和第五导电层的层叠结构走线为例进行说明的。

在示例性实施方式中，如图18和图19所示，第一连接段L1和第七连接段L7位于第一电源线PL1或者第二电源线PL2靠近基底的一侧。示例性地，第一连接段L1和第七连接段L7可以位于第一导电层、第二导电层和第三导电层中的至少一个膜层。

在示例性实施方式中，如图18和图19所示，第二连接段L2、第三连接段L3、第五连接段L5和第六连接段L6位于第一连接段L1远离基底的一侧，第六连接段L6位于第五连接段L5远离基底的一侧。第二连接段L2、第三连接段L3和第五连接段L5可以位于第四导电层，第六连接段可以位于第五导电层。

在示例性实施方式中，如图20所示，第一子段L41位于第三连接段L3靠近基底的一侧，第二子段L42位于第一子段远离基底的一侧，第三子段L42位于第二子段靠近基底的一侧。示例性地，第一子段L41可以位于第一导电层和第二导电层中的至少一个膜层，第二子段L42可以位于第四导电层和第五导电层中的至少一个膜层，第三子段L43可以位于第一导电层和第二导电层中的至少一个膜层。

在示例性实施方式中，如图20所示，显示区还设置有信号连接线CL，信号连接线CL分别与第三子段L43和第二信号线所连接的初始连接线电连接，信号连接线CL位于第二子段L42靠近基底的一侧。信号连接线CL可以位于第一导电层或者第二导电层。

在示例性实施方式中，如图20所示，位于绑定区B1的第一电源线PL1靠近显示区的一侧设置有开口V，第二子段L42延伸至第一电源线PL1的开口V处。

在示例性实施方式中，图21为绑定区的局部示意图。如图21所示，绑定区还包括：第一连接线H-1至第N+2连接线H-(N+2)，第n连接线与第n供电线电连接，第N+1供电线与第一初始供电线电连接，第N+2供电线与第三初始供电线电连接，驱动芯片区包括：第一引脚P-1至第P-(N+2)引脚，第i连接线与第i引脚P-i电连接，i为大于或者等于1，且小于或者等于N+2的正整数。图21是以N＝2为例进行说明的。

在示例性实施方式中，第一连接线至第N+2连接线可以位于第五导电层，第一引脚P-1至第P-(N+2)引脚可以位于第四导电层。

在示例性实施方式中，如图21所示，绑定区还设置有虚拟连接线DUL。虚拟连接线DUL的设置可以保证显示基板的刻蚀的均一性。

在示例性实施方式中，虚拟连接线DUL可以与第一连接线至第N+2连接线同层设置。

在示例性实施方式中，本公开提及到的信号线的电阻可以通过调节信号线的宽度实现。

本公开实施例还提供了一种显示装置，包括：显示基板。

显示基板为前述任一个实施例提供的显示基板，实现原理和实现效果类似，在此不再赘述。

在示例性实施方式中，显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本申请的限制。

本公开实施例附图只涉及本公开实施例涉及到的结构，其他结构可参考通常设计。

为了清晰起见，在用于描述本公开的实施例的附图中，层或微结构的厚度和尺寸被放大。可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。

虽然本公开所揭露的实施方式如上，但所述的内容仅为便于理解本公开而采用的实施方式，并非用以限定本公开。任何本公开所属领域内的技术人员，在不脱离本公开所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本公开的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (20)

1.一种显示基板，具有显示区和非显示区，其特征在于，所述显示区设置有阵列排布的子像素和多条第一信号线，所述非显示区设置有第一供电线至第N供电线，所述第一信号线至少部分沿第一方向延伸，所述第一供电线至第N供电线中的任一供电线至少部分沿第二方向延伸，所述第一方向和所述第二方向相交；

所述第一信号线与所述子像素电连接，被配置为向所述子像素提供初始信号；

所述显示区被划分为M个沿所述第二方向排布的显示子区，位于同一显示子区中的第一信号线连接同一供电线，至少两个显示子区中的第一信号线连接不同供电线，M，N≥2。

2.根据权利要求1所述的显示基板，其特征在于，所述显示区设置有沿所述第一方向延伸的多条第一初始信号线和多条第二初始信号线，所述子像素包括像素驱动电路和发光器件，所述像素驱动电路被配置为驱动所述发光器件发光，所述像素驱动电路包括：驱动晶体管，所述发光器件包括：第一电极，所述第一初始信号线被配置为向所述驱动晶体管的源漏电极中的其中一个电极提供初始信号，所述第二初始信号线被配置为向所述发光器件的第一电极提供初始信号；

所述第一信号线包括第一初始信号线和第二初始信号线中的任一条。

3.根据权利要求2所述的显示基板，其特征在于，所述显示区还设置有沿所述第一方向延伸的多条第三初始信号线，所述第三初始信号线被配置为向所述驱动晶体管的源漏电极中的另一个电极提供初始信号；

所述第一信号线包括第一初始信号线、第二初始信号线和第三初始信号线中的任一条。

4.根据权利要求2或3所述的显示基板，其特征在于，当所述第一信号线为第二初始信号线时，M＝K或者2K-1，K为目标时长内第二初始信号线对发光器件的第一电极进行有效初始化的次数，所述有效初始化指的是第二初始信号线将发光器件的第一电极从第一信号调整至第二信号，所述第一信号的电压值不同于第二信号的电压值，所述第二信号为所述第二初始信号线传输的信号，目标时长等于一个显示帧的时长。

5.根据权利要求4所述的显示基板，其特征在于，当M＝K时，第m显示子区包括：第(m-1)*X/K+1行子像素至m*X/K行子像素，1≤m≤M，X为所述显示区包括的子像素的总行数。

6.根据权利要求5所述的显示基板，其特征在于，N＝M，第n显示子区的第二初始信号线与第n供电线电连接，1≤n≤N；

第一供电线至第N供电线的信号的电压值相同。

7.根据权利要求4所述的显示基板，其特征在于，当M＝2K-1时，相邻两个显示帧之间包括消隐区；第a子像素组包括：第(X*a/K)-Y+1行子像素至(X*a/K)+Y行子像素，X为所述显示区包括的子像素的总行数，Y为在消隐区的时长与一行子像素显示的时长的比值；

第一子像素组至第K-1子像素组分别位于不同显示子区。

8.根据权利要求7所述的显示基板，其特征在于，当M＝2K-1时，第2a显示子区包括：第a个子像素组，第一显示子区包括：第一行子像素至第(X/K)-Y+1行子像素，第2K-1显示子区包括：第(X*(K-1)/K)+Y+1行子像素第X行子像素，第b显示子区包括：第(X*(b-1)/2*K)+Y+1行子像素至(X*(b+1)/2*K)-Y行子像素。

9.根据权利要求5或8所述的显示基板，其特征在于，当M＝2K-1时，第奇数个显示子区的第二初始信号线与第一供电线电连接，第偶数个显示子区的第二初始信号线与第二供电线电连接；

所述第一供电线的信号的电压值小于所述第二供电线的信号的电压值。

10.根据权利要求3所述的显示基板，其特征在于，所述第一供电线至所述第N供电线中的任一供电线的数量为两条，且分别位于所述显示区的相对设置的两侧。

11.根据权利要求3所述的显示基板，其特征在于，所述显示区还设置有多条第一初始连接线、多条第二初始连接线和多条第三初始连接线；所述第一初始连接线、所述第二初始连接线和所述第三初始连接线中的任一连接线至少部分沿所述第二方向延伸；

位于不同显示子区的所述第一初始连接线间隔设置，位于不同显示子区的所述第二初始连接线间隔设置，位于不同显示子区的所述第三初始连接线间隔设置，位于同一显示子区的第一初始连接线和第一初始信号线呈网状结构，且相互电连接，位于同一显示子区的第二初始连接线和第二初始信号线呈网状结构，且相互电连接，位于同一显示子区的第三初始连接线和第三初始信号线呈网状结构，且相互电连接；

所述非显示区还设置有：至少部分沿所述第二方向延伸的第一初始供电线和第三初始供电线，所述第一初始供电线与位于所有子显示区的第一初始信号线连接，所述第三初始供电线与位于所有子显示区的第三初始信号线连接；

所述第一初始供电线的数量为两条，且分别位于所述显示区的相对设置的两侧，所述第三初始供电线的数量为两条，且分别位于所述显示区的相对设置的两侧；位于显示区的同一侧的第一供电线至第N供电线、第一初始供电线和第三初始供电线沿所述第一方向排布。

12.根据权利要求11所述的显示基板，其特征在于，包括：基底以及设置在所述基底上的驱动结构层，所述驱动结构层包括：像素驱动电路、第一初始信号线、第二初始信号线、第三初始信号线、第一供电线至第N供电线、第一初始供电线和第三初始供电线；

所述第一供电线至所述第N供电线中的任一供电线与第一初始供电线和第三初始供电线同层设置，且位于所述第一初始信号线、第二初始信号线和第三初始信号线中的任一信号线远离所述基底的一侧。

13.根据权利要求12所述的显示基板，其特征在于，所述非显示区包括：位于所述显示区一侧的绑定区以及位于所述显示区其他侧的边框区，所述非显示区还设置有至少一条第二信号线；

所述第二信号线分别与位于所述显示区两侧的两条第一初始供电线和位于显示区的第一初始连接线电连接，或者位于显示区两侧的两条第三初始供电线和位于显示区的第三初始连接线电连接；

所述第一供电线至所述第N供电线、所述第一初始供电线和所述第三初始供电线中的任一供电线位于所述边框区和所述绑定区，所述第二信号线位于所述绑定区。

14.根据权利要求13所述的显示基板，其特征在于，所述非显示区还包括设置在所述绑定区远离所述显示区一侧的测试引脚组；

所述第二信号线包括：第一连接段、第二连接段、第三连接段、第四连接段、第五连接段、第六连接段和第七连接段，所述第一连接段、所述第三连接段和所述第七连接段中的任一连接段至少部分沿所述第一方向延伸，所述第二连接段、所述第四连接段、所述第五连接段和所述第六连接段中的任一连接段至少部分沿第二方向延伸；

在所述第二信号线分别与位于所述显示区两侧的两条第一初始供电线和位于显示区的第一初始连接线电连接的状态下，第一连接段的一端与其中一条第一初始供电线的一端电连接，第一连接段的另一端与第二连接段的中段电连接，第二连接段的其中一端与第三连接段的一端电连接，第三连接段的另一端与第五连接段的一端电连接，第四连接段的一端与第三连接段的中部电连接，第四连接段的另一端与第一初始连接线电连接，第五连接段的另一端与第六连接段的一端电连接，第六连接段的另一端与测试引脚组电连接，第七连接段的一端与第五连接段的中部电连接，第七连接段的另一端与另一条第一初始供电线电连接；

在所述第二信号线分别与位于所述显示区两侧的两条第三初始供电线和位于显示区的第三初始连接线电连接的状态下，第一连接段的一端与其中一条第三初始供电线的一端电连接，第一连接段的另一端与第二连接段的中段电连接，第二连接段的其中一端与第三连接段的一端电连接，第三连接段的另一端与第五连接段的一端电连接，第四连接段的一端与第三连接段的中部电连接，第四连接段的另一端与第三初始连接线电连接，第五连接段的另一端与第六连接段的一端电连接，第六连接段的另一端与测试引脚组电连接，第七连接段的一端与第五连接段的中部电连接，第七连接段的另一端与另一条第三初始供电线电连接。

15.根据权利要求14所述的显示基板，其特征在于，所述非显示区还包括：第一电源线和第二电源线，所述第一电源线与所述像素驱动电路电连接，被配置为向所述像素驱动电路提供电源信号，所述第二电源线与所述发光器件的第二电极电连接，被配置为向所述发光器件的第二电极提供电源信号；所述绑定区包括：沿着远离显示区的方向依次设置的第一扇出区、弯折区、第二扇出区、第一电路区、第三扇出区、驱动芯片区以及绑定引脚区；所述第一电源线和所述第二电源线位于所述绑定区和所述边框区；

所述第一连接段、所述第二连接段、所述第三连接段、所述第五连接段、所述第六连接段和所述第七连接段均位于所述第二扇出区远离所述显示区的一侧，所述第一连接段和所述第七连接段位于所述第三连接段远离所述显示区的一侧，且位于所述第一电路区、所述第三扇出区和所述驱动芯片区中任一区，所述第二连接段和所述第五连接段中的任一连接段至少部分位于所述第一电路区、所述第三扇出区、所述驱动芯片区以及所述绑定引脚区，所述第六连接段位于绑定引脚区，所述第四连接段位于所述第一电路区靠近所述显示区的一侧，且至少部分位于第一扇出区、所述弯折区和所述第二扇出区；

所述第一连接段和所述第七连接段在基底上的正投影分别与第一电源线和所述第二电源线在基底上的正投影至少部分交叠；所述第四连接段在基底上的正投影与所述第一电源线在基底上的正投影至少部分交叠。

16.根据权利要求15所述的显示基板，其特征在于，所述第四连接段包括：沿着靠近显示区的方向依次设置第一子段、第二子段和第三子段，所述位于显示区的第三信号线；

所述第一子段分别与所述第三连接段和所述第二子段电连接，所述第三子段与所述第二子段电连接；

所述第一子段至少部分位于所述第二扇出区，且在基底上的正投影与所述第一电源线在基底上的正投影至少部分交叠，所述第二子段至少部分位于所述弯折区，所述第三子段至少部分位于所述第一扇出区。

17.根据权利要求16所述的显示基板，其特征在于，所述第一连接段和所述第七连接段位于所述第一电源线或者所述第二电源线靠近基底的一侧，所述第二连接段、所述第三连接段、所述第五连接段和所述第六连接段位于第一连接段远离基底的一侧，所述第一子段位于所述第三连接段靠近基底的一侧，所述第二子段位于所述第一子段远离基底的一侧，所述第三子段位于所述第二子段靠近基底的一侧，所述第六连接段位于所述第五连接段远离基底的一侧。

18.根据权利要求17所述的显示基板，其特征在于，所述显示区还设置有信号连接线，所述信号连接线分别与第三子段和第二信号线所连接的初始连接线电连接，所述信号连接线为单层结构，且位于所述第二子段靠近基底的一侧。

19.根据权利要求16所述的显示基板，其特征在于，位于所述绑定区的所述第一电源线靠近所述显示区的一侧设置有开口，所述第二子段延伸至所述第一电源线的开口处。

20.一种显示装置，其特征在于，包括：如权利要求1至19任一项所述的显示基板。